JP2002120132A - Unifying method of thickness of fractionalized semi- conductor chip - Google Patents

Abstract

PROBLEM TO BE SOLVED: To facilitate mounting of a radiating board by unifying overall thickness and miniaturize and thin a semi-conductor chip by avoiding excessive resin sealing when carrying out prescribed working treatment by rearranging a plural number of the semi-conductor chips fractionalized and different in thickness on a pseud substrate. SOLUTION: This unifying method of thickness of the fractionalized semi-conductor chips is to unify thickness of the semi-conductor chips by back-grinding these semi-conductor chips with dummy chips by fixing a plural number of the semi-conductor chips fractionalized and different in thickness on the pseud substrate by arranging them in an aligning state and arranging and fixing the dummy chips as thick as or thicker than the semi-conductor chips in a periphery of these arranged semi-conductor chips, thickness of the semi-conductor chips polished in a state surrounded by the dummy chips comes to be roughly the same thickness, consequently, it becomes possible to mount the radiating board and it is possible to eliminate the excessive resin sealing as the whole can be thinned with uniform thickness.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、疑似基板上に再配
置された厚みの異なる半導体チップの厚みを均一化する
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for equalizing the thickness of semiconductor chips having different thicknesses relocated on a pseudo substrate.

【０００２】[0002]

【従来の技術】一般に、携帯端末を始めとする小型電子
機器は、高性能化および携帯の利便性の追求が著しく、
それに加えて低価格化が要求されており、そのために使
用される半導体装置も、より小型化、薄型化、高性能化
および組立作業の容易性が求められている。その一つの
対策として、半導体チップにおける各電極部分にバンプ
が形成され、該バンプを介して回路基板上に半導体チッ
プを組み付け、ワイヤーボンディング工程を省略するこ
とが知られている。2. Description of the Related Art In general, small electronic devices such as portable terminals have remarkably pursued high performance and portable convenience.
In addition, lower prices are required, and semiconductor devices used therefor are required to be smaller, thinner, have higher performance, and are easier to assemble. As one countermeasure, it is known that bumps are formed on each electrode portion of a semiconductor chip, the semiconductor chip is mounted on a circuit board via the bumps, and the wire bonding step is omitted.

【０００３】このバンプの形成は、ダイシングした半導
体ウェーハから良品の半導体チップのみをピックアップ
し、その個片化された良品の半導体チップにバンプを形
成するものであって、バンプの形成工程の中で、個片化
された良品の半導体チップのみを疑似基板上に整列させ
て再配置する工程（一般にタイリングと称している）が
ある。[0003] The formation of the bumps involves picking up only good semiconductor chips from the diced semiconductor wafer and forming bumps on the individualized good semiconductor chips. There is a step of aligning and rearranging only singulated non-defective semiconductor chips on a pseudo substrate (generally referred to as tiling).

【０００４】即ち、図１０に示したように、例えば、金
属板またはガラス板等からなる疑似基板１上に接着剤２
を介して個片化された複数の半導体チップ３ａ、３ｂ、
３ｃ、……を整列させて再配置するものである。この場
合に、各半導体チップ３ａ、３ｂ、３ｃ、……の電極面
を下向きにして接着配置し定着させる。That is, as shown in FIG. 10, an adhesive 2 is placed on a pseudo substrate 1 made of, for example, a metal plate or a glass plate.
A plurality of semiconductor chips 3a, 3b singulated through
3c are arranged and rearranged. In this case, the semiconductor chips 3a, 3b, 3c,.

【０００５】このように疑似基板１上に複数の半導体チ
ップ３ａ、３ｂ、３ｃ、……を再配置した後に、図１１
に示したように、樹脂ポッティングまたは射出成形によ
って疑似基板１上に所定厚さのモールド樹脂４を形成
し、前記再配置した半導体チップ３ａ、３ｂ、３ｃ、…
…の全体を一体的に包み込んでしまう。After the plurality of semiconductor chips 3a, 3b, 3c,... Are rearranged on the pseudo substrate 1 as shown in FIG.
As shown in (1), a mold resin 4 having a predetermined thickness is formed on the pseudo substrate 1 by resin potting or injection molding, and the rearranged semiconductor chips 3a, 3b, 3c,.
... wraps around the whole.

【０００６】そして、モールド樹脂４が硬化した後に、
接着剤２の部分を剥がして疑似基板１からモールド樹脂
４を分離すると、図１２に示したように、再配置した半
導体チップ３ａ、３ｂ、３ｃ、……はモールド樹脂４と
一体になっており、各半導体チップ３ａ、３ｂ、３ｃ、
……の表面側、即ち、電極面側が表出した状態になり全
体として疑似ウェーハとみなすことができる。After the molding resin 4 is cured,
When the mold resin 4 is separated from the pseudo substrate 1 by peeling off the adhesive 2, the rearranged semiconductor chips 3a, 3b, 3c,... Are integrated with the mold resin 4 as shown in FIG. , Each semiconductor chip 3a, 3b, 3c,
.., Ie, the electrode surface side is exposed, and can be regarded as a pseudo wafer as a whole.

【０００７】この疑似ウェーハの状態で各半導体チップ
３ａ、３ｂ、３ｃ、……の各電極面に、例えば、バンプ
を形成する工程を行い、そのバンプ形成工程後に、適宜
洗浄等を行ってから各半導体チップ３ａ、３ｂ、３ｃ、
……の隣接するストリートに沿って、仮想線ａで示した
位置で、疑似ウェーハとなっているモールド樹脂４部分
をダイシングすることにより、各半導体チップ３ａ、３
ｂ、３ｃ、……は、樹脂封止されたチップ状（個片化）
に分割するか、または、使用の仕方によって、複数個
（２乃至４個程度）を纏めた状態のパッケージとして分
割することができるのである。In the state of this pseudo wafer, for example, a step of forming a bump is performed on each electrode surface of each of the semiconductor chips 3a, 3b, 3c,... Semiconductor chips 3a, 3b, 3c,
By dicing the portion of the mold resin 4 serving as a pseudo wafer at the position indicated by the imaginary line a along the street adjacent to.
b, 3c, ... are resin-sealed chips (individualized)
, Or a plurality (about 2 to 4) of packages can be divided according to the way of use.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、疑似基
板１に再配置して定着させる半導体チップ３ａ、３ｂ、
３ｃ、……においては、一枚のウェーハからダイシング
されたものは、その厚みが一定であるが、多くの場合
に、ロットが異なる工程で製造された半導体チップと
か、異なる規格で製造された他のメーカの半導体チップ
が混在していて、再配置した半導体チップ３ａ、３ｂ、
３ｃ、……の厚み（高さ）にバラツキが生じており、そ
のために放熱板を取り付けることができないかまたは困
難であるという問題点を有する。However, the semiconductor chips 3a, 3b, which are rearranged and fixed on the pseudo substrate 1,
In 3c, the wafers diced from one wafer have a constant thickness. However, in many cases, semiconductor chips manufactured by different lots or manufactured by different standards are used. Semiconductor chips 3a, 3b,
There is a problem that the thickness (height) of 3c,... Varies, which makes it impossible or difficult to attach a heat sink.

【０００９】また、モールド樹脂４の形成においても、
一番厚みのある（高い）半導体チップ３ａに合わせて、
その肉厚が決定されるのであり、特に、厚みの薄い半導
体チップ３ｂにおいては、過剰の樹脂封止ということに
なり、小型・薄型化に逆行するという問題点を有してい
る。Also, in forming the molding resin 4,
According to the thickest (high) semiconductor chip 3a,
The thickness is determined. In particular, in the case of the thin semiconductor chip 3b, excessive resin encapsulation is caused, and there is a problem that the semiconductor chip 3b goes against miniaturization and thinning.

【００１０】従って、従来技術においては、疑似基板上
に再配置した半導体チップの厚みを均一化して放熱板の
取り付けを容易にすること、および過剰の樹脂封止を避
けて小型・薄型化することに解決しなければならない課
題を有している。Therefore, in the prior art, the thickness of the semiconductor chip rearranged on the pseudo substrate is made uniform to facilitate the mounting of the heat sink, and the size and thickness are reduced by avoiding excessive resin sealing. There are problems that must be solved.

【００１１】[0011]

【課題を解決するための手段】前記従来例の課題を解決
する具体的手段として本発明は、疑似基板上に個片化さ
れた厚みの異なる複数の半導体チップを整列状態で配置
し接着手段により定着すると共に、これら配置した半導
体チップの周辺に該半導体チップの厚みと同じかまたは
それよりも更に厚みのあるダミーチップを配置定着し、
これら半導体チップとダミーチップとを一緒にバックグ
ラインドを遂行して半導体チップの厚みを均一にするこ
とを特徴とする個片化された半導体チップ厚みの均一化
方法を提供するものである。SUMMARY OF THE INVENTION As a specific means for solving the problems of the prior art, the present invention provides a method of arranging a plurality of semiconductor chips having different thicknesses on a pseudo substrate in an aligned state and bonding the chips by bonding means. Along with fixing, a dummy chip having the same thickness or a greater thickness than the thickness of the semiconductor chip is arranged and fixed around these arranged semiconductor chips,
An object of the present invention is to provide a method for uniformizing the thickness of individualized semiconductor chips, wherein the semiconductor chips and the dummy chips are subjected to back grinding together to make the thickness of the semiconductor chips uniform.

【００１２】また、本発明においては、接着手段は、ゲ
ル化接着剤、疎水性接着剤、粘着シートまたは液状樹脂
接着剤のいずれかであること；ダミーチップは、半導体
チップと略同質の材料で形成したものであること；およ
びバックグラインドは、砥石による研磨またはケミカル
エッチングのいずれかであること；を付加的な要件とし
て含むものである。In the present invention, the bonding means is any one of a gelling adhesive, a hydrophobic adhesive, an adhesive sheet and a liquid resin adhesive; the dummy chip is made of a material substantially the same as the semiconductor chip. What is formed; and that the back grind is either polishing with a grindstone or chemical etching; as an additional requirement.

【００１３】本発明に係る個片化された半導体チップ厚
みの均一化方法は、個片化された複数の半導体チップを
疑似基板上に再配置し定着した状態でバックグラインド
を行うことによって、再配置した半導体チップの厚みに
バラツキがあっても、全てが均一の厚みになり、しか
も、バックグラインドの際に、周辺にダミーチップを配
設することにより、その内側に位置する半導体チップ
は、研磨砥石と角の部分で接触せず平面全体が接触する
状態になるので、チッピングが生じないで良好に薄型化
できるのである。In the method of uniformizing the thickness of a singulated semiconductor chip according to the present invention, a plurality of singulated semiconductor chips are rearranged on a pseudo substrate and subjected to back grinding in a fixed state. Even if the thickness of the placed semiconductor chips varies, all become uniform thickness.During the back grinding, dummy chips are arranged around, so that the semiconductor chips located inside are polished. Since the entire plane is in contact with the grindstone without making contact at the corners, the thickness can be reduced favorably without chipping.

【００１４】[0014]

【発明の実施の形態】次に、本発明に係る均一化方法に
ついて好ましい実施の形態を図面を参照して説明する。
まず、図１において、適宜形状で硬質材料からなる疑似
基板１１上に接着剤１２を所定厚みにコーティングまた
は層状に形成し、その接着剤１２上に複数の個片化され
た半導体チップ１３ａ、１３ｂ、１３ｃ……を整列状態
に配設し定着させる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a preferred embodiment of a uniformizing method according to the present invention will be described with reference to the drawings.
First, in FIG. 1, an adhesive 12 is coated or formed in a predetermined thickness on a pseudo substrate 11 made of a hard material having an appropriate shape, and a plurality of individualized semiconductor chips 13a, 13b are formed on the adhesive 12. , 13c... Are arranged and fixed.

【００１５】硬質材料で形成される疑似基板１１は、比
較的変形し難い材料であれば良いのであって、例えば、
ガラス板、金属板または石英板等が使用でき、好ましく
は円形状を呈する形状に形成されるものである。The pseudo substrate 11 formed of a hard material may be any material that is relatively difficult to deform.
A glass plate, a metal plate, a quartz plate, or the like can be used, and is preferably formed in a circular shape.

【００１６】使用される接着剤１２は、ゲル化接着剤、
疎水性接着剤、粘着シートまたは液状ポリイミド樹脂等
が用いられる。ゲル化接着剤としては、例えば、アルコ
ールには溶けないが水に溶けやすいポリビニールアルコ
ール（ＰＶＡ）等であり、後工程でアルコール等の有機
溶剤を用いて洗浄する必要がなく便利である。The adhesive 12 used is a gelled adhesive,
A hydrophobic adhesive, an adhesive sheet, a liquid polyimide resin, or the like is used. The gelling adhesive is, for example, polyvinyl alcohol (PVA) which is not soluble in alcohol but easily soluble in water, and is convenient because it is not necessary to wash it with an organic solvent such as alcohol in a later step.

【００１７】また、アルコール等の有機溶剤を用いて洗
浄できるのであれば、例えば、水には溶けないがアルコ
ールには溶ける酢酸ビニール（ＰＶＣ）等の疎水性接着
剤を用いることができる。粘着シートは、耐熱性のもの
が使用される。更に、ポリアミック酸を含む液状ポリイ
ミド樹脂も、後工程において指定溶剤で除去できるので
使用可能である。要するに、接着剤または粘着剤として
は、半導体チップに影響を与えるようなイオン物質を含
んでいないものであれば、上記の外に市販されている種
々の接着剤を使用することができる。In addition, if it can be washed with an organic solvent such as alcohol, for example, a hydrophobic adhesive such as vinyl acetate (PVC) which is insoluble in water but soluble in alcohol can be used. A heat-resistant adhesive sheet is used. Further, a liquid polyimide resin containing a polyamic acid can be used because it can be removed with a designated solvent in a later step. In short, as the adhesive or pressure-sensitive adhesive, various adhesives that are commercially available in addition to those described above can be used as long as they do not contain an ionic substance that affects the semiconductor chip.

【００１８】疑似基板１１上に再配置される複数の半導
体チップ１３ａ、１３ｂ、１３ｃ……は、ロットが異な
る工程で製造された半導体ウェーハから切り出した半導
体チップとか、異なる規格で製造された他のメーカの半
導体ウェーハから切り出した半導体チップ、または既に
納品されている半導体チップ等が混在していることか
ら、再配置した半導体チップ１３ａ、１３ｂ、１３ｃ、
……の厚み（高さ）にはバラツキが生じている。The plurality of semiconductor chips 13a, 13b, 13c... To be rearranged on the pseudo substrate 11 are semiconductor chips cut out from semiconductor wafers manufactured in different lots, or other semiconductor chips manufactured according to different standards. Since semiconductor chips cut out from the semiconductor wafer of the manufacturer or semiconductor chips already delivered are mixed, the semiconductor chips 13a, 13b, 13c,
The thickness (height) of... Varies.

【００１９】再配置した半導体チップ１３ａ、１３ｂ、
１３ｃ、……の周辺に、ダミーチップ１４（クロス線を
施したもの）を配置し定着させる。この場合のダミーチ
ップ１４は、先に再配置した半導体チップよりも更に厚
みのあるものが好ましいが、最も厚みのある半導体チッ
プと同一の厚みであっても良い。そして、ダミーチップ
１４として使用されるものは、再配置した半導体チップ
と同質材料、例えば、半導体チップを切り出したウェー
ハの残存部、または不良の半導体チップ等が使用でき
る。The rearranged semiconductor chips 13a, 13b,
The dummy chips 14 (with cross lines) are arranged and fixed around 13c,. In this case, the dummy chip 14 is preferably thicker than the semiconductor chip rearranged first, but may be the same thickness as the thickest semiconductor chip. The dummy chip 14 may be made of the same material as the rearranged semiconductor chip, for example, a remaining portion of a wafer from which the semiconductor chip is cut or a defective semiconductor chip.

【００２０】このように再配置した半導体チップ１３
ａ、１３ｂ、１３ｃ、……と、ダミーチップ１４とを配
置し定着させた疑似基板１１は、図２に示したように、
所定の研磨装置（グラインダー）２０に供給して、各半
導体チップのバックグラインドを行う。The semiconductor chip 13 thus rearranged
, and the dummy substrate 14 on which the dummy chips 14 are arranged and fixed, as shown in FIG.
The semiconductor chips are supplied to a predetermined polishing apparatus (grinder) 20 to perform back grinding of each semiconductor chip.

【００２１】即ち、研磨装置２０にはターンテーブル２
１が設けられており、該ターンテーブル２１に複数のチ
ャックテーブル２２が設けられ、該チャックテーブル２
２上に疑似基板１１が載置され吸着保持され、ターンテ
ーブル２２と対峙した状態に研磨手段２３が設けられて
いる。この研磨手段２３は駆動用モータ２４で回転する
スピンドル２５と、該スピンドルの先端に取り付けられ
たホイール２６と、該ホイールに取り付けられた研磨砥
石２７とから構成されており、チャックテーブル２２上
に吸着保持された疑似基板１１の表面、即ち、再配置し
た半導体チップ１３ａ、１３ｂ、１３ｃ、……とダミー
チップ１４とを回転する研磨砥石２７によって研磨（バ
ックグラインド）するのである。That is, the turntable 2 is attached to the polishing apparatus 20.
1, the turntable 21 is provided with a plurality of chuck tables 22, and the chuck table 2 is provided.
The dummy substrate 11 is placed and held on the substrate 2 by suction, and a polishing means 23 is provided in a state facing the turntable 22. The polishing means 23 includes a spindle 25 rotated by a driving motor 24, a wheel 26 attached to the tip of the spindle, and a polishing grindstone 27 attached to the wheel. The surface of the held pseudo substrate 11, that is, the rearranged semiconductor chips 13a, 13b, 13c,... And the dummy chip 14 are polished (back-ground) by the rotating polishing grindstone 27.

【００２２】この場合に、図３に示したように、再配置
した半導体チップ１３ａ、１３ｂ、１３ｃ、……の内
で、最も厚さの薄い半導体チップ１３ｂを基準にして、
少なくともその半導体チップ１３ｂの厚みになる位置
（Ｘ−Ｘ線）まで、ダミーチップ１４と共に他の半導体
チップ１３ａ、１３ｃ、……の全てを研磨する。なお、
必要があれば、一番薄い半導体チップ１３ｂの厚みに拘
ることなく、更に薄く研磨することができる。In this case, as shown in FIG. 3, among the rearranged semiconductor chips 13a, 13b, 13c,..., Based on the thinnest semiconductor chip 13b,
All of the other semiconductor chips 13a, 13c,... Together with the dummy chip 14 are polished to at least the position (XX line) where the thickness of the semiconductor chip 13b is reached. In addition,
If necessary, it can be polished even thinner regardless of the thickness of the thinnest semiconductor chip 13b.

【００２３】この研磨工程において、チャックテーブル
２２を矢印方向に回転させながら研磨を行うものであ
り、再配置した良好な半導体チップ１３ａ、１３ｂ、１
３ｃ、……の周辺にダミーチップ１４を配設してあるこ
とにより、研磨始動時に研磨砥石２７とダミーチップ１
４の角の部分が接触して、ダミーチップ１４の角にはチ
ッピングが生ずるが、各半導体チップは平面全体が研磨
砥石２７と接触する状態になるので、各半導体チップの
角の部分にはチッピングが生ぜず、しかも、良好な全て
の半導体チップが略均等に薄型化できるのであり、全体
としての厚みムラのない研磨ができるのである。In this polishing step, polishing is performed while rotating the chuck table 22 in the direction of the arrow, and the semiconductor chips 13a, 13b, 1
Since the dummy chips 14 are provided around 3c,..., The polishing wheel 27 and the dummy chips 1
4 come into contact with each other, and chipping occurs at the corner of the dummy chip 14. However, since each semiconductor chip comes into contact with the entire surface of the grinding wheel 27, chipping occurs at the corner of each semiconductor chip. Does not occur, and all of the good semiconductor chips can be reduced in thickness almost uniformly, so that polishing without thickness unevenness as a whole can be performed.

【００２４】また、個片化された半導体チップ１３ａ、
１３ｂ、１３ｃ、……は、所定の厚みがあり且つ変形し
難い硬質の疑似基板１１上に再配置したので、半導体ウ
ェーハのバックグラインドの場合よりも遙かにメカニカ
ルストレスに強い状態に定着保持されているため、かな
り薄く（５０〜１５０μｍ程度まで）研磨することがで
きる。Also, individualized semiconductor chips 13a,
Since 13b, 13c,... Are rearranged on the hard pseudo substrate 11, which has a predetermined thickness and is hard to deform, it is fixed and held in a state much more resistant to mechanical stress than in the case of back grinding of a semiconductor wafer. Therefore, the polishing can be performed very thinly (up to about 50 to 150 μm).

【００２５】研磨工程が終了した疑似基板１１は研磨装
置２０から搬出されて洗浄される。研磨が終了した疑似
基板１１は、図４に示したように、各半導体チップ１３
ａ、１３ｂ、１３ｃ、……およびダミーチップ１４の全
部が均等に予定した厚さ（薄さ）まで研磨されているこ
とから、これら全ての半導体チップ１３ａ、１３ｂ、１
３ｃ、……とダミーチップ１４の高さが略一致したもの
となっている。The pseudo substrate 11 after the polishing step is carried out of the polishing apparatus 20 and cleaned. As shown in FIG. 4, the simulated substrate 11 having been polished is each semiconductor chip 13.
Since all of the a, 13b, 13c,... and the dummy chip 14 are uniformly polished to a predetermined thickness (thinness), all of the semiconductor chips 13a, 13b, 1
3c,... And the height of the dummy chip 14 are substantially the same.

【００２６】この状態で、図５に示したように、放熱板
が取り付けられる。放熱板の取り付けに当たっては、一
般的に用いられている導電性ペーストまたは放電性ペー
スト等によって、各半導体チップ１３ａ、１３ｂ、１３
ｃ、……毎に所定の大きさの放熱板を取り付けるかまた
は疑似基板１１と略同じ大きさの放熱板１５を全面的に
取り付けるのであり、全ての半導体チップ１３ａ、１３
ｂ、１３ｃ、……とダミーチップ１４の高さが一致して
いることから、放熱板１５の取り付けが適正に且つ簡単
に行えるのである。In this state, a heat sink is attached as shown in FIG. When attaching the heat sink, each of the semiconductor chips 13a, 13b, and 13 is formed using a generally used conductive paste or discharge paste.
c, a radiator plate of a predetermined size is attached to each of the semiconductor chips 13a, 13a, 13b.
Since the heights of the dummy chips 14 coincide with b, 13c,..., the heat sink 15 can be properly and easily attached.

【００２７】放熱板１５を取り付けた後に、疑似基板１
１と放熱板１５との間、即ち、各半導体チップ１３ａ、
１３ｂ、１３ｃ、……間とダミーチップ１４間との全て
の隙間にモールド樹脂１６を注入または充填し、各半導
体チップの周囲を樹脂封止するのである。After attaching the heat radiating plate 15, the pseudo substrate 1
1 and the radiator plate 15, that is, each semiconductor chip 13a,
The mold resin 16 is injected or filled into all gaps between the dummy chips 14 and between the semiconductor chips 13b, 13c,..., And the periphery of each semiconductor chip is sealed with resin.

【００２８】そして、モールド樹脂１６が硬化した後
に、放熱板１５と一体になった半導体チップ１３ａ、１
３ｂ、１３ｃ、……およびダミーチップ１４を接着剤１
２部分で疑似基板１１から剥離して、各半導体チップ１
３ａ、１３ｂ、１３ｃ、……の表面側、即ち、電極面側
を表出させることにより、全体として疑似ウェーハの状
態になり、その疑似ウェーハの表面を所定の洗浄工程で
もってクリーンにした後に次の工程、例えば、バンプ形
成工程に移送される。After the molding resin 16 has hardened, the semiconductor chips 13a, 1
3b, 13c,... And the dummy chip 14
The semiconductor chip 1 is separated from the pseudo substrate 11 at two portions.
By exposing the surface side of 3a, 13b, 13c,..., That is, the electrode surface side, it becomes a pseudo wafer as a whole, and after cleaning the surface of the pseudo wafer by a predetermined cleaning process, , For example, to a bump forming step.

【００２９】疑似ウェーハの状態でバンプ形成工程が遂
行され、各半導体チップ１３ａ、１３ｂ、１３ｃ、……
に所定のバンプが形成された後に、図７に示したよう
に、各半導体チップ１３ａ、１３ｂ、１３ｃ、……の隣
接するストリートに沿って、仮想線ａで示した位置で、
疑似ウェーハとなっているモールド樹脂１６部分と放熱
板１５部分とを一緒にダイシングすることにより、各半
導体チップ１３ａ、１３ｂ、１３ｃ、……は、放熱板付
きで周囲が樹脂封止されたチップ状（個片化）に分割で
きるのである。また、使用の仕方によって、複数個（２
乃至４個程度）を纏めた状態のパッケージとして分割す
ることもできるのである。The bump forming process is performed in the state of the pseudo wafer, and the semiconductor chips 13a, 13b, 13c,.
After the predetermined bumps are formed, as shown in FIG. 7, along the adjacent streets of the semiconductor chips 13a, 13b, 13c,.
By dicing together the mold resin 16 portion and the heat radiating plate 15 serving as the pseudo wafer, each of the semiconductor chips 13a, 13b, 13c,... (Individualization). Also, depending on the way of use, a plurality (2
(Approximately 4 or so) can be divided as a package in a state of being integrated.

【００３０】また、放熱板の取り付けを必要としない場
合には、図８に示したように、研磨工程後に適宜の洗浄
を行ってから、モールド樹脂１６により樹脂封止を行
う。この場合のモールド樹脂１６は、各半導体チップ１
３ａ、１３ｂ、１３ｃ、……およびダミーチップ１４の
厚みが薄くて略同じ高さになっているので、再配置した
複数の半導体チップについて、その高低差を考慮するこ
となく、全体として所定の厚みになるように供給すれば
良く、樹脂封止工程が容易であると共に、全体としてバ
ラツキのない均一な樹脂封止が行えるのである。When it is not necessary to attach a heat radiating plate, as shown in FIG. 8, an appropriate cleaning is performed after the polishing step, and then the resin is sealed with the mold resin 16. In this case, the molding resin 16 is
Since the thicknesses of the dummy chips 3a, 13b, 13c,... And the dummy chips 14 are thin and substantially the same, the predetermined thickness of the rearranged plurality of semiconductor chips is determined without considering the height difference. Thus, the resin sealing process is easy, and uniform resin sealing without variation as a whole can be performed.

【００３１】そして、モールド樹脂１６により一体化さ
れている各半導体チップ１３ａ、１３ｂ、１３ｃ、……
およびダミーチップ１４を接着剤１２部分で疑似基板１
１から剥離して、各半導体チップ１３ａ、１３ｂ、１３
ｃ、……の表面側、即ち、電極面側を表出させることに
より、全体として疑似ウェーハの状態になり、その疑似
ウェーハの表面を所定の洗浄工程でクリーンにした後に
次の工程、例えば、バンプ形成工程に移送される。Each of the semiconductor chips 13a, 13b, 13c,...
And the dummy chip 14 is bonded to the pseudo substrate 1 with the adhesive 12.
1 and the semiconductor chips 13a, 13b, 13
By exposing the surface side of c,..., that is, the electrode surface side, the whole becomes a pseudo wafer state, and after the surface of the pseudo wafer is cleaned by a predetermined cleaning process, the next process, for example, It is transferred to a bump formation process.

【００３２】疑似ウェーハの状態でバンプ形成工程が遂
行され、各半導体チップ１３ａ、１３ｂ、１３ｃ、……
に所定のバンプが形成された後に、図９に示したよう
に、各半導体チップ１３ａ、１３ｂ、１３ｃ、……の隣
接するストリートに沿って、仮想線ａで示した位置で、
疑似ウェーハとなっているモールド樹脂１６部分をダイ
シングすることにより、各半導体チップ１３ａ、１３
ｂ、１３ｃ、……は裏面と周囲とが樹脂封止されたチッ
プ状（個片化）に分割でき、また、使用の仕方によっ
て、複数個（２乃至４個程度）を纏めた状態のパッケー
ジとして分割することができるのである。The bump forming step is performed in the state of the pseudo wafer, and the semiconductor chips 13a, 13b, 13c,.
After the predetermined bumps are formed, as shown in FIG. 9, along the adjacent streets of the semiconductor chips 13a, 13b, 13c,.
By dicing the mold resin 16 part which is a pseudo wafer, each semiconductor chip 13a, 13
b, 13c,... can be divided into chips (individualized) in which the back surface and the periphery are resin-sealed, and a plurality (approximately 2 to 4) of packages are packaged depending on the usage. It can be divided as

【００３３】なお、樹脂封止に使用される樹脂として
は、一般に使用されているエポキシ系の樹脂であり、ポ
ッティング法または加圧成型法等の適宜手段によってモ
ールド樹脂１６部分を形成する。また、バックグライン
ドについては、研磨装置を使用することなく、一般的に
行われているケミカルエッチング手段を用いても良い。
要するに、疑似基板上に再配置した厚みの異なる半導体
チップにおいて、厚みが多い部分を研磨するかまたは溶
解して全体的に均一な厚み（高さ）にすれば良いのであ
る。The resin used for the resin encapsulation is a commonly used epoxy resin, and the molding resin 16 is formed by an appropriate means such as a potting method or a pressure molding method. As for the back grinding, a general chemical etching means may be used without using a polishing apparatus.
In short, in a semiconductor chip of different thickness rearranged on the pseudo substrate, a thick portion may be polished or dissolved to have a uniform thickness (height) as a whole.

【００３４】いずれにしても、例えば、ロットが異なる
工程で製造された半導体ウェーハから切り出した半導体
チップ、異なる規格で製造された他のメーカの半導体ウ
ェーハから切り出した半導体チップ、または既に納品さ
れている半導体チップ等を一緒に加工処理する場合に、
ロットが違ったり規格が違ったりするとそれぞれ半導体
チップの厚みが異なったものとなっており、これら厚み
の異なる半導体チップを画一的に処理すると、処理後の
半導体チップの性能・機能にバラツキ等の不都合が生ず
ることになるが、本発明においては、例えば、バンプ形
成加工処理のために複数個の半導体チップを疑似基板上
に整列させて再配置した時に、複数の半導体チップ間で
厚み（高さ）にバラツキが生じていることによる不都合
を解消させるために、厚みを均一化する方法を提供する
のである。In any case, for example, a semiconductor chip cut out from a semiconductor wafer manufactured in a process of a different lot, a semiconductor chip cut out from a semiconductor wafer manufactured by another manufacturer manufactured according to a different standard, or already delivered. When processing semiconductor chips etc. together,
If the lot is different or the standard is different, the thickness of the semiconductor chip will be different, and if semiconductor chips with these different thicknesses are processed uniformly, the performance and function of the processed semiconductor chip will vary. However, in the present invention, for example, when a plurality of semiconductor chips are aligned and rearranged on a pseudo substrate for bump forming processing, the thickness (height) between the plurality of semiconductor chips is reduced. The present invention provides a method for making the thickness uniform in order to eliminate the inconvenience caused by the variation in (1).

【００３５】また、半導体チップをウェーハの段階で薄
く形成しようとしても、ウェーハ自体がメカニカルスト
レスに弱く、一定の厚みを超えてバックグラインドを遂
行するとひび割れが生じてしまい、半導体チップをそれ
程薄く形成できなかったのであるが、本発明において
は、個片化された半導体チップを更に薄く形成すること
ができるようにしたのである。Further, even if it is attempted to form a semiconductor chip thin at the wafer stage, the wafer itself is vulnerable to mechanical stress, and if back grinding is performed beyond a certain thickness, cracks will occur, and the semiconductor chip can be formed so thin. In spite of this, in the present invention, it is possible to form a thinner semiconductor chip.

【００３６】[0036]

【発明の効果】以上説明したように、本発明に係る個片
化された半導体チップ厚みの均一化方法は、疑似基板上
に個片化された厚みの異なる複数の半導体チップを整列
状態で配置し接着手段により定着すると共に、これら配
置した半導体チップの周辺に該半導体チップの厚みと同
じかまたはそれよりも更に厚みのあるダミーチップを配
置定着し、これら半導体チップとダミーチップとを一緒
にバックグラインドを遂行して半導体チップの厚みを均
一にするものであり、ダミーチップで囲まれた状態で研
磨された半導体チップの厚みは全てにおいて略均一の厚
みになるので、放熱板の取り付けが可能になると共にそ
の取り付け作業が容易に行えるという優れた効果を奏す
る。As described above, according to the method for uniformizing the thickness of the singulated semiconductor chips according to the present invention, a plurality of singulated semiconductor chips having different thicknesses are arranged on a pseudo substrate in an aligned state. In addition to fixing by a bonding means, a dummy chip having a thickness equal to or larger than the thickness of the semiconductor chip is arranged and fixed around these arranged semiconductor chips, and the semiconductor chip and the dummy chip are backed together. The thickness of the semiconductor chip is made uniform by performing grinding, and the thickness of the semiconductor chip polished in the state surrounded by the dummy chip becomes substantially uniform throughout, so that the heat sink can be attached. In addition, there is an excellent effect that the mounting operation can be easily performed.

【００３７】また、本発明においては、個片化された半
導体チップを疑似基板上に再配置しその周辺にダミーチ
ップを配置してバックグラインドすることにより、半導
体チップの角にチッピングを生じさせないで全体の厚み
を均一に良好な状態で薄型化でき、しかも、その後の樹
脂封止工程において、薄くて均一の厚みにしたことによ
り、過剰の樹脂封止を避けて小型・薄型化することがで
きるという優れた効果を奏する。Further, according to the present invention, the semiconductor chips singulated are rearranged on the pseudo substrate, dummy chips are arranged around the semiconductor chips, and back grinding is performed, so that chipping does not occur at the corners of the semiconductor chips. The overall thickness can be reduced uniformly and in a favorable state, and in the subsequent resin sealing step, the thickness is reduced to a uniform thickness, so that excessive resin sealing can be avoided to reduce the size and thickness. It has an excellent effect.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の方法を具体的に実施した形態における
疑似基板上に個片化した半導体チップとダミーチップと
を配置定着した状態の斜視図である。FIG. 1 is a perspective view showing a state in which a singulated semiconductor chip and a dummy chip are arranged and fixed on a pseudo substrate in a specific embodiment of the method of the present invention.

【図２】同疑似基板をバックグラインドする状況を示す
説明図である。FIG. 2 is an explanatory view showing a situation in which the pseudo substrate is back-ground.

【図３】図１のＡ−Ａ線に沿う疑似基板の拡大断面図で
ある。FIG. 3 is an enlarged sectional view of the pseudo substrate taken along line AA of FIG.

【図４】同疑似基板上に配置定着した半導体チップとダ
ミーチップをバックグラインドした後の図３と同様の拡
大断面図である。FIG. 4 is an enlarged sectional view similar to FIG. 3 after back-grinding a semiconductor chip and a dummy chip arranged and fixed on the pseudo substrate.

【図５】同疑似基板上に配置定着した半導体チップとダ
ミーチップをバックグラインドした後に放熱板を取り付
けた状態の拡大断面図である。FIG. 5 is an enlarged cross-sectional view showing a state in which a semiconductor chip and a dummy chip arranged and fixed on the pseudo substrate are back ground, and then a heat sink is attached.

【図６】図５の放熱板を取り付けた後に疑似基板と放熱
板との隙間にモールド樹脂を充填した状況を示す拡大断
面図である。6 is an enlarged cross-sectional view showing a state in which a mold resin is filled in a gap between the pseudo substrate and the heat sink after the heat sink of FIG. 5 is attached.

【図７】図６のモールド樹脂が硬化した後に疑似基板を
除去した状態を示す拡大断面図である。FIG. 7 is an enlarged cross-sectional view showing a state where a pseudo substrate is removed after the mold resin of FIG. 6 is cured.

【図８】図４に示したバックグラインド後に放熱板を取
り付けないでモールド樹脂で樹脂封止した状態を示す拡
大断面図である。FIG. 8 is an enlarged cross-sectional view showing a state after the back grinding shown in FIG. 4 in which a heat sink is not attached and resin sealing is performed with a mold resin.

【図９】図８のモールド樹脂が硬化した後に疑似基板を
除去した状態を示す拡大断面図である。FIG. 9 is an enlarged cross-sectional view showing a state where a pseudo substrate is removed after the mold resin of FIG. 8 is cured.

【図１０】従来例に係る疑似基板上に個片化した半導体
チップを配置定着した状態の斜視図である。FIG. 10 is a perspective view showing a state in which a singulated semiconductor chip is arranged and fixed on a pseudo substrate according to a conventional example.

【図１１】同従来例の疑似基板上をモールド樹脂で固め
た状況を示す一部拡大断面図である。FIG. 11 is a partially enlarged cross-sectional view showing a situation where the pseudo substrate of the conventional example is solidified with a mold resin.

【図１２】同従来例で半導体チップと一体化したモール
ド樹脂から疑似基板を除去した状態を示す一部拡大断面
図である。FIG. 12 is a partially enlarged cross-sectional view showing a state in which a pseudo substrate is removed from a mold resin integrated with a semiconductor chip in the conventional example.

【符号の説明】[Explanation of symbols]

１１ 疑似基板、 １２ 接着剤、１３ａ、１３ｂ、１
３ｃ、…… 半導体チップ、 １４ ダミーチップ、１
５ 放熱板、 １６ モールド樹脂、 ２０ 研磨装
置、２１ ターンテーブル、 ２２ チャックテーブ
ル、 ２３ 研磨手段、２４ 駆動モータ、 ２５ ス
ピンドル、 ２６ ホイル、２７ 研磨砥石、 ａ ダ
イシング位置を示す仮想線。11 pseudo substrate, 12 adhesive, 13a, 13b, 1
3c, semiconductor chip, 14 dummy chip, 1
5 Heat sink, 16 Mold resin, 20 Polishing device, 21 Turntable, 22 Chuck table, 23 Polishing means, 24 Drive motor, 25 Spindle, 26 Wheel, 27 Polishing grindstone, a Virtual line indicating dicing position.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 疑似基板上に個片化された厚みの異なる
複数の半導体チップを整列状態で配置し接着手段により
定着すると共に、 これら配置した半導体チップの周辺に該半導体チップの
厚みと同じかまたはそれよりも更に厚みのあるダミーチ
ップを配置定着し、 これら半導体チップとダミーチップとを一緒にバックグ
ラインドを遂行して半導体チップの厚みを均一にするこ
とを特徴とする個片化された半導体チップ厚みの均一化
方法。1. A plurality of semiconductor chips having different thicknesses, which are singulated on a pseudo substrate, are arranged in an aligned state and fixed by an adhesive means, and the thickness of the semiconductor chips around the arranged semiconductor chips is the same as that of the semiconductor chips. Alternatively, a dummy chip having a greater thickness is arranged and fixed, and the semiconductor chip and the dummy chip are subjected to back grinding together to make the semiconductor chip uniform in thickness. A method for making the chip thickness uniform. 【請求項２】 接着手段は、ゲル化接着剤、疎水性接着
剤、粘着シートまたは液状樹脂接着剤のいずれかである
請求項１に記載の個片化された半導体チップ厚みの均一
化方法。2. The method of claim 1, wherein the bonding means is one of a gelling adhesive, a hydrophobic adhesive, a pressure-sensitive adhesive sheet, and a liquid resin adhesive. 【請求項３】 ダミーチップは、半導体チップと略同質
の材料で形成したものである請求項１に記載の個片化さ
れた半導体チップ厚みの均一化方法。3. The method according to claim 1, wherein the dummy chip is formed of a material having substantially the same quality as the semiconductor chip. 【請求項４】 バックグラインドは、砥石による研磨ま
たはケミカルエッチングのいずれかである請求項１に記
載の個片化された半導体チップ厚みの均一化方法。4. The method according to claim 1, wherein the back grinding is one of polishing with a grindstone and chemical etching.