JP2002118471A - 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 - Google Patents
記録再生装置及び誤り訂正符号化方法並びに情報記録方法Info
- Publication number
- JP2002118471A JP2002118471A JP2000313121A JP2000313121A JP2002118471A JP 2002118471 A JP2002118471 A JP 2002118471A JP 2000313121 A JP2000313121 A JP 2000313121A JP 2000313121 A JP2000313121 A JP 2000313121A JP 2002118471 A JP2002118471 A JP 2002118471A
- Authority
- JP
- Japan
- Prior art keywords
- code
- elliptic curve
- recording
- data
- binary data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/132—Algebraic geometric codes, e.g. Goppa codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Discrete Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
ら、インターリーブ数が少ない方が符号の誤り訂正能力
は高くなる。しかし、磁気ディスク装置で1セクタ40
96ビットに、GF(28)上のReed−Solom
on符号を用いる場合、符号長が28−1=255シン
ボルまでであることから、インターリーブ数を3より少
なくすることができなかった。 【解決手段】mを正整数とし、有限体GF(2m)上の
楕円曲線符号を使用して誤り訂正符号化することによ
り、mが3以上の偶数のときに、最大で2m+2
1+m/2までの長さの符号を構成することができる。
この長さの符号を用いることで1セクタ512バイトを
2インターリーブにすることができる。
Description
用する誤り訂正符号化方法の構成に関する。
置、コンパクトディスク装置等の記録再生装置にはRe
ed−Solomon符号が使われている。この符号は
磁気ディスク装置では28個の要素からなる。そして、
除算については「0で割る」のは定義しないが、要素ど
うしで加減乗除が定義されている集合である有限体GF
(28)上のReed−Solomon符号を使用して
いる。このReed−Solomon符号8ビットを、
演算を行なう単位である1シンボルとして、記録再生装
置の誤り訂正処理が行なわれている。
シンボル数tの符号を構成するには、冗長シ ンボル数
を2tにすればよい。記録再生を1度に行なう単位であ
るセクタの長さが512シンボルであるが、GF
(28)上のReed−Solomon符号の構成可能
な符号長が28−1=255シンボル以下であるため、
データを3ブロック以上に分割(インターリーブ)して
それぞれを誤り訂正符号化している。
つとして、計算上のシンボル位置を符号の最上位からα
n−1,αn−2,...,α2,α1,α0(α:有
限体の原始根)とすることで、復号の際に誤り位置を探
索するChienサーチの際に計算上のシンボル位置を
乗算器のみで規則的に算出できることが挙げられる。
尚、Chienサーチとは、要素を順番に方程式に代入
していくことで方程式の解を探す手法のことである。
ed−Solomon符号を1セクタ512シンボルに
対して適用する場合、符号長が28−1=255シンボ
ルまでであり、かつ512/255>2であることか
ら、インターリーブ数を3より少なくすることができな
いという問題があった。
定なら、インターリーブ数が少ない方が符号の誤り訂正
能力は高くなる。
線符号を使用することで、符号長が2m−1より長い符
号を構成し、インターリーブ数を減らす。
号を構成するには、冗長シンボル数を2t+1にすれば
よい。この符号の冗長シンボル数は287−256=3
1であるので、最大訂正シンボル数は15(15×2+
1=31)である。この符号を用いることで1セクタ5
12バイトを2インターリーブ構成にすることが可能と
なる。
xy+a3y+a0x3+a2x2+a4x+a6=0
に対して、E(C,GF(2m))は次のような集合を
表わすとし、εをE(C,GF(2m))の要素の個数
とする。
に属する点にP(1),P(2),...,P
(ε−1)と番号付けを行なうと、楕円曲線符号の符号
語は、(数2)の行列Hに対してHw=0を満たすよう
な縦ベクトルwとして定義される。
て、n>2m−1となるような楕円曲線Cを、係数aj
の全探索によって見つけることができる。
しか符号語が計算できないので、以下の変形によって符
号語を行列演算によって計算できるようにする。
並べたベクトルをw0と書くと、Hが(数3)を満たす
ときには(数4)の行列Gに対してGw0が符号語にな
る。実際、H(Gw0)=M−1(MH)(Gw0)=
M−1((MH)G)w0=0となる。
ら対応する符号語Gw0の冗長シンボルが計算できる。
とから、事前にMを計算して記憶しておけばH1が計算
でき、したがってw0から符号語Gw0の冗長シンボル
も計算できる。
を持たせるため、(数7)のような演算+oを実現する
演算回路を組んで用いることにする。
て、P+o ‥‥+oP(Pがm個)を[m]Pと表記
する。
である。1セクタ分の入力信号16はインターフェース
(I/F)14によって1セクタ分のバイナリデータに
変換される。1セクタ分のバイナリデータ13はハード
ディスクコントローラ9に入り、その中のインターリー
バ(ITLV−3)11によって3つのデータブロック
に分割される。そしてReed−Solomon符号化
回路(RS−ENC)6によって分割されたデータブロ
ック毎に誤り訂正符号化される。
信号処理LSI(R/W&SPC)3によってヘッドに
記録するためのアナログ信号に変換され、それがヘッド
に送られる。一方、ヘッドから読み出された信号1は信
号処理LSI3によって等化やビタビ復号等の信号処理
が行われて0と1とを識別した後、バイナリデータに変
換される。変換後のバイナリデータ7はハードディスク
コントローラ9に入り、その中のReed−Solom
on復号回路(RS−DEC)5によって誤り訂正符号
化されたシンボル長の符号ブロック毎に誤りの検出・訂
正が行なわれる。
3)10によって復号後の3つの符号ブロックが結合さ
れて1セクタ分のバイナリデータが復元される。復元さ
れた1セクタ分のバイナリデータ12はI/F14によ
って、出力するための信号15に変換される。
C6とをワンチップに纏めたReed−Solomon
符号化・復号LSIを採用しているが、ワンチップに纏
めずに別個の回路としても良い。
号は図2に従う。
信号16はアナログ−デジタル変換(A/D変換)手段
であるインターフェース(I/F)14によって1セク
タ分のバイナリデータに変換される。1セクタ分のバイ
ナリデータ13はハードディスクコントローラ9に入
り、その中のインターリーバ(ITLV−2)204に
よって2つのデータブロックに分割される。そして符号
化手段である楕円曲線符号化回路202によって変換・
分割されたデータブロック毎に誤り訂正符号化される。
誤り訂正符号化されたデータブロック8は信号処理LS
I(R/W&SPC)3によってアナログ信号2に変換
され、ヘッドに送られる。そして記録媒体である磁気デ
ィスクに記録される。
号処理LSI3によってバイナリデータに変換される。
変換後のバイナリデータ7はハードディスクコントロー
ラ9に入り、その中の楕円曲線復号回路5によって誤り
訂正符号化されたシンボル長の符号ブロック毎に誤りの
検出・訂正が行なわれる。そしてデインターリーバ(D
ITLV−2)10によって復号後の2つの符号ブロッ
クが結合されて1セクタ分のバイナリデータが復元され
る。復元された1セクタ分のバイナリデータ12はI/
F14によって、出力信号15に変換される。
C)202の概略図である。入力シンボル列b(1),
b(2),...,b(256)が入力端子304から
入力される。有理点生成器(Point Genera
tor)301は、b(j)が入力されるタイミングで
点P(j)を出力する。点P(j)を入力として、ベク
トル生成回路302がベクトルv(j)を出力する。v
(j)を入力として、行列演算回路303がベクトルV
(j)を出力する。ベクトルV(j)とシンボルb
(j)を入力として、スカラー倍演算器305がb
(j)V(j)を出力する。そして冗長シンボルを記憶
するメモリ306に加算・記憶され、同時にb(j)は
セレクタ307を素通りする。256シンボル分の処理
が終わった後、セレクタ307は冗長シンボルを記憶す
るメモリ306の内容を上から順に選択・出力する。
のベクトル生成回路302の出力は、(数2)より上か
ら順に1,αj,βj,αj 2,αjβj,...とな
る。
上の楕円曲線符号((n,k)=(287,256))
の符号化におけるパラメータ計算の準備の一例を述べ
る。楕円曲線符号で最大訂正シンボル数tの符号を構成
するには、冗長シンボル数を2t+1にすればよい。こ
の符号の冗長シンボル数は287−256=31である
ので、最大訂正シンボル数は15(15×2+1=3
1)である。この符号を用いることで1セクタ512バ
イトを2インターリーブ構成にすることが可能となる。
たすGF(28)の原始根とし、楕円曲線C1:y2+
α4xy+α25y+x3+α29=0から構成された
楕円曲線符号を使用するものとする。
を調べることで、E(C1,GF(28))に対してε
=288であることがわかる。+o演算回路を実現する
のに、oに対応する入出力を(0,0,0)とし,oで
ない点(α0,β0)に対する入出力を(α0,β0,
1)とする。+o演算回路の計算内容は(数7)におい
て(a1,a3,a0,a2,a4,a6)=(α4,
α25,1,0,0,α29)として構成する。
号付けを行なうための準備として、E(C1,GF(2
8))の各点Pにおいて[1]P、[2]P、[3]
P、...を順に計算し、はじめて[mP]P=oとな
るような正整数を求めておく。そして、mPが最大にな
る点を一つ選んで、それをP*と表記する。具体例の場
合、max mP=96であり、(α2,α68)がP
*の一例になる。次に、mP**=ε/mP*=3、か
つP**≠[96/3]P,[2×96/3]Pとなる
ようなP**が存在するかを探す。具体例の場合、(α
60,α23)がP**の一例になる。
|0≦s≦2、0≦u≦95}を計算して書き出すこと
により、E(C1,GF(28))と一致することが確
認できる。特に、E(C1,GF(28))に属する点
は[s]P**+o[u]P*(0≦s≦2、0≦u≦
95)という形で番号付けされる。[s]P**+
o[u]P*をPs,uと表記し、E(C1,GF(2
8))の各点に対応するsとuを計算することで番号付
けの準備が完了する。
数剰余環の直積群G=Z/3Z×Z/96Zとなる。ま
た、上記の番号付けの操作はE(C1,GF
(28)))が/3Z×Z/96Zと群として同型であ
ることを示す。
て 1,2,...,287番目のシンボルに対応する
点をP(1),P(2),...,P(287)と表記
する。
点に番号付けとして、(数8)に示す順番にP(1),
P(2),...,P(287)としたときの有理点生
成器の概略図である。
でシンボル位置に対応させることを意味する。カウンタ
404は、例えばP1,0からP0,95にするという
ような添字の繰り下がり(=降順)の周期を数えるもの
である。
点に番号付けとして、(数9)に示す順番にP(1),
P(2),...,P(287)としたときの有理点生
成器の構成例の概略図である。記号の一部は図4と同じ
である。
られた点の組Ps,uとP3−s,96−uの数値的差
分を計算している。P*とP**のとり方とPs,uの
表記より、Ps,u+oP3−s,96−u=oであ
る。(数7)よりPs,u=(αsu,βsu)とP
3−s,96−uの差分は(+o演算回路の入出力形式
で)(0,a1αsu+a3,0)である。
における行列M、そしてシンボル位置を表わす有理点生
成器(Point Generator)301におけ
るP0,95とP0,95+oP2,0と有理点を記憶
するメモリの初期値は、番号付けP(1),
P(2),...,P(287)が決まれば固定の値、
つまり符号化パラメータである。行列Mを(数3)と
(数4)から、また、P0,95とP0,95+oP
2,0と有理点を記憶するメモリの初期値(P*とP
**のとり方とPs,uの表記よりP0,1=P*、P
1,0=P**であることに注意)を(数7)から、そ
れそれ計算器等で事前に計算がしておくことで符号器の
構成ができる。
の一例を述べる。図6は楕円曲線符号の誤り検出・訂正
の処理の流れを表したものである。入力から誤りなしの
ときに0になるようなチェックサムの集まりであるシン
ドロームを計算するシンドローム計算回路601によっ
て誤りシンドロームs0,s1,s2,...,sn
−k−1を計算する。次に誤りシンドロームから誤り位
置多項式計算回路602によって誤り位置多項式f
1(P),f2(P)を計算する。次にChienサー
チによって誤り位置を探索し、誤り位置における誤りの
大きさを求める。これは図中の603から609までに
対応する。
図である。入力シンボル列z(1),
z(2),...,z(287)が入力端子304から
入力される。有理点生成器301は、z(j)が入力さ
れるタイミングで点P(j)を出力する。点P(j)を
入力として、ベクトル生成回路302がベクトルv
(j)を出力する。ベクトルv(j)とシンボルz
(j)を入力として、スカラー倍演算器704がz
(j)v(j)を出力する。そしてシンドロームを記憶
するメモリ705に加算・記憶される。256シンボル
分の処理が終わった後に結果が誤りシンドロームs0,
s1,s2,...,sn−k−1として出力される。
理の流れを示したものである。この図はBarleka
mp−Massey−Sakata アルゴリズム(阪
田省二郎,"代数幾何符号とその復号法",数理科学,N
o.421,pp.33−40,No.422,pp.
58−60,1998年;S. Sakata, "A Vector Versi
on of the BMS Algorithm for Implementing Fast Eras
ure-and-Error Decoding of One-Point AG codes", Pro
c. AAECC-12, Springer Verlag, pp.291-310, 1997.)
と呼ばれている処理を楕円曲線符号に適用した一例であ
る。
of Error Value e(j))606では(数10)で示
す計算を行なっている。
Solomon符号と比較して冗長ビット数を減らすこ
とができることである。
トを2インターリーブ構成にできるReed−Solo
mon符号と比較して冗長ビット数を少なくできる。例
えば、最大15シンボルのランダム誤りを訂正できるよ
うに誤り訂正符号化を行なうという条件では、・Ree
d−Solomon符号の場合、符号長の制限からGF
(28)上のものを使用することができず、GF(29)
かそれより大きな体を使用しなければならない。ここで
は最大訂正シンボル数tを15にするので、GF(29)
上の符号の場合、9ビットの冗長シンボルを15×2=
30シンボル付加すればよい。したがって付加される冗
長ビット数は合計30シンボル×9ビット=270ビッ
ト;・楕円曲線符号の場合、GF(28)上の符号を使
用することができる。ここでは最大訂正シンボル数tを
15にするので、GF(28)上の符号場合、8ビット
の冗長シンボルを15×2+1=31シンボル付加っす
ればよい。したがって付加される冗長ビット数は31シ
ンボル×8ビット=248ビット;である。したがっ
て、楕円曲線符号の冗長ビット数がReed−Solo
mon符号のそれよりも確かに少なくなることがわか
る。
れを表わす図である。
路の概略図である。
回路の処理の流れを表わす図である。
るための信号、3…信号処理LSI(R/W&SP
C)、4…Reed−Solomon符号化・復号LS
I、5…Reed−Solomon復号回路(RS−D
EC)、6…Reed−Solomon符号化回路(R
S−ENC)、7…信号1を信号処理LSI3で変換し
たバイナリデータ、8…Reed−Solomon符号
化回路6によって誤り訂正符号化されたデータブロッ
ク、9…ハードディスクコントローラチップ(HD
C)、10…Reed−Solomon復号回路5で復
号されたの3つの符号ブロックを結合するデインターリ
ーバ(DITLV−3)、11…1セクタ分のバイナリ
データを3つのデータブロックに分割することで1セク
タ分のバイナリデータ列を復元するインターリーバ(I
TLV−3)、12…インターリーバによって復元され
た1セクタ分のバイナリデータ列、13…1セクタ分の
バイナリデータ列、14…インターフェース(I/
F)、15…読み出された信号に対応する磁気ディスク
の1セクタ分の出力信号、16…1セクタ分の入力信
号、200…楕円曲線符号化・復号LSI、201…楕
円曲線符号の復号回路(EL−DEC)、202…楕円
曲線符号化回路(RS−ENC)、203…楕円曲線符
号の復号回路5で復号されたの2つの符号ブロックを結
合するデインターリーバ(DITLV−2)、204…
1セクタ分のバイナリデータを3つのデータブロックに
分割することで1セクタ分のバイナリデータ列を復元す
るインターリーバ(ITLV−2)、301…シンボル
位置を表わす有理点を決められた順番に出力する回路、
302…関数vi(P)(数3)への代入計算回路、3
03…代入計算回路の出力に行列M(数4)を掛ける行
列演算回路、304…入力端子、305…行列演算回路
303の出力ベクトルに入力シンボルの値を掛けるスカ
ラー乗算回路、306…冗長シンボルの計算途中の値を
記憶するメモリ、307…符号化データの出力シンボル
を選択するセレクタ、401…有理点を記憶するメモ
リ、402…楕円曲線の群演算器、403…群演算器へ
の入力を切り換える切換器、404…96進カウンタ、
405…96進カウンタが0になったときに出力される
信号、501…パラレル−シリアル変換器、502…P
tuとP− t,−uとの差分生成器、601〜610…
楕円曲線符号の誤り検出・訂正アルゴリズムの説明に使
用、701…シンドローム計算回路の入力端子、702
…関数vi(P)(数3)への代入計算回路302の出
力ベクトルに入力シンボルの値を掛けるスカラー乗算回
路、703…シンドロームの計算途中の値を記憶するメ
モリ。
Claims (6)
- 【請求項1】インターリーブされたデータに誤り訂正符
号を付加して記録再生する記録再生装置であって、 誤り訂正符号化に有限体GF(2m)上(m:正整数)
の楕円曲線符号を使用する記録再生装置。 - 【請求項2】入力信号をバイナリデータに変換するイン
タフェースと、変換されたバイナリデータをデータブロ
ックに分割するインタリーバと、有限体GF(2m)上
(m:正整数)の楕円曲線符号を使用しこのデータブロ
ック毎に誤り訂正符号化する符号化回路と、記録媒体に
記録するために誤り訂正符号化されたデータブロックを
アナログ信号に変換し前記記録媒体から読み取ったアナ
ログ信号をバイナリデータに変換する信号処理回路と、
前記楕円曲線符号を用いて前記信号処理回路で変換され
たバイナリデータの誤り検出及び訂正を行う復号回路と
を備えた記録再生装置。 - 【請求項3】前記誤り訂正符号化に、各インターリーブ
で符号化されたデータの長さnが2m以上で、かつ訂正
可能シンボル数tがm/2<t≦2m/2(m+1<2
t+1≦2(m+2)/2+1)である楕円曲線符号を
使用する請求項1または2に記載の記録再生装置。 - 【請求項4】群として楕円曲線と同型な整数剰余環の直
積群Gの辞書式順序を使用し、この辞書式順序の昇順ま
たは降順で連続するように楕円曲線上の点をシンボル位
置に対応させる誤り訂正符号化方法。 - 【請求項5】入力信号をバイナリデータに変換するステ
ップと、変換されたバイナリデータをデータブロックに
分割するステップと、有限体GF(2m)上(m:正整
数)の楕円曲線符号を使用しこのデータブロック毎に誤
り訂正符号化するステップと、このデータブロックをア
ナログ信号に変換するステップと、変換したデータブロ
ックを記録媒体に記録するステップととを備えた情報記
録方法。 - 【請求項6】シンボルを数える基準位置を符号の最上位
または最下位とし、基準位置から数えてj番目のシンボ
ル位置に対応する楕円曲線上の点をP(j)=(αj,
βj)とするときに、P(1),P(3),
P(5),...,P(2s+1)(sは整数、2s+
1はnかn−1のいずれか)は、楕円曲線と同型な整数
剰余環の直積群Gに対応させるとGの辞書式順序の昇順
または降順で連続して並んでいて、1≦2s+2≦nに
ついてα2s+1=α2s+2である誤り訂正符号化方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000313121A JP2002118471A (ja) | 2000-10-06 | 2000-10-06 | 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 |
US09/888,645 US6728052B2 (en) | 2000-10-06 | 2001-06-26 | Recording/reproducing apparatus, error correcting coding method and information recording method |
US10/804,021 US20040181737A1 (en) | 2000-10-06 | 2004-03-19 | Recording/reproducing apparatus, error correcting coding method and information recording method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000313121A JP2002118471A (ja) | 2000-10-06 | 2000-10-06 | 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002118471A true JP2002118471A (ja) | 2002-04-19 |
Family
ID=18792583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000313121A Pending JP2002118471A (ja) | 2000-10-06 | 2000-10-06 | 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6728052B2 (ja) |
JP (1) | JP2002118471A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526716B2 (en) | 2004-03-29 | 2009-04-28 | Hitachi Global Storage Technologies Netherlands B.V. | Recording/regenerating device, method of encoding error correction, method of recording data |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7117424B2 (en) * | 2002-05-13 | 2006-10-03 | Lucent Technologies Inc. | Block coding method having increased flexibility in choice of code length or minimum code distance |
FR2860360B1 (fr) * | 2003-09-29 | 2005-12-09 | Canon Kk | Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon |
US7827471B2 (en) * | 2006-10-12 | 2010-11-02 | Intel Corporation | Determining message residue using a set of polynomials |
US8042025B2 (en) * | 2007-12-18 | 2011-10-18 | Intel Corporation | Determining a message residue |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783348B2 (ja) * | 1986-05-02 | 1995-09-06 | 株式会社日立製作所 | デジタル信号の復号装置 |
US4998252A (en) * | 1987-08-06 | 1991-03-05 | Sony Corporation | Method and apparatus for transmitting digital data |
JP2774369B2 (ja) * | 1990-09-03 | 1998-07-09 | キヤノン株式会社 | 画像記録装置 |
JPH04222029A (ja) * | 1990-12-21 | 1992-08-12 | Sony Corp | エラー訂正方法 |
US5422895A (en) * | 1992-01-09 | 1995-06-06 | Quantum Corporation | Cross-checking for on-the-fly Reed Solomon error correction code |
JP3234130B2 (ja) * | 1995-05-30 | 2001-12-04 | 三菱電機株式会社 | 誤り訂正符号復号化方法およびこの方法を用いる回路 |
JPH10232099A (ja) | 1997-02-19 | 1998-09-02 | Genden Koji Kk | 管の内面研掃方法及び装置 |
JP3677969B2 (ja) | 1997-10-09 | 2005-08-03 | セイコーエプソン株式会社 | 液晶表示パネルの駆動装置、液晶表示装置及び電子機器 |
JPH11139698A (ja) | 1997-11-05 | 1999-05-25 | Mitsubishi Electric Building Techno Service Co Ltd | エレベーターの運転装置 |
-
2000
- 2000-10-06 JP JP2000313121A patent/JP2002118471A/ja active Pending
-
2001
- 2001-06-26 US US09/888,645 patent/US6728052B2/en not_active Expired - Fee Related
-
2004
- 2004-03-19 US US10/804,021 patent/US20040181737A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526716B2 (en) | 2004-03-29 | 2009-04-28 | Hitachi Global Storage Technologies Netherlands B.V. | Recording/regenerating device, method of encoding error correction, method of recording data |
Also Published As
Publication number | Publication date |
---|---|
US6728052B2 (en) | 2004-04-27 |
US20040181737A1 (en) | 2004-09-16 |
US20020060873A1 (en) | 2002-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
US8086941B2 (en) | Computing an error detection code syndrome based on a correction pattern | |
US6275965B1 (en) | Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords | |
JP4988731B2 (ja) | フラッシュエラー訂正 | |
CN101047388B (zh) | 纠错装置 | |
US4856003A (en) | Error correction code encoder | |
WO1985002958A1 (en) | Method and apparatus for decoding error correction code | |
JP2007087530A (ja) | 信号復号方法、信号復号装置および信号記憶システム | |
KR20010033954A (ko) | 순환 에러 정정 코드에 대한 물리적 블록 어드레스 복구장치, 시스템 및 방법 | |
WO1992013344A1 (en) | Error correction processing device and error correction method | |
JPH0831806B2 (ja) | エラー訂正方法 | |
JPH06208767A (ja) | 多重エラー訂正方法 | |
JP2002509331A5 (ja) | ||
US7774679B2 (en) | Techniques for performing reduced complexity galois field arithmetic for correcting errors | |
US5107506A (en) | Error trapping decoding method and apparatus | |
JP3502583B2 (ja) | 誤り訂正方法および誤り訂正装置 | |
JP2001196938A (ja) | デジタルデータをデコーディングする装置及び方法 | |
JP2002118471A (ja) | 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 | |
JPH04365139A (ja) | 誤り訂正処理用シンドローム演算回路 | |
EP0341851A2 (en) | Method and apparatus for interleaved encoding | |
JP2553565B2 (ja) | ガロア体演算装置 | |
US7526716B2 (en) | Recording/regenerating device, method of encoding error correction, method of recording data | |
Lin et al. | A future simplification of procedure for decoding nonsystematic Reed-Solomon codes using the Berlekamp-Massey algorithm | |
JP2000236265A (ja) | 疑似積符号復号装置及び方法 | |
JP2000187948A (ja) | 誤り訂正符号化/復号化方式及び誤り訂正符号化/復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |