JP2002118242A - Method for manufacturing semiconductor member - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor member of high quality which is not affected by flow pattern defect and COP. SOLUTION: This method is provided with a process for preparing a first base substance having a silicon substrate 11, an epitaxial compound semiconductor layer 12 arranged on the silicon substrate and an ion implanted layer 14, a process wherein the first base substance is so stuck to a second base substance 15 that a multilayer structure having the epitaxial compound semiconductor layer therein is obtained, and an isolation process wherein the multilayer structure is isolated from the ion implanted layer 14. The silicon substrate constituting the first base substance is not left on the epitaxial compound semiconductor layer 12 which is transferred to the second base substance 15.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体集積回路
や、太陽電池、半導体レーザー、発光ダイオード等の半
導体素子を形成する為の半導体部材の製造方法に関し、
特に半導体層を別の基体上に移設（ｔｒａｎｓｆｅｒ）
する工程を含む半導体部材の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor member for forming a semiconductor device such as a semiconductor integrated circuit, a solar cell, a semiconductor laser, a light emitting diode, and the like.
In particular, transfer of a semiconductor layer onto another substrate (transfer)
The present invention relates to a method for manufacturing a semiconductor member including a step of performing the following.

【０００２】[0002]

【従来の技術】半導体部材は、半導体ウエハ、半導体基
板、半導体装置等の名称で知られており、その半導体領
域を利用して半導体素子が形成されているものや、半導
体素子が形成される前の状態のものを含むものとする。2. Description of the Related Art Semiconductor members are known by the names of a semiconductor wafer, a semiconductor substrate, a semiconductor device, and the like. The state of the above shall be included.

【０００３】このような半導体部材のなかには、絶縁物
上に半導体層を有するものもある。Some of such semiconductor members have a semiconductor layer on an insulator.

【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
シリコン オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい。ＳｐｅｃｉａｌＩｓｓｕｅ：“Ｓｉｎｇｌｅ−ｃ
ｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉｎ
ｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；ｅ
ｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒｎ
ａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌｕ
ｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０（１９８
３）。The formation of a single-crystal Si semiconductor layer on an insulator involves
Known widely as silicon-on-insulator (SOI) technology, bulk S for fabricating ordinary Si integrated circuits
Much research has been done because devices utilizing SOI technology have many advantages that cannot be achieved with i-substrates. That is, by using the SOI technology, 1. Dielectric separation is easy and high integration is possible. 2. Excellent radiation resistance. 3. Higher speed due to reduced stray capacitance. 4. Well step can be omitted; 5. Latch-up can be prevented. It is possible to obtain a fully-depleted field-effect transistor by thinning the film. These are described in detail in the following documents, for example. SpecialIssue: "Single-c
rystal silicon on non-sin
gle-crystal insulators "; e
Ditted by G. W. Cullen, Journal
al of Crystal Growth, volu
me 63, no 3, pp. 429-590 (198
3).

【０００５】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（ＩＥＥＥ ＳＯＩ ｃｏ
ｎｆｅｒｅｎｃｅ １９９４）。また、ＳＯＩ構造を用
いると素子の下部に絶縁層があるので、バルクＳｉウエ
ハ上に素子を形成する場合と比べて、素子分離プロセス
が単純化できる結果、デバイスプロセス工程が短縮され
る。すなわち、高性能化と合わせて、バルクＳｉ上のＭ
ＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコ
ストのトータルでの低価格化が期待されている。Further, in recent years, SOI has been
Many reports have been made as substrates for realizing high speed and low power consumption of OSFETs (IEEE SOI Co., Ltd.).
nference 1994). In addition, when an SOI structure is used, since an insulating layer is provided below the device, the device isolation process can be simplified as compared with the case where the device is formed on a bulk Si wafer, and the device process steps are shortened. In other words, along with the enhancement of performance, M
Compared with OSFETs and ICs, it is expected that the total cost of wafers and process costs will be reduced.

【０００６】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖth）は一般的にはチャネル
部の不純物濃度により決定されるが、ＳＯＩを用いた完
全空乏型（ＦＤ；ＦｕｌｌｙＤｅｐｌｅｔｅｄ）ＭＯＳ
ＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響を受け
ることになる。したがって、大規模集積回路を歩留まり
よくつくるためには、ＳＯＩ膜厚の均一性が強く望まれ
ていた。Above all, a fully depleted MOSFET is expected to achieve higher speed and lower power consumption by improving the driving force.
Although the threshold voltage (Vth) of a MOSFET is generally determined by the impurity concentration of a channel portion, a fully depleted (FD) MOS using SOI is used.
In the case of the FET, the thickness of the depletion layer is affected by the thickness of the SOI. Therefore, in order to produce a large-scale integrated circuit with high yield, uniformity of the SOI film thickness has been strongly desired.

【０００７】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどＧａＡ
ｓ等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。[0007] Devices on compound semiconductors have high performance that cannot be obtained with Si, for example, high speed and light emission. At present, these devices are mostly GaAs
s and the like are formed by epitaxial growth on a compound semiconductor substrate. However, compound semiconductor substrates have problems such as being expensive, having low mechanical strength, and making it difficult to manufacture large-area wafers.

【０００８】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。[0008] For these reasons, attempts have been made to heteroepitaxially grow compound semiconductors on Si wafers, which are inexpensive, have high mechanical strength, and can be used to produce large-area wafers.

【０００９】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Ｓａｐｐｈｉｒｅ ｏｎ Ｓｉｌ
ｉｃｏｎ）や、多孔質Ｓｉの酸化による誘電体分離によ
りＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Ｆｕｌｌｙ
Ｉｓｏｌａｔｉｏｎ ｂｙ Ｐｏｒｏｕｓ Ｏｘｉｄ
ｉｚｅｄ Ｓｉｌｉｃｏｎ）、酸素イオン注入法がよく
研究された。Research on the formation of SOI substrates was conducted in 1970.
It has been active since the age of. Initially, a method of heteroepitaxially growing single crystal Si on a sapphire substrate which is an insulator (SOS: Sapphire on Sil).
icon or a method of forming an SOI structure by dielectric isolation by oxidation of porous Si (FIPOS: Fully)
Isolation by Porous Oxid
sized silicon, oxygen ion implantation has been well studied.

【００１０】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他、Ｊ．
Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６３，５４７
（１９８３））、もしくは、エピタキシャル成長とパタ
ーニングによって島状に形成し、表面よりＳｉ島を囲む
ようにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみ
を多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電
体分離する方法である。本方法では、分離されているＳ
ｉ領域は、デバイス工程のまえに決定されており、デバ
イス設計の自由度を制限する場合があるという問題点が
ある。In the FIPOS method, an N-type Si layer is implanted with proton ions on the surface of a P-type Si single crystal substrate.
Crystal Growth, vol 63, 547
(1983)) Alternatively, only the P-type Si substrate is made porous by anodization in an HF solution so as to surround the Si island from the surface by epitaxial growth and patterning. This is a method of dielectrically separating the Si islands. In the method, the separated S
The i region is determined before the device process, and there is a problem that the degree of freedom in device design may be limited.

【００１１】酸化イオン注入法は、Ｋ．Ｉｚｕｍｉによ
って初めて報告されたＳＩＭＯＸと呼ばれる方法であ
る。Ｓｉウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ²
程度注入したのち、アルゴン・酸素雰囲気中で１３２０
度程度の高温でアニールする。その結果、イオン注入の
投影飛程（Ｒｐ）に相当する深さを中心に注入された酸
素イオンがＳｉと結合して酸化Ｓｉ層が形成される。そ
の際、酸化Ｓｉ層の上部の酸素イオン注入によりアモル
ファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層とな
る。表面のＳｉ層中に含まれる欠陥は従来１０⁵ ／ｃｍ
² と多かったが、酸素の打ち込み量を４×１０¹⁷／ｃｍ
² 付近にすることで、〜１０² ／ｃｍ² まで低減するこ
とに成功している。しかしながら、酸化Ｓｉ層の膜質、
表面Ｓｉ層の結晶性等を維持できるような注入エネルギ
ー、注入量の範囲が狭いために、表面Ｓｉ層、埋め込み
酸化Ｓｉ層（ＢＯＸ；Ｂｕｒｒｉｅｄ Ｏｘｉｄｅ）の
膜厚は特定の値に制限されていた。所望の膜厚の表面Ｓ
ｉ層を得るためには、犠牲酸化、ないしは、エピタキシ
ャル成長することが必要であった。その場合、膜厚の分
布には、これらプロセスによる劣化分が重畳される結
果、膜厚均一性が劣化するという問題点がある。The oxide ion implantation method is described in K. This is a method called SIMOX first reported by Izumi. Oxygen ions are introduced into the Si wafer at 10 ¹⁷ to 10 ¹⁸ / cm ²
About 1320 in an argon / oxygen atmosphere.
Anneal at a high temperature on the order of degrees. As a result, oxygen ions implanted around the depth corresponding to the projection range (Rp) of the ion implantation are combined with Si to form an Si oxide layer. At this time, the Si layer which has been made amorphous by oxygen ion implantation on the upper part of the Si oxide layer is also recrystallized to become a single crystal Si layer. Defects contained in the surface Si layer are conventionally 10 ⁵ / cm
^Although it was many, the amount of oxygen implanted was 4 × 10 ¹⁷ / cm
By around ^2, it has been successfully reduced to to 10 ² / cm ^2. However, the film quality of the Si oxide layer,
Since the range of implantation energy and implantation amount that can maintain the crystallinity and the like of the surface Si layer is narrow, the film thickness of the surface Si layer and the buried Si oxide layer (BOX; Burried Oxide) is limited to a specific value. . Surface S of desired thickness
In order to obtain an i-layer, sacrificial oxidation or epitaxial growth was necessary. In this case, there is a problem that the uniformity of the film thickness is deteriorated as a result of superimposing the deterioration due to these processes on the film thickness distribution.

【００１２】また、ＳＩＭＯＸはパイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基板の間のリークによりデバイス特性の劣化が生じて
しまう。Further, it has been reported that SIMOX has a formation defect region of Si oxide called a pipe.
One of the causes is considered to be foreign matter such as dust at the time of injection. In the portion where the pipe is present, device characteristics deteriorate due to leakage between the active layer and the supporting substrate.

【００１３】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３２０℃というＳｉ半導体プロセスでは通常使用しない
高温での熱処理が必要であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。As described above, the ion implantation of SIMOX has a larger implantation amount than the ion implantation used in a normal semiconductor process. Therefore, even if a dedicated apparatus is developed, the implantation time is long. Since the ion implantation is performed by raster-scanning or expanding the ion beam having a predetermined current amount, the implantation time is expected to increase with an increase in the area of the wafer. In addition, it has been pointed out that in the high-temperature heat treatment of a large-area wafer, problems such as generation of slip due to temperature distribution in the wafer become more severe. 1 for SIMOX
Since the Si semiconductor process of 320 ° C. requires a heat treatment at a high temperature that is not usually used, there is a concern that the importance of this problem will be further increased, including the development of the device.

【００１４】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。 （１）．研磨による薄膜化 （２）．局所プラズマエッチングによる薄膜化 （３）．選択エッチングによる薄膜化 （１）の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。In addition to the conventional SOI forming method as described above, in recent years, a Si single crystal substrate has been bonded to another thermally oxidized Si single crystal substrate using heat treatment or an adhesive to form an SOI structure. The method of forming has attracted attention. This method requires that the active layer for the device be uniformly thinned. That is, it is necessary to reduce the thickness of a Si single crystal substrate having a thickness of several hundred μm to the order of μm or less. There are three methods for reducing the thickness as follows. (1). Thinning by polishing (2). Thinning by local plasma etching (3). Thinning by Selective Etching It is difficult to achieve a uniform thinning by the polishing of (1).
In particular, when the thickness is reduced to sub-μm, the variation becomes several tens%, and the uniformity is a serious problem. Further, as the diameter of the wafer increases, the difficulty only increases.

【００１５】（２）の方法は、あらかじめ（１）の方法
で１〜３μｍ程度まで（１）の研磨による方法で薄膜化
したのち、膜厚分布を全面で多点測定する。このあとこ
の膜厚分布にもとづいて、直径数ｍｍのＳＦ₆ などを用
いたプラズマをスキャンさせることにより膜厚分布を補
正しながらエッチングして、所望の膜厚まで薄膜化す
る。この方法では膜厚分布を±１０ｍｍ程度にできるこ
とが報告されている。しかし、プラズマエッチングの際
に基板上異物（パーティクル）があるとこの異物がエッ
チングマスクとなるために基板上に突起が形成されてし
まう。In the method (2), the film thickness is reduced to about 1 to 3 μm by the method (1) in advance by the method (1), and then the film thickness distribution is measured at multiple points over the entire surface. Thereafter, based on this film thickness distribution, etching is performed while correcting the film thickness distribution by scanning a plasma using SF ₆ having a diameter of several mm or the like to reduce the film thickness to a desired film thickness. It is reported that this method can achieve a film thickness distribution of about ± 10 mm. However, if foreign matter (particles) is present on the substrate during plasma etching, the foreign matter serves as an etching mask, so that a projection is formed on the substrate.

【００１６】また、エッチング直後には表面が荒れてい
るために、プラズマエッチング終了後にタッチポリッシ
ングが必要であるが、ポリッシング量の制御は時間管理
によって行われるので、最終膜厚の制御、および、ポリ
ッシングによる膜厚分布の劣化が指摘されている。さら
に研磨ではコロイダルシリカ等の研磨剤が直接に活性層
になる表面を擦るので、研磨による破砕層の形成、加工
歪みの導入も懸念されている。さらにウエハが大面積化
された場合にはウエハ面積の増大に比例して、プラズマ
エッチング時間が増大するため、スループットの著しい
低下も懸念される。In addition, since the surface is rough immediately after the etching, touch polishing is required after the plasma etching. However, since the polishing amount is controlled by time management, the final film thickness control and the polishing are performed. It is pointed out that the film thickness distribution is deteriorated due to the above. Further, in the polishing, since an abrasive such as colloidal silica directly rubs the surface to be the active layer, there is a concern about formation of a crushed layer and introduction of processing distortion by polishing. Further, when the area of the wafer is increased, the plasma etching time increases in proportion to the increase of the wafer area, and there is a concern that the throughput may be significantly reduced.

【００１７】（３）の方法は、あらかじめ薄膜化する基
板に選択エッチング可能な膜構成をつくり込んでおく方
法である。例えば、Ｐ型基板上にボロンを１０¹⁹／ｃｍ
³ 以上の濃度に含んだＰ⁺ −Ｓｉの薄層とＰ型Ｓｉの薄
層をエピタキシャル成長などの方法で積層し、第１の基
板とする。これを酸化膜等の絶縁層を介して、第２の基
板と貼り合わせたのち、第１の基板の裏面を、研削、研
磨で予め薄くしておく。その後、Ｐ型層の選択エッチン
グで、Ｐ⁺層を露出、さらにＰ⁺ 層の選択エッチングで
Ｐ型層を露出させ、ＳＯＩ構造を完成させるものであ
る。この方法はＭａｓｚａｒａの報告に詳しい（Ｗ．
Ｐ．Ｍａｓｚａｒａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓ
ｏｃ．，ｖｏｌ．１３８，３４１（１９９１））。The method (3) is a method in which a film structure that can be selectively etched is formed in advance on a substrate to be thinned. For example, boron is deposited on a P-type substrate at 10 ¹⁹ / cm
A thin layer of P ⁺ -Si and a thin layer of P-type Si, each having a concentration of ³ or more, are laminated by a method such as epitaxial growth to form a first substrate. After bonding this to the second substrate via an insulating layer such as an oxide film, the back surface of the first substrate is thinned in advance by grinding and polishing. Thereafter, the P ⁺ layer is exposed by selective etching of the P-type layer, and the P-type layer is exposed by selective etching of the P ⁺ layer, thereby completing the SOI structure. This method is detailed in the report of Maszara (W.
P. Maszara, J .; Electrochem. S
oc. , Vol. 138, 341 (1991)).

【００１８】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい１０² と選択比が十分でない。Although selective etching is considered to be effective for uniform thinning, the selectivity is not sufficient at most to 10 ² .

【００１９】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要となる。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難である。したがって、１００ｎｍというような
極薄ＳＯＩ層の形成において、特に問題となる。Touch polishing is required after etching because of poor surface properties after etching. However, as a result, as the film thickness decreases, the film thickness uniformity tends to deteriorate. In particular, in polishing, the polishing amount is controlled by time, but it is difficult to control the polishing amount because the polishing rate varies widely. Therefore, there is a particular problem in forming an ultra-thin SOI layer having a thickness of 100 nm.

【００２０】・イオン注入、高濃度ＢドープＳｉ層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためＳＯＩ層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のＳｉウエハより劣る。等の
問題点がある（Ｃ．Ｈａｒｅｎｄｔ，ｅｔ．ａｌ．，
Ｊ．Ｅｌｅｃｔ．Ｍａｔｅｒ．Ｖｏｌ．２０，２６７
（１９９１）、Ｈ．Ｂａｕｍｇａｒｔ，ｅｔ．ａｌ．Ｅ
ｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ ＥＣＳ １
ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕ
ｍ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ，ｐｐ−７３３
（１９９１）、Ｃ．Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄｅｄ
Ａｂｓｔｒａｃｔ ｏｆ ＥＣＳ １ｓｔ Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆ
ｅｒ Ｂｏｎｄｉｎｇ，ｐｐ−６９６（１９９１））。
また、選択エッチングの選択性はボロン等の不純物の濃
度差とその深さ方向プロファイルの急峻性に大きく依存
している。したがって、貼り合わせ強度を高めるための
高温のボンディングアニールや結晶性を向上させるため
に高温のエピタキシャル成長を行ったりすると、不純物
濃度の深さ方向分布が拡がり、エッチングの選択性が劣
化してしまう。すなわち、エッチングの選択比の向上と
貼り合わせ強度の向上との両立は困難であった。The crystallinity of the SOI layer is poor due to the use of ion implantation, epitaxial growth on a high concentration B-doped Si layer or heteroepitaxial growth. Further, the surface properties of the surface to be bonded are inferior to those of a normal Si wafer. (C. Harendt, et. Al.,
J. Select. Mater. Vol. 20,267
(1991); Baumgart, et. al. E
xtended Abstract of ECS 1
st International Symposiu
m of Wafer Bonding, pp-733
(1991), C.I. E. FIG. Hunt, Extended
Abstract of ECS 1st Inter
national Symposium of Waf
er Bonding, pp-696 (1991)).
Further, the selectivity of the selective etching largely depends on the concentration difference of impurities such as boron and the steepness of the profile in the depth direction. Therefore, when a high-temperature bonding anneal for increasing the bonding strength or a high-temperature epitaxial growth for improving the crystallinity are performed, the depth direction distribution of the impurity concentration is widened, and the etching selectivity is deteriorated. That is, it has been difficult to achieve both an improvement in etching selectivity and an improvement in bonding strength.

【００２１】こうしたなか、本出願人は、先に特開平５
−２１３３８号公報において、新規な半導体部材の製造
方法を提案した。当該公報に開示された方法は、次のと
おりのものである。即ち、多孔質単結晶半導体領域上に
非多孔質単結晶半導体領域を配した部材を形成し、前記
非多孔質単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせた後、前記多孔質
単結晶半導体領域をエッチングにより除去することを特
徴とする半導体部材の製造方法である。Under these circumstances, the applicant of the present invention has previously described in
In Japanese Patent Publication No. 21338, a new method for manufacturing a semiconductor member was proposed. The method disclosed in this publication is as follows. That is, a member in which a non-porous single-crystal semiconductor region is arranged on a porous single-crystal semiconductor region is formed, and the surface of the member whose surface is made of an insulating material is formed on the surface of the non-porous single-crystal semiconductor region. After bonding, the porous single-crystal semiconductor region is removed by etching.

【００２２】また、本発明の発明者である米原らは膜厚
均一性や結晶性に優れ、バッチ処理が可能な貼り合わせ
ＳＯＩを報告した（Ｔ．Ｙｏｎｅｈａｒａ ｅｔ．ａ
ｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．６４，
２１０８（１９９４））。以下、この貼り合わせＳＯＩ
の作製方法について図４（ａ）〜（ｃ）を用いて説明す
る。In addition, Yonehara et al., The inventor of the present invention, reported a bonded SOI having excellent film thickness uniformity and crystallinity and capable of batch processing (T. Yonehara et.a.).
l. , Appl. Phys. Lett. vol. 64,
2108 (1994)). Hereinafter, this bonded SOI
Will be described with reference to FIGS. 4A to 4C.

【００２３】この方法では、Ｓｉ基板４１上の多孔質層
４２を選択エッチングを行う材料として用いる。多孔質
層４２の上に非多孔質単結晶Ｓｉ層４３をエピタキシャ
ル成長した後、酸化Ｓｉ層４５を介して第２の基板４４
と貼り合わせる（図４（ａ））。第１の基板を裏面より
研磨等の方法で薄層化し、基板全面において多孔質Ｓｉ
を露出させる（図４（ｂ））。露出させた多孔質Ｓｉは
ＫＯＨ、ＨＦ＋Ｈ₂Ｏ₂などの選択エッチング液によりエ
ッチングして除去する（図４（ｃ））。このとき、多孔
質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエ
ッチングの選択比を１０万倍と十分に高くできるので、
あらかじめ多孔質上に成長した非多孔質単結晶Ｓｉ層を
膜厚を殆ど減じることなく、第２の基板の上に移設（ｔ
ｒａｎｓｆｅｒ）し、ＳＯＩ基板を形成することができ
る。したがって、ＳＯＩの膜厚均一性はエピタキシャル
成長時にほぼ決定づけられる。エピタキシャル成長は通
常半導体プロセスで使用されるＣＶＤ装置が使用できる
ので、佐藤らの報告（ＳＳＤＭ９５）によれば、その均
一性は例えば１００ｎｍ±２％以内が実現されている。
また、エピタキシャルＳｉ層の結晶性も良好で３．５×
１０²／ｃｍ² が報告された。In this method, the porous layer 42 on the Si substrate 41 is used as a material for performing selective etching. After a non-porous single-crystal Si layer 43 is epitaxially grown on the porous layer 42, the second substrate 44 is
(FIG. 4A). The first substrate is thinned from the back surface by polishing or the like, and porous Si is formed on the entire surface of the substrate.
Is exposed (FIG. 4B). The exposed porous Si is removed by etching with a selective etching solution such as KOH or HF + H ₂ O ₂ (FIG. 4C). At this time, the etching selectivity of porous Si to bulk Si (non-porous single crystal Si) can be sufficiently increased to 100,000 times.
The non-porous single-crystal Si layer previously grown on the porous material is transferred onto the second substrate without substantially reducing the film thickness (t
transfer) to form an SOI substrate. Therefore, the thickness uniformity of the SOI is substantially determined during the epitaxial growth. Since epitaxial growth can use a CVD apparatus usually used in a semiconductor process, according to a report by Sato et al. (SSDM95), the uniformity is realized within, for example, 100 nm ± 2%.
In addition, the crystallinity of the epitaxial Si layer is good and 3.5 ×
10 ² / cm ² was reported.

【００２４】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、膜厚均一性に影響を
及ぼさない。In the conventional method, the selectivity of etching depends on the difference in impurity concentration and the profile in the depth direction. Therefore, the temperature of heat treatment (bonding, epitaxial growth, oxidation, etc.) for expanding the concentration distribution is generally 800 ° C. or less. Was greatly restricted. On the other hand, in the etching in this method, since the difference in the structure between porous and bulk determines the etching speed, the restriction of the heat treatment temperature is small and
It is reported that heat treatment at about 180 ° C. is possible. For example, heat treatment after bonding increases the bonding strength between wafers, and voids generated at the bonding interface.
It is known to reduce the number and size of Also,
In the etching based on such a structural difference, even if particles adhere to the porous Si, the uniformity of the film thickness is not affected.

【００２５】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられており、限りある地球の資源が無駄となっ
ている。したがって、貼り合わせによるＳＯＩにおいて
は、その制御性、均一性の他低コスト化、経済性の向上
が望まれているところである。However, a semiconductor substrate using bonding always requires two wafers, and almost one of them is wastefully removed and discarded by polishing, etching, etc., and the limited resources of the earth Is wasted. Therefore, in SOI by bonding, controllability and uniformity as well as cost reduction and improvement in economic efficiency are desired.

【００２６】即ち、品質が十分なＳＯＩ基板を再現性よ
く作製するとともに、同時にウエハの再使用等による省
資源、コストダウンを実現する方法が望まれていた。That is, there has been a demand for a method for producing an SOI substrate having sufficient quality with good reproducibility, and at the same time, realizing resource saving and cost reduction by reusing a wafer.

【００２７】こうしたなか、本出願人は、先に２枚の基
板を貼り合わせた後、貼り合わされた基板を多孔質層に
おいて分離し、分離後の一方の基板から残留多孔質を除
去して、この基板を再利用する半導体基板の製造方法を
特開平７−３０２８８９号公報で提案した。当該公報に
開示された方法の１例を以下に図５（ａ）〜（ｃ）を用
いて説明する。Under these circumstances, the present applicant has previously bonded two substrates, separated the bonded substrates in a porous layer, and removed residual porous material from one of the separated substrates. A method of manufacturing a semiconductor substrate by reusing this substrate has been proposed in Japanese Patent Application Laid-Open No. 7-302889. One example of the method disclosed in this publication will be described below with reference to FIGS.

【００２８】第１のＳｉ基板５１の表面層を多孔質化し
て多孔質層５２を形成したのち、その上に単結晶Ｓｉ層
５３を形成し、この単結晶Ｓｉ層と第１のＳｉ基体とは
別の第２のＳｉ基板５４の主面とを絶縁層５５を介して
貼り合わせる（図５（ａ））。この後、多孔質層で貼り
合わせたウエハを分割し（図５（ｂ））、第２のＳｉ基
体側の表面に露出した多孔質Ｓｉ層を選択的に除去する
ことにより、ＳＯＩ基板を形成する（図５（ｃ））。第
１の基板４１は、残留した多孔質層を除去して再利用す
ることができる。After the surface layer of the first Si substrate 51 is made porous to form a porous layer 52, a single-crystal Si layer 53 is formed thereon, and this single-crystal Si layer and the first Si base are Is bonded to the main surface of another second Si substrate 54 via an insulating layer 55 (FIG. 5A). Thereafter, the wafer bonded with the porous layer is divided (FIG. 5B), and the SOI substrate is formed by selectively removing the porous Si layer exposed on the surface on the second Si substrate side. (FIG. 5C). The first substrate 41 can be reused by removing the remaining porous layer.

【００２９】特開平７−３０２８８９号公報に開示され
た発明は、多孔質シリコン層の構造が、非多孔質シリコ
ンに比べて脆弱である点を利用して基板を分離するもの
であり、一度半導体基板の作製工程に使用した基板を再
度、半導体基板の作製工程に利用できるので半導体基板
の低コスト化を図る上で非常に有用なものである。The invention disclosed in Japanese Patent Application Laid-Open No. 7-302889 is to separate a substrate by utilizing the fact that the structure of a porous silicon layer is weaker than non-porous silicon. Since the substrate used in the manufacturing process of the substrate can be reused in the manufacturing process of the semiconductor substrate, it is very useful in reducing the cost of the semiconductor substrate.

【００３０】これとは、別に、特開平８−２１３６４５
号公報には、多孔質シリコン層上に太陽電池の光電変換
部を構成する半導体層を形成した後、該半導体層を多孔
質層から分離することが開示されており、やはり、ここ
でも多孔質シリコン層が形成されていた基板を再利用す
ることが示されている。Separately from this, JP-A-8-213645
Japanese Patent Application Laid-Open Publication No. H11-163,086 discloses that a semiconductor layer constituting a photoelectric conversion portion of a solar cell is formed on a porous silicon layer, and then the semiconductor layer is separated from the porous layer. It is shown that the substrate on which the silicon layer was formed is reused.

【００３１】一方、こうした多孔質シリコン層を用い
て、基体を分離するものの他に、このような多孔質シリ
コン層を用いずに基体を分離する技術が特開平５−２１
１１２８号公報に開示されている。この公報に開示され
ているのは、シリコン基板中にイオン注入によりバブル
層を作り、該バブル層に熱処理による結晶再配列と気泡
の凝集とを生じさせて、シリコン基板の最表面側の領域
（この公報では「薄い半導体材料フィルム」と呼ばれて
いる）を、バブル層を境にして剥がす方法である。ここ
でいう薄い半導体材料フィルムとは、要するにバルクＳ
ｉ最表面の注入イオンが存在しないか、存在量が極めて
少ない領域のことである。しかしながら、バルクのＳｉ
ウエハには、フローパターンディフェクト（ＦＰＤ；Ｆ
ｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）（Ｔ．Ａｂ
ｅ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔ．Ｅｌｅｃｔｒｏｃｈ
ｅｍ．Ｓｏｃ．Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ ｖｏ
ｌ．９５−１，ｐｐ．５９６，（Ｍａｙ，１９９５））
やＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐ
ａｒｔｉｃｌｅｓ）（山本秀和、「大口径シリコンウエ
ハへの要求課題」、第２３回ウルトラクリーンテクノロ
ジーカレッジ、（Ａｕｇ．１９９６））等、それに特有
の欠陥が存在していることが明らかになってきている。
従って、この薄い半導体材料フィルムには、フローパタ
ーンディフェクトやＣＯＰが存在することとなる。On the other hand, besides the technique of separating a substrate using such a porous silicon layer, a technique of separating a substrate without using such a porous silicon layer is disclosed in Japanese Patent Laid-Open No. 5-21.
No. 1128. This publication discloses that a bubble layer is formed in a silicon substrate by ion implantation, crystal rearrangement and bubble aggregation are caused in the bubble layer by heat treatment, and a region on the outermost surface side of the silicon substrate ( In this publication, a "thin semiconductor material film" is peeled off from the bubble layer. Here, a thin semiconductor material film means a bulk S
This is a region where the implanted ions on the i-most surface do not exist or are very small. However, bulk Si
The wafer has a flow pattern defect (FPD; F
low Pattern Defect) (T. Ab
e, Extended Abst. Electroch
em. Soc. Spring Meeting vo
l. 95-1 pp. 596, (May, 1995))
And COP (Crystal Originated P)
arts) (Hidekazu Yamamoto, "Requirements for Large-Diameter Silicon Wafers", 23rd Ultra Clean Technology College, (Aug. 1996)). .
Therefore, flow pattern defects and COPs are present in the thin semiconductor material film.

【００３２】[0032]

【発明が解決しようとする課題】しかしながら、もし
も、このようなフローパターンディフェクトやＣＯＰが
存在しない形で半導体材料フィルムをシリコン基板から
分離することができれば、前述した所謂多孔質シリコン
を用いる方法とは別に、実用的な半導体部材を低コスト
で供給できる可能性がある。そこで、本発明者らは、こ
の点に鑑みて、検討を行い、この発明を完成するに至っ
た。However, if a semiconductor material film can be separated from a silicon substrate in the absence of such a flow pattern defect or COP, the above-mentioned method using so-called porous silicon is not enough. Separately, there is a possibility that a practical semiconductor member can be supplied at low cost. In view of this, the present inventors have conducted studies and completed the present invention.

【００３３】［発明の目的］本発明の目的は、２つの基
体を貼り合わせる工程を有する半導体部材の製造方法で
あって、該基体の１部を該半導体部材の原材料として再
利用し得る半導体部材の製造方法を提供することにあ
る。[Object of the Invention] An object of the present invention is a method of manufacturing a semiconductor member having a step of bonding two substrates, wherein a part of the substrate can be reused as a raw material of the semiconductor member. It is to provide a manufacturing method of.

【００３４】[0034]

【課題を解決するための手段】本発明の半導体部材の製
造方法は、シリコン基板と該シリコン基板上に配された
エピタキシャル化合物半導体層とイオン注入層とを有す
る第１の基体を用意する工程、該第１の基体と第２の基
体とを該エピタキシャル化合物半導体層が内側に位置す
る多層構造体が得られるように貼り合わせる工程、及び
該イオン注入層において該多層構造体を分離する分離工
程を有し、該第２の基体に移設された該エピタキシャル
化合物半導体層上には該第１の基体を構成する該シリコ
ン基板は残留していないことを特徴とする半導体部材の
製造方法である。According to the present invention, there is provided a method of manufacturing a semiconductor member, comprising the steps of: preparing a first substrate having a silicon substrate, an epitaxial compound semiconductor layer disposed on the silicon substrate, and an ion implantation layer; A step of bonding the first substrate and the second substrate so as to obtain a multilayer structure in which the epitaxial compound semiconductor layer is located inside, and a separation step of separating the multilayer structure in the ion implantation layer. A method of manufacturing a semiconductor member, wherein the silicon substrate constituting the first base does not remain on the epitaxial compound semiconductor layer transferred to the second base.

【００３５】［作用］本発明の半導体部材の製造方法に
おいては、シリコン基板上に配された非多孔質半導体層
を用いて貼り合わせ基体用の第１の基体を構成する。非
多孔質半導体層は、好適にはエピタキシャル半導体層で
構成し得るものであり、この場合、前述のシリコンウエ
ハに特有のフローパターンディフェクトやＣＯＰ（Ｃｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ
ｓ）の影響を受けないことから高品質な半導体部材を提
供することができる。[Operation] In the method of manufacturing a semiconductor member according to the present invention, a first base for a bonded base is constituted by using a non-porous semiconductor layer disposed on a silicon substrate. The non-porous semiconductor layer can be preferably composed of an epitaxial semiconductor layer. In this case, the flow pattern defect and COP (Cr
ystal Originated Particle
Since it is not affected by s), a high-quality semiconductor member can be provided.

【００３６】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。Further, since the non-porous semiconductor layer can easily control the electric conductivity type and the impurity concentration, the method for manufacturing a semiconductor member of the present invention can satisfy various requirements, and can be applied to various applications. Is high.

【００３７】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。Further, after the multilayer structure obtained by bonding the first base and the second base is separated by the ion implantation layer, the silicon substrate remaining on the first base is the first base or the silicon base. Since it can be reused as a constituent member of the second base, there is also an advantage in terms of resource saving and cost reduction.

【００３８】本発明によれば、絶縁性基板等で構成でき
る第２の基体上に結晶性に優れた単結晶半導体層を得る
うえで、生産性、均一性、制御性、コストの面において
優れた半導体部材の製造方法を提供することができる。According to the present invention, in obtaining a single-crystal semiconductor layer having excellent crystallinity on a second substrate which can be formed of an insulating substrate or the like, it is excellent in productivity, uniformity, controllability, and cost. And a method for manufacturing a semiconductor member.

【００３９】[0039]

【発明の実施の形態】以下、本発明の好適な実施態様例
について述べるが、本発明はこれらの実施態様例に限定
されるものではなく、本発明の目的が達成されるもので
あれば良い。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below. However, the present invention is not limited to these embodiments, and it is sufficient if the object of the present invention is achieved. .

【００４０】［イオン注入層］単結晶シリコン基板にヘ
リウムや水素をイオン注入すると、イオン注入された領
域に直径数ｎｍ〜数十ｎｍの微小な空洞（ｍｉｃｒｏ−
ｃａｖｉｔｙ）が〜１０¹⁶〜１０¹⁷／ｃｍ² もの密度で
形成し得、該シリコン基板は、あたかも内部に多孔質層
を形成したような構造となる。本発明において使用可能
なイオンは、希ガス、水素及び窒素から選ばれる元素か
らなるものである。本発明において、イオン注入層は、
シリコン基板あるいは該シリコン基板上に配された非多
孔質半導体層の少なくともいずれか一方に形成されれば
良く、両者の界面に形成することもできるし、２層以上
形成することもできる。本発明で形成されるイオン注入
層のイオン注入量は、第１の基体と第２の基体を貼り合
わせて得られる多層構造体の分離を考慮すると１０¹⁶〜
１０¹⁷／ｃｍ² の範囲が好ましい。イオン注入層の層厚
は、加速電圧によって変化するが、一般的には５００Å
以下、多層構造体を分離して得られる第２の基体上の非
多孔質半導体層の層厚を均一にすることを考慮する場
合、好ましくは２００Å以下とするのが良い。イオン注
入層は、層厚方向に濃度分布を持っており、多層構造体
の分離の際にはイオン注入量の濃度分布が最も高い面で
分離される傾向がある。[Ion-Implanted Layer] When helium or hydrogen is ion-implanted into a single-crystal silicon substrate, a minute cavity having a diameter of several nm to several tens nm is formed in the ion-implanted region.
Cavity) can be formed at a density as high as 10 ¹⁶ to 10 ¹⁷ / cm ² , and the silicon substrate has a structure as if a porous layer was formed inside. The ions usable in the present invention are composed of elements selected from rare gases, hydrogen and nitrogen. In the present invention, the ion implantation layer
It may be formed on at least one of the silicon substrate and the non-porous semiconductor layer disposed on the silicon substrate, and may be formed on the interface between them, or may be formed on two or more layers. The ion implantation amount of the ion implantation layer formed in the present invention is 10 ¹⁶ to 10 ¹⁶ in consideration of the separation of the multilayer structure obtained by bonding the first substrate and the second substrate.
A range of 10 ¹⁷ / cm ² is preferred. The thickness of the ion-implanted layer varies depending on the accelerating voltage.
Hereinafter, in consideration of making the thickness of the non-porous semiconductor layer on the second substrate obtained by separating the multilayer structure uniform, the thickness is preferably 200 ° or less. The ion-implanted layer has a concentration distribution in the layer thickness direction, and tends to be separated on a plane where the concentration distribution of the ion implantation amount is highest when separating the multilayer structure.

【００４１】［非多孔質半導体層］本発明において非多
孔質半導体層としては、好適には、単結晶Ｓｉ、多結晶
Ｓｉ、非晶質Ｓｉの他、ＧａＡｓ，ＩｎＰ，ＧａＡｓ
Ｐ，ＧａＡｌＡｓ，ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａ
Ａｓ，ＺｎＳ，ＣｄＳｅ，ＣｄＴｅ，ＳｉＧｅ等の化合
物半導体等を用いることができる。そして非多孔質半導
体層は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）等の半導体素子を既に作り込んだものであ
っても良い。[Non-porous Semiconductor Layer] In the present invention, the non-porous semiconductor layer is preferably made of GaAs, InP, GaAs, in addition to single crystal Si, polycrystal Si, amorphous Si.
P, GaAlAs, InAs, AlGaSb, InGa
Compound semiconductors such as As, ZnS, CdSe, CdTe, and SiGe can be used. Then, the non-porous semiconductor layer is formed of an FET (Field Effect Trans).
It may be a device in which a semiconductor element such as an isolator has already been fabricated.

【００４２】［第１の基体］本発明において、第１の基
体とはシリコン基板と、このシリコン基板上に配された
非多孔質半導体層と、シリコン基板あるいは非多孔質半
導体層の少なくともいずれか一方に形成されたイオン注
入層を有する基体をいう。従って、第１の基体は、イオ
ン注入層が内部に形成されたシリコン基板上に非多孔質
半導体層を形成した基板は、もち論のこと、この非多孔
質半導体層上に窒化膜や酸化膜等の絶縁膜を形成したも
の、あるいは、シリコン基板上にエピタキシャル半導体
層及び絶縁層を形成した後、シリコン基板にイオン注入
してイオン注入層を形成した基板、更には、シリコン基
板上に形成された非多孔質半導体層中にイオン注入層を
形成したもの等を包含する。[First Substrate] In the present invention, the first substrate is a silicon substrate, a non-porous semiconductor layer disposed on the silicon substrate, and at least one of a silicon substrate and a non-porous semiconductor layer. A substrate having an ion-implanted layer formed on one side. Therefore, the first base is a substrate in which a non-porous semiconductor layer is formed on a silicon substrate having an ion-implanted layer formed therein. Of course, a nitride film or an oxide film is formed on the non-porous semiconductor layer. After forming an epitaxial semiconductor layer and an insulating layer on a silicon substrate, or a substrate on which an ion-implanted layer is formed by ion-implanting a silicon substrate, and further formed on a silicon substrate. And an ion-implanted layer formed in a non-porous semiconductor layer.

【００４３】シリコン基板上に非多孔質半導体層を形成
するには、減圧ＣＶＤ、プラズマＣＶＤ、光ＣＶＤ、Ｍ
ＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ ＣＶＤ）等の
ＣＶＤ法の他、スパッター法（バイアススパッター法を
含む）、分子線エピタキシャル成長法、液相成長法等を
採用することができる。In order to form a non-porous semiconductor layer on a silicon substrate, low pressure CVD, plasma CVD, photo CVD, M
In addition to a CVD method such as OCVD (Metal-Organic CVD), a sputtering method (including a bias sputtering method), a molecular beam epitaxial growth method, a liquid phase growth method, or the like can be employed.

【００４４】［第２の基体］非多孔質半導体層が移設
（ｔｒａｎｓｆｅｒ）される第２の基体としては、例え
ば単結晶シリコン基板のような半導体基板、半導体基板
表面に酸化膜（熱酸化膜を含む）や窒化膜等の絶縁膜を
設けたもの、石英基板（Ｓｉｌｉｃａ ｇｌａｓｓ）や
ガラス基板のような光透過性基板、あるいは、金属基
板、アルミナ等の絶縁性基板などがあげられる。このよ
うな第２の基体は、半導体部材の用途に応じて適宜選択
される。[Second Substrate] As the second substrate to which the non-porous semiconductor layer is transferred (transferred), for example, a semiconductor substrate such as a single crystal silicon substrate, an oxide film (a thermal oxide film is formed on the surface of the semiconductor substrate). And an insulating film such as a nitride film, a light-transmitting substrate such as a quartz substrate (silica glass) or a glass substrate, a metal substrate, or an insulating substrate such as alumina. Such a second base is appropriately selected according to the use of the semiconductor member.

【００４５】［貼り合わせ（ｂｏｎｄｉｎｇ）］本発明
においては、上述の第１の基体を、上述の第２の基体
と、貼り合わせ（非多孔質半導体層が内側に位置するよ
うに）て、多層構造体を得る。本発明において、非多孔
質半導体層が内側に位置する多層構造体とは、第１の基
体を構成する非多孔質半導体層が直接第２の基体に貼り
合わされた構造体はもち論のこと、非多孔質半導体層の
表面に形成された酸化膜や窒化膜等の絶縁膜、あるいは
これ以外の膜等が第２の基体に貼り合わされた構造体を
も包含する。即ち、非多孔質半導体層が多孔質シリコン
層に比べて多層構造体の内側に位置する構造体を非多孔
質半導体層が内側に位置する多層構造体という。[Bonding] In the present invention, the above-mentioned first substrate is bonded to the above-mentioned second substrate (so that the non-porous semiconductor layer is located inside) to form a multilayer. Get the structure. In the present invention, the multilayer structure in which the non-porous semiconductor layer is located on the inside refers to a structure in which the non-porous semiconductor layer constituting the first base is directly bonded to the second base, An insulating film such as an oxide film or a nitride film formed on the surface of the non-porous semiconductor layer, or a structure in which another film or the like is bonded to the second substrate is also included. That is, a structure in which the non-porous semiconductor layer is located inside the multilayer structure as compared to the porous silicon layer is called a multilayer structure in which the non-porous semiconductor layer is located inside.

【００４６】具体的な貼り合わせは、第１の基体と第２
の基体の貼り合わせ面を平坦なものとしておくことによ
り、両者を例えば室温で密着させることにより行うこと
ができる。この他、貼り合わせ強度を増すために、陽極
接合、加圧熱処理等を施すこともできる。Specifically, the first substrate and the second substrate are bonded together.
By making the bonding surface of the base material flat, the two substrates can be brought into close contact at room temperature, for example. In addition, anodic bonding, heat treatment under pressure, or the like can be performed to increase the bonding strength.

【００４７】［多層構造体の領域］本発明においては、
多層構造体を、イオン注入層で分離する。イオン注入層
は微小な空洞（Ｍｉｃｒｏ−ｃａｖｉｔｙ）あるいは気
泡（ｂｕｂｂｌｅ）が生じたような構造であり、多層構
造体の他の領域に比べて脆弱である。従ってその脆弱性
を利用して分離を効果的に行うことができる。分離の具
体的な方法としては、イオン注入層に外力を加える方法
の他、例えば下述する方法がある。[Region of Multilayer Structure] In the present invention,
The multilayer structure is separated by an ion implantation layer. The ion-implanted layer has a structure in which micro-cavities or bubbles are generated, and is weaker than other regions of the multilayer structure. Therefore, the separation can be effectively performed using the vulnerability. As a specific method of the separation, there is a method described below in addition to a method of applying an external force to the ion-implanted layer.

【００４８】イオン注入層が多孔質状であることから、
この層が増速酸化することを利用して、ウエハの周辺か
らイオン注入層の酸化を行う事によりイオン注入層を体
積膨張させてその力による方法がある。Since the ion-implanted layer is porous,
There is a method using the accelerated oxidation of this layer to oxidize the ion implantation layer from the periphery of the wafer to expand the volume of the ion implantation layer and use the force.

【００４９】イオン注入層は、通常外周部においても非
多孔質層に覆われており、貼合わせ後あるいはその前に
外周部あるいは単面を表出させておく必要がある。この
貼合わせ基体を酸化すると多孔質の膨大な表面積により
増速酸化がイオン注入層の外周部から始まる。ＳｉがＳ
ｉＯ₂ になるときには２．２７倍に体積が膨張するの
で、ｐｏｒｏｓｉｔｙが５６％以下の時は、酸化イオン
注入層も体積膨張することになる。酸化はウエハの中心
に行くにしたがって程度は小さくなるので、ウエハの外
周部の酸化イオン注入層の体積膨張が大きくなる。これ
はまさしくウエハの端面からイオン注入層にくさびを打
ち込んだのと同様な状況で、イオン注入層にのみ内圧が
かかり、イオン注入層中で分割するように力がはたら
く。しかも酸化はウエハ周辺で均一に進むので、ウエハ
の周囲から均等に貼合わせウエハを剥がすことになる。
結果として、多層構造体は分割されることとなる。The ion-implanted layer is usually covered with the non-porous layer even at the outer peripheral portion, and it is necessary to expose the outer peripheral portion or a single surface after or before bonding. When this bonded substrate is oxidized, accelerated oxidation starts from the outer periphery of the ion-implanted layer due to the enormous porous surface area. Si is S
When it becomes iO ₂ , the volume expands 2.27 times, so when the porosity is 56% or less, the oxide ion implanted layer also expands in volume. Since the degree of oxidation decreases toward the center of the wafer, the volume expansion of the oxide ion-implanted layer on the outer periphery of the wafer increases. This is exactly the same situation as when a wedge is driven into the ion-implanted layer from the end face of the wafer, and an internal pressure is applied only to the ion-implanted layer, and a force acts to divide the ion-implanted layer. In addition, since the oxidation proceeds uniformly around the wafer, the bonded wafer is evenly peeled from the periphery of the wafer.
As a result, the multilayer structure is split.

【００５０】本発明によれば、酸化という均一性に優れ
たこの方法を利用すると、通常のＳｉ−ＩＣプロセスの
一工程を利用して制御良くウエハを分割することができ
る。According to the present invention, when this method of oxidation, which is excellent in uniformity, is used, the wafer can be divided with good control using one step of the ordinary Si-IC process.

【００５１】多層構造体を加熱することにより熱応力を
発生させ、脆弱なイオン注入多孔質層で多層構造体を分
離させることもできる。By heating the multilayer structure, thermal stress is generated, and the multilayer structure can be separated by the fragile ion-implanted porous layer.

【００５２】また、レーザーを使用することにより、多
層構造体全体を加熱せずに、ある特定の層にのみエネル
ギーを吸収させ加熱できる。イオン注入多孔質層、ある
いはイオン注入多孔質近傍の層にのみ吸収する波長のレ
ーザーを用いることにより局所加熱が行え、これにより
分離を行うことができる。By using a laser, it is possible to heat only a specific layer by absorbing energy without heating the entire multilayer structure. Local heating can be performed by using a laser having a wavelength that absorbs only into the ion-implanted porous layer or a layer near the ion-implanted porous layer, whereby separation can be performed.

【００５３】更に、電流をイオン注入多孔質層あるいは
イオン注入多孔質近傍に流すことにより、イオン注入多
孔質層を急激に加熱できる。Further, by flowing a current to the ion-implanted porous layer or in the vicinity of the ion-implanted porous layer, the ion-implanted porous layer can be rapidly heated.

【００５４】これを利用して多層構造体を分離し得る。By utilizing this, the multilayer structure can be separated.

【００５５】［多孔質層の除去］第１の基体と第２の基
体を貼り合わせて得られる多層構造体をイオン注入層に
おいて分離した後、分離された基体に残留するイオン注
入層は、該イオン注入層の機械的強度が低いことと、表
面積が大きいことを利用して、選択的に除去することが
できる。選択的な除去方法としては、研削や研磨を用い
た機械的な方法の他、エッチング液を用いた化学エッチ
ングやイオンエッチング（例えば反応性イオンエッチン
グ：Reactive Ion Etching）等の方法を採用することが
できる。[Removal of Porous Layer] After the multilayer structure obtained by laminating the first substrate and the second substrate is separated in the ion-implanted layer, the ion-implanted layer remaining on the separated substrate is removed. By utilizing the low mechanical strength of the ion-implanted layer and the large surface area, it can be selectively removed. As a selective removal method, in addition to a mechanical method using grinding and polishing, a method such as chemical etching or ion etching (for example, reactive ion etching) using an etchant may be employed. it can.

【００５６】選択的なエッチングを行う場合、そして非
多孔質薄膜が単結晶Ｓｉの場合には通常のＳｉのエッチ
ング液、あるいは弗酸、あるいは弗酸にアルコールおよ
び過酸化水素水の少なくともどちらか一方を添加した混
合液、あるいは、バッファード弗酸あるいはバッファー
ド弗酸にアルコールおよび過酸化水素水の少なくともど
ちらか一方を添加した混合液の少なくとも１種類を用い
て、イオン注入層をエッチング除去できる。非多孔質半
導体層が化合物半導体で構成されている場合には、化合
物半導体に対してＳｉのエッチング速度の速いエッチン
グ液を用いてイオン注入層をエッチング除去できる。When selective etching is performed, and when the non-porous thin film is single-crystal Si, an ordinary Si etchant, or hydrofluoric acid, or at least one of alcohol and hydrogen peroxide in hydrofluoric acid The ion-implanted layer can be removed by etching using at least one of a mixed solution to which is added, or buffered hydrofluoric acid or a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to buffered hydrofluoric acid. When the non-porous semiconductor layer is made of a compound semiconductor, the ion-implanted layer can be removed by etching using an etchant having a high Si etching rate with respect to the compound semiconductor.

【００５７】以下、本発明の実施の形態について図面を
用いて説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【００５８】［実施態様例１］図１は、本発明の実施態
様例１の工程を示す模式断面図である。[First Embodiment] FIG. 1 is a schematic sectional view showing the steps of a first embodiment of the present invention.

【００５９】まず、第１のＳｉ単結晶基板１１を用意し
て、主表面上に少なくとも１層の非多孔質層１２を形成
する（図１（ａ））。Ｓｉ単結晶基板１１は、出来上が
るＳＯＩ基体の特性は、非多孔質層１２で決められるた
め、抵抗無指定ウエハや一般の再生ウエハ等を用いて構
わない。さらに、最表面層にＳｉＯ₂ １３を形成するこ
ともできる。この場合、貼合わせ界面を活性層から離す
ことが出来るという意味でもよい。First, a first Si single crystal substrate 11 is prepared, and at least one non-porous layer 12 is formed on the main surface (FIG. 1A). Since the characteristics of the resulting SOI substrate of the Si single crystal substrate 11 are determined by the non-porous layer 12, a non-resistance specified wafer or a general reclaimed wafer may be used. Further, SiO ₂ 13 can be formed on the outermost surface layer. In this case, it may mean that the bonding interface can be separated from the active layer.

【００６０】次に、第１基板の主表面から、希ガス、水
素、および、窒素のうち少なくとも１種の元素をイオン
注入する（図１（ｂ））。イオン注入溜り１４は、第１
のＳｉ単結晶基板１１と非多孔質層１２との界面付近あ
るいは非多孔質層１２内部になることが好ましい。Next, at least one element of rare gas, hydrogen, and nitrogen is ion-implanted from the main surface of the first substrate (FIG. 1B). The ion implantation reservoir 14 has a first
It is preferable to be near the interface between the Si single crystal substrate 11 and the non-porous layer 12 or inside the non-porous layer 12.

【００６１】次に、図１（ｃ）に示すように、第２の基
板１５と第１の基板の表面とを例えば室温で密着させ
る。Next, as shown in FIG. 1C, the second substrate 15 is brought into close contact with the surface of the first substrate, for example, at room temperature.

【００６２】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基体と第１
の基体とは絶縁層１３を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜１２がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層１３はなくて
もよい。When single crystal Si is deposited, single crystal S
It is preferable to form the silicon oxide on the surface of i by a method such as thermal oxidation and then bond the silicon oxide. FIG. 1 shows the second substrate and the first substrate.
Although the substrate is bonded to the substrate via the insulating layer 13, the insulating layer 13 may be omitted when the non-porous thin film 12 is not Si or when the second substrate is not Si.

【００６３】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。At the time of laminating, it is also possible to sandwich three thin sheets of insulating material to laminate them.

【００６４】次に、イオン注入溜り１４で基板を分離す
る（図１（ｄ））。分離する方法としては、加圧、引っ
張り、せん断、楔、等の外圧をかける方法、熱をかける
方法、酸化により多孔質Ｓｉを周辺から膨張させ多孔質
Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力
をかける、あるいは軟化させる方法等があるがこの方法
に限定されるものではない。Next, the substrate is separated by the ion implantation reservoir 14 (FIG. 1D). As a method of separating, a method of applying external pressure such as pressurization, pulling, shearing, wedge, etc., a method of applying heat, a method of expanding porous Si from the periphery by oxidation and applying an internal pressure in the porous Si, a pulse-like method There is a method of heating and applying a thermal stress or softening, but the method is not limited to this method.

【００６５】次いで、分離された基体からイオン注入溜
り１４を前述した方法を用いて選択的に除去する。Next, the ion implantation pool 14 is selectively removed from the separated substrate by using the above-described method.

【００６６】図１（ｅ）には、本発明で得られる半導体
基部材が示されている。第２の基体１５上に非多孔質薄
膜、例えば単結晶Ｓｉ薄膜１２が平坦に、しかも均一に
薄層化されて、ウエハ全域に、大面積に形成される。第
２の基体と第１の基体とを絶縁層１３を介して貼り合わ
せれば、こうして得られた半導体部材は、絶縁分離され
た電子素子作製という点から見ても好適に使用すること
ができる。FIG. 1E shows a semiconductor base member obtained by the present invention. A non-porous thin film, for example, a single-crystal Si thin film 12 is flatly and uniformly thinned on the second substrate 15, and formed over a large area over the entire wafer. If the second base and the first base are bonded together with the insulating layer 13 interposed therebetween, the semiconductor member thus obtained can be suitably used from the viewpoint of producing an insulated and separated electronic element.

【００６７】Ｓｉ単結晶基板１１は残留イオン注入溜り
層１４を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板１１、あるいは次の第２の基体１５として使
用できる。After removing the residual ion-implanted puddle layer 14 from the Si single crystal substrate 11, if the surface flatness is unacceptably rough, the surface is flattened, and then the first Si
It can be used as the single crystal substrate 11 or the next second base 15.

【００６８】再度第１のＳｉ単結晶基板１１として用い
る場合には、分離層厚さと表面処理で減じた厚さ分をエ
ピタキシャル層で補うことにより、ウエハ厚減少によ
り、使用できなくなることはなくなり、半永久的に再利
用可能となる。When used again as the first Si single crystal substrate 11, the thickness of the separation layer and the thickness reduced by the surface treatment are supplemented by the epitaxial layer so that the wafer cannot be used due to the decrease in wafer thickness. It can be reused semi-permanently.

【００６９】［実施態様例２］図２は、本発明の実施態
様例２の工程を示す模式断面図である。第１のＳｉ単結
晶基板２１を用意して、第１基板の主表面から希ガス、
水素、および、窒素のうち少なくとも１種の元素をイオ
ン注入し、内部にイオン注入溜り２２を形成する（図２
（ａ））。最表面層にＳｉＯ₂ ２３を形成しておいた方
が、イオン注入による表面荒れが防げる。ＳｉＯ₂ ２３
を除去した後、主表面上に少なくとも１層の非多孔質層
２４を形成する（図２（ｂ））。[Embodiment 2] FIG. 2 is a schematic sectional view showing the steps of Embodiment 2 of the present invention. A first Si single crystal substrate 21 is prepared, and a rare gas,
At least one element of hydrogen and nitrogen is ion-implanted to form an ion implantation reservoir 22 therein.
(A)). By forming SiO ₂ 23 on the outermost surface layer, surface roughness due to ion implantation can be prevented. SiO ₂ 23
Is removed, at least one non-porous layer 24 is formed on the main surface (FIG. 2B).

【００７０】次いで図２（ｃ）に示すように、第２の基
板２６と第１の基板の表面とを例えば室温で密着させ
る。Next, as shown in FIG. 2C, the second substrate 26 is brought into close contact with the surface of the first substrate, for example, at room temperature.

【００７１】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基板と第１
の基板とは絶縁層２５を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜２４がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層２５はなくて
もよい。When single crystal Si is deposited, single crystal S
It is preferable to form the silicon oxide on the surface of i by a method such as thermal oxidation and then bond the silicon oxide. FIG. 1 shows the second substrate and the first substrate.
The substrate is shown bonded to it via an insulating layer 25, but the insulating layer 25 may be omitted when the non-porous thin film 24 is not Si or when the second substrate is not Si.

【００７２】貼り合わせに際しては絶縁性の薄板を挟
み、３枚重ねで貼り合わせることも可能である。At the time of bonding, it is also possible to sandwich three thin sheets with an insulating thin plate interposed therebetween.

【００７３】次に、イオン注入溜り２２で基板を分離す
る（図２（ｄ））。Next, the substrate is separated by the ion implantation reservoir 22 (FIG. 2D).

【００７４】次いで、イオン注入溜り２２を選択的に除
去する。Next, the ion implantation pool 22 is selectively removed.

【００７５】図２（ｅ）には、本発明で得られる半導体
部材が示される。第２の基体２６上に非多孔質薄膜、例
えば単結晶Ｓｉ薄膜２４が平坦に、しかも均一に薄層化
されて、ウエハ全域に、大面積に形成される。第２の基
体と第１の基体とを絶縁層２５を介して貼り合わせれ
ば、こうして得られた半導体部材は、絶縁分離された電
子素子作製という点から見ても好適に使用することがで
きる。FIG. 2E shows a semiconductor member obtained by the present invention. A non-porous thin film, for example, a single-crystal Si thin film 24 is flatly and uniformly thinned on the second substrate 26, and is formed over a large area over the entire wafer. By bonding the second base and the first base via the insulating layer 25, the semiconductor member obtained in this manner can be suitably used from the viewpoint of manufacturing an insulated and separated electronic element.

【００７６】Ｓｉ単結晶基板２１は残留イオン注入溜り
層２２を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板２１、あるいは次の第２の基体２６として使
用できる。After removing the residual ion-implanted puddle layer 22 from the Si single crystal substrate 21, if the surface flatness is unacceptably rough, the surface is flattened and then the first Si
It can be used as the single crystal substrate 21 or the next second base 26.

【００７７】［実施態様例３］図３は、本発明の実施態
様例３の工程を説明するための模式断面図である。[Embodiment 3] FIG. 3 is a schematic sectional view for explaining the steps of Embodiment 3 of the present invention.

【００７８】図３に示すように、上記実施態様例１およ
び２に示した工程を第２の基体を２枚用いることにより
第１の基体の両面に処理を施し、半導体基板を同時に２
枚作製する。As shown in FIG. 3, the processes shown in the first and second embodiments are applied to both surfaces of the first base by using two second bases, and the semiconductor substrates are simultaneously processed.
Make one sheet.

【００７９】図３において、３１は第１の基体、３２，
３５は多孔質層、３３，３６は非多孔質薄膜、３４，３
７はＳｉＯ₂ 層、３８，３９は第２の基体であり、図３
（ａ）は、実施態様例１で示した工程を、第１の基板３
１の両面に施した後、その両面に第２の基体３８，３９
をそれぞれ貼り合わせた状態を示す図であり、図３
（ｂ）は、実施態様例１と同様に、多孔質層３２，３５
で分離した状態を示し、図３（ｃ）は、多孔質層３２，
３５を除去した状態を示す図である。In FIG. 3, reference numeral 31 denotes a first base;
35 is a porous layer, 33 and 36 are non-porous thin films, 34 and 3
7 is a SiO ₂ layer, 38 and 39 are second substrates, and FIG.
(A) shows the process described in the first embodiment, the first substrate 3
After applying to both sides of the first substrate, second substrates 38 and 39
FIG. 3 is a diagram showing a state where
(B) shows the porous layers 32 and 35 as in the first embodiment.
FIG. 3C shows the state of the porous layer 32,
It is a figure showing the state where 35 was removed.

【００８０】第１のＳｉ単結晶基板３１は残留イオン注
入溜り層を除去して、表面平坦性が許容できないほど荒
れている場合には表面平坦化を行った後、再度第１のＳ
ｉ単結晶基板３１、あるいは次の第２の基体３８（又は
３９）として使用できる。After removing the residual ion-implanted reservoir layer from the first Si single crystal substrate 31 and performing surface flattening if the surface flatness is unacceptably rough, the first Si single crystal substrate 31 is again subjected to the first S
It can be used as the i-single-crystal substrate 31 or the next second substrate 38 (or 39).

【００８１】支持基板３８，３９は同一でなくても良
い。また、非多孔質薄膜３３，３６は、両面が同一でな
くてもよい。また、絶縁層３４，３７はなくてもよい。The support substrates 38 and 39 need not be the same. In addition, the non-porous thin films 33 and 36 need not be identical on both sides. Further, the insulating layers 34 and 37 may not be provided.

【００８２】以下、具体的な実施例を挙げて本発明を説
明する。Hereinafter, the present invention will be described with reference to specific examples.

【００８３】（実施例１）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Example 1) C was formed on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.30 μm by the (ion) method. The growth conditions are as follows.

【００８４】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した後、表面のＳｉＯ₂を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。Source gas: SiH ₂ Cl ₂ / H ₂ Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. After forming a 200 nm SiO ₂ layer, H ⁺ ions were implanted through the surface SiO ₂ at 40 keV at 5 × 10 ¹⁶ cm ⁻² .

【００８５】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離したところ、イオン注入の投影
飛程付近で２枚に分離された。分離された基体の表面は
荒れていた。第２の基体側の表面は、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact with each other, and then annealed at 600 ° C. It was separated into pieces. Since the ion-implanted layer was porous, it was separated into two pieces near the projected range of ion implantation. The surface of the separated substrate was rough. The surface on the second substrate side is made of 49% hydrofluoric acid and 30%.
Selective etching was carried out while stirring with a mixed solution with a hydrogen peroxide solution. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【００８６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少であった。The etching rate of the non-porous Si single crystal with respect to the etching solution was extremely low, and the etching amount (about several tens angstroms) of the film thickness was practically negligible.

【００８７】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。As a result, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【００８８】さらに単結晶Ｓｉ層が移設された基体を水
素中で１１００℃で熱処理を１時間施した。表面粗さを
原子間力顕微鏡で評価したところ、５０μｍ角の領域で
の平均２乗粗さはおよそ０．２ｎｍで通常市販されてい
るＳｉウエハと同等であった。Further, the substrate to which the single-crystal Si layer was transferred was subjected to a heat treatment at 1100 ° C. for 1 hour in hydrogen. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.2 nm, which was equivalent to that of a commercially available Si wafer.

【００８９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of the cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【００９０】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate side was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【００９１】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。When the substrate is put in again as the first substrate,
By supplementing the wafer thickness reduction with the epitaxial layer,
It can be reused semi-permanently. That is, in the second and subsequent repetitions, the epitaxial film thickness is not 0.30 μm but the wafer thickness reduction, and the ion-implanted layer is formed inside the epitaxial layer.

【００９２】（実施例２）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 2) C is deposited on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.50 μm by the (ion) method. The growth conditions are as follows.

【００９３】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ 表面のエピタキシャル層を通してＨ⁺を５０ｋｅＶで６
×１０¹⁶ｃｍ^-2イオン注入した。Source gas: SiH ₂ Cl ₂ / H ₂ Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min H ⁺ at 50 keV through the epitaxial layer on the surface is 6
× 10 ¹⁶ cm ^-2 ions were implanted.

【００９４】該エピタキシャル層表面と、別に用意した
５００ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基
体）の表面と、を重ね合わせ、接触させた後、５５０℃
でアニールしたところ、イオン注入の投影飛程付近で２
枚に分離された。分離された基体の表面は荒れていた。
第２の基体側の表面は、４９％弗酸と３０％過酸化水素
水との混合液で撹はんしながら選択エッチングした。単
結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッ
チ・ストップの材料として、イオン注入層は選択エッチ
ングされ、完全に除去された。The surface of the epitaxial layer and the surface of a separately prepared Si substrate (second substrate) on which a 500 nm SiO ₂ layer was formed were brought into contact with each other and then contacted at 550 ° C.
Annealing around the projection range of ion implantation
It was separated into pieces. The surface of the separated substrate was rough.
The surface on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide solution. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【００９５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少である。The etching rate of the non-porous Si single crystal with respect to the etching solution is extremely low, and the etching amount (about several tens angstroms) of the film thickness is practically negligible.

【００９６】その後、極表面のみを研磨し平坦化した。Thereafter, only the very surface was polished and flattened.

【００９７】これにより、Ｓｉ酸化膜上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は４９８ｎｍ±１５ｎｍであっ
た。Thus, a single-crystal Si layer having a thickness of 0.5 μm was formed on the Si oxide film. When the film thickness of the formed single crystal Si layer was measured at 100 points over the entire surface in the plane, the film thickness uniformity was 498 nm ± 15 nm.

【００９８】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【００９９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observing the cross section with a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１００】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１０１】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．５０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。When loading the first substrate again,
By supplementing the wafer thickness reduction with the epitaxial layer,
It can be reused semi-permanently. That is, in the second and subsequent repetitions, the epitaxial film thickness is not 0.50 μm but the wafer thickness reduction, and the ion-implanted layer is formed inside the epitaxial layer.

【０１０２】（実施例３）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 3) C is deposited on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.30 μm by the (ion) method. The growth conditions are as follows.

【０１０３】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで、表面のＳ
ｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オンを注入した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. Then, the surface S
5 × 10 ¹⁶ cm ⁻² ions of H ⁺ were implanted at 40 keV through the iO ₂ layer.

【０１０４】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面とを重ね合わせ、接触させた後、６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。第２の基板側に残ったイオン注入層を４９％弗
酸と３０％過酸化水素水との混合液で撹はんしながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、イオ
ン注入層は選択エッチングされ、完全に除去された。The surface of the SiO ₂ layer and 500 separately prepared
When the surface of the Si substrate (second substrate) on which the SiO ₂ layer of nm was formed was brought into contact with the surface and then annealed at 600 ° C., the wafer was separated into two near the projection range of ion implantation. The ion-implanted layer remaining on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１０５】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。Thus, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１０６】次いで水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Next, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１０７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１０８】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１０９】（実施例４）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 4) C is deposited on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.30 μm by the (ion) method. The growth conditions are as follows.

【０１１０】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオンを注
入した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. 5 × 10 ¹⁶ cm ⁻² ions of H ⁺ were implanted at 40 keV through the SiO ₂ layer on the surface.

【０１１１】該ＳｉＯ₂層表面と、別に用意した溶融石
英基板（第２の基体）の表面と、をプラズマ処理し、水
洗した後、重ね合わせ、接触させた。６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。イオン注入層は多孔質状になっているため、分
離した表面は荒れている。第２の基体側の表面は、４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。単結晶Ｓｉはエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
イオン注入層は選択エッチングされ、完全に除去され
た。The surface of the SiO ₂ layer and the surface of the separately prepared fused quartz substrate (second substrate) were subjected to plasma treatment, washed with water, superposed, and brought into contact. Annealing at 600 ° C. resulted in separation into two near the projected range of ion implantation. Since the ion-implanted layer is porous, the separated surface is rough. The surface on the second substrate side is 49
Selective etching was performed while stirring with a mixed solution of 30% hydrofluoric acid and 30% aqueous hydrogen peroxide. The single crystal Si remains without being etched, and the single crystal Si is used as an etch stop material.
The ion-implanted layer was selectively etched and completely removed.

【０１１２】こうして、透明な石英基板上に０．２μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。In this manner, a 0.2 μm
Thus, a single-crystal Si layer having a thickness of 3 mm was formed. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１１３】次に水素中で１１００℃で熱処理を１時間
施した。表面粗さを原子間力顕微鏡で評価したところ、
５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍ
で通常市販されているＳｉウエハと同等であった。Next, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope,
Mean square roughness in the area of 50 μm square is about 0.2 nm
Was equivalent to a commercially available Si wafer.

【０１１４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１１５】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。The ion-implanted layer remaining on the first substrate side is also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, a surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate was again supplied as the first substrate.

【０１１６】（実施例５）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 5) C is deposited on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.50 μm by the (ion) method. The growth conditions are as follows.

【０１１７】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺ を６０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. Then the surface Si
H ⁺ ions were implanted through the O ₂ layer at 5 × 10 ¹⁶ cm ⁻² at 60 keV.

【０１１８】該ＳｉＯ₂層表面と、別に用意したサファ
イア基板（第２の基体）の表面と、をプラズマ処理し、
水洗した後、重ね合わせ、接触させた。６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基板側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。The surface of the SiO ₂ layer and the surface of a separately prepared sapphire substrate (second substrate) are subjected to plasma processing,
After washing with water, they were overlapped and brought into contact. Annealing at 600 ° C. resulted in separation into two near the projected range of ion implantation. The surface on the second substrate side is 49% hydrofluoric acid and 30%
Selective etching was performed while stirring with a mixed solution of hydrogen peroxide and water. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１１９】その後、極表面のみを研磨で平坦化した。Thereafter, only the extreme surface was flattened by polishing.

【０１２０】こうして、透明なサファイア基板上に０．
４μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成
された単結晶Ｓｉ層の膜厚を面内全面について１００点
を測定したところ、膜厚の均一性は４０２ｎｍ±１２ｎ
ｍであった。[0120] Thus, on a transparent sapphire substrate, 0.1.
A single-crystal Si layer having a thickness of 4 μm was formed. When the film thickness of the formed single crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 402 nm ± 12 n.
m.

【０１２１】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１２２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１２３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixture of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, a surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate was again supplied as the first substrate.

【０１２４】（実施例６）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．６０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 6) C is deposited on a first single crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.60 μm by the (ion) method. The growth conditions are as follows.

【０１２５】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に、表面のＳｉ
Ｏ₂層を通してＨ⁺を７０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. Next, the surface Si
5 ⁺ 10 ¹⁶ cm ^-2 ions of H ⁺ were implanted at 70 keV through the O ₂ layer.

【０１２６】該ＳｉＯ₂層表面と、別に用意したガラス
基板（第２の基板）の表面と、をプラズマ処理し、水洗
した後、重ね合わせ、接触させた。６００℃でアニール
したところ、イオン注入の投影飛程付近で２枚に分離さ
れた。第２の基体側の表面を、４９％弗酸と３０％過酸
化水素水との混合液で撹はんしながら選択エッチングし
た。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、イオン注入層は選択
エッチングされ、完全に除去された。The surface of the SiO ₂ layer and the surface of a separately prepared glass substrate (second substrate) were subjected to plasma treatment, washed with water, superposed, and brought into contact. Annealing at 600 ° C. resulted in separation into two near the projected range of ion implantation. The surface on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% aqueous hydrogen peroxide. The single-crystal Si remains without being etched, and the single-crystal Si
Was used as an etch stop material, the ion-implanted layer was selectively etched and completely removed.

【０１２７】その後、極表面のみを研磨で平坦化した。Thereafter, only the extreme surface was flattened by polishing.

【０１２８】こうして、透明なガラス基板上に０．５μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。形成され
た単結晶Ｓｉ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０１ｎｍ±１５ｎｍで
あった。Thus, 0.5 μm on a transparent glass substrate
A single-crystal Si layer having a thickness of m was formed. When the thickness of the formed single crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 501 nm ± 15 nm.

【０１２９】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１３０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observing the cross section with a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１３１】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, a surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate was again supplied as the first substrate.

【０１３２】（実施例７）第１の単結晶Ｓｉ基板上にＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単
結晶ＧａＡｓを０．５μｍエピタキシャル成長した。成
長条件は以下の通りである。(Embodiment 7) M is formed on a first single crystal Si substrate.
OCVD (Metal Organic Chemical)
Single-crystal GaAs was epitaxially grown to a thickness of 0.5 μm by an Al Vapor Deposition method. The growth conditions are as follows.

【０１３３】ソースガス：ＴＭＧ／ＡｓＨ₃ ／Ｈ₂ ガス圧力 ：８０Ｔｏｒｒ 温度 ：７００℃ さらに、このＧａＡｓ層表面に５０ｎｍのＳｉＯ₂層を
形成した。次いで表面のＳｉＯ₂層を通してＨ⁺を６０ｋ
ｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。Source gas: TMG / AsH ₃ / H ₂ Gas pressure: 80 Torr Temperature: 700 ° C. Further, a 50 nm SiO ₂ layer was formed on the surface of the GaAs layer. Then, H ^{+ is applied} for 60k through the SiO ₂ layer on the surface.
5 × 10 ¹⁶ cm ⁻² ions were implanted at eV.

【０１３４】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れていた。第２の
基板側の表面は、 エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率）１１０℃ でエッチングした。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact with each other, and then annealed at 600 ° C. It was separated into pieces. Since the ion-implanted layer was porous, the separated surface was rough. The surface on the second substrate side is ethylenediamine + pyrocatechol + water (17 ml: 3
g: 8 ml) Etching was performed at 110 ° C.

【０１３５】単結晶ＧａＡｓはエッチングされずに残
り、単結晶ＧａＡｓをエッチ・ストップの材料として、
イオン注入層および第１のＳｉ基板の残りは選択エッチ
ングされ、完全に除去された。The single crystal GaAs remains without being etched, and the single crystal GaAs is used as an etch stop material.
The ion implantation layer and the remainder of the first Si substrate were selectively etched and completely removed.

【０１３６】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。形成された単
結晶ＧａＡｓ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０４ｎｍ±１６ｎｍで
あった。Thus, a single-crystal GaAs layer having a thickness of 0.5 μm was formed on the Si substrate. When the film thickness of the formed single crystal GaAs layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 504 nm ± 16 nm.

【０１３７】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＧａＡｓウエハと同等であっ
た。When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.3.
It was equivalent to a commercially available GaAs wafer in nm.

【０１３８】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には、エピタキシャル成長時以降新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。As a result of observation of a cross section by a transmission electron microscope, G
No new crystal defects were introduced into the aAs layer after the epitaxial growth, and it was confirmed that good crystallinity was maintained.

【０１３９】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixture of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１４０】（実施例８）第１の単結晶Ｓｉ基板上にＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単
結晶ＩｎＰを０．７μｍエピタキシャル成長した。(Embodiment 8) M is formed on a first single crystal Si substrate.
OCVD (Metal Organic Chemical)
A single-crystal InP was epitaxially grown to 0.7 μm by an Al Vapor Deposition method.

【０１４１】さらに、このＩｎＰ層表面に５０ｎｍのＳ
ｉＯ₂層を形成した。表面のＳｉＯ₂層を通してＨ⁺を８
０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。Further, 50 nm of S
An iO ₂ layer was formed. H ⁺ 8 through the surface SiO ₂ layer
5 × 10 ¹⁶ cm ⁻² ions were implanted at 0 keV.

【０１４２】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact with each other, and then annealed at 600 ° C. It was separated into pieces. Since the ion-implanted layer is porous, the separated surface is rough. The surface on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide solution.

【０１４３】単結晶ＩｎＰはエッチングされずに残り、
単結晶ＩｎＰをエッチ・ストップの材料として、イオン
注入層および第１のＳｉ基板の残りは選択エッチングさ
れ、完全に除去された。The single crystal InP remains without being etched,
Using single crystal InP as an etch stop material, the ion-implanted layer and the rest of the first Si substrate were selectively etched and completely removed.

【０１４４】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＩｎＰ層が形成できた。形成された単結
晶ＩｎＰ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は７０４ｎｍ±２３ｎｍであっ
た。Thus, a single-crystal InP layer having a thickness of 0.5 μm was formed on the Si substrate. When the thickness of the formed single crystal InP layer was measured at 100 points over the entire in-plane surface, the thickness uniformity was 704 nm ± 23 nm.

【０１４５】表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＩｎＰウエハと同等であっ
た。When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.3.
In nm, it was equivalent to a commercially available InP wafer.

【０１４６】透過電子顕微鏡による断面観察の結果、Ｉ
ｎＰ層には、エピタキシャル成長時以降新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。As a result of observation of a cross section by a transmission electron microscope, I
No new crystal defects were introduced into the nP layer after the epitaxial growth, and it was confirmed that good crystallinity was maintained.

【０１４７】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１４８】（実施例９）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。(Embodiment 9) C is deposited on a first single-crystal Si substrate.
VD (Chemical Vapor Deposit)
Single-crystal Si was epitaxially grown to 0.30 μm by the (ion) method. The growth conditions are as follows.

【０１４９】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨｅ⁺を８０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. Then the surface Si
He ⁺ ions were implanted through the O ₂ layer at 5 × 10 ¹⁶ cm ⁻² at 80 keV.

【０１５０】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基体側の表面は、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact with each other, and then annealed at 600 ° C. It was separated into pieces. The surface on the second substrate side is
Selective etching is performed while stirring with a mixture of 49% hydrofluoric acid and 30% aqueous hydrogen peroxide. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１５１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。Thus, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１５２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１５３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope, S
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１５４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate side is also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１５５】（実施例１０）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。Embodiment 10 A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.30 μm by the Tion method. The growth conditions are as follows.

【０１５６】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. H ⁺ was implanted at 5 × 10 ¹⁶ cm ⁻² at 40 keV through the SiO ₂ layer on the surface.

【０１５７】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact.

【０１５８】第１の基板の裏面酸化膜を除去した後、第
１の基板側からＣＯ₂レーザーをウエハ全面に照射し
た。ＣＯ₂レーザーは、貼合せ界面の２００ｎｍのＳｉ
Ｏ₂層に吸収され、その近傍の温度が急激に上昇し、イ
オン注入層中の急激な熱応力によりイオン注入の投影飛
程付近で２枚に分離された。レーザーは連続でもパルス
でも構わない。After removing the back surface oxide film of the first substrate, the entire surface of the wafer was irradiated with a CO ₂ laser from the first substrate side. CO ₂ laser is 200nm Si at the bonding interface
The ions were absorbed by the O ₂ layer, and the temperature in the vicinity increased sharply. Due to the rapid thermal stress in the ion-implanted layer, the film was separated into two near the projected range of ion implantation. The laser may be continuous or pulsed.

【０１５９】第２の基体側の表面を、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。The surface on the second substrate side was treated with 49% hydrofluoric acid and 30%
Selective etching was carried out while stirring with a mixed solution with a hydrogen peroxide solution. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１６０】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。Thus, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１６１】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１６２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１６３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１６４】（実施例１１）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。(Embodiment 11) A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.30 μm by the Tion method. The growth conditions are as follows.

【０１６５】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。Source gas: SiH ₂ Cl ₂ / H ₂ Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. Then the surface Si
5 ⁺ 10 ¹⁶ cm ^-2 ions of H ⁺ were implanted through the O ₂ layer at 40 keV.

【０１６６】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、貼合せウエハ端面のＳｉＯ₂層およびエピタキシャ
ルＳｉ層をエッチングにより剥離したところ、イオン注
入層端が現れた。After the surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact, the SiO ₂ layer and the epitaxial Si layer on the end surface of the bonded wafer were separated by etching. As a result, the end of the ion-implanted layer appeared.

【０１６７】貼合せウエハを１０００℃のパイロ酸化を
したところ、１０時間でイオン注入層中で２枚の基板が
完全に分離した。剥離した面を観察したところ、ウエハ
外周部のイオン注入層はＳｉＯ₂ に変化しているが、中
央部はほぼ元のままであった。When the bonded wafer was subjected to pyro-oxidation at 1000 ° C., the two substrates were completely separated in the ion-implanted layer in 10 hours. When the peeled surface was observed, the ion-implanted layer at the outer peripheral portion of the wafer was changed to SiO ₂ , but the central portion was almost unchanged.

【０１６８】その後、第２の基板側に残ったイオン注入
層を４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングした。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。Thereafter, the ion-implanted layer remaining on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１６９】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。Thus, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１７０】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１７１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope, S
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１７２】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。Further, the ion-implanted layer remaining on the first substrate side is also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１７３】（実施例１２）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。Embodiment 12 A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.30 μm by the Tion method. The growth conditions are as follows.

【０１７４】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。Source gas: SiH ₂ Cl ₂ / H ₂ Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized. A 200 nm SiO ₂ layer was formed. H ⁺ was implanted at 5 × 10 ¹⁶ cm ⁻² at 40 keV through the SiO ₂ layer on the surface.

【０１７５】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面をプラズマ処理し、水洗した
後、重ね合わせ、接触させた。３００℃−１時間の熱処
理を行い、貼り合わせ強度を高めた。貼り合わせ基板の
周囲から楔をいれるとイオン注入の投影飛程付近で２枚
に分離された。イオン注入層は多孔質状になっているた
め、分離した表面は荒れている。第２の基体側の表面
は、４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングする。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were plasma-treated, washed with water, superposed and brought into contact. Heat treatment was performed at 300 ° C. for 1 hour to increase the bonding strength. When a wedge was inserted from the periphery of the bonded substrate, it was separated into two near the projection range of ion implantation. Since the ion-implanted layer is porous, the separated surface is rough. The surface on the second substrate side is selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide solution. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１７６】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。That is, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１７７】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１７８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１７９】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１８０】（実施例１３）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。Embodiment 13 A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.30 μm by the Tion method. The growth conditions are as follows.

【０１８１】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に表面のＳｉＯ₂
層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ ^-2イオン
注入した。Source gas: SiH_TwoCl_Two / H_Two Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, the surface of this epitaxial Si layer is thermally oxidized.
200nm SiO_TwoA layer was formed. Next, the surface SiO_Two
H through layers⁺5 × 10 at 40 keV¹⁶cm ^-2ion
Injected.

【０１８２】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、をプラズマ処理し、水洗し
た後、重ね合わせ、接触させた。３００℃−１時間の熱
処理を行い、貼り合わせ強度を高めた。貼り合わせ基板
にせん断力をかけるとイオン注入の投影飛程付近で２枚
に分離された。第２の基板側の表面は、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、イオン注入
層は選択エッチングされ、完全に除去された。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were subjected to plasma treatment, washed with water, superposed, and brought into contact. Heat treatment was performed at 300 ° C. for 1 hour to increase the bonding strength. When a shearing force was applied to the bonded substrates, they were separated into two near the projected range of ion implantation. The surface on the second substrate side is made of 49% hydrofluoric acid and 3%
Selective etching was performed while stirring with a mixed solution of 0% hydrogen peroxide solution. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０１８３】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。That is, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the thickness of the formed single-crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 6 nm.

【０１８４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１８５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１８６】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１８７】再び第１の基体として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。When charging again as the first substrate,
By supplementing the wafer thickness reduction with the epitaxial layer,
It can be reused semi-permanently. That is, in the second and subsequent repetitions, the epitaxial film thickness is not 0.30 μm but the wafer thickness reduction, and the ion-implanted layer is formed inside the epitaxial layer.

【０１８８】（実施例１４）第１の単結晶Ｓｉ基板上の
主表面にＨ⁺を１０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。次いでＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを０．３
０μｍエピタキシャル成長した。成長条件は以下の通り
である。(Example 14) H ⁺ ions were implanted into the main surface of the first single crystal Si substrate at 5 × 10 ¹⁶ cm ^{-2 at} 10 keV. Next, CVD (Chemical Vapor)
Deposition single crystal Si by 0.3
It was epitaxially grown to 0 μm. The growth conditions are as follows.

【０１８９】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に２００ｎｍの
ＳｉＯ₂層を形成した。Source gas: SiH ₂ Cl ₂ / H ₂ Gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min Further, a 200 nm SiO _Two layers were formed.

【０１９０】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。単結晶Ｓ
ｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact, and then annealed at 600 ° C. It was separated into pieces. Since the ion-implanted layer is porous, the separated surface is rough. The surface on the second substrate side was selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide solution. Single crystal S
The i was left unetched, and the ion-implanted layer was selectively etched using single-crystal Si as an etch stop material, and completely removed.

【０１９１】さらに、イオン注入深さに相当する第１の
基板の残りをエッチングで除去した。Further, the remainder of the first substrate corresponding to the ion implantation depth was removed by etching.

【０１９２】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±７ｎｍであった。Thus, a single-crystal Si layer having a thickness of 0.2 μm was formed on the Si oxide film. When the film thickness of the formed single crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 7 nm.

【０１９３】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０１９４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope, S
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０１９５】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０１９６】（実施例１５）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキ
シャル成長した。成長条件は以下の通りである。(Embodiment 15) A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.50 μm by the Tion method. The growth conditions are as follows.

【０１９７】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ この時、ドーピングガスを添加して、ｎ⁺ Ｓｉ／ｎ^- Ｓ
ｉ／Ｓｉ基板構造とした。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min At this time, a doping gas was added, and ⁺ Si / n ^- S
An i / Si substrate structure was used.

【０１９８】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２００ｎｍのＳｉＯ₂層を形成した。次い
で表面のＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０
¹⁶ｃｍ^-2イオン注入した。Further, a 200 nm SiO ₂ layer was formed on the surface of the epitaxial Si layer by thermal oxidation. Then, H ⁺ was passed through the surface SiO ₂ layer at 40 keV for 5 × 10 5
¹⁶ cm ^-2 ions were implanted.

【０１９９】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基板側の表面を、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。The surface of the SiO ₂ layer and the surface of a separately prepared Si substrate (second substrate) were overlapped and brought into contact, and then annealed at 600 ° C. It was separated into pieces. The surface on the second substrate side is
Selective etching was performed while stirring with a mixture of 49% hydrofluoric acid and 30% aqueous hydrogen peroxide. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０２００】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成で
きた。形成された単結晶Ｓｉ層の膜厚を面内全面につい
て１００点を測定したところ、膜厚の均一性は２０１ｎ
ｍ±６ｎｍであった。Thus, a single-crystal Si layer having an n ⁺ buried layer having a thickness of 0.2 μm was formed on the Si oxide film. When the film thickness of the formed single crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 n.
m ± 6 nm.

【０２０１】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０２０２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０２０３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。The ion-implanted layer remaining on the first substrate was also selectively etched while being stirred with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０２０４】（実施例１６）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。(Embodiment 16) A CVD (Chemical Vapor Deposi) is formed on a first single crystal Si substrate.
single-crystal Si was epitaxially grown to 0.30 μm by the Tion method. The growth conditions are as follows.

【０２０５】ソースガス：ＳｉＨ₂Ｃｌ₂ ／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ この時、ドーピングガスを添加して、ｎ⁺ Ｓｉ／ｎ^- Ｓ
ｉ／Ｓｉ基板構造とした。Source gas: SiH ₂ Cl ₂ / H ₂ gas flow rate: 0.5 / 180 l / min Gas pressure: 80 Torr Temperature: 950 ° C. Growth rate: 0.30 μm / min At this time, a doping gas was added, ⁺ Si / n ^- S
An i / Si substrate structure was used.

【０２０６】さらに、このエピタキシャルＳｉ層表面に
熱酸化により５０ｎｍのＳｉＯ₂層を形成した。表面の
ＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2
イオン注入した。Further, a 50 nm SiO ₂ layer was formed on the surface of the epitaxial Si layer by thermal oxidation. H ⁺ was passed through the surface SiO ₂ layer at 40 keV to 5 × 10 ¹⁶ cm ^−2.
Ions were implanted.

【０２０７】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面と、を重ね合わせ、接触させた後、６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基体側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。The surface of the SiO ₂ layer and 500 separately prepared
The surface of a Si substrate (second substrate) on which an SiO ₂ layer having a thickness of nm was superposed and brought into contact, and then annealed at 600 ° C., was separated into two near the projected range of ion implantation. . The surface on the second substrate side is 49% hydrofluoric acid and 30%
Selective etching was performed while stirring with a mixed solution of hydrogen peroxide and water. The single-crystal Si remained without being etched, and the ion-implanted layer was selectively etched and completely removed using the single-crystal Si as a material for the etch stop.

【０２０８】こうして、Ｓｉ酸化膜上に０．２９μｍの
厚みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成
できた。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２９１
ｎｍ±９ｎｍであった。Thus, a single-crystal Si layer having an n ⁺ buried layer having a thickness of 0.29 μm was formed on the Si oxide film. When the film thickness of the formed single crystal Si layer was measured at 100 points over the entire surface, the uniformity of the film thickness was 291.
nm ± 9 nm.

【０２０９】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。Further, a heat treatment was performed in hydrogen at 1100 ° C. for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square area was about 0.2.
nm, which was equivalent to that of a commercially available Si wafer.

【０２１０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。As a result of observation of a cross section by a transmission electron microscope,
No new crystal defects were introduced into the i-layer, and it was confirmed that good crystallinity was maintained.

【０２１１】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。Further, the ion-implanted layer remaining on the first substrate side is also selectively etched while stirring with a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide. After that, surface treatment such as hydrogen annealing or surface polishing was performed, and the substrate could be supplied again as the first substrate or the second substrate.

【０２１２】（実施例１７）上述の実施例１〜１６につ
いて、第１基体の両面に同様の処理を行い半導体部材を
得た。(Example 17) In Examples 1 to 16 described above, the same treatment was performed on both surfaces of the first base to obtain a semiconductor member.

【０２１３】[0213]

【発明の効果】以上、説明したように、本発明の半導体
部材の製造方法においては、シリコン基板上に配された
非多孔質半導体層を用いて貼り合わせ基体用の第１の基
体を構成する。非多孔質半導体層は、好適にはエピタキ
シャル半導体層で構成し得るものであり、この場合、前
述のシリコンウエハに特有のフローパターンディフェク
トやＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ
Ｐａｒｔｉｃｌｅｓ）の影響を受けないことから高品質
な半導体部材を提供することができる。As described above, in the method of manufacturing a semiconductor member according to the present invention, the first base for the bonded base is constituted by using the non-porous semiconductor layer disposed on the silicon substrate. . The non-porous semiconductor layer can be preferably composed of an epitaxial semiconductor layer. In this case, a flow pattern defect or COP (Crystal Originated) peculiar to the aforementioned silicon wafer is used.
Therefore, a high-quality semiconductor member can be provided because the semiconductor member is not affected by particles.

【０２１４】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。Further, since the non-porous semiconductor layer can easily control the electric conductivity type and the impurity concentration, the method of manufacturing a semiconductor member of the present invention can satisfy various requirements, and Is high.

【０２１５】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。Further, after the multilayer structure obtained by laminating the first base and the second base is separated by the ion implantation layer, the silicon substrate remaining on the first base is the first base or the silicon base. Since it can be reused as a constituent member of the second base, there is also an advantage in terms of resource saving and cost reduction.

【０２１６】すなわち、本発明によれば、絶縁性基板等
で構成できる第２の基体上に結晶性に優れた単結晶半導
体層を得るうえで、生産性、均一性、制御性、コストの
面において優れた半導体部材の製造方法を提供すること
ができる。That is, according to the present invention, in obtaining a single-crystal semiconductor layer having excellent crystallinity on a second base which can be constituted by an insulating substrate or the like, the productivity, uniformity, controllability, and cost are reduced. And a method of manufacturing a semiconductor member excellent in the above.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施態様例１の工程を説明するための
模式的断面図である。FIG. 1 is a schematic cross-sectional view for explaining a process in a first embodiment of the present invention.

【図２】本発明の実施態様例２の工程を説明するための
模式的断面図である。FIG. 2 is a schematic cross-sectional view for explaining a process in Embodiment 2 of the present invention.

【図３】本発明の実施態様例３の工程を説明するための
模式的断面図である。FIG. 3 is a schematic cross-sectional view for explaining a process of Embodiment 3 of the present invention.

【図４】第１の従来例の工程を説明するための模式的断
面図である。FIG. 4 is a schematic cross-sectional view for explaining a process of a first conventional example.

【図５】第２の従来例の工程を説明するための模式的断
面図である。FIG. 5 is a schematic cross-sectional view for explaining a process of a second conventional example.

【符号の説明】[Explanation of symbols]

１１ 第１のＳｉ単結晶基板 １２ 非多孔質層 １３ 絶縁層 １４ イオン注入溜り １５ 第２の基板 DESCRIPTION OF SYMBOLS 11 1st single crystal silicon substrate 12 Non-porous layer 13 Insulating layer 14 Ion implantation pool 15 2nd substrate

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 Ｈ０１Ｌ 21/265 Ｑ Ｆターム(参考） 5F045 AA01 AA04 AA05 AA06 AA08 AA11 AA19 AB02 AB03 AB04 AB10 AB12 AB17 AB22 AB23 AB40 AC01 AC08 AD11 AD13 AE25 AF03 BB01 BB08 BB11 BB12 HA14 HA15 HA16 5F052 DA01 DA03 JA07 JA09 KA10 KB02 KB04 Continued on the front page (51) Int.Cl. ⁷ Identification code FI Theme coat II (reference) H01L 21/265 H01L 21/265 Q F term (reference) 5F045 AA01 AA04 AA05 AA06 AA08 AA11 AA19 AB02 AB03 AB04 AB10 AB12 AB17 AB22 AB23 AB40 AC01 AC08 AD11 AD13 AE25 AF03 BB01 BB08 BB11 BB12 HA14 HA15 HA16 5F052 DA01 DA03 JA07 JA09 KA10 KB02 KB04

Claims (16)

【特許請求の範囲】[Claims] 【請求項１】 シリコン基板と該シリコン基板上に配さ
れたエピタキシャル化合物半導体層とイオン注入層とを
有する第１の基体を用意する工程、該第１の基体と第２
の基体とを該エピタキシャル化合物半導体層が内側に位
置する多層構造体が得られるように貼り合わせる工程、
及び該イオン注入層において該多層構造体を分離する分
離工程を有し、該第２の基体に移設された該エピタキシ
ャル化合物半導体層上には該第１の基体を構成する該シ
リコン基板は残留していないことを特徴とする半導体部
材の製造方法。A step of preparing a first substrate having a silicon substrate, an epitaxial compound semiconductor layer disposed on the silicon substrate, and an ion-implanted layer;
A step of bonding the base material so that a multilayer structure in which the epitaxial compound semiconductor layer is located inside is obtained;
And a separating step of separating the multilayer structure in the ion-implanted layer, wherein the silicon substrate constituting the first base remains on the epitaxial compound semiconductor layer transferred to the second base. A method of manufacturing a semiconductor member. 【請求項２】 前記イオン注入層は、前記シリコン基板
あるいは前記エピタキシャル化合物半導体層の少なくと
もいずれか一方に形成されている請求項１に記載の半導
体部材の製造方法。2. The method according to claim 1, wherein the ion-implanted layer is formed on at least one of the silicon substrate and the epitaxial compound semiconductor layer. 【請求項３】 前記イオン注入層は、前記エピタキシャ
ル化合物半導体層内部、あるいは前記シリコン基板と前
記エピタキシャル化合物半導体層の界面に形成されてい
ることを特徴とする請求項２に記載の半導体部材の製造
方法。3. The semiconductor member according to claim 2, wherein the ion-implanted layer is formed inside the epitaxial compound semiconductor layer or at an interface between the silicon substrate and the epitaxial compound semiconductor layer. Method. 【請求項４】 前記イオン注入層におけるイオン注入量
の最も高い濃度分布領域は、前記エピタキシャル化合物
半導体層内部、あるいは前記シリコン基板と該エピタキ
シャル化合物半導体層の界面にある請求項１に記載の半
導体部材の製造方法。4. The semiconductor member according to claim 1, wherein a concentration distribution region having a highest ion implantation amount in said ion implantation layer is inside said epitaxial compound semiconductor layer or at an interface between said silicon substrate and said epitaxial compound semiconductor layer. Manufacturing method. 【請求項５】 前記分離工程後、前記第１の基体側に残
ったイオン注入層を除去して得られる基体を前記第１の
基体あるいは第２の基体の原材料として使用する工程を
有する請求項１から４のいずれかに記載の半導体部材の
製造方法。5. A step of using a substrate obtained by removing an ion-implanted layer remaining on the first substrate side after the separation step as a raw material of the first substrate or the second substrate. 5. The method for manufacturing a semiconductor member according to any one of 1 to 4. 【請求項６】 前記第１の基体は、エピタキシャル化合
物半導体層を備えたシリコン基板に、該エピタキシャル
化合物半導体層側からイオンを打ち込み形成される請求
項１から５のいずれかに記載の半導体部材の製造方法。6. The semiconductor member according to claim 1, wherein the first base is formed by implanting ions from a side of the epitaxial compound semiconductor layer into a silicon substrate having the epitaxial compound semiconductor layer. Production method. 【請求項７】 前記分離工程後、前記第２の基体上の前
記イオン注入層を除去する工程を含む請求項１から６の
いずれかに記載の半導体部材の製造方法。7. The method of manufacturing a semiconductor member according to claim 1, further comprising a step of removing said ion-implanted layer on said second substrate after said separating step. 【請求項８】 前記分離工程後、前記エピタキシャル化
合物半導体層を研磨する工程を有する請求項１から７の
いずれかに記載の半導体部材の製造方法。8. The method of manufacturing a semiconductor member according to claim 1, further comprising a step of polishing said epitaxial compound semiconductor layer after said separating step. 【請求項９】 前記分離工程後、前記エピタキシャル化
合物半導体層を水素中で熱処理する工程を有する請求項
１から７のいずれかに記載の半導体部材の製造方法。9. The method of manufacturing a semiconductor member according to claim 1, further comprising a step of heat-treating said epitaxial compound semiconductor layer in hydrogen after said separating step. 【請求項１０】 前記エピタキシャル化合物半導体層と
は、SiGeである請求項１から９のいずれかに記載の半導
体部材の製造方法。10. The method according to claim 1, wherein the epitaxial compound semiconductor layer is SiGe. 【請求項１１】 前記エピタキシャル化合物半導体層と
は、GaAs、InP、GaAsP、GaAlAs、InAs、AlGaSb、InGaA
s、ZnS、CdSe、CdTeから選ばれる請求項１から９のいず
れかに記載の半導体部材の製造方法。11. The epitaxial compound semiconductor layer includes GaAs, InP, GaAsP, GaAlAs, InAs, AlGaSb, and InGaA.
The method for manufacturing a semiconductor member according to claim 1, wherein the method is selected from s, ZnS, CdSe, and CdTe. 【請求項１２】 前記イオン注入層は、前記シリコン基
板上に前記エピタキシャル化合物半導体層を形成した
後、更に該エピタキシャル化合物半導体層上に絶縁膜を
形成した後に形成される請求項１から１１のいずれかに
記載の半導体部材の製造方法。12. The semiconductor device according to claim 1, wherein the ion-implanted layer is formed after forming the epitaxial compound semiconductor layer on the silicon substrate and further after forming an insulating film on the epitaxial compound semiconductor layer. 13. A method for manufacturing a semiconductor member according to 【請求項１３】 前記イオン注入層は、希ガス、水素、
窒素から選ばれる元素からなるイオンを用いて形成され
る請求項１から１２のいずれかに記載の半導体部材の製
造方法。13. The ion-implanted layer comprises a rare gas, hydrogen,
The method for manufacturing a semiconductor member according to claim 1, wherein the semiconductor member is formed using ions formed of an element selected from nitrogen. 【請求項１４】 前記第２の基体として単結晶シリコン
基板を用いる請求項１から１３のいずれかに記載の半導
体部材の製造方法。14. The method according to claim 1, wherein a single crystal silicon substrate is used as the second base. 【請求項１５】 前記第２の基体として単結晶シリコン
基板の表面に酸化膜を形成した基板を用いる請求項１４
に記載の半導体部材の製造方法。15. A substrate in which an oxide film is formed on a surface of a single crystal silicon substrate as the second substrate.
3. The method for manufacturing a semiconductor member according to item 1. 【請求項１６】 前記第２の基体として光透過性基体を
用いる請求項１から１３のいずれかに記載の半導体部材
の製造方法。16. The method according to claim 1, wherein a light-transmitting substrate is used as the second substrate.