JP2002118233A - Capacitance element - Google Patents
Capacitance elementInfo
- Publication number
- JP2002118233A JP2002118233A JP2000310231A JP2000310231A JP2002118233A JP 2002118233 A JP2002118233 A JP 2002118233A JP 2000310231 A JP2000310231 A JP 2000310231A JP 2000310231 A JP2000310231 A JP 2000310231A JP 2002118233 A JP2002118233 A JP 2002118233A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- capacitor
- capacitive
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は容量素子に関し、特
に品質のばらつきの低減に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a capacitive element, and more particularly, to reduction in quality variation.
【０００２】[0002]
【従来の技術】従来の容量素子について図を参照しなが
ら説明する。図２（ａ）は、従来の容量素子１００を示
す断面図であり、図２（ｂ）は、図２（ａ）の矢印Ｔが
指す部分の拡大図である。2. Description of the Related Art A conventional capacitive element will be described with reference to the drawings. FIG. 2A is a cross-sectional view illustrating a conventional capacitive element 100, and FIG. 2B is an enlarged view of a portion indicated by an arrow T in FIG. 2A.
【０００３】従来の容量素子１００は、図２（ａ）に示
すように、上面が保護膜１０２で被覆された半導体基板
１０１と、下層電極１０３と、容量絶縁膜１０５と、上
層電極１０６とを有する。半導体基板１０１上には下層
電極１０３が設けられ、下層電極１０３と上層電極１０
６とが容量絶縁膜１０５を挟むように設けられている。As shown in FIG. 2A, a conventional capacitive element 100 includes a semiconductor substrate 101 having an upper surface covered with a protective film 102, a lower electrode 103, a capacitive insulating film 105, and an upper electrode 106. Have. The lower electrode 103 is provided on the semiconductor substrate 101, and the lower electrode 103 and the upper electrode 10 are provided.
6 are provided so as to sandwich the capacitive insulating film 105.
【０００４】この容量素子１００の製造において、上層
電極１０６と容量絶縁膜１０５とは、同一のマスクを用
いたエッチングによってパターニングされ、同一の平面
形状を有する。このエッチングの際に、容量絶縁膜１０
５のエッチング端面１０５ｔが加工ダメージを受ける
（図中Ｘ印）。このため、エッチング端面１０５ｔに界
面準位が発生し、下層電極１０３と上層電極１０６との
間に電圧を印加したとき、エッチング端面１０５ｔを介
してリーク電流が流れるという不具合がある。また、上
層電極１０６と容量絶縁膜１０５とを、イオンミリング
法などの物理的加工法を用いてパターニングすると、図
２（ｂ）に示すように下層電極１０３が過剰にエッチン
グされて、図２（ｂ）中のｄの分だけ厚さが薄くなる。
その結果、下層電極１０３の直列抵抗が増加するという
不具合が発生する。In manufacturing the capacitor 100, the upper electrode 106 and the capacitor insulating film 105 are patterned by etching using the same mask and have the same planar shape. During this etching, the capacitance insulating film 10
The etching end face 105t of No. 5 receives processing damage (marked by X in the figure). For this reason, an interface level is generated on the etching end face 105t, and when a voltage is applied between the lower layer electrode 103 and the upper layer electrode 106, a leak current flows through the etching end face 105t. When the upper electrode 106 and the capacitor insulating film 105 are patterned using a physical processing method such as an ion milling method, the lower electrode 103 is excessively etched as shown in FIG. The thickness is reduced by d in b).
As a result, there occurs a problem that the series resistance of the lower electrode 103 increases.
【０００５】そこで、上記不具合を抑制する構造を有す
る容量素子が提案されている（特許２７０７０１７号公
報）。図３は、上記公報に提案された容量素子２００の
構造を示す断面図である。図３に示すように、容量素子
２００は、上面が保護膜２０２で被覆された半導体基板
２０１と、下層電極２０３と、保護絶縁膜２０４と、容
量絶縁膜２０５と、上層電極２０６とを有する。半導体
基板２０１上には、下層電極２０３が設けられ、半導体
基板２０１の上面の上から下層電極２０３の上面の上に
亘って保護絶縁膜２０４が設けられ、保護絶縁膜２０４
は開口部を形成している。保護絶縁膜２０４の開口部内
の下層電極の上面に位置する部分から開口部を囲む部分
に亘る領域上に亘って、ほぼ一定の厚さの容量絶縁膜２
０５が設けられており、容量絶縁膜２０５は開口部に対
応する凹部Ｕ2を形成している。容量絶縁膜２０５上に
は、ほぼ一定の厚さの上層電極２０６が凹部Ｕ2を覆う
ように設けられており、上層電極２０６は、凹部Ｕ2よ
り狭い凹部を形成している。Therefore, a capacitor having a structure for suppressing the above-mentioned problem has been proposed (Japanese Patent No. 2707017). FIG. 3 is a sectional view showing the structure of the capacitive element 200 proposed in the above publication. As shown in FIG. 3, the capacitor 200 includes a semiconductor substrate 201 whose upper surface is covered with a protective film 202, a lower electrode 203, a protective insulating film 204, a capacitor insulating film 205, and an upper electrode 206. A lower electrode 203 is provided over the semiconductor substrate 201, and a protective insulating film 204 is provided from above the upper surface of the semiconductor substrate 201 to above the upper surface of the lower electrode 203.
Forms an opening. The capacitance insulating film 2 having a substantially constant thickness over a region from a portion located on the upper surface of the lower electrode in the opening of the protective insulating film 204 to a portion surrounding the opening.
05 is provided, the capacitor insulating film 205 forms a recess U 2 corresponding to the opening. Capacity on the insulating film 205 is almost the upper electrode 206 of constant thickness is provided to cover the recess U 2, the upper electrode 206 forms a narrow recess than the recess U 2.
【０００６】上記容量素子２００では、エッチング端面
２０５ｔが上層電極２０６と接しておらず、且つ、容量
絶縁膜２０５のエッチング端面２０５ｔが保護絶縁膜２
０４によって下層電極２０３と絶縁されているので、エ
ッチング端面２０５ｔを介してリーク電流が流れるとい
う不具合が起こらない。また、保護絶縁膜２０４は、開
口部を囲む領域、すなわち、下層電極２０３の側面およ
び周縁部の上面を覆う領域に設けられており、容量絶縁
膜２０５がエッチングされる領域の下に位置するので、
エッチングによって容量絶縁膜２０５を形成する際にイ
オンミリング法などの物理的加工法を用いてエッチング
を行なっても、下層電極２０３がエッチングされること
が防止される。In the capacitive element 200, the etched end face 205t is not in contact with the upper electrode 206, and the etched end face 205t of the capacitive insulating film 205 is
Since the lower electrode 04 is insulated from the lower electrode 203, the problem that a leak current flows through the etching end surface 205t does not occur. Further, the protective insulating film 204 is provided in a region surrounding the opening, that is, in a region covering the side surface and the upper surface of the peripheral portion of the lower electrode 203, and is located below the region where the capacitor insulating film 205 is etched. ,
Even when etching is performed using a physical processing method such as an ion milling method when forming the capacitor insulating film 205 by etching, the lower electrode 203 is prevented from being etched.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記容
量素子２００では、図３に示すように、保護絶縁膜２０
４を設けることによって、下層電極２０３と上層電極２
０６との間の距離が一定ではなくなる。このため、設計
通りの容量値を正確に有する容量素子を得ることが困難
であるという不具合がある。However, in the capacitive element 200, as shown in FIG.
4, the lower electrode 203 and the upper electrode 2
06 is not constant. For this reason, there is a problem that it is difficult to obtain a capacitance element having a capacitance value exactly as designed.
【０００８】本発明は、上記不具合を解決するためにな
されたものであり、設計通りの容量値を正確に有する容
量素子を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a capacitance element having a capacitance value exactly as designed.
【０００９】[0009]
【課題を解決するための手段】本発明の容量素子は、第
１面および上記第１面に対向する第２面を有する第１電
極と、第１面および上記第１面に対向する第２面を有
し、上記第２面が上記第１電極の第１面と接するように
設けられ、上記第１面に凹部を有する容量絶縁膜と、第
１面および上記第１面に対向する第２面を有し、上記第
２面が上記凹部の底面と接するように配置され、上記凹
部の底面の端部とは離間して設けられた第２電極とを備
える。A capacitive element according to the present invention comprises a first electrode having a first surface and a second surface facing the first surface, and a second electrode facing the first surface and the first surface. A capacitor insulating film having a surface, wherein the second surface is provided in contact with the first surface of the first electrode, and a capacitance insulating film having a concave portion on the first surface; A second electrode having two surfaces, the second surface being disposed so as to be in contact with the bottom surface of the concave portion, and a second electrode provided at a distance from an end of the bottom surface of the concave portion.
【００１０】容量絶縁膜の凹部の底面の端部と離間して
第２電極を設けることによって、容量絶縁膜のうち第２
電極の下方に位置する部分のみが容量素子の容量値に寄
与する。容量絶縁膜のうち第２電極の下方に位置する部
分の膜厚はほぼ均一であるので、容量値を正確に見積も
ることができる。従って、ほぼ設計通りの容量値を有す
る容量素子が容易に得られる。By providing the second electrode at a distance from the end of the bottom surface of the concave portion of the capacitive insulating film, the second electrode of the capacitive insulating film can be formed.
Only the portion located below the electrode contributes to the capacitance value of the capacitor. Since the thickness of the portion of the capacitor insulating film located below the second electrode is substantially uniform, the capacitance value can be accurately estimated. Therefore, a capacitance element having a capacitance value substantially as designed can be easily obtained.
【００１１】また、容量絶縁膜の凹部の底面の端部と離
間して第２電極を設けることによって、凹部の底面の端
部で容量絶縁膜に亀裂などが生じても、第２電極が亀裂
に侵入した状態で設けられることはない。このため、こ
のような亀裂がリーク電流経路となる不具合がなく、第
１電極と第２電極とがショートするという不具合も発生
しない。Further, by providing the second electrode at a distance from the end of the bottom surface of the concave portion of the capacitor insulating film, even if a crack or the like occurs in the capacitive insulating film at the end portion of the bottom surface of the concave portion, the second electrode is cracked. It will not be provided in a state where it has penetrated. Therefore, there is no problem that such a crack becomes a leak current path, and there is no problem that the first electrode and the second electrode are short-circuited.
【００１２】上記第１電極の第１面は、上記容量絶縁膜
の第１面の上記凹部よりも広い凹部を有してもよい。The first surface of the first electrode may have a recess wider than the recess of the first surface of the capacitive insulating film.
【００１３】上記第１電極の第１面の上に設けられ、上
記容量絶縁膜の第１面の上記凹部よりも広い開口部が形
成された保護絶縁膜をさらに備え、上記容量絶縁膜は、
上記開口部内の上記第１電極の第１面に位置する部分か
ら上記開口部を囲む部分に亘る領域上に設けられている
ことが好ましい。A protective insulating film provided on the first surface of the first electrode and having an opening wider than the concave portion on the first surface of the capacitive insulating film, wherein the capacitive insulating film comprises:
It is preferable that the first electrode is provided on a region extending from a portion located on the first surface of the first electrode in the opening to a portion surrounding the opening.
【００１４】上記容量絶縁膜の第１面の上記凹部よりも
広い開口部が形成された保護絶縁膜をさらに備えること
によって、容量絶縁膜のパターニングの際にイオンミリ
ング法などのエッチング方法を用いた場合に、保護絶縁
膜の下に位置する第１電極が保護される。従って、第１
電極がエッチングされることが抑制・防止された容量素
子が得られる。An etching method such as an ion milling method is used for patterning the capacitor insulating film by further providing a protective insulating film having an opening wider than the recess on the first surface of the capacitor insulating film. In this case, the first electrode located under the protective insulating film is protected. Therefore, the first
A capacitor element in which the electrode is suppressed or prevented from being etched can be obtained.
【００１５】上記容量絶縁膜は、結晶性絶縁体から形成
されていることが好ましい。It is preferable that the capacitance insulating film is formed from a crystalline insulator.
【００１６】イオンミリング法などの物理的加工法を用
いてエッチングしても、第１電極が過剰にエッチングさ
れることが抑制・防止されるので、化学エッチングが困
難であり、物理的加工法しか適用できない結晶性絶縁体
からなる容量絶縁膜を用いる場合にも容量素子を得るこ
とができる。Even when etching is performed by using a physical processing method such as an ion milling method, excessive etching of the first electrode is suppressed or prevented, so that chemical etching is difficult, and only the physical processing method is used. A capacitor can be obtained even when a capacitor insulating film made of a crystalline insulator which cannot be used is used.
【００１７】上記結晶性絶縁体は、ペロブスカイト結晶
構造を有することが好ましい。It is preferable that the crystalline insulator has a perovskite crystal structure.
【００１８】ペロブスカイト結晶構造を有する結晶性絶
縁体は高誘電性を示し、且つ、フッ素系ガスによってエ
ッチングされない。このため、第２電極の形成の際にフ
ッ素系ガスを用いたエッチングを行なう場合、容量絶縁
膜の膜厚の減少、および容量絶縁膜の損傷を防止でき
る。従って、容量絶縁膜におけるリーク電流の増加を抑
制することができ、より動作の安定な容量素子を得るこ
とができる。A crystalline insulator having a perovskite crystal structure has high dielectric properties and is not etched by a fluorine-based gas. Therefore, when etching using a fluorine-based gas is performed at the time of forming the second electrode, a decrease in the thickness of the capacitor insulating film and damage to the capacitor insulating film can be prevented. Therefore, an increase in leakage current in the capacitor insulating film can be suppressed, and a capacitor with more stable operation can be obtained.
【００１９】上記結晶性酸化物は、タンタルまたはチタ
ンの酸化物であることが好ましい。The crystalline oxide is preferably an oxide of tantalum or titanium.
【００２０】タンタルまたはチタンの酸化物は非常に比
誘電率が高く、容量値の大きな容量素子を得ることがで
きる。Tantalum or titanium oxide has a very high relative dielectric constant and can provide a capacitor having a large capacitance value.
【００２１】[0021]
【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２２】図１は、本実施形態の容量素子１０を示す
模式的な断面図である。FIG. 1 is a schematic sectional view showing a capacitive element 10 according to this embodiment.
【００２３】本実施形態の容量素子１０は、図１に示す
ように、上面が保護膜１２で被覆された半導体基板１１
上に、下層電極１３と、保護絶縁膜１４と、容量絶縁膜
１５と、上層電極１６とを有する。下層電極１３は、下
層電極１３の下面と半導体基板１１の上面とが保護膜１
２を介して接するように設けられている。保護絶縁膜１
４は、半導体基板１１の上から下層電極１３の上面の上
に亘って設けられ、開口部を形成している。この開口部
の底面は、下層電極１３の上面の一部となっている。容
量絶縁膜１５は、開口部内の下層電極１３の上面に位置
する部分から開口部を囲む部分に亘って設けられてお
り、容量絶縁膜１５は、開口部に対応する凹部Ｕ1を形
成する。凹部Ｕ1の底面上には、上層電極１６が凹部Ｕ1
の底面の端部Ｂ1から離間して設けられている。As shown in FIG. 1, a capacitive element 10 according to this embodiment has a semiconductor substrate 11 whose upper surface is covered with a protective film 12.
A lower electrode 13, a protective insulating film 14, a capacitive insulating film 15, and an upper electrode 16 are provided thereon. The lower electrode 13 is formed such that the lower surface of the lower electrode 13 and the upper surface of the semiconductor substrate 11 are the protective film 1.
2 are provided so as to be in contact with each other. Protective insulating film 1
Reference numeral 4 is provided over the upper surface of the lower electrode 13 from above the semiconductor substrate 11 to form an opening. The bottom surface of the opening is a part of the upper surface of the lower electrode 13. Capacitive insulating film 15 is provided over the portion surrounding the opening from the portion located on the upper surface of the lower electrode 13 in the opening, the capacitor insulating film 15, to form a recess U 1 corresponding to the opening. On the bottom surface of the recess U 1, the upper electrode 16 is concave U 1
It is disposed away from the end portion B 1 of the bottom surface.
【００２４】なお、本実施形態では、各電極および各絶
縁膜を上下に配置した構造の容量素子を説明したが、各
電極および各絶縁膜を左右に配置した構造、つまり、本
実施形態の容量素子１０を９０°回転した構造としても
よい。ただし、９０°回転した構造である場合、本実施
形態での、下層電極１３を第１電極１３、上層電極を第
２電極１６、各電極および各絶縁膜の上面、下面をそれ
ぞれ第１面、第２面とすればよい。In the present embodiment, a description has been given of a capacitor having a structure in which each electrode and each insulating film are arranged vertically, but a structure in which each electrode and each insulating film are arranged on the left and right, that is, the capacitance of the present embodiment. The element 10 may have a structure rotated by 90 °. However, in the case of a structure rotated by 90 °, in the present embodiment, the lower electrode 13 is the first electrode 13, the upper electrode is the second electrode 16, the upper surface and the lower surface of each electrode and each insulating film are the first surface, respectively. The second surface may be used.
【００２５】上記のように、上層電極１６を凹部Ｕの底
面の端部Ｂ1から離間して設けることにより、容量絶縁
膜１５のうち上層電極１６の下方に位置する部分のみが
容量素子１０の容量値に寄与することとなる。容量絶縁
膜１５のうち上層電極１６の下方に位置する部分は、膜
厚がほぼ均一である。従って、上層電極１６の面積と容
量絶縁膜１５のうち上層電極１６の下方に位置する部分
の膜厚とを予め決めておくことによって、ほぼ設計通り
の容量値を有する容量素子１０が容易に得られる。な
お、容量素子１０において、保護絶縁膜１４を設けず
に、容量絶縁膜１５の上面の凹部Ｕ1よりも広い凹部を
上面に有する下層電極１３を設けた場合も同様の効果が
得られる。As described above, by providing the upper layer electrode 16 at a distance from the end B 1 of the bottom surface of the concave portion U, only the portion of the capacitive insulating film 15 located below the upper layer electrode 16 is This will contribute to the capacitance value. The portion of the capacitive insulating film 15 located below the upper electrode 16 has a substantially uniform thickness. Therefore, by determining in advance the area of the upper electrode 16 and the thickness of the portion of the capacitive insulating film 15 below the upper electrode 16, the capacitance element 10 having a capacitance value substantially as designed can be easily obtained. Can be Note that in the capacitor element 10, without providing the protective insulating film 14, the upper surface similar effects when provided the lower electrode 13 having a top surface a wider recess than the recess U 1 of the capacitor insulating film 15 is obtained.
【００２６】また、本実施形態の容量素子１０では、容
量絶縁膜１５のエッチング端面１５ｔが上層電極１６と
接しておらず、且つ、エッチング端面１５ｔが保護絶縁
膜１４によって下層電極１３と絶縁されているので、エ
ッチング端面１５ｔを介してリーク電流が流れるという
不具合が起こらない。なお、容量素子１０において、保
護絶縁膜１４を設けずに、容量絶縁膜１５の上面の凹部
Ｕ1よりも広い凹部を上面に有する下層電極１３を設け
た場合も、容量絶縁膜１５のエッチング端面１５ｔが上
層電極１６と接することはないので、エッチング端面１
５ｔを介してリーク電流が流れるという不具合は起こら
ない。In the capacitive element 10 of the present embodiment, the etched end face 15t of the capacitive insulating film 15 is not in contact with the upper electrode 16, and the etched end face 15t is insulated from the lower electrode 13 by the protective insulating film 14. Therefore, a problem that a leak current flows through the etching end face 15t does not occur. Note that, even when the lower electrode 13 having a concave portion on the upper surface that is wider than the concave portion U 1 on the upper surface of the capacitive insulating film 15 is provided without providing the protective insulating film 14 in the capacitive element 10, the etching end surface of the capacitive insulating film 15 Since 15t does not come into contact with the upper electrode 16, the etching end face 1
The problem that a leak current flows through 5t does not occur.
【００２７】従来の上記容量素子２００では、図３に示
すように、容量絶縁膜２０５の凹部Ｕ2の底面の端部Ｂ2
を覆うように上層電極２０６が形成されている。この凹
部Ｕ 2の底面の端部Ｂ2で生じる不具合を、凹部Ｕ2の底
面の端部Ｂ2を拡大した図４（ａ）および（ｂ）を用い
てさらに説明する。FIG. 3 shows a conventional capacitive element 200.
As shown in FIG.TwoBottom end B ofTwo
The upper electrode 206 is formed so as to cover. This concave
Department U TwoBottom end B ofTwoThe problem caused byTwoBottom
Edge B of the surfaceTwoFIG. 4 (a) and FIG. 4 (b)
Will be further described.
【００２８】図４（ａ）は、保護絶縁膜２０４の開口部
の側面が垂直の断面形状を有している場合の端部Ｂ2の
拡大図であり、図４（ｂ）は、保護絶縁膜２０４の開口
部の側面が逆テーパー状の断面形状を有している場合の
端部Ｂ2の拡大図である。FIG. 4 (a) is an enlarged view of an end portion B 2 in the case where the side surface of the opening of the protective insulating film 204 has a vertical cross-sectional shape, FIG. 4 (b), the protective insulating is an enlarged view of an end portion B 2 when the side surface of the opening of the film 204 has a reverse tapered shape in cross section.
【００２９】図４（ａ）に示すように、保護絶縁膜２０
４の開口部の側面が垂直の断面形状を有している場合、
端部Ｂ2では容量絶縁膜２０５のカバレッジが悪くなる
ことがあり、容量絶縁膜２０５の膜厚が局所的に薄くな
りやすい。このため、容量絶縁膜２０５に亀裂などが生
じることがあり、このような亀裂がリーク電流経路とな
るおそれがある。また、図４（ｂ）に示すように、保護
絶縁膜２０４の開口部の側面が逆テーパー状の断面形状
を有している場合、端部Ｂ2では、カバレッジが非常に
悪くなりやすく、容量絶縁膜２０５の上に設けられる上
層電極２０６が、下層電極２０３とショートするおそれ
がある。As shown in FIG. 4A, the protective insulating film 20
When the side surface of the opening 4 has a vertical cross-sectional shape,
May coverage end B 2 in the capacitive insulating film 205 is poor, the film thickness of the capacitor insulating film 205 tends to be locally thinned. For this reason, cracks and the like may occur in the capacitor insulating film 205, and such cracks may become a leak current path. Further, as shown in FIG. 4 (b), if the side surface of the opening of the protective insulating film 204 has a reverse tapered shape in cross section, the end portion B 2, the coverage tends to be very poor, the capacity The upper electrode 206 provided on the insulating film 205 may be short-circuited to the lower electrode 203.
【００３０】しかしながら、本実施形態によれば、上層
電極１６を凹部Ｕ1の底面の端部Ｂ1から離間して設ける
ことによって、端部Ｂ1で容量絶縁膜１５が図４
（ａ）、（ｂ）に示すような亀裂などを生じても、上層
電極１６が亀裂に侵入することはない。このため、この
ような亀裂がリーク電流経路となる不具合がなく、下層
電極１３とショートするという不具合も発生しない。な
お、容量素子１０において、保護絶縁膜１４を設けず
に、容量絶縁膜１５の上面の凹部Ｕ1よりも広い凹部を
上面に有する下層電極１３を設けた場合も、上層電極１
６が凹部Ｕ1の底面の端部Ｂ1から離間して設けられてい
るので同様の効果が得られる。[0030] However, according to this embodiment, by providing spaced apart the upper electrode 16 from the end portion B 1 of the bottom surface of the recess U 1, the capacitor insulating film 15 at the edge B 1 4
Even if a crack as shown in (a) and (b) occurs, the upper electrode 16 does not enter the crack. Therefore, there is no problem that such a crack becomes a leak current path, and there is no problem that a short circuit occurs with the lower electrode 13. Note that in the capacitor element 10, without providing the protective insulating film 14, even if provided with a lower electrode 13 having a wider recess than the recess U 1 of the upper surface of the capacitor insulating film 15 on the upper surface, the upper electrode 1
6 is a similar effect can be obtained since the provided apart from the end portion B 1 of the bottom surface of the recess U 1.
【００３１】次に、本実施形態の容量素子１０の製造方
法を説明する。Next, a method for manufacturing the capacitive element 10 of the present embodiment will be described.
【００３２】まず第１の工程で、上面が保護膜１２で被
覆された半導体基板１１を用意する。本実施形態では半
導体基板１１は、シリコン基板を用いているが、特に半
導体材料から形成された基板に限定されない。例えば、
半導体基板１１に代えて、樹脂基板やガラス基板、金属
板などを用途に応じて用いてもよい。また、半導体基板
１１の上面を被覆する保護絶縁膜１２は、絶縁性材料で
あればよく、特に限定されない。First, in a first step, a semiconductor substrate 11 whose upper surface is covered with a protective film 12 is prepared. In the present embodiment, the semiconductor substrate 11 is a silicon substrate, but is not particularly limited to a substrate formed from a semiconductor material. For example,
Instead of the semiconductor substrate 11, a resin substrate, a glass substrate, a metal plate, or the like may be used according to the application. The protective insulating film 12 covering the upper surface of the semiconductor substrate 11 may be any insulating material, and is not particularly limited.
【００３３】次に、第２の工程で、半導体基板１１上に
導電性金属膜からなる下層電極１３を形成する。本実施
形態では、半導体基板１１上に導電性金属膜を堆積し、
導電性金属膜の上にレジスト膜を形成した後、導電性金
属膜のパターニングを行なうことによって下層電極１３
を形成する。導電性金属膜の堆積は、スパッタリング
法、ＰＶＤ法、ＣＶＤ法などの周知の方法で行なわれ
る。Next, in a second step, a lower electrode 13 made of a conductive metal film is formed on the semiconductor substrate 11. In the present embodiment, a conductive metal film is deposited on the semiconductor substrate 11,
After a resist film is formed on the conductive metal film, the lower electrode 13 is formed by patterning the conductive metal film.
To form The deposition of the conductive metal film is performed by a known method such as a sputtering method, a PVD method, and a CVD method.
【００３４】下層電極１３は、本実施形態では導電性材
料（ＷＳｉ2）を用いて形成されるが、半導体材料を用
いてもよい。また、半導体基板１１の代わりに下層電極
１３を半導体材料から形成し、半導体基板１１を用いな
くてもよい。Although the lower electrode 13 is formed using a conductive material (WSi 2 ) in the present embodiment, a semiconductor material may be used. Further, the lower electrode 13 may be formed of a semiconductor material instead of the semiconductor substrate 11, and the semiconductor substrate 11 may not be used.
【００３５】次に、第３の工程で、下層電極１３の周縁
部の上から半導体基板１１上に亘って保護絶縁膜１４を
形成する。本実施形態では、基板上に絶縁性材料膜をス
パッタリングによって堆積し、フォトリソグラフィおよ
びドライエッチングを行なうことによって保護絶縁膜１
４を形成する。保護絶縁膜１４としては、例えば、シリ
コン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが
挙げられる。Next, in a third step, a protective insulating film 14 is formed over the peripheral portion of the lower electrode 13 and over the semiconductor substrate 11. In the present embodiment, an insulating material film is deposited on a substrate by sputtering, and photolithography and dry etching are performed to form a protective insulating film 1.
4 is formed. Examples of the protective insulating film 14 include a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
【００３６】次に、第４の工程で、下層電極１３の上か
ら保護絶縁膜１４の上に亘る容量絶縁膜１５を形成す
る。本実施形態では、基板上にＳｒＴｉＯ3膜をスパッ
タリングによって堆積し、フォトリソグラフィおよびエ
ッチングを行なうことによって容量絶縁膜１５を形成す
る。容量絶縁膜１５の形成は、スパッタリング法、ＰＶ
Ｄ法、ＣＶＤ法などの周知の方法で行なわれる。Next, in a fourth step, a capacitance insulating film 15 extending from above the lower electrode 13 to above the protective insulating film 14 is formed. In the present embodiment, a capacitor insulating film 15 is formed by depositing an SrTiO 3 film on a substrate by sputtering, and performing photolithography and etching. The capacitive insulating film 15 is formed by sputtering, PV
This is performed by a known method such as a D method or a CVD method.
【００３７】容量絶縁膜１５としては、ＳｉＯ2、Ｓｉ3
Ｎ4等の絶縁性材料膜が用いられる。特に、比誘電率の
高い結晶性絶縁体（高誘電性材料および強誘電性材料：
Ｔａ 2Ｏ5、ＴｉＯ2、ＺｒＯ2、ＺｎＯ2、ＳｒＴｉＯ3、
（Ｂａ，Ｓｒ）ＴｉＯ3等）からなる絶縁性材料膜が好
ましい。このことによって、容量素子の容量値を大きく
することができる。本実施形態では、容量絶縁膜１５を
形成する際にイオンミリング法を用いてエッチングが行
なわれる。イオンミリング法は物理的加工法であり、化
学エッチングが困難な結晶性絶縁体からなる容量絶縁膜
をパターニングする場合に用いられる。従って、イオン
ミリング法を用いれば、比誘電率の高い結晶性絶縁体か
らなる容量絶縁膜を用いることができる。The capacitance insulating film 15 is made of SiOTwo, SiThree
NFourAnd the like. In particular, the relative permittivity
High crystalline insulator (high dielectric and ferroelectric materials:
Ta TwoOFive, TiOTwo, ZrOTwo, ZnOTwo, SrTiOThree,
(Ba, Sr) TiOThreeEtc.) are preferred.
Good. This increases the capacitance value of the capacitive element
can do. In the present embodiment, the capacitance insulating film 15 is
Etching is performed using ion milling during formation.
Be done. The ion milling method is a physical processing method.
Insulating film made of crystalline insulator which is difficult to etch
Is used for patterning. Therefore, the ion
If the milling method is used, a crystalline insulator with a high dielectric constant can be used.
A capacitor insulating film made of such a material can be used.
【００３８】特に、ペロブスカイト結晶構造を有する結
晶性絶縁体からなる容量絶縁膜を用いることが好まし
い。ペロブスカイト結晶構造を有する結晶性絶縁体は高
誘電性を示し、且つ、フッ素系ガスによってエッチング
されない。このため、以下に述べる上層電極１６の形成
の際に、フッ素系ガスを用いたエッチングを行なって
も、容量絶縁膜の膜厚の減少、および容量絶縁膜の損傷
を防止できる。従って、容量絶縁膜のリーク電流の増加
を抑制することができ、より動作の安定な容量素子を得
ることができる。ペロブスカイト結晶構造を有する結晶
性絶縁体としては、例えば、ＳｒＴｉＯ3、（Ｂａ，Ｓ
ｒ）ＴｉＯ3等が挙げられる。In particular, it is preferable to use a capacitive insulating film made of a crystalline insulator having a perovskite crystal structure. A crystalline insulator having a perovskite crystal structure has high dielectric properties and is not etched by a fluorine-based gas. Therefore, even when etching using a fluorine-based gas is performed during the formation of the upper electrode 16 described below, a decrease in the thickness of the capacitor insulating film and damage to the capacitor insulating film can be prevented. Therefore, an increase in leakage current of the capacitor insulating film can be suppressed, and a capacitor with more stable operation can be obtained. Examples of the crystalline insulator having a perovskite crystal structure include SrTiO 3 , (Ba, S
r) TiO 3 and the like.
【００３９】次に、第５の工程で、容量絶縁膜１５の上
に導電性金属膜からなる上層電極１６を形成する。本実
施形態では、容量絶縁膜１５上に導電性金属膜（ＷＳｉ
2膜）を堆積し、導電性金属膜の上にレジスト膜を形成
した後、ドライエッチングの際に容量絶縁膜１５の凹部
Ｕ1の底面の端部Ｂ1と上層電極１６とが離間して設けら
れるようにフォトリソグラフィおよびドライエッチング
を行なうことによって上層電極１６を形成する。導電性
金属膜の堆積は、スパッタリング法、ＰＶＤ法、ＣＶＤ
法などの周知の方法で行なわれる。Next, in a fifth step, an upper electrode 16 made of a conductive metal film is formed on the capacitance insulating film 15. In the present embodiment, a conductive metal film (WSi
Depositing a 2 layer), after forming a resist film on the conductive metal film, and the end portion B 1 and the upper electrode 16 of the bottom surface of the recess U 1 of the capacitor insulating film 15 during the dry etching is separated The upper electrode 16 is formed by performing photolithography and dry etching as provided. The conductive metal film is deposited by sputtering, PVD, CVD
This is performed by a known method such as a method.
【００４０】上述のように、保護絶縁膜１４は、開口部
を囲む領域、すなわち、下層電極１３の周縁部の上面を
覆う領域に設けられており、容量絶縁膜１５がエッチン
グされる領域の下に位置するので、エッチングによって
容量絶縁膜１５を形成する際にイオンミリング法などの
物理的加工法を用いてエッチングを行なっても、下層電
極１３がエッチングされることが防止される。As described above, the protective insulating film 14 is provided in the region surrounding the opening, that is, in the region covering the upper surface of the peripheral portion of the lower electrode 13, and under the region where the capacitive insulating film 15 is etched. Therefore, even when etching is performed using a physical processing method such as an ion milling method when forming the capacitance insulating film 15 by etching, the lower electrode 13 is prevented from being etched.
【００４１】[0041]
【発明の効果】本発明によれば、容量絶縁膜の凹部の底
面の端部と離間して第２電極を設けることによって、容
量絶縁膜のうち第２電極の下方に位置する部分のみが容
量素子の容量値に寄与する。容量絶縁膜のうち第２電極
の下方に位置する部分の膜厚はほぼ均一であるので、容
量値を正確に見積もることができる。従って、ほぼ設計
通りの容量値を有する容量素子が容易に得られる。According to the present invention, by providing the second electrode at a distance from the end of the bottom surface of the concave portion of the capacitor insulating film, only the portion of the capacitor insulating film located below the second electrode is provided with the capacitor. It contributes to the capacitance value of the element. Since the thickness of the portion of the capacitor insulating film located below the second electrode is substantially uniform, the capacitance value can be accurately estimated. Therefore, a capacitance element having a capacitance value substantially as designed can be easily obtained.
【００４２】また、容量絶縁膜の凹部の底面の端部と離
間して第２電極を設けることによって、凹部の底面の端
部で容量絶縁膜に亀裂などが生じても、第２電極が亀裂
に侵入した状態で設けられることはない。このため、こ
のような亀裂がリーク電流経路となる不具合がなく、第
１電極と第２電極とがショートするという不具合も発生
しない。Further, by providing the second electrode at a distance from the bottom end of the concave portion of the capacitive insulating film, even if a crack or the like occurs in the capacitive insulating film at the bottom end of the concave portion, the second electrode is not cracked. It will not be provided in a state where it has penetrated. Therefore, there is no problem that such a crack becomes a leak current path, and there is no problem that the first electrode and the second electrode are short-circuited.
【図１】図１は、実施形態１の容量素子の構造を示す模
式的な断面図である。FIG. 1 is a schematic cross-sectional view illustrating a structure of a capacitive element according to a first embodiment.
【図２】図２（ａ）は、従来の容量素子を示す断面図で
あり、図２（ｂ）は、図２（ａ）中の矢印Ｔが指す部分
の拡大図である。FIG. 2A is a cross-sectional view illustrating a conventional capacitive element, and FIG. 2B is an enlarged view of a portion indicated by an arrow T in FIG. 2A.
【図３】図３は、従来の容量素子の構造を示す模式的な
断面図である。FIG. 3 is a schematic cross-sectional view showing a structure of a conventional capacitive element.
【図４】図４（ａ）は、従来の容量素子において、保護
絶縁膜が垂直の断面形状を有している場合の容量絶縁膜
の凹部Ｕ2の底面の端部Ｂ2の拡大図であり、図４（ｂ）
は、従来の容量素子において、保護絶縁膜が逆テーパー
状の断面形状を有している場合の容量絶縁膜の凹部Ｕ2
の底面の端部Ｂ2の拡大図である。[4] FIG. 4 (a), in a conventional capacitor element, an enlarged view of an end portion B 2 of the bottom surface of the recess U 2 of the capacitor insulating film when the protective insulating film has a vertical cross-sectional shape Yes, FIG. 4 (b)
In the conventional capacitive element, the concave portion U 2 of the capacitive insulating film when the protective insulating film has an inversely tapered cross-sectional shape.
Is an enlarged view of an end portion B 2 of the bottom surface of the.
１０、１００、２００ 容量素子 １１、１０１、２０１ 半導体基板 １２、１０２、２０２ 保護膜 １３、１０３、２０３ 下層電極 １４、１０４、２０４ 保護絶縁膜 １５、１０５、２０５ 容量絶縁膜 １５ｔ、１０５ｔ、２０５ｔ 容量絶縁膜のエッチング
端面 １６、１０６、２０６ 上層電極10, 100, 200 Capacitance element 11, 101, 201 Semiconductor substrate 12, 102, 202 Protective film 13, 103, 203 Lower electrode 14, 104, 204 Protective insulating film 15, 105, 205 Capacitive insulating film 15t, 105t, 205t Capacity Etched end face of insulating film 16, 106, 206 Upper electrode
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AA00 AA01 AB03 AC03 AC08 AE01 AE02 AE03 AH01 AH03 AJ01 AJ02 AJ04 5E082 AB03 BC36 BC38 EE05 EE11 EE23 EE37 FF05 FG03 FG26 FG27 FG42 FG46 FG54 HH43 KK01 LL02 5F038 AC02 AC05 AC15 EZ20 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AA00 AA01 AB03 AC03 AC08 AE01 AE02 AE03 AH01 AH03 AJ01 AJ02 AJ04 5E082 AB03 BC36 BC38 EE05 EE11 EE23 EE37 FF05 FG03 FG26 FG27 FG42 FG46 FG46 FG46 AC02
Claims (6)
面を有する第１電極と、 第１面および上記第１面に対向する第２面を有し、上記
第２面が上記第１電極の第１面と接するように設けら
れ、上記第１面に凹部を有する容量絶縁膜と、 第１面および上記第１面に対向する第２面を有し、上記
第２面が上記凹部の底面と接するように配置され、上記
凹部の底面の端部とは離間して設けられた第２電極と、
を備える容量素子。A first surface facing the first surface and a second surface facing the first surface;
A first electrode having a first surface, a first surface and a second surface facing the first surface, wherein the second surface is provided so as to be in contact with the first surface of the first electrode; A first surface and a second surface facing the first surface, wherein the second surface is disposed so as to be in contact with the bottom surface of the recess, and an end of the bottom surface of the recess. A second electrode provided at a distance from
A capacitive element comprising:
記凹部よりも広い凹部を有することを特徴とする容量素
子。2. The capacitive element according to claim 1, wherein the first surface of the first electrode has a concave portion wider than the concave portion of the first surface of the capacitive insulating film.
の第１面の上記凹部よりも広い開口部が形成された保護
絶縁膜をさらに備え、 上記容量絶縁膜は、上記開口部内の上記第１電極の第１
面に位置する部分から上記開口部を囲む部分に亘る領域
上に設けられていることを特徴とする容量素子。3. The protection device according to claim 1, wherein an opening is provided on the first surface of the first electrode and is wider than the recess on the first surface of the capacitance insulating film. An insulating film is further provided, wherein the capacitive insulating film is a first electrode of the first electrode in the opening.
A capacitor element provided over a region extending from a portion located on a surface to a portion surrounding the opening.
いて、 上記容量絶縁膜は、結晶性絶縁体から形成されているこ
とを特徴とする容量素子。4. The capacitive element according to claim 2, wherein the capacitive insulating film is formed from a crystalline insulator.
ことを特徴とする容量素子。5. The capacitive element according to claim 4, wherein the crystalline insulator has a perovskite crystal structure.
あることを特徴とする容量素子。6. The capacitor according to claim 4, wherein the crystalline oxide is an oxide of tantalum or titanium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310231A JP2002118233A (en) | 2000-10-11 | 2000-10-11 | Capacitance element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310231A JP2002118233A (en) | 2000-10-11 | 2000-10-11 | Capacitance element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118233A true JP2002118233A (en) | 2002-04-19 |
Family
ID=18790227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000310231A Pending JP2002118233A (en) | 2000-10-11 | 2000-10-11 | Capacitance element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002118233A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003775A (en) * | 2008-06-19 | 2010-01-07 | Taiyo Yuden Co Ltd | Thin-film capacitor and method of manufacturing the same |
| JPWO2021053867A1 (en) * | 2019-09-17 | 2021-03-25 |
-
2000
- 2000-10-11 JP JP2000310231A patent/JP2002118233A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003775A (en) * | 2008-06-19 | 2010-01-07 | Taiyo Yuden Co Ltd | Thin-film capacitor and method of manufacturing the same |
| JPWO2021053867A1 (en) * | 2019-09-17 | 2021-03-25 | ||
| JP7205638B2 (en) | 2019-09-17 | 2023-01-17 | 株式会社村田製作所 | semiconductor equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897454B2 (en) | Metal-insulator-metal capacitor and fabrication method thereof | |
| US20020056863A1 (en) | Capacitor and method for forming the same | |
| US6399974B1 (en) | Semiconductor memory device using an insulator film for the capacitor of the memory cell and method for manufacturing the same | |
| KR19980087544A (en) | Semiconductor device having metal-insulator-metal capacitor and method of manufacturing the same | |
| JP2009071241A (en) | Semiconductor device, and manufacturing method thereof | |
| KR20010072659A (en) | Method for producing semiconductor components | |
| KR19980032122A (en) | Semiconductor device, manufacturing method and sputtering device | |
| US7105417B2 (en) | Method for fabricating capacitor of semiconductor device | |
| US20090134440A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002324896A (en) | Method for manufacturing ferroelectric capacitor of semiconductor device | |
| US20050082589A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP3820003B2 (en) | Thin film capacitor manufacturing method | |
| US6040616A (en) | Device and method of forming a metal to metal capacitor within an integrated circuit | |
| JP2002118233A (en) | Capacitance element | |
| JP2000091540A (en) | Manufacture of capacitor and structure of the capacitor | |
| KR100270960B1 (en) | Capacitor of semiconductor intergrated circuit and method for fabricating the same | |
| KR100556535B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20000017148A (en) | Semiconductor device and its manufacturing method | |
| US20050236658A1 (en) | Semiconductor device and production method therefor | |
| KR20010069118A (en) | The method of fabricating cylindrical capacitor having hemi-spherical grain on its inner surface | |
| JPH06112485A (en) | Thin film transistor array | |
| US6552379B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100445059B1 (en) | Method of fabricating capacitor of semiconductor device for improving physical property of capacitor bottom electrode | |
| KR100527868B1 (en) | MIM capacitor with high capacitance and fabricating method thereof | |
| JPH05190767A (en) | Semiconductor device |