JP2002112258A - ノイズ低減装置およびその方法、並びに画像記録再生装置 - Google Patents
ノイズ低減装置およびその方法、並びに画像記録再生装置Info
- Publication number
- JP2002112258A JP2002112258A JP2000293947A JP2000293947A JP2002112258A JP 2002112258 A JP2002112258 A JP 2002112258A JP 2000293947 A JP2000293947 A JP 2000293947A JP 2000293947 A JP2000293947 A JP 2000293947A JP 2002112258 A JP2002112258 A JP 2002112258A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- image
- noise reduction
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】画像データを復号して再生する際、フリップの
文字や、テロップのまわりなどに発生するモスキートノ
イズを、画像のボケを抑えつつ低減させることができる
ノイズ低減装置およびその方法、並びに画像記録再生装
置を提供する。 【解決手段】ＭＰＥＧ方式に基づいて圧縮し符号化した
画像データを生成するＭＰＥＧエンコーダ４３を備え、
圧縮した画像データを所定のビットストリームとして光
ディスク２に記録する記録系４し、光ディスク２に記録
された圧縮データをＭＰＥＧ方式に従って復号するＭＰ
ＥＧデコーダ５４を備えた再生系５を有する画像記録再
生装置１において、ＭＰＥＧデコーダ５４の復号信号を
受けて、２次元のハイパスフィルタと所定の閾値を用い
て画像のエッジが検出し、検出の結果、エッジと判断さ
れなかった領域に対して注目画素に隣り合う画素を含む
たとえば９画素のデータの中央値を出力するノイズ低減
装置５５を設ける。
文字や、テロップのまわりなどに発生するモスキートノ
イズを、画像のボケを抑えつつ低減させることができる
ノイズ低減装置およびその方法、並びに画像記録再生装
置を提供する。 【解決手段】ＭＰＥＧ方式に基づいて圧縮し符号化した
画像データを生成するＭＰＥＧエンコーダ４３を備え、
圧縮した画像データを所定のビットストリームとして光
ディスク２に記録する記録系４し、光ディスク２に記録
された圧縮データをＭＰＥＧ方式に従って復号するＭＰ
ＥＧデコーダ５４を備えた再生系５を有する画像記録再
生装置１において、ＭＰＥＧデコーダ５４の復号信号を
受けて、２次元のハイパスフィルタと所定の閾値を用い
て画像のエッジが検出し、検出の結果、エッジと判断さ
れなかった領域に対して注目画素に隣り合う画素を含む
たとえば９画素のデータの中央値を出力するノイズ低減
装置５５を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化された画像
データの復号化時に生じるモスキート（リンギング）ノ
イズを低減するためのノイズ低減装置およびその方法、
並びに画像記録再生装置に関するものである。
データの復号化時に生じるモスキート（リンギング）ノ
イズを低減するためのノイズ低減装置およびその方法、
並びに画像記録再生装置に関するものである。
【０００２】
【従来の技術】これまで、ＶＨＳなどのビデオテープレ
コーダがかなり普及しているが、頭だしなどのランダム
アクセス性能等に難があることから、近年では、ＤＶＤ
−ＲＡＭやＤＶＤ−ＲＷなどの光ディスクメディアや、
ハードディスクに録画できる装置が実用に供されてい
る。
コーダがかなり普及しているが、頭だしなどのランダム
アクセス性能等に難があることから、近年では、ＤＶＤ
−ＲＡＭやＤＶＤ−ＲＷなどの光ディスクメディアや、
ハードディスクに録画できる装置が実用に供されてい
る。
【０００３】しかしこれらは、画像データを記録するに
は記録容量が少ないことから、長時間録画のためには低
レートでリアルタイムに圧縮して保存する必要がある。
は記録容量が少ないことから、長時間録画のためには低
レートでリアルタイムに圧縮して保存する必要がある。
【０００４】たとえば、ビデオＣＤなどにおいては、Ｉ
ＳＯ（国際標準化機構）のに設立されたＭＰＥＧ(Movin
g Picture Coding Expert Group)による国際標準化作業
の結果として提唱された画像情報の高能率符号化方式、
すなわちＭＰＥＧ１方式やＭＰＥＧ２方式に基づいて、
低レートの圧縮を行い、圧縮したデータをリアルタイム
に復号して再生する際、フリップの文字や、テロップの
まわりなどにモスキートノイズが発生し、画質を著しく
低下させている。
ＳＯ（国際標準化機構）のに設立されたＭＰＥＧ(Movin
g Picture Coding Expert Group)による国際標準化作業
の結果として提唱された画像情報の高能率符号化方式、
すなわちＭＰＥＧ１方式やＭＰＥＧ２方式に基づいて、
低レートの圧縮を行い、圧縮したデータをリアルタイム
に復号して再生する際、フリップの文字や、テロップの
まわりなどにモスキートノイズが発生し、画質を著しく
低下させている。
【０００５】
【発明が解決しようとする課題】ところが、従来、ＤＶ
Ｄ−ＲＡＭや、ＤＶＤ−ＲＷ、ハードディスクを使った
画像記録再生装置では、モスキートノイズを低減させる
ような回路を持たず、そのまま出力していた。また、イ
ンターレースの画像に対して、縦方向のフィルタリング
を含む処理を行った場合、線が２つに割れたように見え
ることがあった。
Ｄ−ＲＡＭや、ＤＶＤ−ＲＷ、ハードディスクを使った
画像記録再生装置では、モスキートノイズを低減させる
ような回路を持たず、そのまま出力していた。また、イ
ンターレースの画像に対して、縦方向のフィルタリング
を含む処理を行った場合、線が２つに割れたように見え
ることがあった。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、画像データを復号して再生する
際、フリップの文字や、テロップのまわりなどに発生す
るモスキートノイズを、画像のボケを抑えつつ低減させ
ることができるノイズ低減装置およびその方法、並びに
画像記録再生装置を提供することにある。
のであり、その目的は、画像データを復号して再生する
際、フリップの文字や、テロップのまわりなどに発生す
るモスキートノイズを、画像のボケを抑えつつ低減させ
ることができるノイズ低減装置およびその方法、並びに
画像記録再生装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、所定の方式で符号化された画像データを
復号したデータのモスキートノイズを低減する処理を行
うノイズ低減装置であって、復号画像データを受けて当
該画像のエッジを検出し、検出の結果、エッジと判断さ
れなかった領域に対して注目画素に隣り合う画素を含む
複数画素のデータの中央値を得、当該中央値を復号画像
データとして出力する処理手段を有する。
め、本発明は、所定の方式で符号化された画像データを
復号したデータのモスキートノイズを低減する処理を行
うノイズ低減装置であって、復号画像データを受けて当
該画像のエッジを検出し、検出の結果、エッジと判断さ
れなかった領域に対して注目画素に隣り合う画素を含む
複数画素のデータの中央値を得、当該中央値を復号画像
データとして出力する処理手段を有する。
【０００８】また、本発明では、フレームメモリをさら
に有し、上記処理手段は、上記中央値が得られた画像デ
ータを上記フレームメモリに複数フレーム分蓄え、さら
に中央値が得られた画像データを含めて複数フレーム分
の各同一位置の画素データの中央値を出力する。
に有し、上記処理手段は、上記中央値が得られた画像デ
ータを上記フレームメモリに複数フレーム分蓄え、さら
に中央値が得られた画像データを含めて複数フレーム分
の各同一位置の画素データの中央値を出力する。
【０００９】また、本発明では、上記処理手段は、要素
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。
プロセッサを１次元的に多並列にしたＳＩＭＤ制御プロ
セッサを有する。
【００１０】また、本発明では、上記要素プロセッサを
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
【００１１】また、本発明は、所定の方式で符号化され
た画像データを復号したデータのモスキートノイズを低
減する処理を行うノイズ低減方法であって、復号画像デ
ータを受けて当該画像のエッジを検出し、検出の結果、
エッジと判断されなかった領域に対して注目画素に隣り
合う画素を含む複数画素のデータの中央値を復号画像デ
ータとして出力する。
た画像データを復号したデータのモスキートノイズを低
減する処理を行うノイズ低減方法であって、復号画像デ
ータを受けて当該画像のエッジを検出し、検出の結果、
エッジと判断されなかった領域に対して注目画素に隣り
合う画素を含む複数画素のデータの中央値を復号画像デ
ータとして出力する。
【００１２】また、本発明では、上記中央値が得られた
画像データをフレームメモリに複数２フレーム分蓄え、
さらに中央値が得られた画像データを含めて複数フレー
ム分の各同一位置の画素データの中央値を出力する。
画像データをフレームメモリに複数２フレーム分蓄え、
さらに中央値が得られた画像データを含めて複数フレー
ム分の各同一位置の画素データの中央値を出力する。
【００１３】また、本発明の画像記録再生装置は、入力
画像データを所定の方式に従って符号化する符号化回路
と、上記符号化回路で符号化された画像データが記録さ
れる記録媒体と、上記記録媒体から再生された画像デー
タを所定の方式に従って復号する復号回路と、上記復号
回路による復号画像データを受けて当該画像のエッジを
検出し、検出の結果、エッジと判断されなかった領域に
対して注目画素に隣り合う画素を含む複数画素のデータ
の中央値を得、当該中央値を復号画像データとして出力
するノイズ低減装置とを有する。
画像データを所定の方式に従って符号化する符号化回路
と、上記符号化回路で符号化された画像データが記録さ
れる記録媒体と、上記記録媒体から再生された画像デー
タを所定の方式に従って復号する復号回路と、上記復号
回路による復号画像データを受けて当該画像のエッジを
検出し、検出の結果、エッジと判断されなかった領域に
対して注目画素に隣り合う画素を含む複数画素のデータ
の中央値を得、当該中央値を復号画像データとして出力
するノイズ低減装置とを有する。
【００１４】また、本発明では、上記ノイズ低減装置
は、フレームメモリを有し、上記中央値が得られた画像
データを上記フレームメモリに複数フレーム分蓄え、さ
らに中央値が得られた画像データを含めて複数フレーム
分の各同一位置の画素データの中央値を出力する。
は、フレームメモリを有し、上記中央値が得られた画像
データを上記フレームメモリに複数フレーム分蓄え、さ
らに中央値が得られた画像データを含めて複数フレーム
分の各同一位置の画素データの中央値を出力する。
【００１５】また、本発明では、上記ノイズ低減装置
は、要素プロセッサを１次元的に多並列にしたＳＩＭＤ
制御プロセッサを有する。
は、要素プロセッサを１次元的に多並列にしたＳＩＭＤ
制御プロセッサを有する。
【００１６】また、本発明では、上記要素プロセッサを
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
１次元的に多並列したＳＩＭＤ制御プロセッサは、ビッ
ト処理である。
【００１７】本発明によれば、たとえば処理手段におい
て、復号画像データを受けて当該画像のエッジ検出が行
われる。そして、検出の結果、エッジと判断されなかっ
た領域に対して、注目画素に隣り合う画素を含む複数画
素、たとえば９画素のデータの中央値が得られ、当該中
央値が復号画像データとして出力される。これにより、
たとえばビデオＣＤなどの低レートのたとえばＭＰＥＧ
方式に従って圧縮をリアルタイムに行い符号化したデー
タを復号して再生する際、フリップの文字や、テロップ
のまわりなどに発生するモスキートノイズを画像をぼか
すことなく低減させることが可能となる。また、インタ
ーレースのまま処理しても線が２つに割れることがな
い。
て、復号画像データを受けて当該画像のエッジ検出が行
われる。そして、検出の結果、エッジと判断されなかっ
た領域に対して、注目画素に隣り合う画素を含む複数画
素、たとえば９画素のデータの中央値が得られ、当該中
央値が復号画像データとして出力される。これにより、
たとえばビデオＣＤなどの低レートのたとえばＭＰＥＧ
方式に従って圧縮をリアルタイムに行い符号化したデー
タを復号して再生する際、フリップの文字や、テロップ
のまわりなどに発生するモスキートノイズを画像をぼか
すことなく低減させることが可能となる。また、インタ
ーレースのまま処理しても線が２つに割れることがな
い。
【００１８】
【発明の実施の形態】図１は、本発明に係るノイズ低減
装置を採用した画像記録再生装置の一実施形態を示すブ
ロック図である。
装置を採用した画像記録再生装置の一実施形態を示すブ
ロック図である。
【００１９】この画像記録再生装置１は、図１に示すよ
うに、記録媒体としての光ディスク２、光ディスク２に
対するデータの記録、再生のためのアクセスを行うピッ
クアップ３、画像データの記録系４、および画像データ
の再生系５を主構成要素として有している。
うに、記録媒体としての光ディスク２、光ディスク２に
対するデータの記録、再生のためのアクセスを行うピッ
クアップ３、画像データの記録系４、および画像データ
の再生系５を主構成要素として有している。
【００２０】記録系４は、アナログ／ディジタル（Ａ／
Ｄ）変換回路４１、ＮＴＳＣ(National Television Sys
tem Committe) デコーダ４２、ＭＰＥＧエンコーダ４
３、ＥＣＣ(Error Correction Codes)エンコーダ４４、
ＥＴＦ（Eigth To Fourteen;8-14) 変調回路４５、およ
びＲＦアンプ４６により構成されている。
Ｄ）変換回路４１、ＮＴＳＣ(National Television Sys
tem Committe) デコーダ４２、ＭＰＥＧエンコーダ４
３、ＥＣＣ(Error Correction Codes)エンコーダ４４、
ＥＴＦ（Eigth To Fourteen;8-14) 変調回路４５、およ
びＲＦアンプ４６により構成されている。
【００２１】Ａ／Ｄ変換回路４１は、入力端子ＴINから
入力される、たとえばＮＴＳＣ方式のアナログ画像信号
をディジタル信号に変換して、ＮＴＳＣデコーダ４２に
出力する。
入力される、たとえばＮＴＳＣ方式のアナログ画像信号
をディジタル信号に変換して、ＮＴＳＣデコーダ４２に
出力する。
【００２２】ＮＴＳＣデコーダ４２は、Ａ／Ｄ変換回路
４１から入力したＮＴＳＣ方式のディジタル画像信号を
輝度信号とクロマ信号とに分離し、画像データに対する
伸張処理を施して、ＭＰＥＧエンコーダ４３に出力す
る。
４１から入力したＮＴＳＣ方式のディジタル画像信号を
輝度信号とクロマ信号とに分離し、画像データに対する
伸張処理を施して、ＭＰＥＧエンコーダ４３に出力す
る。
【００２３】ＭＰＥＧエンコーダ４３は、ＮＴＳＣデコ
ーダ４２からの画像データに対してＤＣＴ(Discrete Co
sine Transform) 符号化処理を施し、ＭＰＥＧ方式の画
像データを生成し、ＥＣＣエンコーダ４４に出力する。
このとき、ＭＰＥＧエンコーダ４３は、たとえば量子化
スケール等の符号化情報を画像データに付加してビット
ストリームとする。
ーダ４２からの画像データに対してＤＣＴ(Discrete Co
sine Transform) 符号化処理を施し、ＭＰＥＧ方式の画
像データを生成し、ＥＣＣエンコーダ４４に出力する。
このとき、ＭＰＥＧエンコーダ４３は、たとえば量子化
スケール等の符号化情報を画像データに付加してビット
ストリームとする。
【００２４】ＥＣＣエンコーダ４４は、ＭＰＥＧエンコ
ーダ４３からのビットストリームに対してエラーコレク
ションコードを付加し、８−１４変調回路４５に出力す
る。
ーダ４３からのビットストリームに対してエラーコレク
ションコードを付加し、８−１４変調回路４５に出力す
る。
【００２５】８−１４変調回路４５は、ＥＣＣエンコー
ダ４４からのビットストリームに対して８−１４変調等
の処理を施し、ＲＦアンプ４５に出力する。
ダ４４からのビットストリームに対して８−１４変調等
の処理を施し、ＲＦアンプ４５に出力する。
【００２６】ＲＦアンプ４６は、８−１４変調回路４５
からのビットストリームを増幅して光ピックアップ３に
出力する。
からのビットストリームを増幅して光ピックアップ３に
出力する。
【００２７】そして、画像記録再生装置１の記録系４
は、光ディスク２に光ピックアップ３を介して画像を示
すビットストリームを記録する。
は、光ディスク２に光ピックアップ３を介して画像を示
すビットストリームを記録する。
【００２８】また、再生系５は、ＲＦアンプ５１、８−
１４復調回路５２、ＥＣＣデコーダ５３、ＭＰＥＧデコ
ーダ５４、ノイズ低減装置５５、画質補正回路５６、Ｎ
ＴＳＣエンコーダ５７、ディジタル／アナログ（Ｄ／
Ａ）変換回路５８により構成されている。
１４復調回路５２、ＥＣＣデコーダ５３、ＭＰＥＧデコ
ーダ５４、ノイズ低減装置５５、画質補正回路５６、Ｎ
ＴＳＣエンコーダ５７、ディジタル／アナログ（Ｄ／
Ａ）変換回路５８により構成されている。
【００２９】ＲＦアンプ５１は、光ピックアップ３で検
出した光ディスク２からの画像データを増幅して、８−
１４復調回路５２に出力する。
出した光ディスク２からの画像データを増幅して、８−
１４復調回路５２に出力する。
【００３０】８−１４復調回路５２は、ＲＦアンプ５１
からの画像データに対して８−１４復調処理を施して、
ＥＣＣデコーダ５３に出力する。
からの画像データに対して８−１４復調処理を施して、
ＥＣＣデコーダ５３に出力する。
【００３１】ＥＣＣデコーダ５３は、８−１４復調回路
５２からの画像データに所定のデコード処理を施し、上
述のＥＣＣエンコーダ４４で付加したエラーコレクショ
ンコードを用いてエラーコレクション処理を行い、ＭＰ
ＥＧデコーダ５４に出力する。
５２からの画像データに所定のデコード処理を施し、上
述のＥＣＣエンコーダ４４で付加したエラーコレクショ
ンコードを用いてエラーコレクション処理を行い、ＭＰ
ＥＧデコーダ５４に出力する。
【００３２】ＭＰＥＧデコーダ５４は、ＥＣＣデコーダ
５３からのＭＰＥＧ方式の画像データに所定のデコード
処理を施し、復号データをノイズ低減装置５５に出力す
る。
５３からのＭＰＥＧ方式の画像データに所定のデコード
処理を施し、復号データをノイズ低減装置５５に出力す
る。
【００３３】ノイズ低減装置５５は、フィルタリング処
理を行うことで、ＭＰＥＧデコーダ５４からの復号画像
データに対してモスキートノイズ低減処理を施す。ノイ
ズ低減装置５５は、後で詳述するように、たとえば２次
元のハイパスフィルタと所定の閾値に基づいて画像のエ
ッジを検出し、検出の結果、エッジと判断されなかった
領域に対して注目画素に隣り合う画素を含む複数（本実
施形態では、９）画素のデータの中央値を復号画像デー
タとして出力する。この場合、ノイズ低減装置５５は、
後述するように、たとえばフレームメモリに２フレーム
分蓄え、かつ、この処理により抽出された画像を含めて
３フレーム分の各同一位置の画素データの中央値を出力
する。ノイズ低減装置５５は、このようなノイズ低減処
理が施された画像データを画質補正回路５６に出力す
る。
理を行うことで、ＭＰＥＧデコーダ５４からの復号画像
データに対してモスキートノイズ低減処理を施す。ノイ
ズ低減装置５５は、後で詳述するように、たとえば２次
元のハイパスフィルタと所定の閾値に基づいて画像のエ
ッジを検出し、検出の結果、エッジと判断されなかった
領域に対して注目画素に隣り合う画素を含む複数（本実
施形態では、９）画素のデータの中央値を復号画像デー
タとして出力する。この場合、ノイズ低減装置５５は、
後述するように、たとえばフレームメモリに２フレーム
分蓄え、かつ、この処理により抽出された画像を含めて
３フレーム分の各同一位置の画素データの中央値を出力
する。ノイズ低減装置５５は、このようなノイズ低減処
理が施された画像データを画質補正回路５６に出力す
る。
【００３４】画質補正回路５６は、ノイズ低減装置５５
からの画像データに対して画質補正処理、たとえば輪郭
補正処理等の画質補正処理を施し、ＮＴＳＣエンコーダ
５７に出力する。
からの画像データに対して画質補正処理、たとえば輪郭
補正処理等の画質補正処理を施し、ＮＴＳＣエンコーダ
５７に出力する。
【００３５】ＮＴＳＣエンコーダ５７は、画質補正回路
５６からの画像データに対して所定のエンコード処理を
施して、ＮＴＳＣ方式に準拠した画像データを得、Ｄ／
Ａ変換回路５８に出力する。
５６からの画像データに対して所定のエンコード処理を
施して、ＮＴＳＣ方式に準拠した画像データを得、Ｄ／
Ａ変換回路５８に出力する。
【００３６】Ｄ／Ａ変換回路５８は、ＮＴＳＣエンコー
ダ５７からのＮＴＳＣ方式の画像データをディジタル信
号からアナログ信号に変換して、出力端子ＴOUT に出力
する。
ダ５７からのＮＴＳＣ方式の画像データをディジタル信
号からアナログ信号に変換して、出力端子ＴOUT に出力
する。
【００３７】次に、ノイズ低減装置５５の具体的な構成
例および機能について、図面に関連付けて説明する。
例および機能について、図面に関連付けて説明する。
【００３８】図２は、図１のノイズ低減装置５５の構成
例を示すブロック図である。
例を示すブロック図である。
【００３９】ノイズ低減装置５５は、、図２に示すよう
に、モスキートノイズ低減処理を行う処理手段としての
ディジタルシグナルプロセッサ（ＤＳＰ）５５１、およ
び１フレーム分の画像データを保存し、遅延させるため
のメモリ（ＭＥＭ１）５５２、メモリ（ＭＥＭ２）５５
３を主構成要素として有している。
に、モスキートノイズ低減処理を行う処理手段としての
ディジタルシグナルプロセッサ（ＤＳＰ）５５１、およ
び１フレーム分の画像データを保存し、遅延させるため
のメモリ（ＭＥＭ１）５５２、メモリ（ＭＥＭ２）５５
３を主構成要素として有している。
【００４０】画像データの入力ラインがＤＳＰ５５１の
第１入力端子（Ｉ１）に接続されている。メモリ（ＭＥ
Ｍ１）５５２の入力端子がＤＳＰ５５１の第２出力端子
（Ｏ２）に接続され、メモリ５５２の出力端子がＤＳＰ
１１の第３入力端子（Ｉ３）、およびメモリ（ＭＥＭ
２）５５３の入力端子に接続されている。メモリ５５３
の出力端子がＤＳＰ５５１の第２入力端子（Ｉ２）に接
続されている。そして、ＤＳＰ５５１は、モスキートノ
イズ低減処理を行った後のデータを第１出力端子（Ｏ
１）から出力する。
第１入力端子（Ｉ１）に接続されている。メモリ（ＭＥ
Ｍ１）５５２の入力端子がＤＳＰ５５１の第２出力端子
（Ｏ２）に接続され、メモリ５５２の出力端子がＤＳＰ
１１の第３入力端子（Ｉ３）、およびメモリ（ＭＥＭ
２）５５３の入力端子に接続されている。メモリ５５３
の出力端子がＤＳＰ５５１の第２入力端子（Ｉ２）に接
続されている。そして、ＤＳＰ５５１は、モスキートノ
イズ低減処理を行った後のデータを第１出力端子（Ｏ
１）から出力する。
【００４１】ＤＳＰ５５１は、内部のメモリに、入力端
子Ｉ１へのデータを３ライン分蓄えておく。また、ＤＳ
Ｐ５５１は、内部のメモリに、入力端子Ｉ２，Ｉ３への
データを蓄えておく。
子Ｉ１へのデータを３ライン分蓄えておく。また、ＤＳ
Ｐ５５１は、内部のメモリに、入力端子Ｉ２，Ｉ３への
データを蓄えておく。
【００４２】ＤＳＰ５５１は、リニアアレイ（線型配
列）型ＤＳＰ、たとえば要素プロセッサを１次元的に多
並列にしたＳＩＭＤ（Single Instruction Stream Mult
iple Data stream) 制御方式の並列プロセッサにより構
成される。
列）型ＤＳＰ、たとえば要素プロセッサを１次元的に多
並列にしたＳＩＭＤ（Single Instruction Stream Mult
iple Data stream) 制御方式の並列プロセッサにより構
成される。
【００４３】以下に、ＳＩＭＤ制御プロセッサの具体的
な構成、およびＤＳＰ５５１におけるモスキートノイズ
低減処理の具体的な内容について、図面に関連付けて順
を追って説明する。
な構成、およびＤＳＰ５５１におけるモスキートノイズ
低減処理の具体的な内容について、図面に関連付けて順
を追って説明する。
【００４４】ＳＩＭＤ制御プロセッサの基本的な構成 以下、ＳＩＭＤ制御プロセッサの構成を、図３に関連付
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ
Ｌｏｇｉｃ Ｕｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。
けて説明する。このＳＩＭＤ制御プロセッサ１００は、
図３に示すように、入力ポインタ（入力スキップレジス
タ）１０１、入力ＳＡＭ（シリアルアクセスメモリ）部
（入力レジスタ）１０２、データメモリ部（ローカルメ
モリ）１０３、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ
Ｌｏｇｉｃ Ｕｎｉｔ）アレイ部１０４、出力ＳＡＭ
部（出力レジスタ）１０５、出力ポインタ（出力スキッ
プレジスタ）１０６およびプログラム制御部１０７によ
り構成されている。
【００４５】これらの構成部分のうち、入力ＳＡＭ部１
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。
０２、データメモリ部１０３および出力ＳＡＭ部１０５
は、主にメモリから構成される。入力ＳＡＭ部１０２、
データメモリ部１０３、ＡＬＵアレイ部１０４および出
力ＳＡＭ部１０５は、リニアアレイ（線形配列）形式に
並列化された複数（原画像の１水平走査期間分の画素数
Ｈ以上）の要素プロセッサ１１０を構成する。要素プロ
セッサ１１０それぞれ（単一エレメント）は、独立した
プロセッサの構成部分を有しており、図３において斜線
を付して示す部分に対応する。また、複数の要素プロセ
ッサ１１０は、図３において横方向に並列に配列され、
要素プロセッサ群を構成する。
【００４６】入力ポインタ（入力スキップレジスタ）１
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。
０１は、１ビットシフトレジスタであり、外部の画像処
理機器（図示せず）等から原画像の１画素分の画素デー
タが入力されるたびに、論理値１（Ｈ）の１ビット信号
〔入力ポインタ信号（ＳＩＰ）〕をシフトすることによ
り、入力された１画素分の画素データを担当する要素プ
ロセッサ１１０を指定し、指定した要素プロセッサ１１
０の入力ＳＡＭ部１０２（入力ＳＡＭセル）に、対応す
る原画像の画素データを書き込む。
【００４７】つまり、入力ポインタ１０１は、原画像の
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。
１水平走査期間ごとに、まず、図３の左端の要素プロセ
ッサ１１０に対する入力ポインタ信号を論理値１とし
て、画素データに同期したクロック信号に応じて入力さ
れる最初の原画像の画素データを、図３に示したＳＩＭ
Ｄ制御プロセッサ１００の左端の要素プロセッサ１００
の入力ＳＡＭ部１０２に書き込み、さらにその後、クロ
ック信号が１周期分変化するたびに、順次、右隣の要素
プロセッサ１１０に対する論理値１の入力ポインタ信号
が右方にシフトして、要素プロセッサ１１０それぞれの
入力ＳＡＭ部１０２に、原画像の画像データを１画素分
ずつ書き込んでゆく。
【００４８】入力ＳＡＭ部（入力レジスタ）１０２は、
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。
上述したように入力ポインタ１０１から入力される入力
ポインタ信号が論理値１になった場合に、外部の画像処
理機器等から入力端子ＤＩＮに入力される１画素分の画
素データ（入力データ）を記憶する。つまり、要素プロ
セッサ１１０の入力ＳＡＭ部１０２は、全体として、水
平走査期間ごとに、原画像の１水平走査期間分の画素デ
ータを記憶する。さらに、入力ＳＡＭ部１０２は、記憶
した１水平走査期間分の原画像の画素データ（入力デー
タ）を、プログラム制御部１０７の制御に従って、次の
水平走査帰線期間において、必要に応じてデータメモリ
部１０３に対して転送する。
【００４９】データメモリ部（ローカルメモリ）１０３
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。
は、プログラム制御部１０７の制御に従い、入力ポイン
タ１０１から入力される入力ポインタ信号（ＳＩＰ）の
論理値に応じて、入力ＳＡＭ部１０２に入力された原画
像の画素データ、演算途中のデータ、および、定数デー
タ等を記憶し、ＡＬＵアレイ部１０４に対して出力す
る。
【００５０】ＡＬＵアレイ部１０４は、プログラム制御
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。
部１０７の制御に従って、データメモリ部１０３から入
力される原画像の画素データ、演算途中のデータ、およ
び、定数データ等に対して算術演算処理および論理演算
処理を行って、データメモリ部１０３の所定のアドレス
に記憶する。なお、ＡＬＵアレイ部１０４は、原画像の
画素データに対する演算処理を全てビット単位で行い、
１サイクルごとに１ビット分のデータを演算処理する。
【００５１】出力ＳＡＭ部（出力レジスタ）１０５は、
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。
プログラム制御部１０７の制御に従って、１水平走査期
間に割り当てられている処理が終了した場合に、データ
メモリ部１０３から処理結果の転送を受け記憶する。ま
た、出力ＳＡＭ部１０５は、出力ポインタ１０６から入
力される出力ポインタ信号（ＳＯＰ）に応じて記憶した
データを外部に出力する。
【００５２】出力ポインタ（出力スキップレジスタ）１
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。
０６は、１ビットシフトレジスタにより構成され、出力
ＳＡＭ部１０５に対して出力ポインタ信号（ＳＯＰ）を
選択的に活性化して、処理結果（出力データ）の出力を
制御する。
【００５３】プログラム制御部１０７は、プログラムメ
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。
モリ、プログラムメモリに記憶されたプログラムの進行
を制御するシーケンス制御回路、および、入力ＳＡＭ部
１０２、データメモリ部１０３および出力ＳＡＭ部１０
５を構成するメモリ用の「ロウ（ROW)」アドレスコデー
タ（いずれも図示せず）等から構成される。プログラム
制御部１０７は、これらの構成部分により、単一のプロ
グラムを記憶し、原画像の水平走査期間ごとに、記憶し
た単一のプログラムに基づいて各種制御信号を生成し、
生成した各種制御信号を介して全ての要素プロセッサ１
１０を連動して制御することにより画像データに対する
処理を行う。このように、単一のプログラムに基づいて
複数の要素プロセッサを制御することを、ＳＩＭＤ制御
と称する。
【００５４】各要素プロセッサ（プロセッサエレメン
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。
ト）１１０は、１ビットプロセッサであり、外部の画像
処理機器や前段の回路から入力される原画像の画素デー
タそれぞれに対して、論理演算処理および算術演算処理
を行い、要素プロセッサ１１０全体として、ＦＩＲディ
ジタルフィルタによる水平方向および垂直方向のフィル
タリング処理等を実現する。なお、プログラム制御部１
０７によるＳＩＭＤ制御は、水平走査期間を周期として
行われるので、各要素プロセッサ１１０は、最大、水平
走査期間を要素プロセッサ１１０の命令サイクルの周期
で除算して得られるステップ数のプログラムを、各水平
走査期間ごとに実行し得る。
【００５５】また、要素プロセッサ１１０は、隣接する
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うることが
でき、また、右隣の要素プロセッサ１１０へのアクセス
を繰り返すことにより、要素プロセッサ１１０は直接接
続されていない要素プロセッサ１１０のデータメモリ部
１０３に対してアクセスし、データを読み出すことがで
きる。要素プロセッサ１１０は、隣接プロセッサ間の通
信機能を利用して、水平方向のフィルタリング処理を全
体として実現する。
要素プロセッサ１１０と接続されており、必要に応じ
て、隣接する要素プロセッサ１１０とプロセッサ間通信
を行う機能を有する。つまり、各要素プロセッサ１１０
は、プログラム制御部１０７のＳＩＭＤ制御に従って、
例えば、右隣または左隣の要素プロセッサ１１０のデー
タメモリ部１０３等にアクセスして処理を行うることが
でき、また、右隣の要素プロセッサ１１０へのアクセス
を繰り返すことにより、要素プロセッサ１１０は直接接
続されていない要素プロセッサ１１０のデータメモリ部
１０３に対してアクセスし、データを読み出すことがで
きる。要素プロセッサ１１０は、隣接プロセッサ間の通
信機能を利用して、水平方向のフィルタリング処理を全
体として実現する。
【００５６】ここで、たとえば、水平方向に１０画素程
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。
度離れた画素データとの間の演算処理が必要になる場合
等、プロセッサ間通信を行うとプログラムステップが非
常に多くなってしまうが、実際のＦＩＲフィルタ処理
は、１０画素も離れた画素データ間の演算処理をほとん
ど含まず、連続する画素データに対する演算処理がほと
んどである。したがって、プロセッサ間通信を行うＦＩ
Ｒフィルタ処理のプログラムステップが増加して非能率
になるということはほとんどあり得ない。
【００５７】また、各要素プロセッサ１１０は、常に水
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。
平走査方向における同一位置の画素データを専門に担当
して処理する。したがって、入力ＳＡＭ部１０２から原
画像の画素データ（入力データ）を転送する先のデータ
メモリ部１０３の書き込みアドレスを水平走査期間の初
期ごとに変更して、過去の水平走査期間の入力データを
保持しておくことができるので、要素プロセッサ１１０
は、原画像の画素データを垂直方向にもフィルタリング
することができる。
【００５８】なお、要素プロセッサ１１０それぞれにお
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。
ける原画像の画素データ（入力データ）を入力ＳＡＭ部
１０２に書き込む入力処理（第１の処理）、プログラム
制御部１０７の制御に従って、入力ＳＡＭ部１０２に記
憶された入力データのデータメモリ部１０３への転送処
理、ＡＬＵアレイ部１０４による演算処理、出力ＳＡＭ
部１０５への処理結果（出力データ）の転送処理（第２
の処理）、および、出力ＳＡＭ部１０５からの出力デー
タの出力処理（第３の処理）は、処理周期を１水平走査
期間としたパイプライン形式で実行される。したがっ
て、入力データに着目した場合、同一の入力データに対
する第１〜第３の処理それぞれは１水平走査期間分の処
理時間を要するので、これら３つの処理の開始から終了
までには、３水平走査期間分の処理時間が必要とされ
る。しかしながら、これら３つの処理がパイプライン形
式で並行して実行されるので、平均すると、１水平走査
期間分の入力データの処理には、１水平走査期間分の処
理時間しか必要とされない。
【００５９】以下、図３に示した画像処理用のリニアア
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。
レイ型ＳＩＭＤ制御プロセッサの基本的な動作を説明す
る。
【００６０】入力ポインタ１０１では、最初の水平走査
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。
期間（第１の水平走査期間）において、入力された原画
像の画素データに同期したクロックに応じて、各要素プ
ロセッサ１１０に対する論理値１（Ｈ）の入力ポインタ
信号が順次シフトされて、原画像の各画素データを担当
して演算処理する要素プロセッサ１１０が指定される。
【００６１】原画像の画素データは、入力端子ＤＩＮを
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。
介して入力ＳＡＭ部１０２に入力される。入力ＳＡＭ部
１０２では、入力ポインタ信号の論理値に応じて、各要
素プロセッサ１１０に原画像の１画素分の画素データが
記憶される。１水平走査期間に含まれる各画素に対応す
る要素プロセッサ１１０の全ての入力ＳＡＭ部１０２に
おいて、それぞれ原画像の画素データが記憶される。そ
して、全体として１水平走査期間分の画素データが記憶
されると、入力処理（第１の処理）が終了する。
【００６２】入力処理（第１の処理）が終了すると、水
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。
平走査期間ごとに、単一のプログラムに従って、各要素
プロセッサ１１０の入力ＳＡＭ部１０２、データメモリ
部１０３、ＡＬＵアレイ部１０４および出力ＳＡＭ部１
０５がプログラム制御部１０７によりＳＩＭＤ制御され
て、原画像の画素データに対する処理が実行される。
【００６３】すなわち、次の水平走査帰線期間（第２の
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。
水平走査期間）において、各入力ＳＡＭ部１０２では、
第１の水平走査期間において記憶した原画像の各画素デ
ータ（入力データ）がデータメモリ部１０３に転送され
る。
【００６４】なお、このデータ転送処理は、プログラム
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。
制御部１０７が、入力ＳＡＭ読み出し信号（ＳＩＲ）を
活性化〔論理値１（Ｈ）に〕して入力ＳＡＭ部１０２の
所定のロウ（ＲＯＷ）のデータを選択してアクセスを行
い、さらに、メモリアクセス信号（ＳＷＡ）を活性化し
て、アクセスしたデータをデータメモリ部１０３の所定
のロウのメモリセル（後述）へ書き込むように入力ＳＡ
Ｍ部１０２およびデータメモリ部１０３を制御すること
により実現される。
【００６５】次に、水平走査期間にプログラム制御部１
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部１０４に対して出力される。ＡＬＵアレイ
部１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。
０７により、プログラムに基づいて各要素プロセッサ１
１０が制御され、データメモリ部１０３からデータがＡ
ＬＵアレイ部１０４に対して出力される。ＡＬＵアレイ
部１０４では、算術演算処理および論理演算処理が行わ
れ、処理結果がデータメモリ部１０３の所定のアドレス
に書き込まれる。プログラムに応じた算術演算処理およ
び論理演算処理が終了すると、プログラム制御部１０７
では、データメモリ部１０３の制御が行われて、処理結
果がさらに次の水平走査帰線期間に出力ＳＡＭ部１０５
に転送される（ここまでが第２の処理）。さらに、次の
水平走査期間（第３の水平走査期間）において、出力Ｓ
ＡＭ部１０５が制御されて、処理結果（出力データ）が
外部に出力される（第３の処理）。
【００６６】つまり、入力ＳＡＭ部１０２に記憶された
１水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部１０３に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。
１水平走査期間分の入力データは、次の水平走査期間に
おいて、必要に応じてデータメモリ部１０３に転送さ
れ、記憶されて、その後の水平走査期間における処理に
用いられる。
【００６７】次に、図３に示すような基本構成を有する
ＤＳＰ１１におけるモスキートノイズ低減の具体的な処
理について、図４〜図７に関連づけて説明する。
ＤＳＰ１１におけるモスキートノイズ低減の具体的な処
理について、図４〜図７に関連づけて説明する。
【００６８】前述したように、ＤＳＰ５５１は、内部の
メモリに、入力端子Ｉ１へのデータを３ライン分蓄えて
おく。これらのデータを、ＤＡＴ０，ＤＡＴ１，ＤＡＴ
２とする。また、ＤＳＰ５５１は、内部のメモリに、入
力端子Ｉ２，Ｉ３へのデータを蓄えておく。これらのデ
ータを、ＤＡＴ１ＦＤ，ＤＡＴ２ＦＤとする。
メモリに、入力端子Ｉ１へのデータを３ライン分蓄えて
おく。これらのデータを、ＤＡＴ０，ＤＡＴ１，ＤＡＴ
２とする。また、ＤＳＰ５５１は、内部のメモリに、入
力端子Ｉ２，Ｉ３へのデータを蓄えておく。これらのデ
ータを、ＤＡＴ１ＦＤ，ＤＡＴ２ＦＤとする。
【００６９】入力データの水平帰線期間に（ＳＴ１０
１）、まず以下の転送および代入処理を行う。まず、ス
テップＳＴ１０２において以下の転送処理を行う。ＤＳ
Ｐ５５１内部のデータメモリ部１０３上の変数ＲＥＳの
値を出力ＳＡＭ部１０５（第１出力端子）Ｏ１に転送す
る。ＤＳＰ５５１内部のデータメモリ部１０３上の変数
ＭＲＥＳの値を出力ＳＡＭ部１０５（第２出力端子Ｏ
２）に転送する。
１）、まず以下の転送および代入処理を行う。まず、ス
テップＳＴ１０２において以下の転送処理を行う。ＤＳ
Ｐ５５１内部のデータメモリ部１０３上の変数ＲＥＳの
値を出力ＳＡＭ部１０５（第１出力端子）Ｏ１に転送す
る。ＤＳＰ５５１内部のデータメモリ部１０３上の変数
ＭＲＥＳの値を出力ＳＡＭ部１０５（第２出力端子Ｏ
２）に転送する。
【００７０】次に、ステップＳＴ１０３において以下の
代入処理を行う。入力ＳＡＭ部１０２（第１入力端子Ｉ
１）からのデータの値を、ＤＳＰ５５１内部のデータメ
モリ部１０３上の変数ＤＡＴ０に代入する。入力ＳＡＭ
部１０２（第２入力端子）Ｉ２からのデータの値を、Ｄ
ＳＰ５５１内部のデータメモリ部１０３上の変数ＤＡＴ
１ＦＤに代入する。入力ＳＡＭ部１０２（第３入力端子
Ｉ３）からのデータの値を、ＤＳＰ５５１内部のデータ
メモリ部１０３上の変数ＤＡＴ２ＦＤに代入する。
代入処理を行う。入力ＳＡＭ部１０２（第１入力端子Ｉ
１）からのデータの値を、ＤＳＰ５５１内部のデータメ
モリ部１０３上の変数ＤＡＴ０に代入する。入力ＳＡＭ
部１０２（第２入力端子）Ｉ２からのデータの値を、Ｄ
ＳＰ５５１内部のデータメモリ部１０３上の変数ＤＡＴ
１ＦＤに代入する。入力ＳＡＭ部１０２（第３入力端子
Ｉ３）からのデータの値を、ＤＳＰ５５１内部のデータ
メモリ部１０３上の変数ＤＡＴ２ＦＤに代入する。
【００７１】次に、ＤＳＰ５５１内部のデータメモリ部
１０３上の変数ＤＡＴ０の値とＤＳＰ５５１内部のデー
タメモリ部１０３上の変数ＤＡＴ２の値を加算し、ＤＳ
Ｐ５５１内部のデータメモリ部１０３上の変数Ｔ０に代
入する（ＳＴ１０４）。
１０３上の変数ＤＡＴ０の値とＤＳＰ５５１内部のデー
タメモリ部１０３上の変数ＤＡＴ２の値を加算し、ＤＳ
Ｐ５５１内部のデータメモリ部１０３上の変数Ｔ０に代
入する（ＳＴ１０４）。
【００７２】ＤＳＰ５１１内部のデータメモリ部１０３
内の変数Ｔ０の内容を１ビット右にシフトする（ＳＴ１
０５）。次に、１つ左のプロセッサエレメント１１０の
ＤＡＴ１と１つ右のプロセッサエレメント１１０のＤＡ
Ｔ１のデータを加算し、ＤＳＰ５５１内部のデータメモ
リ部１０３内の変数Ｔ１に代入する（ＳＴ１０６）。Ｄ
ＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ１の
内容を１ビット右にシフトする（ＳＴ１０７）。そし
て、１つ左のプロセッサエレメント１１０のＴ０と１つ
右のプロセッサエレメント１１０のＴ０のデータを加算
し、ＤＳＰ５５１内部のデータメモリ部１０３内の変数
Ｔ２に代入する（ＳＴ１０８）。次に、ＤＳＰ５５１内
部のデータメモリ部１０３内の変数Ｔ２の内容を１ビッ
ト右にシフトする（ＳＴ１０９）。次に、図５のステッ
プＳＴ１１０の処理に移行する。
内の変数Ｔ０の内容を１ビット右にシフトする（ＳＴ１
０５）。次に、１つ左のプロセッサエレメント１１０の
ＤＡＴ１と１つ右のプロセッサエレメント１１０のＤＡ
Ｔ１のデータを加算し、ＤＳＰ５５１内部のデータメモ
リ部１０３内の変数Ｔ１に代入する（ＳＴ１０６）。Ｄ
ＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ１の
内容を１ビット右にシフトする（ＳＴ１０７）。そし
て、１つ左のプロセッサエレメント１１０のＴ０と１つ
右のプロセッサエレメント１１０のＴ０のデータを加算
し、ＤＳＰ５５１内部のデータメモリ部１０３内の変数
Ｔ２に代入する（ＳＴ１０８）。次に、ＤＳＰ５５１内
部のデータメモリ部１０３内の変数Ｔ２の内容を１ビッ
ト右にシフトする（ＳＴ１０９）。次に、図５のステッ
プＳＴ１１０の処理に移行する。
【００７３】ステップＳＴ１１０においては、Ｔ０とＴ
１のデータを加算し、ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｔ０に代入する。次に、ＤＳＰ５５１
内部のデータメモリ部１０３内の変数Ｔ０の内容を１ビ
ット右にシフトする（ＳＴ１１１）。Ｔ０とＴ２のデー
タを加算し、ＤＳＰ５５１内部のデータメモリ部１０３
内の変数Ｔ０に代入する（ＳＴ１１２）。次に、ＤＳＰ
５５１内部のデータメモリ部１０３内の変数Ｔ０の内容
を１ビット右にシフトする（ＳＴ１１３）。ＤＡＴ１か
らＴ０のデータを減算し、ＤＳＰ５５１内部のデータメ
モリ部１０３内の変数Ｔ０に代入する（ＳＴ１１４）。
そして、Ｔ０の絶対値をとり、ＤＳＰ５５１内部のデー
タメモリ部１０３内の変数Ｔ０に代入する（ＳＴ１１５
〜ＳＴ１１７）。次に、Ｔ０のデータの値と、あらかじ
め設定されたある閾値とを比較し（ＳＴ１１８）、Ｔ０
のデータが閾値よりも大きければ、ＤＳＰ５５１内部の
データメモリ部１０３内の変数Ｆに１を代入する（ＳＴ
１１９）。一方、Ｔ０のデータが閾値よりも大きくなけ
れば（ＳＴ１１８）、ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｆに０を代入する（ＳＴ１２０）。次
に、図６のステップＳＴ１２１の処理に移行する。
１のデータを加算し、ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｔ０に代入する。次に、ＤＳＰ５５１
内部のデータメモリ部１０３内の変数Ｔ０の内容を１ビ
ット右にシフトする（ＳＴ１１１）。Ｔ０とＴ２のデー
タを加算し、ＤＳＰ５５１内部のデータメモリ部１０３
内の変数Ｔ０に代入する（ＳＴ１１２）。次に、ＤＳＰ
５５１内部のデータメモリ部１０３内の変数Ｔ０の内容
を１ビット右にシフトする（ＳＴ１１３）。ＤＡＴ１か
らＴ０のデータを減算し、ＤＳＰ５５１内部のデータメ
モリ部１０３内の変数Ｔ０に代入する（ＳＴ１１４）。
そして、Ｔ０の絶対値をとり、ＤＳＰ５５１内部のデー
タメモリ部１０３内の変数Ｔ０に代入する（ＳＴ１１５
〜ＳＴ１１７）。次に、Ｔ０のデータの値と、あらかじ
め設定されたある閾値とを比較し（ＳＴ１１８）、Ｔ０
のデータが閾値よりも大きければ、ＤＳＰ５５１内部の
データメモリ部１０３内の変数Ｆに１を代入する（ＳＴ
１１９）。一方、Ｔ０のデータが閾値よりも大きくなけ
れば（ＳＴ１１８）、ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｆに０を代入する（ＳＴ１２０）。次
に、図６のステップＳＴ１２１の処理に移行する。
【００７４】ステップＳＴ１２１においては、以下の処
理を行う。ＤＳＰ５５１内部のデータメモリ部１０３内
の変数Ｔ０にＤＡＴ０のデータを代入する。ＤＳＰ５５
１内部のデータメモリ部１０３内の変数Ｔ１にＤＡＴ１
のデータを代入する。ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｔ２にＤＡＴ２のデータを代入する。
ＤＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ３
に１つ左のプロセッサエレメント１１０のＤＡＴ０のデ
ータを代入する。ＤＳＰ５５１内部のデータメモリ部１
０３内の変数Ｔ４に１つ左のプロセッサエレメント１１
０のＤＡＴ１のデータを代入する。ＤＳＰ５５１内部の
データメモリ部１０３内の変数Ｔ５に１つ左のプロセッ
サエレメント１１０のＤＡＴ２のデータを代入する。Ｄ
ＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ６に
１つ右のプロセッサエレメント１１０のＤＡＴ０のデー
タを代入する。ＤＳＰ５５１内部のデータメモリ部１０
３内の変数Ｔ７に１つ右のプロセッサエレメント１１０
のＤＡＴ１のデータを代入する。ＤＳＰ５５１内部のデ
ータメモリ部１０３内の変数Ｔ８に１つ右のプロセッサ
エレメント１１０のＤＡＴ２のデータを代入する。
理を行う。ＤＳＰ５５１内部のデータメモリ部１０３内
の変数Ｔ０にＤＡＴ０のデータを代入する。ＤＳＰ５５
１内部のデータメモリ部１０３内の変数Ｔ１にＤＡＴ１
のデータを代入する。ＤＳＰ５５１内部のデータメモリ
部１０３内の変数Ｔ２にＤＡＴ２のデータを代入する。
ＤＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ３
に１つ左のプロセッサエレメント１１０のＤＡＴ０のデ
ータを代入する。ＤＳＰ５５１内部のデータメモリ部１
０３内の変数Ｔ４に１つ左のプロセッサエレメント１１
０のＤＡＴ１のデータを代入する。ＤＳＰ５５１内部の
データメモリ部１０３内の変数Ｔ５に１つ左のプロセッ
サエレメント１１０のＤＡＴ２のデータを代入する。Ｄ
ＳＰ５５１内部のデータメモリ部１０３内の変数Ｔ６に
１つ右のプロセッサエレメント１１０のＤＡＴ０のデー
タを代入する。ＤＳＰ５５１内部のデータメモリ部１０
３内の変数Ｔ７に１つ右のプロセッサエレメント１１０
のＤＡＴ１のデータを代入する。ＤＳＰ５５１内部のデ
ータメモリ部１０３内の変数Ｔ８に１つ右のプロセッサ
エレメント１１０のＤＡＴ２のデータを代入する。
【００７５】次に、ＤＳＰ５５１内部のデータメモリ部
１０３内の変数Ｔ０〜Ｔ８のデータを大きい順または小
さい順にソートし、ＤＳＰ５５１内部のデータメモリ部
１０３内の変数Ｔ０〜Ｔ８に代入する（ＳＴ１２２）。
そして、ＤＳＰ５５１内部のデータメモリ部１０３内の
変数Ｆが１ならば（ＳＴ１２３）、ＤＳＰ５５１内部の
データメモリ部１０３内の変数ＭＲＥＳにＤＡＴ１のデ
ータを代入する（ＳＴ１２４）。一方、ＤＳＰ５５１内
部のデータメモリ部１０３内の変数Ｆが１でなければ
（ＳＴ１２３）、ＤＳＰ５５１内部のデータメモリ部１
０３内の変数ＭＲＥＳにＴ４の内容を代入する（ＳＴ１
２５）。次に、ＤＳＰ５５１内部のデータメモリ部１０
３内の変数ＭＲＥＳ、ＤＡＴ１ＦＤ、ＤＡＴ２ＦＤのデ
ータを大きい順に並び替え、真中の値をＤＳＰ５５１内
部のデータメモリ部１０３内の変数ＲＥＳに代入する
（ＳＴ１２６）。そして、ＤＡＴ１の値をＤＡＴ２に代
入する。また、ＤＡＴ０の値をＤＡＴ１に代入する（Ｓ
Ｔ１２７）。ＳＴＡＲＴ（図４）に戻って毎ラインくり
返す。
１０３内の変数Ｔ０〜Ｔ８のデータを大きい順または小
さい順にソートし、ＤＳＰ５５１内部のデータメモリ部
１０３内の変数Ｔ０〜Ｔ８に代入する（ＳＴ１２２）。
そして、ＤＳＰ５５１内部のデータメモリ部１０３内の
変数Ｆが１ならば（ＳＴ１２３）、ＤＳＰ５５１内部の
データメモリ部１０３内の変数ＭＲＥＳにＤＡＴ１のデ
ータを代入する（ＳＴ１２４）。一方、ＤＳＰ５５１内
部のデータメモリ部１０３内の変数Ｆが１でなければ
（ＳＴ１２３）、ＤＳＰ５５１内部のデータメモリ部１
０３内の変数ＭＲＥＳにＴ４の内容を代入する（ＳＴ１
２５）。次に、ＤＳＰ５５１内部のデータメモリ部１０
３内の変数ＭＲＥＳ、ＤＡＴ１ＦＤ、ＤＡＴ２ＦＤのデ
ータを大きい順に並び替え、真中の値をＤＳＰ５５１内
部のデータメモリ部１０３内の変数ＲＥＳに代入する
（ＳＴ１２６）。そして、ＤＡＴ１の値をＤＡＴ２に代
入する。また、ＤＡＴ０の値をＤＡＴ１に代入する（Ｓ
Ｔ１２７）。ＳＴＡＲＴ（図４）に戻って毎ラインくり
返す。
【００７６】次に、図１の画像記録再生装置の動作を説
明する。
明する。
【００７７】まず、記録系４においては、入力端子ＴIN
から入力される、たとえばＮＴＳＣ方式のアナログ画像
信号がＡ／Ｄ変換回路４１でディジタル信号に変換され
てＮＴＳＣデコーダ４２に出力される。ＮＴＳＣデコー
ダ４２では、Ａ／Ｄ変換回路４１から入力したＮＴＳＣ
方式のディジタル画像信号が輝度信号とクロマ信号とに
分離される。そして、画像データに対する伸張処理が施
されて、ＭＰＥＧエンコーダ４３に出力される。ＭＰＥ
Ｇエンコーダ４３においては、ＮＴＳＣデコーダ４２か
らの画像データに対してＤＣＴ符号化処理が施される。
この処理に基づき、ＭＰＥＧ方式の画像データが生成さ
れる。このとき、ＭＰＥＧエンコーダ４３では、たとえ
ば量子化スケール等の符号化情報が画像データに付加さ
れてビットストリームとしてＥＣＣデコーダ４４に出力
される。ＥＣＣエンコーダ４４では、ＭＰＥＧエンコー
ダ４３からのビットストリームに対してエラーコレクシ
ョンコードが付加され、８−１４変調回路４５に出力さ
れる。８−１４変調回路４５においては、ＥＣＣエンコ
ーダ４４からのビットストリームに対して８−１４変調
等の処理が施されてＲＦアンプ４５に出力され、ここで
増幅作用を受け、さらに光ピックアップ３を介して光デ
ィスクの所望の記録領域に画像を示すビットストリーム
が記録される。
から入力される、たとえばＮＴＳＣ方式のアナログ画像
信号がＡ／Ｄ変換回路４１でディジタル信号に変換され
てＮＴＳＣデコーダ４２に出力される。ＮＴＳＣデコー
ダ４２では、Ａ／Ｄ変換回路４１から入力したＮＴＳＣ
方式のディジタル画像信号が輝度信号とクロマ信号とに
分離される。そして、画像データに対する伸張処理が施
されて、ＭＰＥＧエンコーダ４３に出力される。ＭＰＥ
Ｇエンコーダ４３においては、ＮＴＳＣデコーダ４２か
らの画像データに対してＤＣＴ符号化処理が施される。
この処理に基づき、ＭＰＥＧ方式の画像データが生成さ
れる。このとき、ＭＰＥＧエンコーダ４３では、たとえ
ば量子化スケール等の符号化情報が画像データに付加さ
れてビットストリームとしてＥＣＣデコーダ４４に出力
される。ＥＣＣエンコーダ４４では、ＭＰＥＧエンコー
ダ４３からのビットストリームに対してエラーコレクシ
ョンコードが付加され、８−１４変調回路４５に出力さ
れる。８−１４変調回路４５においては、ＥＣＣエンコ
ーダ４４からのビットストリームに対して８−１４変調
等の処理が施されてＲＦアンプ４５に出力され、ここで
増幅作用を受け、さらに光ピックアップ３を介して光デ
ィスクの所望の記録領域に画像を示すビットストリーム
が記録される。
【００７８】また、再生系５における再生処理では、光
ピックアップ３で検出した光ディスク２からの画像デー
タがＲＦアンプ５１で増幅されて８−１４復調回路５２
に供給される。８−１４復調回路５２では、ＲＦアンプ
５１からの画像データに対して８−１４復調処理が施さ
れてＥＣＣデコーダ５３に出力される。ＥＣＣデコーダ
５３においては、８−１４復調回路５２からの画像デー
タに所定のデコード処理が施され、記録系４のＥＣＣエ
ンコーダ４４で付加したエラーコレクションコードを用
いてエラーコレクション処理が行われ、ＭＰＥＧデコー
ダ５４に出力される。ＭＰＥＧデコーダ５４では、ＥＣ
Ｃデコーダ５３からのＭＰＥＧ方式の画像データに所定
のデコード処理が施されノイズ低減装置５５に出力され
る。ノイズ低減装置５５では、２次元のハイパスフィル
タと所定の閾値を用いて画像のエッジが検出される。そ
して、検出の結果、エッジと判断されなかった領域に対
して注目画素に隣り合う画素を含むたとえば９画素のデ
ータの中央値が出力される。この場合、たとえばフレー
ムメモリに２フレーム分蓄えられ、かつ、この処理によ
り抽出された画像を含めて３フレーム分の各同一位置の
画素データの中央値が出力される。
ピックアップ３で検出した光ディスク２からの画像デー
タがＲＦアンプ５１で増幅されて８−１４復調回路５２
に供給される。８−１４復調回路５２では、ＲＦアンプ
５１からの画像データに対して８−１４復調処理が施さ
れてＥＣＣデコーダ５３に出力される。ＥＣＣデコーダ
５３においては、８−１４復調回路５２からの画像デー
タに所定のデコード処理が施され、記録系４のＥＣＣエ
ンコーダ４４で付加したエラーコレクションコードを用
いてエラーコレクション処理が行われ、ＭＰＥＧデコー
ダ５４に出力される。ＭＰＥＧデコーダ５４では、ＥＣ
Ｃデコーダ５３からのＭＰＥＧ方式の画像データに所定
のデコード処理が施されノイズ低減装置５５に出力され
る。ノイズ低減装置５５では、２次元のハイパスフィル
タと所定の閾値を用いて画像のエッジが検出される。そ
して、検出の結果、エッジと判断されなかった領域に対
して注目画素に隣り合う画素を含むたとえば９画素のデ
ータの中央値が出力される。この場合、たとえばフレー
ムメモリに２フレーム分蓄えられ、かつ、この処理によ
り抽出された画像を含めて３フレーム分の各同一位置の
画素データの中央値が出力される。
【００７９】ノイズ低減装置５５でモスキートノイズ低
減処理が施された復号画像データは、画質補正回路５６
において、たとえば輪郭補正処理等の画質補正処理が施
されて、ＮＴＳＣエンコーダ５７に供給される。ＮＴＳ
Ｃエンコーダ５７では、画質補正回路５６からの画像デ
ータに対して所定のエンコード処理が施され、ＮＴＳＣ
方式に準拠した画像データが生成されててＤ／Ａ変換回
路５８に出力される。そして、Ｄ／Ａ変換回路５８にお
いて、ＮＴＳＣエンコーダ５７からのＮＴＳＣ方式の画
像デーがディジタル信号からアナログ信号に変換され、
出力端子ＴOUT に出力される。
減処理が施された復号画像データは、画質補正回路５６
において、たとえば輪郭補正処理等の画質補正処理が施
されて、ＮＴＳＣエンコーダ５７に供給される。ＮＴＳ
Ｃエンコーダ５７では、画質補正回路５６からの画像デ
ータに対して所定のエンコード処理が施され、ＮＴＳＣ
方式に準拠した画像データが生成されててＤ／Ａ変換回
路５８に出力される。そして、Ｄ／Ａ変換回路５８にお
いて、ＮＴＳＣエンコーダ５７からのＮＴＳＣ方式の画
像デーがディジタル信号からアナログ信号に変換され、
出力端子ＴOUT に出力される。
【００８０】以上説明したように、本実施形態によれ
ば、ＭＰＥＧ方式に基づいて圧縮し符号化した画像デー
タを生成するＭＰＥＧエンコーダ４３を備え、圧縮した
画像データを所定のビットストリームとして光ディスク
２に記録する記録系４をもち、光ディスク２に記録され
た圧縮データをＭＰＥＧ方式に従って復号するＭＰＥＧ
デコーダ５４を備えた再生系５を有する画像記録再生装
置１において、ＭＰＥＧデコーダ５４の復号信号を受け
て、２次元のハイパスフィルタと所定の閾値を用いて画
像のエッジが検出し、検出の結果、エッジと判断されな
かった領域に対して注目画素に隣り合う画素を含むたと
えば９画素のデータの中央値を出力するノイズ低減装置
５５を設けたので、たとえばビデオＣＤなどの低レート
のＭＰＥＧ方式に従った圧縮をリアルタイムに行い符号
化したデータを復号して再生する際、フリップの文字
や、テロップのまわりなどに発生するモスキートノイズ
を画像をぼかすことなく低減させることができる。ま
た、インターレース信号のまま処理しても線が２つに割
れることがない利点がある。
ば、ＭＰＥＧ方式に基づいて圧縮し符号化した画像デー
タを生成するＭＰＥＧエンコーダ４３を備え、圧縮した
画像データを所定のビットストリームとして光ディスク
２に記録する記録系４をもち、光ディスク２に記録され
た圧縮データをＭＰＥＧ方式に従って復号するＭＰＥＧ
デコーダ５４を備えた再生系５を有する画像記録再生装
置１において、ＭＰＥＧデコーダ５４の復号信号を受け
て、２次元のハイパスフィルタと所定の閾値を用いて画
像のエッジが検出し、検出の結果、エッジと判断されな
かった領域に対して注目画素に隣り合う画素を含むたと
えば９画素のデータの中央値を出力するノイズ低減装置
５５を設けたので、たとえばビデオＣＤなどの低レート
のＭＰＥＧ方式に従った圧縮をリアルタイムに行い符号
化したデータを復号して再生する際、フリップの文字
や、テロップのまわりなどに発生するモスキートノイズ
を画像をぼかすことなく低減させることができる。ま
た、インターレース信号のまま処理しても線が２つに割
れることがない利点がある。
【００８１】なお、上述した実施形態においては、ノイ
ズ低減装置をＤＳＰとフレームメモリにより構成した場
合を例に説明したが、フレームメモリを設けず、図７に
示すように、ＤＳＰ５５１のみによりモスキートノイズ
を低減するように構成することも可能である。この場
合、ＤＳＰ５５１Ａは、入力画像データを第１入力端子
（Ｉ１）に入力し、モスキートノイズ低減処理を行った
後の画像データはＤＳＰ５５１Ａの出力端子（Ｏ１）か
ら出力する。
ズ低減装置をＤＳＰとフレームメモリにより構成した場
合を例に説明したが、フレームメモリを設けず、図７に
示すように、ＤＳＰ５５１のみによりモスキートノイズ
を低減するように構成することも可能である。この場
合、ＤＳＰ５５１Ａは、入力画像データを第１入力端子
（Ｉ１）に入力し、モスキートノイズ低減処理を行った
後の画像データはＤＳＰ５５１Ａの出力端子（Ｏ１）か
ら出力する。
【００８２】また、具体的な処理フローは、図４〜図６
に関連付けて説明した処理とほぼ同様に行われるが、図
６に示す処理において、ステップＳＴ１２２において並
べ替え処理を行った後、ステップＳＴ１２３〜ＳＴ１２
５と同様の処理を図８に示すように行う。すなわち、図
８に示すように、ＤＳＰ５５１Ａ内部のデータメモリ部
１０３内の変数Ｆが１ならば（ＳＴ１３１）、ＤＳＰ５
５１Ａ内部のデータメモリ部１０３内の変数ＭＲＥＳに
ＤＡＴ１のデータを代入する（ＳＴ１３２）。一方、Ｄ
ＳＰ５５１Ａ内部のデータメモリ部１０３内の変数Ｆが
１でなければ（ＳＴ１３１）、ＤＳＰ５５１Ａ内部のデ
ータメモリ部１０３内の変数ＭＲＥＳにＴ４の内容を代
入する（ＳＴ１３３）。そして、次に、変数ＭＲＥＳ、
ＤＡＴ１ＦＤ、ＤＡＴ２ＦＤのデータを大きい順に並び
替え、真中の値を変数ＲＥＳに代入する処理を行わず、
ＤＡＴ１の値をＤＡＴ２に代入し、ＤＡＴ０の値をＤＡ
Ｔ１に代入する（ＳＴ１３４）。
に関連付けて説明した処理とほぼ同様に行われるが、図
６に示す処理において、ステップＳＴ１２２において並
べ替え処理を行った後、ステップＳＴ１２３〜ＳＴ１２
５と同様の処理を図８に示すように行う。すなわち、図
８に示すように、ＤＳＰ５５１Ａ内部のデータメモリ部
１０３内の変数Ｆが１ならば（ＳＴ１３１）、ＤＳＰ５
５１Ａ内部のデータメモリ部１０３内の変数ＭＲＥＳに
ＤＡＴ１のデータを代入する（ＳＴ１３２）。一方、Ｄ
ＳＰ５５１Ａ内部のデータメモリ部１０３内の変数Ｆが
１でなければ（ＳＴ１３１）、ＤＳＰ５５１Ａ内部のデ
ータメモリ部１０３内の変数ＭＲＥＳにＴ４の内容を代
入する（ＳＴ１３３）。そして、次に、変数ＭＲＥＳ、
ＤＡＴ１ＦＤ、ＤＡＴ２ＦＤのデータを大きい順に並び
替え、真中の値を変数ＲＥＳに代入する処理を行わず、
ＤＡＴ１の値をＤＡＴ２に代入し、ＤＡＴ０の値をＤＡ
Ｔ１に代入する（ＳＴ１３４）。
【００８３】以上の処理を行うことによっても、上述し
た効果と同様の効果を得ることができる。
た効果と同様の効果を得ることができる。
【００８４】なお、上述した実施形態においては、本発
明に係る処理手段をＤＳＰで構成した場合を例に説明し
たが、本発明は、これに限定されるものではなく、論理
回路を組み合わせて構成することも可能である。
明に係る処理手段をＤＳＰで構成した場合を例に説明し
たが、本発明は、これに限定されるものではなく、論理
回路を組み合わせて構成することも可能である。
【００８５】
【発明の効果】本発明によれば、フリップの文字や、テ
ロップのまわりなどに発生するモスキートノイズを画像
をぼかすことなく低減させることができる。また、イン
ターレースのまま処理しても線が２つに割れることがな
い。
ロップのまわりなどに発生するモスキートノイズを画像
をぼかすことなく低減させることができる。また、イン
ターレースのまま処理しても線が２つに割れることがな
い。
【図１】本発明に係るノイズ低減装置を採用した画像記
録再生装置の一実施形態を示すブロック図である。
録再生装置の一実施形態を示すブロック図である。
【図２】図１のノイズ低減装置の構成例を示すブロック
図である。
図である。
【図３】本発明に係るＤＳＰを構成するＳＩＭＤ制御プ
ロセッサの基本的な構成を示すブロック図である。
ロセッサの基本的な構成を示すブロック図である。
【図４】本実施形態に係るモスキートノイズ低減処理を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図５】本実施形態に係るモスキートノイズ低減処理を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図６】本実施形態に係るモスキートノイズ低減処理を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図７】図１のノイズ低減装置の他の構成例を示すブロ
ック図である。
ック図である。
【図８】図７のノイズ低減装置の場合のモスキートノイ
ズ低減処理を説明するためのフローチャートである。
ズ低減処理を説明するためのフローチャートである。
１…画像記録再生装置、２…光ディスク、３…光ピック
アップ、４…記録系、４１…Ａ／Ｄ変換回路、４２…Ｎ
ＴＳＣデコーダ、４３…ＭＰＥＧデコーダ、４４…ＥＣ
Ｃデコーダ、４５…８−１４変調回路、４６…ＲＦアン
プ、５…再生系、５１…ＲＦアンプ、５２…８−１４復
調回路、５３…ＥＣＣデコーダ、５４…ＭＰＥＧデコー
ダ、５５…ノイズ低減装置、５５１，５５１Ａ…ＤＳ
Ｐ、５５２，５５３…メモリ、５６…画質補正回路、５
７…ＮＴＳＣエンコーダ、５８…Ｄ／Ａ変換回路、１０
０…ＳＩＭＤ制御プロセッサ、１０１…入力ポインタ
（入力スキップレジスタ）、１０２…入力ＳＡＭ部（入
力レジスタ）、１０３…データメモリ部（ローカルメモ
リ）、１０４…ＡＬＵアレイ部、１０５…出力ＳＡＭ部
（出力レジスタ）、１０６…出力ポインタ（出力スキッ
プレジスタ）。
アップ、４…記録系、４１…Ａ／Ｄ変換回路、４２…Ｎ
ＴＳＣデコーダ、４３…ＭＰＥＧデコーダ、４４…ＥＣ
Ｃデコーダ、４５…８−１４変調回路、４６…ＲＦアン
プ、５…再生系、５１…ＲＦアンプ、５２…８−１４復
調回路、５３…ＥＣＣデコーダ、５４…ＭＰＥＧデコー
ダ、５５…ノイズ低減装置、５５１，５５１Ａ…ＤＳ
Ｐ、５５２，５５３…メモリ、５６…画質補正回路、５
７…ＮＴＳＣエンコーダ、５８…Ｄ／Ａ変換回路、１０
０…ＳＩＭＤ制御プロセッサ、１０１…入力ポインタ
（入力スキップレジスタ）、１０２…入力ＳＡＭ部（入
力レジスタ）、１０３…データメモリ部（ローカルメモ
リ）、１０４…ＡＬＵアレイ部、１０５…出力ＳＡＭ部
（出力レジスタ）、１０６…出力ポインタ（出力スキッ
プレジスタ）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C021 PA33 PA40 PA42 PA62 PA79 PA85 PA86 RA02 RB08 SA24 XB03 YA01 YC03 YC07 YC08 5C053 FA23 FA25 GB06 GB15 GB22 GB32 GB37 GB38 HA06 HA33 JA30 KA01 KA03 KA08 KA11 KA13 KA21 KA22 5C059 KK04 LA01 LA05 LB15 MA00 MA23 MC11 PP14 PP22 PP24 SS13 UA05 UA11 UA14 UA31
Claims (14)
- 【請求項１】 所定の方式で符号化された画像データを
復号したデータのモスキートノイズを低減する処理を行
うノイズ低減装置であって、 復号画像データを受けて当該画像のエッジを検出し、検
出の結果、エッジと判断されなかった領域に対して注目
画素に隣り合う画素を含む複数画素のデータの中央値を
得、当該中央値を復号画像データとして出力する処理手
段を有するノイズ低減装置。 - 【請求項２】 フレームメモリをさらに有し、 上記処理手段は、上記中央値が得られた画像データを上
記フレームメモリに複数フレーム分蓄え、さらに中央値
が得られた画像データを含めて複数フレーム分の各同一
位置の画素データの中央値を出力する請求項１記載のノ
イズ低減装置。 - 【請求項３】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項１記載のノイズ低減装置。 - 【請求項４】 上記処理手段は、要素プロセッサを１次
元的に多並列にしたＳＩＭＤ制御プロセッサを有する請
求項２記載のノイズ低減装置。 - 【請求項５】 上記要素プロセッサを１次元的に多並列
したＳＩＭＤ制御プロセッサは、ビット処理である請求
項３記載のノイズ低減装置。 - 【請求項６】 上記要素プロセッサを１次元的に多並列
したＳＩＭＤ制御プロセッサは、ビット処理である請求
項４記載のノイズ低減装置。 - 【請求項７】 所定の方式で符号化された画像データを
復号したデータのモスキートノイズを低減する処理を行
うノイズ低減方法であって、 復号画像データを受けて当該画像のエッジを検出し、 検出の結果、エッジと判断されなかった領域に対して注
目画素に隣り合う画素を含む複数画素のデータの中央値
を復号画像データとして出力するを有するノイズ低減方
法。 - 【請求項８】 上記中央値が得られた画像データをフレ
ームメモリに複数フレーム分蓄え、 さらに中央値が得られた画像データを含めて複数フレー
ム分の各同一位置の画素データの中央値を出力する請求
項７記載のノイズ低減方法。 - 【請求項９】 入力画像データを所定の方式に従って符
号化する符号化する符号化回路と、 上記符号化回路で符号化された画像データが記録される
記録媒体と、 上記記録媒体から再生された画像データを所定の方式に
従って復号する復号回路と、 上記復号回路による復号画像データを受けて当該画像の
エッジを検出し、検出の結果、エッジと判断されなかっ
た領域に対して注目画素に隣り合う画素を含む複数画素
のデータの中央値を得、当該中央値を復号画像データと
して出力するノイズ低減装置とを有する画像記録再生装
置。 - 【請求項１０】 上記ノイズ低減装置は、フレームメモ
リを有し、 上記中央値が得られた画像データを上記フレームメモリ
に複数フレーム分蓄え、さらに中央値が得られた画像デ
ータを含めて複数フレーム分の各同一位置の画素データ
の中央値を出力する請求項９記載の画像記録再生装置。 - 【請求項１１】 上記ノイズ低減装置は、要素プロセッ
サを１次元的に多並列にしたＳＩＭＤ制御プロセッサを
有する請求項９記載の画像記録再生装置。 - 【請求項１２】 上記ノイズ低減装置は、要素プロセッ
サを１次元的に多並列にしたＳＩＭＤ制御プロセッサを
有する請求項１０記載の画像記録再生装置。 - 【請求項１３】 上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項９記載の画像記録再生装置。 - 【請求項１４】 上記要素プロセッサを１次元的に多並
列したＳＩＭＤ制御プロセッサは、ビット処理である請
求項１０記載の画像記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293947A JP2002112258A (ja) | 2000-09-27 | 2000-09-27 | ノイズ低減装置およびその方法、並びに画像記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293947A JP2002112258A (ja) | 2000-09-27 | 2000-09-27 | ノイズ低減装置およびその方法、並びに画像記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002112258A true JP2002112258A (ja) | 2002-04-12 |
Family
ID=18776650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293947A Pending JP2002112258A (ja) | 2000-09-27 | 2000-09-27 | ノイズ低減装置およびその方法、並びに画像記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002112258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005025230A1 (ja) * | 2003-08-28 | 2006-11-16 | 株式会社日立超エル・エス・アイ・システムズ | 画像処理装置 |
-
2000
- 2000-09-27 JP JP2000293947A patent/JP2002112258A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005025230A1 (ja) * | 2003-08-28 | 2006-11-16 | 株式会社日立超エル・エス・アイ・システムズ | 画像処理装置 |
| JP4516020B2 (ja) * | 2003-08-28 | 2010-08-04 | 株式会社日立超エル・エス・アイ・システムズ | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04318791A (ja) | 信号処理方法及び記録再生装置 | |
| JPH0983951A (ja) | 画像符号化記録再生装置 | |
| JPH04181884A (ja) | 映像信号記録装置 | |
| JP2962053B2 (ja) | 信号処理装置 | |
| US5923815A (en) | Apparatus and method for decoding MPEG video data | |
| JP2002077803A (ja) | 映像情報記録装置及び撮像装置 | |
| US5841935A (en) | Coding method and recording and reproducing apparatus | |
| JP3061125B2 (ja) | Ｍｐｅｇ画像再生装置およびｍｐｅｇ画像再生方法 | |
| JP2002112258A (ja) | ノイズ低減装置およびその方法、並びに画像記録再生装置 | |
| JP5290568B2 (ja) | 動画像記録装置、動画像再生装置及びプログラム | |
| JPH08111843A (ja) | ビデオディスク記録再生方法およびその装置およびそのビデオディスク | |
| JP3104776B2 (ja) | 画像再生装置及び画像復号装置 | |
| JPH04283473A (ja) | 映像音声デジタル記録／再生装置 | |
| JP2989417B2 (ja) | デジタル情報再生装置 | |
| JPH10285545A (ja) | ビデオ信号圧縮符号化記録装置、圧縮符号化ビデオ信号再生装置、ビデオ信号記録・再生装置およびこれらの方法 | |
| JPH0787448A (ja) | デジタル映像信号の符号化回路及び復号化回路 | |
| JP3276675B2 (ja) | 映像記録装置 | |
| JP2723024B2 (ja) | 圧縮画像データ再生装置 | |
| US6233281B1 (en) | Video signal processing apparatus, and video signal processing method | |
| JP4423819B2 (ja) | 監視画像記録／再生方法および装置 | |
| EP1113674A2 (en) | Apparatus and method for reproducing video signals | |
| JP3706408B2 (ja) | ディジタル画像データの記録装置および方法 | |
| JP3371155B2 (ja) | ディジタル信号処理装置 | |
| Dhaou et al. | DVC decompression with denoising for picture quality improvement | |
| JP2002165175A (ja) | 画像記録装置、画像再生装置及び画像記録再生装置 |