JP2002111643A - Network terminal device and synchronization method of data communication signals - Google Patents
Network terminal device and synchronization method of data communication signalsInfo
- Publication number
- JP2002111643A JP2002111643A JP2000297482A JP2000297482A JP2002111643A JP 2002111643 A JP2002111643 A JP 2002111643A JP 2000297482 A JP2000297482 A JP 2000297482A JP 2000297482 A JP2000297482 A JP 2000297482A JP 2002111643 A JP2002111643 A JP 2002111643A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data communication
- network
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Telephonic Communication Services (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、網終端装置及びデ
ータ通信信号の同期化方法に関する。The present invention relates to a network terminating device and a method for synchronizing data communication signals.
【０００２】[0002]
【従来の技術】周知のように、ＣＣＩＴＴ（国際電信電
話諮問委員会）によるデータ通信分野の技術勧告にＸ．
２１インタフェースがある。このＸ．２１インタフェー
スは、網終端装置（ＮＴＥ：Network Termination Equi
pment）と端末装置（ＴＥ：Terminal Equipment）との
間の同期通信を規定するものである。2. Description of the Related Art As is well known, a technical recommendation in the field of data communication by CCITT (International Telegraph and Telephone Consultative Committee) is described in X.264.
There are 21 interfaces. This X. The 21 interface is a network termination device (NTE).
pment) and a terminal device (TE: Terminal Equipment).
【０００３】図４に示すように、このＸ．２１インタフ
ェースに準拠した通信では、網終端装置１０の同期クロ
ックサンプル生成部１０ａは、データ通信網から入力さ
れる網クロックに同期したＲＴクロックを端末装置１１
の同期回路１１ａに送信する。これに対して、同期回路
１１ａは、ＲＴクロックに同期させたＴＤデータを網終
端装置１０の自動クロック反転回路部１０ｂに出力す
る。自動クロック反転回路部１０ｂは、ＲＴクロックと
同位相のサンプルクロックを用いてＴＤデータ（受信デ
ータ）をサンプリングすることによりＴＤデータをＲＴ
クロックに同期させ、この同期化データを網データとし
てデータ通信網に出力する。[0003] As shown in FIG. In communication conforming to the H.21 interface, the synchronous clock sample generator 10a of the network terminating device 10 outputs the RT clock synchronized with the network clock input from the data communication network to the terminal device 11.
To the synchronous circuit 11a. On the other hand, the synchronization circuit 11a outputs the TD data synchronized with the RT clock to the automatic clock inversion circuit unit 10b of the network termination device 10. The automatic clock inversion circuit unit 10b samples the TD data (received data) using the sample clock having the same phase as the RT clock, thereby converting the TD data into the RT clock.
Synchronize with the clock, and output the synchronized data to the data communication network as network data.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上記自動ク
ロック反転回路部１０ｂは、サンプルクロックを用いて
ＴＤデータをサンプリング（すなわち同期化）する際
に、ＴＤデータの信号変化点を検出し、該検出結果に応
じてサンプルクロックを適宜反転させてＴＤデータをサ
ンプリングするように構成されている。このサンプルク
ロックの反転処理は、網終端装置１０と端末装置１１と
の間の伝送線路長が長い場合のようにＲＴクロックの遅
延が大きい場合やビットレートが高い場合のようにＲＴ
クロックとＴＤデータとの位相差が大きい場合に対処す
るためのものである。When the TD data is sampled (that is, synchronized) by using the sample clock, the automatic clock inverting circuit section 10b detects a signal change point of the TD data. The TD data is sampled by appropriately inverting the sample clock according to the result. This inversion processing of the sample clock is performed when the delay of the RT clock is large, such as when the transmission line length between the network termination device 10 and the terminal device 11 is long, or when the bit rate is high.
This is for dealing with a case where the phase difference between the clock and the TD data is large.
【０００５】すなわち、ＲＴクロックとＴＤデータとの
位相ずれが大きい場合においても、ＴＤデータのレベル
がより安定した部位をサンプリングするためのものであ
り、ＴＤデータをより正確にサンプリングすることによ
り高品質の同期データ通信を実現するためのものであ
る。In other words, even when the phase shift between the RT clock and the TD data is large, it is intended to sample a portion where the level of the TD data is more stable. For realizing synchronous data communication.
【０００６】しかしながら、上記自動クロック反転回路
部１０ｂは、ＴＤデータの信号変化点を検出し、該検出
結果に基づいてサンプルクロックを適宜反転させるもの
なので、ＴＤデータの信号変化点の付近にノイズが重畳
されていた場合には、当該ノイズをＴＤデータの信号変
化と誤検出する場合がある。この場合、ＴＤデータの信
号変化点が正しく検出されないので、ＴＤデータの正確
なサンプリングが実現できなくなり、したがって高品質
の同期データ通信を実現することができない。However, the automatic clock inversion circuit section 10b detects a signal change point of the TD data and appropriately inverts the sample clock based on the detection result, so that noise is generated near the signal change point of the TD data. If they are superimposed, the noise may be erroneously detected as a signal change of the TD data. In this case, since the signal change point of the TD data is not correctly detected, accurate sampling of the TD data cannot be realized, and therefore, high-quality synchronous data communication cannot be realized.
【０００７】本発明は、上述する問題点に鑑みてなされ
たもので、受信データの変化点付近に現れるノイズに影
響を受けることなく高品質の同期データ通信を実現する
ことを目的とするものである。The present invention has been made in view of the above-described problems, and has as its object to realize high-quality synchronous data communication without being affected by noise appearing near a change point of received data. is there.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明では、網終端装置に係わる第１の手段とし
て、データ通信網から受信した網クロックに同期した同
期用クロックを端末装置に送信すると共に、前記同期用
クロックに同期したデータ通信信号を端末装置から受信
すると、データ通信信号の信号変化点を検出し、該検出
結果に応じてサンプルクロックを適宜反転させることに
よりデータ通信信号をより正確にサンプリングして前記
網クロックに同期させてデータ通信網に出力する網終端
装置において、網クロックの逓倍クロックを用いてデー
タ通信信号を事前サンプリングする前置サンプリング手
段を備え、該前置サンプリング手段の出力信号の信号変
化点に基づいて前記サンプルクロックを適宜反転させる
という手段を採用する。In order to achieve the above object, according to the present invention, as a first means relating to a network termination device, a synchronization clock synchronized with a network clock received from a data communication network is provided to a terminal device. When transmitting and receiving a data communication signal synchronized with the synchronization clock from the terminal device, a signal change point of the data communication signal is detected, and the data communication signal is inverted by appropriately inverting the sample clock according to the detection result. A network terminating device for more accurately sampling and outputting to a data communication network in synchronization with the network clock, comprising a pre-sampling means for pre-sampling a data communication signal using a multiplied clock of the network clock; Means for appropriately inverting the sample clock based on the signal change point of the output signal of the means. .
【０００９】網終端装置に係わる第２の手段として、上
記第１の手段において、前置サンプリング手段としてＤ
−ＦＦ（フリップ・フロップ）を用いるという手段を採
用する。[0009] As a second means relating to the network terminating device, in the above-mentioned first means, D is used as a pre-sampling means.
-A means of using FF (flip flop) is adopted.
【００１０】網終端装置に係わる第３の手段として、上
記第１または第２の手段において、Ｘ．２１インタフェ
ースに準拠した端末装置とのデータ通信に適用するとい
う手段を採用する。[0010] As a third means relating to the network terminating device, in the first or second means, X. A means of applying the present invention to data communication with a terminal device conforming to the H.21 interface is employed.
【００１１】一方、本発明では、データ通信信号の同期
化方法に係わる第１の手段として、データ通信網から受
信した網クロックに同期した同期用クロックを網終端装
置から端末装置に送信すると共に、前記同期用クロック
に同期したデータ通信信号を端末装置から受信すると、
網終端装置は、網クロックの逓倍クロックを用いてデー
タ通信信号を事前サンプリングし、該事前サンプリング
の出力信号の信号変化点を検出し、該検出結果に応じて
サンプルクロックを適宜反転させることによりデータ通
信信号をより正確にサンプリングして前記網クロックに
同期させてデータ通信網に出力するという手段を採用す
る。On the other hand, in the present invention, as a first means relating to a method for synchronizing a data communication signal, a synchronization clock synchronized with a network clock received from a data communication network is transmitted from a network termination device to a terminal device. When a data communication signal synchronized with the synchronization clock is received from the terminal device,
The network terminating device pre-samples the data communication signal using a multiplied clock of the network clock, detects a signal change point of the pre-sampled output signal, and appropriately inverts the sample clock according to the detection result. Means is adopted in which a communication signal is sampled more accurately and output to a data communication network in synchronization with the network clock.
【００１２】データ通信信号の同期化方法に係わる第２
の手段として、上記第１の手段において、Ｘ．２１イン
タフェースに準拠した端末装置とのデータ通信に適用す
るという手段を採用する。A second method relating to a method for synchronizing a data communication signal.
In the first means, X. A means of applying the present invention to data communication with a terminal device conforming to the H.21 interface is employed.
【００１３】[0013]
【発明の実施の形態】以下、図面を参照して、本発明に
係わる網終端装置及びデータ通信信号の同期化方法の一
実施形態について説明する。なお、以下の説明では、既
に説明した構成要素と同一の構成要素については同一符
号を付し、その説明を省略する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a network termination device and a method for synchronizing data communication signals according to the present invention; In the following description, the same components as those already described are denoted by the same reference numerals, and description thereof will be omitted.
【００１４】図１は、本実施形態に係わる網終端装置の
機能構成を示すブロック図である。この図に示すよう
に、網終端装置１は、同期クロックサンプル生成部２と
自動クロック反転回路部３とから構成されている。同期
クロックサンプル生成部２は、図示するように位相比較
器２ａ、ＶＣＯ２ｂ及び１／ｎ分周器２ｃ，２ｄから構
成されるＰＬＬ(Phase Locked Loop)回路である。FIG. 1 is a block diagram showing a functional configuration of a network termination device according to the present embodiment. As shown in FIG. 1, the network terminating device 1 includes a synchronous clock sample generator 2 and an automatic clock inverting circuit 3. The synchronous clock sample generator 2 is a PLL (Phase Locked Loop) circuit including a phase comparator 2a, a VCO 2b, and 1 / n frequency dividers 2c and 2d, as shown in the figure.
【００１５】ＶＣＯ２ｂの出力信号（逓倍クロック）Ｖ
ＣＯoutは、縦続接続された２つの１／ｎ分周器２ｃ，
２ｄによって１／２ｎに分周された後に比較信号として
位相比較器２ａに入力される。位相比較器２ａは、この
比較信号をデータ通信網から入力される網クロック（基
準信号）と位相比較し、その位相誤差信号をＶＣＯ２ｂ
に出力する。初段の１／ｎ分周器２ｃの出力信号つまり
網クロックに同期すると共に網クロックのｎ倍の周波数
を有するＲＴクロック（同期用クロック）は、端末装置
１１の同期回路１１ａに送信される。また、上記逓倍ク
ロックＶＣＯout及びＲＴクロックと同様のサンプルク
ロックは、図示するように自動クロック反転回路部３に
も供給されるようになっている。The output signal (multiplied clock) V of the VCO 2b
COout is composed of two cascaded 1 / n frequency dividers 2c,
After being divided into 1 / 2n by 2d, it is input to the phase comparator 2a as a comparison signal. The phase comparator 2a compares the phase of the comparison signal with a network clock (reference signal) input from the data communication network, and compares the phase error signal with the VCO 2b.
Output to An output signal of the first stage 1 / n frequency divider 2c, that is, an RT clock (synchronization clock) synchronized with the network clock and having a frequency n times the network clock is transmitted to the synchronization circuit 11a of the terminal device 11. A sample clock similar to the multiplied clock VCOout and the RT clock is also supplied to the automatic clock inverting circuit 3 as shown in the figure.
【００１６】自動クロック反転回路部３は、プリサンプ
リング回路３ａ（前置サンプリング手段）、データ同期
化部３ｂ、保護範囲生成部３ｃ、切替信号出力部３ｄ及
び反転制御回路３ｅから構成されている。プリサンプリ
ング回路３ａは、逓倍クロックＶＣＯoutと端末装置１
１から受信されたＴＤデータ（データ通信信号）が入力
されるようになっており、逓倍クロックＶＣＯoutをプ
リサンプリング信号としてＴＤデータをサンプリング
し、修正ＴＤデータとしてデータ同期化部３ｂに出力す
るものである。The automatic clock inverting circuit 3 comprises a pre-sampling circuit 3a (pre-sampling means), a data synchronizing unit 3b, a protection range generating unit 3c, a switching signal output unit 3d, and an inverting control circuit 3e. The pre-sampling circuit 3a is connected to the multiplied clock VCOout and the terminal device 1
1, the TD data (data communication signal) received from the input unit 1 is input, the TD data is sampled by using the multiplied clock VCOout as a pre-sampling signal, and is output to the data synchronization unit 3b as modified TD data. is there.
【００１７】図２に示すように、このプリサンプリング
回路３ａは、例えばＤ−ＦＦ（フリップ・フロップ）で
ある。Ｄ入力端子にはＴＤデータが、ＣＬＫ入力端子に
は逓倍クロックＶＣＯoutがそれぞれ入力されるように
なっている。このような入力に対して、Ｑ出力端子に
は、逓倍クロックＶＣＯoutの信号変化点においてＴＤ
データ１の各信号レベルが検出された修正ＴＤデータが
出力される。As shown in FIG. 2, the pre-sampling circuit 3a is, for example, a D-FF (flip-flop). The TD data is input to the D input terminal, and the multiplied clock VCOout is input to the CLK input terminal. In response to such an input, the Q output terminal has TD at the signal change point of the multiplied clock VCOout.
The corrected TD data in which each signal level of data 1 is detected is output.
【００１８】すなわち、このようにＴＤデータを逓倍ク
ロックＶＣＯoutを用いてサンプリングすることによ
り、修正ＴＤデータの信号変化点は、ＴＤデータの信号
変化点に依らず、逓倍クロックＶＣＯoutの信号変化点
に同期した信号となる。なお、プリサンプリング回路３
ａとしてＤ−ＦＦを用いた場合、修正ＴＤデータは、入
力信号であるＴＤデータに対して逓倍クロックＶＣＯou
tの１クロック分遅延される。That is, by sampling the TD data using the multiplied clock VCOout in this manner, the signal change point of the corrected TD data is synchronized with the signal change point of the multiplied clock VCOout regardless of the signal change point of the TD data. Signal. The presampling circuit 3
When a D-FF is used as a, the corrected TD data is obtained by multiplying the input signal TD data by the multiplied clock VCOou.
Delayed by one clock of t.
【００１９】データ同期化部３ｂは、逓倍クロックＶＣ
Ｏoutが入力されるようになっており、該逓倍クロック
ＶＣＯoutに基づいて修正ＴＤデータの信号変化点を検
出し、該信号変化点を示す変化点パルスを切替信号出力
部３ｄに出力するものである。保護範囲生成部３ｃは、
上記逓倍クロックＶＣＯout及びサンプルクロックが入
力されるようになっており、これら各信号を用いて通信
速度に応じた保護範囲(ウインドウ)を選定して切替信号
出力部３ｄに出力するものである。The data synchronizer 3b has a multiplied clock VC
Oout is input, a signal change point of the modified TD data is detected based on the multiplied clock VCOout, and a change point pulse indicating the signal change point is output to the switching signal output unit 3d. . The protection range generation unit 3c
The multiplied clock VCOout and the sample clock are input, and a protection range (window) corresponding to the communication speed is selected using these signals and output to the switching signal output unit 3d.
【００２０】切替信号出力部３ｄは、上記保護範囲と変
化点パルスとに基づいて切替信号を生成し、反転制御回
路３ｅに出力するものである。反転制御回路３ｅは、上
記保護範囲内に修正ＴＤデータの信号変化点が存在する
場合にのみサンプルクロックを反転させてＴＤデータを
サンプリング（同期化）し、網データとしてデータ通信
網に出力するものである。The switching signal output section 3d generates a switching signal based on the protection range and the change point pulse, and outputs it to the inversion control circuit 3e. The inversion control circuit 3e inverts the sample clock to sample (synchronize) the TD data only when there is a signal change point of the modified TD data within the protection range, and outputs the TD data to the data communication network as network data. It is.
【００２１】次に、本網終端装置の動作タイミングを説
明する。図３は、伝送速度６１４４Ｋｂｐｓの場合にお
けるＴＤデータと変化点パルスとの関係を示すタイミン
グチャートである。ＴＤデータはプリサンプリング回路
３ａ（Ｄ−ＦＦ）において逓倍クロックＶＣＯoutの立
ち下がりエッジにおいてサンプリングされ、逓倍クロッ
クＶＣＯoutの１クロック分つまり期間Ｔだけ遅延した
修正ＴＤデータとしてプリサンプリング回路３ａからデ
ータ同期化部３ｄに出力される。そして、データ同期化
部３ｄは、修正ＴＤデータの信号変化点を検出し、該信
号変化点で立ち上がる変化点パルスを出力する。Next, the operation timing of the network termination device will be described. FIG. 3 is a timing chart showing the relationship between the TD data and the change point pulse when the transmission speed is 6144 Kbps. The TD data is sampled at the falling edge of the multiplied clock VCOout in the presampling circuit 3a (D-FF), and is changed from the presampling circuit 3a to the data synchronizing unit as modified TD data delayed by one clock of the multiplied clock VCOout, that is, the period T. Output to 3d. Then, the data synchronizer 3d detects a signal change point of the modified TD data, and outputs a change point pulse rising at the signal change point.
【００２２】ここで、例えばＴＤデータの信号変化点付
近にノイズが重畳していた場合、ＴＤデータは逓倍クロ
ックＶＣＯoutの立ち下がりエッジでサンプリングされ
るので、当該ノイズは修正ＴＤデータには重畳されな
い。すなわち、プリサンプリング回路３ａによって当該
ノイズは除去されるので、変化点パルスは、このノイズ
の影響を受けることなく修正ＴＤデータの信号変化点に
おいて正確に立ち上がるパルスとなる。この結果、反転
制御回路３ｅにおけるサンプルクロックの反転が上記ノ
イズに影響されることなく正常に行われるので、該サン
プルクロックによってＴＤデータをより正確にサンプリ
ング（すなわち同期化）することが可能となる。Here, for example, if noise is superimposed near the signal change point of the TD data, the TD data is sampled at the falling edge of the multiplied clock VCOout, so that the noise is not superimposed on the corrected TD data. That is, since the noise is removed by the pre-sampling circuit 3a, the change point pulse is a pulse that rises accurately at the signal change point of the modified TD data without being affected by the noise. As a result, the inversion of the sample clock in the inversion control circuit 3e is performed normally without being affected by the noise, so that the TD data can be sampled (that is, synchronized) more accurately by the sample clock.
【００２３】[0023]
【発明の効果】以上説明したように、本発明に係わる網
終端装置及びデータ通信信号によれば、網クロックの逓
倍クロックを用いてデータ通信信号を事前サンプリング
し、該事前サンプリングの出力信号の信号変化点に応じ
てサンプルクロックを適宜反転させるので、データ通信
信号の変化点付近に重畳したノイズに影響されることな
くデータ通信信号を網クロックに同期させることが可能
であり、よって高品質なデータ通信を実現することが可
能である。As described above, according to the network terminating apparatus and the data communication signal according to the present invention, the data communication signal is pre-sampled by using the multiplied clock of the network clock, and the signal of the pre-sampled output signal is output. Since the sample clock is appropriately inverted according to the transition point, it is possible to synchronize the data communication signal with the network clock without being affected by noise superimposed near the transition point of the data communication signal. It is possible to realize communication.
【図１】 本発明の一実施形態の機能構成を示すブロッ
ク図である。FIG. 1 is a block diagram showing a functional configuration of an embodiment of the present invention.
【図２】 本発明の一実施形態に係わる網終端装置の要
部の具体的構成を示す回路図である。FIG. 2 is a circuit diagram showing a specific configuration of a main part of a network termination device according to an embodiment of the present invention.
【図３】 本発明の一実施形態に係わる網終端装置の詳
細動作を示すタイムチャート図である。FIG. 3 is a time chart illustrating a detailed operation of the network termination device according to the embodiment of the present invention;
【図４】 従来の網終端装置の機能構成を示すブロック
図である。FIG. 4 is a block diagram showing a functional configuration of a conventional network termination device.
１，１０……網終端装置 ２……同期クロックサンプル生成部 ２ａ……位相比較器 ２ｂ……ＶＣＯ ２ｃ，２ｄ……１／ｎ分周器 ３……自動クロック反転回路部 ３ａ……プリサンプリング回路（前置サンプリング手
段） ３ｂ……データ同期化部 ３ｃ……保護範囲生成部 ３ｄ……切替信号出力部 ３ｅ……反転制御回路1, 10 network terminator 2 synchronous clock sample generator 2a phase comparator 2b VCO 2c, 2d 1 / n frequency divider 3 automatic clock inverting circuit 3a presampling Circuit (pre-sampling means) 3b Data synchronization unit 3c Protection range generation unit 3d Switching signal output unit 3e Inversion control circuit
Claims (5)
同期した同期用クロックを端末装置に送信すると共に、
前記同期用クロックに同期したデータ通信信号を端末装
置から受信すると、データ通信信号の信号変化点を検出
し、該検出結果に応じてサンプルクロックを適宜反転さ
せることによりデータ通信信号をより正確にサンプリン
グして前記網クロックに同期させてデータ通信網に出力
する網終端装置において、 網クロックの逓倍クロックを用いてデータ通信信号を事
前サンプリングする前置サンプリング手段（３ａ）を備
え、 該前置サンプリング手段（３ａ）の出力信号の信号変化
点に基づいて前記サンプルクロックを適宜反転させるこ
とを特徴とする網終端装置。A terminal device transmits a synchronization clock synchronized with a network clock received from a data communication network to a terminal device.
When a data communication signal synchronized with the synchronization clock is received from the terminal device, a signal change point of the data communication signal is detected, and the data communication signal is more accurately sampled by appropriately inverting the sample clock according to the detection result. And a pre-sampling means (3a) for pre-sampling a data communication signal using a clock multiplied by the network clock, the pre-sampling means comprising: (3a) The network terminating device, wherein the sample clock is appropriately inverted based on the signal change point of the output signal.
ＦＦ（フリップ・フロップ）であることを特徴とする請
求項１記載の網終端装置。2. The pre-sampling means (3a) comprises:
2. The network termination device according to claim 1, wherein the network termination device is a flip-flop (FF).
装置とのデータ通信に適用することを特徴とする請求項
１または２記載の網終端装置。3. X. 3. The network terminating device according to claim 1, wherein the network terminating device is applied to data communication with a terminal device conforming to the H.21 interface.
同期した同期用クロックを網終端装置から端末装置に送
信すると共に、前記同期用クロックに同期したデータ通
信信号を端末装置から受信すると、網終端装置は、網ク
ロックの逓倍クロックを用いてデータ通信信号を事前サ
ンプリングし、該事前サンプリングの出力信号の信号変
化点を検出し、該検出結果に応じてサンプルクロックを
適宜反転させることによりデータ通信信号をより正確に
サンプリングして前記網クロックに同期させてデータ通
信網に出力することを特徴とするデータ通信信号の同期
化方法。4. When a synchronization clock synchronized with a network clock received from a data communication network is transmitted from a network termination device to a terminal device, and a data communication signal synchronized with the synchronization clock is received from the terminal device, a network termination is transmitted. The device pre-samples the data communication signal using a multiplied clock of the network clock, detects a signal change point of the output signal of the pre-sampling, and inverts the sample clock appropriately according to the detection result. And synchronizing the network clock with the network clock and outputting the data to a data communication network.
装置とのデータ通信に適用することを特徴とする請求項
４記載のデータ通信信号の同期化方法。5. X. 5. The method for synchronizing a data communication signal according to claim 4, wherein the method is applied to data communication with a terminal device conforming to the H.21 interface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297482A JP2002111643A (en) | 2000-09-28 | 2000-09-28 | Network terminal device and synchronization method of data communication signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297482A JP2002111643A (en) | 2000-09-28 | 2000-09-28 | Network terminal device and synchronization method of data communication signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111643A true JP2002111643A (en) | 2002-04-12 |
Family
ID=18779594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297482A Withdrawn JP2002111643A (en) | 2000-09-28 | 2000-09-28 | Network terminal device and synchronization method of data communication signals |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111643A (en) |
-
2000
- 2000-09-28 JP JP2000297482A patent/JP2002111643A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0726662B1 (en) | Receiver and transmitter-receiver | |
| JP5068758B2 (en) | Data recovery circuit | |
| US4573173A (en) | Clock synchronization device in data transmission system | |
| CA2037739C (en) | Frame synchronization dependent type bit synchronization extraction circuit | |
| KR880003494A (en) | Bit Synchronization Circuit and Its Method | |
| US6658073B1 (en) | Method and system for reducing jitter on constant rate data transfer between asynchronous systems | |
| JP2769267B2 (en) | Digital phase-locked loop synchronization detector. | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| EP1336270B1 (en) | An arrangement for capturing data | |
| JP2002094494A (en) | Clock-recovery circuit | |
| JP2002111643A (en) | Network terminal device and synchronization method of data communication signals | |
| JPS6235731A (en) | Data signal transmission system | |
| KR950002305B1 (en) | Synchronous clock generating circuit by receiving data | |
| KR100211333B1 (en) | Adjustment synchronization device of digital voice signal | |
| JPH0584691B2 (en) | ||
| JP2002077123A (en) | Automatic clock inverting circuit for x. 21 interface | |
| JP2929837B2 (en) | Signal synchronization circuit | |
| JP2628564B2 (en) | Phase locked loop circuit and signal transmitting / receiving device | |
| JPH08237104A (en) | Bit phase detection circuit and bit phase synchronization circuit | |
| JPS60163577A (en) | Insertion system of horizontal synchronizing signal | |
| JPH08130534A (en) | Data transmission adaptive system and data transmitter provided with the system | |
| KR0149417B1 (en) | Clock recovery device for emulating dsie line | |
| JPH04357730A (en) | Synchronization device for serial transmission | |
| JPH05327676A (en) | Asynchronizing signal synchronization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061120 |