JP2002108648A - デバッグ方法 - Google Patents
デバッグ方法Info
- Publication number
- JP2002108648A JP2002108648A JP2000303181A JP2000303181A JP2002108648A JP 2002108648 A JP2002108648 A JP 2002108648A JP 2000303181 A JP2000303181 A JP 2000303181A JP 2000303181 A JP2000303181 A JP 2000303181A JP 2002108648 A JP2002108648 A JP 2002108648A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- debugger
- flash memory
- emulation
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 デバッガを接続した状態でフラッシュメモリ
の動作確認を行いたい場合、エミュレーションメモリを
一旦別のエリア（例えばＲＡＭエリア）に割り付けてか
ら行う必要があった。 【解決手段】 データの書き込みや消去を電気的に行え
るメモリ６と、このメモリ６にデータを書き込むことが
できるマイクロプロセッサ２からなる装置において、エ
ミュレーションメモリを内蔵したデバッガ８を接続する
際に、デバッガ８の接続を自動認識して前記メモリ６の
マッピングエリアを変更することによってデバッガ８か
ら直接前記メモリ６に対してアクセスできる状態でデバ
ッグを行う。
の動作確認を行いたい場合、エミュレーションメモリを
一旦別のエリア（例えばＲＡＭエリア）に割り付けてか
ら行う必要があった。 【解決手段】 データの書き込みや消去を電気的に行え
るメモリ６と、このメモリ６にデータを書き込むことが
できるマイクロプロセッサ２からなる装置において、エ
ミュレーションメモリを内蔵したデバッガ８を接続する
際に、デバッガ８の接続を自動認識して前記メモリ６の
マッピングエリアを変更することによってデバッガ８か
ら直接前記メモリ６に対してアクセスできる状態でデバ
ッグを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
と、フラッシュメモリにデータを書き込むことができる
マイクロプロセッサからなる装置におけるデバッグ方法
に関する。
と、フラッシュメモリにデータを書き込むことができる
マイクロプロセッサからなる装置におけるデバッグ方法
に関する。
【０００２】
【従来の技術】従来、プログラム格納デバイスとして使
用されるフラッシュメモリと、該メモリにデータを書き
込むことができるマイクロプロセッサからなる装置にお
いて、本装置のデバッグのためにエミュレーションメモ
リを内蔵したデバッガを接続する場合、デバッガを取り
外した場合と同一のプログラムを動作させるためにはデ
バッガ内のエミュレーションＲＡＭとフラッシュメモリ
を図３に示すように同一エリアにマッピングする必要が
あった。
用されるフラッシュメモリと、該メモリにデータを書き
込むことができるマイクロプロセッサからなる装置にお
いて、本装置のデバッグのためにエミュレーションメモ
リを内蔵したデバッガを接続する場合、デバッガを取り
外した場合と同一のプログラムを動作させるためにはデ
バッガ内のエミュレーションＲＡＭとフラッシュメモリ
を図３に示すように同一エリアにマッピングする必要が
あった。
【０００３】
【発明が解決しようとする課題】ところが、デバッガ内
のエミュレーションメモリとフラッシュメモリを同一エ
リアにマッピングした場合、デバッガを接続した状態で
はフラッシュメモリに対してアクセスすることができな
くなってしまう。従って、デバッガを接続した状態でフ
ラッシュメモリの動作確認を行いたい場合、エミュレー
ションメモリを一旦別のエリア（例えばＲＡＭエリア）
に割り付けてから行う必要があった。また、デバッガ上
でプログラムを修正した後、修正されたプログラムをフ
ラッシュメモリに書き込みたい場合にもデバッガ上から
直接フラッシュメモリに対してアクセスできないため、
一旦プログラムを外部に保存した後にデバッガのエミュ
レーションメモリをフラッシュメモリとは別のエリアに
割り付けた後でなければ、デバッガからフラッシュメモ
リに対して書き込む事ができなかった。本発明は、デバ
ッガのエミュレーションメモリの割付を変更することな
くフラッシュメモリに対してアクセス可能とするデバッ
グ方法を提供することを目的とする。
のエミュレーションメモリとフラッシュメモリを同一エ
リアにマッピングした場合、デバッガを接続した状態で
はフラッシュメモリに対してアクセスすることができな
くなってしまう。従って、デバッガを接続した状態でフ
ラッシュメモリの動作確認を行いたい場合、エミュレー
ションメモリを一旦別のエリア（例えばＲＡＭエリア）
に割り付けてから行う必要があった。また、デバッガ上
でプログラムを修正した後、修正されたプログラムをフ
ラッシュメモリに書き込みたい場合にもデバッガ上から
直接フラッシュメモリに対してアクセスできないため、
一旦プログラムを外部に保存した後にデバッガのエミュ
レーションメモリをフラッシュメモリとは別のエリアに
割り付けた後でなければ、デバッガからフラッシュメモ
リに対して書き込む事ができなかった。本発明は、デバ
ッガのエミュレーションメモリの割付を変更することな
くフラッシュメモリに対してアクセス可能とするデバッ
グ方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め、本発明はデータの書き込みや消去を電気的に行える
メモリと、このメモリにデータを書き込むことができる
マイクロプロセッサからなる装置において、エミュレー
ションメモリを内蔵したデバッガを接続する際に、デバ
ッガの接続を自動認識して前記メモリのマッピングエリ
アを変更することによってデバッガから直接前記メモリ
に対してアクセスできる状態でデバッグを行う。
め、本発明はデータの書き込みや消去を電気的に行える
メモリと、このメモリにデータを書き込むことができる
マイクロプロセッサからなる装置において、エミュレー
ションメモリを内蔵したデバッガを接続する際に、デバ
ッガの接続を自動認識して前記メモリのマッピングエリ
アを変更することによってデバッガから直接前記メモリ
に対してアクセスできる状態でデバッグを行う。
【０００５】
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図１は実施例の電子装置の電気的構成を
示すブロック図である。ただし、本図では接続されるデ
バッガ８は装置内のＲＡＭエリア５にモニタプログラム
を常駐させて実ＣＰＵを使用したデバッグを行うＲＯＭ
エミュレータタイプとし、更に説明を簡略化するため
に、フラッシュメモリ６やデバッガ８内のエミュレーシ
ョンメモリのアクセスに関係する個所のみ示しており、
デバッガをコントロールするホストシステムとの接続等
については省略している。本図において、電子装置１内
には全体を制御するＣＰＵ２、周辺コントロール回路
３、アドレスおよびデータバス４、データを一時格納す
るＲＡＭ５、システム動作用プログラムを格納するフラ
ッシュメモリ６、フラッシュメモリ６とデバッガ８内の
エミュレーションメモリのマッピングをコントロールす
るマッピング切り替え回路７、エミュレーションメモリ
内蔵のＲＯＭエミュレータタイプのデバッガ８を接続す
るためのコネクタ９が設けられている。上記構成を有す
る電子装置１を用いてデバッグを行う場合について説明
する。周辺コントロール回路３から出力されるＲＡＭ用
チップセレクト信号３ｃは常時ＲＡＭ５に対してのみ出
力されるが、フラッシュメモリ６またはデバッガ内蔵の
エミュレーションメモリ用チップセレクト信号３ａは、
デバッガ８の装着有無をマッピング切り替え回路７が自
動判別することによってフラッシュメモリ用チップセレ
クト７ａ信号を出力するか、ブートデバイス搭載外部装
置用チップセレクト信号７ｂを出力するか決定するよう
になっている。即ち、デバッガ８が装着されていない場
合には、デバッガ接続検出信号８ａはインアクティブ状
態となっており、この信号をマッピング切り替え回路７
が検出してフラッシュメモリ６のマッピングを図３に示
すようにブートストラップエリアにマッピングする。従
って、電源投入時には本電子装置１はフラッシュメモリ
６に対してフラッシュメモリ用チップセレクト７ａ信号
を出力し、フラッシュメモリ６に内蔵されたプログラム
から起動する。一方、デバッガ８が接続された状態では
デバッガ接続検出信号８ａがアクティブ状態となってお
り、この信号をマッピング切り替え回路７が検出して図
２に示すようにブートストラップエリアにマッピングさ
れるのはデバッガ内蔵のエミュレーションメモリとし、
フラッシュメモリ６は別エリアにリマッピングする。従
って、電源投入時にはデバッガ内蔵のエミュレーション
メモリに対してブートデバイス搭載外部装置用チップセ
レクト信号７ｂを出力し、デバッガ内蔵のエミュレーシ
ョンメモリに格納されたプログラムから起動させること
ができる。また、この場合にはマッピング切り替え回路
７によって、フラッシュメモリは別のエリアにリマッピ
ングされているため、デバッガ８から起動後自由にフラ
ッシュメモリにアクセスすることが可能となる。
いて説明する。図１は実施例の電子装置の電気的構成を
示すブロック図である。ただし、本図では接続されるデ
バッガ８は装置内のＲＡＭエリア５にモニタプログラム
を常駐させて実ＣＰＵを使用したデバッグを行うＲＯＭ
エミュレータタイプとし、更に説明を簡略化するため
に、フラッシュメモリ６やデバッガ８内のエミュレーシ
ョンメモリのアクセスに関係する個所のみ示しており、
デバッガをコントロールするホストシステムとの接続等
については省略している。本図において、電子装置１内
には全体を制御するＣＰＵ２、周辺コントロール回路
３、アドレスおよびデータバス４、データを一時格納す
るＲＡＭ５、システム動作用プログラムを格納するフラ
ッシュメモリ６、フラッシュメモリ６とデバッガ８内の
エミュレーションメモリのマッピングをコントロールす
るマッピング切り替え回路７、エミュレーションメモリ
内蔵のＲＯＭエミュレータタイプのデバッガ８を接続す
るためのコネクタ９が設けられている。上記構成を有す
る電子装置１を用いてデバッグを行う場合について説明
する。周辺コントロール回路３から出力されるＲＡＭ用
チップセレクト信号３ｃは常時ＲＡＭ５に対してのみ出
力されるが、フラッシュメモリ６またはデバッガ内蔵の
エミュレーションメモリ用チップセレクト信号３ａは、
デバッガ８の装着有無をマッピング切り替え回路７が自
動判別することによってフラッシュメモリ用チップセレ
クト７ａ信号を出力するか、ブートデバイス搭載外部装
置用チップセレクト信号７ｂを出力するか決定するよう
になっている。即ち、デバッガ８が装着されていない場
合には、デバッガ接続検出信号８ａはインアクティブ状
態となっており、この信号をマッピング切り替え回路７
が検出してフラッシュメモリ６のマッピングを図３に示
すようにブートストラップエリアにマッピングする。従
って、電源投入時には本電子装置１はフラッシュメモリ
６に対してフラッシュメモリ用チップセレクト７ａ信号
を出力し、フラッシュメモリ６に内蔵されたプログラム
から起動する。一方、デバッガ８が接続された状態では
デバッガ接続検出信号８ａがアクティブ状態となってお
り、この信号をマッピング切り替え回路７が検出して図
２に示すようにブートストラップエリアにマッピングさ
れるのはデバッガ内蔵のエミュレーションメモリとし、
フラッシュメモリ６は別エリアにリマッピングする。従
って、電源投入時にはデバッガ内蔵のエミュレーション
メモリに対してブートデバイス搭載外部装置用チップセ
レクト信号７ｂを出力し、デバッガ内蔵のエミュレーシ
ョンメモリに格納されたプログラムから起動させること
ができる。また、この場合にはマッピング切り替え回路
７によって、フラッシュメモリは別のエリアにリマッピ
ングされているため、デバッガ８から起動後自由にフラ
ッシュメモリにアクセスすることが可能となる。
【０００６】
【発明の効果】以上述べたように、本発明によれば、デ
バッガを装着した状態でフラッシュメモリに対してアク
セスが可能となり、効率の良いデバッグを行うことがで
きる。また、デバッグしたプログラムをそのままデバッ
ガからフラッシュメモリに書き込む事も可能となる。
バッガを装着した状態でフラッシュメモリに対してアク
セスが可能となり、効率の良いデバッグを行うことがで
きる。また、デバッグしたプログラムをそのままデバッ
ガからフラッシュメモリに書き込む事も可能となる。
【図１】本発明の一実施例を示す電子装置のブロック図
【図２】本発明の実施例による電子装置内の装置内のメ
モリマップを示す図
モリマップを示す図
【図３】従来の電子装置内のメモリマップを示す図
１ 電子装置 ２ ＣＰＵ ３ 周辺コントロール回路 ３ａ フラッシュメモリまたはデバッガ内蔵のエミュレ
ーションメモリ用チップセレクト信号 ３ｃ ＲＡＭ用チップセレクト信号 ４ アドレスバスおよびデータバス信号 ５ ＲＡＭ ６ フラッシュメモリ ７ マッピング切り替え回路 ７ａ フラッシュメモリ用チップセレクト信号 ７ｂ ブートデバイス搭載外部装置用チップセレクト信
号 ８ エミュレーションメモリ内蔵デバッガ ８ａ デバッガの装着検出信号 ９ コネクタ
ーションメモリ用チップセレクト信号 ３ｃ ＲＡＭ用チップセレクト信号 ４ アドレスバスおよびデータバス信号 ５ ＲＡＭ ６ フラッシュメモリ ７ マッピング切り替え回路 ７ａ フラッシュメモリ用チップセレクト信号 ７ｂ ブートデバイス搭載外部装置用チップセレクト信
号 ８ エミュレーションメモリ内蔵デバッガ ８ａ デバッガの装着検出信号 ９ コネクタ
Claims (1)
- 【請求項１】 データの書き込みや消去を電気的に行え
るメモリと、このメモリにデータを書き込むことができ
るマイクロプロセッサからなる装置において、 エミュレーションメモリを内蔵したデバッガを接続する
際に、デバッガの接続を自動認識して前記メモリのマッ
ピングエリアを変更することによってデバッガから直接
前記メモリに対してアクセスできる状態でデバッグを行
うデバッグ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303181A JP2002108648A (ja) | 2000-10-03 | 2000-10-03 | デバッグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303181A JP2002108648A (ja) | 2000-10-03 | 2000-10-03 | デバッグ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002108648A true JP2002108648A (ja) | 2002-04-12 |
Family
ID=18784418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303181A Pending JP2002108648A (ja) | 2000-10-03 | 2000-10-03 | デバッグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021515308A (ja) * | 2018-02-27 | 2021-06-17 | アーム・リミテッド | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 |
-
2000
- 2000-10-03 JP JP2000303181A patent/JP2002108648A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021515308A (ja) * | 2018-02-27 | 2021-06-17 | アーム・リミテッド | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 |
| JP7245842B2 (ja) | 2018-02-27 | 2023-03-24 | アーム・リミテッド | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978862A (en) | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| US20080028165A1 (en) | Memory device, its access method, and memory system | |
| JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
| KR20080075110A (ko) | 내장형 제어기를 통한 플래시 스토리지의 초기화 | |
| KR100312888B1 (ko) | 칩 인에이블 신호 생성 회로 및 메모리 장치 | |
| US20020145920A1 (en) | Semiconductor memory device | |
| JP4840553B2 (ja) | 無線通信機と、そのブートプログラム書き換え方法及びプログラム | |
| JP2002108648A (ja) | デバッグ方法 | |
| US5838952A (en) | Emulator apparatus to break running program when variable is read without being initialized | |
| KR100256522B1 (ko) | I/o 메모리 카드형 무선 선택 페이징 수신기 및 동작 방법 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JP2002182939A (ja) | メモリ書き込み方法及びメモリ書き込み装置 | |
| JP2004013289A (ja) | マイクロコントローラのオンチップデバッグ方法 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| CN115469580A (zh) | 基于8051单片机***的运行方法及测试方法 | |
| JP2006313421A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH05189584A (ja) | マイクロコンピュータ | |
| JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
| JPH1165835A (ja) | プログラム書き換え方法 | |
| CN115857628A (zh) | 一种笔记本电脑主板存储结构 | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JP2002287994A (ja) | マイクロコントローラ |