JP2002108646A - Electronic apparatus with debug function - Google Patents
Electronic apparatus with debug functionInfo
- Publication number
- JP2002108646A JP2002108646A JP2000292602A JP2000292602A JP2002108646A JP 2002108646 A JP2002108646 A JP 2002108646A JP 2000292602 A JP2000292602 A JP 2000292602A JP 2000292602 A JP2000292602 A JP 2000292602A JP 2002108646 A JP2002108646 A JP 2002108646A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- processing program
- debugging
- program
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＣＰＵ（Ce
ntral Processing Unit）により主たる処理がなされる
電子機器であって、内部にデバック用プログラムを記憶
してデバック処理をも行うデバック機能を備えた電子機
器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU (Ce
The present invention relates to an electronic device that performs main processing by an ntral processing unit, and has a debugging function of storing a debugging program inside and also performing a debugging process.
【０００２】[0002]
【従来の技術】従来より、例えばＣＰＵ等により起動す
るアプリケーション処理プログラムのデバック処理を行
うデバッガが知られている。このデバッガは、装置を製
造した後に、装置が正確に作動するかの検査をするのに
使用されることが多い。また、従来より、アプリケーシ
ョン処理プログラムを起動することで機器本来の処理が
ＣＰＵにより実行されるとともに、内部にデバック用プ
ログラムを記憶した電子機器が知られている。2. Description of the Related Art A debugger for debugging an application processing program started by, for example, a CPU has been known. This debugger is often used after the device has been manufactured to check that the device works correctly. In addition, conventionally, there has been known an electronic device in which a device original process is executed by a CPU by activating an application processing program, and a debugging program is stored therein.
【０００３】この電子機器１００は、例えば図４に示す
ように構成されていた。この電子機器１００は、ＣＰＵ
１０１、論理デバイス１０２、メモリ１０３、デバック
用インターフェース１０４、プログラム切り替え部１０
５とがデータバス１０６に接続されて構成されている。
また、この電子機器１００は、ユーザにより表示内容が
確認される外部モニタ装置１１０がデバック用インター
フェース１０４と接続されている。[0003] The electronic device 100 is configured as shown in FIG. 4, for example. The electronic device 100 has a CPU
101, logical device 102, memory 103, debug interface 104, program switching unit 10
5 is connected to the data bus 106.
In the electronic device 100, an external monitor device 110 whose display content is confirmed by a user is connected to the debug interface 104.
【０００４】この電子機器１００において、メモリ１０
３には、機器本来の処理をＣＰＵ１０１で実行するため
のアプリケーション処理プログラム、ＣＰＵ１０１によ
りデバック処理を実行するためのデバック処理プログラ
ムが格納されている。In the electronic device 100, a memory 10
3 stores an application processing program for causing the CPU 101 to execute device-specific processing, and a debugging processing program for causing the CPU 101 to execute debugging processing.
【０００５】この電子機器１００において、論理デバイ
ス１０２は、例えばＣＰＬＤ（Complex Programmale Lo
gic Device）や、ＦＰＧＡ（Field Programmable Gate
Array）と呼ばれるデバイスで構成される。この論理デ
バイス１０２は、プログラム可能な多数の論理モジュー
ルと、各論理モジュール間を接続する配線領域を有して
構成されている。電子機器１００は、メモリ１０３に格
納されたアプリケーション処理プログラムを実行するに
際して、論理デバイス１０２の論理モジュールを外部の
との入出力インターフェース回路として機能させる。こ
こで、論理デバイス１０２を入出力インターフェース回
路として機能させるには、ＣＰＵ１０１により論理デバ
イス１０２内部の論理モジュールをアプリケーション処
理用の入出力インターフェース回路に書き換える必要が
ある。In the electronic apparatus 100, a logical device 102 is, for example, a CPLD (Complex Programmable Lo
gic Device) and FPGA (Field Programmable Gate)
Array). The logic device 102 is configured to include a number of programmable logic modules and a wiring area connecting the logic modules. When executing the application processing program stored in the memory 103, the electronic device 100 causes the logical module of the logical device 102 to function as an input / output interface circuit with an external device. Here, in order for the logical device 102 to function as an input / output interface circuit, it is necessary for the CPU 101 to rewrite a logical module inside the logical device 102 to an input / output interface circuit for application processing.
【０００６】この電子機器１００では、デバック処理を
行うに際しては、メモリ１０３に格納されたデバック処
理プログラムを起動し、デバック用インターフェース１
０４、外部モニタ装置１１０を使用する。外部モニタ装
置１１０は、例えばパーソナルコンピュータからなり、
ユーザの操作内容を入力するための入力機能と、ユーザ
にデバック処理内容を提示する表示機能と有し、デバッ
ク処理プログラムへのコマンドの入力或いは出力をモニ
タする。In the electronic device 100, when performing a debugging process, a debugging process program stored in the memory 103 is started, and the debugging interface 1 is executed.
04. Use the external monitor device 110. The external monitor device 110 is composed of, for example, a personal computer,
It has an input function for inputting user operation contents and a display function for presenting debug processing contents to the user, and monitors input or output of commands to the debug processing program.
【０００７】このような電子機器１００において、プロ
グラム切り替え部１０５は、例えばＤＩＰＳＷ等からな
り、アプリケーション処理プログラム及びデバック処理
プログラムがメモリ１０３に記憶されている場合には、
起動時にいずれかのプログラムをＣＰＵ１０１で起動す
るかを選択する。この電子機器１００では、例えば製品
を作製して出荷するに際して動作確認をするときにデバ
ック処理プログラムを起動して上述のデバック処理を実
行する。In such an electronic device 100, the program switching unit 105 is composed of, for example, a DIPSW, and when an application processing program and a debugging processing program are stored in the memory 103,
At the time of activation, the user selects which of the programs is activated by the CPU 101. In the electronic device 100, for example, when an operation is confirmed when a product is manufactured and shipped, a debug processing program is started to execute the above-described debug processing.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、従来の
電子機器１００では、機器本来の処理がアプリケーショ
ン処理プログラムで実行する内容であり、製品作製時に
使用するデバック用インターフェース１０４、メモリ１
０３内のデバック処理プログラム、プログラム切り替え
部１０５が不要となってしまう。したがって、従来の電
子機器１００では、希にしか使用されないデバック機能
を搭載することにより、商品化するにあたりコストアッ
プの要因となっていた。However, in the conventional electronic device 100, the original processing of the device is the content executed by the application processing program, and the debug interface 104 and the memory 1 used at the time of product production are used.
The debug processing program in 03 and the program switching unit 105 become unnecessary. Therefore, the conventional electronic device 100 is equipped with a debugging function that is rarely used, which has been a factor in increasing costs when commercializing the electronic device 100.
【０００９】また、従来の電子機器１００では、商品の
出荷段階でデバック用インターフェース１０４、デバッ
ク処理プログラムやプログラム切り替え部１０５を削除
した構成とする場合であっても、余計な工数が必要とな
る。更に、電子機器１００からデバック用インターフェ
ース１０４、デバック処理プログラム、及びプログラム
切り替え部１０５を削除してしまうと、市場においてト
ラブルが発生したときにデバック処理を実行することが
できないという問題がある。Further, in the conventional electronic device 100, even when the debug interface 104, the debug processing program, and the program switching unit 105 are deleted at the stage of shipping the product, extra man-hours are required. Furthermore, if the debug interface 104, the debug processing program, and the program switching unit 105 are deleted from the electronic device 100, there is a problem that the debug processing cannot be executed when a trouble occurs in the market.
【００１０】そこで、本発明は、上述した実情に鑑みて
提案されたものであり、コストの低減を実現してデバッ
ク処理を実行することができるデバック機能を備えた電
子機器を提供することを目的とする。The present invention has been proposed in view of the above circumstances, and has as its object to provide an electronic device having a debugging function capable of executing a debugging process while realizing cost reduction. And
【００１１】[0011]
【課題を解決するための手段】本発明は、上述の課題を
解決するために、プログラムに従って所定の処理を行う
処理部と、上記処理部が実行するアプリケーション処理
プログラム、当該アプリケーション処理プログラムに対
するデバックをするデバック処理プログラムが格納され
る記憶手段と、複数の論理モジュール及び各論理モジュ
ールを接続する配線領域とを有する論理デバイスとを備
え、上記処理部は、上記論理デバイスの論理モジュール
及び配線領域を書き換え変更して外部装置と接続するた
めのデバック用インターフェースとして機能させ、上記
外部装置からの制御信号に従って上記デバック処理プロ
グラムにより上記アプリケーション処理プログラムのデ
バック処理を実行する。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a processing unit for performing a predetermined process according to a program, an application processing program executed by the processing unit, and debugging for the application processing program. And a logic device having a plurality of logic modules and a wiring area connecting the logic modules, and the processing unit rewrites the logic module and the wiring area of the logic device. The debug processing program is changed to function as a debug interface for connecting to an external device, and the debug processing program executes the debug processing of the application processing program in accordance with a control signal from the external device.
【００１２】本発明によれば、デバック処理を行うに際
して、デバック用インターフェースとして機能する論理
デバイスを利用して外部装置と接続して、外部装置から
の制御信号に従ってデバック処理プログラムを実行して
アプリケーション処理プログラムのデバックをする。According to the present invention, when a debugging process is performed, a logic device functioning as a debugging interface is used to connect to an external device, and a debugging process program is executed in accordance with a control signal from the external device to execute an application process. Debug the program.
【００１３】また、本発明において、上記処理部は、上
記論理デバイスが上記デバック用インターフェースとし
て機能するか否かを検出し、検出結果に基づいて起動す
る処理プログラムを切り替える制御をする。Further, in the present invention, the processing unit detects whether the logical device functions as the debug interface, and controls to switch a processing program to be started based on a result of the detection.
【００１４】本発明によれば、論理デバイスがデバック
用インターフェースとして機能するときにはデバック処
理プログラムを起動し、論理デバイスがデバック用イン
ターフェースとして機能しないときにはアプリケーショ
ン処理プログラムを実行する。According to the present invention, the debug processing program is started when the logical device functions as the debug interface, and the application processing program is executed when the logical device does not function as the debug interface.
【００１５】[0015]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１６】本発明は、例えば図１に示すように構成さ
れた電子機器１に適用される。The present invention is applied to, for example, an electronic device 1 configured as shown in FIG.
【００１７】この電子機器１は、ＣＰＵ１１、論理デバ
イス１２、メモリ１３がデータバス１４に接続されて構
成されている。また、この電子機器１は、論理デバイス
１２を介して外部モニタ装置２と接続されている。The electronic device 1 is configured by connecting a CPU 11, a logic device 12, and a memory 13 to a data bus 14. The electronic device 1 is connected to the external monitor device 2 via the logical device 12.
【００１８】外部モニタ装置２は、例えばパーソナルコ
ンピュータからなり、ユーザが操作する操作入力機能、
各種内容を表示する表示機能、電子機器１の論理デバイ
ス１２と接続して情報の送受信をする送受信機能を備え
る。The external monitor device 2 comprises, for example, a personal computer, and has an operation input function operated by a user;
It has a display function of displaying various contents and a transmission / reception function of transmitting / receiving information by connecting to the logical device 12 of the electronic apparatus 1.
【００１９】この電子機器１において、メモリ１３に
は、アプリケーション処理プログラム、当該アプリケー
ション処理プログラムのデバック処理をするためのデバ
ック処理プログラムが格納される。このアプリケーショ
ン処理プログラムは、電子機器１が機器本来の目的を達
成するためのプログラムとなっている。In the electronic device 1, the memory 13 stores an application processing program and a debugging processing program for performing debugging processing of the application processing program. This application processing program is a program for the electronic device 1 to achieve the original purpose of the device.
【００２０】ＣＰＵ１１は、メモリ１３に格納されたア
プリケーション処理プログラムを読み出して実行するこ
とで機器本来の処理をする。このとき、ＣＰＵ１１は、
論理デバイス１２を入出力回路として機能するように書
き換えてアプリケーション処理プログラムに従った処理
をする。The CPU 11 reads out and executes the application processing program stored in the memory 13 to perform the original processing of the device. At this time, the CPU 11
The logical device 12 is rewritten so as to function as an input / output circuit and performs processing according to the application processing program.
【００２１】また、ＣＰＵ１１は、外部モニタ装置２か
らのコマンドに制御されてメモリ１３に格納されたデバ
ック用プログラムを起動する。このとき、ＣＰＵ１１
は、論理デバイス１２をデバック用インターフェースと
して機能するように書き換えてデバック用プログラムに
従った処理をする。The CPU 11 activates a debugging program stored in the memory 13 under the control of a command from the external monitor device 2. At this time, the CPU 11
Rewrites the logical device 12 so as to function as a debugging interface and performs processing in accordance with the debugging program.
【００２２】論理デバイス１２は、例えばＣＰＬＤ（Co
mplex Programmale Logic Device）や、ＦＰＧＡ（Fiel
d Programmable Gate Array）からなり、複数の論理モ
ジュール及び各論理モジュールを接続する配線領域とを
有する。論理デバイス１２において、各論理モジュール
は、ＣＰＵ１１又は外部モニタ装置２によりその内容が
書き換えられ、書き換え内容に応じて各種処理を実行す
る。The logic device 12 is, for example, a CPLD (Co
mplex Programmale Logic Device), FPGA (Fiel
d Programmable Gate Array) and has a plurality of logic modules and a wiring area for connecting each logic module. In the logical device 12, the content of each logical module is rewritten by the CPU 11 or the external monitor device 2, and executes various processes according to the rewritten content.
【００２３】論理デバイス１２は、ＣＰＵ１１がアプリ
ケーション処理プログラムを実行したときの入出力回
路、外部モニタ装置２と接続してアプリケーション処理
プログラムのデバックをするためのデバック用インター
フェースとして機能する。The logical device 12 functions as an input / output circuit when the CPU 11 executes the application processing program, and as a debug interface for connecting to the external monitor device 2 and debugging the application processing program.
【００２４】論理デバイス１２は、ＦＰＧＡで構成され
た場合には図２に示すように、プログラム可能なコンフ
ィグレーションメモリと呼ばれるＣＬＢ（ギャブル ロ
ジック ブロック）２１を規則的に並列し、且つ、各Ｃ
ＬＢ２１間に配線領域２２を分散配置して形成され、信
号入出力をする入出力ブロック２３を備える。これによ
り、論理デバイス１２は、使用者において書き換え可能
な大規模なゲートの論理を実現する。そして、この論理
デバイス１２は、ＣＬＢ２１及び配線領域２２が書き換
えられて所望の論理を実現する。論理デバイス１２は、
ＣＬＢ２１としてＳＲＡＭ（Static Random Access Mem
ory）セル、ＥＰＲＯＭ（Erasable andProgrammable Re
ad Only Memory）、アンチヒューズが使用可能である。
なお、ＣＬＢ２１は、ＥＰＲＯＭとすることで、同じサ
イズの書き込みをする場合にはより小さなＣＬＢ２１を
使用することができる。When the logic device 12 is constituted by an FPGA, as shown in FIG. 2, a CLB (gable logic block) 21 called a programmable configuration memory is regularly arranged in parallel.
An input / output block 23 for inputting / outputting a signal is formed by distributing wiring regions 22 between the LBs 21. As a result, the logic device 12 realizes a large-scale gate logic that can be rewritten by the user. Then, in the logic device 12, the CLB 21 and the wiring area 22 are rewritten to realize a desired logic. The logical device 12
SRAM (Static Random Access Mem) as CLB21
ory) cell, EPROM (Erasable and Programmable Re
ad Only Memory) and anti-fuse can be used.
By using an EPROM as the CLB 21, a smaller CLB 21 can be used when writing the same size.
【００２５】本例において、論理デバイス１２は、ＣＰ
Ｕ１１がアプリケーション処理プログラムを実行するに
際しての入出力部等の周辺回路、外部モニタ装置２と接
続するためのデバック用インターフェースとして機能す
るようにＣＬＢ２１、配線領域２２及び入出力ブロック
２３の設定がされる。In this example, the logical device 12
The CLB 21, the wiring area 22, and the input / output block 23 are set so that the U11 functions as a peripheral circuit such as an input / output unit when executing the application processing program and a debugging interface for connection to the external monitor device 2. .
【００２６】つぎに、アプリケーション処理プログラム
のデバック処理を行うときの処理手順について図３を参
照して説明する。Next, a processing procedure when the debugging processing of the application processing program is performed will be described with reference to FIG.
【００２７】図３によれば、先ず、ステップＳＴ１にお
いて、ＣＰＵ１１又は外部モニタ装置２により論理デバ
イス１２の書き換えをする。このとき、ＣＰＵ１１又は
外部モニタ装置２は、デバック処理をするためにＣＬＢ
２１、配線領域２２、入出力ブロック２３を設定して論
理デバイス１２をデバック用インターフェースとして機
能させる。According to FIG. 3, first, in step ST1, the CPU 11 or the external monitor device 2 rewrites the logical device 12. At this time, the CPU 11 or the external monitor 2
21, the wiring area 22, and the input / output block 23 are set so that the logical device 12 functions as a debugging interface.
【００２８】次のステップＳＴ２において、ＣＰＵ１１
又は外部モニタ装置２は、電子機器１全体の設定などを
リセットする処理をする。In the next step ST2, the CPU 11
Alternatively, the external monitor device 2 performs a process of resetting settings and the like of the entire electronic device 1.
【００２９】次のステップＳＴ３において、ＣＰＵ１１
又は外部モニタ装置２は、ステップＳＴ２でリセットし
たことに応じて論理デバイス１２がデバック用インター
フェースとしての機能を有するか否かのチェックをす
る。In the next step ST3, the CPU 11
Alternatively, the external monitor device 2 checks whether the logical device 12 has a function as a debugging interface in response to the reset in step ST2.
【００３０】ここで、ＣＰＵ１１又は外部モニタ装置２
は、図示しない論理デバイス１２内のレジスタを参照し
て、論理デバイス１２の設定内容をチェックする。すな
わち、論理デバイス１２内のレジスタには、ＣＰＵ１１
の入出力回路のみが設定されているのか、ＣＰＵ１１の
入出力回路及びデバック処理インターフェースが設定さ
れているのか、デバック用インターフェースのみが設定
されているのかを、レジスタに格納されている値を参照
して判定をする。Here, the CPU 11 or the external monitor 2
Checks the setting contents of the logical device 12 with reference to a register in the logical device 12 not shown. That is, the registers in the logical device 12 include the CPU 11
Whether only the input / output circuit of the CPU 11 is set, whether the input / output circuit of the CPU 11 and the debug processing interface are set, or whether only the debug interface is set is referred to the value stored in the register. Make a decision.
【００３１】また、ＣＰＵ１１又は外部モニタ装置２
は、電子機器１をリセットした後にデバック用インター
フェースとして機能を有するか否かを判定するようにプ
ログラムされているものとする。The CPU 11 or the external monitor 2
Is programmed to determine whether or not the electronic device 1 has a function as a debugging interface after resetting.
【００３２】次のステップＳＴ４において、ＣＰＵ１１
又は外部モニタ装置２は、ステップＳＴ３のチェック結
果を判定し、論理デバイス１２がデバック用インターフ
ェースとして機能するときにはステップＳＴ５に進み、
デバック用インターフェースとして機能しないときには
ステップＳＴ６に進む。In the next step ST4, the CPU 11
Alternatively, the external monitor device 2 determines the check result of step ST3, and proceeds to step ST5 when the logical device 12 functions as a debugging interface.
If it does not function as a debugging interface, the process proceeds to step ST6.
【００３３】ステップＳＴ５において、外部モニタ装置
２は、予めメモリ１３に記憶されたアプリケーション処
理プログラムのデバックをするために、デバック処理を
制御するためのコマンドを論理デバイス１２を介してＣ
ＰＵ１１に出力することで、ＣＰＵ１１のデバック処理
を制御する。すなわち、外部モニタ装置２は、先ず、メ
モリ１３に格納されたデバック処理プログラムを起動す
るようにＣＰＵ１１を制御し、コマンドをＣＰＵ１１に
出力することでアプリケーション処理プログラムのデバ
ック処理を制御する。ここで、外部モニタ装置２は、ユ
ーザの操作によりコマンドを生成するとともに、コマン
ドやデバック処理内容をモニタする。In step ST5, the external monitor device 2 sends a command for controlling the debugging process via the logical device 12 to debug the application processing program stored in the memory 13 in advance.
The output to the PU 11 controls the debugging process of the CPU 11. That is, first, the external monitor device 2 controls the CPU 11 so as to start the debug processing program stored in the memory 13, and controls the debug processing of the application processing program by outputting a command to the CPU 11. Here, the external monitor device 2 generates a command by a user operation and monitors the command and the contents of the debugging process.
【００３４】ステップＳＴ６において、ＣＰＵ１１は、
メモリ１３に記憶されたアプリケーション処理プログラ
ムを起動し、論理デバイス１２を入出力回路として使用
してアプリケーション処理を実行する。At step ST6, the CPU 11
The application processing program stored in the memory 13 is started, and the application processing is executed using the logical device 12 as an input / output circuit.
【００３５】したがって、上述の電子機器１によれば、
論理デバイス１２をアプリケーション処理における入出
力回路、及びデバック処理におけるデバック処理インタ
ーフェースとして機能させることで、デバック処理のみ
のための専用のデバック用インターフェースをハードウ
ェアで構成する必要がなく、更にはアプリケーション処
理に不要な専用のデバック用インターフェースを搭載す
る必要がない。したがって、この電子機器１によれば、
アプリケーション処理のみを実行する商品と同じ構成で
アプリケーション処理プログラムのデバック処理を行う
ことができる。したがって、この電子機器１によれば、
コストの低減を実現しつつデバック処理を実行すること
ができる。Therefore, according to the electronic device 1 described above,
By causing the logical device 12 to function as an input / output circuit in application processing and a debug processing interface in debug processing, there is no need to configure a dedicated debug interface only for debug processing with hardware. There is no need to install an unnecessary dedicated debugging interface. Therefore, according to this electronic device 1,
Debug processing of an application processing program can be performed with the same configuration as a product that executes only application processing. Therefore, according to this electronic device 1,
The debugging process can be executed while reducing the cost.
【００３６】また、上述の電子機器１によれば、アプリ
ケーション処理プログラム及びデバック処理プログラム
をメモリ１３に格納し、デバック処理を行う必要がある
ときのみＤＩＰＳＷ等のプログラム切替手段によりプロ
グラムの切り換えを行う必要が無い。したがって、電子
機器１によれば、装置のコスト低減を実現することがで
きる。According to the electronic device 1 described above, the application processing program and the debugging processing program are stored in the memory 13, and the program switching means such as DIPSW is required to switch the program only when the debugging processing needs to be performed. There is no. Therefore, according to the electronic device 1, the cost of the device can be reduced.
【００３７】更に、電子機器１によれば、内部のデバッ
ク処理プログラムを格納することで、デバックを行うの
に別個のデバック用ハードウェアを開発する必要が無
く、開発費の削減をすることができる。Further, according to the electronic device 1, storing the internal debug processing program eliminates the need to develop separate debug hardware for performing the debug, thereby reducing the development cost. .
【００３８】更にまた、電子機器１によれば、商品が出
荷された後にデバック処理が必要となったときでも、論
理デバイス１２をデバック用インターフェースとして機
能させることにより、容易にデバック処理を実行するこ
とができる。Further, according to the electronic device 1, even when the debugging process is required after the product is shipped, the debugging process can be easily executed by making the logical device 12 function as a debugging interface. Can be.
【００３９】[0039]
【発明の効果】本発明によれば、論理デバイスの論理モ
ジュール及び配線領域を書き換え変更して外部装置と接
続するためのデバック用インターフェースとして機能さ
せ、外部装置からの制御信号に従って上記デバック処理
プログラムによりアプリケーション処理プログラムのデ
バック処理を実行することができるので、装置本来の処
理でないデバック用インターフェースをハードウェアで
構成する必要が無く、コストの低減を実現してデバック
処理を実行することができる。According to the present invention, a logic interface and a wiring area of a logic device are rewritten and changed to function as a debug interface for connection to an external device, and the debug processing program is executed in accordance with a control signal from the external device. Since the debugging process of the application processing program can be executed, it is not necessary to configure a debugging interface which is not a process inherent to the apparatus with hardware, and the debugging process can be executed while reducing costs.
【図１】本発明を適用した電子機器の構成を示すブロッ
ク図である。FIG. 1 is a block diagram illustrating a configuration of an electronic device to which the present invention has been applied.
【図２】論理デバイスの具体的な構成例を示すブロック
図である。FIG. 2 is a block diagram illustrating a specific configuration example of a logical device.
【図３】本発明を適用した電子機器及び外部モニタ装置
によりアプリケーション処理プログラムのデバック処理
を実行するときの処理手順を示すフローチャートであ
る。FIG. 3 is a flowchart showing a processing procedure when an electronic apparatus to which the present invention is applied and an external monitor apparatus execute a debug processing of an application processing program.
【図４】従来のデバック機能を備えた電子機器の構成を
示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of a conventional electronic device having a debugging function.
１ 電子機器 ２ 外部モニタ装置 １１ ＣＰＵ １２ 論理デバイス １３ メモリ ２１ ＣＬＢ ２２ 配線領域 ２３ 入出力ブロック REFERENCE SIGNS LIST 1 electronic device 2 external monitor device 11 CPU 12 logical device 13 memory 21 CLB 22 wiring area 23 input / output block
Claims (2)
理部と、 上記処理部が実行するアプリケーション処理プログラ
ム、当該アプリケーション処理プログラムに対するデバ
ックをするデバック処理プログラムが格納される記憶手
段と、 複数の論理モジュール及び各論理モジュールを接続する
配線領域とを有する論理デバイスとを備え、 上記処理部は、上記論理デバイスの論理モジュール及び
配線領域を書き換え変更して外部装置と接続するための
デバック用インターフェースとして機能させ、上記外部
装置からの制御信号に従って上記デバック処理プログラ
ムにより上記アプリケーション処理プログラムのデバッ
ク処理を実行することを特徴とするデバック機能を備え
た電子機器。A processing unit for performing predetermined processing according to a program; an application processing program executed by the processing unit; a storage unit for storing a debugging processing program for debugging the application processing program; A logic device having a wiring area for connecting each logical module, and the processing unit functions as a debug interface for connecting to an external device by rewriting and changing the logic module and the wiring area of the logic device, An electronic apparatus having a debug function, wherein the debug processing program executes the debug processing of the application processing program in accordance with a control signal from the external device.
デバック用インターフェースとして機能するか否かを検
出し、検出結果に基づいて上記記憶手段に記憶された起
動するプログラムを切り替える制御をすることを特徴と
するデバック機能を備えた電子機器。2. The processing unit detects whether the logical device functions as the debugging interface, and controls switching of a program to be started stored in the storage unit based on a result of the detection. An electronic device with a debugging function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292602A JP2002108646A (en) | 2000-09-26 | 2000-09-26 | Electronic apparatus with debug function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292602A JP2002108646A (en) | 2000-09-26 | 2000-09-26 | Electronic apparatus with debug function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002108646A true JP2002108646A (en) | 2002-04-12 |
Family
ID=18775521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292602A Withdrawn JP2002108646A (en) | 2000-09-26 | 2000-09-26 | Electronic apparatus with debug function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108646A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988669B1 (en) * | 2006-11-06 | 2010-10-18 | 산요 세미컨덕터 컴퍼니 리미티드 | Program processing device and program processing method |
-
2000
- 2000-09-26 JP JP2000292602A patent/JP2002108646A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100988669B1 (en) * | 2006-11-06 | 2010-10-18 | 산요 세미컨덕터 컴퍼니 리미티드 | Program processing device and program processing method |
| US8732443B2 (en) | 2006-11-06 | 2014-05-20 | Semiconductor Components Industries, Llc | Program processing device and program processing method which is able to control writing into an internal memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111976482A (en) | Double-screen interaction system and method for vehicle-mounted instrument screen and central control entertainment screen | |
| JP2000332205A (en) | Semiconductor integrated circuit with built-in processor | |
| TWI479319B (en) | Operating method of dual operation system as well as touch-responsive electronic device and computer readable medium with dual operation system | |
| US20080082802A1 (en) | Microcomputer debugging system | |
| JP4600601B1 (en) | Debug support device, debug support method, and debug support program | |
| US7315905B2 (en) | Software controlled hard reset of mastering IPS | |
| JP2002108646A (en) | Electronic apparatus with debug function | |
| TWI765282B (en) | Touch display chip and information processing device | |
| JP2009205277A (en) | Controller for machine tool | |
| CN105068835A (en) | Mobile terminal and debugging information display method thereof | |
| JPH05233844A (en) | Microcomputer | |
| KR200343611Y1 (en) | When you integrate the main board of the system | |
| KR100472179B1 (en) | Computers and Methods to Securely Store System Configuration Data | |
| JPH10326203A (en) | Debugging devices capable of taking over operation from each other between hardware environments while running programs therein | |
| JP2005182263A (en) | Controller with memory test function and computer | |
| US10180847B2 (en) | Circuitry for configuring entities | |
| KR100477138B1 (en) | Personal computer systems | |
| JP2000286919A (en) | Data processor | |
| JP3074978B2 (en) | Emulation device | |
| JP2003122600A (en) | Watch dog timer device | |
| JPH0285934A (en) | Emulator | |
| JP2007072992A (en) | Control unit | |
| JPH071500B2 (en) | Single chip microcomputer | |
| JPS62221043A (en) | Monitor circuit for logical unit | |
| JPH09138747A (en) | Extremely small computer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |