JP2002100733A - High-frequency ic device - Google Patents
High-frequency ic deviceInfo
- Publication number
- JP2002100733A JP2002100733A JP2000286426A JP2000286426A JP2002100733A JP 2002100733 A JP2002100733 A JP 2002100733A JP 2000286426 A JP2000286426 A JP 2000286426A JP 2000286426 A JP2000286426 A JP 2000286426A JP 2002100733 A JP2002100733 A JP 2002100733A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- magnetic
- frequency integrated
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波集積回路装
置に関し、特に基板上に受動部品であるインダクタや変
成器を有するモノリシックマイクロ波集積回路等の高周
波集積回路装置に関するものである。The present invention relates to a high-frequency integrated circuit device, and more particularly to a high-frequency integrated circuit device such as a monolithic microwave integrated circuit having an inductor or a transformer as a passive component on a substrate.
【０００２】[0002]
【従来の技術】近年急速に普及している携帯電話等の無
線機器では、装置の小型化、低コスト化のため、回路を
構成するトランジスタや受動部品を、半導体基板上に集
積化したモノリシックマイクロ波集積回路（以下、ＭＭ
ＩＣと記す）が使用される。ＭＭＩＣで使用される受動
部品の１つにコイルがあり、主として増幅器等の入出力
整合回路やトランジスタへのバイアス供給用チョークコ
イルとして使用される。このコイルをＭＭＩＣの構成部
品として半導体基板上に形成する場合には、スパイラル
インダクタを使用することが多い。2. Description of the Related Art In recent years, in radio equipment such as a cellular phone, which has been rapidly spread, in order to reduce the size and cost of the device, a transistor or a passive component constituting a circuit is integrated on a semiconductor substrate by a monolithic micro device. Wave integrated circuit (hereinafter MM
IC) is used. One of the passive components used in the MMIC is a coil, which is mainly used as an input / output matching circuit such as an amplifier and a choke coil for supplying a bias to a transistor. When this coil is formed on a semiconductor substrate as a component of the MMIC, a spiral inductor is often used.
【０００３】図１６は、第１の従来例としてこのスパイ
ラルインダクタを示した斜視図である。図に示したよう
に、半導体基板２１上またはその上のＳｉＯ2などの絶
縁膜上の平面に、第１の導体層２３を渦巻き状に形成
し、その上に絶縁膜を挟んで形成する第２の導体層２５
にて巻線の中央部にある第１の導体層端を外部と接続す
るように構成されている。FIG. 16 is a perspective view showing this spiral inductor as a first conventional example. As shown in the figure, a first conductor layer 23 is formed in a spiral shape on a semiconductor substrate 21 or on a flat surface of an insulating film such as SiO 2 on the semiconductor substrate 21, and a first conductive layer 23 is formed thereon with an insulating film interposed therebetween. 2 conductor layer 25
The first conductor layer end at the center of the winding is connected to the outside.
【０００４】また、複数層の配線層を用い、金属細片を
ビアホールを介して直列に接続することにより積層型イ
ンダクタを形成することも行われている。図１７
（ａ）、（ｂ）は、第２の従来例としての積層型インダ
クタを有するＭＭＩＣの斜視図と断面図である。半導体
基板３１上に、第１の絶縁膜３２が形成され、その上に
第２の絶縁膜３４を挟んで、複数の第１の導体層３３
と、第２の導体層３５とが配置され、これらがビアホー
ル３６を介して直列に接続されて、インダクタの巻線３
７が形成されている。なお、スパイラルインダクタや積
層型インダクタを備えたＭＭＩＣは、例えば特開平９−
７８３４号公報（スパイラルインダクタの巻線に接して
絶縁性磁性体を配する）や特開平９−４５８６６号公報
（複数のインダクタを集積化したときのインダクタ間の
干渉を抑制するため、スパイラルインダクタと積層型イ
ンダクタを併用する）等により公知となっている。[0004] In addition, a multilayer inductor is formed by using a plurality of wiring layers and connecting metal strips in series via via holes. FIG.
(A) and (b) are a perspective view and a sectional view of an MMIC having a multilayer inductor as a second conventional example. A first insulating film 32 is formed on a semiconductor substrate 31, and a plurality of first conductor layers 33 are formed on the first insulating film 32 with a second insulating film 34 interposed therebetween.
And a second conductor layer 35, which are connected in series via a via hole 36, and are connected to the winding 3 of the inductor.
7 are formed. An MMIC having a spiral inductor or a multilayer inductor is disclosed in, for example,
No. 7834 (disposing an insulating magnetic material in contact with the winding of a spiral inductor) and Japanese Patent Application Laid-Open No. 9-45866 (in order to suppress interference between inductors when a plurality of inductors are integrated, a spiral inductor is used. And a multilayer inductor).
【０００５】[0005]
【発明が解決しようとする課題】最近のＳｉ−ＭＯＳト
ランジスタの性能向上とともに、このＭＯＳトランジス
タを用いたＭＭＩＣの開発研究が行われるようになって
きたが、Ｓｉ基板上に、上述の従来のインダクタを形成
した場合には下記の問題点がある。従来のスパイラルイ
ンダクタをＳｉなどの導電性の高い基板上に形成した場
合、図１６に示すようにインダクタで発生した磁束Φ
が、Ｓｉ基板を通過して高周波信号でその磁束密度が変
化するため、基板中に誘導電流が発生し、これがジュー
ル熱に変化するために高周波損失が大きくなる。また、
第２の従来例の積層型インダクタでは磁束が基板平面方
向を向いているので、スパイラル型より損失は小さくな
るものの、インダクタの一方の端と他方の端をつなぐ磁
束の一部が基板中を通過するため、高周波の損失はなく
ならない。なお、以上の問題点は半絶縁性のＧａＡｓ基
板を使えば問題とならないが、ＧａＡｓ基板はコストが
高く、低コスト化への大きな障害となる。With the recent improvement in the performance of Si-MOS transistors, research and development of MMICs using the MOS transistors have been conducted. In the case where is formed, there are the following problems. When a conventional spiral inductor is formed on a highly conductive substrate such as Si, the magnetic flux Φ generated by the inductor as shown in FIG.
However, since the magnetic flux density changes with a high-frequency signal after passing through the Si substrate, an induced current is generated in the substrate, and this changes into Joule heat, so that a high-frequency loss increases. Also,
In the second prior art multilayer inductor, since the magnetic flux is directed in the plane of the substrate, the loss is smaller than that of the spiral type, but a part of the magnetic flux connecting one end of the inductor to the other end passes through the substrate. Therefore, the loss of high frequency does not disappear. Note that the above problems do not pose a problem if a semi-insulating GaAs substrate is used, but the GaAs substrate has a high cost and is a major obstacle to cost reduction.
【０００６】本発明の課題は、上述の従来例の問題点を
解決することであって、その目的は、半導体基板中の誘
導電流を抑制し、高周波損失を低減したインダクタや変
成器を有する高周波集積回路装置を提供できるようにす
ることにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art. It is an object of the present invention to suppress an induced current in a semiconductor substrate and reduce a high-frequency loss. An object of the present invention is to provide an integrated circuit device.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体基板上に形成された第１の
配線層により構成される第１の金属細片と第２の配線層
により構成される第２の金属細片とが、それぞれの端部
同士が接続されることにより、直列に接続されて螺旋状
の巻線を構成している高周波集積回路装置において、前
記巻線中に環状の磁性体膜が配置されていることを特徴
とする高周波集積回路装置、が提供される。According to the present invention, a first metal strip formed by a first wiring layer formed on a semiconductor substrate and a second wiring are provided. A high-frequency integrated circuit device in which a second metal strip composed of a layer is connected in series by connecting respective ends thereof to form a spiral winding; A high-frequency integrated circuit device having a ring-shaped magnetic film disposed therein is provided.
【０００８】そして、好ましくは、前記第１の金属細片
の端部と前記第２の金属細片の端部とが、両者間に介在
する絶縁膜に形成されたビアホールを介して接続され
る。また、好ましくは、前記半導体基板として、シリコ
ン基板が用いられる。そして、一層好ましくは、アクテ
ィブ素子として絶縁ゲート型の電界効果トランジスタを
有する。Preferably, an end of the first metal strip and an end of the second metal strip are connected via a via hole formed in an insulating film interposed therebetween. . Preferably, a silicon substrate is used as the semiconductor substrate. More preferably, an insulated gate field effect transistor is provided as an active element.
【０００９】［作用］本発明では、第１の配線層により
構成される第１の金属細片と第２の配線層により構成さ
れる第２の金属細片とを直列に螺旋状に接続してコイル
の巻線を構成し、その中に磁芯となる環状の磁性体膜を
配置することでインダクタを構成している。本発明のイ
ンダクタでは、磁芯となる磁性体膜の透磁率がまわりの
物質より大きく、環状であるために巻線から発生する磁
束は磁芯の中を通過し、周囲に漏洩する磁束を小さくす
ることができる。このために基板を通過する磁束もほと
んどなくなり、誘導電流による高周波損失も大きく低減
することができる。[Operation] In the present invention, a first metal strip formed by a first wiring layer and a second metal strip formed by a second wiring layer are spirally connected in series. Thus, an inductor is formed by forming a coil winding and arranging an annular magnetic film serving as a magnetic core therein. In the inductor of the present invention, the magnetic permeability of the magnetic film serving as the magnetic core is larger than that of the surrounding material, and the magnetic flux generated from the winding passes through the magnetic core and reduces the magnetic flux leaking to the surroundings because of the annular shape. can do. For this reason, almost no magnetic flux passes through the substrate, and high-frequency loss due to the induced current can be greatly reduced.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１（ａ）は、本発明の第
１の実施の形態を示す斜視図であり、図１（ｂ）は、そ
の断面図である。半導体基板１上に形成された第１の絶
縁膜２上に、第２の絶縁膜４を挟んで、クランク状の複
数の第１の導体層３とクランク状の複数の第２の導体層
５とを配置し、これらをビアホール６にて直列に接続す
ることでインダクタの巻線７を構成し、この巻線の中に
環状の磁性体膜８を磁芯として挿入する。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a perspective view showing a first embodiment of the present invention, and FIG. 1B is a sectional view thereof. A plurality of crank-shaped first conductor layers 3 and a plurality of crank-shaped second conductor layers 5 are formed on a first insulating film 2 formed on a semiconductor substrate 1 with a second insulating film 4 interposed therebetween. Are arranged in series and connected via a via hole 6 to form a winding 7 of the inductor, into which an annular magnetic film 8 is inserted as a magnetic core.
【００１１】本実施の形態では、巻線７により発生する
図示しない磁束のほとんどが透磁率の高い磁性体膜８内
を通過し、さらに磁性体膜８が環状であるために、その
磁束は磁性体膜８内部に閉じ込められる。そのために半
導体基板１を通過する磁束がほとんどなくなり、誘導電
流の発生が抑えられ、結果として、高周波損失を低減す
ることが可能となる。In the present embodiment, most of the magnetic flux (not shown) generated by the winding 7 passes through the magnetic film 8 having a high magnetic permeability, and the magnetic film 8 has an annular shape. It is confined inside the body membrane 8. Therefore, there is almost no magnetic flux passing through the semiconductor substrate 1, and the generation of induced current is suppressed. As a result, high-frequency loss can be reduced.
【００１２】本発明の第２から第５の実施の形態を図２
から図５に示す。これらは導体層である金属細片の形状
と環状の磁性体膜の各種形状例を示した平面図である。
図２に示す第２の実施の形態においては、第１の導体層
３は短冊状に、第２の導体層５をクランク状に形成し、
巻線中に挿入される磁性体膜８は四角形の角を丸めた形
状としている。図３に示す第３の実施の形態において
は、第１の導体層３は短冊状に形成し、第２の導体層５
は、ビアホールに接続されるパッド部を正方形に形成し
その間を平行四辺形にて接続する形状としている。図４
に示す第４の実施の形態においては、第１、第２の導体
層の形状は第２の実施の形態（図２）の場合と同様で、
これらの導体層が磁性体膜８の角を横切るように配置さ
れている。図５に示す第５の実施の形態においては、磁
性体膜８が円形で、その磁性体膜８に交差するように扇
形に短冊状の第１の導体層３および短冊状の第２の導体
層５を配置している。FIG. 2 shows the second to fifth embodiments of the present invention.
5 to FIG. These are plan views showing examples of the shape of a metal strip as a conductor layer and various shapes of an annular magnetic film.
In the second embodiment shown in FIG. 2, the first conductor layer 3 is formed in a strip shape, and the second conductor layer 5 is formed in a crank shape.
The magnetic film 8 inserted into the winding has a square shape with rounded corners. In the third embodiment shown in FIG. 3, the first conductor layer 3 is formed in a strip shape, and the second conductor layer 5
Has a shape in which a pad portion connected to a via hole is formed in a square shape, and the space therebetween is connected by a parallelogram. FIG.
In the fourth embodiment shown in FIG. 2, the shapes of the first and second conductor layers are the same as those in the second embodiment (FIG. 2).
These conductor layers are arranged so as to cross the corners of the magnetic film 8. In the fifth embodiment shown in FIG. 5, the magnetic film 8 is circular, and the first conductor layer 3 and the second conductor are formed in a fan shape so as to cross the magnetic film 8. Layer 5 is arranged.
【００１３】図６は、本発明の第６の実施の形態を示す
平面図である。図６に示す第６の実施の形態の図１に示
した第１の実施の形態と相違する点は、インダクタの巻
線７の中に、複数の環状の導電性磁性体膜８を磁芯とし
て挿入した点である。本実施の形態では、結果として、
高周波損失を低減することが可能となることは、前記の
実施の形態と同様であるが、これに加え、本実施の形態
では、導電性磁性体膜を使用したとき新たに発生する磁
性体膜内部に発生する渦電流により、高周波損失が増大
するという問題を抑制できる。これは、厚さが一定で幅
ａの磁性体膜の渦電流により発生するジュール熱Ｐｅ
が、 Ｐｅ∝σａ2ω2Ｂ2 ・・・（１） の式を満たしているので、幅ａの小さな磁性体膜線を複
数並べることにより、このジュール熱の発生を抑え高周
波損失を低減できる。例えば、幅が３ａの磁性体膜と、
幅ａの磁性体膜３本の場合を比較すると、前者は９ａ
2 、後者が３ａ2 に比例するので後者の場合では発生す
るジュール熱が１／３になる。なお、式（１）におい
て、σは磁性体の導電率、ωは高周波の角周波数、Ｂは
磁束密度の振幅である。FIG. 6 is a plan view showing a sixth embodiment of the present invention. The sixth embodiment shown in FIG. 6 differs from the first embodiment shown in FIG. 1 in that a plurality of annular conductive magnetic films 8 are provided in a winding 7 of an inductor. This is the point inserted as In the present embodiment, as a result,
The high-frequency loss can be reduced in the same manner as in the above-described embodiment. In addition, in this embodiment, a magnetic film newly generated when a conductive magnetic film is used is used. The problem that the high frequency loss increases due to the eddy current generated inside can be suppressed. This is due to the Joule heat Pe generated by the eddy current of a magnetic film having a constant thickness and a width a.
Satisfies the equation of Pe∝σa 2 ω 2 B 2 (1). By arranging a plurality of magnetic film wires having a small width a, the generation of Joule heat can be suppressed and the high-frequency loss can be reduced. . For example, a magnetic film having a width of 3a,
Comparing the case of three magnetic films having a width a, the former is 9a
(2) Since the latter is proportional to 3a 2 , in the latter case, the generated Joule heat is １ ／. In equation (1), σ is the conductivity of the magnetic material, ω is the angular frequency of the high frequency, and B is the amplitude of the magnetic flux density.
【００１４】図７は、本発明の第７の実施の形態を示す
平面図である。本実施の形態の図１に示した実施の形態
と相違する点は、インダクタの巻線７の中に絶縁性磁性
体膜８ａを磁芯として挿入した点である。本実施の形態
では、結果として、高周波損失を低減することが可能と
なることは、第１〜第６の実施の形態と同様であるが、
さらに本実施の形態では、絶縁性磁性体膜を使用してい
るために金属磁性体膜を使用した場合に問題となる、磁
芯内の渦電流の発生がないために、金属磁性体膜使用時
よりさらに高周波損失を低減することができる。なお、
絶縁性磁性体膜としては、フェライト等の酸化物磁性体
膜や、絶縁体中に磁性微粒子が分散された例えばＣｏ
0.52Ａｌ0.20Ｏ0.28の構成を有するＣｏ−Ａｌ−Ｏグラ
ニュラー薄膜などが使用可能である。FIG. 7 is a plan view showing a seventh embodiment of the present invention. The present embodiment is different from the embodiment shown in FIG. 1 in that an insulating magnetic film 8a is inserted as a magnetic core into a winding 7 of an inductor. In the present embodiment, as a result, high-frequency loss can be reduced, as in the first to sixth embodiments.
Further, in the present embodiment, since there is no eddy current in the magnetic core, which is a problem when the metal magnetic film is used because the insulating magnetic film is used, the metal magnetic film is not used. High-frequency loss can be further reduced as compared with the case. In addition,
Examples of the insulating magnetic film include an oxide magnetic film such as a ferrite and a magnetic fine particle dispersed in an insulator such as Co.
A Co-Al-O granular thin film having a structure of 0.52 Al 0.20 O 0.28 can be used.
【００１５】図８は、本発明の第８の実施の形態を示す
平面図である。本実施の形態の図２に示した第２の実施
の形態と相違する点は、環状の磁性体膜８を共通の磁芯
として巻線７が２個形成されてこれにより変成器が形成
されている点である。本実施の形態では２つの巻線によ
り変成器を構成しているが、３個以上の巻線を持つ変成
器を形成することもでき、さらには１つの巻線の途中か
らタップをとって変成器を構成することも可能である。
何れにしても、結果として、高周波損失を低減すること
が可能となるのは、他の実施の形態と同様である。FIG. 8 is a plan view showing an eighth embodiment of the present invention. The difference of the present embodiment from the second embodiment shown in FIG. 2 is that two windings 7 are formed using the annular magnetic film 8 as a common magnetic core, thereby forming a transformer. That is the point. In the present embodiment, the transformer is constituted by two windings. However, a transformer having three or more windings can be formed. Further, the transformer is formed by tapping in the middle of one winding. It is also possible to construct a vessel.
In any case, as a result, the high-frequency loss can be reduced as in the other embodiments.
【００１６】図９は、本発明の第９の実施の形態を示す
平面図である。本実施の形態の図８に示した第８の実施
の形態と相違する点は、２つの巻線７の中に共通に通過
する磁性体膜８を複数本に分割した点である。本実施の
形態の変成器では、結果として、高周波損失を低減する
ことが可能となることは、第８の実施の形態と同様であ
るが、これに加え、本実施の形態では、第６の実施の形
態と同様に、導電性磁性体膜を使用したとき磁性体膜内
部に発生する渦電流により高周波損失が増大するという
問題を抑制することができる。なお、本実施の形態で
は、巻線７を２個としたが、３個以上でも本実施の形態
と同様な動作であり、同様の効果が得られる。FIG. 9 is a plan view showing a ninth embodiment of the present invention. The present embodiment is different from the eighth embodiment shown in FIG. 8 in that the magnetic film 8 which passes through the two windings 7 is divided into a plurality of magnetic films. In the transformer according to the present embodiment, as a result, high-frequency loss can be reduced as in the eighth embodiment. In addition, in the present embodiment, the sixth embodiment As in the embodiment, it is possible to suppress the problem that the high-frequency loss increases due to the eddy current generated inside the magnetic film when the conductive magnetic film is used. In the present embodiment, the number of windings 7 is two, but the operation is the same as that of the present embodiment even with three or more windings, and the same effect can be obtained.
【００１７】図１０は、本発明の第１０の実施の形態を
示す平面図である。本実施の形態の図９に示した実施の
形態と相違する点は、２つの巻線の中に共通に通過する
環状磁芯を絶縁性磁性体膜８ａとした点である。本実施
の形態の変成器では、結果として、高周波損失を低減す
ることが可能となることは、第８、第９の実施の形態と
同様であるが、さらに本実施の形態では、絶縁性磁性体
膜８ａを使用しているため、図７に示した第７の実施の
形態と同様に、磁芯内に渦電流の発生がないため、金属
磁性体を用いた場合よりも高周波損失を低減できる効果
を有する。FIG. 10 is a plan view showing a tenth embodiment of the present invention. The present embodiment is different from the embodiment shown in FIG. 9 in that an annular magnetic core commonly passing through two windings is an insulating magnetic film 8a. In the transformer according to the present embodiment, as a result, it is possible to reduce high-frequency loss as in the eighth and ninth embodiments. Since the body film 8a is used, no eddy current is generated in the magnetic core as in the seventh embodiment shown in FIG. 7, so that high-frequency loss is reduced as compared with the case where a metal magnetic material is used. Has an effect that can be.
【００１８】図１１（ａ）は、本発明の第１１の実施の
形態を示す平面図であり、図１１（ｂ）はそのＡ−Ａ線
の断面図である。本実施の形態の他の実施の形態と相違
する点は、第１の導体層３と第２の導体層５との間に第
２の絶縁膜が形成されていない点である。本実施の形態
では、第１の絶縁膜２上に第１の導体層３を形成した
後、その上に直接環状の絶縁性磁性体膜８ａが形成され
る。そして、その上に直接第２の導体層５が形成され
る。本実施の形態によれば、図７に示した第７の実施の
形態と同様に、高周波損失を低減出来る外、第２の絶縁
膜の形成工程、ビアホールの形成工程が不要となるた
め、製作工程が簡略化される。なお、絶縁性磁性体膜８
ａと第２の導体層５は、例えばリフトオフ法を用いて形
成することができる。FIG. 11A is a plan view showing an eleventh embodiment of the present invention, and FIG. 11B is a cross-sectional view taken along the line AA. This embodiment is different from the other embodiments in that no second insulating film is formed between the first conductor layer 3 and the second conductor layer 5. In the present embodiment, after the first conductor layer 3 is formed on the first insulating film 2, the annular insulating magnetic film 8a is formed directly thereon. Then, the second conductor layer 5 is directly formed thereon. According to this embodiment, similarly to the seventh embodiment shown in FIG. 7, the high-frequency loss can be reduced, and the step of forming the second insulating film and the step of forming the via hole are not required. The process is simplified. The insulating magnetic film 8
a and the second conductor layer 5 can be formed by using, for example, a lift-off method.
【００１９】図１２（ａ）は、本発明の第１２の実施の
形態を示す平面図であり、図１２（ｂ）はそのＡ−Ａ線
の断面図である。本実施の形態の第１１の実施の形態と
相違する点は、絶縁性磁性体膜８ａの表面と表面が一致
するように、第１の絶縁膜２および第１の導体層３を覆
って第２の絶縁膜４が形成されている点である。本実施
の形態の装置を形成するには、絶縁性磁性体膜８ａを形
成した後、全体を覆う十分な膜厚の第２の絶縁膜４を形
成し、ＣＭＰ（化学的機械研磨）を行って絶縁性磁性体
膜８ａの表面を露出させる。そして、第２の絶縁膜４に
ビアホール６を形成しビアホール６を介して第１の導体
層３に接続された第２の導体層５を第２の絶縁膜４上に
形成する。本実施の形態によっても、第１１の実施の形
態と同様の効果を得ることができる。FIG. 12A is a plan view showing a twelfth embodiment of the present invention, and FIG. 12B is a cross-sectional view taken along the line AA. The present embodiment is different from the eleventh embodiment in that the first insulating film 2 and the first conductor layer 3 are covered so that the surface of the insulating magnetic film 8a coincides with the surface. This is the point that the second insulating film 4 is formed. In order to form the device of the present embodiment, after forming the insulating magnetic film 8a, a second insulating film 4 having a sufficient thickness to cover the whole is formed, and CMP (chemical mechanical polishing) is performed. To expose the surface of the insulating magnetic film 8a. Then, a via hole 6 is formed in the second insulating film 4, and a second conductor layer 5 connected to the first conductor layer 3 via the via hole 6 is formed on the second insulating film 4. According to this embodiment, the same effect as in the eleventh embodiment can be obtained.
【００２０】図１３（ａ）は、本発明の第１３の実施の
形態を示す平面図であり、図１３（ｂ）はそのＢ−Ｂ線
の断面図である。本実施の形態の第１１の実施の形態と
相違する点は、第１の絶縁膜２上を覆って第１の導体層
３と表面の高さが一致する第２の絶縁膜４が形成されて
いる点である。本実施の形態の装置を製作するには、第
１の絶縁膜２上に第１の導体層３を形成した後、その上
に全体を覆う第２の絶縁膜４を堆積した後、ＣＭＰを行
って第１の導体層３の表面を露出させる。そして、その
上に絶縁性磁性体膜８ａを形成した後、この絶縁性磁性
体膜に接触して第２の導体層５を形成する。本実施の形
態によれば、第１１の実施の形態と同様の効果を得るこ
とができる外、絶縁性磁性体膜８ａが平坦面に形成され
るため、磁束をよりよく磁性体膜中に閉じ込められるよ
うになる。FIG. 13A is a plan view showing a thirteenth embodiment of the present invention, and FIG. 13B is a sectional view taken along the line BB. The difference between the eleventh embodiment and the eleventh embodiment is that a second insulating film 4 covering the first insulating film 2 and having the same height as the surface of the first conductive layer 3 is formed. That is the point. In order to manufacture the device of the present embodiment, after forming the first conductor layer 3 on the first insulating film 2, depositing the second insulating film 4 covering the whole on the first conductor layer 3, the CMP is performed. Then, the surface of the first conductor layer 3 is exposed. After the insulating magnetic film 8a is formed thereon, the second conductor layer 5 is formed in contact with the insulating magnetic film. According to the present embodiment, the same effects as those of the eleventh embodiment can be obtained. In addition, since the insulating magnetic film 8a is formed on a flat surface, the magnetic flux is better confined in the magnetic film. Will be able to
【００２１】図１４は、本発明の第１４の実施の形態を
示す断面図である。本実施の形態は集積回路中の多層配
線の上から２番目の配線層と最上層の配線層とを用いて
巻線を構成した例である。半導体基板１上に表面が第１
の絶縁膜２で覆われた多層配線９を形成した後、その上
に、上から２番目の配線層を使用してクランク状の第１
の導体層３を形成し、その上さらに中間に磁性体膜８を
挟んだ第２の絶縁膜４を形成する。そして、第２の絶縁
膜４上に最上層の配線層を使用して、ビアホール６を介
して第１の導体層３に接続された第２の導体層５をクラ
ンク状に形成して、内部に磁芯として磁性体膜８を有す
る巻線を形成する。本実施の形態では、インダクタと基
板の距離が拡がることにより、これまでに述べてきた基
板中の高周波損失低減効果が大きくなることに加え、巻
線と基板間の寄生容量も低減することができるため共振
周波数を高くすることができる。FIG. 14 is a sectional view showing a fourteenth embodiment of the present invention. This embodiment is an example in which a winding is formed using the second wiring layer from the top and the uppermost wiring layer of the multilayer wiring in the integrated circuit. First surface on semiconductor substrate 1
After forming the multilayer wiring 9 covered with the insulating film 2, a second wiring layer from the top is used to form a crank-shaped first wiring 9.
And a second insulating film 4 with a magnetic film 8 interposed therebetween. Then, using the uppermost wiring layer on the second insulating film 4, the second conductor layer 5 connected to the first conductor layer 3 via the via hole 6 is formed in a crank shape to form an internal conductor. Then, a winding having a magnetic film 8 as a magnetic core is formed. In the present embodiment, by increasing the distance between the inductor and the substrate, the effect of reducing the high-frequency loss in the substrate described above can be increased, and the parasitic capacitance between the winding and the substrate can be reduced. Therefore, the resonance frequency can be increased.
【００２２】[0022]
【実施例】次に、本発明の実施例を図面を参照して詳細
に説明する。図１５（ａ）は、本発明の一実施例を示す
斜視図であり、図１５（ｂ）は、その断面図である。増
幅素子としてＭＯＳトランジスタ（図示なし）が形成さ
れたＳｉ基板１１上に第１のＳｉＯ2膜１２を形成し、
その上に、幅１０μｍ、長さ３０μｍの長方形の両端に
幅１０μｍ、長さ２０μｍの長方形を配した形状の第１
のＡｌ層１３を形成し、その上に、内部に幅２０μｍ、
膜厚１．５μｍの環状のＮｉ薄膜１８を有する第２の第
２のＳｉＯ2膜１４を４μｍの膜厚に形成した。次に、
第２の第２のＳｉＯ2膜１４を貫通する８μｍ角のビア
ホール１６を形成し、このビアホールを介して第１のＡ
ｌ層１３と接続される第２のＡｌ層１５を、第１のＡｌ
層１３と同様の形状に第２のＳｉＯ2 膜１４上に形成し
て、内部に磁芯としてＮｉ薄膜１８を有する巻線１７を
形成した。Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 15A is a perspective view showing an embodiment of the present invention, and FIG. 15B is a sectional view thereof. Forming a first SiO 2 film 12 on a Si substrate 11 on which a MOS transistor (not shown) is formed as an amplifying element;
A first 10 μm-wide and 20 μm-long rectangle is disposed on both ends of a rectangle having a width of 10 μm and a length of 30 μm.
Is formed, on which an internal width of 20 μm is formed.
A second second SiO 2 film 14 having an annular Ni thin film 18 having a thickness of 1.5 μm was formed to a thickness of 4 μm. next,
An 8 μm square via hole 16 penetrating the second second SiO 2 film 14 is formed, and the first A
the second Al layer 15 connected to the first layer 13
A winding 17 having a Ni thin film 18 as a magnetic core inside was formed on the second SiO 2 film 14 in the same shape as the layer 13.
【００２３】本実施例は、基板としてＳｉ、導体層にＡ
ｌ、絶縁膜にＳｉＯ2、磁性体膜にＮｉを使用した例で
あり、Ａｌで形成した巻線により発生する磁束のほとん
どが透磁率の高い磁性体であるＮｉ薄膜内を通過し、さ
らにそのＮｉ薄膜が環状であるためにその磁束はＮｉ薄
膜内部に閉じこめられる。そのためにＳｉ基板を通過す
る磁束がほとんどなくなり、誘導電流の発生が抑えら
れ、結果として、高周波損失を低減することが可能とな
る。なお、本実施例の、導体層のＡｌ、絶縁膜のＳｉＯ
2、磁性体膜のＮｉを、それぞれ、Ｃｕ、Ａｕ、Ａｇあ
るいはそれらの合金、ＳｉＮまたはポリイミド等の有機
絶縁体、Ｆｅ、Ｃｏに変更しても同様の効果を得ること
ができる。また、増幅素子として接合型の電界効果トラ
ンジスタやバイポーラトランジスタを用いてもよい。In this embodiment, Si is used as a substrate, and A is used as a conductor layer.
1. This is an example in which SiO 2 is used for the insulating film and Ni is used for the magnetic film, and most of the magnetic flux generated by the winding formed of Al passes through the Ni thin film which is a magnetic material having high magnetic permeability. Since the Ni thin film is annular, its magnetic flux is confined inside the Ni thin film. Therefore, there is almost no magnetic flux passing through the Si substrate, and the generation of induced current is suppressed. As a result, high-frequency loss can be reduced. In this embodiment, Al of the conductor layer and SiO of the insulating film were used.
2. The same effect can be obtained by changing Ni of the magnetic film to Cu, Au, Ag or an alloy thereof, an organic insulator such as SiN or polyimide, Fe, or Co, respectively. Further, a junction field effect transistor or a bipolar transistor may be used as the amplifying element.
【００２４】[0024]
【発明の効果】以上説明したように、本発明による高周
波集積回路装置は、インダクタや変成器の巻線の中に環
状の磁性体膜を磁芯として挿入したものであるので、巻
線により生成される磁束を磁性体膜中に閉じ込めること
が可能になり、基板として導電性の高いＳｉ基板を使用
する場合であっても基板内の誘導電流による発熱を抑制
することができ、基板上にインダクタ等を形成したとき
に生ずる高周波損失を低減することができる。また、基
板として安価なＳｉ基板を使用することが可能となり、
高周波集積回路装置の低コスト化を実現できる。また、
磁性体膜を絶縁性膜によって形成した実施の形態によれ
ば、磁性体膜中に発生する渦電流損を低減することがで
き高周波損失をより低減することができる。As described above, the high-frequency integrated circuit device according to the present invention has an annular magnetic film inserted as a magnetic core in the winding of an inductor or a transformer. Magnetic flux can be confined in the magnetic film, and even when a highly conductive Si substrate is used as a substrate, heat generation due to induced current in the substrate can be suppressed. It is possible to reduce the high-frequency loss that occurs when forming the like. In addition, it becomes possible to use an inexpensive Si substrate as the substrate,
Cost reduction of the high-frequency integrated circuit device can be realized. Also,
According to the embodiment in which the magnetic film is formed of an insulating film, eddy current loss generated in the magnetic film can be reduced, and high-frequency loss can be further reduced.
【図１】 本発明の第１の実施の形態を示す斜視図と断
面図。FIG. 1 is a perspective view and a cross-sectional view illustrating a first embodiment of the present invention.
【図２】 本発明の第２の実施の形態の平面図。FIG. 2 is a plan view of a second embodiment of the present invention.
【図３】 本発明の第３の実施の形態の平面図。FIG. 3 is a plan view of a third embodiment of the present invention.
【図４】 本発明の第４の実施の形態の平面図。FIG. 4 is a plan view of a fourth embodiment of the present invention.
【図５】 本発明の第５の実施の形態の平面図。FIG. 5 is a plan view of a fifth embodiment of the present invention.
【図６】 本発明の第６の実施の形態の平面図。FIG. 6 is a plan view of a sixth embodiment of the present invention.
【図７】 本発明の第７の実施の形態の平面図。FIG. 7 is a plan view of a seventh embodiment of the present invention.
【図８】 本発明の第８の実施の形態の平面図。FIG. 8 is a plan view of an eighth embodiment of the present invention.
【図９】 本発明の第９の実施の形態の平面図。FIG. 9 is a plan view of a ninth embodiment of the present invention.
【図１０】 本発明の第１０の実施の形態の平面図。FIG. 10 is a plan view of a tenth embodiment of the present invention.
【図１１】 本発明の第１１の実施の形態を示す平面図
と断面図。FIG. 11 is a plan view and a sectional view showing an eleventh embodiment of the present invention.
【図１２】 本発明の第１２の実施の形態を示す平面図
と断面図。FIG. 12 is a plan view and a sectional view showing a twelfth embodiment of the present invention.
【図１３】 本発明の第１３の実施の形態を示す平面図
と断面図。FIG. 13 is a plan view and a sectional view showing a thirteenth embodiment of the present invention.
【図１４】 本発明の第１４の実施の形態の断面図。FIG. 14 is a sectional view of a fourteenth embodiment of the present invention.
【図１５】 本発明の一実施例の斜視図と断面図。FIG. 15 is a perspective view and a sectional view of one embodiment of the present invention.
【図１６】 第１の従来例の斜視図。FIG. 16 is a perspective view of a first conventional example.
【図１７】 第２の従来例の斜視図と断面図。FIG. 17 is a perspective view and a sectional view of a second conventional example.
１、２１、３１ 半導体基板 ２、３２ 第１の絶縁膜 ３、２３、３３ 第１の導体層 ４、３４ 第２の絶縁膜 ５、２５、３５ 第２の導体層 ６、１６、３６ ビアホール ７、１７、３７ 巻線 ８ 磁性体膜 ８ａ 絶縁性磁性体膜 １１ Ｓｉ基板 １２ 第１のＳｉＯ2膜 １３ 第１のＡｌ層 １４ 第２のＳｉＯ2膜 １５ 第２のＡｌ層 １８ Ｎｉ薄膜 Φ 磁束1, 21, 31 Semiconductor substrate 2, 32 First insulating film 3, 23, 33 First conductive layer 4, 34 Second insulating film 5, 25, 35 Second conductive layer 6, 16, 36 Via hole 7 , 17, 37 Windings 8 Magnetic film 8a Insulating magnetic film 11 Si substrate 12 First SiO 2 film 13 First Al layer 14 Second SiO 2 film 15 Second Al layer 18 Ni thin film Φ Magnetic flux
Claims (12)
により構成された第１の金属細片と第２の配線層により
構成された第２の金属細片とが、それぞれの端部同士が
接続されることにより、直列に接続されて螺旋状の巻線
を構成している高周波集積回路装置において、前記巻線
中に環状の磁性体膜が配置されていることを特徴とする
高周波集積回路装置。1. A first metal strip formed by a first wiring layer formed on a semiconductor substrate and a second metal strip formed by a second wiring layer are formed at respective ends. In a high-frequency integrated circuit device connected in series to form a spiral winding by being connected in series, an annular magnetic film is disposed in the winding. Integrated circuit device.
金属細片の端部とが、両金属細片間に介在する絶縁膜に
形成されたビアホールを介して接続されていることを特
徴とする請求項１記載の高周波集積回路装置。2. An end of the first metal strip and an end of the second metal strip are connected via a via hole formed in an insulating film interposed between the two metal strips. The high-frequency integrated circuit device according to claim 1, wherein
なく環状に形成されていることを特徴とする請求項１ま
たは２記載の高周波集積回路装置。3. The high-frequency integrated circuit device according to claim 1, wherein said magnetic film is formed of the same material without interruption in an annular shape.
れて形成されていることを特徴とする請求項１または２
記載の高周波集積回路装置。4. The ring-shaped magnetic film is formed by being divided into a plurality of pieces.
A high-frequency integrated circuit device according to claim 1.
が形成されていることを特徴とする請求項１または２記
載の高周波集積回路装置。5. The high-frequency integrated circuit device according to claim 1, wherein a plurality of windings are formed using the same magnetic film as a magnetic core.
形成されていることを特徴とする請求項１または２記載
の高周波集積回路装置。6. The high-frequency integrated circuit device according to claim 1, wherein the magnetic film is formed of an insulating magnetic material.
は絶縁物中に磁性微粒子を分散させたものであることを
特徴とする請求項６記載の高周波集積回路装置。7. The high-frequency integrated circuit device according to claim 6, wherein said insulating magnetic material is a material obtained by dispersing magnetic fine particles in an oxide magnetic material or an insulator.
片のうち少なくとも一方が前記磁性体膜に接して形成さ
れていることを特徴とする請求項６記載の高周波集積回
路装置。8. The high-frequency integrated circuit device according to claim 6, wherein at least one of the first metal strip and the second metal strip is formed in contact with the magnetic film. .
が、集積回路中の上から２番目の配線層と最上層の配線
層であることを特徴とする請求項２記載の高周波集積回
路装置。9. The integrated circuit according to claim 2, wherein the first wiring layer and the second wiring layer are a second wiring layer from the top and an uppermost wiring layer in the integrated circuit. High frequency integrated circuit device.
ることを特徴とする請求項１または２記載の高周波集積
回路装置。10. The high-frequency integrated circuit device according to claim 1, wherein said semiconductor substrate is a silicon substrate.
電界効果トランジスタを有することを特徴とする請求項
１または２記載の高周波集積回路装置。11. The high-frequency integrated circuit device according to claim 1, further comprising an insulated gate field effect transistor as the active element.
コイル、および／または、整合回路の構成要素として形
成されていることを特徴とする請求項１または２記載の
高周波集積回路装置。12. The high-frequency integrated circuit device according to claim 1, wherein the winding is formed as a choke coil of a bias circuit and / or a component of a matching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286426A JP2002100733A (en) | 2000-09-21 | 2000-09-21 | High-frequency ic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286426A JP2002100733A (en) | 2000-09-21 | 2000-09-21 | High-frequency ic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100733A true JP2002100733A (en) | 2002-04-05 |
Family
ID=18770347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286426A Pending JP2002100733A (en) | 2000-09-21 | 2000-09-21 | High-frequency ic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100733A (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103686A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Common mode choke coil and method of manufacturing same |
| JP2007150023A (en) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | Electronic substrate and electronic equipment |
| JP2007221145A (en) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | Micro inductor and its manufacturing method |
| CN100337330C (en) * | 2003-12-30 | 2007-09-12 | 海力士半导体有限公司 | Radio frequency semiconductor device and method of manufacturing the same |
| JP2007266321A (en) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | Electromagnetic induction component and power-supply apparatus |
| JP2008103399A (en) * | 2006-10-17 | 2008-05-01 | Seiko Epson Corp | Electronic substrate, its manufacturing method, and electronic apparatus |
| KR100844063B1 (en) * | 2005-07-05 | 2008-07-07 | 세이코 엡슨 가부시키가이샤 | Manufacturing method for electronic substrate, electronic substrate, and electronic apparatus |
| JP2009038297A (en) * | 2007-08-03 | 2009-02-19 | Asahi Kasei Electronics Co Ltd | Semiconductor device |
| JP2009135325A (en) * | 2007-11-30 | 2009-06-18 | Asahi Kasei Electronics Co Ltd | Inductance element and method of manufacturing the same |
| JP2009135326A (en) * | 2007-11-30 | 2009-06-18 | Asahi Kasei Electronics Co Ltd | Inductance element and method of manufacturing the same |
| US8373210B2 (en) | 2009-04-08 | 2013-02-12 | Elpida Memory, Inc. | Semiconductor device and semiconductor device manufacturing method |
| JP2014127512A (en) * | 2012-12-25 | 2014-07-07 | Fujitsu Semiconductor Ltd | Wiring board, electronic device and manufacturing method for electronic device |
| US20150279545A1 (en) * | 2014-03-28 | 2015-10-01 | Qualcomm Incorporated | Inductor embedded in a package subtrate |
| JP2016092104A (en) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | Coil component |
| CN106132151A (en) * | 2015-05-08 | 2016-11-16 | 矽品精密工业股份有限公司 | Electronic device |
| CN107750391A (en) * | 2015-06-25 | 2018-03-02 | 英特尔Ip公司 | Vertical dc inductors for WLCSP |
| WO2019220862A1 (en) * | 2018-05-18 | 2019-11-21 | 株式会社村田製作所 | Inductor and method for producing same |
| JP2022519968A (en) * | 2018-10-30 | 2022-03-28 | 北京航空航天大学 | MEMS solenoid transformer and its manufacturing method |
-
2000
- 2000-09-21 JP JP2000286426A patent/JP2002100733A/en active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100337330C (en) * | 2003-12-30 | 2007-09-12 | 海力士半导体有限公司 | Radio frequency semiconductor device and method of manufacturing the same |
| KR100844063B1 (en) * | 2005-07-05 | 2008-07-07 | 세이코 엡슨 가부시키가이샤 | Manufacturing method for electronic substrate, electronic substrate, and electronic apparatus |
| JP2007103686A (en) * | 2005-10-05 | 2007-04-19 | Tdk Corp | Common mode choke coil and method of manufacturing same |
| JP2007150023A (en) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | Electronic substrate and electronic equipment |
| JP2007221145A (en) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | Micro inductor and its manufacturing method |
| JP4715585B2 (en) * | 2006-03-28 | 2011-07-06 | パナソニック電工株式会社 | Electromagnetic induction parts and power supply |
| JP2007266321A (en) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | Electromagnetic induction component and power-supply apparatus |
| JP2008103399A (en) * | 2006-10-17 | 2008-05-01 | Seiko Epson Corp | Electronic substrate, its manufacturing method, and electronic apparatus |
| JP2009038297A (en) * | 2007-08-03 | 2009-02-19 | Asahi Kasei Electronics Co Ltd | Semiconductor device |
| JP2009135325A (en) * | 2007-11-30 | 2009-06-18 | Asahi Kasei Electronics Co Ltd | Inductance element and method of manufacturing the same |
| JP2009135326A (en) * | 2007-11-30 | 2009-06-18 | Asahi Kasei Electronics Co Ltd | Inductance element and method of manufacturing the same |
| US8373210B2 (en) | 2009-04-08 | 2013-02-12 | Elpida Memory, Inc. | Semiconductor device and semiconductor device manufacturing method |
| JP2014127512A (en) * | 2012-12-25 | 2014-07-07 | Fujitsu Semiconductor Ltd | Wiring board, electronic device and manufacturing method for electronic device |
| US20150279545A1 (en) * | 2014-03-28 | 2015-10-01 | Qualcomm Incorporated | Inductor embedded in a package subtrate |
| US10008316B2 (en) * | 2014-03-28 | 2018-06-26 | Qualcomm Incorporated | Inductor embedded in a package substrate |
| JP2016092104A (en) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | Coil component |
| CN106132151A (en) * | 2015-05-08 | 2016-11-16 | 矽品精密工业股份有限公司 | Electronic device |
| CN107750391A (en) * | 2015-06-25 | 2018-03-02 | 英特尔Ip公司 | Vertical dc inductors for WLCSP |
| KR20180026472A (en) * | 2015-06-25 | 2018-03-12 | 인텔 아이피 코포레이션 | Vertical inductor for WLCSP |
| JP2018524800A (en) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | WLCSP vertical inductor |
| US10784033B2 (en) | 2015-06-25 | 2020-09-22 | Intel IP Corporation | Vertical inductor for WLCSP |
| KR102310655B1 (en) * | 2015-06-25 | 2021-10-08 | 인텔 코포레이션 | Vertical Inductor for WLCSP |
| US11250981B2 (en) | 2015-06-25 | 2022-02-15 | Intel Corporation | Vertical inductor for WLCSP |
| EP3314650B1 (en) * | 2015-06-25 | 2023-03-15 | Intel Corporation | Vertical inductor for wlcsp |
| US11984246B2 (en) | 2015-06-25 | 2024-05-14 | Intel Corporation | Vertical inductor for WLCSP |
| WO2019220862A1 (en) * | 2018-05-18 | 2019-11-21 | 株式会社村田製作所 | Inductor and method for producing same |
| JP2022519968A (en) * | 2018-10-30 | 2022-03-28 | 北京航空航天大学 | MEMS solenoid transformer and its manufacturing method |
| JP7378166B2 (en) | 2018-10-30 | 2023-11-13 | 北京航空航天大学 | MEMS solenoid transformer and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002100733A (en) | High-frequency ic device | |
| US7733205B2 (en) | Electrically decoupled integrated transformer having at least one grounded electric shield | |
| US8350639B2 (en) | Transformer signal coupling for flip-chip integration | |
| US20090058589A1 (en) | Suspension inductor devices | |
| JP4946219B2 (en) | Variable inductor and semiconductor device using the same | |
| US20110063067A1 (en) | Inter-Helix Inductor Devices | |
| JP2002043520A (en) | Semiconductor device and its manufacturing method | |
| JP2002083936A (en) | Chemical compound semiconductor device | |
| US6714112B2 (en) | Silicon-based inductor with varying metal-to-metal conductor spacing | |
| JP2005005287A (en) | Inductance component and electronic apparatus employing it | |
| US8198965B2 (en) | Grounding of magnetic cores | |
| JPH09270515A (en) | Semiconductor device | |
| JPH07273292A (en) | Semiconductor integrated circuit | |
| JPH0661058A (en) | Semiconductor integrated circuit device | |
| WO2022074983A1 (en) | Circuit component and semiconductor device | |
| US6873242B2 (en) | Magnetic component | |
| JP2006032579A (en) | Variable inductor | |
| JP2010114283A (en) | Spiral inductor | |
| JP2006041357A (en) | Semiconductor device and its manufacturing method | |
| JP5598461B2 (en) | Variable inductor and semiconductor device using the same | |
| JP3195106B2 (en) | Manufacturing method of planar magnetic element | |
| JPH04280407A (en) | Monolithic inductor | |
| JP2003249408A (en) | Magnetic thin film inductor | |
| JP3904273B2 (en) | Semiconductor device | |
| JP2006108323A (en) | Inductance element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051007 |