JP2002099502A - コンピュータシステムおよびデータ転送制御方法 - Google Patents
コンピュータシステムおよびデータ転送制御方法Info
- Publication number
- JP2002099502A JP2002099502A JP2000290939A JP2000290939A JP2002099502A JP 2002099502 A JP2002099502 A JP 2002099502A JP 2000290939 A JP2000290939 A JP 2000290939A JP 2000290939 A JP2000290939 A JP 2000290939A JP 2002099502 A JP2002099502 A JP 2002099502A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- cpu
- mode
- disk
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】ハードディスクドライブとの間のデータ転送を
実行できるようにし、ブート処理／ハイバネーションか
らの復帰処理の高速化を図る。 【解決手段】ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、上位プログラムが動作していたＣＰＵ１１の動
作モードをチェックし、仮想アドレスモードであるか、
リアルモードであるかを判別する（ステップＳ１０１，
Ｓ１０２）。仮想アドレスモード（Ｖ８６モード）であ
る場合、ＢＩＯＳはＰＩＯ転送モードによってＨＤＤと
の間のデータ転送を実行する（ステップＳ１０３）。一
方、リアルモードであれば、ＢＩＯＳは、ＣＰＵレジス
タにセットされているセグメントとオフセットとから物
理メモリアドレスを計算し、それを転送アドレスとして
バスマスタＩＤＥコントローラ１６にセットすることに
より、ＤＭＡ転送モードによってＨＤＤとの間のデータ
転送を実行する（ステップＳ１０４）。
実行できるようにし、ブート処理／ハイバネーションか
らの復帰処理の高速化を図る。 【解決手段】ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、上位プログラムが動作していたＣＰＵ１１の動
作モードをチェックし、仮想アドレスモードであるか、
リアルモードであるかを判別する（ステップＳ１０１，
Ｓ１０２）。仮想アドレスモード（Ｖ８６モード）であ
る場合、ＢＩＯＳはＰＩＯ転送モードによってＨＤＤと
の間のデータ転送を実行する（ステップＳ１０３）。一
方、リアルモードであれば、ＢＩＯＳは、ＣＰＵレジス
タにセットされているセグメントとオフセットとから物
理メモリアドレスを計算し、それを転送アドレスとして
バスマスタＩＤＥコントローラ１６にセットすることに
より、ＤＭＡ転送モードによってＨＤＤとの間のデータ
転送を実行する（ステップＳ１０４）。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータシステ
ムおよび同システムで使用されるデータ転送制御方法に
関し、特にディスク装置との間のデータ転送を効率よく
実行できるように改良されたコンピュータシステムおよ
びデータ転送制御方法に関する。
ムおよび同システムで使用されるデータ転送制御方法に
関し、特にディスク装置との間のデータ転送を効率よく
実行できるように改良されたコンピュータシステムおよ
びデータ転送制御方法に関する。
【０００２】
【従来の技術】近年、携帯可能なノートブックタイプま
たはサブノートタイプの携帯型パーソナルコンピュータ
や、携帯情報端末などのポケットコンピュータが種々開
発されている。
たはサブノートタイプの携帯型パーソナルコンピュータ
や、携帯情報端末などのポケットコンピュータが種々開
発されている。
【０００３】この種の携帯型コンピュータは、バッテリ
駆動可能な時間を延ばすために、コンピュータシステム
の電力を節約するための種々のパワーセーブモードが設
けられている。サスペンドモードは、最も電力消費の少
ないパワーセーブモードの１つである。すなわち、コン
ピュータシステムがサスペンドモードの時は、オペレー
ティングシステムやユーザプログラムなどの再スタート
に必要なシステムデータが記憶されている主メモリを除
く、システム内の他のほとんどのデバイスはパワーオフ
される。
駆動可能な時間を延ばすために、コンピュータシステム
の電力を節約するための種々のパワーセーブモードが設
けられている。サスペンドモードは、最も電力消費の少
ないパワーセーブモードの１つである。すなわち、コン
ピュータシステムがサスペンドモードの時は、オペレー
ティングシステムやユーザプログラムなどの再スタート
に必要なシステムデータが記憶されている主メモリを除
く、システム内の他のほとんどのデバイスはパワーオフ
される。
【０００４】主メモリにセーブされるシステムデータ
は、コンピュータシステムがサスペンドモードに設定さ
れる直前のＣＰＵのステータスおよび各種周辺ＬＳＩの
ステータスである。また、この主メモリには、オペレー
ティングシステムおよびアプリケーションプログラムの
実行状態やそのアプリケーションプログラムによって作
成されたユーザデータも記憶されている。主メモリにセ
ーブされた情報は、サスペンドモード直前の作業状態を
復元するために用いられる。
は、コンピュータシステムがサスペンドモードに設定さ
れる直前のＣＰＵのステータスおよび各種周辺ＬＳＩの
ステータスである。また、この主メモリには、オペレー
ティングシステムおよびアプリケーションプログラムの
実行状態やそのアプリケーションプログラムによって作
成されたユーザデータも記憶されている。主メモリにセ
ーブされた情報は、サスペンドモード直前の作業状態を
復元するために用いられる。
【０００５】システムデータのセーブは、システムＢＩ
ＯＳ（基本入出力プログラム）に組み込まれたサスペン
ドルーチンによって実行される。システムＢＩＯＳはオ
ペレーティングシステムからの要求にしたがってシステ
ム内のハードウェアを制御するためのものであり、シス
テム内の各種ハードウェアデバイスを制御するデバイス
ドライバ群を含んでいる。システムＢＩＯＳのサスペン
ドルーチンは、システムの電源オフ時などに起動され、
ＣＰＵのレジスタおよび各種周辺ＬＳＩのステータスを
メモリにセーブした後、システムをパワーオフする。
ＯＳ（基本入出力プログラム）に組み込まれたサスペン
ドルーチンによって実行される。システムＢＩＯＳはオ
ペレーティングシステムからの要求にしたがってシステ
ム内のハードウェアを制御するためのものであり、シス
テム内の各種ハードウェアデバイスを制御するデバイス
ドライバ群を含んでいる。システムＢＩＯＳのサスペン
ドルーチンは、システムの電源オフ時などに起動され、
ＣＰＵのレジスタおよび各種周辺ＬＳＩのステータスを
メモリにセーブした後、システムをパワーオフする。
【０００６】主メモリへの電源供給は、システムがパワ
ーオフの期間中ずっとバッテリによって維持される。こ
のため、システムのステータスおよびユーザデータは消
失されることなく、サスペンド前の作業状態にシステム
を高速に戻すことができる。
ーオフの期間中ずっとバッテリによって維持される。こ
のため、システムのステータスおよびユーザデータは消
失されることなく、サスペンド前の作業状態にシステム
を高速に戻すことができる。
【０００７】ところが、もしシステムがサスペンドモー
ド状態の時にバッテリの容量が低下してローバッテリ状
態となると、主メモリ内のデータは消失される。この場
合、サスペンド前の状態にシステムを戻すことができ無
くなるばかりか、主メモリに展開されているユーザデー
タも消失されてしまう。
ド状態の時にバッテリの容量が低下してローバッテリ状
態となると、主メモリ内のデータは消失される。この場
合、サスペンド前の状態にシステムを戻すことができ無
くなるばかりか、主メモリに展開されているユーザデー
タも消失されてしまう。
【０００８】そこで、最近では、サスペンドモードに代
わる新たなパワーセーブモードとして、ハイバネーショ
ンが使用され始めている。ハイバネーションは、システ
ム電源オフ時にＣＰＵおよび各種周辺ＬＳＩのステータ
ス、および主メモリの内容などをハードディスクにセー
ブした後に主メモリを含むシステム内のほとんどすべて
のデバイスをパワーダウンさせるモードであり、サスペ
ンドモードよりも電力消費を低減できる。また、バッテ
リ容量が低下してもハードディスクにセーブした情報は
消失されないので、システム状態をハイバネーション処
理直前の状態に正常に復元することができる。したがっ
て、ＡＣアダプタを使用できない外出先での使用が多い
携帯型コンピュータの多くは、ハイバネーションをパワ
ーセーブモードとして実装している。
わる新たなパワーセーブモードとして、ハイバネーショ
ンが使用され始めている。ハイバネーションは、システ
ム電源オフ時にＣＰＵおよび各種周辺ＬＳＩのステータ
ス、および主メモリの内容などをハードディスクにセー
ブした後に主メモリを含むシステム内のほとんどすべて
のデバイスをパワーダウンさせるモードであり、サスペ
ンドモードよりも電力消費を低減できる。また、バッテ
リ容量が低下してもハードディスクにセーブした情報は
消失されないので、システム状態をハイバネーション処
理直前の状態に正常に復元することができる。したがっ
て、ＡＣアダプタを使用できない外出先での使用が多い
携帯型コンピュータの多くは、ハイバネーションをパワ
ーセーブモードとして実装している。
【０００９】ところで、近年のオペレーティングシステ
ムおよびアプリケーションプログラムの機能向上に伴
い、携帯型コンピュータにおいても、その主メモリとし
て実装されるメモリ容量は増大する一途にある。主メモ
リの記憶容量が増えると、その分、主メモリの内容をハ
ードディスクにセーブするのに要する時間、およびハー
ドディスクの内容を主メモリにリストアするのに要する
時間も増大する。このため、ハイバネーションモードを
使用するシステムでは、ハイバネーション処理に要する
時間、つまりユーザが電源スイッチをオフしてからシス
テムが実際にパワーオフされるまでに要する時間、およ
びユーザが電源スイッチをオンしてからシステム状態が
復元されるまでに要する時間が非常に大きくなりつつあ
る。
ムおよびアプリケーションプログラムの機能向上に伴
い、携帯型コンピュータにおいても、その主メモリとし
て実装されるメモリ容量は増大する一途にある。主メモ
リの記憶容量が増えると、その分、主メモリの内容をハ
ードディスクにセーブするのに要する時間、およびハー
ドディスクの内容を主メモリにリストアするのに要する
時間も増大する。このため、ハイバネーションモードを
使用するシステムでは、ハイバネーション処理に要する
時間、つまりユーザが電源スイッチをオフしてからシス
テムが実際にパワーオフされるまでに要する時間、およ
びユーザが電源スイッチをオンしてからシステム状態が
復元されるまでに要する時間が非常に大きくなりつつあ
る。
【００１０】また、従来では、ＢＩＯＳを介したハード
ディスク装置との間のデータ入出力動作は常にＰＩＯ
（Programmed Input/Output）モードによって行われて
いた。
ディスク装置との間のデータ入出力動作は常にＰＩＯ
（Programmed Input/Output）モードによって行われて
いた。
【００１１】すなわち、携帯型コンピュータでは、ハー
ドディスクドライブの接続に使用されるインターフェイ
スとして、ＡＴＡ（Ｅｎｈａｎｃｅｄ ＩＤＥ）が使用
されている。このＥｎｈａｎｃｅｄ ＩＤＥで用いられ
ている典型的な転送モードが前述のＰＩＯモードであ
る。ＡＴＡでは、ＰＩＯモード０〜４まで定義されてお
り、それぞれ最大転送速度が異なっている。ＰＩＯモー
ドとは、ＣＰＵとハードディスクドライブとのハンドシ
ェイクを用いた転送モードであり、ＣＰＵが直接ハード
ディスクドライブのＩ／Ｏポートを繰り返しアクセスす
ることによってデータ転送を行う。よって、その転送速
度は決して高速ではないが、シーク動作やスピンドルの
回転といった機械的動作を必要とするハードディスクド
ライブ自体のデータ転送能力を考慮すると、この転送方
式で十分であったのである。
ドディスクドライブの接続に使用されるインターフェイ
スとして、ＡＴＡ（Ｅｎｈａｎｃｅｄ ＩＤＥ）が使用
されている。このＥｎｈａｎｃｅｄ ＩＤＥで用いられ
ている典型的な転送モードが前述のＰＩＯモードであ
る。ＡＴＡでは、ＰＩＯモード０〜４まで定義されてお
り、それぞれ最大転送速度が異なっている。ＰＩＯモー
ドとは、ＣＰＵとハードディスクドライブとのハンドシ
ェイクを用いた転送モードであり、ＣＰＵが直接ハード
ディスクドライブのＩ／Ｏポートを繰り返しアクセスす
ることによってデータ転送を行う。よって、その転送速
度は決して高速ではないが、シーク動作やスピンドルの
回転といった機械的動作を必要とするハードディスクド
ライブ自体のデータ転送能力を考慮すると、この転送方
式で十分であったのである。
【００１２】しかし、最近では、ハードディスクの高密
度化が急速に進み、これに伴ってハードディスク自体の
データ転送能力も大幅に向上しており、ＰＩＯモード４
に加え、現在ではＤＭＡモード、さらにはＵｌｔｒａＤ
ＭＡモードに対応したディスクインターフェースを持つ
ものが主流となっている。このため、常にＰＩＯモード
のみを使用してディスク装置との間のデータ入出力を行
うという従来のＢＩＯＳによるデータ転送方法では、デ
ィスク装置の性能を十分に引き出すことが出来ないとい
う問題が生じる。
度化が急速に進み、これに伴ってハードディスク自体の
データ転送能力も大幅に向上しており、ＰＩＯモード４
に加え、現在ではＤＭＡモード、さらにはＵｌｔｒａＤ
ＭＡモードに対応したディスクインターフェースを持つ
ものが主流となっている。このため、常にＰＩＯモード
のみを使用してディスク装置との間のデータ入出力を行
うという従来のＢＩＯＳによるデータ転送方法では、デ
ィスク装置の性能を十分に引き出すことが出来ないとい
う問題が生じる。
【００１３】
【発明が解決しようとする課題】しかし、オペレーティ
ングシステムなどの上位プログラムからＢＩＯＳのディ
スクアクセスルーチン（ＩＮＴ１３ｈ）がコールされた
時に、常にＤＭＡ転送を用いてデータ転送を行うように
すると、その時のＣＰＵの動作モードによっては重大な
エラーが引き起こされる危険がある。
ングシステムなどの上位プログラムからＢＩＯＳのディ
スクアクセスルーチン（ＩＮＴ１３ｈ）がコールされた
時に、常にＤＭＡ転送を用いてデータ転送を行うように
すると、その時のＣＰＵの動作モードによっては重大な
エラーが引き起こされる危険がある。
【００１４】すなわち、ＤＭＡ転送（ＤＭＡモードまた
はＵｌｔｒａＤＭＡ）を実行する場合には、ＣＰＵのア
ドレス変換機構を用いるのではなく、ＢＩＯＳ自体が転
送先／転送元となる物理メモリアドレスを算出して、そ
れを転送元／転送先メモリアドレスとしてバスマスタＩ
ＤＥコントローラなどのＤＭＡ制御ロジックに設定する
ことが必要となる。ＤＭＡ転送では、メモリアクセスは
ＣＰＵではなく、バスマスタＩＤＥコントローラなどの
ＤＭＡ制御ロジックによって実行されるからである。と
ころが、実際には物理メモリアドレスの算出方法はＣＰ
Ｕの動作モード（リアルモード、仮想アドレスモード）
によって異なる。
はＵｌｔｒａＤＭＡ）を実行する場合には、ＣＰＵのア
ドレス変換機構を用いるのではなく、ＢＩＯＳ自体が転
送先／転送元となる物理メモリアドレスを算出して、そ
れを転送元／転送先メモリアドレスとしてバスマスタＩ
ＤＥコントローラなどのＤＭＡ制御ロジックに設定する
ことが必要となる。ＤＭＡ転送では、メモリアクセスは
ＣＰＵではなく、バスマスタＩＤＥコントローラなどの
ＤＭＡ制御ロジックによって実行されるからである。と
ころが、実際には物理メモリアドレスの算出方法はＣＰ
Ｕの動作モード（リアルモード、仮想アドレスモード）
によって異なる。
【００１５】すなわち、リアルモードでは、セグメント
×１６＋オフセット＝物理メモリアドレスという計算に
よってセグメントおよびオフセットから物理アドレスへ
の変換が行われるが、Ｖ８６モードやプロテクトモード
などの仮想アドレスモードでは、ディスクプリタテーブ
ルと称される仮想アドレス変換テーブルを参照すること
が必要となる。ディスクプリタテーブルの参照には特権
レベルが必要であり、通常は、オペレーティングシステ
ム以外の他のプログラム（ＢＩＯＳを含む）はそれをア
クセスすることはできない。
×１６＋オフセット＝物理メモリアドレスという計算に
よってセグメントおよびオフセットから物理アドレスへ
の変換が行われるが、Ｖ８６モードやプロテクトモード
などの仮想アドレスモードでは、ディスクプリタテーブ
ルと称される仮想アドレス変換テーブルを参照すること
が必要となる。ディスクプリタテーブルの参照には特権
レベルが必要であり、通常は、オペレーティングシステ
ム以外の他のプログラム（ＢＩＯＳを含む）はそれをア
クセスすることはできない。
【００１６】したがって、もしＢＩＯＳがＣＰＵの動作
モードに関係なく常にセグメント×１６＋オフセット＝
物理メモリアドレスという計算によって物理メモリアド
レスを計算して、それを用いてＤＭＡ転送のための処理
を開始すると、ＣＰＵが仮想アドレスモード（例えばＶ
８６モード）であった場合には誤った物理メモリアドレ
スが算出されてしまい、結果的に誤動作を引き起こすこ
とになる。
モードに関係なく常にセグメント×１６＋オフセット＝
物理メモリアドレスという計算によって物理メモリアド
レスを計算して、それを用いてＤＭＡ転送のための処理
を開始すると、ＣＰＵが仮想アドレスモード（例えばＶ
８６モード）であった場合には誤った物理メモリアドレ
スが算出されてしまい、結果的に誤動作を引き起こすこ
とになる。
【００１７】本発明は上述の事情に鑑みてなされたもの
であり、ＣＰＵの動作モードを考慮してＤＭＡ転送モー
ドの実行条件を決定できるようにし、動作の信頼性が高
く、しかも十分にディスク装置との間のデータ転送効率
の向上を図ることが可能なコンピュータシステムおよび
データ転送制御方法を提供することを目的とする。
であり、ＣＰＵの動作モードを考慮してＤＭＡ転送モー
ドの実行条件を決定できるようにし、動作の信頼性が高
く、しかも十分にディスク装置との間のデータ転送効率
の向上を図ることが可能なコンピュータシステムおよび
データ転送制御方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、セグメントおよびオフセットから物理メ
モリアドレスを計算する第１動作モードと、前記セグメ
ントおよびオフセットを含む仮想アドレスと仮想アドレ
ス変換テーブルとを用いて物理メモリアドレスを計算す
る第２動作モードとを有するＣＰＵを備えたコンピュー
タシステムにおいて、前記コンピュータシステムに設け
られたディスク装置に対するアクセスが上位プログラム
から要求された場合、前記ＣＰＵの現在の動作モードが
前記第１動作モードおよび前記第２動作モードのいずれ
であるかを判別する動作モード判別手段と、前記動作モ
ード判別手段によって前記ＣＰＵの現在の動作モードが
前記第１動作モードであると判別された場合、前記ＣＰ
Ｕのレジスタにセットされている前記セグメントおよび
オフセットから物理メモリアドレスを算出し、その算出
した物理メモリアドレスおよび前記ＣＰＵの別のレジス
タにセットされているディスクアドレスを用いて、前記
上位プログラムから要求された前記ディスク装置との間
のデータ転送をＤＭＡ転送によって実行するディスクア
クセス制御手段とを具備することを特徴とする。
め、本発明は、セグメントおよびオフセットから物理メ
モリアドレスを計算する第１動作モードと、前記セグメ
ントおよびオフセットを含む仮想アドレスと仮想アドレ
ス変換テーブルとを用いて物理メモリアドレスを計算す
る第２動作モードとを有するＣＰＵを備えたコンピュー
タシステムにおいて、前記コンピュータシステムに設け
られたディスク装置に対するアクセスが上位プログラム
から要求された場合、前記ＣＰＵの現在の動作モードが
前記第１動作モードおよび前記第２動作モードのいずれ
であるかを判別する動作モード判別手段と、前記動作モ
ード判別手段によって前記ＣＰＵの現在の動作モードが
前記第１動作モードであると判別された場合、前記ＣＰ
Ｕのレジスタにセットされている前記セグメントおよび
オフセットから物理メモリアドレスを算出し、その算出
した物理メモリアドレスおよび前記ＣＰＵの別のレジス
タにセットされているディスクアドレスを用いて、前記
上位プログラムから要求された前記ディスク装置との間
のデータ転送をＤＭＡ転送によって実行するディスクア
クセス制御手段とを具備することを特徴とする。
【００１９】このコンピュータシステムにおいては、デ
ィスク装置に対するアクセスが上位プログラムから要求
された場合、そのときのＣＰＵの動作モードが判別さ
れ、セグメントおよびオフセットから物理メモリアドレ
スを直接的に計算できる第１動作モードであることこと
を条件に、ＤＭＡ転送のための処理が実行される。よっ
て、誤った物理メモリアドレスの算出などの不具合を招
くことなく、ディスク装置とメモリとの間のデータ転送
を効率よく実行することが可能となり、通常のディスク
入出力動作のみならず、オペレーティングシステムのブ
ートストラップ処理、およびハイバネーションからの復
帰処理の高速化を図ることが可能となる。
ィスク装置に対するアクセスが上位プログラムから要求
された場合、そのときのＣＰＵの動作モードが判別さ
れ、セグメントおよびオフセットから物理メモリアドレ
スを直接的に計算できる第１動作モードであることこと
を条件に、ＤＭＡ転送のための処理が実行される。よっ
て、誤った物理メモリアドレスの算出などの不具合を招
くことなく、ディスク装置とメモリとの間のデータ転送
を効率よく実行することが可能となり、通常のディスク
入出力動作のみならず、オペレーティングシステムのブ
ートストラップ処理、およびハイバネーションからの復
帰処理の高速化を図ることが可能となる。
【００２０】前記ディスクアクセス制御手段は、前記動
作モード判別手段によって前記ＣＰＵの現在の動作モー
ドが前記第２動作モードであると判別された場合には、
前記ＣＰＵに前記ディスク装置に対するアクセスを繰り
返し実行させるＰＩＯ転送モードによって、前記上位プ
ログラムから要求された前記ディスク装置との間のデー
タ転送を実行するように構成することが好ましい。これ
により、ＣＰＵの現在の動作モードに応じてＤＭＡ転送
モードとＰＩＯ転送モードを選択的に実行することが可
能となり、常に最適な転送モードを利用することができ
る。
作モード判別手段によって前記ＣＰＵの現在の動作モー
ドが前記第２動作モードであると判別された場合には、
前記ＣＰＵに前記ディスク装置に対するアクセスを繰り
返し実行させるＰＩＯ転送モードによって、前記上位プ
ログラムから要求された前記ディスク装置との間のデー
タ転送を実行するように構成することが好ましい。これ
により、ＣＰＵの現在の動作モードに応じてＤＭＡ転送
モードとＰＩＯ転送モードを選択的に実行することが可
能となり、常に最適な転送モードを利用することができ
る。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
るコンピュータシステムの構成が示されている。このコ
ンピュータシステムは、ノートブックタイプまたはサブ
ノートタイプのポータブルパーソナルコンピュータであ
り、コンピュータ本体と、このコンピュータ本体に開閉
自在に取り付けられたＬＣＤパネルユニットとから構成
されている。このコンピュータは、内蔵バッテリを有し
ており、その内蔵バッテリからの電力によって動作可能
に構成されている。また、ＡＣアダプタを介してＡＣ商
用電源などの外部電源から電力供給を受けることもでき
る。外部電源から電力供給を受けているときは、その外
部電源からの電力がコンピュータシステムの動作電源と
して用いられる。このとき、外部電源からの電力によっ
て内蔵バッテリの充電も自動的に行われる。ＡＣアダプ
タが取り外されたり、あるいはＡＣ商用電源のブレーカ
が落とされたときなどは、内蔵バッテリからの電力がコ
ンピュータシステムの動作電源として用いられる。
施形態を説明する。図１には、本発明の一実施形態に係
るコンピュータシステムの構成が示されている。このコ
ンピュータシステムは、ノートブックタイプまたはサブ
ノートタイプのポータブルパーソナルコンピュータであ
り、コンピュータ本体と、このコンピュータ本体に開閉
自在に取り付けられたＬＣＤパネルユニットとから構成
されている。このコンピュータは、内蔵バッテリを有し
ており、その内蔵バッテリからの電力によって動作可能
に構成されている。また、ＡＣアダプタを介してＡＣ商
用電源などの外部電源から電力供給を受けることもでき
る。外部電源から電力供給を受けているときは、その外
部電源からの電力がコンピュータシステムの動作電源と
して用いられる。このとき、外部電源からの電力によっ
て内蔵バッテリの充電も自動的に行われる。ＡＣアダプ
タが取り外されたり、あるいはＡＣ商用電源のブレーカ
が落とされたときなどは、内蔵バッテリからの電力がコ
ンピュータシステムの動作電源として用いられる。
【００２２】また、コンピュータ本体には、ＩＤＥイン
ターフェイスを有するハードディスクドライブ（ＨＤ
Ｄ）１７が取り外し自在に装着されている。このＨＤＤ
１７はコンピュータの二次記憶として使用されるもので
ある。
ターフェイスを有するハードディスクドライブ（ＨＤ
Ｄ）１７が取り外し自在に装着されている。このＨＤＤ
１７はコンピュータの二次記憶として使用されるもので
ある。
【００２３】また、このコンピュータのシステムボード
上には、図示のように、ＣＰＵ１１、ホスト−ＰＣＩブ
リッジ１２、主メモリ１３、ＶＧＡコントローラ１４、
ＰＣＩ−ＩＳＡブリッジ１５、バスマスタＩＤＥコント
ローラ１６、ＢＩＯＳ−ＲＯＭ１８、埋め込みコントロ
ーラ（ＥＣ）２０、電源コントローラ（ＰＳＣ）２１な
どが設けられている。
上には、図示のように、ＣＰＵ１１、ホスト−ＰＣＩブ
リッジ１２、主メモリ１３、ＶＧＡコントローラ１４、
ＰＣＩ−ＩＳＡブリッジ１５、バスマスタＩＤＥコント
ローラ１６、ＢＩＯＳ−ＲＯＭ１８、埋め込みコントロ
ーラ（ＥＣ）２０、電源コントローラ（ＰＳＣ）２１な
どが設けられている。
【００２４】ＣＰＵ１１は、このシステム全体の動作制
御およびデータ処理を実行する。このＣＰＵ１１として
は、メモリセグメンテーション機構および仮想アドレッ
シング機構をサポートするもの、例えば、米インテル社
により製造販売されているマイクロプロセッサ“Ｐｅｎ
ｔｉｕｍ”などが使用される。この場合、ＣＰＵ１１
は、次のような動作を持つ。
御およびデータ処理を実行する。このＣＰＵ１１として
は、メモリセグメンテーション機構および仮想アドレッ
シング機構をサポートするもの、例えば、米インテル社
により製造販売されているマイクロプロセッサ“Ｐｅｎ
ｔｉｕｍ”などが使用される。この場合、ＣＰＵ１１
は、次のような動作を持つ。
【００２５】すなわち、ＣＰＵ１１は、アプリケーショ
ンプログラムやオペレーティングシステム（ＯＳ）など
のプログラムを実行するための動作モードとしてリアル
モード、プロテクトモード、仮想８０８６モード（Ｖ８
６モード）を有している。リアルモードはメモリセグメ
ンテーションを利用した実アドレスモードであり、プロ
テクトモードおよび仮想８６モードは仮想アドレスモー
ドである。
ンプログラムやオペレーティングシステム（ＯＳ）など
のプログラムを実行するための動作モードとしてリアル
モード、プロテクトモード、仮想８０８６モード（Ｖ８
６モード）を有している。リアルモードはメモリセグメ
ンテーションを利用した実アドレスモードであり、プロ
テクトモードおよび仮想８６モードは仮想アドレスモー
ドである。
【００２６】すなわち、リアルモードは、最大で１Ｍバ
イトのメモリ空間をアクセスできるモードであり、論理
アドレスから物理アドレスへの変換は、セグメントレジ
スタで表されるベースアドレスからのオフセット値で物
理アドレスを決定するアドレス計算形式によって行われ
る。つまり、図２に示すように、セグメントはメモリ・
セグメントを仮想的に表す１６ビットの値（セレクタと
称する場合もある）であり、物理メモリアドレスは、セ
グメントの値を４ビット左にシフトした（１６倍）値を
ベースアドレスとし、それに１６ビットで表されるオフ
セット値を加えることによって算出される。
イトのメモリ空間をアクセスできるモードであり、論理
アドレスから物理アドレスへの変換は、セグメントレジ
スタで表されるベースアドレスからのオフセット値で物
理アドレスを決定するアドレス計算形式によって行われ
る。つまり、図２に示すように、セグメントはメモリ・
セグメントを仮想的に表す１６ビットの値（セレクタと
称する場合もある）であり、物理メモリアドレスは、セ
グメントの値を４ビット左にシフトした（１６倍）値を
ベースアドレスとし、それに１６ビットで表されるオフ
セット値を加えることによって算出される。
【００２７】一方、プロテクトモードは１タスク当たり
最大４Ｇバイトのメモリ空間をアクセスできるモードで
あり、ディスクプリタテーブルと称される仮想アドレス
変換テーブルを用いてリニアアドレスが決定される。こ
のリニアアドレスは、ページングによって最終的に物理
アドレスに変換される。つまり、図３に示すように、セ
グメントの値はディスクプリタテーブルを参照するため
のポインタとして使用され、そのディスクプリタテーブ
ルから得られた値をベースアドレスとし、それに１６ビ
ットで表されるオフセット値を加えることによってリニ
アアドレスが算出される。Ｖ８６モードはプロテクトモ
ード環境下でリアルモードをエミュレーションするため
の動作モードであり、プロテクトモードと同じ仮想アド
レス計算方式が用いられる。
最大４Ｇバイトのメモリ空間をアクセスできるモードで
あり、ディスクプリタテーブルと称される仮想アドレス
変換テーブルを用いてリニアアドレスが決定される。こ
のリニアアドレスは、ページングによって最終的に物理
アドレスに変換される。つまり、図３に示すように、セ
グメントの値はディスクプリタテーブルを参照するため
のポインタとして使用され、そのディスクプリタテーブ
ルから得られた値をベースアドレスとし、それに１６ビ
ットで表されるオフセット値を加えることによってリニ
アアドレスが算出される。Ｖ８６モードはプロテクトモ
ード環境下でリアルモードをエミュレーションするため
の動作モードであり、プロテクトモードと同じ仮想アド
レス計算方式が用いられる。
【００２８】ＣＰＵ１１の初期化時の動作モードはリア
ルモードであり、オペレーティングシステム等のソフト
ウェア制御の下に、プロテクトモード、Ｖ８６モードに
スイッチされる。
ルモードであり、オペレーティングシステム等のソフト
ウェア制御の下に、プロテクトモード、Ｖ８６モードに
スイッチされる。
【００２９】ホスト−ＰＣＩブリッジ１２はＣＰＵバス
１とＰＣＩバス２間を双方向でつなぐブリッジであり、
ここには主メモリ１３を制御するためのメモリコントロ
ーラも内蔵されている。主メモリ１３はこのシステムの
主記憶つまりシステムメモリとして使用されるものであ
り、オペレーティングシステム、処理対象のアプリケー
ションプログラム、およびアプリケーションプログラム
によって作成されたユーザデータ等が格納される。この
主メモリ１３はＤＲＡＭなどの半導体メモリによって実
現されている。
１とＰＣＩバス２間を双方向でつなぐブリッジであり、
ここには主メモリ１３を制御するためのメモリコントロ
ーラも内蔵されている。主メモリ１３はこのシステムの
主記憶つまりシステムメモリとして使用されるものであ
り、オペレーティングシステム、処理対象のアプリケー
ションプログラム、およびアプリケーションプログラム
によって作成されたユーザデータ等が格納される。この
主メモリ１３はＤＲＡＭなどの半導体メモリによって実
現されている。
【００３０】ＢＩＯＳ−ＲＯＭ１８は、システムＢＩＯ
Ｓ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリによって構成されている。システムＢＩ
ＯＳは、このシステム内の各種ハードウェアをアクセス
するためのファンクション実行ルーチンを体系化したも
のであり、リアルモードで動作するように構成されてい
る。このシステムＢＩＯＳには、システムのパワーオン
時にオペレーティングシステムをブートストラップする
ための処理ルーチンと、各種ハードウェア制御のための
ＢＩＯＳドライバ群などが含まれている。各ＢＩＯＳド
ライバは、ハードウェア制御のための複数の機能をオペ
レーティングシステムやアプリケーションプログラムに
提供するためにそれら機能に対応する複数のファンクシ
ョン実行ルーチン群を含んでいる。上位プログラムから
ＩＮＴ１３ｈがコールされると、ＢＩＯＳのハードディ
スクドライバが実行される。このドライバ（ＩＮＴ１３
ｈ）には、ＨＤＤ１７との間のデータ転送をＤＭＡ転送
によって行うための機能とＰＩＯ転送によって行う機能
とが含まれている。
Ｓ（Ｂａｓｉｃ Ｉ／Ｏ Ｓｙｓｔｅｍ）を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリによって構成されている。システムＢＩ
ＯＳは、このシステム内の各種ハードウェアをアクセス
するためのファンクション実行ルーチンを体系化したも
のであり、リアルモードで動作するように構成されてい
る。このシステムＢＩＯＳには、システムのパワーオン
時にオペレーティングシステムをブートストラップする
ための処理ルーチンと、各種ハードウェア制御のための
ＢＩＯＳドライバ群などが含まれている。各ＢＩＯＳド
ライバは、ハードウェア制御のための複数の機能をオペ
レーティングシステムやアプリケーションプログラムに
提供するためにそれら機能に対応する複数のファンクシ
ョン実行ルーチン群を含んでいる。上位プログラムから
ＩＮＴ１３ｈがコールされると、ＢＩＯＳのハードディ
スクドライバが実行される。このドライバ（ＩＮＴ１３
ｈ）には、ＨＤＤ１７との間のデータ転送をＤＭＡ転送
によって行うための機能とＰＩＯ転送によって行う機能
とが含まれている。
【００３１】ＥＣ２０は、システムが持つ付加機能を制
御するためのコントローラであり、ＣＰＵ周辺温度など
に応じてクーリングファンの回転制御などを行うための
熱制御機能、システムの各種状態をＬＥＤの点灯やビー
プ音によってユーザに通知するためのＬＥＤ／ビープ音
制御機能、電源コントローラ２１と共同してシステム電
源のオン／オフなどを制御する電源シーケンス制御機
能、および電源ステータス通知機能などを有している。
ハイバネーション状態においても、ＥＣ２０および電源
コントローラ２１には動作電源が供給されており、電源
スイッチ２２およびパネルスイッチ２３のオン・オフが
監視される。
御するためのコントローラであり、ＣＰＵ周辺温度など
に応じてクーリングファンの回転制御などを行うための
熱制御機能、システムの各種状態をＬＥＤの点灯やビー
プ音によってユーザに通知するためのＬＥＤ／ビープ音
制御機能、電源コントローラ２１と共同してシステム電
源のオン／オフなどを制御する電源シーケンス制御機
能、および電源ステータス通知機能などを有している。
ハイバネーション状態においても、ＥＣ２０および電源
コントローラ２１には動作電源が供給されており、電源
スイッチ２２およびパネルスイッチ２３のオン・オフが
監視される。
【００３２】ハイバネーションはシステム電源オフなど
のパワーセーブモードへの移行イベントの発生時にＣＰ
Ｕ１１および各種周辺ＬＳＩのステータス、および主メ
モリ１３の内容などをハードディスク１７にセーブした
後に主メモリ１７を含むシステム内のほとんどすべての
デバイスをパワーダウンさせるモードである。ハイバネ
ーション状態においてシステム電源オフなどのウェイク
アップイベントが発生すると、ハードディスク１７にセ
ーブされているメモリイメージが主メモリ１３にリスト
アされ、ハイバネーション前の作業状態に復元される。
ハイバネーションの実行および復帰処理の制御はＡＣＰ
Ｉ（Advanced Configuration and PowerInterface）対
応のＯＳの管理下で実行される。
のパワーセーブモードへの移行イベントの発生時にＣＰ
Ｕ１１および各種周辺ＬＳＩのステータス、および主メ
モリ１３の内容などをハードディスク１７にセーブした
後に主メモリ１７を含むシステム内のほとんどすべての
デバイスをパワーダウンさせるモードである。ハイバネ
ーション状態においてシステム電源オフなどのウェイク
アップイベントが発生すると、ハードディスク１７にセ
ーブされているメモリイメージが主メモリ１３にリスト
アされ、ハイバネーション前の作業状態に復元される。
ハイバネーションの実行および復帰処理の制御はＡＣＰ
Ｉ（Advanced Configuration and PowerInterface）対
応のＯＳの管理下で実行される。
【００３３】ＶＧＡコントローラ１４は、このシステム
のディスプレイモニタとして使用されるＬＣＤおよび外
部ＣＲＴを制御するためのものであり、ＶＲＡＭに描画
された画面データをＬＣＤおよび外部ＣＲＴの一方また
は双方に表示する。
のディスプレイモニタとして使用されるＬＣＤおよび外
部ＣＲＴを制御するためのものであり、ＶＲＡＭに描画
された画面データをＬＣＤおよび外部ＣＲＴの一方また
は双方に表示する。
【００３４】バスマスタＩＤＥコントローラ１６は、コ
ンピュータ本体に装着されたＩＤＥデバイス（ここで
は、ＨＤＤ１７）を制御するためのものであり、ＩＤＥ
デバイスと主メモリ１３との間のＤＭＡ転送を実行可能
なバスマスタ機能（ＤＭＡコントローラ）を有してい
る。このバスマスタ機能は、ＣＰＵ１１からのコマンド
に応じて自らデータ転送のためのバスサイクル（ＤＭＡ
転送）を実行するものであり、ＰＩＯモードよりもＣＰ
Ｕ負荷を低減した状態で、ＩＤＥデバイスと主メモリ１
３との間のデータ転送を高速実行する事ができる。
ンピュータ本体に装着されたＩＤＥデバイス（ここで
は、ＨＤＤ１７）を制御するためのものであり、ＩＤＥ
デバイスと主メモリ１３との間のＤＭＡ転送を実行可能
なバスマスタ機能（ＤＭＡコントローラ）を有してい
る。このバスマスタ機能は、ＣＰＵ１１からのコマンド
に応じて自らデータ転送のためのバスサイクル（ＤＭＡ
転送）を実行するものであり、ＰＩＯモードよりもＣＰ
Ｕ負荷を低減した状態で、ＩＤＥデバイスと主メモリ１
３との間のデータ転送を高速実行する事ができる。
【００３５】次に、図４を参照して、ＢＩＯＳのディス
クアクセス動作について説明する。
クアクセス動作について説明する。
【００３６】ここでは、オペレーティングシステムなど
の上位プログラムからＢＩＯＳのディスクドライバ（Ｉ
ＮＴ１３ｈ）がコールされた場合を想定する。ＩＮＴ１
３ｈのＢＩＯＳコールはＣＰＵ１１のソフトウェア割り
込み機能を用いて実現されている。この場合、上位プロ
グラムからＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）には、ＣＰＵ１１のレジスタを通じて以下のＩ／Ｏ
パラメタが通知される。
の上位プログラムからＢＩＯＳのディスクドライバ（Ｉ
ＮＴ１３ｈ）がコールされた場合を想定する。ＩＮＴ１
３ｈのＢＩＯＳコールはＣＰＵ１１のソフトウェア割り
込み機能を用いて実現されている。この場合、上位プロ
グラムからＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）には、ＣＰＵ１１のレジスタを通じて以下のＩ／Ｏ
パラメタが通知される。
【００３７】 Ｒ／Ｗファンクション：ディスクリードまたはディスクライトを示す 転送セクタ数： ディスク装置との間でデータ転送すべきセクタ数 セグメント： 上述の１６ビットのセグメント値 オフセット： 上述の１６ビットのオフセット値 ＨＤＤアドレス：ディスクアクセスを行うべき開始アドレス ドライブ番号： アクセス対象のディスク装置のドライブ番号 上位プログラムは、これらＲ／Ｗファンクション、転送
セクタ数、セグメント、オフセット、ＨＤＤアドレス、
ドライブ番号をそれぞれＣＰＵ１１のＡＨレジスタ、Ａ
Ｌレジスタ、ＥＳレジスタ、ＢＸレジスタ、ＣＸ／ＤＨ
レジスタ、ＤＬレジスタなどにセットした後に、ＩＮＴ
１３ｈをコールする。これにより、ＢＩＯＳのディスク
ドライバ（ＩＮＴ１３ｈ）に制御が移る。
セクタ数、セグメント、オフセット、ＨＤＤアドレス、
ドライブ番号をそれぞれＣＰＵ１１のＡＨレジスタ、Ａ
Ｌレジスタ、ＥＳレジスタ、ＢＸレジスタ、ＣＸ／ＤＨ
レジスタ、ＤＬレジスタなどにセットした後に、ＩＮＴ
１３ｈをコールする。これにより、ＢＩＯＳのディスク
ドライバ（ＩＮＴ１３ｈ）に制御が移る。
【００３８】ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、まず、上位プログラムが動作していたＣＰＵ１
１の動作モード、つまり現在のＣＰＵ１１の動作モード
をチェックし、仮想アドレスモードであるか、リアルモ
ードであるかを判別する（ステップＳ１０１，Ｓ１０
２）。上述したようにＢＩＯＳはリアルモードで動作す
るように構成されているので、上位プログラムからのＢ
ＩＯＳコールは、リアルモード又はＶ８６モードで行わ
れる。したがって、ＣＰＵ１１内のステータスレジスタ
のＶ８６フラグがオンであるか否かを調べることによ
り、仮想アドレスモードであるか、リアルモードである
かを判別することができる。
ｈ）は、まず、上位プログラムが動作していたＣＰＵ１
１の動作モード、つまり現在のＣＰＵ１１の動作モード
をチェックし、仮想アドレスモードであるか、リアルモ
ードであるかを判別する（ステップＳ１０１，Ｓ１０
２）。上述したようにＢＩＯＳはリアルモードで動作す
るように構成されているので、上位プログラムからのＢ
ＩＯＳコールは、リアルモード又はＶ８６モードで行わ
れる。したがって、ＣＰＵ１１内のステータスレジスタ
のＶ８６フラグがオンであるか否かを調べることによ
り、仮想アドレスモードであるか、リアルモードである
かを判別することができる。
【００３９】仮想アドレスモード、つまりＶ８６モード
である場合、ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、ＣＰＵ１１にＨＤＤ１７に対するアクセスを繰
り返し実行させるというＰＩＯ転送モードによってＨＤ
Ｄ１７との間のデータ転送を実行する（ステップＳ１０
３）。
である場合、ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、ＣＰＵ１１にＨＤＤ１７に対するアクセスを繰
り返し実行させるというＰＩＯ転送モードによってＨＤ
Ｄ１７との間のデータ転送を実行する（ステップＳ１０
３）。
【００４０】一方、リアルモードであれば、ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）は、ＤＭＡ転送モー
ドによってＨＤＤ１７との間のデータ転送を実行する
（ステップＳ１０４）。この場合、ＢＩＯＳのディスク
ドライバ（ＩＮＴ１３ｈ）は、まず、ＥＳレジスタのセ
グメントとＢＸレジスタのオフセットの値から物理メモ
リアドレスを計算し（セグメント×１６＋オフセット＝
物理メモリアドレス）、そしてその物理メモリアドレス
を計算する。そして、ＢＩＯＳのディスクドライバ（Ｉ
ＮＴ１３ｈ）は、その物理メモリアドレスと、ＣＸ／Ｄ
ＨにセットされているＨＤＤアドレスをそれぞれ転送元
／転送先アドレスの初期値としてバスマスタＩＤＥコン
トローラ１６にセットすると共に、ＡＬレジスタの転送
セクタ数をデータ転送幅としてバスマスタＩＤＥコント
ローラ１６にセットする。これにより、バスマスタＩＤ
Ｅコントローラ１６は、ＤＭＡ転送を開始する。例え
ば、ディスクから主メモリ１３のディスクリードの場合
には、バスマスタＩＤＥコントローラ１６は、ＨＤＤア
ドレスで指定された位置のセクタデータから順にデータ
を読み出すと共に、その読み出したデータを物理メモリ
アドレスで指定される主メモリ１３のメモリ番地から順
に書き込むバスサイクルを実行する。
ディスクドライバ（ＩＮＴ１３ｈ）は、ＤＭＡ転送モー
ドによってＨＤＤ１７との間のデータ転送を実行する
（ステップＳ１０４）。この場合、ＢＩＯＳのディスク
ドライバ（ＩＮＴ１３ｈ）は、まず、ＥＳレジスタのセ
グメントとＢＸレジスタのオフセットの値から物理メモ
リアドレスを計算し（セグメント×１６＋オフセット＝
物理メモリアドレス）、そしてその物理メモリアドレス
を計算する。そして、ＢＩＯＳのディスクドライバ（Ｉ
ＮＴ１３ｈ）は、その物理メモリアドレスと、ＣＸ／Ｄ
ＨにセットされているＨＤＤアドレスをそれぞれ転送元
／転送先アドレスの初期値としてバスマスタＩＤＥコン
トローラ１６にセットすると共に、ＡＬレジスタの転送
セクタ数をデータ転送幅としてバスマスタＩＤＥコント
ローラ１６にセットする。これにより、バスマスタＩＤ
Ｅコントローラ１６は、ＤＭＡ転送を開始する。例え
ば、ディスクから主メモリ１３のディスクリードの場合
には、バスマスタＩＤＥコントローラ１６は、ＨＤＤア
ドレスで指定された位置のセクタデータから順にデータ
を読み出すと共に、その読み出したデータを物理メモリ
アドレスで指定される主メモリ１３のメモリ番地から順
に書き込むバスサイクルを実行する。
【００４１】図５は、仮想アドレスモードであるか否か
だけではなく、ＨＤＤ１７がサポートする転送モードも
考慮してデータ転送モードを決定する場合の処理例であ
る。
だけではなく、ＨＤＤ１７がサポートする転送モードも
考慮してデータ転送モードを決定する場合の処理例であ
る。
【００４２】即ち、ＢＩＯＳのディスクドライバ（ＩＮ
Ｔ１３ｈ）は、まず、上位プログラムが動作していたＣ
ＰＵ１１の動作モード、つまり現在のＣＰＵ１１の動作
モードをチェックし、仮想アドレスモードであるか、リ
アルモードであるかを判別する（ステップＳ１０１，Ｓ
１０２）。ここまでは、図４と同じである。
Ｔ１３ｈ）は、まず、上位プログラムが動作していたＣ
ＰＵ１１の動作モード、つまり現在のＣＰＵ１１の動作
モードをチェックし、仮想アドレスモードであるか、リ
アルモードであるかを判別する（ステップＳ１０１，Ｓ
１０２）。ここまでは、図４と同じである。
【００４３】仮想アドレスモード、つまりＶ８６モード
である場合、ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、ＨＤＤ１７からリードしたドライブパラメータ
情報に基づいて、ＨＤＤ１７がＲｅａｄ／Ｗｒｉｔｅ
Ｍｕｌｔｉｐｌｅコマンドをサポートしているかどうか
を判断し（ステップＳ２０１）、その結果に基づいて、
Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅコマンド、ま
たはＲｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒコマンドを用
いたデータ転送を実行する（ステップＳ２０２）。Ｒｅ
ａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅは複数セクタ分の
リード／ライトをまとめて指定可能なコマンドであり、
このＲｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅコマンド
をサポートしていない場合には、ＨＤＤアクセスには単
一のセクタ単位でリード／ライトを指定するＲｅａｄ／
Ｗｒｉｔｅ Ｓｅｃｔｏｒコマンドを用いたデータ転送
モードが使用される。Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔ
ｉｐｌｅ、およびＲｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒ
のどちらも、ＰＩＯ転送モードである。
である場合、ＢＩＯＳのディスクドライバ（ＩＮＴ１３
ｈ）は、ＨＤＤ１７からリードしたドライブパラメータ
情報に基づいて、ＨＤＤ１７がＲｅａｄ／Ｗｒｉｔｅ
Ｍｕｌｔｉｐｌｅコマンドをサポートしているかどうか
を判断し（ステップＳ２０１）、その結果に基づいて、
Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅコマンド、ま
たはＲｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒコマンドを用
いたデータ転送を実行する（ステップＳ２０２）。Ｒｅ
ａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅは複数セクタ分の
リード／ライトをまとめて指定可能なコマンドであり、
このＲｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅコマンド
をサポートしていない場合には、ＨＤＤアクセスには単
一のセクタ単位でリード／ライトを指定するＲｅａｄ／
Ｗｒｉｔｅ Ｓｅｃｔｏｒコマンドを用いたデータ転送
モードが使用される。Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌｔ
ｉｐｌｅ、およびＲｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒ
のどちらも、ＰＩＯ転送モードである。
【００４４】リアルモードである場合には、ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）は、ＨＤＤ１７から
リードしたドライブパラメータ情報に基づいて、ＨＤＤ
１７がＤＭＡをサポートしているかどうかを判断する
（ステップＳ２０４）。サポートしていない場合は、Ｈ
ＤＤアクセスには前述のＲｅａｄ／Ｗｒｉｔｅ Ｍｕｌ
ｔｉｐｌｅコマンドを使用する。ＤＭＡをサポートして
いる場合には、次に、Ｕｌｔｒａ ＤＭＡをサポートし
ているかどうかを判断する（ステップＳ２０５）。サポ
ートしていない場合は、ＨＤＤアクセスにはＤＭＡ Ｒ
ｅａｄ／Ｗｒｉｔｅコマンドを使用する（ステップＳ２
０７）。サポートしている場合は、Ｕｌｔｒａ ＤＭＡ
Ｒｅａｄ／Ｗｒｉｔｅコマンドを使用する（ステップ
Ｓ２０８）。ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコマンド、
およびＵｌｔｒａ ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコマ
ンドのどちらも前述のＤＭＡ転送のためのコマンドであ
る。
ディスクドライバ（ＩＮＴ１３ｈ）は、ＨＤＤ１７から
リードしたドライブパラメータ情報に基づいて、ＨＤＤ
１７がＤＭＡをサポートしているかどうかを判断する
（ステップＳ２０４）。サポートしていない場合は、Ｈ
ＤＤアクセスには前述のＲｅａｄ／Ｗｒｉｔｅ Ｍｕｌ
ｔｉｐｌｅコマンドを使用する。ＤＭＡをサポートして
いる場合には、次に、Ｕｌｔｒａ ＤＭＡをサポートし
ているかどうかを判断する（ステップＳ２０５）。サポ
ートしていない場合は、ＨＤＤアクセスにはＤＭＡ Ｒ
ｅａｄ／Ｗｒｉｔｅコマンドを使用する（ステップＳ２
０７）。サポートしている場合は、Ｕｌｔｒａ ＤＭＡ
Ｒｅａｄ／Ｗｒｉｔｅコマンドを使用する（ステップ
Ｓ２０８）。ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコマンド、
およびＵｌｔｒａ ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコマ
ンドのどちらも前述のＤＭＡ転送のためのコマンドであ
る。
【００４５】多くのＨＤＤはＲｅａｄ／Ｗｒｉｔｅ Ｍ
ｕｌｔｉｐｌｅおよびＵｌｔｒａＤＭＡ Ｒｅａｄ／Ｗ
ｒｉｔｅをサポートしているので、転送セクター数が２
以上であれは、実際には、仮想アドレスモードではＲｅ
ａｄ／Ｗｒｉｔｅ ＭｕｌｔｉｐｌｅコマンドによるＰ
ＩＯ転送が実行され、リアルモードではＵｌｔｒａＤＭ
Ａ Ｒｅａｄ／Ｗｒｉｔｅコマンドを用いたＤＭＡ転送
が実行されることになる。
ｕｌｔｉｐｌｅおよびＵｌｔｒａＤＭＡ Ｒｅａｄ／Ｗ
ｒｉｔｅをサポートしているので、転送セクター数が２
以上であれは、実際には、仮想アドレスモードではＲｅ
ａｄ／Ｗｒｉｔｅ ＭｕｌｔｉｐｌｅコマンドによるＰ
ＩＯ転送が実行され、リアルモードではＵｌｔｒａＤＭ
Ａ Ｒｅａｄ／Ｗｒｉｔｅコマンドを用いたＤＭＡ転送
が実行されることになる。
【００４６】データ転送レートは、Ｕｌｔｒａ ＤＭＡ
Ｒｅａｄ／Ｗｒｉｔｅが最も高く、次いで、ＤＭＡ
Ｒｅａｄ／Ｗｒｉｔｅ、Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌ
ｔｉｐｌｅ、Ｒｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒの順
となる。
Ｒｅａｄ／Ｗｒｉｔｅが最も高く、次いで、ＤＭＡ
Ｒｅａｄ／Ｗｒｉｔｅ、Ｒｅａｄ／Ｗｒｉｔｅ Ｍｕｌ
ｔｉｐｌｅ、Ｒｅａｄ／Ｗｒｉｔｅ Ｓｅｃｔｏｒの順
となる。
【００４７】次に、図６を参照して、システム起動時、
つまりオペレーティングシステム（ＯＳ）をブートスト
ラップするときの動作について説明する。
つまりオペレーティングシステム（ＯＳ）をブートスト
ラップするときの動作について説明する。
【００４８】電源スイッチ２２がオンされることによっ
てシステムがパワーオンされると、ＢＩＯＳはそのディ
スクドライバ（ＩＮＴ１３ｈ）を用いて、ＨＤＤ１７の
ＭＢＲ（Master Boot Record）の内容を主メモリ１３に
読み込むためのディスクアクセスを行う。ＭＢＲにはア
クティブパーティションからブートコード（ＯＳロー
ダ）を読み出してくるためのマスターブートコードが含
まれており、マスターブートコードに制御が渡される。
マスターブートコードは、ＣＰＵ１１のレジスタにＯＳ
ローダの読み込みに必要なパラメータを設定した後、Ｂ
ＩＯＳのディスクドライバ（ＩＮＴ１３ｈ）をコールす
る。ディスクドライバ（ＩＮＴ１３ｈ）は、マスターブ
ートコードから指定されたディスクリードを実行して、
ＯＳローダを主メモリ１３に読み込む。この後、ＯＳロ
ーダに制御が渡され、ＯＳローダはＣＰＵ１１のレジス
タにカーネルの読み込みに必要なパラメータを設定した
後、ＢＩＯＳのディスクドライバ（ＩＮＴ１３ｈ）をコ
ールする。
てシステムがパワーオンされると、ＢＩＯＳはそのディ
スクドライバ（ＩＮＴ１３ｈ）を用いて、ＨＤＤ１７の
ＭＢＲ（Master Boot Record）の内容を主メモリ１３に
読み込むためのディスクアクセスを行う。ＭＢＲにはア
クティブパーティションからブートコード（ＯＳロー
ダ）を読み出してくるためのマスターブートコードが含
まれており、マスターブートコードに制御が渡される。
マスターブートコードは、ＣＰＵ１１のレジスタにＯＳ
ローダの読み込みに必要なパラメータを設定した後、Ｂ
ＩＯＳのディスクドライバ（ＩＮＴ１３ｈ）をコールす
る。ディスクドライバ（ＩＮＴ１３ｈ）は、マスターブ
ートコードから指定されたディスクリードを実行して、
ＯＳローダを主メモリ１３に読み込む。この後、ＯＳロ
ーダに制御が渡され、ＯＳローダはＣＰＵ１１のレジス
タにカーネルの読み込みに必要なパラメータを設定した
後、ＢＩＯＳのディスクドライバ（ＩＮＴ１３ｈ）をコ
ールする。
【００４９】ディスクドライバ（ＩＮＴ１３ｈ）は、Ｏ
Ｓローダから指定されたディスクリードを実行して、カ
ーネルを主メモリ１３に読み込む。この後、ＯＳローダ
からカーネルに制御が渡される。カーネルは各種ドライ
バの読み込みをＢＩＯＳのディスクドライバ（ＩＮＴ１
３ｈ）を用いて行うが、その途中で、リアルモードから
プロテクトモードへの切り換えが行われる。ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）をコールする場合に
は、Ｖ８６モードが用いられる。ディスクドライバ（Ｉ
ＮＴ１３ｈ）がコールされる環境がリアルモードからＶ
８６モードに切り替えられるまでは、ディスクドライバ
（ＩＮＴ１３ｈ）によるディスク装置とメモリとの間の
データ転送は全てＤＭＡ転送によって行われる。そし
て、Ｖ８６モードに切り替えられた後は、ＰＩＯモード
によるディスクアクセスが行われる。これにより、ディ
スクドライバ（ＩＮＴ１３ｈ）が常にＰＩＯモードによ
ってディスクアクセスを行う場合に比べ、ＯＳのブート
ストラップシーケンスの高速化を図ることが可能とな
る。
Ｓローダから指定されたディスクリードを実行して、カ
ーネルを主メモリ１３に読み込む。この後、ＯＳローダ
からカーネルに制御が渡される。カーネルは各種ドライ
バの読み込みをＢＩＯＳのディスクドライバ（ＩＮＴ１
３ｈ）を用いて行うが、その途中で、リアルモードから
プロテクトモードへの切り換えが行われる。ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）をコールする場合に
は、Ｖ８６モードが用いられる。ディスクドライバ（Ｉ
ＮＴ１３ｈ）がコールされる環境がリアルモードからＶ
８６モードに切り替えられるまでは、ディスクドライバ
（ＩＮＴ１３ｈ）によるディスク装置とメモリとの間の
データ転送は全てＤＭＡ転送によって行われる。そし
て、Ｖ８６モードに切り替えられた後は、ＰＩＯモード
によるディスクアクセスが行われる。これにより、ディ
スクドライバ（ＩＮＴ１３ｈ）が常にＰＩＯモードによ
ってディスクアクセスを行う場合に比べ、ＯＳのブート
ストラップシーケンスの高速化を図ることが可能とな
る。
【００５０】次に、図７を参照して、ハイバネーション
状態からの復帰時の動作について説明する。
状態からの復帰時の動作について説明する。
【００５１】電源スイッチ２２のオンなどのウェイクア
ップイベントが発生すると、ＢＩＯＳはそのディスクド
ライバ（ＩＮＴ１３ｈ）を用いて、ＨＤＤ１７のＭＢＲ
（Master Boot Record）の内容を主メモリ１３に読み込
むためのディスクアクセスを行う。ＭＢＲにはアクティ
ブパーティションからブートコード（ＯＳローダ）を読
み出してくるためのマスターブートコードが含まれてお
り、マスターブートコードに制御が渡される。マスター
ブートコードは、ＣＰＵ１１のレジスタにＯＳローダの
読み込みに必要なパラメータを設定した後、ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）をコールする。ディ
スクドライバ（ＩＮＴ１３ｈ）は、マスターブートコー
ドから指定されたディスクリードを実行して、ＯＳロー
ダを主メモリ１３に読み込む。この後、ＯＳローダに制
御が渡される。ＯＳローダは、ハイバネーションからの
復帰であるか通常のブートストラップであるかを判定す
る。この判定は、例えばハイバネーション状態への移行
時にそれを示すフラグをＯＳ内部やＥＣ２０のレジスタ
などに記憶しておき、ＯＳローダの実行時にそれを参照
すること等によって行うことができる。
ップイベントが発生すると、ＢＩＯＳはそのディスクド
ライバ（ＩＮＴ１３ｈ）を用いて、ＨＤＤ１７のＭＢＲ
（Master Boot Record）の内容を主メモリ１３に読み込
むためのディスクアクセスを行う。ＭＢＲにはアクティ
ブパーティションからブートコード（ＯＳローダ）を読
み出してくるためのマスターブートコードが含まれてお
り、マスターブートコードに制御が渡される。マスター
ブートコードは、ＣＰＵ１１のレジスタにＯＳローダの
読み込みに必要なパラメータを設定した後、ＢＩＯＳの
ディスクドライバ（ＩＮＴ１３ｈ）をコールする。ディ
スクドライバ（ＩＮＴ１３ｈ）は、マスターブートコー
ドから指定されたディスクリードを実行して、ＯＳロー
ダを主メモリ１３に読み込む。この後、ＯＳローダに制
御が渡される。ＯＳローダは、ハイバネーションからの
復帰であるか通常のブートストラップであるかを判定す
る。この判定は、例えばハイバネーション状態への移行
時にそれを示すフラグをＯＳ内部やＥＣ２０のレジスタ
などに記憶しておき、ＯＳローダの実行時にそれを参照
すること等によって行うことができる。
【００５２】ハイバネーションからの復帰である場合に
は、ＯＳローダは、ＣＰＵ１１のレジスタに、ＨＤＤ１
７にセーブされているメモリイメージの読み込みに必要
なパラメータを設定した後、ＢＩＯＳのディスクドライ
バ（ＩＮＴ１３ｈ）をコールする。ディスクドライバ
（ＩＮＴ１３ｈ）は、ＯＳローダから指定されたディス
クリードを実行して、メモリイメージを主メモリ１３に
読み込む。この時、ＣＰＵ１１はまだリアルモードであ
るので、ＨＤＤ１７から主メモリ１３へのメモリイメー
ジの転送はＤＭＡ転送によって高速実行される。この
後、ＯＳによって各主デバイスの状態復元に必要な処理
等が実行されることにより、ハイバネーション移行前の
作業環境が復元される。
は、ＯＳローダは、ＣＰＵ１１のレジスタに、ＨＤＤ１
７にセーブされているメモリイメージの読み込みに必要
なパラメータを設定した後、ＢＩＯＳのディスクドライ
バ（ＩＮＴ１３ｈ）をコールする。ディスクドライバ
（ＩＮＴ１３ｈ）は、ＯＳローダから指定されたディス
クリードを実行して、メモリイメージを主メモリ１３に
読み込む。この時、ＣＰＵ１１はまだリアルモードであ
るので、ＨＤＤ１７から主メモリ１３へのメモリイメー
ジの転送はＤＭＡ転送によって高速実行される。この
後、ＯＳによって各主デバイスの状態復元に必要な処理
等が実行されることにより、ハイバネーション移行前の
作業環境が復元される。
【００５３】以上のように、本実施形態によれば、上位
プログラムからディスク入出力動作が要求された時のＣ
ＰＵ１１の動作モードに応じてＤＭＡ転送とＰＩＯ転送
を選択的に切り替えて実行することにより、誤った物理
メモリアドレスの算出などの不具合を招くことなく、デ
ィスク装置とメモリとの間のデータ転送を効率よく実行
することが可能となる。特に、ハイバネーションからの
復帰時には大量のメモリイメージデータを高速データ転
送可能なＵｌｔｒａ ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコ
マンドを用いることにより、ＰＩＯを用いる場合比べ、
メモリイメージデータの読み込みに要する時間を大幅に
短縮することができる。
プログラムからディスク入出力動作が要求された時のＣ
ＰＵ１１の動作モードに応じてＤＭＡ転送とＰＩＯ転送
を選択的に切り替えて実行することにより、誤った物理
メモリアドレスの算出などの不具合を招くことなく、デ
ィスク装置とメモリとの間のデータ転送を効率よく実行
することが可能となる。特に、ハイバネーションからの
復帰時には大量のメモリイメージデータを高速データ転
送可能なＵｌｔｒａ ＤＭＡ Ｒｅａｄ／Ｗｒｉｔｅコ
マンドを用いることにより、ＰＩＯを用いる場合比べ、
メモリイメージデータの読み込みに要する時間を大幅に
短縮することができる。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
動作の信頼性を損なうことなく、ディスク装置との間の
データ転送効率を十分に向上させることが可能となる。
動作の信頼性を損なうことなく、ディスク装置との間の
データ転送効率を十分に向上させることが可能となる。
【図１】本発明の一実施形態に係るコンピュータシステ
ムの構成を示すブロック図。
ムの構成を示すブロック図。
【図２】同実施形態においてＣＰＵがリアルモード時に
おける物理アドレス計算方式を説明するための図。
おける物理アドレス計算方式を説明するための図。
【図３】同実施形態においてＣＰＵがプロテクトモード
時における物理アドレス計算方式を説明するための図。
時における物理アドレス計算方式を説明するための図。
【図４】同実施形態で実行されるディスクアクセス動作
を説明するためのフローチャート。
を説明するためのフローチャート。
【図５】同実施形態で実行されるディスクアクセス動作
の第２の例を説明するためのフローチャート。
の第２の例を説明するためのフローチャート。
【図６】同実施形態におけるオペレーティングシステム
のブートストラップ動作を説明するためのフローチャー
ト。
のブートストラップ動作を説明するためのフローチャー
ト。
【図７】同実施形態におけるハイバネーションからの復
帰動作を説明するためのフローチャート。
帰動作を説明するためのフローチャート。
１１…ＣＰＵ １２…ホスト−ＰＣＩブリッジ １３…主メモリ １６…バスマスタＩＤＥコントローラ １７…ＨＤＤ １８…ＢＩＯＳ−ＲＯＭ
Claims (9)
- 【請求項１】 セグメントおよびオフセットから物理メ
モリアドレスを計算する第１動作モードと、前記セグメ
ントおよびオフセットを含む仮想アドレスと仮想アドレ
ス変換テーブルとを用いて物理メモリアドレスを計算す
る第２動作モードとを有するＣＰＵを備えたコンピュー
タシステムにおいて、 前記コンピュータシステムに設けられたディスク装置に
対するアクセスが上位プログラムから要求された場合、
前記ＣＰＵの現在の動作モードが前記第１動作モードお
よび前記第２動作モードのいずれであるかを判別する動
作モード判別手段と、 前記動作モード判別手段によって前記ＣＰＵの現在の動
作モードが前記第１動作モードであると判別された場
合、前記ＣＰＵのレジスタにセットされている前記セグ
メントおよびオフセットから物理メモリアドレスを算出
し、その算出した物理メモリアドレスおよび前記ＣＰＵ
の別のレジスタにセットされているディスクアドレスを
用いて、前記上位プログラムから要求された前記ディス
ク装置との間のデータ転送をＤＭＡ転送によって実行す
るディスクアクセス制御手段とを具備することを特徴と
するコンピュータシステム。 - 【請求項２】 前記ディスクアクセス制御手段は、 前記動作モード判別手段によって前記ＣＰＵの現在の動
作モードが前記第２動作モードであると判別された場
合、前記ＣＰＵに前記ディスク装置に対するアクセスを
繰り返し実行させるＰＩＯ転送モードによって、前記上
位プログラムから要求された前記ディスク装置との間の
データ転送を実行する手段をさらに含むことを特徴とす
る請求項１記載のコンピュータシステム。 - 【請求項３】 前記ディスク装置と前記コンピュータシ
ステムのメモリとの間でＤＭＡ転送を実行するＤＭＡ転
送手段をさらに具備し、 前記ディスクアクセス制御手段は、前記算出した物理メ
モリアドレスおよび前記ＣＰＵの別のレジスタにセット
されているディスクアドレスを前記ＤＭＡ転送手段にセ
ットすることにより、前記上位プログラムから要求され
た前記ディスク装置との間のデータ転送を前記ＤＭＡ転
送手段に実行させることを特徴とする請求項１記載のコ
ンピュータシステム。 - 【請求項４】 前記ＤＭＡ転送手段はバスマスタ機能を
有するディスク制御装置であり、前記ディスク制御装置
を介して前記ディスク装置と前記メモリとの間のＤＭＡ
転送が実行されるように構成されていることを特徴とす
る請求項３記載のコンピュータシステム。 - 【請求項５】 前記上位プログラムはオペレーティング
システムであり、前記オペレーティングシステムが、そ
のブートストラップシーケンスの途中で前記ＣＰＵの動
作モードを前記第１動作モードから前記第２動作モード
に切り替えるまでは、前記ディスクアクセス制御手段
は、前記ブートストラップシーケンス中の前記オペレー
ティングシステムからの要求に応じて、前記オペレーテ
ィングシステムを構成するファイル群を前記ディスク装
置からリードするためのデータ転送をＤＭＡ転送によっ
て実行することを特徴とする請求項１記載のコンピュー
タシステム。 - 【請求項６】 パワーセーブモード時にコンピュータシ
ステムの主メモリの内容をそのシステムのディスク装置
にセーブし、前記パワーセーブモードからのウェイクア
ップ時に前記ディスク装置にセーブされているメモリイ
メージを前記主メモリにリストアするハイバネーション
機能を有するコンピュータシステムにおいて、 セグメントおよびオフセットから物理メモリアドレスを
計算する第１動作モードと、前記セグメントおよびオフ
セットを含む仮想アドレスと仮想アドレス変換テーブル
とを用いて物理メモリアドレスを計算する第２動作モー
ドとを有するＣＰＵと、 上位プログラムから前記メモリイメージのリストアが要
求された場合、前記ＣＰＵの現在の動作モードが前記第
１動作モードおよび前記第２動作モードのいずれである
かを判別する動作モード判別手段と、 前記動作モード判別手段によって前記ＣＰＵの現在の動
作モードが前記第１動作モードであると判別された場
合、前記ＣＰＵのレジスタにセットされている前記セグ
メントおよびオフセットから物理メモリアドレスを算出
し、その算出した物理メモリアドレスおよび前記ＣＰＵ
の別のレジスタにセットされているディスクアドレスを
用いて、前記上位プログラムから要求されたメモリイメ
ージのリストアをＤＭＡ転送によって実行するディスク
アクセス制御手段とを具備することを特徴とするコンピ
ュータシステム。 - 【請求項７】 前記ディスク装置と前記コンピュータシ
ステムのメモリとの間でＤＭＡ転送を実行するＤＭＡ転
送手段をさらに具備し、 前記ディスクアクセス制御手段は、前記算出した物理メ
モリアドレスおよび前記ＣＰＵの別のレジスタにセット
されているディスクアドレスを前記ＤＭＡ転送手段にセ
ットすることにより、前記上位プログラムから要求され
た前記メモリイメージのリストアを前記ＤＭＡ転送手段
に実行させることを特徴とする請求項６記載のコンピュ
ータシステム。 - 【請求項８】 セグメントおよびオフセットから物理メ
モリアドレスを計算する第１動作モードと、前記セグメ
ントおよびオフセットを含む仮想アドレスと仮想アドレ
ス変換テーブルとを用いて物理メモリアドレスを計算す
る第２動作モードとを有するＣＰＵを備えたコンピュー
タシステムに適用されるデータ転送制御方法であって、 前記コンピュータシステムに設けられたディスク装置に
対するアクセスが上位プログラムから要求された場合、
前記ＣＰＵの現在の動作モードが前記第１動作モードお
よび前記第２動作モードのいずれであるかを判別する動
作モード判別ステップと、 前記動作モード判別ステップによって前記ＣＰＵの現在
の動作モードが前記第１動作モードであると判別された
場合、前記ＣＰＵのレジスタにセットされている前記セ
グメントおよびオフセットから物理メモリアドレスを算
出し、その算出した物理メモリアドレスおよび前記ＣＰ
Ｕの別のレジスタにセットされているディスクアドレス
を用いて、前記ディスク装置との間のデータ転送をＤＭ
Ａ転送によって実行するステップとを具備することを特
徴とするデータ転送制御方法。 - 【請求項９】 セグメントおよびオフセットから物理メ
モリアドレスを計算する第１動作モードと、前記セグメ
ントおよびオフセットを含む仮想アドレスと仮想アドレ
ス変換テーブルとを用いて物理メモリアドレスを計算す
る第２動作モードとを有するＣＰＵを有し、パワーセー
ブモード時にディスク装置にセーブした主メモリの内容
を、前記パワーセーブモードからのウェイクアップ時に
前記ディスク装置から前記主メモリにリストアするため
のデータ転送制御方法であって、 上位プログラムからディスク装置にセーブされているメ
モリイメージのリストアが要求された場合、前記ＣＰＵ
の現在の動作モードが前記第１動作モードおよび前記第
２動作モードのいずれであるかを判別する動作モード判
別ステップと、 前記動作モード判別ステップによって前記ＣＰＵの現在
の動作モードが前記第１動作モードであると判別された
場合、前記ＣＰＵのレジスタにセットされている前記セ
グメントおよびオフセットから物理メモリアドレスを算
出し、その算出した物理メモリアドレスおよび前記ＣＰ
Ｕの別のレジスタにセットされているディスクアドレス
を用いて、前記上位プログラムから要求された前記メモ
リイメージのリストアをＤＭＡ転送によって実行するス
テップとを具備することを特徴とするデータ転送制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290939A JP4155545B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステムおよびデータ転送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290939A JP4155545B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステムおよびデータ転送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002099502A true JP2002099502A (ja) | 2002-04-05 |
| JP4155545B2 JP4155545B2 (ja) | 2008-09-24 |
Family
ID=18774095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290939A Expired - Fee Related JP4155545B2 (ja) | 2000-09-25 | 2000-09-25 | コンピュータシステムおよびデータ転送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155545B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260372A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 情報処理装置、高速起動方法、及びプログラム |
| US7681058B2 (en) | 2004-09-10 | 2010-03-16 | Fujitsu Limited | Information processing apparatus and power supply control method |
| US7739419B2 (en) | 2007-05-23 | 2010-06-15 | Seiko Epson Corporation | Data transfer control device and electronic instrument |
| JP2012074020A (ja) * | 2010-08-30 | 2012-04-12 | Vmware Inc | 空間最適化ブロックデバイスのためのシステムソフトウェアインタフェース |
| JP2012514787A (ja) * | 2009-01-05 | 2012-06-28 | マーベル ワールド トレード リミテッド | 不揮発性メモリデバイスを利用するハイバネートまたはサスペンド方法およびシステム |
| US8443187B1 (en) | 2007-04-12 | 2013-05-14 | Marvell International Ltd. | Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device |
| US8510560B1 (en) | 2008-08-20 | 2013-08-13 | Marvell International Ltd. | Efficient key establishment for wireless networks |
| US8688968B2 (en) | 2008-09-18 | 2014-04-01 | Marvell World Trade Ltd. | Preloading an application while an operating system loads |
| US8839016B2 (en) | 2007-07-23 | 2014-09-16 | Marvell World Trade Ltd. | USB self-idling techniques |
| US8843686B1 (en) | 2007-04-05 | 2014-09-23 | Marvell International Ltd. | Processor management using a buffer |
| US9075604B2 (en) | 2010-08-04 | 2015-07-07 | Sony Corporation | Device and method for determining whether to hold data in a memory area before transitioning to a power saving state |
| US9141394B2 (en) | 2011-07-29 | 2015-09-22 | Marvell World Trade Ltd. | Switching between processor cache and random-access memory |
| US9436629B2 (en) | 2011-11-15 | 2016-09-06 | Marvell World Trade Ltd. | Dynamic boot image streaming |
| US9575768B1 (en) | 2013-01-08 | 2017-02-21 | Marvell International Ltd. | Loading boot code from multiple memories |
| US9736801B1 (en) | 2013-05-20 | 2017-08-15 | Marvell International Ltd. | Methods and apparatus for synchronizing devices in a wireless data communication system |
| US9836306B2 (en) | 2013-07-31 | 2017-12-05 | Marvell World Trade Ltd. | Parallelizing boot operations |
| US9860862B1 (en) | 2013-05-21 | 2018-01-02 | Marvell International Ltd. | Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system |
| US10979412B2 (en) | 2016-03-08 | 2021-04-13 | Nxp Usa, Inc. | Methods and apparatus for secure device authentication |
-
2000
- 2000-09-25 JP JP2000290939A patent/JP4155545B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7681058B2 (en) | 2004-09-10 | 2010-03-16 | Fujitsu Limited | Information processing apparatus and power supply control method |
| US9459690B2 (en) | 2004-09-10 | 2016-10-04 | Fujitsu Limited | Information processing apparatus and power supply control method |
| JP2006260372A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 情報処理装置、高速起動方法、及びプログラム |
| US7644292B2 (en) | 2005-03-18 | 2010-01-05 | Fujitsu Limited | Information processing apparatus, quick activation method, and storage medium |
| US8843686B1 (en) | 2007-04-05 | 2014-09-23 | Marvell International Ltd. | Processor management using a buffer |
| US8443187B1 (en) | 2007-04-12 | 2013-05-14 | Marvell International Ltd. | Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device |
| US9253175B1 (en) | 2007-04-12 | 2016-02-02 | Marvell International Ltd. | Authentication of computing devices using augmented credentials to enable actions-per-group |
| US7739419B2 (en) | 2007-05-23 | 2010-06-15 | Seiko Epson Corporation | Data transfer control device and electronic instrument |
| US8839016B2 (en) | 2007-07-23 | 2014-09-16 | Marvell World Trade Ltd. | USB self-idling techniques |
| US9769653B1 (en) | 2008-08-20 | 2017-09-19 | Marvell International Ltd. | Efficient key establishment for wireless networks |
| US8510560B1 (en) | 2008-08-20 | 2013-08-13 | Marvell International Ltd. | Efficient key establishment for wireless networks |
| US8688968B2 (en) | 2008-09-18 | 2014-04-01 | Marvell World Trade Ltd. | Preloading an application while an operating system loads |
| US9652249B1 (en) | 2008-09-18 | 2017-05-16 | Marvell World Trade Ltd. | Preloading an application while an operating system loads |
| JP2012514787A (ja) * | 2009-01-05 | 2012-06-28 | マーベル ワールド トレード リミテッド | 不揮発性メモリデバイスを利用するハイバネートまたはサスペンド方法およびシステム |
| US8443211B2 (en) | 2009-01-05 | 2013-05-14 | Marvell World Trade Ltd. | Hibernation or suspend using a non-volatile-memory device |
| US9075604B2 (en) | 2010-08-04 | 2015-07-07 | Sony Corporation | Device and method for determining whether to hold data in a memory area before transitioning to a power saving state |
| JP2014029700A (ja) * | 2010-08-30 | 2014-02-13 | Vmware Inc | 空間最適化ブロックデバイスのためのシステムソフトウェアインタフェース |
| JP2012074020A (ja) * | 2010-08-30 | 2012-04-12 | Vmware Inc | 空間最適化ブロックデバイスのためのシステムソフトウェアインタフェース |
| US9141394B2 (en) | 2011-07-29 | 2015-09-22 | Marvell World Trade Ltd. | Switching between processor cache and random-access memory |
| US9436629B2 (en) | 2011-11-15 | 2016-09-06 | Marvell World Trade Ltd. | Dynamic boot image streaming |
| US10275377B2 (en) | 2011-11-15 | 2019-04-30 | Marvell World Trade Ltd. | Dynamic boot image streaming |
| US9575768B1 (en) | 2013-01-08 | 2017-02-21 | Marvell International Ltd. | Loading boot code from multiple memories |
| US9736801B1 (en) | 2013-05-20 | 2017-08-15 | Marvell International Ltd. | Methods and apparatus for synchronizing devices in a wireless data communication system |
| US9860862B1 (en) | 2013-05-21 | 2018-01-02 | Marvell International Ltd. | Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system |
| US9836306B2 (en) | 2013-07-31 | 2017-12-05 | Marvell World Trade Ltd. | Parallelizing boot operations |
| US10979412B2 (en) | 2016-03-08 | 2021-04-13 | Nxp Usa, Inc. | Methods and apparatus for secure device authentication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4155545B2 (ja) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4155545B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| TWI407300B (zh) | 電源管理控制器與方法 | |
| US7340580B2 (en) | Storage device and information processing system | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| JP4580528B2 (ja) | コンピュータシステムおよびそのレジューム処理方法 | |
| JP2880863B2 (ja) | サスペンド制御方法およびシステム | |
| US20150058540A1 (en) | Hybrid-device storage based on environmental state | |
| CN101443726B (zh) | 包括具有闪存接口的硬盘驱动器的自适应存储*** | |
| KR20010033687A (ko) | 하이버네이션 기능 지원 정보 처리 시스템 및 그를제어하는 방법 | |
| JPH07200112A (ja) | 情報処理システム | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| US7096299B2 (en) | Method and apparatus for transferring system context information between mobile computer and base station | |
| US5963738A (en) | Computer system for reading/writing system configuration using I/O instruction | |
| US20110082987A1 (en) | Systems and Methods for Power State Transitioning in an Information Handling System | |
| US6282645B1 (en) | Computer system for reading/writing system configuration using I/O instruction | |
| JP2003085041A (ja) | ディスクキャッシュシステム | |
| JP3961669B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPH10333997A (ja) | コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法 | |
| TWI823253B (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
| KR100534613B1 (ko) | 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법 | |
| JP5894044B2 (ja) | ハイブリッド・ディスク・ドライブにデータを記憶する方法および携帯式コンピュータ | |
| JP2003122644A (ja) | 計算機及びその記憶装置 | |
| US7937577B2 (en) | Information processing apparatus and operating system determination method | |
| JP2003345474A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080704 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |