JP2002094069A - Thin-film transistor and manufacturing method therefor - Google Patents
Thin-film transistor and manufacturing method thereforInfo
- Publication number
- JP2002094069A JP2002094069A JP2000277590A JP2000277590A JP2002094069A JP 2002094069 A JP2002094069 A JP 2002094069A JP 2000277590 A JP2000277590 A JP 2000277590A JP 2000277590 A JP2000277590 A JP 2000277590A JP 2002094069 A JP2002094069 A JP 2002094069A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic contact
- contact layer
- film transistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は薄膜トランジスタ
およびその製造方法に関する。The present invention relates to a thin film transistor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来の薄膜トランジスタの製造方法の一
例について、図６〜図９を順に参照して説明する。ま
ず、図６に示すように、ガラス基板１の上面の所定の個
所にアルミニウム合金等からなるゲート電極２を含むゲ
ートライン（走査ライン、図示せず）を形成し、その上
面全体に窒化シリコンからなるゲート絶縁膜３を成膜
し、その上面全体に真性アモルファスシリコンからなる
半導体薄膜４を成膜し、その上面であってゲート電極２
上の所定の個所に窒化シリコンからなるチャネル保護膜
５を形成し、その上面全体にｎ型アモルファスシリコン
からなるオーミックコンタクト層６を成膜する。2. Description of the Related Art An example of a conventional method of manufacturing a thin film transistor will be described with reference to FIGS. First, as shown in FIG. 6, a gate line (scan line, not shown) including a gate electrode 2 made of an aluminum alloy or the like is formed at a predetermined position on the upper surface of a glass substrate 1, and the entire upper surface is made of silicon nitride. A gate insulating film 3 is formed, and a semiconductor thin film 4 made of intrinsic amorphous silicon is formed on the entire upper surface thereof.
A channel protective film 5 made of silicon nitride is formed at a predetermined upper portion, and an ohmic contact layer 6 made of n-type amorphous silicon is formed on the entire upper surface thereof.
【０００３】次に、図７に示すように、オーミックコン
タクト層６の上面全体にクロム等からなるシリサイド化
可能な金属膜７を成膜する。この場合、金属膜７とオー
ミックコンタクト層６との間にはシリサイド層８が形成
される。次に、金属膜７の上面の各所定の箇所にフォト
レジスト膜９ａ、９ｂを形成する。次に、フォトレジス
ト膜９ａ、９ｂをマスクとして金属膜７をエッチングす
ると、図８に示すように、フォトレジスト膜９ａ下にソ
ース電極７ａが形成され、フォトレジスト膜９ｂ下にド
レイン電極７ｂを含むドレインライン（信号ライン、図
示せず）が形成される。[0005] Next, as shown in FIG. 7, a metal film 7 made of chromium or the like and capable of being silicided is formed on the entire upper surface of the ohmic contact layer 6. In this case, a silicide layer 8 is formed between the metal film 7 and the ohmic contact layer 6. Next, photoresist films 9a and 9b are formed at predetermined positions on the upper surface of the metal film 7, respectively. Next, when the metal film 7 is etched using the photoresist films 9a and 9b as a mask, as shown in FIG. 8, a source electrode 7a is formed below the photoresist film 9a and a drain electrode 7b is included below the photoresist film 9b. A drain line (signal line, not shown) is formed.
【０００４】次に、フォトレジスト膜９ａ、９ｂ、ソー
ス電極７ａおよびドレイン電極７ｂ等をマスクとしてシ
リサイド層８、オーミックコンタクト層６および半導体
薄膜４をエッチングすると、図９に示すようになる。す
なわち、ソース電極７ａ下に一方のシリサイド層８ａお
よび一方のオーミックコンタクト層６ａが残存され、ド
レイン電極７ｂ下に他方のシリサイド層８ｂおよび他方
のオーミックコンタクト層６ｂが残存される。また、両
オーミックコンタクト層６ａ、６ｂ下およびチャネル保
護膜５下に半導体薄膜４が残存される。この後、フォト
レジスト膜９ａ、９ｂを剥離する。かくして、従来の薄
膜トランジスタが製造される。Next, when the silicide layer 8, the ohmic contact layer 6, and the semiconductor thin film 4 are etched using the photoresist films 9a and 9b, the source electrode 7a and the drain electrode 7b as a mask, the result is as shown in FIG. That is, one silicide layer 8a and one ohmic contact layer 6a remain under the source electrode 7a, and the other silicide layer 8b and the other ohmic contact layer 6b remain under the drain electrode 7b. In addition, the semiconductor thin film 4 remains under both the ohmic contact layers 6a and 6b and under the channel protective film 5. Thereafter, the photoresist films 9a and 9b are peeled. Thus, a conventional thin film transistor is manufactured.
【０００５】[0005]
【発明が解決しようとする課題】ところで、従来のこの
ような薄膜トランジスタの製造方法では、図７に示すよ
うに、オーミックコンタクト層６の上面全体に金属膜７
を成膜しているので、オーミックコンタクト層６の上面
全体にシリサイド層８が形成される。このため、図８に
示す工程において、ソース電極７ａ下およびドレイン電
極７ｂ下以外の領域における不要なシリサイド層８を除
去することとなるが、この除去が困難である。すなわ
ち、不要なシリサイド層８の除去をＣＣｌ４ガスを用い
たドライエッチングによって行うことができれば、容易
に除去することができるが、ＣＣｌ４ガスが規制により
使用できない現状では除去が困難である。この結果、ソ
ース電極７ａ下およびドレイン電極７ｂ下以外の領域
に、シリサイド層８と共にオーミックコンタクト層６お
よび半導体薄膜４が不要に残存してしまうことがあり、
薄膜トランジスタの特性に悪影響を与えることがあると
いう問題があった。この発明の課題は、シリサイド層の
除去を不要とすることである。In the conventional method of manufacturing such a thin film transistor, as shown in FIG. 7, a metal film 7 is formed on the entire upper surface of the ohmic contact layer 6.
Is formed, the silicide layer 8 is formed on the entire upper surface of the ohmic contact layer 6. Therefore, in the step shown in FIG. 8, unnecessary silicide layer 8 is removed in a region other than below source electrode 7a and below drain electrode 7b, but this removal is difficult. That is, if the unnecessary silicide layer 8 can be removed by dry etching using a CCl4 gas, it can be easily removed, but it is difficult to remove the CCl4 gas under the current situation where it cannot be used due to regulations. As a result, the ohmic contact layer 6 and the semiconductor thin film 4 may unnecessarily remain together with the silicide layer 8 in a region other than below the source electrode 7a and the drain electrode 7b.
There is a problem that the characteristics of the thin film transistor may be adversely affected. An object of the present invention is to make it unnecessary to remove a silicide layer.
【０００６】[0006]
【課題を解決するための手段】請求項１に記載の発明に
係る薄膜トランジスタは、基板上に半導体薄膜が形成さ
れ、この半導体薄膜上に表面酸化処理により酸化膜が形
成され、この酸化膜上にソース電極およびドレイン電極
形成用のシリサイド化可能な金属膜が形成されたもので
ある。請求項２に記載の発明に係る薄膜トランジスタ
は、請求項１に記載の発明において、前記半導体薄膜上
にオーミックコンタクト層が形成され、このオーミック
コンタクト層上に前記酸化膜が形成されたものである。
請求項３に記載の発明に係る薄膜トランジスタは、請求
項２に記載の発明において、前記半導体薄膜を真性アモ
ルファスシリコンによって形成し、前記オーミックコン
タクト層をｎ型アモルファスシリコンによって形成した
ものである。請求項４に記載の発明に係る薄膜トランジ
スタは、請求項１〜３のいずれかに記載の発明におい
て、前記酸化膜のシート抵抗を１×１０6Ω以上とした
ものである。請求項５に記載の発明に係る薄膜トランジ
スタは、請求項１〜４のいずれかに記載の発明におい
て、前記酸化膜の膜厚を２０〜５０Åとしたものであ
る。請求項６に記載の発明に係る薄膜トランジスタの製
造方法は、基板上に半導体薄膜を成膜し、その上にオー
ミックコンタクト層を成膜し、その上に表面酸化処理に
より酸化膜を形成し、その上にソース電極およびドレイ
ン電極形成用のシリサイド化可能な金属膜を成膜し、前
記金属膜、前記酸化膜、前記オーミックコンタクト層を
パターニングするようにしたものである。請求項７に記
載の発明に係る薄膜トランジスタの製造方法は、請求項
６に記載の発明において、前記表面酸化処理を紫外線照
射等によるオゾン暴露により行うようにしたものであ
る。請求項８に記載の発明に係る薄膜トランジスタの製
造方法は、請求項６に記載の発明において、前記表面酸
化処理を酸素プラズマ暴露により行うようにしたもので
ある。請求項９に記載の発明に係る薄膜トランジスタの
製造方法は、請求項６に記載の発明において、前記表面
酸化処理を酸液に浸すことにより行うようにしたもので
ある。請求項１０に記載の発明に係る薄膜トランジスタ
の製造方法は、請求項９に記載の発明において、前記酸
液として硝酸を１〜１０ｗｔ％程度含有する混酸もしく
は希硝酸を用いるようにしたものである。請求項１１に
記載の発明に係る薄膜トランジスタの製造方法は、請求
項９に記載の発明において、前記酸液として硝酸を含有
するＩＴＯ用エッチング液を用いるようにしたものであ
る。請求項１２に記載の発明に係る薄膜トランジスタの
製造方法は、請求項６〜１１のいずれかに記載の発明に
おいて、前記酸化膜の膜厚を２０〜５０Åとなるように
したものである。請求項１３に記載の発明に係る薄膜ト
ランジスタの製造方法は、請求項６〜１２のいずれかに
記載の発明において、前記酸化膜のシート抵抗を１×１
０6Ω以上となるようにしたものである。そして、請求
項１に記載の発明によれば、半導体薄膜上に酸化膜を形
成しているので、その上にシリサイド化可能な金属膜を
形成しても、この金属膜下にシリサイド層が形成され
ず、したがってシリサイド層の除去を不要とすることが
できる。In the thin film transistor according to the first aspect of the present invention, a semiconductor thin film is formed on a substrate, and an oxide film is formed on the semiconductor thin film by a surface oxidation treatment. A silicidable metal film for forming a source electrode and a drain electrode is formed. According to a second aspect of the present invention, in the thin film transistor according to the first aspect, an ohmic contact layer is formed on the semiconductor thin film, and the oxide film is formed on the ohmic contact layer.
According to a third aspect of the present invention, in the thin film transistor according to the second aspect, the semiconductor thin film is formed of intrinsic amorphous silicon, and the ohmic contact layer is formed of n-type amorphous silicon. A thin film transistor according to a fourth aspect of the present invention is the thin film transistor according to any one of the first to third aspects, wherein the oxide film has a sheet resistance of 1 × 10 6 Ω or more. A thin film transistor according to a fifth aspect of the present invention is the thin film transistor according to any one of the first to fourth aspects, wherein the thickness of the oxide film is 20 to 50 °. The method for manufacturing a thin film transistor according to the invention according to claim 6, comprising forming a semiconductor thin film on a substrate, forming an ohmic contact layer thereon, forming an oxide film thereon by surface oxidation treatment, A metal film capable of forming a silicide for forming a source electrode and a drain electrode is formed thereon, and the metal film, the oxide film, and the ohmic contact layer are patterned. According to a seventh aspect of the invention, there is provided a method of manufacturing a thin film transistor according to the sixth aspect, wherein the surface oxidation treatment is performed by exposure to ozone by ultraviolet irradiation or the like. According to a eighth aspect of the invention, there is provided a method of manufacturing a thin film transistor according to the sixth aspect, wherein the surface oxidation treatment is performed by oxygen plasma exposure. According to a ninth aspect of the present invention, in the method of manufacturing a thin film transistor according to the sixth aspect, the surface oxidation treatment is performed by immersing the surface oxidation treatment in an acid solution. According to a tenth aspect of the invention, there is provided a method of manufacturing a thin film transistor according to the ninth aspect, wherein the acid solution is a mixed acid or diluted nitric acid containing about 1 to 10% by weight of nitric acid. A method for manufacturing a thin film transistor according to an eleventh aspect of the present invention is the method according to the ninth aspect, wherein an etching solution for ITO containing nitric acid is used as the acid solution. According to a twelfth aspect of the invention, there is provided a method of manufacturing a thin film transistor according to any one of the sixth to eleventh aspects, wherein the oxide film has a thickness of 20 to 50 °. According to a thirteenth aspect of the invention, there is provided a method of manufacturing a thin film transistor according to any one of the sixth to twelfth aspects, wherein the oxide film has a sheet resistance of 1 × 1.
In which was set to be 0 6 Ω or more. According to the first aspect of the present invention, since the oxide film is formed on the semiconductor thin film, even if a metal film capable of being silicided is formed thereon, the silicide layer is formed under the metal film. Therefore, it is not necessary to remove the silicide layer.
【０００７】[0007]
【発明の実施の形態】図１〜図５はそれぞれこの発明の
一実施形態における薄膜トランジスタの各製造工程を示
したものである。そこで、これらの図を順に参照して、
この実施形態における薄膜トランジスタの製造方法につ
いて説明する。1 to 5 show respective steps of manufacturing a thin film transistor according to an embodiment of the present invention. Therefore, referring to these figures in order,
A method for manufacturing a thin film transistor according to this embodiment will be described.
【０００８】まず、図１に示すように、ガラス基板１１
の上面の所定の個所にアルミニウム合金等からなるゲー
ト電極１２を含むゲートライン（走査ライン、図示せ
ず）を形成し、その上面全体に窒化シリコンからなるゲ
ート絶縁膜１３を成膜し、その上面全体に真性アモルフ
ァスシリコンからなる半導体薄膜１４を成膜し、その上
面であってゲート電極１２上の所定の個所に窒化シリコ
ンからなるチャネル保護膜１５を形成し、その上面全体
にｎ型アモルファスシリコンからなるオーミックコンタ
クト層１６を成膜する。First, as shown in FIG.
A gate line (scanning line, not shown) including a gate electrode 12 made of an aluminum alloy or the like is formed at a predetermined location on the upper surface of the substrate, and a gate insulating film 13 made of silicon nitride is formed on the entire upper surface thereof. A semiconductor thin film 14 made of intrinsic amorphous silicon is entirely formed, a channel protective film 15 made of silicon nitride is formed on a predetermined location on the upper surface of the gate electrode 12, and an n-type amorphous silicon is formed on the entire upper surface. The ohmic contact layer 16 is formed.
【０００９】次に、図２に示すように、紫外線照射等に
よる表面酸化処理を行うことにより、オーミックコンタ
クト層１６の上面全体に酸化膜１７を膜厚２０〜５０Å
程度と薄く形成する。次に、図３に示すように、酸化膜
１７の上面全体にクロム等からなるシリサイド化可能な
金属膜１８を成膜する。この場合、オーミックコンタク
ト層１６の上面全体に酸化膜１７が形成されているの
で、金属膜１８とオーミックコンタクト層１６との間に
シリサイド層は形成されない。Next, as shown in FIG. 2, an oxide film 17 is formed on the entire upper surface of the ohmic contact layer 16 to a thickness of 20 to 50 こ と by performing a surface oxidation treatment by ultraviolet irradiation or the like.
Form as thin as possible. Next, as shown in FIG. 3, a silicidable metal film 18 made of chromium or the like is formed on the entire upper surface of the oxide film 17. In this case, since the oxide film 17 is formed on the entire upper surface of the ohmic contact layer 16, no silicide layer is formed between the metal film 18 and the ohmic contact layer 16.
【００１０】次に、金属膜１８の上面のデバイス領域の
各所定の箇所にフォトレジスト膜１９ａ、１９ｂを形成
する。次に、フォトレジスト膜１９ａ、１９ｂをマスク
として金属膜１８をエッチングすると、図４に示すよう
に、フォトレジスト膜１９ａ下にソース電極１８ａが形
成され、フォトレジスト膜１９ｂ下にドレイン電極１８
ｂを含むドレインライン（信号ライン、図示せず）が形
成される。Next, photoresist films 19a and 19b are formed at predetermined positions in the device region on the upper surface of the metal film 18. Next, when the metal film 18 is etched using the photoresist films 19a and 19b as a mask, as shown in FIG. 4, a source electrode 18a is formed below the photoresist film 19a, and a drain electrode 18 is formed below the photoresist film 19b.
A drain line (signal line, not shown) containing b is formed.
【００１１】次に、フォトレジスト膜１９ａ、１９ｂ、
ソース電極１８ａおよびドレイン電極１８ｂ等をマスク
として酸化膜１７、オーミックコンタクト層１６および
半導体薄膜１４をエッチングすると、図５に示すように
なる。すなわち、ソース電極１８ａ下に一方の酸化膜１
７ａおよび一方のオーミックコンタクト層１６ａが残存
され、ドレイン電極１８ｂ下に他方の酸化膜１７ｂおよ
び他方のオーミックコンタクト層１６ｂが残存される。
また、両オーミックコンタクト層１６ａ、１６ｂ下およ
びチャネル保護膜１５下に半導体薄膜１４が残存され
る。この後、フォトレジスト膜１９ａ、１９ｂを剥離す
る。かくして、この実施形態における薄膜トランジスタ
が製造される。Next, the photoresist films 19a, 19b,
When the oxide film 17, the ohmic contact layer 16 and the semiconductor thin film 14 are etched using the source electrode 18a and the drain electrode 18b as a mask, the result is as shown in FIG. That is, one oxide film 1 under the source electrode 18a
7a and one ohmic contact layer 16a remain, and the other oxide film 17b and the other ohmic contact layer 16b remain below the drain electrode 18b.
The semiconductor thin film 14 remains under both the ohmic contact layers 16a and 16b and under the channel protective film 15. Thereafter, the photoresist films 19a and 19b are peeled. Thus, the thin film transistor according to this embodiment is manufactured.
【００１２】このように、この実施形態における薄膜ト
ランジスタの製造方法では、図２に示すように、オーミ
ックコンタクト層１６の上面全体に酸化膜１７を形成し
ているので、オーミックコンタクト層１６と金属膜１８
との間にシリサイド層は形成されない。このため、図４
に示す工程において、シリサイド層の除去が不要とな
り、しかも酸化膜１７の膜厚が２０〜５０Å程度と薄い
ので加工上の障害とはならず、ソース電極１８ａ下およ
びドレイン電極１８ｂ下以外の領域における酸化膜１
７、オーミックコンタクト層１６および半導体薄膜１４
を容易に除去することができる。As described above, in the method of manufacturing a thin film transistor according to this embodiment, as shown in FIG. 2, since the oxide film 17 is formed on the entire upper surface of the ohmic contact layer 16, the ohmic contact layer 16 and the metal film 18 are formed.
No silicide layer is formed between them. For this reason, FIG.
In the process shown in (1), the removal of the silicide layer becomes unnecessary, and since the thickness of the oxide film 17 is as thin as about 20 to 50 °, it does not hinder processing, and the region other than below the source electrode 18a and the drain electrode 18b Oxide film 1
7, ohmic contact layer 16 and semiconductor thin film 14
Can be easily removed.
【００１３】この結果、ソース電極１８ａ下およびドレ
イン電１８ｂ下以外の領域に、酸化膜１７、オーミック
コンタクト層１６および半導体薄膜１４が不要に残存し
ないようにすることができ、薄膜トランジスタの特性に
悪影響を与えないようにすることができる。また、フォ
トレジスト膜１９ａ、１９ｂをマスクとして、金属膜１
８、酸化膜１７、オーミックコンタクト層１６および半
導体薄膜１４を連続してエッチング（パターニング）す
ることができ、工程を短縮することができる。As a result, the oxide film 17, the ohmic contact layer 16 and the semiconductor thin film 14 can be prevented from unnecessarily remaining in the region other than below the source electrode 18a and the drain electrode 18b, which adversely affects the characteristics of the thin film transistor. Can not be given. Further, using the photoresist films 19a and 19b as masks, the metal film 1
8, the oxide film 17, the ohmic contact layer 16, and the semiconductor thin film 14 can be continuously etched (patterned), and the process can be shortened.
【００１４】ところで、以上の製造方法により得られた
薄膜トランジスタでは、ソース電極１８ａおよびドレイ
ン電極１８ｂとオーミックコンタクト層１６ａ、１６ｂ
との間に酸化膜１７ａ、１７ｂが介在されているが、ゲ
ート電圧−ドレイン電流特性を調べたところ、従来の薄
膜トランジスタとほぼ同じ特性が得られた。By the way, in the thin film transistor obtained by the above manufacturing method, the source electrode 18a and the drain electrode 18b are connected to the ohmic contact layers 16a and 16b.
Although the oxide films 17a and 17b are interposed between the thin film transistors, the gate voltage-drain current characteristics were examined, and almost the same characteristics as those of the conventional thin film transistor were obtained.
【００１５】この場合、半導体薄膜１４の膜厚を２５０
Åとし、オーミックコンタクト層１６ａ、１６ｂの膜厚
を２５０Åとし、酸化膜１７ａ、１７ｂの膜厚を２０〜
５０Åとし、クロムからなるソース電極１８ａおよびド
レイン電１８ｂの膜厚を１０００Åとした。酸化膜１７
ａ、１７ｂの膜厚が２０Å未満ではシリサイドの発生を
完全に抑えることはできない。酸化膜１７ａ、１７ｂの
膜厚が５０Åを越えると薄膜トランジスタの特性の劣化
が大きい。表面酸化処理は、３つの方法で、紫外線ラン
プによる紫外線照射、酸素プラズマ暴露、酸液（硝酸を
３ｗｔ％含有する混酸）に浸すことにより行った。紫外
線照射の場合では９０秒以上、酸素プラズマ暴露の場合
では３０秒以上、酸液処理の場合では２０秒以上でシリ
サイド化防止の効果があった。酸化膜を形成した場合の
シート抵抗は１×１０6Ω以上に上昇した。一方、従来
の酸化膜を形成せずクロムを成膜する方法では、ｎ型ア
モルファスシリコン上に形成されたシリサイド層のシー
ト抵抗は１×１０3Ω台であった。このように、酸化膜
１７ａ、１７ｂの膜厚を２０〜５０Åとすることによ
り、トンネル電流により、ソース電極１８ａおよびドレ
イン電１８ｂとオーミックコンタクト層１６ａ、１６ｂ
との導通が確保され、ゲート電圧−ドレイン電流特性と
して、従来の薄膜トランジスタとほぼ同じ特性が得られ
た。In this case, the thickness of the semiconductor thin film 14 is set to 250
オ ー, the thickness of the ohmic contact layers 16a, 16b is 250Å, and the thickness of the oxide films 17a, 17b is 20 to
The thickness of the source electrode 18a and the drain electrode 18b made of chromium was 1000 °. Oxide film 17
If the thicknesses of a and 17b are less than 20 °, generation of silicide cannot be completely suppressed. When the thickness of the oxide films 17a and 17b exceeds 50 °, the characteristics of the thin film transistor are greatly deteriorated. The surface oxidation treatment was performed by three methods by irradiating with ultraviolet rays by an ultraviolet lamp, exposing to oxygen plasma, and immersing in an acid solution (mixed acid containing 3 wt% of nitric acid). The effect of preventing silicidation was 90 seconds or more for ultraviolet irradiation, 30 seconds or more for oxygen plasma exposure, and 20 seconds or more for acid solution treatment. The sheet resistance when the oxide film was formed increased to 1 × 10 6 Ω or more. On the other hand, in the conventional method of forming chromium without forming an oxide film, the sheet resistance of the silicide layer formed on the n-type amorphous silicon was on the order of 1 × 10 3 Ω. By setting the thickness of the oxide films 17a and 17b to 20 to 50 °, the source electrode 18a and the drain electrode 18b and the ohmic contact layers 16a and 16b
, And almost the same characteristics as the conventional thin film transistor were obtained as gate voltage-drain current characteristics.
【００１６】なお、紫外線照射による表面酸化処理は、
実質的には紫外線によって発生するオゾンへの暴露であ
るので、オゾンを発生する他の方法、例えばコロナ放電
であってもよい。また、酸液に浸すことによる表面酸化
処理は、実質的には処理液中に含有される硝酸による酸
化作用であるので、硝酸を１〜１０ｗｔ％程度含有する
混酸もしくは希硝酸であってもよい。ところで、薄膜ト
ランジスタをスイッチング素子として備えたアクティブ
マトリクス型液晶表示装置の場合には、ＩＴＯ膜をエッ
チングして画素電極を形成しているが、このＩＴＯ用エ
ッチング液が硝酸を含有しているので、この硝酸を含有
するＩＴＯ用エッチング液を用いるようにしてもよい。Incidentally, the surface oxidation treatment by irradiation with ultraviolet rays
Since it is essentially exposure to ozone generated by ultraviolet light, other methods of generating ozone, such as corona discharge, may be used. Further, since the surface oxidation treatment by immersion in an acid solution is substantially an oxidizing effect of nitric acid contained in the treatment solution, a mixed acid or diluted nitric acid containing about 1 to 10% by weight of nitric acid may be used. . By the way, in the case of an active matrix type liquid crystal display device having a thin film transistor as a switching element, a pixel electrode is formed by etching an ITO film. However, since this ITO etching solution contains nitric acid, An ITO etching solution containing nitric acid may be used.
【００１７】[0017]
【発明の効果】以上説明したように、この発明によれ
ば、半導体薄膜上に酸化膜を形成しているので、その上
にシリサイド化可能な金属膜を形成しても、この金属膜
下にシリサイド層が形成されず、したがってシリサイド
層の除去を不要とすることができる。As described above, according to the present invention, since an oxide film is formed on a semiconductor thin film, even if a metal film which can be silicided is formed thereon, the oxide film is formed under the metal film. No silicide layer is formed, so that the silicide layer need not be removed.
【図１】この発明の一実施形態における薄膜トランジス
タの製造に際し、当初の工程を示す断面図。FIG. 1 is a sectional view showing an initial step in manufacturing a thin film transistor according to an embodiment of the present invention.
【図２】図１に続く工程の断面図。FIG. 2 is a sectional view of a step following FIG. 1;
【図３】図２に続く工程の断面図。FIG. 3 is a sectional view of a step following FIG. 2;
【図４】図３に続く工程の断面図。FIG. 4 is a sectional view of a step following FIG. 3;
【図５】図４に続く工程の断面図。FIG. 5 is a sectional view of a step following FIG. 4;
【図６】従来の薄膜トランジスタの製造に際し、当初の
工程を示す断面図。FIG. 6 is a cross-sectional view showing an initial step in manufacturing a conventional thin film transistor.
【図７】図６に続く工程の断面図。FIG. 7 is a sectional view of a step following FIG. 6;
【図８】図７に続く工程の断面図。FIG. 8 is a sectional view of a step following FIG. 7;
【図９】図８に続く工程の断面図。FIG. 9 is a sectional view of a step following FIG. 8;
１１ ガラス基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体薄膜 １５ チャネル保護膜 １６、１６ａ、１６ｂ オーミックコンタクト層 １７、１７ａ、１７ｂ 酸化膜 １８ 金属膜 １８ａ ソース電極 １８ｂ ドレイン電極 DESCRIPTION OF SYMBOLS 11 Glass substrate 12 Gate electrode 13 Gate insulating film 14 Semiconductor thin film 15 Channel protective film 16, 16a, 16b Ohmic contact layer 17, 17a, 17b Oxide film 18 Metal film 18a Source electrode 18b Drain electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ｋ Ｆターム(参考） 4M104 AA01 AA08 AA10 BB02 BB13 CC01 DD29 EE02 EE03 EE17 GG08 5F058 BB04 BB07 BC03 BF62 BF69 BF73 BF78 BJ02 5F110 BB01 CC07 DD02 EE06 FF03 GG02 GG15 GG35 HK01 HK04 HK09 HK16 HK21 HK22 HK41 NN12 NN24 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/78 616K F term (Reference) 4M104 AA01 AA08 AA10 BB02 BB13 CC01 DD29 EE02 EE03 EE17 GG08 5F058 BB04 BB07 BC03 BF62 BF69 BF73 BF78 BJ02 5F110 BB01 CC07 DD02 EE06 FF03 GG02 GG15 GG35 HK01 HK04 HK09 HK16 HK21 HK22 HK41 NN12 NN24
Claims (13)
導体薄膜上に表面酸化処理により酸化膜が形成され、こ
の酸化膜上にソース電極およびドレイン電極形成用のシ
リサイド化可能な金属膜が形成されていることを特徴と
する薄膜トランジスタ。A semiconductor thin film is formed on a substrate, an oxide film is formed on the semiconductor thin film by surface oxidation treatment, and a metal film capable of forming a silicide for forming a source electrode and a drain electrode is formed on the oxide film. A thin film transistor characterized in that:
導体薄膜上にオーミックコンタクト層が形成され、この
オーミックコンタクト層上に前記酸化膜が形成されてい
ることを特徴とする薄膜トランジスタ。2. The thin film transistor according to claim 1, wherein an ohmic contact layer is formed on the semiconductor thin film, and the oxide film is formed on the ohmic contact layer.
導体薄膜は真性アモルファスシリコンからなり、前記オ
ーミックコンタクト層はｎ型アモルファスシリコンから
なることを特徴とする薄膜トランジスタ。3. The thin film transistor according to claim 2, wherein the semiconductor thin film is made of intrinsic amorphous silicon, and the ohmic contact layer is made of n-type amorphous silicon.
おいて、前記酸化膜のシート抵抗は、１×１０6Ω以上
であることを特徴とする薄膜トランジスタ。4. The thin film transistor according to claim 1, wherein the oxide film has a sheet resistance of 1 × 10 6 Ω or more.
おいて、前記酸化膜の膜厚は、２０〜５０Åであること
を特徴とする薄膜トランジスタ。5. The thin film transistor according to claim 1, wherein said oxide film has a thickness of 20 to 50 °.
オーミックコンタクト層を成膜し、その上に表面酸化処
理により酸化膜を形成し、その上にソース電極およびド
レイン電極形成用のシリサイド化可能な金属膜を成膜
し、前記金属膜、前記酸化膜、前記オーミックコンタク
ト層をパターニングすることを特徴とする薄膜トランジ
スタの製造方法。6. A semiconductor thin film is formed on a substrate, an ohmic contact layer is formed thereon, an oxide film is formed thereon by a surface oxidation treatment, and a source electrode and a drain electrode are formed thereon. A method for manufacturing a thin film transistor, comprising forming a metal film capable of being silicided, and patterning the metal film, the oxide film, and the ohmic contact layer.
面酸化処理は紫外線照射等によるオゾン暴露により行う
ことを特徴とする薄膜トランジスタの製造方法。7. The method according to claim 6, wherein the surface oxidation treatment is performed by exposure to ozone by ultraviolet irradiation or the like.
面酸化処理は酸素プラズマ暴露により行うことを特徴と
する薄膜トランジスタの製造方法。8. The method according to claim 6, wherein the surface oxidation treatment is performed by oxygen plasma exposure.
面酸化処理は酸液に浸すことにより行うことを特徴とす
る薄膜トランジスタの製造方法。9. The method according to claim 6, wherein the surface oxidation treatment is performed by dipping in an acid solution.
酸液は硝酸を１〜１０ｗｔ％程度含有する混酸もしくは
希硝酸であることを特徴とする薄膜トランジスタの製造
方法。10. The method according to claim 9, wherein the acid solution is a mixed acid or dilute nitric acid containing about 1 to 10% by weight of nitric acid.
酸液は硝酸を含有するＩＴＯ用エッチング液であること
を特徴とする薄膜トランジスタの製造方法。11. The method according to claim 9, wherein the acid solution is an etching solution for ITO containing nitric acid.
明において、前記酸化膜の膜厚を２０〜５０Åとなるよ
うにすることを特徴とする薄膜トランジスタの製造方
法。12. The method according to claim 6, wherein said oxide film has a thickness of 20 to 50 °.
明において、前記酸化膜のシート抵抗を１×１０6Ω以
上にすることを特徴とする薄膜トランジスタの製造方
法。13. The method according to claim 6, wherein the oxide film has a sheet resistance of 1 × 10 6 Ω or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000277590A JP2002094069A (en) | 2000-09-13 | 2000-09-13 | Thin-film transistor and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000277590A JP2002094069A (en) | 2000-09-13 | 2000-09-13 | Thin-film transistor and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002094069A true JP2002094069A (en) | 2002-03-29 |
Family
ID=18762895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000277590A Pending JP2002094069A (en) | 2000-09-13 | 2000-09-13 | Thin-film transistor and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002094069A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010035463A1 (en) * | 2008-09-26 | 2010-04-01 | 三菱マテリアル株式会社 | Thin-film transistor and intermediate of thin-film transistor |
| US7705817B2 (en) | 2004-04-30 | 2010-04-27 | Samsung Electronics Co., Ltd. | Organic light emitting diode display device and fabricating method thereof |
| US8198657B2 (en) | 2009-09-21 | 2012-06-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US8384083B2 (en) | 2008-10-24 | 2013-02-26 | Mitsubishi Materials Corporation | Thin-film transistor having high adhesive strength between barrier film and drain electrode and source electrode films |
-
2000
- 2000-09-13 JP JP2000277590A patent/JP2002094069A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705817B2 (en) | 2004-04-30 | 2010-04-27 | Samsung Electronics Co., Ltd. | Organic light emitting diode display device and fabricating method thereof |
| WO2010035463A1 (en) * | 2008-09-26 | 2010-04-01 | 三菱マテリアル株式会社 | Thin-film transistor and intermediate of thin-film transistor |
| JP2010080681A (en) * | 2008-09-26 | 2010-04-08 | Mitsubishi Materials Corp | Thin film transistor |
| US8502285B2 (en) | 2008-09-26 | 2013-08-06 | Mitsubishi Materials Corporation | Thin-film transistor and intermediate of thin-film transistor |
| KR101527626B1 (en) * | 2008-09-26 | 2015-06-09 | 미쓰비시 마테리알 가부시키가이샤 | Thin-film transistor and intermediate of thin-film transistor |
| US8384083B2 (en) | 2008-10-24 | 2013-02-26 | Mitsubishi Materials Corporation | Thin-film transistor having high adhesive strength between barrier film and drain electrode and source electrode films |
| US8198657B2 (en) | 2009-09-21 | 2012-06-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080036282A (en) | Method of manufacturing thin film transistor substrate | |
| US20160343863A1 (en) | Oxide thin film transistor and manufacturing method thereof | |
| JP2004172150A (en) | Method of manufacturing interconnecting line of laminated structure | |
| JP3412277B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR20030030286A (en) | crystallization method and Fabrication Method of TFT using the Same | |
| EP3547351A1 (en) | Array substrate and manufacturing method therefor | |
| JP2002094069A (en) | Thin-film transistor and manufacturing method therefor | |
| US6316295B1 (en) | Thin film transistor and its fabrication | |
| JPH0611060B2 (en) | Method of manufacturing thin film transistor | |
| JPH11340474A (en) | Fabrication of thin film transistor | |
| JP3358284B2 (en) | Method for manufacturing thin film transistor | |
| KR20010014923A (en) | Semiconductor device and process of fabrication thereof | |
| JPH02224254A (en) | Thin film transistor, manufacture thereof, matrix circuit substrate, and picture display using it | |
| JP3658664B2 (en) | Thin film transistor manufacturing method | |
| JP2005038981A (en) | Manufacturing method of thin film transistor panel | |
| US6667243B1 (en) | Etch damage repair with thermal annealing | |
| US10720454B2 (en) | Manufacturing method for array substrate and liquid crystal display device | |
| KR100269519B1 (en) | Method of forming photoresist pattern on metal layer and method of fabricating liquid crystal display | |
| JP3344051B2 (en) | Method for manufacturing thin film transistor | |
| KR100219064B1 (en) | Method of manufacturing mosfet of semiconductor device | |
| KR100334869B1 (en) | Forming method for gate electronic of semiconductor device | |
| JP2004165286A (en) | Method for manufacturing thin film transistor | |
| JPH09266178A (en) | Semiconductor device and its manufacture | |
| KR20020000821A (en) | Method of forming a gate in a semiconductor device | |
| JP2913987B2 (en) | Method for manufacturing semiconductor device |