JP2002090721A - Element substrate for electro-optic device and electro- optic device using the same - Google Patents
Element substrate for electro-optic device and electro- optic device using the sameInfo
- Publication number
- JP2002090721A JP2002090721A JP2000285936A JP2000285936A JP2002090721A JP 2002090721 A JP2002090721 A JP 2002090721A JP 2000285936 A JP2000285936 A JP 2000285936A JP 2000285936 A JP2000285936 A JP 2000285936A JP 2002090721 A JP2002090721 A JP 2002090721A
- Authority
- JP
- Japan
- Prior art keywords
- light
- pixel
- line
- electro
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電気光学装置用素
子基板及びそれを用いた電気光学装置に関し、特に、画
素電極の隅部の遮光性能を高めたものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element substrate for an electro-optical device and an electro-optical device using the same, and more particularly to a device having improved light-shielding performance at a corner of a pixel electrode.
【０００２】[0002]
【従来の技術】絶縁基板上にマトリクス状に形成された
複数の走査線及び複数のデータ線と、前記走査線とデー
タ線に接続されたトランジスタと、前記トランジスタに
接続された画素電極とを有する電気光学装置は、構造は
複雑であるがスイッチ特性が高く、高画質が安定して実
現できるので、液晶表示装置として広く使われている。
液晶表示装置に使われるトランジスタとしては、絶縁基
板上にシリコン薄膜を形成し、そのシリコン薄膜上にト
ランジスタを形成したＴＦＴ（ Thin Film Transistor
）が使用されている。ＴＦＴを用いたアクティブマト
リクス方式の電気光学装置では、基板表面からの光がＴ
ＦＴのチャネル領域やドレイン領域に入射し、光リーク
電流の発生によりトランジスタ素子としての画素スイッ
チング用ＴＦＴの特性を変化させる問題がある。ＴＦＴ
への光の入射を防ぐため、マトリクス状に配列された各
画素部の開口領域の周りにＴＦＴを設け、この開口領域
の周りに一体的に格子状の遮光膜を形成する手段が知ら
れている。2. Description of the Related Art A plurality of scanning lines and a plurality of data lines formed in a matrix on an insulating substrate, a transistor connected to the scanning line and the data line, and a pixel electrode connected to the transistor are provided. The electro-optical device is widely used as a liquid crystal display device because the electro-optical device has a complicated structure, but has high switching characteristics and can stably realize high image quality.
As a transistor used in a liquid crystal display device, a thin film transistor (TFT) in which a silicon thin film is formed on an insulating substrate and the transistor is formed on the silicon thin film.
) Is used. In an active matrix type electro-optical device using a TFT, light from the substrate surface is T
There is a problem that the light is incident on the channel region or the drain region of the FT, and the characteristics of the pixel switching TFT as a transistor element are changed due to generation of a light leakage current. TFT
In order to prevent light from being incident on the TFT, there is known a means in which TFTs are provided around the opening regions of the respective pixel portions arranged in a matrix, and a grid-like light shielding film is integrally formed around the opening regions. I have.
【０００３】例えば液晶装置を使用したプロジェクター
等の投射型表示装置では、通常光透過性基板の表面から
光が照射されるため、これが基板上に形成されたトラン
ジスタのチャネル領域に入射して、光リーク電流を生じ
る。この光リーク電流を防ぐため、対向基板のトランジ
スタ直上に遮光層を設ける構造とするのが一般的であ
る。For example, in a projection type display device such as a projector using a liquid crystal device, light is usually irradiated from the surface of a light-transmitting substrate, and this is incident on a channel region of a transistor formed on the substrate, and the light is emitted. Leakage current occurs. In order to prevent this light leak current, a structure in which a light-shielding layer is provided immediately above the transistor on the opposite substrate is generally adopted.
【０００４】また、アクティブマトリクス方式の電気光
学装置では、表示画面におけるフリッカや焼き付きを防
止するため、画素電極が構成する容量に見合った蓄積容
量を設ける必要がある。このため開口領域の周りには、
走査線、データ線、容量線、ＴＦＴあるいは蓄積容量を
合理的に配置し、その上でＴＦＴへの光の入射を防ぐた
めの遮光膜を形成する必要がある。このようなＴＦＴア
レイ基板の一例を図１６及び図１７に挙げて説明する。In addition, in an active matrix type electro-optical device, it is necessary to provide a storage capacitor corresponding to a capacitor formed by a pixel electrode in order to prevent flicker and burn-in on a display screen. Therefore, around the opening area,
It is necessary to arrange the scanning lines, data lines, capacitance lines, TFTs or storage capacitors rationally, and to form a light-shielding film thereon to prevent light from entering the TFTs. An example of such a TFT array substrate will be described with reference to FIGS.
【０００５】図１６は、データ線、走査線、画素電極、
遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複
数の画素群の一部をを拡大して示す平面図、また、図１
７は、図１６の線Ｐ−Ｐ’に沿った断面図である。な
お、図１６、１７においては、各層や各部材を図面上で
認識可能な程度の大きさとするため、各層や各部材毎の
縮尺は異なっている。FIG. 16 shows data lines, scanning lines, pixel electrodes,
FIG. 1 is an enlarged plan view showing a part of a plurality of pixel groups adjacent to each other on a TFT array substrate on which a light shielding film and the like are formed;
FIG. 7 is a sectional view taken along line PP ′ of FIG. In FIGS. 16 and 17, the scale of each layer and each member is different in order to make each layer and each member large enough to be recognized in the drawings.
【０００６】図１６はＴＦＴアレイ基板の画素部（画像
表示領域）内の平面構造を示す。液晶表示装置のＴＦＴ
アレイ基板上の画素部内には、マトリクス状に複数の透
明な画素電極９ａ（点線部９ａ’により輪郭が示されて
いる）が設けられており、画素電極９ａの縦横の境界に
沿って各々データ線６ａ、走査線３ａ及び容量線３ｂが
設けられている。データ線６ａは、コンタクトホール５
を介して単結晶シリコン層の半導体層１ａのうち後述の
ソース領域に電気的に接続されており、画素電極９ａ
は、コンタクトホール８を介して半導体層１ａのうち後
述のドレイン領域に電気的に接続されている。また、半
導体層１ａのうちチャネル領域（図中左上りの斜線の領
域）に対向するように走査線３ａが配置されており、走
査線３ａはゲート電極として機能する。FIG. 16 shows a planar structure in a pixel portion (image display area) of a TFT array substrate. TFT for liquid crystal display
In the pixel portion on the array substrate, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ') are provided in a matrix, and data are respectively provided along vertical and horizontal boundaries of the pixel electrodes 9a. A line 6a, a scanning line 3a, and a capacitance line 3b are provided. The data line 6a is connected to the contact hole 5
Is electrically connected to a source region to be described later in the semiconductor layer 1a of the single crystal silicon layer through the pixel electrode 9a.
Are electrically connected to a drain region of the semiconductor layer 1a via a contact hole 8. Further, the scanning line 3a is arranged so as to face a channel region (a hatched region ascending in the figure) of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode.
【０００７】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。The capacitance line 3b has a main line portion extending substantially linearly along the scanning line 3a (that is, the scanning line 3a in a plan view).
(A first region formed along the data line 6a) and a protruding portion (upward in the figure) protruding along the data line 6a from a point intersecting the data line 6a (ie, the data line 6a extending along the second region 6a).
【０００８】そして、図中右上がりの斜線で示した領域
には、複数の第１遮光膜１１ａが設けられている。より
具体的には、第１遮光膜１１ａは夫々、画素部において
半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレ
イ基板の側から見て覆う位置に設けられており、更に、
容量線３ｂの本線部に対向して走査線３ａに沿って直線
状に伸びる本線部と、データ線６ａと交差する箇所から
データ線６ａに沿って隣接する段側（即ち、図中下向
き）に突出した突出部とを有する。第１遮光膜１１ａの
各段（画素行）における下向きの突出部の先端は、デー
タ線６ａ下において次段における容量線３ｂの上向きの
突出部の先端と重ねられている。この重なった箇所に
は、第１遮光膜１１ａと容量線３ｂとを相互に電気的に
接続するコンタクトホール１３が設けられている。即
ち、本実施形態では、第1遮光膜１１ａは、コンタクト
ホール１３により前段あるいは後段の容量線３ｂに電気
的に接続されている。１ｆは第１蓄積容量電極である。A plurality of first light-shielding films 11a are provided in a region indicated by oblique lines rising to the right in the figure. More specifically, the first light-shielding films 11a are provided at positions where the TFTs including the channel region of the semiconductor layer 1a in the pixel portion are covered when viewed from the TFT array substrate side.
A main line portion that extends linearly along the scanning line 3a opposite to the main line portion of the capacitor line 3b, and a step side (ie, downward in the drawing) adjacent to the data line 6a from a portion that intersects the data line 6a. And a protruding projection. The tip of the downward protruding portion in each stage (pixel row) of the first light-shielding film 11a overlaps the tip of the upward protruding portion of the capacitor line 3b in the next stage below the data line 6a. A contact hole 13 for electrically connecting the first light-shielding film 11a and the capacitance line 3b to each other is provided in the overlapping portion. That is, in the present embodiment, the first light-shielding film 11a is electrically connected to the preceding or subsequent capacitive line 3b through the contact hole 13. 1f is a first storage capacitor electrode.
【０００９】図１６に示すように、このＴＦＴアレイ基
板の構造では各画素電極９ａの開口領域の周りの走査線
３ａが配置された部分に平行して容量線を配置し、走査
線の配置された部分に蓄積容量７０を配置してある。ま
た、データ線６ａが配置された部分にも重畳して容量線
３ｂを配置して蓄積容量７０を形成してある。そして平
面上でＴＦＴに重なるように第１遮光膜１１ａが設けら
れている。As shown in FIG. 16, in the structure of this TFT array substrate, a capacitance line is arranged in parallel with a portion where the scanning line 3a is arranged around the opening area of each pixel electrode 9a, and the scanning line is arranged. The storage capacitor 70 is disposed in the area where the storage capacitor 70 is located. Further, the storage capacitor 70 is formed by arranging the capacitor line 3b so as to overlap the portion where the data line 6a is arranged. The first light-shielding film 11a is provided so as to overlap the TFT on the plane.
【００１０】図１７は液晶装置の断面構造を示す。液晶
装置は、光透過性基板の一例を構成するＴＦＴアレイ基
板１０と、これに対向配置される透明な対向基板２０と
を備えている。FIG. 17 shows a sectional structure of a liquid crystal device. The liquid crystal device includes a TFT array substrate 10, which is an example of a light-transmitting substrate, and a transparent counter substrate 20, which is disposed to face the TFT array substrate.
【００１１】ＴＦＴアレイ基板１０には、画素スイッチ
ング用のＴＦＴ３０が設けられている。ＴＦＴ３０を構
成する半導体層１ａの高濃度ソース領域１ｄにデータ線
６ａが接続され、高濃度ドレイン領域１ｅに画素電極９
ａが接続されている。画素電極９ａの上側には配向膜１
６が設けられている。The TFT array substrate 10 is provided with a pixel switching TFT 30. The data line 6a is connected to the high-concentration source region 1d of the semiconductor layer 1a constituting the TFT 30, and the pixel electrode 9 is connected to the high-concentration drain region 1e.
a is connected. An alignment film 1 is provided above the pixel electrode 9a.
6 are provided.
【００１２】ＴＦＴへの光の入射を防ぐため、ＴＦＴア
レイ基板１０上の各画素スイッチング用のＴＦＴ３０に
対応する位置には、第１遮光膜１１ａが設けられてい
る。これにより画素電極方向から入射した光が、ＴＦＴ
アレイ基板１０の底面で反射して戻ってきた光がＴＦＴ
３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入
射するのを未然に防ぐように構成されている。In order to prevent light from entering the TFT, a first light shielding film 11a is provided on the TFT array substrate 10 at a position corresponding to each pixel switching TFT 30. As a result, light incident from the pixel electrode direction is
The light reflected from the bottom surface of the array substrate 10 and returned
It is configured to prevent light from entering 30 channel regions 1a 'and LDD regions 1b and 1c.
【００１３】一方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には配向膜２２が設けられている。On the other hand, a counter electrode (common electrode) 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 is provided below the counter electrode.
【００１４】更に、対向基板２０には各画素部の開口領
域以外の領域に第２遮光膜２３が設けられている。この
ようにして、対向基板２０の画素電極側からの入射光
が、画素スイッチング用のＴＦＴ３０の半導体層１ａの
チャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）
領域１ｂ及び１ｃに進入するのを防いでいる。Further, the opposing substrate 20 is provided with a second light-shielding film 23 in a region other than the opening region of each pixel portion. In this way, the incident light from the pixel electrode side of the opposing substrate 20 is transmitted to the channel region 1 a ′ of the semiconductor layer 1 a of the pixel switching TFT 30 or an LDD (Lightly Doped Drain).
It prevents entry into the areas 1b and 1c.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、上述の
図１６や図１７に示す構造では、各画素電極９ａは正方
形に構成されており、各画素電極９ａの開口部は開口部
周囲を縦横に走る走査線３ａ、データ線３ｂ及び容量線
３ｂが直角に交わって構成されている。ＴＦＴ３０は各
画素電極９ａに対応して走査線３ａとデータ線３ｂの交
差部分に形成されている。このためＴＦＴアレイ基板に
対して垂直な方向から入射する光は第２遮光膜２３によ
って遮蔽できるが、ＴＦＴアレイ基板に対して画素電極
９ａの方向から斜め方向に入射する光は遮光することが
できない。第２遮光膜２３はＴＦＴ３０のかなり上方に
配置されているので、画素の斜め方向からの進入光を効
果的に遮蔽することはできない。このような液晶装置で
は、各画素電極９ａの開口部からスイッチング用ＴＦＴ
のチャネル領域やドレイン領域に光が入射し、ＴＦＴに
リーク電流が発生して、画素スイッチング用素子として
のＴＦＴの特性が変化して、鮮明な画像表示が得られな
い。However, in the structure shown in FIGS. 16 and 17 described above, each pixel electrode 9a is formed in a square shape, and the opening of each pixel electrode 9a runs vertically and horizontally around the opening. The scanning lines 3a, the data lines 3b, and the capacitance lines 3b are configured to intersect at right angles. The TFT 30 is formed at the intersection of the scanning line 3a and the data line 3b corresponding to each pixel electrode 9a. For this reason, the light incident from the direction perpendicular to the TFT array substrate can be shielded by the second light-shielding film 23, but the light incident obliquely from the direction of the pixel electrode 9a to the TFT array substrate cannot be shielded. . Since the second light-shielding film 23 is disposed considerably above the TFT 30, it is not possible to effectively block light entering the pixel from an oblique direction. In such a liquid crystal device, a switching TFT is provided through an opening of each pixel electrode 9a.
When light enters the channel region and the drain region, a leak current occurs in the TFT, and the characteristics of the TFT as a pixel switching element change, so that a clear image display cannot be obtained.
【００１６】特に、液晶プロジェクターに用いられる液
晶表示装置においては、チャネル部に進入する光による
トランジスタの光リークが問題とされてきた。なかでも
トランジスタに近い画素のコーナー部分からの光の進入
が問題となってきた。In particular, in a liquid crystal display device used for a liquid crystal projector, light leakage of a transistor due to light entering a channel has been a problem. Above all, entry of light from corners of pixels close to transistors has become a problem.
【００１７】トランジスタの上部に遮光層を設ける一般
的な構造としても、支持基板が光透過性である場合は、
表面から入射した光が基板裏面側の界面で反射してチャ
ネル部に戻り光として入射することがある。この戻り光
は、表面から照射される光量に対する割合としては僅か
であるが、プロジェクタなどの非常に強力な光源を用い
る装置においては充分に光リーク電流を生じうる。すな
わち、この基板裏面からの戻り光は素子のスイッチング
特性に影響を及ぼしデバイスの特性を変化させる。従っ
て基板表面の、特に画素コーナー部から入射する光を極
力少なくしなければならない。In a general structure in which a light-shielding layer is provided above a transistor, if the supporting substrate is light-transmitting,
Light incident from the front surface may be reflected at the interface on the back surface side of the substrate and return to the channel portion and enter as light. This return light is a small percentage of the amount of light emitted from the surface, but can cause sufficient light leakage current in an apparatus using a very powerful light source such as a projector. That is, the return light from the back surface of the substrate affects the switching characteristics of the element, and changes the characteristics of the device. Therefore, light incident on the substrate surface, particularly from the pixel corners, must be minimized.
【００１８】本発明は、かかる課題を解決するためにな
されたもので、ＴＦＴアレイ基板に対して斜め方向から
入射する光も遮光することができるＴＦＴアレイ基板を
提供することを目的としている。さらに、ＴＦＴアレイ
基板を使用したスイッチング特性に優れ、鮮明な画像表
示が得られる電気光学装置を提供することを目的とす
る。The present invention has been made to solve such a problem, and an object of the present invention is to provide a TFT array substrate which can also block light incident on a TFT array substrate from an oblique direction. It is still another object of the present invention to provide an electro-optical device which uses a TFT array substrate, has excellent switching characteristics, and can display a clear image.
【００１９】[0019]
【課題を解決するための手段】かかる課題を解決するた
め、本発明の電気光学装置用素子基板は、基板上にマト
リクス状に形成された複数の走査線及び複数のデータ線
と、前記走査線とデータ線に接続されたトランジスタ
と、前記トランジスタに接続された画素電極とを有する
電気光学装置用素子基板であって、前記トランジスタと
画素電極との間に積層された遮光膜の平面投影した幅を
該トランジスタ近傍で幅広にして、画素電極の隅部を遮
蔽するように構成した。In order to solve this problem, an element substrate for an electro-optical device according to the present invention includes a plurality of scanning lines and a plurality of data lines formed in a matrix on a substrate; And a transistor connected to the data line, and a pixel electrode connected to the transistor, the device substrate for an electro-optical device, the planar projected width of a light shielding film laminated between the transistor and the pixel electrode Was made wider near the transistor to shield the corners of the pixel electrode.
【００２０】このような本発明の構成にすれば、画素電
極の開口部はやや狭くなるものの、ＴＦＴアレイ基板の
画素電極開口部から斜め方向にＴＦＴに向かって入射す
る光を遮光することができ、光リーク電流の発生により
トランジスタ素子としての画素スイッチング用ＴＦＴの
特性を劣化させることがない、電気光学装置用素子基板
を実現することができる。According to the structure of the present invention, although the opening of the pixel electrode is slightly narrowed, it is possible to shield the light incident obliquely toward the TFT from the opening of the pixel electrode on the TFT array substrate. Further, it is possible to realize an element substrate for an electro-optical device in which characteristics of a pixel switching TFT as a transistor element are not deteriorated due to generation of a light leakage current.
【００２１】本発明の電気光学装置素子基板において
は、前記画素電極の隅部を遮蔽するように構成した遮光
膜として、容量線を利用することができる。また、前記
画素電極の隅部を遮蔽するように構成した遮光膜とし
て、データ線も利用することができる。In the electro-optical device element substrate according to the present invention, a capacitance line can be used as a light shielding film configured to shield a corner of the pixel electrode. Further, a data line can also be used as a light shielding film configured to shield a corner of the pixel electrode.
【００２２】これらの各配線は、画素電極の周囲に格子
状に配置されているので、これらの遮光膜を利用して、
その格子の交差部分の近傍で線幅を広く構成することに
より、画素電極の開口部から各画素の隅部に設けられた
ＴＦＴ部へ入射する光を有効に遮光することが可能とな
る。幅広に構成する線の製造方法は、容量線やデータ線
を形成する際のパターニング形状を変えるのみで、特別
な工程を設けなくても形成できる利点がある。Each of these wirings is arranged in a grid around the pixel electrode.
By configuring the line width to be large in the vicinity of the intersection of the grids, it becomes possible to effectively block light that enters the TFT portion provided at the corner of each pixel from the opening of the pixel electrode. The method of manufacturing a line having a wide width has an advantage that the line can be formed without providing any special process only by changing a patterning shape when forming a capacitor line or a data line.
【００２３】また、本発明の電気光学装置素子基板にお
いては、前記容量線が、該素子基板の平面構造におい
て、走査線と重畳して配置されていてもよく、又は前記
容量線が、該素子基板の平面構造において、走査線と平
行に配置されていても良い。In the electro-optical device element substrate according to the present invention, the capacitance line may be arranged so as to overlap with a scanning line in a planar structure of the element substrate, or the capacitance line may be disposed on the element substrate. In the planar structure of the substrate, it may be arranged in parallel with the scanning line.
【００２４】前者の容量線が走査線と重畳して配置され
ている場合は、容量線の幅を各画素間の間隔一杯に取る
ことができ、蓄積容量を大きくとることが可能となる。
また、後者の容量線が走査線と平行に配置されている場
合は、各画素間の間隔によって容量線の幅は制限される
ものの、同一工程で容量線と走査線を形成できる点で有
利である。In the case where the former capacitance line is arranged so as to overlap with the scanning line, the width of the capacitance line can be made as large as the interval between the pixels, and the storage capacitance can be increased.
Further, when the latter capacitance line is arranged in parallel with the scanning line, the width of the capacitance line is limited by the interval between the pixels, but it is advantageous in that the capacitance line and the scanning line can be formed in the same process. is there.
【００２５】また、本発明の電気光学装置素子基板にお
いては、前記画素電極の隅部を遮蔽するように構成した
遮光膜が、該素子基板の断面構造において、画素電極と
データ線の間の位置に設けられているものであっても良
い。Further, in the electro-optical device element substrate according to the present invention, a light-shielding film configured to shield a corner of the pixel electrode is provided at a position between the pixel electrode and the data line in the cross-sectional structure of the element substrate. May be provided.
【００２６】製造工程は１工程増加するが、容量線やデ
ータ線にとらわれずに必要な位置に必要な形状の遮光膜
を設けることにより、より効果的な遮光が可能となる。
さらに、本発明の電気光学装置素子基板においては、前
記画素電極の隅部を遮蔽するように構成した遮光膜が、
各画素電極の四隅を斜めに遮るように構成された遮光膜
とすることが好ましい。通常ＴＦＴは、各画素電極の隅
部に形成するので、画素電極の四隅を遮光しておけば、
あらゆる方向からの斜め入射光を遮蔽することができ
る。勿論四隅ではなく遮蔽の必要な方向にのみ遮光膜を
設けても良い。また、各画素電極を遮蔽する遮光膜の形
状は特に制限はないが、各画素電極の四隅を斜めに遮る
ように遮光すれば、画素電極の開口部を狭めることな
く、どの方向からの斜め入射光に対しても遮蔽の効果を
有するものとなる。さらに、本発明の電気光学装置は請
求項１から請求項８のいずれかに記載の画素電極の隅部
を遮光膜を用いて遮蔽する構造の素子基板を具備した電
気光学装置である。Although the number of manufacturing steps is increased by one, a more effective light shielding can be achieved by providing a light shielding film of a required shape at a required position without being restricted by a capacitance line or a data line.
Further, in the electro-optical device element substrate of the present invention, a light-shielding film configured to shield a corner of the pixel electrode,
It is preferable to use a light shielding film configured to obliquely block the four corners of each pixel electrode. Normally, TFTs are formed at the corners of each pixel electrode, so if the four corners of the pixel electrode are shielded from light,
Oblique incident light from all directions can be shielded. Of course, the light-shielding film may be provided only in the direction in which the light-shielding is required, not in the four corners. The shape of the light-shielding film that shields each pixel electrode is not particularly limited. However, if light is shielded so as to obliquely block the four corners of each pixel electrode, oblique incidence from any direction can be performed without narrowing the opening of the pixel electrode. It also has the effect of shielding light. Furthermore, an electro-optical device according to the present invention is an electro-optical device including an element substrate having a structure in which a corner of a pixel electrode is shielded with a light-shielding film according to any one of claims 1 to 8.
【００２７】本発明の電気光学装置は、画素電極隅部か
らＴＦＴ部に向かって斜めに入射する光を遮蔽している
ので、ＴＦＴにリーク電流が発生するのを防止でき、画
素スイッチング用素子としてのＴＦＴの特性が変化する
ことはない。従ってより鮮明な表示画像を得ることが可
能になる。In the electro-optical device according to the present invention, since light obliquely incident from the corner of the pixel electrode toward the TFT portion is shielded, it is possible to prevent a leak current from being generated in the TFT, and to use the device as a pixel switching element. Does not change. Therefore, a clearer display image can be obtained.
【００２８】[0028]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。なお、実施の形態の各図において
も、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎の縮尺は同一ではなく、異な
らせてある。Embodiments of the present invention will be described below with reference to the drawings. In each of the drawings of the embodiment, the scale of each layer and each member is not the same but different, in order to make each layer and each member a size recognizable in the drawings.
【００２９】（第１の実施形態）図１と図２は本発明の
第１の実施形態の電気光学装置用素子基板の構造を示す
図であり、図１はデータ線、走査線、画素電極、遮光膜
等が形成された、本発明の第１の実施形態の電気光学装
置用素子基板の、相隣接する複数の画素群を拡大して示
した平面図を、図２は図１の線Ａ−Ａ’に沿った断面図
を示す。図１に示すように、本実施形態では紙面で左右
に走る容量線３００をＴＦＴ３０の近傍で幅広に形成し
て、画素電極９ａの隅部からの光の入射に対する遮光層
の役割を担わせている。(First Embodiment) FIGS. 1 and 2 are views showing the structure of an element substrate for an electro-optical device according to a first embodiment of the present invention. FIG. 1 shows data lines, scanning lines, and pixel electrodes. FIG. 2 is an enlarged plan view showing a plurality of pixel groups adjacent to each other on the element substrate for an electro-optical device according to the first embodiment of the present invention, on which a light-shielding film and the like are formed. FIG. 4 shows a cross-sectional view along AA ′. As shown in FIG. 1, in the present embodiment, the capacitance lines 300 running left and right on the paper surface are formed wide in the vicinity of the TFT 30, and serve as a light-shielding layer for light incident from the corners of the pixel electrode 9 a. I have.
【００３０】先ず、図１に基づいて、本発明の電気光学
装置用素子基板の画素部（画像表示領域）内の平面構造
について詳細に説明する。First, a planar structure in a pixel portion (image display area) of an element substrate for an electro-optical device according to the present invention will be described in detail with reference to FIG.
【００３１】図１に示すように、本発明の第１実施形態
の電気光学装置用素子基板１００は、ＴＦＴアレイ基板
上の画素部内に、マトリクス状に複数の透明な画素電極
９ａ（破線部９ａ’により輪郭が示されている）が設け
られており、画素電極９ａの縦横の境界に沿って各々デ
ータ線６ａ、走査線３ａが設けられている。データ線６
ａに沿った各画素電極９ａの隅部には、画素電極９ａを
スイッチング制御するための画素スイッチング用のＴＦ
Ｔ３０が設けられている。As shown in FIG. 1, an element substrate 100 for an electro-optical device according to a first embodiment of the present invention includes a plurality of transparent pixel electrodes 9a (broken line portions 9a) arranged in a matrix in a pixel portion on a TFT array substrate. The outline of the pixel electrode 9a is provided, and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. Data line 6
A pixel switching TF for controlling switching of the pixel electrode 9a is provided at a corner of each pixel electrode 9a along the line a.
T30 is provided.
【００３２】データ線６ａは、コンタクトホール８１を
介して後述のソース電極３０３に電気的に接続されてお
り、画素電極９ａは、走査線３ａに沿った辺に設けられ
たコンタクトホール８４を介して後述のドレイン電極３
０２に電気的に接続されている。また、半導体層１ａの
うちチャネル領域１ａ’（図１中左上りの斜線の領域）
に対向するように走査線３ａが配置されており、走査線
３ａはゲート電極としても機能する。ＴＦＴ３０の一端
側にはコンタクトホール８１及び８２が設けられてい
る。コンタクトホール８１はデータ線６ａと中継電極と
してのソース電極３０３（図中鎖線で示してある）とを
電気的に接続しており、コンタクトホール８２はソース
電極３０３と半導体層１ａの高濃度ソース領域１ｄとを
電気的に接続している。ＴＦＴ３０の他端側にはコンタ
クトホール８３が設けられており、コンタクトホール８
３は中継電極としてのドレイン電極３０２と半導体層１
ａの高濃度ドレイン領域１ｅとを電気的に接続してい
る。The data line 6a is electrically connected to a source electrode 303 described later via a contact hole 81, and the pixel electrode 9a is connected via a contact hole 84 provided on a side along the scanning line 3a. Drain electrode 3 described later
02 is electrically connected. In addition, a channel region 1a '(a hatched region ascending left in FIG. 1) in the semiconductor layer 1a.
The scanning line 3a is disposed so as to face the scanning line 3a, and the scanning line 3a also functions as a gate electrode. Contact holes 81 and 82 are provided at one end of the TFT 30. The contact hole 81 electrically connects the data line 6a to the source electrode 303 (shown by a chain line) as a relay electrode, and the contact hole 82 is connected to the source electrode 303 and the high concentration source region of the semiconductor layer 1a. 1d is electrically connected. A contact hole 83 is provided on the other end side of the TFT 30, and a contact hole 8 is provided.
Reference numeral 3 denotes a drain electrode 302 as a relay electrode and the semiconductor layer 1
a is electrically connected to the high-concentration drain region 1e.
【００３３】容量線３００は走査線３ａに重畳して画素
電極９ａの境界に沿って紙面左右方向に設けられてい
る。容量線３００は、走査線３ａに沿ってほぼ直線状に
伸びる本線部（即ち、平面的に見て、走査線３ａに重な
って形成された第１領域）と、データ線６ａと交差する
箇所からデータ線６ａに沿って紙面で上下方向に張出し
た張出部（即ち、平面的に見て、データ線６ａの走る方
向に張出した第２領域）とを有する。そして、容量線３
００は、ＴＦＴ３０近傍の上記張出部分において、画素
電極９ａの隅部を覆うように斜めに幅広に形成されてい
る。図１の容量線３００の幅広部分３００ａ及び３００
ｂにおいては、画素電極９ａの紙面下側の隅部に設けら
れた幅広部分３００ａの方が、画素電極９ａの紙面上側
の隅部に設けられた幅広部分３００ｂよりもやや大きく
形成されている。このような構造とすることにより、容
量線３００の幅広部分３００ａ及び３００ｂは、夫々各
画素部においてＴＦＴアレイ基板１０の液晶層５０側
（紙面垂直方向）から見て、半導体層１ａのチャネル領
域１ａ’を含むＴＦＴ３０を覆う位置に設けてある。The capacitance line 300 is provided in the horizontal direction of the drawing along the boundary of the pixel electrode 9a so as to overlap the scanning line 3a. The capacitance line 300 extends from a main line portion extending substantially linearly along the scanning line 3a (i.e., a first region formed overlapping the scanning line 3a in a plan view) and a portion intersecting the data line 6a. It has an overhanging portion (that is, a second area that extends in the direction in which the data line 6a runs in a plan view) that extends vertically along the paper surface along the data line 6a. And the capacitance line 3
Reference numeral 00 denotes a diagonally wide portion covering the corner of the pixel electrode 9a in the protruding portion near the TFT 30. Wide portions 300a and 300 of the capacitance line 300 of FIG.
In b, the wide portion 300a provided at the lower corner of the paper of the pixel electrode 9a is formed slightly larger than the wide portion 300b provided at the upper corner of the paper of the pixel electrode 9a. With such a structure, the wide portions 300a and 300b of the capacitor line 300 are formed in the channel region 1a of the semiconductor layer 1a in the respective pixel portions when viewed from the liquid crystal layer 50 side (perpendicular to the paper surface) of the TFT array substrate 10. 'Are provided at positions covering the TFTs 30 including'.
【００３４】さらに容量線３００は、走査線３ａに重畳
してほぼ直線状に伸びる本線部において、絶縁膜を介し
て重畳して対向配置されたＬ字状のドレイン電極３０２
（図中鎖線で示されている）とともに、蓄積容量７０−
１を形成している。Further, the capacitance line 300 overlaps the scanning line 3a and extends in a substantially straight line.
(Shown by a dashed line in the figure) and a storage capacitor 70-
1 are formed.
【００３５】ドレイン電極３０２は、データ線６ａと交
差する箇所からデータ線６ａに沿って紙面で上方向に突
出した突出部（即ち、平面的に見て、データ線６ａに重
なって延設された領域）を形成している。さらにドレイ
ン電極３０２は、データ線６ａの紙面で上方向に張出し
た突出部分において絶縁膜を介して容量線３００と重畳
して配置され、蓄積容量７０−２を形成している。The drain electrode 302 protrudes upward from the intersection with the data line 6a along the data line 6a on the plane of the drawing (that is, it extends so as to overlap with the data line 6a in plan view). Region). Further, the drain electrode 302 is disposed so as to overlap with the capacitance line 300 via an insulating film at a protruding portion of the data line 6a which protrudes upward on the paper surface to form a storage capacitance 70-2.
【００３６】これらの結果、データ線６ａ近傍の領域及
び走査線３ａ近傍の領域といった、液晶のディスクリネ
ーションが発生する領域（即ち、容量線３００が形成さ
れた領域）である、開口領域を外れたスペースを有効に
利用して、画素電極９ａの蓄積容量を増やしている。こ
のように本実施の形態では蓄積容量７０−１と蓄積容量
７０−２によって容量を確保し表示画面の安定化をはか
っている。As a result, the area outside the opening area, which is the area where liquid crystal disclination occurs (ie, the area where the capacitance line 300 is formed), such as the area near the data line 6a and the area near the scanning line 3a. The storage capacity of the pixel electrode 9a is increased by effectively using the space. As described above, in the present embodiment, the storage capacity is secured by the storage capacity 70-1 and the storage capacity 70-2, and the display screen is stabilized.
【００３７】次に、図２に基づいて、電気光学装置用素
子基板１００の画素部内の断面構造について説明する。
先ず、断面構造の概要について説明すると、電気光学装
置用素子基板１００は光透過性の、例えばガラス基板や
石英基板からなるＴＦＴアレイ基板１０を備えており、
ＴＦＴアレイ基板１０には、画素電極９ａ及び画素電極
９ａをスイッチング制御するための画素スイッチング用
のＴＦＴ３０が設けられている。画素電極９ａの上側に
は、ラビング処理等の所定の配向処理が施された配向膜
１６が設けられている。画素電極９ａは例えば、ＩＴＯ
膜などの透明導電性膜からなる。また配向膜１６は例え
ば、ポリイミド膜などの有機樹脂膜からなる。Next, a sectional structure in the pixel portion of the element substrate 100 for an electro-optical device will be described with reference to FIG.
First, the outline of the cross-sectional structure will be described. The element substrate 100 for an electro-optical device includes a light-transmitting TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate.
The TFT array substrate 10 is provided with a pixel electrode 9a and a pixel switching TFT 30 for controlling switching of the pixel electrode 9a. On the upper side of the pixel electrode 9a, an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided. The pixel electrode 9a is made of, for example, ITO
It is made of a transparent conductive film such as a film. The alignment film 16 is made of, for example, an organic resin film such as a polyimide film.
【００３８】このように構成された電気光学装置用素子
基板１００の画素電極９ａと対向電極（図示省略）とが
対面するように配置して、ＴＦＴアレイ基板１０と対向
基板との間には、シール材（図示を省略）により囲まれ
た空間に液晶が封入され、液晶層５０が形成される。液
晶層５０は、画素電極９ａからの電界が印加されていな
い状態で配向膜１６及び対向電極の配向膜により所定の
配向状態を採る。液晶層５０は、例えば一種又は数種類
のネマティック液晶を混合した液晶からなる。シール材
は、二つの基板をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のスペーサが混入されてい
る。The pixel electrode 9a and the counter electrode (not shown) of the electro-optical device element substrate 100 thus configured are arranged so as to face each other, and between the TFT array substrate 10 and the counter substrate, Liquid crystal is sealed in a space surrounded by a sealing material (not shown), and a liquid crystal layer 50 is formed. The liquid crystal layer 50 assumes a predetermined alignment state by the alignment film 16 and the alignment film of the counter electrode when no electric field is applied from the pixel electrode 9a. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is for bonding the two substrates around them,
For example, it is an adhesive made of a photocurable resin or a thermosetting resin, and a spacer such as glass fiber or glass bead for mixing the distance between the two substrates to a predetermined value is mixed.
【００３９】ＴＦＴアレイ基板１０には、図２に示すよ
うに、各画素電極９ａに対応する位置に、各画素電極９
ａをスイッチング制御するための画素スイッチング用の
ＴＦＴ３０が設けられている。As shown in FIG. 2, each pixel electrode 9a is provided on the TFT array substrate 10 at a position corresponding to each pixel electrode 9a.
A pixel switching TFT 30 for switching control of a is provided.
【００４０】さらに詳細に説明すると、ＴＦＴアレイ基
板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）
１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基
板１０の全面に形成されており、ＴＦＴアレイ基板１０
からの不純物の影響を排除して半導体素子としてのＴＦ
Ｔ３０を形成するためのものである。More specifically, an insulating film (insulator layer) is provided between the TFT array substrate 10 and the semiconductor layer 1a.
12 are provided. The insulating film 12 is formed on the entire surface of the TFT array substrate 10,
TF as a semiconductor device by eliminating the influence of impurities from
This is for forming T30.
【００４１】絶縁膜１２は、例えば、ＮＳＧ（ノンドー
プトシリケートガラス）、ＰＳＧ（リンシリケートガラ
ス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ
（ボロンリンシリケートガラス）などの高絶縁性ガラス
又は、酸化シリコン膜、窒化シリコン膜等からなる。The insulating film 12 is made of, for example, NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG
(Boron phosphorus silicate glass) or the like, or a silicon oxide film, a silicon nitride film, or the like.
【００４２】画素スイッチング用のＴＦＴ３０は、ＬＤ
Ｄ（Lightly Doped Drain）構造を有しており、走査線
３ａ、該走査線３ａからの電界によりチャネルが形成さ
れる半導体層１ａのチャネル領域１ａ’、走査線３ａと
半導体層１ａとを絶縁するゲート絶縁膜２、データ線６
ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ
領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ
領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並び
に高濃度ドレイン領域１ｅを備えている。ソース領域１
ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは、半導体
層１ａに対し、ｎ型又はｐ型のいずれかのチャネルを形
成するのかに応じて、所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
のＴＦＴ３０として用いられることが多い。The pixel switching TFT 30 includes an LD
It has a D (Lightly Doped Drain) structure, and insulates the scanning line 3a, a channel region 1a 'of the semiconductor layer 1a where a channel is formed by an electric field from the scanning line 3a, and the scanning line 3a and the semiconductor layer 1a. Gate insulating film 2, data line 6
a, a low concentration source region of the semiconductor layer 1a (source side LDD
Region) 1b and low-concentration drain region (drain-side LDD
Region) 1c, a high-concentration source region 1d and a high-concentration drain region 1e of the semiconductor layer 1a. Source area 1
The b and 1d and the drain regions 1c and 1e are doped with an n-type or p-type dopant at a predetermined concentration depending on whether an n-type or a p-type channel is formed in the semiconductor layer 1a. It is formed by this. An n-type channel TFT has the advantage of a high operating speed, and is often used as a pixel switching TFT 30 which is a pixel switching element.
【００４３】画素スイッチング用のＴＦＴ３０は、好ま
しくは上述のようにＬＤＤ構造を持つが、低濃度ソース
領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの
打ち込みを行わないオフセット構造を持っても良いし、
ゲート電極３ａをマスクとして高濃度で不純物イオンを
打ち込み、自己整合的に高濃度ソース及びドレイン領域
を形成するセルフアライン型のＴＦＴであってもよい。The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low-concentration source region 1b and the low-concentration drain region 1c.
A self-aligned TFT in which impurity ions are implanted at a high concentration using the gate electrode 3a as a mask to form self-aligned high-concentration source and drain regions may be used.
【００４４】走査線３ａ、ゲート絶縁膜２及び絶縁膜１
２の上には、層間絶縁膜３１１が形成されている。層間
絶縁膜３１１の上には、ドレイン電極３０２及びソース
電極３０３が形成されている。層間絶縁膜３１１には高
濃度ソース領域１ｄへ通じるコンタクトホール８２及び
高濃度ドレイン領域１ｅへ通じるコンタクトホール８３
が各々形成されている。このコンタクトホール８２を介
して、ソース電極３０３が高濃度ソース領域１ｄに電気
的に接続されている。また、コンタクトホール８３を介
して、ドレイン電極３０２が半導体層１ａの高濃度ドレ
イン領域１ｅに電気的に接続されている。Scanning line 3a, gate insulating film 2 and insulating film 1
2, an interlayer insulating film 311 is formed. A drain electrode 302 and a source electrode 303 are formed on the interlayer insulating film 311. A contact hole 82 leading to the high-concentration source region 1d and a contact hole 83 leading to the high-concentration drain region 1e are formed in the interlayer insulating film 311.
Are respectively formed. Source electrode 303 is electrically connected to high-concentration source region 1d via contact hole 82. Further, the drain electrode 302 is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact hole 83.
【００４５】ドレイン電極３０２及びソース電極３０３
の上には絶縁膜３０１が形成されており、該絶縁膜を挟
んでドレイン電極３０２と対向する位置には容量線３０
０が配置されている。容量線３００は遮光膜を兼ねてお
り、ＴＦＴ３０の上方に配置されているので、紙面上方
から進入する光を効果的に遮ってＴＦＴ３０に当たらな
いようにすることができる。Drain electrode 302 and source electrode 303
An insulating film 301 is formed on the capacitor line 30 at a position facing the drain electrode 302 with the insulating film interposed therebetween.
0 is arranged. Since the capacitance line 300 also serves as a light-shielding film and is disposed above the TFT 30, light entering from above the plane of the paper can be effectively blocked so as not to hit the TFT 30.
【００４６】本実施形態では、容量線３００とドレイン
電極３０２とは絶縁膜３０１を介して重畳するよう積層
して配置され、蓄積容量７０−１を形成している。In the present embodiment, the capacitance line 300 and the drain electrode 302 are stacked and arranged so as to overlap each other with the insulating film 301 interposed therebetween, thereby forming a storage capacitor 70-1.
【００４７】容量線３００は、好ましくはＴｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含
む、金属単体、合金、金属シリサイド等の遮光性の高融
点金属や、Ａｌ等の遮光性の金属膜等から構成する。The capacitance line 300 is preferably made of Ti, Cr,
It is composed of a light-shielding high-melting metal such as a simple metal, an alloy, or a metal silicide, or a light-shielding metal film such as Al containing at least one of W, Ta, Mo, and Pd.
【００４８】高融点金属材料から構成すれば、ＴＦＴア
レイ基板１０上の容量線３００の形成工程の後に行われ
るデータ線６ａの形成等の素子基板の形成工程における
高温処理により、容量線３００が破壊されたり溶融しな
いようにできる。本実施形態においては、ＴＦＴアレイ
基板１０には遮光膜を兼ねた容量線３００がＴＦＴ３０
の上部に形成されているので、ＴＦＴアレイ基板１０の
液晶層５０側からの光が画素スイッチング用のＴＦＴ３
０のチャネル領域１ａ' やＬＤＤ領域１ｂ、１ｃに入射
する事態を未然に防ぐことができる。図１に示すよう
に、容量線３００は画素電極９ａの隅部を覆うようにＴ
ＦＴ近傍において幅広部分３００ａ，３００ｂを構成し
ているので、画素電極９ａの隅部からＴＦＴ３０に向か
って斜め方向に進入する光を遮蔽することができる。従
って、光リーク電流の発生によりトランジスタ素子とし
てのＴＦＴ３０の特性が変化することはない。If the high-melting-point metal material is used, the high-temperature treatment in the element substrate forming step such as the formation of the data line 6a performed after the step of forming the capacitor line 300 on the TFT array substrate 10 destroys the capacitor line 300. Can not be melted or melted. In the present embodiment, the TFT array substrate 10 is provided with a capacitance line 300 also serving as a light shielding film.
Formed on the TFT array substrate 10, light from the liquid crystal layer 50 side of the TFT array substrate 10 is transmitted to the TFT 3 for pixel switching.
It is possible to prevent incidents on the zero channel region 1a 'and the LDD regions 1b and 1c. As shown in FIG. 1, the capacitance line 300 is set so as to cover the corner of the pixel electrode 9a.
Since the wide portions 300a and 300b are formed in the vicinity of the FT, it is possible to shield light that enters the TFT 30 in an oblique direction from the corner of the pixel electrode 9a. Therefore, the characteristics of the TFT 30 as the transistor element do not change due to the occurrence of the light leakage current.
【００４９】容量線３００及び絶縁膜３０１の上には層
間絶縁膜３１２が配置されており、層間絶縁膜３１２に
は先のコンタクトホール８１と８４が形成されている。
層間絶縁膜３１２の上にはデータ線６ａが形成されてい
る。データ線６ａは、Ａｌ等の金属膜や金属シリサイド
等の合金膜などの遮光性の薄膜から構成されている。デ
ータ線６ａの上には絶縁膜７が形成されており、絶縁膜
７の上には画素電極９ａ又は配向膜１６が形成されてい
る。An interlayer insulating film 312 is arranged on the capacitance line 300 and the insulating film 301, and the contact holes 81 and 84 are formed in the interlayer insulating film 312.
The data line 6a is formed on the interlayer insulating film 312. The data line 6a is formed of a light-shielding thin film such as a metal film such as Al or an alloy film such as metal silicide. An insulating film 7 is formed on the data line 6a, and a pixel electrode 9a or an alignment film 16 is formed on the insulating film 7.
【００５０】コンタクトホール８１を介してソース電極
８２とデータ線６ａが電気的に接続される。また、コン
タクトホール８４を介してドレイン電極３０２と画素電
極９ａが電気的に接続される。Source electrode 82 and data line 6a are electrically connected via contact hole 81. Further, the drain electrode 302 and the pixel electrode 9a are electrically connected via the contact hole 84.
【００５１】このように構成された電気光学装置用素子
基板１００と対向基板とを微小間隔を保って貼り合わ
せ、空間に液晶層を挟んで液晶表示用パネルとする。The element substrate 100 for an electro-optical device and the opposing substrate, which are configured as described above, are bonded to each other with a small space therebetween, and a liquid crystal display panel is formed with a liquid crystal layer interposed in a space.
【００５２】（第２の実施形態）図３と図４は本発明の
第２の実施形態の電気光学装置用素子基板の構造を示す
図であり、図３はデータ線、走査線、画素電極、遮光膜
等が形成された、電気光学装置用素子基板の相隣接する
複数の画素群を拡大して示した平面図を、図４は図３の
線Ｂ−Ｂ’に沿った断面図を示す。本第２の実施形態が
先の第１に実施形態と異なる点は、容量線３００を幅広
に形成するのに替えて、図３に示すように紙面で上下に
走るデータ線６ａをＴＦＴ３０の近傍で幅広に形成し
て、画素電極９ａの隅部からの光の入射に対する遮光層
の役割を担わせている。(Second Embodiment) FIGS. 3 and 4 show the structure of an element substrate for an electro-optical device according to a second embodiment of the present invention. FIG. 3 shows data lines, scanning lines, and pixel electrodes. FIG. 4 is an enlarged plan view showing a plurality of adjacent pixel groups of the electro-optical device element substrate on which a light shielding film and the like are formed, and FIG. 4 is a cross-sectional view taken along line BB ′ in FIG. Show. The second embodiment is different from the first embodiment in that the capacitance line 300 is formed wider and the data line 6a which runs up and down on the paper as shown in FIG. And serves as a light-shielding layer for light incident from the corners of the pixel electrode 9a.
【００５３】先ず、図３に基づいて、本発明の電気光学
装置用素子基板の画素部（画像表示領域）内の平面構造
について詳細に説明する。なお、図３と図４においては
図１と図２と同一の機能を有する構成部材には同一の符
号を付して示している。First, a planar structure in a pixel portion (image display area) of the element substrate for an electro-optical device according to the present invention will be described in detail with reference to FIG. In FIGS. 3 and 4, components having the same functions as those in FIGS. 1 and 2 are denoted by the same reference numerals.
【００５４】図３に示すように、電気光学装置用素子基
板１００は、ＴＦＴアレイ基板上の画素部内に、マトリ
クス状に複数の透明な画素電極９ａ（破線部９ａ’によ
り輪郭が示されている）が設けられており、画素電極９
ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ
が設けられている。データ線６ａに沿った各画素電極９
ａの隅部には、画素電極９ａをスイッチング制御するた
めの画素スイッチング用のＴＦＴ３０が設けられてい
る。As shown in FIG. 3, the electro-optical device element substrate 100 has a plurality of transparent pixel electrodes 9a (indicated by broken lines 9a ') arranged in a matrix in a pixel portion on a TFT array substrate. ) Is provided, and the pixel electrode 9
a, the data line 6a and the scanning line 3a
Is provided. Each pixel electrode 9 along the data line 6a
A pixel switching TFT 30 for controlling switching of the pixel electrode 9a is provided at a corner of a.
【００５５】データ線６ａは、コンタクトホール８１を
介して後述のソース電極３０３に電気的に接続されてい
る。半導体層１ａのうちチャネル領域１ａ’（図１中左
上りの斜線の領域）に対向するように走査線３ａが配置
されており、走査線３ａはゲート電極としても機能す
る。データ線６ａは、直線状に伸びているが走査線３ａ
と交差する部分で走査線３ａの方向（即ち、平面的に見
て紙面の左右方向）に張出した幅広部分６ａ’を有して
いる。そして、データ線６ａは、ＴＦＴ３０近傍の上記
幅広部分６ａ’において、画素電極９ａの隅部を覆うよ
うに斜めに幅広に形成されている。このような構造とす
ることにより、データ線６ａの幅広部分６ａ’は、夫々
各画素部においてＴＦＴアレイ基板１０の液晶層５０側
（紙面垂直方向）から進入する光を遮るとともに各画素
の隅部からＴＦＴ３０方向に対して斜めに進入する光も
遮って、半導体層１ａのチャネル領域１ａ’を含むＴＦ
Ｔ３０に入射する光を効果的に遮蔽することができるよ
うにした。The data line 6a is electrically connected to a source electrode 303 described later via a contact hole 81. The scanning line 3a is arranged so as to face the channel region 1a '(the region of the diagonally oblique line in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode. The data line 6a extends linearly but the scanning line 3a
A wide portion 6a 'that protrudes in the direction of the scanning line 3a (ie, in the horizontal direction of the paper when viewed in a plan view) at a portion that intersects the scanning line 3a. The data line 6a is formed obliquely wide so as to cover the corner of the pixel electrode 9a in the wide portion 6a 'near the TFT 30. With such a structure, the wide portion 6a 'of the data line 6a blocks light entering from the liquid crystal layer 50 side of the TFT array substrate 10 (in the direction perpendicular to the paper surface) in each pixel portion, and the corner portion of each pixel. Of the semiconductor layer 1a including the channel region 1a '.
Light incident on T30 can be effectively shielded.
【００５６】画素電極９ａの走査線３ａに沿った辺には
コンタクトホール８４が設けられており、画素電極９と
ドレイン電極３０２とが電気的に接続されている。ＴＦ
Ｔ３０の一端側にはコンタクトホール８１及び８２が設
けられている。コンタクトホール８１は、データ線６ａ
と中継電極としてのソース電極３０３（図中鎖線で示し
てある）とを電気的に接続しており、コンタクトホール
８２はソース電極３０３と半導体層１ａの高濃度ソース
領域１ｄとを電気的に接続している。ＴＦＴ３０の他端
側にはコンタクトホール８３が設けられており、コンタ
クトホール８３は中継電極としてのドレイン電極３０２
と半導体層１ａの高濃度ドレイン領域１ｅとを電気的に
接続している。A contact hole 84 is provided on a side of the pixel electrode 9a along the scanning line 3a, and the pixel electrode 9 and the drain electrode 302 are electrically connected. TF
Contact holes 81 and 82 are provided at one end of T30. The contact hole 81 is connected to the data line 6a.
And a source electrode 303 (shown by a chain line in the figure) as a relay electrode, and a contact hole 82 electrically connects the source electrode 303 and the high-concentration source region 1d of the semiconductor layer 1a. are doing. A contact hole 83 is provided on the other end side of the TFT 30, and the contact hole 83 is formed on the drain electrode 302 as a relay electrode.
And the high concentration drain region 1e of the semiconductor layer 1a.
【００５７】容量線３００は、走査線３ａに重畳して画
素電極９ａの境界に沿って紙面左右方向に設けられてい
る。さらに、容量線３００は、データ線６ａとも重畳し
てほぼ直線状に設けられている。The capacitance line 300 is provided in the left-right direction on the paper along the boundary of the pixel electrode 9a so as to overlap the scanning line 3a. Further, the capacitance line 300 is provided in a substantially linear shape so as to overlap with the data line 6a.
【００５８】さらに容量線３００は、走査線３ａに重畳
してほぼ直線状に伸びる部分において、絶縁膜を介して
重畳して対向配置されたＬ字状のドレイン電極３０２
（図中鎖線で示されている）とともに、蓄積容量７０−
１を形成している。また、データ線６ａに重畳してほぼ
直線状に伸びる部分において、絶縁膜を介して重畳して
対向配置されたドレイン電極３０２（図中鎖線で示され
ている）とともに、蓄積容量７０−２を形成している。Further, at a portion where the capacitance line 300 is superimposed on the scanning line 3a and extends substantially linearly, an L-shaped drain electrode 302 which is disposed to oppose and overlap with an insulating film interposed therebetween.
(Shown by a dashed line in the figure) and a storage capacitor 70-
1 are formed. Further, in a portion which extends substantially linearly and overlaps with the data line 6a, the storage capacitor 70-2 is connected to the drain electrode 302 (shown by a chain line in the figure) which is overlapped and opposed to each other via an insulating film. Has formed.
【００５９】これらの結果、データ線６ａ近傍の領域及
び走査線３ａ近傍の領域の、液晶のディスクリネーショ
ンが発生する領域（即ち、容量線３００が形成された領
域）である開口領域を外れたスペースを有効に利用し
て、画素電極９ａの蓄積容量を増やしている。このよう
に本実施の形態では蓄積容量７０−１と蓄積容量７０−
２によって容量を確保し表示画面の安定化をはかってい
る。As a result, the area near the data line 6a and the area near the scanning line 3a deviated from the opening area where the liquid crystal disclination occurs (that is, the area where the capacitance line 300 was formed). The storage capacity of the pixel electrode 9a is increased by effectively utilizing the space. As described above, in the present embodiment, the storage capacitors 70-1 and 70-
2 secures the capacity and stabilizes the display screen.
【００６０】次に、本第２実施形態における電気光学装
置用素子基板１００の画素部内の断面構造は、図４に示
すとおりであり、図３においてコンタクトホール８１，
８２ＴＦＴ３０及びコンタクトホール８４を通る線Ｂ−
Ｂ’の沿って切断しているので、図２に示す第１実施の
形態の場合とまったく同じ構造となる。従ってここでは
説明は省略する。以上のように本実施の形態では、デー
タ線６ａをＴＦＴ近傍で平面上幅広に構成し、しかも画
素の隅部を覆うように斜めに幅広に構成したので、画素
領域の開口部、特に画素の隅部からＴＦＴに向かって斜
め方向に進入する光を効果的に遮蔽することができる。
その結果、ＴＦＴに光リーク電流が発生することもな
く、ＴＦＴのスイッチング特性が変化することもないの
で、安定した鮮明な表示画面が得られる。Next, the sectional structure in the pixel portion of the electro-optical device element substrate 100 according to the second embodiment is as shown in FIG. 4, and in FIG.
82 line B- passing through the TFT 30 and the contact hole 84
Since it is cut along B ', the structure is exactly the same as that of the first embodiment shown in FIG. Therefore, the description is omitted here. As described above, in the present embodiment, the data line 6a is configured to be wide on a plane in the vicinity of the TFT, and is formed obliquely wide so as to cover the corner of the pixel. Light entering obliquely from the corners toward the TFT can be effectively shielded.
As a result, no light leakage current occurs in the TFT and the switching characteristics of the TFT do not change, so that a stable and clear display screen can be obtained.
【００６１】（第３の実施形態）次に、図５から図９に
本発明の第３の実施形態を示す。尚、図５から図９にお
いても同一機能を有する構成部材については同一の符号
を付した。(Third Embodiment) Next, FIGS. 5 to 9 show a third embodiment of the present invention. In FIGS. 5 to 9, the same reference numerals are given to components having the same functions.
【００６２】図５から図９は本発明の第３の実施形態の
電気光学装置用素子基板の構造を示す図であり、図５は
一つの画素電極９ａの隅部にＴＦＴ３０が設けられ、各
画素電極９ａの境界に沿ってデータ線、走査線が形成さ
れた、本発明の電気光学装置用素子基板の一部分を拡大
して示した平面図である。図６は図５の線Ｃ−Ｃ’に沿
った断面図を示し、図７は図５の線Ｘ−Ｘ’に沿った断
面図を示し、図８は図５の線Ｙ−Ｙ’に沿った断面図を
示し、図９は図５の線Ｚ−Ｚ’に沿った断面図を示す。
本第３の実施形態が先の第１及び第２の実施形態とこと
なる点は、容量配線を２個に分割し、データ線沿いでは
データ線と画素電位の容量電極の間に固定電位の容量電
極を配置して、容量カップリングによりデータ線と画素
電位の容量電極がお互いに影響して表示に悪影響するの
を防いでいる。また、走査線沿いでは画素電位の容量電
極と走査線の間に固定電位の容量電極を配置して、容量
カップリングにより画素電位の容量電極と走査線がお互
いに影響するのを防いでいる。FIGS. 5 to 9 are views showing the structure of an element substrate for an electro-optical device according to a third embodiment of the present invention. FIG. 5 shows that a TFT 30 is provided at a corner of one pixel electrode 9a. FIG. 4 is an enlarged plan view showing a part of the electro-optical device element substrate of the present invention, in which data lines and scanning lines are formed along boundaries of pixel electrodes 9a. 6 shows a cross-sectional view along line CC ′ of FIG. 5, FIG. 7 shows a cross-sectional view along line XX ′ of FIG. 5, and FIG. 8 shows a cross-sectional view along line YY ′ of FIG. 9 shows a cross-sectional view along line ZZ ′ in FIG.
The third embodiment is different from the first and second embodiments in that the capacitor wiring is divided into two, and a fixed potential is provided between the data line and the pixel potential capacitor electrode along the data line. Capacitance electrodes are arranged to prevent the data line and the capacitance electrode of the pixel potential from affecting each other and adversely affecting display due to capacitive coupling. Along the scanning line, a fixed potential capacitor electrode is arranged between the pixel potential capacitor electrode and the scan line, and the capacitive coupling prevents the capacitor electrode of the pixel potential and the scan line from affecting each other.
【００６３】そして、それぞれの容量配線をＴＦＴ近傍
で幅広に構成した点である。そして画素電極の隅部のＴ
ＦＴ近傍で幅広に拡張された容量線の部分に画素電極用
のコンタクトホールを設けた点である。Another point is that each of the capacitor wirings is formed wide in the vicinity of the TFT. And T at the corner of the pixel electrode
The point is that a contact hole for a pixel electrode is provided in a portion of the capacitance line which is widened in the vicinity of the FT.
【００６４】先ず、図５に基づいて、本発明の電気光学
装置用素子基板１００の画素部（画像表示領域）内の平
面構造について詳細に説明する。First, the planar structure in the pixel portion (image display area) of the electro-optical device element substrate 100 of the present invention will be described in detail with reference to FIG.
【００６５】図５に示すように、本発明の第３実施形態
の電気光学装置用素子基板１００は、ＴＦＴアレイ基板
上の画素部内にマトリクス状に複数の透明な画素電極９
ａ（破線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に沿って各々デー
タ線６ａ、走査線３ａが設けられている。データ線６ａ
に沿った各画素電極９ａの隅部には、画素電極９ａをス
イッチング制御するための画素スイッチング用のＴＦＴ
３０が設けられている。ＴＦＴ３０の一端側にはコンタ
クトホールＡＣＮＴが設けられており、他端側にはコン
タクトホールＢＣＮＴが設けられている。データ線６ａ
は、コンタクトホールＡＣＮＴを介して後述の半導体層
１ａの高濃度ソース領域１ｄに電気的に接続されてお
り、後述の容量電極４０３ａ（図中細い実線で示す）が
コンタクトホールＢＣＮＴを介して半導体層１ａの高濃
度ドレイン領域１ｅに電気的に接続されている。さらに
データ線６ａ方向にはコンタクトホールＳＣＮＴが設け
られており、後述の容量電極４０４ａと遮光膜１１ａ
（図中破線で示す）が電気的に接続され同電位に保たれ
ている。遮光膜１１ａは、ＴＦＴアレイ基板上の各画素
の境界に沿ってデータ線６ａ及び走査線３ａに重畳して
設けられている。データ線６ａは、画素電極９ａの一辺
に沿って紙面上下方向に直線状に伸びている。As shown in FIG. 5, an element substrate 100 for an electro-optical device according to a third embodiment of the present invention includes a plurality of transparent pixel electrodes 9 arranged in a matrix in a pixel portion on a TFT array substrate.
a (the outline is indicated by a broken line portion 9a '), and a data line 6a and a scanning line 3a are respectively provided along vertical and horizontal boundaries of the pixel electrode 9a. Data line 6a
A pixel switching TFT for controlling switching of the pixel electrode 9a is provided at a corner of each pixel electrode 9a along
30 are provided. A contact hole ACNT is provided at one end of the TFT 30, and a contact hole BCNT is provided at the other end. Data line 6a
Is electrically connected to a high-concentration source region 1d of a semiconductor layer 1a described later via a contact hole ACNT, and a capacitor electrode 403a (shown by a thin solid line in the drawing) described later is connected to the semiconductor layer 1 via a contact hole BCNT. 1a is electrically connected to the high-concentration drain region 1e. Further, a contact hole SCNT is provided in the direction of the data line 6a, and a capacitance electrode 404a and a light shielding film 11a described later are provided.
(Indicated by broken lines in the figure) are electrically connected and kept at the same potential. The light-shielding film 11a is provided so as to overlap the data line 6a and the scanning line 3a along the boundary of each pixel on the TFT array substrate. The data line 6a extends linearly along one side of the pixel electrode 9a in the vertical direction on the paper.
【００６６】一方の画素電位となる容量電極４０３ａ
は、データ線６ａに重畳して設けられており、走査線３
ａと交差する部分で走査線３ａの一方の方向（即ち、平
面的に見て紙面の右方向）の１個の画素電極の隅部に張
出した幅広部分４０３ａ’を形成している。Capacitive electrode 403a which becomes one pixel potential
Is provided so as to overlap the data line 6a, and the scanning line 3
A wide portion 403a 'protruding at a corner of one pixel electrode in one direction of the scanning line 3a (that is, rightward on the paper when viewed in a plan view) is formed at a portion intersecting with a.
【００６７】また、一方の固定電位となる容量電極４０
４ａも、データ線６ａに重畳して設けられており、走査
線３ａと交差する部分で走査線３ａの一方の方向（即
ち、平面的に見て紙面の左方向）の２個の画素電極の隅
部に張出した幅広部分４０４ａ’を形成している。さら
に、一方の固定電位となる容量電極４０４ａは走査線３
ａと交差する部分で走査線３ａの他の方向（即ち、平面
的に見て紙面の右方向）の１個の画素電極に張出した幅
広部分４０４ａ''を有している。この幅広部分４０４
ａ''には、コンタクトホールＣＣＮＴが設けられてお
り、コンタクトホールＣＣＮＴを介して固定電位となる
容量電極４０４ａと後述の４０３ｂとは電気的に接続し
ており同電位に保っている。また、もう一方の固定電位
となる容量電極４０３ｂは走査線３ａに重畳して設けら
れており、容量電極４０３ｂの一端は、先のコンタクト
ホールＣＣＮＴを介して容量線４０４ａに接続されてい
る。さらに、もう一方の画素電位となる容量電極４０４
ｂも、走査線３ａに重畳して容量電極４０３ｂに対向し
て設けられており、画素電位となる容量電極４０４ｂは
一個の画素電極の隅部で画素電極方向に張り出して、張
出し部４０４ｂ’を形成している。この張出し部４０４
ｂ’は、先の画素電位となる容量電極４０３ａの幅広部
分４０３ａ’と重畳しており、ここのはコンタクトホー
ルＤＣＮＴ及び後述のＩＣＮＴが形成されている。コン
タクトホールＤＣＮＴは、画素電位となる容量線４０４
ｂと容量電極４０３ａを電気的に接続し同電位に保って
いる。このように本実施の形態では、画素電位となる容
量電極４０３ａ、固定電位となる容量電極４０４ａ並び
に固定電位となる容量電極４０３ｂ、画素電位となる容
量電極４０４ｂを、いずれもＴＦＴ近傍で幅広にかつ画
素電極の隅部を斜めに覆うように形成して、画素電極方
向からに進入光、特に画素電極の隅部かたＴＦＴ方向に
斜めに進入してくる光を遮蔽することができるようにし
ている。Further, one of the capacitor electrodes 40 having a fixed potential
4a is also provided so as to overlap with the data line 6a, and the two pixel electrodes of one direction of the scanning line 3a (that is, the left direction on the plane when viewed in a plane) intersect with the scanning line 3a. A wide portion 404a 'protruding at the corner is formed. Further, one of the capacitor electrodes 404a having a fixed potential is the scanning line 3
A wide portion 404a ″ protruding from one pixel electrode in the other direction of the scanning line 3a (ie, rightward on the paper when viewed in a plan view) at a portion that intersects with the pixel electrode a. This wide part 404
A contact hole CCNT is provided at a ″, and a capacitor electrode 404a having a fixed potential and a later-described 403b are electrically connected to each other through the contact hole CCNT and maintained at the same potential. The other fixed potential of the capacitor electrode 403b is provided so as to overlap the scanning line 3a, and one end of the capacitor electrode 403b is connected to the capacitor line 404a through the contact hole CCNT. Further, a capacitor electrode 404 serving as the other pixel potential
b is also provided to face the capacitor electrode 403b so as to overlap the scanning line 3a, and the capacitor electrode 404b serving as a pixel potential projects in the pixel electrode direction at a corner of one pixel electrode, and the overhang portion 404b 'is formed. Has formed. This overhang 404
The b ′ overlaps the wide portion 403a ′ of the capacitor electrode 403a that becomes the pixel potential, where a contact hole DCNT and an ICNT described later are formed. The contact hole DCNT is connected to a capacitor line 404 that is a pixel potential.
b and the capacitor electrode 403a are electrically connected and kept at the same potential. As described above, in this embodiment mode, the capacitor electrode 403a serving as a pixel potential, the capacitor electrode 404a serving as a fixed potential, the capacitor electrode 403b serving as a fixed potential, and the capacitor electrode 404b serving as a pixel potential are all widened in the vicinity of the TFT. It is formed so as to cover the corners of the pixel electrodes obliquely, so that light entering from the pixel electrode direction, particularly light entering obliquely toward the TFT from the corners of the pixel electrode can be shielded. I have.
【００６８】また、ＩＣＮＴは隅部でなく走査線に沿う
辺の中央付近に配置することができるが、画素電極９ａ
の隅部の画素電位の容量電極の張出部４０４ｂ’にコン
タクトホールＤＣＮＴ及びＩＣＮＴを配置したので、先
の第１の実施態様や第２の実施態様に比較して、各画素
電極の隣接する紙面上下方向の間隔を狭くすることがで
きる。また、一箇所にコンタクトホールを形成したこと
により、コンタクトホールの凹凸による液晶の乱れによ
るデスクリネーションの発生する領域を小さくでき、開
口部を大きくできる。The ICNT can be arranged not at the corner but near the center of the side along the scanning line.
Since the contact holes DCNT and ICNT are arranged in the protruding portion 404b 'of the capacitor electrode of the pixel potential at the corner of the pixel electrode, the pixel electrode is adjacent to the pixel electrode as compared with the first embodiment and the second embodiment. The space in the vertical direction on the paper can be reduced. In addition, since the contact hole is formed in one place, the area where the desclination occurs due to the disturbance of the liquid crystal due to the unevenness of the contact hole can be reduced, and the opening can be enlarged.
【００６９】次に、図に基づいて、電気光学装置用素子
基板１００の画素部内の断面構造について説明する。図
６は、図５の線Ｃ−Ｃ’に沿ったコンタクトホールＡＣ
ＮＴ、ＢＣＮＴ及びＳＣＮＴを含む断面構造を示す図で
ある。電気光学装置用素子基板１００は、光透過性の例
えばガラス基板や石英基板からなるＴＦＴアレイ基板１
０を備えており、ＴＦＴアレイ基板１０には、遮光膜１
１ａ、画素電極９ａ配向膜１６及び画素電極９ａをスイ
ッチング制御するための画素スイッチング用のＴＦＴ３
０が設けられている。画素電極９ａは例えば、ＩＴＯ膜
などの透明導電性膜からなる。Next, the sectional structure of the pixel portion of the element substrate 100 for an electro-optical device will be described with reference to the drawings. FIG. 6 shows a contact hole AC along line CC ′ of FIG.
FIG. 3 is a diagram illustrating a cross-sectional structure including NT, BCNT, and SCNT. The electro-optical device element substrate 100 is a TFT array substrate 1 made of a light-transmitting material such as a glass substrate or a quartz substrate.
0, and the TFT array substrate 10 has a light shielding film 1
1a, a pixel electrode 9a, an alignment film 16 and a pixel switching TFT 3 for controlling switching of the pixel electrode 9a.
0 is provided. The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO film.
【００７０】このように構成された電気光学装置用素子
基板１００の画素電極９ａと対向電極（図示省略）とが
対面するように配置して、ＴＦＴアレイ基板１０と対向
基板との間には、シール材（図示を省略）により囲まれ
た空間に液晶が封入さる。液晶は、画素電極９ａからの
電界が印加されていない状態で配向膜１６及び対向電極
の配向膜により所定の配向状態を採る。液晶は、例えば
一種又は数種類のネマティック液晶を混合した液晶から
なる。シール材は、二つの基板をそれらの周辺で貼り合
わせるための、例えば光硬化性樹脂や熱硬化性樹脂から
なる接着剤であり、両基板間の距離を所定値とするため
のグラスファイバー或いはガラスビーズ等のスペーサが
混入されている。The pixel electrode 9a and the counter electrode (not shown) of the electro-optical device element substrate 100 thus configured are arranged so as to face each other, and between the TFT array substrate 10 and the counter substrate, Liquid crystal is sealed in a space surrounded by a sealing material (not shown). The liquid crystal assumes a predetermined alignment state by the alignment film 16 and the alignment film of the counter electrode when no electric field is applied from the pixel electrode 9a. The liquid crystal is, for example, a liquid crystal obtained by mixing one or several types of nematic liquid crystals. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates around the periphery thereof, and is a glass fiber or glass for setting a distance between the two substrates to a predetermined value. Spacers such as beads are mixed.
【００７１】ＴＦＴアレイ基板１０には、図６に示すよ
うに、各画素電極９ａに対応する位置に、各画素電極９
ａをスイッチング制御するための画素スイッチング用の
ＴＦＴ３０が設けられている。As shown in FIG. 6, each pixel electrode 9a is provided on the TFT array substrate 10 at a position corresponding to each pixel electrode 9a.
A pixel switching TFT 30 for switching control of a is provided.
【００７２】さらに詳細に説明すると、ＴＦＴアレイ基
板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）
１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基
板１０の全面に形成されており、ＴＦＴアレイ基板１０
からの不純物の影響を排除して半導体素子としてのＴＦ
Ｔ３０を形成するためのものである。More specifically, an insulating film (insulator layer) is provided between the TFT array substrate 10 and the semiconductor layer 1a.
12 are provided. The insulating film 12 is formed on the entire surface of the TFT array substrate 10,
TF as a semiconductor device by eliminating the influence of impurities from
This is for forming T30.
【００７３】絶縁膜１２は先の実施態様と同様に、例え
ば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）な
どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ
ン膜等からなる。ＴＦＴアレイ基板１０と絶縁膜１２の
間には遮光性の金属からなる遮光膜１１ａが設けてあ
る。遮光膜１１ａは、平面的にはデータ線６ａ、走査線
３ａ及び容量電極４０３ａ，４０３ｂ，４０４ａ，４０
４ｂと重畳して、各画素電極の縦横の境界に沿って設け
てある。遮光膜１１ａはコンタクトホールＳＣＮＴを介
して容量電極４０４ａに接続されており、固定電位の容
量電極４０４ａを固定電位に保って表示画面の安定性を
確保している。このように遮光膜１１ａを配置すること
により、画素領域の表面部から入射した光がＴＦＴアレ
イ基板１０の底面で反射して戻ってきた光を遮蔽するこ
とができる。The insulating film 12 is made of, for example, NSG (non-doped silicate glass), PSG
(Phosphorus silicate glass), high insulating glass such as BSG (boron silicate glass), BPSG (boron phosphor silicate glass), or a silicon oxide film, a silicon nitride film, or the like. A light-shielding film 11a made of a light-shielding metal is provided between the TFT array substrate 10 and the insulating film 12. The light-shielding film 11a is composed of a data line 6a, a scanning line 3a, and capacitance electrodes 403a, 403b, 404a, 40 in plan view.
4b, and is provided along the vertical and horizontal boundaries of each pixel electrode. The light-shielding film 11a is connected to the capacitor electrode 404a through the contact hole SCNT, and maintains the fixed potential of the capacitor electrode 404a at a fixed potential to secure the stability of the display screen. By arranging the light-shielding film 11a in this manner, it is possible to shield light that has entered from the surface portion of the pixel region and that has been reflected by the bottom surface of the TFT array substrate 10 and returned.
【００７４】画素スイッチング用のＴＦＴ３０も先の実
施態様と同様に、ＬＤＤ（LightlyDoped Drain）構造を
有している。The pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure as in the previous embodiment.
【００７５】本実施形態では、ＴＦＴ３０をＴＦＴ３０
の直上で上側から覆うように、しかもＴＦＴ３０近傍で
幅広にＡｌ等の遮光性の金属薄膜からなる固定電位及び
画素電位の容量電極が形成されているので、半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
光の入射を効果的に防ぐことが出来る。In the present embodiment, the TFT 30 is replaced with the TFT 30
A fixed potential and a pixel potential capacitance electrode made of a light-shielding metal thin film such as Al is formed so as to cover from above and directly above the TFT 30 and so as to cover the semiconductor layer 1.
It is possible to effectively prevent light from entering the channel region 1a 'and the LDD regions 1b and 1c.
【００７６】走査線３ａ、ゲート絶縁膜２及び絶縁膜１
２の上には、層間絶縁膜３１１が形成されており、層間
絶縁膜３１１にはコンタクトホールＡＣＮＴ及びコンタ
クトホールＢＣＮＴが各々形成されている。コンタクト
ホールＡＣＮＴはデータ線６ａと半導体層１ａの高濃度
ソース領域１ｄを接続するものであり、コンタクトホー
ルＢＣＮＴは容量電極４０３ａと半導体層１ａの高濃度
ドレイン領域１ｅを接続するものである。Scanning line 3a, gate insulating film 2 and insulating film 1
2, an interlayer insulating film 311 is formed, and a contact hole ACNT and a contact hole BCNT are formed in the interlayer insulating film 311 respectively. The contact hole ACNT connects the data line 6a to the high-concentration source region 1d of the semiconductor layer 1a, and the contact hole BCNT connects the capacitor electrode 403a to the high-concentration drain region 1e of the semiconductor layer 1a.
【００７７】層間絶縁膜３１１の上には、画素電位の容
量電極４０３ａが形成されている。容量電極４０３ａの
上には絶縁膜４０１を介して固定電位の容量電極４０４
ａが形成されている。固定電位の容量電極４０４ａ及び
絶縁膜４０１の上には、層間絶縁膜３１２が形成されて
おり、層間絶縁膜３１２には先のコンタクトホールＡＣ
ＮＴが形成されている。層間絶縁膜３１２の上にはデー
タ線６ａが形成されている。データ線６ａは好ましくは
不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｄのうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド等から構成する。A capacitor electrode 403a for pixel potential is formed on the interlayer insulating film 311. A fixed potential capacitor electrode 404 is formed on the capacitor electrode 403a via an insulating film 401.
a is formed. An interlayer insulating film 312 is formed on the fixed potential capacitor electrode 404 a and the insulating film 401, and the contact hole AC
NT is formed. The data line 6a is formed on the interlayer insulating film 312. The data line 6a is preferably made of an opaque refractory metal such as Ti, Cr, W, Ta, or Mo.
And at least one of Pd and Pd.
【００７８】データ線６ａ及び層間絶縁膜３１２の上に
は、絶縁膜７が形成されており、絶縁膜７の上には画素
電極９ａ又は配向膜１６が形成されている。このように
すれば、データ線６ａと画素電位の容量電極４０３ａと
の間に固定電位の容量電極４０４ａが存在するため、デ
ータ線６ａと画素電位の容量電極４０３ａが容量カップ
リングによりお互いに影響されることはない。次に、図
７に図５の線Ｘ−Ｘ’に沿ったコンタクトホールＣＣＮ
Ｔを含む断面構造の主要部分を示す。図７においては、
コンタクトホールＣＣＮＴを介して先に説明したとお
り、固定電位の容量電極４０４ａと固定電位の容量電極
４０３ｂが接続されている様子を示している。ＴＦＴ３
０を横切る部分では、ゲート絶縁膜２に覆われた半導体
層１ａが示されており、さらにその上方にはデータ線６
ａが配置されている。次に、図８に図５の線Ｙ−Ｙ’に
沿った断面構造を示す。線Ｙ−Ｙ’に沿った断面にはコ
ンタクトホールは配置されておらず、走査線３ａと、固
定電位の容量電極４０３ｂ及び画素電位の容量電極４０
４ｂが絶縁膜を挟んで積層配置されている様子が示され
ている。このようにすれば、画素電位の容量電極４０４
ｂ走査線３ａとの間に固定電位の容量電極４０３ｂが存
在するため、走査線３ａと画素電位の容量電極４０４ｂ
が容量カップリングによりお互いに影響されることはな
い。最後に、図９に図５の線Ｚ−Ｚ’に沿ったコンタク
トホールＢＣＮＴ、コンタクトホールＤＣＮＴ及びコン
タクトホールＩＣＮＴを含む断面構造の主要部分を示
す。図９では、コンタクトホールＢＣＮＴを介して半導
体層の高濃度ドレイン領域１ｅと画素電位の容量電極４
０３ａが接続されており、画素電位の容量電極４０３ａ
はコンタクトホールＤＣＮＴを介して画素電位の容量電
極４０４ｂに接続されている様子が示されている。さら
に、画素電位の容量電極４０４ｂはコンタクトホールＩ
ＣＮＴを介してＴＦＴに対応する画素電極９ａに接続さ
れている。画素電位の容量電極４０３ａと固定電位の容
量電極４０３ｂの間、及び画素電位の容量電極４０４ａ
と固定電位の容量電極４０４ｂの間には、それぞれ絶縁
膜４０１が形成されており、蓄積容量７０−３を形成し
ている。このように構成された電気光学装置用素子基板
と対向基板とを微小間隔を保って貼り合わせ、空間に液
晶層を挟んで液晶表示用パネルとする。以上のように本
実施の形態では、容量電極４０３ａ、容量電極４０４ａ
並びに容量電極４０３ｂ、容量電極４０４ｂをいずれも
ＴＦＴ近傍で幅広に、かつ画素電極の隅部を斜めに覆う
ように形成してあるので、画素電極方向からの進入光、
特に画素電極の隅部からＴＦＴ方向に斜めに進入してく
る光を遮蔽することができる。そして画素電極の隅部の
ＴＦＴ近傍で幅広に拡張された容量線の部分に画素電極
用のコンタクトホールを設けたので、画素電極の開口部
を広く活用することができる。An insulating film 7 is formed on the data line 6a and the interlayer insulating film 312, and a pixel electrode 9a or an alignment film 16 is formed on the insulating film 7. In this case, since the fixed potential capacitor electrode 404a exists between the data line 6a and the pixel potential capacitor electrode 403a, the data line 6a and the pixel potential capacitor electrode 403a are influenced by each other by the capacitive coupling. Never. Next, FIG. 7 shows a contact hole CCN along a line XX ′ in FIG.
The main part of the sectional structure including T is shown. In FIG.
As described above, the state where the fixed potential capacitor electrode 404a and the fixed potential capacitor electrode 403b are connected via the contact hole CCNT is shown. TFT3
0, the semiconductor layer 1a covered with the gate insulating film 2 is shown, and further above the data line 6 is shown.
a is arranged. Next, FIG. 8 shows a cross-sectional structure along a line YY ′ in FIG. No contact hole is provided in the cross section along the line YY ′, and the scanning line 3a, the fixed potential capacitor electrode 403b, and the pixel potential capacitor electrode 40
4b shows a state in which the layers 4b are stacked with an insulating film interposed therebetween. By doing so, the capacitance electrode 404 of the pixel potential
Since the fixed potential capacitor electrode 403b exists between the scanning line 3a and the scanning line 3a, the scanning electrode 3a and the pixel potential capacitor electrode 404b
Are not affected by the capacitive coupling. Finally, FIG. 9 shows a main part of a cross-sectional structure including the contact hole BCNT, the contact hole DCNT, and the contact hole ICNT along the line ZZ ′ in FIG. In FIG. 9, the high-concentration drain region 1e of the semiconductor layer and the capacitor electrode 4 of the pixel potential are connected via the contact hole BCNT.
03a is connected to the capacitor electrode 403a of the pixel potential.
Indicates a state in which the pixel electrode is connected to the capacitor electrode 404b of the pixel potential via the contact hole DCNT. Further, the capacitor electrode 404b of the pixel potential is connected to the contact hole I
It is connected to the pixel electrode 9a corresponding to the TFT via the CNT. Between the pixel potential capacitor electrode 403a and the fixed potential capacitor electrode 403b, and between the pixel potential capacitor electrode 404a
An insulating film 401 is formed between the capacitor electrode 404b and the fixed potential capacitor electrode 404b, thereby forming a storage capacitor 70-3. The element substrate for an electro-optical device and the opposing substrate thus configured are attached to each other with a small gap therebetween to form a liquid crystal display panel with a liquid crystal layer interposed therebetween. As described above, in this embodiment, the capacitor electrode 403a and the capacitor electrode 404a
In addition, since both the capacitor electrode 403b and the capacitor electrode 404b are formed wide in the vicinity of the TFT and obliquely cover the corners of the pixel electrode, light entering from the pixel electrode direction,
In particular, light entering obliquely in the direction of the TFT from the corner of the pixel electrode can be shielded. Since the contact hole for the pixel electrode is provided in the portion of the capacitor line which is widened near the TFT at the corner of the pixel electrode, the opening of the pixel electrode can be widely used.
【００７９】（第４の実施形態）図１０と図１１は、本
発明の第４の実施形態の電気光学装置用素子基板の構造
を示す図である。図１０は一つの画素電極９ａの隅部に
ＴＦＴ３０が設けられ、画素電極９ａの周囲にデータ線
６ａ、走査線３ａが形成された、本発明の電気光学装置
用素子基板の一部分を拡大して示した平面図である。図
１１は図１０の線Ｄ−Ｄ’に沿った断面図を示す。(Fourth Embodiment) FIGS. 10 and 11 are views showing the structure of an element substrate for an electro-optical device according to a fourth embodiment of the present invention. FIG. 10 is an enlarged view of a part of an element substrate for an electro-optical device according to the present invention, in which a TFT 30 is provided at a corner of one pixel electrode 9a, and a data line 6a and a scanning line 3a are formed around the pixel electrode 9a. It is the top view shown. FIG. 11 shows a cross-sectional view along the line DD ′ in FIG.
【００８０】本実施形態は、先に示した第２の実施形態
と同様に画素電極の隅部の遮光はデータ線をＴＦＴ近傍
で幅広に形成して遮光膜としたものである。本第４の実
施形態が先の第２の実施形態と異なる点は、容量配線が
走査線に沿って並列して形成されている点である。In the present embodiment, as in the second embodiment described above, the light shielding at the corners of the pixel electrodes is formed by forming the data line wide near the TFT to form a light shielding film. The fourth embodiment is different from the second embodiment in that the capacitance lines are formed in parallel along the scanning lines.
【００８１】先ず、図１０に基づいて、本発明の電気光
学装置用素子基板１００の画素部（画像表示領域）内の
平面構造について詳細に説明する。First, the planar structure in the pixel portion (image display area) of the electro-optical device element substrate 100 of the present invention will be described in detail with reference to FIG.
【００８２】図１０に示すように、本実施形態の電気光
学装置用素子基板１００は、ＴＦＴアレイ基板上の画素
部内に、マトリクス状に複数の透明な画素電極９ａ（鎖
線部９ａ’により輪郭が示されている）が設けられてお
り、画素電極９ａの縦横の境界に沿って各々データ線６
ａ、走査線３ａが設けられている。また、走査線３ａと
平行して容量線３００が設けられている。データ線６ａ
に沿った各画素電極９ａの隅部には、画素電極９ａをス
イッチング制御するための画素スイッチング用のＴＦＴ
３０が設けられている。As shown in FIG. 10, the element substrate 100 for an electro-optical device according to the present embodiment has a plurality of transparent pixel electrodes 9a (having a contour formed by a chain line portion 9a ') arranged in a matrix in a pixel portion on a TFT array substrate. (Shown) are provided, and the data lines 6 are respectively arranged along the vertical and horizontal boundaries of the pixel electrode 9a.
a, a scanning line 3a is provided. Further, a capacitance line 300 is provided in parallel with the scanning line 3a. Data line 6a
A pixel switching TFT for controlling switching of the pixel electrode 9a is provided at a corner of each pixel electrode 9a along
30 are provided.
【００８３】データ線６ａは、コンタクトホール８２を
介して後述の半導体層１ａの高濃度ソース領域１ｄに電
気的に接続されており、画素電極９ａは、走査線３ａに
沿った辺に設けられたコンタクトホール８４を介して後
述のドレイン電極３０２に電気的に接続されている。ま
た、半導体層１ａのうちチャネル領域１ａ’（図１中左
上りの斜線の領域）に対向するように走査線３ａが配置
されており、走査線３ａはゲート電極としても機能す
る。The data line 6a is electrically connected to a high-concentration source region 1d of the semiconductor layer 1a described later via a contact hole 82, and the pixel electrode 9a is provided on a side along the scanning line 3a. It is electrically connected to a drain electrode 302 described later via a contact hole 84. In addition, the scanning line 3a is arranged so as to face the channel region 1a '(the diagonally shaded region ascending left in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
【００８４】容量線３００は、走査線３ａに平行して画
素電極９ａの境界に沿って紙面左右方向、及びデータ線
６ａと交差する箇所からデータ線６ａに沿って紙面で上
方向に突出した突出部（即ち、平面的に見て、データ線
６ａに重なって延設された領域）が設けられている。容
量線３００は、絶縁膜を介して対向配置された走査線３
ａに平行にほぼ直線状に伸びるドレイン電極３０２とデ
ータ線沿いに延びるドレイン電極３０２の紙面上方に突
出した部分（図中細線で示されている）とともに、蓄積
容量７０を形成している。The capacitance line 300 is projected in parallel with the scanning line 3a along the boundary of the pixel electrode 9a in the left-right direction on the paper and from the intersection with the data line 6a upwardly on the paper along the data line 6a. (That is, a region that extends in a plane and overlaps the data line 6a). The capacitance line 300 is connected to the scanning line 3 that is disposed to face the opposite side via the insulating film.
The storage capacitor 70 is formed together with the drain electrode 302 extending substantially linearly in parallel with a and the portion (shown by a thin line in the drawing) of the drain electrode 302 extending along the data line and protruding above the paper surface.
【００８５】ドレイン電極３０２は、データ線６ａと交
差する箇所からデータ線６ａに沿って紙面で上方向に突
出した突出部（即ち、平面的に見て、データ線６ａに重
なって延設された領域）を形成している。そしてゲート
絶縁膜２を介して容量線３００と対向配置され、蓄積容
量７０を形成している。The drain electrode 302 extends upward from the intersection with the data line 6a on the paper along the data line 6a (ie, extends so as to overlap the data line 6a in plan view). Region). The storage capacitor 70 is formed so as to face the capacitor line 300 with the gate insulating film 2 interposed therebetween.
【００８６】次に、図１１に基づいて、電気光学装置用
素子基板１００の画素部内の断面構造について説明す
る。電気光学装置用素子基板１００は、光透過性の例え
ばガラス基板や石英基板からなるＴＦＴアレイ基板１０
を備えており、ＴＦＴアレイ基板１０には、遮光膜４２
０、画素電極９ａ及び画素電極９ａをスイッチング制御
するための画素スイッチング用のＴＦＴ３０が設けられ
ている。画素電極９ａの上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン
・オキサイド膜）などの透明導電性膜からなる。また配
向膜１６は例えば、ポリイミド膜などの有機膜からな
る。Next, the sectional structure in the pixel portion of the element substrate 100 for an electro-optical device will be described with reference to FIG. The electro-optical device element substrate 100 is a light-transmissive TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate.
The light shielding film 42 is provided on the TFT array substrate 10.
0, a pixel electrode 9a, and a pixel switching TFT 30 for switching control of the pixel electrode 9a are provided. On the upper side of the pixel electrode 9a, an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided.
The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO film (indium tin oxide film). The alignment film 16 is made of, for example, an organic film such as a polyimide film.
【００８７】このように構成された電気光学装置用素子
基板１００の画素電極９ａと対向電極（図示省略）とが
対面するように配置し、左記の実施形態と同様に、ＴＦ
Ｔアレイ基板１０と対向基板との間には、シール材（図
示を省略）により囲まれた空間に液晶が封入され、液晶
層５０が形成される。The pixel electrode 9a and the counter electrode (not shown) of the electro-optical device element substrate 100 thus configured are arranged so as to face each other.
Liquid crystal is sealed in a space surrounded by a sealing material (not shown) between the T array substrate 10 and the counter substrate, and a liquid crystal layer 50 is formed.
【００８８】ＴＦＴアレイ基板１０には、図１１に示す
ように、各画素電極９ａに対応する位置に、各画素電極
９ａをスイッチング制御するための画素スイッチング用
のＴＦＴ３０が設けられている。As shown in FIG. 11, the TFT array substrate 10 is provided with a pixel switching TFT 30 for controlling the switching of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
【００８９】さらに詳細に説明すると、ＴＦＴアレイ基
板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）
１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基
板１０の全面に形成されており、ＴＦＴアレイ基板１０
からの不純物の影響を排除して半導体素子としてのＴＦ
Ｔ３０を形成するためのものである。More specifically, an insulating film (insulator layer) is provided between the TFT array substrate 10 and the semiconductor layer 1a.
12 are provided. The insulating film 12 is formed on the entire surface of the TFT array substrate 10,
TF as a semiconductor device by eliminating the influence of impurities from
This is for forming T30.
【００９０】絶縁膜１２は先の実施形態と同様に、高絶
縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等か
らなる。ＴＦＴアレイ基板１０と絶縁膜１２の間には遮
光性の金属からなる遮光膜４２０が設けてある。遮光膜
４２０は、平面的にはデータ線６ａ、走査線３ａ及び容
量線３００と重畳して、各画素電極の縦横の境界に沿っ
て設けてある。このように遮光膜４２０を配置すること
により、画素領域の表面部から入射した光がＴＦＴアレ
イ基板１０の底面で反射して戻ってきた光を遮蔽するこ
とができる。The insulating film 12 is made of a highly insulating glass, a silicon oxide film, a silicon nitride film or the like as in the previous embodiment. A light-shielding film 420 made of a light-shielding metal is provided between the TFT array substrate 10 and the insulating film 12. The light-shielding film 420 is provided along the vertical and horizontal boundaries of each pixel electrode so as to overlap with the data lines 6a, the scanning lines 3a, and the capacitor lines 300 in plan view. By arranging the light-shielding film 420 in this manner, it is possible to shield light that has entered from the surface portion of the pixel region and is reflected by the bottom surface of the TFT array substrate 10 and returned.
【００９１】画素スイッチング用のＴＦＴ３０も先の実
施態様と同様に、ＬＤＤ（LightlyDoped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、コンタクトホール
８４を介して複数の画素電極９ａのうちの対応する一つ
が接続されている。The pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure similarly to the previous embodiment, and has a scanning line 3a and a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a. Channel area 1
a ', gate insulating film 2 for insulating scanning line 3a from semiconductor layer 1a, data line 6a, low-concentration source region (source-side LDD region) 1b and low-concentration drain region (drain-side LDD region) 1c of semiconductor layer 1a , A high concentration source region 1d and a high concentration drain region 1e of the semiconductor layer 1a. A corresponding one of the plurality of pixel electrodes 9a is connected to the high-concentration drain region 1e via a contact hole 84.
【００９２】本実施形態では、ＴＦＴ３０をＴＦＴ３０
の直上で上側から覆うように、しかもＴＦＴ３０近傍で
幅広にＡｌ等の遮光性の金属薄膜からなるデータ線６ａ
が形成されているので、半導体層１ａのチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃへの光の入射を効果的に
防ぐことが出来る。In this embodiment, the TFT 30 is replaced with the TFT 30
The data line 6a made of a light-shielding metal thin film of Al or the like so as to cover from the upper side directly above the TFT and in the vicinity of the TFT 30.
Is formed, the channel region 1 of the semiconductor layer 1a is formed.
It is possible to effectively prevent light from entering the a ′ and the LDD regions 1b and 1c.
【００９３】走査線３ａ、ゲート絶縁膜２、容量線３０
０及び絶縁膜１２の上には、層間絶縁膜４が形成されて
おり、層間絶縁膜４にはコンタクトホール８２及びコン
タクトホール８４が各々形成されている。The scanning line 3a, the gate insulating film 2, the capacitance line 30
The interlayer insulating film 4 is formed on the insulating film 12 and the insulating film 12, and a contact hole 82 and a contact hole 84 are formed in the interlayer insulating film 4, respectively.
【００９４】層間絶縁膜４の上には、データ線６ａが形
成されている。データ線６ａは好ましくは不透明な高融
点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのう
ちの少なくとも一つを含む、金属単体、合金、金属シリ
サイド等から構成する。The data line 6a is formed on the interlayer insulating film 4. The data line 6a is preferably made of a simple metal, alloy, metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pd, which are opaque high-melting metals.
【００９５】データ線６ａ及び層間絶縁膜４の上には、
絶縁膜７が形成されており、絶縁膜７の上には画素電極
９ａ又は配向膜１６が形成されている。このように構成
された電気光学装置用素子基板と対向基板とを微小間隔
を保って貼り合わせ、空間に液晶層を挟んで液晶表示用
パネルとする。以上のように本実施の形態では、データ
線６ａをＴＦＴ近傍で平面上幅広に構成し、しかも画素
の隅部を覆うように斜めに幅広に構成したので、画素領
域の開口部、特に画素の隅部からＴＦＴに向かって斜め
方向に進入する光を効果的に遮蔽することができる。そ
の結果、ＴＦＴに光リーク電流が発生することもなく、
ＴＦＴのスイッチング特性が変化することもないので、
安定した鮮明な表示画面が得られる。On the data line 6a and the interlayer insulating film 4,
An insulating film 7 is formed, and a pixel electrode 9 a or an alignment film 16 is formed on the insulating film 7. The element substrate for an electro-optical device and the opposing substrate thus configured are attached to each other with a small gap therebetween to form a liquid crystal display panel with a liquid crystal layer interposed therebetween. As described above, in the present embodiment, the data line 6a is configured to be wide on a plane in the vicinity of the TFT, and is formed obliquely wide so as to cover the corner of the pixel. Light entering obliquely from the corners toward the TFT can be effectively shielded. As a result, no light leakage current occurs in the TFT,
Since the switching characteristics of the TFT do not change,
A stable and clear display screen can be obtained.
【００９６】（第５の実施形態）図１２と図１３は本発
明の第５の実施形態の電気光学装置用素子基板の構造を
示す図であり、図１２は一つの画素電極９ａの隅部にＴ
ＦＴ３０が設けられ、画素電極９ａの周囲にデータ線６
ａ、走査線３ａが形成された、本発明の第５の実施形態
の電気光学装置用素子基板の一部分を拡大して示した平
面図である。図１３は図１２の線Ｅ−Ｅ’に沿った断面
図を示す。本第５の実施形態が先の第１から第４の実施
形態と異なる点は、断面構造においてＴＦＴ３０直上の
データ線６ａより上部の液晶層５０側に新たな遮光膜４
２１を設け、該遮光膜４２１によって画素電極の隅部の
遮蔽を行っている点である。(Fifth Embodiment) FIGS. 12 and 13 are views showing the structure of an element substrate for an electro-optical device according to a fifth embodiment of the present invention. FIG. 12 shows a corner portion of one pixel electrode 9a. To T
An FT 30 is provided, and a data line 6 is provided around the pixel electrode 9a.
FIG. 9A is an enlarged plan view showing a part of an electro-optical device element substrate according to a fifth embodiment of the present invention, on which scanning lines 3a are formed. FIG. 13 shows a cross-sectional view along line EE ′ of FIG. The fifth embodiment is different from the first to fourth embodiments in that a new light shielding film 4 is provided on the liquid crystal layer 50 side above the data line 6a immediately above the TFT 30 in the sectional structure.
21 is provided, and the light shielding film 421 shields the corners of the pixel electrodes.
【００９７】先ず、図１２に基づいて、本発明の電気光
学装置用素子基板１００の画素部（画像表示領域）内の
平面構造について詳細に説明する。First, a planar structure in a pixel portion (image display area) of the element substrate 100 for an electro-optical device according to the present invention will be described in detail with reference to FIG.
【００９８】図１２に示すように、電気光学装置用素子
基板１００は、ＴＦＴアレイ基板上の画素部内に、マト
リクス状に複数の透明な画素電極９ａ（鎖線部９ａ’に
より輪郭が示されている）が設けられており、画素電極
９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３
ａが設けられている。また、走査線３ａと平行して容量
線３００が設けられている。データ線６ａに沿った各画
素電極９ａの隅部には、画素電極９ａをスイッチング制
御するための画素スイッチング用のＴＦＴ３０が設けら
れている。As shown in FIG. 12, the electro-optical device element substrate 100 has a plurality of transparent pixel electrodes 9a (indicated by chain lines 9a ') in a matrix in a pixel portion on a TFT array substrate. ) Are provided, and the data line 6a and the scanning line 3 are respectively provided along the vertical and horizontal boundaries of the pixel electrode 9a.
a is provided. Further, a capacitance line 300 is provided in parallel with the scanning line 3a. A pixel switching TFT 30 for controlling switching of the pixel electrode 9a is provided at a corner of each pixel electrode 9a along the data line 6a.
【００９９】データ線６ａは、コンタクトホール８２を
介して半導体層１ａの高濃度ソース領域１ｄに電気的に
接続されており、画素電極９ａは、画素電極９ａの走査
線３ａに沿った辺に設けられたコンタクトホール８４を
介してドレイン電極３０２に電気的に接続されている。
また、半導体層１ａのうちチャネル領域１ａ’（図１中
左上りの斜線の領域）に対向するように走査線３ａが配
置されており、走査線３ａはゲート電極としても機能す
る。The data line 6a is electrically connected to the high-concentration source region 1d of the semiconductor layer 1a via the contact hole 82, and the pixel electrode 9a is provided on the side of the pixel electrode 9a along the scanning line 3a. The contact hole 84 is electrically connected to the drain electrode 302.
In addition, the scanning line 3a is arranged so as to face the channel region 1a '(the diagonally shaded region ascending left in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
【０１００】容量線３００は、走査線３ａに平行して画
素電極９ａの境界に沿って紙面左右方向に伸び、さらに
データ線６ａと交差する箇所からデータ線６ａに沿って
紙面で上方向に突出した突出部（即ち、平面的に見て、
データ線６ａに重なって延設された領域）が設けられて
いる。容量線３００は、絶縁膜を介して対向配置された
走査線３ａに平行にほぼ直線状に伸びるドレイン電極３
０２とデータ線沿いに延びるドレイン電極３０２の紙面
上方に突出した部分（図中細線で示されている）ととも
に、蓄積容量７０を形成している。画素電極９ａの中心
部及び画素電極９ａの走査線３ａに沿った辺に設けられ
たコンタクトホール８４を除いた部分、すなわち画素電
極９ａの隅部、走査線３ａ及びデーター線６ａの部分に
は、遮光膜４２１が設けてある（図中波線で輪郭を示し
ている）。遮光膜４２１は各画素の開口領域を狭めない
ように画素の隅部を斜めに覆うように形成する。また、
コンタクトホール形成部は避けて形成する。遮光膜４２
１は後述のようにＴＦＴ３０直上のデータ線６ａより上
方の液晶層に近い位置に設ける。The capacitance line 300 extends in the horizontal direction of the drawing along the boundary of the pixel electrode 9a in parallel with the scanning line 3a, and further projects upward from the intersection with the data line 6a on the drawing along the data line 6a. Projection (that is, in plan view,
An area extending over the data line 6a) is provided. The capacitance line 300 is a drain electrode 3 that extends substantially linearly in parallel with the scanning line 3a that is opposed to the other via the insulating film.
02 and a portion of the drain electrode 302 extending along the data line (shown by a thin line in the drawing) projecting above the paper surface, form a storage capacitor 70. A portion excluding a contact hole 84 provided at a center portion of the pixel electrode 9a and a side along the scanning line 3a of the pixel electrode 9a, that is, a corner portion of the pixel electrode 9a, a portion of the scanning line 3a, and a portion of the data line 6a, A light-shielding film 421 is provided (the outline is indicated by a dashed line in the figure). The light-shielding film 421 is formed so as to obliquely cover the corner of the pixel so as not to narrow the opening area of each pixel. Also,
The contact hole formation part is formed avoiding. Light shielding film 42
1 is provided at a position near the liquid crystal layer above the data line 6a immediately above the TFT 30 as described later.
【０１０１】この新たに設けた遮光膜４２１によって紙
面垂直方向から入射する光、特に画素電極９ａの隅部か
らＴＦＴに向かって斜め方向に進入する光を効果的に遮
蔽することができ、ＴＦＴでの光リーク電流の発生を防
ぐことが可能となる。The newly provided light-shielding film 421 can effectively shield light incident from the direction perpendicular to the sheet of paper, particularly light entering obliquely from the corner of the pixel electrode 9a toward the TFT. Can be prevented from occurring.
【０１０２】次に、図１３に基づいて、電気光学装置用
素子基板１００の画素部内の断面構造について説明す
る。先の実施形態と同様に、本実施形態の電気光学装置
用素子基板１００は光透過性の例えばガラス基板や石英
基板からなるＴＦＴアレイ基板１０を備えており、ＴＦ
Ｔアレイ基板１０には、遮光膜４２０、画素電極９ａ及
び画素電極９ａをスイッチング制御するための画素スイ
ッチング用のＴＦＴ３０が設けられている。画素電極９
ａの上側には、ラビング処理等の所定の配向処理が施さ
れた配向膜１６が設けられている。Next, a sectional structure in a pixel portion of the element substrate 100 for an electro-optical device will be described with reference to FIG. As in the previous embodiment, the element substrate 100 for an electro-optical device according to the present embodiment includes a light-transmitting TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate.
The T array substrate 10 is provided with a light shielding film 420, a pixel electrode 9a, and a pixel switching TFT 30 for controlling switching of the pixel electrode 9a. Pixel electrode 9
Above a, an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided.
【０１０３】このように構成された電気光学装置用素子
基板１００の画素電極９ａと対向電極（図示省略）とが
対面するように配置し、ＴＦＴアレイ基板１０と対向基
板との間には、シール材（図示を省略）により囲まれた
空間に液晶が封入され、液晶層５０が形成される。The pixel electrode 9a and the counter electrode (not shown) of the electro-optical device element substrate 100 thus configured are arranged so as to face each other, and a seal is provided between the TFT array substrate 10 and the counter substrate. Liquid crystal is sealed in a space surrounded by a material (not shown), and a liquid crystal layer 50 is formed.
【０１０４】ＴＦＴアレイ基板１０には、図１３に示す
ように、各画素電極９ａに対応する位置に、各画素電極
９ａをスイッチング制御するための画素スイッチング用
のＴＦＴ３０が設けられている。As shown in FIG. 13, the TFT array substrate 10 is provided with a pixel switching TFT 30 for controlling the switching of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
【０１０５】ＴＦＴアレイ基板１０と半導体層１ａとの
間には、絶縁膜（絶縁体層）１２が設けられている。絶
縁膜１２は、高絶縁性ガラス又は、酸化シリコン膜、窒
化シリコン膜等からなる。ＴＦＴアレイ基板１０と絶縁
膜１２の間には、先の第３及び第４の実施形態と同様
に、遮光性の金属からなる遮光膜４２０が設けてある。
遮光膜４２０は、平面的にはデータ線６ａ、走査線３ａ
及び容量線３００と重畳して、各画素電極の縦横の境界
み沿って設けてある。このように遮光膜４２０を配置す
ることにより、画素領域の表面部から入射した光がＴＦ
Ｔアレイ基板１０の底面で反射して戻ってきた光を遮蔽
することができる。An insulating film (insulator layer) 12 is provided between the TFT array substrate 10 and the semiconductor layer 1a. The insulating film 12 is made of high insulating glass, a silicon oxide film, a silicon nitride film, or the like. A light-shielding film 420 made of a light-shielding metal is provided between the TFT array substrate 10 and the insulating film 12, as in the third and fourth embodiments.
The light-shielding film 420 includes a data line 6a and a scanning line 3a in plan view.
And are provided along the vertical and horizontal boundaries of each pixel electrode so as to overlap with the capacitor line 300. By arranging the light shielding film 420 in this manner, light incident from the surface portion of the pixel
The light reflected by the bottom surface of the T array substrate 10 and returned can be shielded.
【０１０６】画素スイッチング用のＴＦＴ３０も先の実
施態様と同様に、ＬＤＤ（LightlyDoped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、コンタクトホール
８４を介して複数の画素電極９ａのうちの対応する一つ
が接続されている。The pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure in the same manner as in the previous embodiment, and includes a scanning line 3a and a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a. Channel area 1
a ', gate insulating film 2 for insulating scanning line 3a from semiconductor layer 1a, data line 6a, low-concentration source region (source-side LDD region) 1b and low-concentration drain region (drain-side LDD region) 1c of semiconductor layer 1a , A high concentration source region 1d and a high concentration drain region 1e of the semiconductor layer 1a. A corresponding one of the plurality of pixel electrodes 9a is connected to the high-concentration drain region 1e via a contact hole 84.
【０１０７】本実施形態では、断面構造でＴＦＴ３０直
上のデータ線６ａと液晶層５０との間の位置にＴＦＴ３
０を上側から覆うように遮光性の金属薄膜からなる遮光
膜４２１が形成されているので、半導体層１ａのチャネ
ル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの光の入射を
効果的に防ぐことが出来る。In this embodiment, the TFT 3 is located at a position between the data line 6 a and the liquid crystal layer 50 immediately above the TFT 30 in the sectional structure.
Since the light-shielding film 421 made of a light-shielding metal thin film is formed so as to cover 0 from above, it is possible to effectively prevent light from entering the channel region 1a 'and the LDD regions 1b and 1c of the semiconductor layer 1a. I can do it.
【０１０８】走査線３ａ、ゲート絶縁膜２、容量線３０
０及び絶縁膜１２の上には、層間絶縁膜４が形成されて
おり、層間絶縁膜４にはコンタクトホール８２及びコン
タクトホール８４が各々形成されている。コンタクトホ
ール８２を介してデータ線６ａが半導体層１ａの高濃度
ソース領域１ｄに電気的に接続され、また、コンタクト
ホール８４を介して画素電極９ａが半導体層１ａの高濃
度ドレイン領域１ｅに電気的に接続されている。The scanning line 3a, the gate insulating film 2, the capacitance line 30
The interlayer insulating film 4 is formed on the insulating film 12 and the insulating film 12, and a contact hole 82 and a contact hole 84 are formed in the interlayer insulating film 4, respectively. The data line 6a is electrically connected to the high-concentration source region 1d of the semiconductor layer 1a via the contact hole 82, and the pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact hole 84. It is connected to the.
【０１０９】層間絶縁膜４の上には、データ線６ａが形
成されている。データ線６ａは好ましくは不透明なＡｌ
又はＡｌ合金あるいは高融点金属であるＴｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含
む、金属単体、合金、金属シリサイド等から構成する。The data line 6a is formed on the interlayer insulating film 4. Data line 6a is preferably opaque Al
Or Al alloy or refractory metal Ti, Cr,
It is composed of a simple metal, an alloy, a metal silicide, or the like containing at least one of W, Ta, Mo, and Pd.
【０１１０】データ線６ａ及び層間絶縁膜４の上には、
絶縁膜７に挟まれた遮光膜４２１が形成されており、遮
光膜４２１上の絶縁膜７の上には画素電極９ａ又は配向
膜１６が形成されている。遮光膜４２１は、好ましくは
不透明な金属であるＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｂのうち少なくとも一つの金属単体、合金もしく
は金属シリサイドから構成するのが好ましい。On the data line 6a and the interlayer insulating film 4,
A light-shielding film 421 sandwiched between the insulating films 7 is formed, and the pixel electrode 9a or the alignment film 16 is formed on the insulating film 7 on the light-shielding film 421. The light shielding film 421 is preferably made of an opaque metal such as Al, Ti, Cr, W, Ta, and Mo.
And at least one of Pb and Pb.
【０１１１】このように遮光膜４２１はＴＦＴ３０上の
ＴＦＴ３０と液晶層５０の間の位置に配置する。ＴＦＴ
３０より上の液晶層側に配置することにより、液晶層方
向（紙面の上方向）から入射する光がＴＦＴ３０に当た
らないようにすることができる。また、遮光膜４２１は
平面的に各画素の隅部を覆うように構成されているの
で、各画素の隅部からＴＦＴ３０方向に斜め方向に入射
する光を効果的に遮蔽することが可能となる。このよう
に構成された電気光学装置用素子基板と対向基板とを微
小間隔を保って貼り合わせ、空間に液晶層を挟んで液晶
表示用パネルとする。As described above, the light shielding film 421 is disposed on the TFT 30 at a position between the TFT 30 and the liquid crystal layer 50. TFT
By arranging the liquid crystal layer above the liquid crystal layer 30, light incident from the liquid crystal layer direction (upward on the paper) can be prevented from hitting the TFT 30. In addition, since the light-shielding film 421 is configured to cover the corners of each pixel in a planar manner, it is possible to effectively shield light incident obliquely in the direction of the TFT 30 from the corners of each pixel. . The element substrate for an electro-optical device and the opposing substrate thus configured are attached to each other with a small gap therebetween, and a liquid crystal display panel is formed with a liquid crystal layer interposed in a space.
【０１１２】次に、本発明の電気光学装置用素子基板を
使用した電気光学装置について説明する。Next, an electro-optical device using the electro-optical device element substrate of the present invention will be described.
【０１１３】本発明の電気光学装置用素子基板を使用し
た電気光学装置の例を図１４及び図１５に示す。FIGS. 14 and 15 show an example of an electro-optical device using the element substrate for an electro-optical device according to the present invention.
【０１１４】図１４（ａ）は携帯電話の例を示す斜視図
である。１０００は携帯電話本体を示し、そのうち１０
０１は本発明の電気光学装置用素子基板を使用した液晶
装置である。FIG. 14A is a perspective view showing an example of a mobile phone. 1000 indicates a mobile phone body, of which 10
Reference numeral 01 denotes a liquid crystal device using the element substrate for an electro-optical device of the present invention.
【０１１５】図１４（ｂ）は腕時計型電子機器の例を示
す斜視図である。１１００は時計本体を示し、１１０１
が本発明の電気光学装置用素子基板を使用した液晶装置
である。FIG. 14B is a perspective view showing an example of a wristwatch-type electronic device. Reference numeral 1100 denotes a watch main body 1101
Is a liquid crystal device using the electro-optical device element substrate of the present invention.
【０１１６】図１４（ｃ）はワープロ、パソコン等の携
帯型情報処理装置の例を示す斜視図である。図中１２０
０は情報処理装置を示し、１２００２はキーボード等の
入力部、１２０４は情報処理装置本体、１２０６は本発
明の電気光学装置用素子基板を使用した液晶装置であ
る。FIG. 14C is a perspective view showing an example of a portable information processing device such as a word processor or a personal computer. 120 in the figure
0 denotes an information processing device, 12002 denotes an input unit such as a keyboard, 1204 denotes an information processing device main body, and 1206 denotes a liquid crystal device using the electro-optical device element substrate of the present invention.
【０１１７】これらの電気光学装置に本発明の電気光学
装置用素子基板を使用すれば、画素電極駆動用のスイッ
チング素子であるＴＦＴに対して画素電極の隅部から進
入する光を効果的に遮ることができるので、ＴＦＴのチ
ャネル領域やドレイン領域に光が進入することはなく、
ＴＦＴにリーク電流が発生することもないので、ＴＦＴ
の特性が変化することもなくて、鮮明な画像表示が得ら
れる。他の電気光学装置の例として、本発明の電気光学
装置用素子基板を使用した液晶装置を光変調装置とし
た、投射型表示装置（プロジェクタ）の例を図１５に示
す。本例の投射型表示装置は、システム光軸Ｌに沿って
配置した光源部１７１０、インテグレータレンズ１７２
０、偏光光学素子１７３０から概略構成される偏光照明
装置１７００、偏光照明装置１７００から出射されたＳ
偏光光束を、Ｓ偏光光束反射面１４０１により反射させ
る偏光ビームスプリッタ１４００、偏光ビームスプリッ
タ１４００のＳ偏光反射面１４０１から反射された光の
うち、青色光（Ｂ）の成分を分離するダイクロイックミ
ラー１４１２、分離された青色光（Ｂ）を変調する反射
型液晶光変調装置３００Ｂ、青色光が分離された後の光
束のうち赤色光（Ｒ）の成分を反射させて分離するダイ
クロイックミラー１４１３、分離された赤色光（Ｒ）を
変調する反射型液晶光変調装置１３００Ｒ、ダイクロイ
ックミラー１４１３を透過する残りの緑色光（Ｇ）を変
調する反射型液晶光変調装置１３００Ｇ、３つの反射型
液晶光変調装置１３００Ｂ、１３００Ｒ、１３００Ｇに
て変調された光をダイクロイックミラー１４１２、１４
１３、偏光ビームスプリッタ１４００にて合成し、この
合成光をスクリーン１６００に投射する投射レンズから
なる投射光学系１５００から構成されている。上記３つ
の反射型液晶光変調装置１３００Ｒ、１３００Ｇ、１３
００Ｂには、それぞれ本発明の電気光学装置用素子基板
を使用した液晶装置が使用されている。本発明の電気光
学装置用素子基板を使用することにより、ＴＦＴに近い
画素の隅部からＴＦＴのチャネル部に進入するする光に
よるＴＦＴの光リーク電流の発生を抑制することがで
き、スイッチング特性に優れ、鮮明な画像表示が得られ
る投射型表示装置とすることができる。When the element substrate for an electro-optical device of the present invention is used in these electro-optical devices, light entering from a corner of the pixel electrode to a TFT which is a switching element for driving the pixel electrode is effectively blocked. Light does not enter the channel region or the drain region of the TFT.
Since no leak current is generated in the TFT,
, And a clear image display can be obtained. As another example of an electro-optical device, FIG. 15 shows an example of a projection display device (projector) in which a liquid crystal device using the element substrate for an electro-optical device of the present invention is used as a light modulator. The projection display device of this example includes a light source unit 1710 and an integrator lens 172 arranged along the system optical axis L.
0, a polarized light illuminating device 1700 roughly composed of a polarizing optical element 1730, and S emitted from the polarized light illuminating device 1700.
A polarizing beam splitter 1400 for reflecting the polarized light beam by the S-polarized light beam reflecting surface 1401; The reflective liquid crystal light modulator 300B that modulates the separated blue light (B), the dichroic mirror 1413 that reflects and separates the red light (R) component of the light beam after the blue light is separated, A reflective liquid crystal light modulator 1300R that modulates red light (R), a reflective liquid crystal light modulator 1300G that modulates the remaining green light (G) transmitted through the dichroic mirror 1413, three reflective liquid crystal light modulators 1300B, The light modulated by 1300R and 1300G is converted to dichroic mirrors 1412 and 14
13. A projection optical system 1500 composed of a projection lens that combines the light with a polarization beam splitter 1400 and projects the combined light on a screen 1600. The above three reflective liquid crystal light modulators 1300R, 1300G, and 13
For 00B, a liquid crystal device using the electro-optical device element substrate of the present invention is used. By using the element substrate for an electro-optical device of the present invention, it is possible to suppress the occurrence of light leakage current of the TFT due to light entering the channel portion of the TFT from the corner of the pixel close to the TFT, and to improve the switching characteristics. It is possible to provide a projection type display device which can provide excellent and clear image display.
【０１１８】[0118]
【発明の効果】以上詳細に説明したとおり、本発明によ
ればＴＦＴと画素電極との間の位置に遮光性の金属膜を
設け、しかも該金属膜を画素電極の隅部を覆うように設
けてあるので、画素電極方向からの入射光、特に画素電
極の隅部からＴＦＴ方向に向かって斜め方向に進入して
くる光を効果的に遮蔽することができる。その結果、Ｔ
ＦＴに光リーク電流が発生することもなく、スイッチン
グ素子としてのＴＦＴの特性が変化することもなく、鮮
明な表示画面を得ることができる。As described in detail above, according to the present invention, a light-shielding metal film is provided at a position between a TFT and a pixel electrode, and the metal film is provided so as to cover a corner of the pixel electrode. Therefore, incident light from the pixel electrode direction, particularly light entering obliquely from the corner of the pixel electrode toward the TFT direction can be effectively shielded. As a result, T
A clear display screen can be obtained without generating a light leakage current in the FT and without changing the characteristics of the TFT as a switching element.
【図１】本発明の電気光学装置用素子基板の第１実施形
態の平面構造を示す図である。FIG. 1 is a diagram showing a planar structure of a first embodiment of an element substrate for an electro-optical device according to the present invention.
【図２】図１に示した電気光学装置用素子基板の線Ａ−
Ａ’に沿った断面図である。FIG. 2 shows a line A- of the electro-optical device element substrate shown in FIG.
It is sectional drawing which followed A '.
【図３】本発明の電気光学装置用素子基板の第２実施形
態の平面構造を示す図である。FIG. 3 is a view showing a planar structure of an electro-optical device element substrate according to a second embodiment of the present invention.
【図４】図３に示した電気光学装置用素子基板の線Ｂ−
Ｂ’に沿った断面図である。FIG. 4 is a diagram showing a line B- of the electro-optical device element substrate shown in FIG. 3;
It is sectional drawing which followed B '.
【図５】本発明の電気光学装置用素子基板の第３実施形
態の平面構造を示す図である。FIG. 5 is a diagram showing a planar structure of an electro-optical device element substrate according to a third embodiment of the present invention.
【図６】図５に示した電気光学装置用素子基板の線Ｃ−
Ｃ’に沿った断面図である。FIG. 6 is a view showing a line C- of the electro-optical device element substrate shown in FIG. 5;
It is sectional drawing which followed C '.
【図７】図５に示した電気光学装置用素子基板の線Ｘ−
Ｘ’に沿った断面図である。FIG. 7 shows a line X- of the electro-optical device element substrate shown in FIG.
It is sectional drawing along X '.
【図８】図５に示した電気光学装置用素子基板の線Ｙ−
Ｙ’に沿った断面図である。8 is a diagram showing a line Y- of the electro-optical device element substrate shown in FIG.
It is sectional drawing which followed Y '.
【図９】図５に示した電気光学装置用素子基板の線Ｚ−
Ｚ’に沿った断面図である。9 is a view showing a line Z- of the element substrate for the electro-optical device shown in FIG.
It is sectional drawing along Z '.
【図１０】本発明の電気光学装置用素子基板の第４実施
形態の平面構造を示す図である。FIG. 10 is a diagram illustrating a planar structure of an element substrate for an electro-optical device according to a fourth embodiment of the invention.
【図１１】図１０に示した電気光学装置用素子基板の線
Ｄ−Ｄ’に沿った断面図である。11 is a cross-sectional view of the electro-optical device element substrate shown in FIG. 10 taken along line DD ′.
【図１２】本発明の電気光学装置用素子基板の第５実施
形態の平面構造を示す図である。FIG. 12 is a diagram illustrating a planar structure of an electro-optical device element substrate according to a fifth embodiment of the present invention.
【図１３】図１２に示した電気光学装置用素子基板の線
Ｅ−Ｅ’に沿った断面図である。13 is a cross-sectional view of the electro-optical device element substrate shown in FIG. 12, taken along line EE ′.
【図１４】本発明の電気光学装置用素子基板を使用した
電気光学装置の一例を示す図である。FIG. 14 is a diagram illustrating an example of an electro-optical device using the element substrate for an electro-optical device according to the invention.
【図１５】本発明の電気光学装置用素子基板を使用した
電気光学装置の他の例を示す図である。FIG. 15 is a view showing another example of an electro-optical device using the electro-optical device element substrate of the present invention.
【図１６】従来の、電気光学装置用素子基板の平面構造
を示す図である。FIG. 16 is a diagram showing a planar structure of a conventional element substrate for an electro-optical device.
【図１７】図１６に示す従来の電気光学装置用素子基板
の、線Ｐ−Ｐ’に沿った断面図である。17 is a cross-sectional view of the conventional electro-optical device element substrate shown in FIG. 16, taken along line PP ′.
１ａ・・・半導体層 １ａ’・・・チャネル領域 １ｂ・・・低濃度ソース領域 １ｃ・・・低濃度ドレイン領域 １ｄ・・・高濃度ソース領域 １ｅ・・・高濃度ドレイン領域 ３ａ・・・走査線 ６ａ・・・データ線 ９ａ・・・画素電極 １０…ＴＦＴアレイ基板 １１ａ・・・遮光膜 １６・・・配向膜 ３０・・・ＴＦＴ ５０・・・液晶層 ７０・・・蓄積容量 ８１，８２，８３，８４，ＡＣＮＴ，ＢＣＮＴ，ＣＣＮ
Ｔ，ＤＣＮＴ，ＩＣＯＮＴ・・・コンタクトホール １００・・・電気光学装置用素子基板 ３００・・・容量線 ４２０，４２１・・・遮光膜1a: semiconductor layer 1a ': channel region 1b: low-concentration source region 1c: low-concentration drain region 1d: high-concentration source region 1e: high-concentration drain region 3a: scanning Line 6a Data line 9a Pixel electrode 10 TFT array substrate 11a Light shielding film 16 Alignment film 30 TFT 50 Liquid crystal layer 70 Storage capacitors 81, 82 , 83,84, ACNT, BCNT, CCN
T, DCNT, ICONT: Contact hole 100: Element substrate for electro-optical device 300: Capacitance line 420, 421: Light shielding film
フロントページの続き Ｆターム(参考） 2H091 FA35Y FB08 FC10 FC26 FD04 FD22 GA13 LA03 LA11 LA12 2H092 JA26 JA29 JA38 JA42 JA46 JB13 JB23 JB32 JB33 JB38 JB54 JB57 JB63 JB69 KA04 KA07 KA16 KA18 KB14 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA35 MA37 MA41 NA22 PA09 5C094 AA02 AA16 AA25 BA03 BA43 CA19 EA04 EA07 ED15 Continued on the front page F term (reference) 2H091 FA35Y FB08 FC10 FC26 FD04 FD22 GA13 LA03 LA11 LA12 2H092 JA26 JA29 JA38 JA42 JA46 JB13 JB23 JB32 JB33 JB38 JB54 JB57 JB63 JB69 KA04 KA07 KA16 KA18 MA18 MA05 MA05 MA05 MA41 NA22 PA09 5C094 AA02 AA16 AA25 BA03 BA43 CA19 EA04 EA07 ED15
Claims (9)
の走査線及び複数のデータ線と、前記走査線とデータ線
に接続されたトランジスタと、前記トランジスタに接続
された画素電極とを有する電気光学装置用素子基板であ
って、前記トランジスタと画素電極との間に積層された
遮光膜の平面投影した幅を該トランジスタ近傍で幅広に
して、画素電極の隅部を遮蔽するように構成したことを
特徴とする電気光学装置用素子基板。1. An electric device comprising: a plurality of scanning lines and a plurality of data lines formed in a matrix on a substrate; a transistor connected to the scanning line and the data line; and a pixel electrode connected to the transistor. An optical device element substrate, wherein a planar projection width of a light-shielding film laminated between the transistor and the pixel electrode is increased in the vicinity of the transistor to shield a corner of the pixel electrode. An element substrate for an electro-optical device, comprising:
成した遮光膜が、容量線であることを特徴とする請求項
１に記載の電気光学装置用素子基板。2. The element substrate for an electro-optical device according to claim 1, wherein the light shielding film configured to shield a corner of the pixel electrode is a capacitance line.
おいて、走査線と重畳して配置されていることを特徴と
する請求項２に記載の電気光学装置用素子基板。3. The element substrate for an electro-optical device according to claim 2, wherein the capacitance line is arranged so as to overlap a scanning line in a planar structure of the element substrate.
おいて、走査線と平行に配置されていることを特徴とす
る請求項２に記載の電気光学装置用素子基板。4. The element substrate for an electro-optical device according to claim 2, wherein the capacitance line is arranged in parallel with a scanning line in a planar structure of the element substrate.
成した遮光膜が、信号配線であることを特徴とする請求
項１に記載の電気光学装置用素子基板。5. The element substrate for an electro-optical device according to claim 1, wherein the light-shielding film configured to shield a corner of the pixel electrode is a signal wiring.
成した遮光膜が、容量線と信号配線の双方であることを
特徴とする請求項１に記載の電気光学装置用素子基板。6. The element substrate for an electro-optical device according to claim 1, wherein the light-shielding film configured to shield a corner of the pixel electrode is both a capacitance line and a signal line.
成した遮光膜が、該素子基板の断面構造において、画素
電極と信号配線の間に設けられていることを特徴とする
請求項１に記載の電気光学装置用素子基板。7. The light-shielding film configured to shield a corner of the pixel electrode is provided between the pixel electrode and the signal wiring in the cross-sectional structure of the element substrate. 4. The element substrate for an electro-optical device according to claim 1.
成した遮光膜が、各画素の四隅を斜めに遮るように構成
されてなることを特徴とする請求項１から請求項７のい
ずれかに記載の電気光学装置用素子基板。8. The light shielding film according to claim 1, wherein a light shielding film configured to shield a corner of the pixel electrode is configured to obliquely block four corners of each pixel. An element substrate for an electro-optical device according to any one of the above.
の電気光学装置用素子基板を具備することを特徴とする
電気光学装置。9. An electro-optical device comprising the element substrate for an electro-optical device according to claim 1. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285936A JP4075299B2 (en) | 2000-09-20 | 2000-09-20 | ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285936A JP4075299B2 (en) | 2000-09-20 | 2000-09-20 | ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002090721A true JP2002090721A (en) | 2002-03-27 |
| JP2002090721A5 JP2002090721A5 (en) | 2005-02-24 |
| JP4075299B2 JP4075299B2 (en) | 2008-04-16 |
Family
ID=18769928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000285936A Expired - Fee Related JP4075299B2 (en) | 2000-09-20 | 2000-09-20 | ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075299B2 (en) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003307746A (en) * | 2002-02-12 | 2003-10-31 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2004347838A (en) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | Electro-optical apparatus, electronic device, and projection display device |
| US6885417B2 (en) | 2002-05-21 | 2005-04-26 | Seiko Epson Corporation | Electro-optical apparatus and electronic equipment |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2006171410A (en) * | 2004-12-16 | 2006-06-29 | Sharp Corp | Active matrix substrate, and display device, and its defect correcting method |
| US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
| US7161193B2 (en) | 2002-10-31 | 2007-01-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2007213070A (en) * | 2006-02-06 | 2007-08-23 | Samsung Electronics Co Ltd | Liquid crystal display device and method of fabricating the same |
| JP2008070579A (en) * | 2006-09-14 | 2008-03-27 | Seiko Epson Corp | Substrate for electro-optical device, electro-optical device, and electronic apparatus |
| JP2009063957A (en) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2009063994A (en) * | 2007-08-09 | 2009-03-26 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2009069570A (en) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | Electro-optical apparatus and electronic device |
| JP2009098587A (en) * | 2007-10-16 | 2009-05-07 | Samsung Electronics Co Ltd | Liquid crystal display device |
| JP2009122685A (en) * | 2002-05-21 | 2009-06-04 | Seiko Epson Corp | Electrooptic device and electronic equipment |
| JP2009271460A (en) * | 2008-05-12 | 2009-11-19 | Sony Corp | Liquid crystal display element and projection display device |
| US7764325B2 (en) | 2006-01-13 | 2010-07-27 | Seiko Epson Corporation | Electro-optical device, method of producing the same, and electronic apparatus |
| US8259249B2 (en) | 2009-10-12 | 2012-09-04 | Samsung Electronics Co., Ltd. | Display substrate, method of manufacturing the display substrate and display device having the display substrate |
| JP2012189759A (en) * | 2011-03-10 | 2012-10-04 | Seiko Epson Corp | Electro-optic device, projection type display device, and method for manufacturing electro-optic device |
| US9069214B2 (en) | 2012-08-06 | 2015-06-30 | Japan Display Inc. | Liquid crystal display panel |
| US9954044B2 (en) | 2014-06-12 | 2018-04-24 | Samsung Display Co., Ltd. | Display apparatus |
| US11543716B2 (en) | 2020-06-26 | 2023-01-03 | Seiko Epson Corporation | Electro-optical device and electronic device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6562044B2 (en) | 2017-07-28 | 2019-08-21 | セイコーエプソン株式会社 | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
-
2000
- 2000-09-20 JP JP2000285936A patent/JP4075299B2/en not_active Expired - Fee Related
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003307746A (en) * | 2002-02-12 | 2003-10-31 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2009122685A (en) * | 2002-05-21 | 2009-06-04 | Seiko Epson Corp | Electrooptic device and electronic equipment |
| US6885417B2 (en) | 2002-05-21 | 2005-04-26 | Seiko Epson Corporation | Electro-optical apparatus and electronic equipment |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7161592B2 (en) | 2002-05-21 | 2007-01-09 | Seiko Epson Corporation | Electro-optical apparatus and electronic equipment |
| US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
| US7268843B2 (en) | 2002-10-31 | 2007-09-11 | Seiko Epson Corporation | Liquid crystal display with capacitive light shield between data line and pixel electrode |
| US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7161193B2 (en) | 2002-10-31 | 2007-01-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US7206043B2 (en) | 2003-05-22 | 2007-04-17 | Seiko Epson Corporation | Liquid crystal display with irregularly shaped pixel electrode and light-shield with protrusions overlapping select corners of the pixel electrode |
| KR100626576B1 (en) * | 2003-05-22 | 2006-09-25 | 세이코 엡슨 가부시키가이샤 | Electro-optical device, electronic apparatus, and projection display apparatus |
| JP2004347838A (en) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | Electro-optical apparatus, electronic device, and projection display device |
| JP4488883B2 (en) * | 2004-12-16 | 2010-06-23 | シャープ株式会社 | Active matrix substrate, display device and defect correcting method thereof |
| JP2006171410A (en) * | 2004-12-16 | 2006-06-29 | Sharp Corp | Active matrix substrate, and display device, and its defect correcting method |
| US7764325B2 (en) | 2006-01-13 | 2010-07-27 | Seiko Epson Corporation | Electro-optical device, method of producing the same, and electronic apparatus |
| JP2007213070A (en) * | 2006-02-06 | 2007-08-23 | Samsung Electronics Co Ltd | Liquid crystal display device and method of fabricating the same |
| US8363190B2 (en) | 2006-02-06 | 2013-01-29 | Samsung Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| KR101212067B1 (en) * | 2006-02-06 | 2012-12-13 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
| JP2008070579A (en) * | 2006-09-14 | 2008-03-27 | Seiko Epson Corp | Substrate for electro-optical device, electro-optical device, and electronic apparatus |
| JP2009063994A (en) * | 2007-08-09 | 2009-03-26 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2013214082A (en) * | 2007-08-09 | 2013-10-17 | Seiko Epson Corp | Electro-optic device and electronic equipment |
| JP2009063957A (en) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2009069570A (en) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | Electro-optical apparatus and electronic device |
| JP2009098587A (en) * | 2007-10-16 | 2009-05-07 | Samsung Electronics Co Ltd | Liquid crystal display device |
| US8502931B2 (en) | 2007-10-16 | 2013-08-06 | Samsung Display Co., Ltd. | Liquid crystal display with an increased aperture ratio |
| JP2009271460A (en) * | 2008-05-12 | 2009-11-19 | Sony Corp | Liquid crystal display element and projection display device |
| US8259249B2 (en) | 2009-10-12 | 2012-09-04 | Samsung Electronics Co., Ltd. | Display substrate, method of manufacturing the display substrate and display device having the display substrate |
| JP2012189759A (en) * | 2011-03-10 | 2012-10-04 | Seiko Epson Corp | Electro-optic device, projection type display device, and method for manufacturing electro-optic device |
| US9069214B2 (en) | 2012-08-06 | 2015-06-30 | Japan Display Inc. | Liquid crystal display panel |
| US9703149B2 (en) | 2012-08-06 | 2017-07-11 | Japan Display Inc. | Liquid crystal display panel |
| US9954044B2 (en) | 2014-06-12 | 2018-04-24 | Samsung Display Co., Ltd. | Display apparatus |
| US11543716B2 (en) | 2020-06-26 | 2023-01-03 | Seiko Epson Corporation | Electro-optical device and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4075299B2 (en) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4075299B2 (en) | ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME | |
| KR100481590B1 (en) | Electrooptic device, projection type display and method for manufacturing electrooptic device | |
| KR100626910B1 (en) | Electro-optical device and electronic equipment | |
| JP3956562B2 (en) | Electro-optic device | |
| JP4599655B2 (en) | Electro-optical device and projector | |
| JP2011059374A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| JP6696539B2 (en) | Electro-optical device, electronic equipment | |
| JP4475238B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP4206518B2 (en) | Electro-optical device, manufacturing method thereof, and electronic apparatus | |
| JP4123245B2 (en) | Electro-optical device and electronic apparatus | |
| JP5151337B2 (en) | Electro-optical device and electronic apparatus | |
| JP2008233149A (en) | Electrooptical device, electronic equipment, and method for manufacturing electrooptical device | |
| JP2870075B2 (en) | Thin film transistor panel and liquid crystal display | |
| JP3987248B2 (en) | Electro-optical device and electronic apparatus | |
| JPH08160451A (en) | Active matrix liquid crystal display element | |
| JP5292594B2 (en) | LCD panel | |
| JP6003214B2 (en) | Microlens array substrate, electro-optical device, and electronic device | |
| JP4000827B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2009053417A (en) | Electrooptical device, its manufacturing method, and electronic apparatus | |
| JP2002094072A (en) | Element substrate for electro-optical device and manufacturing method therefor, electro-optical device and manufacturing method therefor and electronic equipment | |
| JP4509463B2 (en) | Electro-optical device and electronic apparatus | |
| JP3674274B2 (en) | Liquid crystal panel, TFT array substrate for liquid crystal panel and electronic device | |
| JP2008292538A (en) | Reflection type electrooptical device and projection display device | |
| JP3800940B2 (en) | Active matrix substrate and electro-optical device and electronic apparatus using the same | |
| JP5360695B2 (en) | Electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4075299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |