JP2002083492A

JP2002083492A - メモリ素子、磁性薄膜メモリ、メモリ素子の記録方法および再生方法

Info

Publication number: JP2002083492A
Application number: JP2000271736A
Authority: JP
Inventors: Naoki Nishimura; 直樹西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-09-07
Filing date: 2000-09-07
Publication date: 2002-03-22

Abstract

(57)【要約】【課題】磁化の向きによって情報を記録するメモリ素
子を微細化する際に、情報の保存、再生、記録のいずれ
の状態においてもメモリ素子の安定動作を可能にし、か
つメモリ素子の高集積化を可能にする。【解決手段】第１の閉磁路構成膜１０と第２の閉磁路
構成膜２０が絶縁層５０を介して積層されており、第１
の閉磁路構成膜１０内の中央部に非磁性層１４が形成さ
れ、第２の閉磁路構成膜２０内の中央部には非磁性層２
４が形成されている。このメモリ素子では、第１および
第２の閉磁路構成膜の各々で閉磁路構成を取り易くなっ
ていて、閉磁路構成膜の各々のスピンの相対角度によっ
て抵抗値が変化する、いわゆるスピントンネル膜構成と
なっている。情報の保存時、記録時、再生時ともに反磁
界による悪影響がなく、閉磁路構成膜から漏洩磁界が漏
れ出すことがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁化の向きによっ
て情報を記録するメモリ素子や、そのメモリ素子がマト
リックス状に配置された磁性薄膜メモリ、メモリ素子の
記録方法および再生方法に関する。

【０００２】

【従来の技術】磁性薄膜メモリは、半導体メモリと同じ
く可動部のない固体メモリであるが、電源が断たれても
情報を失わないこと、繰り返しの書換回数が無限回であ
ること、放射線が入射しても記録内容が消失する危険性
がないこと等、半導体メモリと比較して有利な点を有し
ている。特に近年、巨大磁気抵抗（ＧＭＲ）効果および
スピントンネル効果を利用した薄膜磁気メモリは、従来
から提案されている異方性磁気抵抗効果を用いた磁性薄
膜メモリと比較して大きな出力が得られるために注目さ
れている。

【０００３】例えば日本応用磁気学会誌ＶＯＬ．２０、
Ｐ２２（１９９６）には、図１４に示すように硬質磁性
膜３０１と非磁性膜３０２と軟磁性膜３０３と非磁性膜
からなる構成要素を複数回積層してメモリ素子とした固
体メモリが提案されている。このメモリ素子には、金属
導体と接合されたセンス線３０４と、絶縁膜３０５によ
ってセンス線３０４から絶縁されたワード線３０６とが
各々設けられており、このワード線３０６の電流及びセ
ンス線３０４の電流によって発生する磁界により情報を
書き込みを行う。具体的には、図１５に示されるように
ワード線３０６に電流Ｉを流し、電流Ｉの向きＩＤ₁と
ＩＤ₂とによって異なる方向の磁界を発生させて硬質磁
性膜３０１の磁化反転を行い、メモリ状態“０”，
“１”の記録を行う。例えば、図１５（ａ）に示すよう
にワード線３０６に正の電流を流して、図１５（ｂ）に
示すように硬質磁性膜３０１および軟磁性膜３０３に右
向きの磁界を発生させて硬質磁性膜３０１に“１”の記
録を行う。また、図１５（ｃ）に示すようにワード線３
０６に負の電流を流して、図１５（ｄ）に示すように硬
質磁性膜３０１および軟磁性膜３０３に左向きの磁界を
発生させて硬質磁性膜３０１に“０”の記録を行う。

【０００４】メモリ素子からの情報の読み出しは、図１
６に示すようにワード線３０６に、上記の記録電流より
も小さい電流Ｉを流して軟磁性膜３０３の磁化反転のみ
を起こし、その際の抵抗変化を測定する。巨大磁気抵抗
効果を利用すれば軟磁性膜３０３と硬質磁性膜３０１の
磁化が平行の場合と反平行の場合で抵抗値が異なるの
で、その時に生じる抵抗変化により“１”，“０”のメ
モリ状態を判別することができる。図１６（ａ）に示さ
れるような正から負のパルスを印加すると、軟磁性膜３
０３の磁界の向きは右向きから左向きになり、メモリ状
態“１”に対しては、図１６（ｂ）のように小さい抵抗
値から図１６（ｃ）のように大きい抵抗値に変化し、メ
モリ状態“０”に対しては、図１６（ｄ）のように大き
い抵抗値から図１６（ｅ）のように小さい抵抗値に変化
する。このようにして抵抗の変化を読みとれば、記録後
の軟磁性膜３０３の磁化状態に関わらず硬質磁性膜３０
１に記録した情報の読み出しが可能であり、非破壊読み
出しが可能である。

【０００５】しかし、上記構成の磁性薄膜メモリは、ビ
ットセルの面積を小さくするに伴って、磁性層内部で生
じる反磁界（自己減磁界）が無視できなくなり、記録保
持する磁性層の磁化方向が一方向に定まらず不安定とな
ってしまう。従って上記構成の磁性薄膜メモリは、ビッ
トセルを微細化するとともに情報の保存ができず、高集
積化が不可能であると行った欠点を有していた。

【０００６】そこで、本発明者は、上記課題に鑑み、検
出層とメモリ層とで閉磁路構成をなす構成を提案した。
（特開平１０−３０２４５６号、特開平１０−３０２４
５７号、特開平１１−３５８４号、および特開平１１−
３５８５号の各々の公報）。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ように閉磁路構成の場合においても、保存時においては
閉磁路構成を保って微細化したときに安定な磁化状態を
取り得るが、再生動作を行った場合には、２つの磁性層
が閉磁路ではなくなるため、動作が不安定になるという
問題点がある。

【０００８】本発明の目的は、メモリ素子を微細化して
も、情報の保存、再生、記録のいずれの状態においても
安定動作が可能であり、かつ高集積化が可能な、磁性薄
膜からなる不揮発性の固体メモリ素子や、そのメモリ素
子が複数配列されてなる磁性薄膜メモリ、さらにそのメ
モリ素子の記録方法および再生方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のメモリ素子は、垂直方向内で閉磁路を構成
する第１の閉磁路構成膜と、垂直方向内で閉磁路を構成
する第２の閉磁路構成膜とが絶縁層を介して積層されて
いる。

【００１０】具体的には、前記第１および第２の閉磁路
構成膜の各々が複数の磁性膜からなるものであってもよ
い。この場合、前記第１および第２の閉磁路構成膜にお
ける前記複数の磁性膜が、非磁性層を取り囲むように積
層されていることが好ましい。

【００１１】また、前記絶縁層が、０．５ｎｍ以上５ｎ
ｍ以下の膜厚の酸化アルミニウムからなるものであるこ
とが好ましい。

【００１２】さらに、前記第１および第２の閉磁路構成
膜のうち少なくともいずれか一方の閉磁路構成膜の上部
もしくは下部に、良導体からなる書込み線が絶縁膜を介
して設けられていることが好ましい。あるいは、前記第
１および第２の閉磁路構成膜の形成する閉磁路のうち少
なくともいずれか一方の閉磁路の内側に、良導体からな
る書込み線が設けられていることが好ましい。

【００１３】上記の通りの本発明のメモリ素子では、垂
直方向内で閉磁路を構成する第１の閉磁路構成膜と、垂
直方向内で閉磁路を構成する第２の閉磁路構成膜とが絶
縁層を介して積層されることで、第１と第２の閉磁路構
成膜の各々のスピンの相対角度によって抵抗値が変化す
る、いわゆるスピントンネル膜構成となっている。この
ような構成のメモリ素子では、情報の保存時、記録時、
再生時ともに、記録に関わる第１および第２の閉磁路構
成膜によって閉磁路が構成されているため、反磁界によ
る悪影響がない。また、複数のメモリ素子を例えばマト
リックス状に配置して磁性薄膜メモリを構成した場合に
も、隣接したセルで、メモリ素子を構成する磁性膜から
の漏洩磁界が漏れ出すということがない。このため、安
定して磁化情報を保存できるとともに、より安定して情
報の記録および再生を行うことが可能となる。また、メ
モリ素子を構成する磁性膜からの漏洩磁界がないことに
より１ビットの面積を小さくすることができ、集積度が
高い磁性薄膜メモリを実現することができる。

【００１４】さらに、本発明の磁性薄膜メモリは、マト
リックス状に配列された、上記のような構成の複数のメ
モリ素子と、前記複数のメモリ素子のマトリックス状の
配置における縦方向または横方向のいずれかの方向に並
ぶ前記メモリ素子を電気的に並列に接続する複数のセン
ス線と、複数の該センス線の少なくとも１つと交差する
方向に並ぶ前記メモリ素子の列と平行な方向に延びて、
前記メモリ素子の前記列に近接して設けられた複数の書
込み線とを有する。

【００１５】さらに、各々の前記メモリ素子が、ダイオ
ードもしくはトランジスタからなる半導体素子と接続さ
れたハイブリッド構造を有していることが好ましい。

【００１６】上記の磁性薄膜メモリでは、上述したよう
にそれぞれが垂直方向内で閉磁路を構成する第１および
第２の閉磁路構成膜が絶縁層を介して積層されてなるメ
モリ素子を用いて磁性薄膜メモリが構成されたことによ
り、メモリ素子からの漏洩磁界がないため、１ビットの
面積を小さくすることができ、集積度が高い磁性薄膜メ
モリを実現することができる。

【００１７】さらに、本発明は、垂直方向内で閉磁路を
構成する第１の閉磁路構成膜と、垂直方向内で閉磁路を
構成する第２の閉磁路構成膜とが絶縁層を介して積層さ
れているメモリ素子の記録方法であって、前記第１およ
び第２の閉磁路構成膜のうち一方の閉磁路構成膜上また
はその内部に設けられた書込み線に電流を流し、該電流
により生じた磁界により前記閉磁路構成膜の形成する閉
磁路の磁化方向を定め、前記書込み線に流す電流の方向
を変えることにより“０”と“１”の状態を記録する。

【００１８】さらに、本発明は、垂直方向内で閉磁路を
構成する第１の閉磁路構成膜と、垂直方向内で閉磁路を
構成する第２の閉磁路構成膜とが絶縁層を介して積層さ
れているメモリ素子の再生方法であって、前記第１およ
び第２の閉磁路構成膜のうち一方の閉磁路構成膜上また
はその内部に設けられた書込み線に電流を流し、該電流
により生じた磁界により前記閉磁路構成膜の形成する閉
磁路のみの磁化方向が反転することで生じる前記メモリ
素子での抵抗値の変化を基に、前記メモリ素子の記録情
報を再生する。

【００１９】上記の通りの本発明によるメモリ素子の記
録方法および再生方法では、メモリ素子内において第１
および第２の閉磁路構成膜によって閉磁路が構成されて
いるためにそれら構成膜からの漏洩磁界がないので、情
報の記録および再生を安定して行うことができる。ま
た、そのように構成膜からの漏洩磁界がないのでメモリ
素子を微細化して集積化した際にも、安定した記録動作
および再生動作が可能となる。

【００２０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２１】（第１の実施の形態）図１は、本発明の第
１の実施形態に係る磁気メモリ素子の構造、およびその
メモリ素子における磁化の状態の例を示す断面図であ
る。図１（ａ）が、本実施形態のメモリ素子における磁
化状態の一例を示す断面図であり、図１（ｂ）が、本実
施形態のメモリ素子における磁化状態の他の例を示す断
面図である。

【００２２】図１（ａ）に示すように本実施形態のメモ
リ素子では、膜面に対する垂直方向内で閉磁路を構成す
る第１の閉磁路構成膜１０と、膜面に対する垂直方向内
で閉磁路を構成する第２の閉磁路構成膜２０が絶縁層５
０を介して積層されている。よって、第１の閉磁路構成
膜１０および第２の閉磁路構成膜２０の各々が、それら
の膜面に対して垂直な平面内で閉磁路を構成している。
第１の閉磁路構成膜１０および第２の閉磁路構成膜２０
の各々では、それら閉磁路構成膜の積層方向に沿った断
面内で閉磁路が構成される。図１において各々の閉磁路
構成膜内の矢印は磁化の方向を示している。第１の閉磁
路構成膜１０の内側中央部には非磁性層１４が形成さ
れ、第２の閉磁路構成膜２０の内側中央部には非磁性層
２４が形成されており、第１の閉磁路構成膜１０および
第２の閉磁路構成膜２０の各々で閉磁路構成を取り易く
なっている。

【００２３】このように第１の閉磁路構成膜１０および
第２の閉磁路構成膜２０が絶縁層５０を介して積層され
ているため、本実施形態の磁気メモリ素子は、第１の閉
磁路構成膜１０と第２の閉磁路構成膜２０の各々のスピ
ンの相対角度によってメモリ素子の抵抗値が変化する、
いわゆるスピントンネル膜構成となっている。そして、
第１の閉磁路構成膜１０の、絶縁層５０側と反対側の面
上に電極１５が形成され、第２の閉磁路構成膜２０の、
絶縁層５０側と反対側の面上に電極２５が形成されてい
る。

【００２４】例えば、図１（ａ）に示される磁化状態で
は、第１の閉磁路構成膜１０と第２の閉磁路構成膜２０
の磁化の回転方向が逆である。このため、第１の閉磁路
構成膜１０および第２の閉磁路構成膜２０では、絶縁層
５０に接している部分における絶縁層５０と平行な方向
の磁化方向が、第１の閉磁路構成膜１０と第２の閉磁路
構成膜２０とで同じ方向に配向している。

【００２５】これに対して、図１（ｂ）に示される磁化
状態では、第１の閉磁路構成膜１０と第２の閉磁路構成
膜２０の磁化の回転方向は同じ時計周りである。このた
め、第１の閉磁路構成膜１０および第２の閉磁路構成膜
２０では、絶縁層５０に接している部分における絶縁層
５０と平行な方向の磁化方向が、第１の閉磁路構成膜１
０と第２の閉磁路構成膜２０とで反平行となっている。

【００２６】上述したように本実施形態では、非磁性層
である絶縁層５０を介して積層された上下の２つの磁性
膜はスピントンネル膜となっているので、電極１５と電
極２５間に電流を流して抵抗を測定すると、図１（ａ）
の状態にあるメモリ素子は、図１（ｂ）の状態よりも抵
抗値が大きくなる。よって、図１（ａ）、図１（ｂ）の
各々を“０”、“１”のデジタルデータに対応させ、メ
モリ素子に閉磁路構成膜や絶縁層５０の各々に対して垂
直な方向に電流を流して抵抗を測定すれば、メモリ素子
のメモリ状態を再生することができる。

【００２７】第１の閉磁路構成膜１０と第２の閉磁路構
成膜２０の各々の内部では、どちらも膜厚に対して垂直
な方向の断面内で磁化が閉じており、メモリ素子の端面
から磁化が出ることが無いため、メモリ素子を微細化し
ても反磁界が増大することがない。このため、本実施形
態の磁気メモリ素子は、微細化しても安定に磁化を保存
することが可能である。

【００２８】また、第１の閉磁路構成膜１０と第２の閉
磁路構成膜２０は、各々独立した閉磁路を構成してお
り、それぞれの磁性膜は共有化されておらず、互いに異
なる磁性膜で構成されている。したがって、第１の閉磁
路構成膜１０と第２の閉磁路構成膜２０は、互いに干渉
することなく、独立にその磁化方向を決定することがで
きる。従って、後述するように、記録再生動作が容易に
行えるといった特徴を有している。なお、上記で、互い
に異なる磁性膜というのは、材料や膜厚などが異なると
いう意味ではなく、共通化されていないということであ
る。

【００２９】なお、本発明のメモリ素子とは異なり、一
部分の磁性膜を共有化してそれぞれ閉磁路を構成する場
合には、その共有化された磁性膜の磁化方向にそれぞれ
の閉磁路膜が影響をうけるため、独立に各々の閉磁路構
成膜の磁化方向を決定することができない。

【００３０】第１および第２の閉磁路構成膜の材料とし
ては、Ｆｅ，Ｃｏを含むことが望ましく、具体的には、
Ｆｅ，Ｃｏ，ＦｅＣｏ，ＮｉＦｅ，ＮｉＦｅＣｏ等を用
いることができる。あるいは、ＬａＳｒＭｎＯ等のＣＭ
Ｒ材料を用いてもよい。

【００３１】絶縁層５０の材料としては、ＡｌＯ，Ａｌ
Ｎ，ＳｉＯ，ＳｉＮ等を用いることができる。なかで
も、酸化アルミニウムであるＡｌ₂Ｏ₃がトンネル障壁膜
として望ましい。絶縁層５０の膜厚は、その層をトンネ
ル電流が流れる程度に薄く、また、その膜厚の均一性が
悪化しない程度に厚くする必要がある。このため、絶縁
層５０の膜厚が少なくとも０．５ｎｍ以上５ｎｍ以下で
あることが望ましく、さらに１ｎｍ以上３ｎｍ以下であ
ることが望ましい。この絶縁層５０の膜厚によってメモ
リ素子の抵抗値が変わる。メモリ素子の抵抗値は、少な
くとも１００Ω以上１０ＭΩ以下であればよく、望まし
くは１ｋΩ以上１００ｋΩ以下がよい。

【００３２】非磁性層１４，２４の材料としては、Ａ
ｌ，Ｃｕ等の良導体や、ＡｌＯ，ＡｌＮ，ＳｉＯ，Ｓｉ
Ｎ等の絶縁体を用いる。

【００３３】以上で説明したように本実施形態のメモリ
素子では、第１の閉磁路構成膜１０と第２の閉磁路構成
膜２０とが絶縁層５０を介して積層されることにより、
それらの磁性膜の各々のスピンの相対角度によって抵抗
値が変化する、いわゆるスピントンネル膜構成となって
いる。このような構成のメモリ素子では、情報の保存
時、記録時、再生時ともに、記録に関わる閉磁路構成膜
によって閉磁路が構成されているため、反磁界による悪
影響がない。したがって、磁化情報の保存性が高く、安
定した記録再生動作が可能で、高い集積度と高い信頼性
を有したメモリ素子が実現される。

【００３４】また、複数のメモリ素子を例えばマトリッ
クス状に配置して磁性薄膜メモリを構成した場合にも、
隣接したセルでメモリ素子を構成する磁性膜からの漏洩
磁界が漏れ出すということがない。このため、安定して
磁化情報を保存できるとともに、より安定して情報の記
録および再生を行うことが可能となる。また、メモリ素
子を構成する磁性膜からの漏洩磁界がないことにより１
ビットの面積を小さくすることができ、集積度が高い磁
性薄膜メモリを実現することができる。

【００３５】なお、第１の閉磁路構成膜１０と第２の閉
磁路構成膜２０の各々が、複数の磁性膜から構成されて
いても構わない。図２および図３は、図１に示したメモ
リ素子の変形例を示す図である。

【００３６】例えば、図２に示されるメモリ素子の変形
例では、第１の閉磁路構成膜１０が凹型の磁性膜１１と
磁性膜１２からなる。絶縁層５０の上面に磁性膜１２が
形成され、磁性膜１１の凹部内に非磁性層１４が形成さ
れている。そして、磁性膜１２および非磁性層１４を覆
うように、非磁性層１４の上面や、非磁性層１４および
磁性膜１２の両側面、絶縁層５０の上面に磁性膜１１が
形成されている。よって、第１の閉磁路構成膜１０を構
成する磁性膜１１，１２が、非磁性層１４を取り囲むよ
うに積層されており、非磁性層１４が磁性膜１１，１２
によって覆われている。

【００３７】一方、第２の閉磁路構成膜２０は、第１の
閉磁路構成膜１０と同様な構造となっており、凹型の磁
性膜２１と磁性膜２２からなる。凹型の磁性膜２１の形
状が磁性膜１１と同じであり、磁性膜２２の形状が磁性
膜１２と同じになっている。磁性膜２１の凹部内に非磁
性層２４が形成され、その非磁性層２４が磁性膜２２，
２１によって覆われている。よって、第２の閉磁路構成
膜２０を構成する磁性膜２１，２２が、非磁性層２４を
取り囲むように積層されており、非磁性層２４が磁性膜
２１，２２によって覆われている。磁性膜２１の、非磁
性層２４側と反対側の面が絶縁層５０に接している。

【００３８】この構造においては、後述する製造工程に
おいて示すように、製造プロセスが容易になる点でメリ
ットがある。

【００３９】また、図３に示されるメモリ素子の変形例
では、第１の閉磁路構成膜１０が、磁性膜１２、磁性膜
１６、および磁性膜１７からなり、第２の閉磁路構成膜
２０が、磁性膜２２、磁性膜２６、および磁性膜２７か
らなる。磁性膜１２の上面に非磁性層１４が形成され、
非磁性層１４の上面に磁性膜１７が形成されている。そ
して、磁性膜１２，１７および非磁性層１４の両側面に
磁性膜１６が形成されている。よって、第１の閉磁路構
成膜１０を構成する磁性膜１２，１６，１７が、非磁性
層１４を取り囲むように積層されており、非磁性層１４
が磁性膜１２，１６，１７によって覆われている。

【００４０】一方、第２の閉磁路構成膜２０は、第１の
閉磁路構成膜１０と同様な構造となっており、磁性膜２
２の上面に形成された非磁性層２４の上面に磁性膜２７
が形成されている。磁性膜２７の、非磁性層２４側と反
対側の面が絶縁層５０に接している。そして、磁性膜２
２，２７および非磁性層２４の両側面に磁性膜２６が形
成されている。よって、第２の閉磁路構成膜２０を構成
する磁性膜２２，２６，２７が、非磁性層２４を取り囲
むように積層されており、非磁性層２４が磁性膜２２，
２６，２７によって覆われている。

【００４１】図３に示される磁性膜１６，２６として
は、磁性膜１２，１７や絶縁層５０の膜面に対して垂直
な方向に磁化配向した磁性膜を用いることができ、閉磁
路を構成する目的には、垂直磁化膜を用いることが望ま
しい。このため、磁性膜１６，２６としては、ＧｄＦ
ｅ，ＧｄＦｅＣｏ，ＴｂＦｅ，ＴｂＦｅＣｏ，ＤｙＦ
ｅ，またはＤｙＦｅＣｏ等の希土類一鉄族合金やＣｏ−
Ｃｒ膜の他、コバルト−バナジウム（Ｃｏ−Ｖ）膜等の
他の強磁性膜を用いてもよい。

【００４２】この構造においては、閉磁路を構成する磁
性膜のうち、垂直磁化方向の磁性膜を垂直磁化膜とする
ことができ、より閉磁路を構成しやすくなる点で、メリ
ットがある。

【００４３】（第２の実施の形態）図４は、本発明の第
２の実施形態に係る磁気メモリ素子の構造を示す図であ
る。本実施形態の磁気メモリ素子は、第１の実施形態に
おいて図３に示した磁気メモリ素子に書込み線を付与し
た構成のものである。図４では、第１の実施形態と同一
の構成部品に同一の符号を付し、以下では、第１の実施
形態と異なる点を中心に説明する。

【００４４】図４に示すように本実施形態の磁気メモリ
素子は、図３に示した磁気メモリ素子において磁性膜１
７上の電極１５の上面に絶縁膜１０１を介して書込み線
１０２が形成され、磁性膜２２上の電極２５の下面に絶
縁膜２０１を介して書込み線２０２が形成されたもので
ある。書込み線１０２，２０２は良導体からなるもので
ある。

【００４５】書込み線１０２に、磁性膜１２，１７や非
磁性層１４の膜面に対して垂直な方向に電流を流して、
そこから発生する磁界を第１の閉磁路構成膜１０に印加
する。第１の閉磁路構成膜１０で磁界がもっとも強く印
加される部分は磁性膜１７である。よって、磁性膜１７
が、書込み線１０２の電流によって発生した磁界の方向
に磁化し、これにより、第１の閉磁路構成膜１０の磁化
方向が決定される。

【００４６】同様に、書込み線２０２に、膜面垂直方向
に電流を流して、そこから発生する磁界を第２の閉磁路
構成膜２０に印加する。第２の閉磁路構成膜２０で磁界
がもっとも強く印加される部分は磁性膜２２である。よ
って、磁性膜２２が、書込み線２０２の電流によって発
生した磁界の方向に磁化し、これにより、第２の閉磁路
構成膜２０の磁化方向が決定される。

【００４７】第１，２の閉磁路構成膜の磁化方向は、書
込み線１０２，２０２の各々に流す電流の方向によって
決定される。

【００４８】また、図５は、磁気メモリ素子に書込み線
を設けた他の構成を示す図である。この図５に示される
磁気メモリ素子は、第１の実施形態において図２に示し
た磁気メモリ素子に書込み線１０３，２０３が設けられ
たものである。磁性膜１１の、絶縁層５０側と反対側の
面上に電極１５が形成され、電極１５上に絶縁層１０１
を介して書込み線１０３が形成されている。一方、磁性
膜２１，２２の、絶縁層５０側と反対側の面上に電極２
５が形成され、電極２５の下に絶縁層２０１を介して書
込み線２０３が形成されている。書込み線１０３，２０
３は良導体からなるものである。

【００４９】この磁気メモリ素子の場合、電極１５，２
５が書込み線も兼用している。すなわち、書込み線１５
もしくは２５に図５の紙面に対して垂直な方向に電流を
流すことで第１の閉磁路構成膜１０もしくは第２の閉磁
路構成膜２０に磁界を発生させて、第１の閉磁路構成膜
１０の磁性膜１１、もしくは第２の閉磁路構成膜２０の
磁性膜２２の磁化方向を各々変えて記録を行う。

【００５０】また、図５に示される磁気メモリ素子で
は、書込み線１０３，２０３の各々が図５の紙面と平行
な横方向に延びており、その横方向へと書込み線１０３
もしくは２０３に電流を流すことで、磁性膜１１もしく
は２２に図５の紙面垂直方向の磁界を印加する。すなわ
ち磁化方向に対して９０°の方向に磁界が印加される。
よって、書込み線１０３と書込み線１５に同時に電流を
流すことによって、書込み線１０３によって生じる磁界
と、書込み線１５によって生じる磁界との合成磁界が磁
性膜１１に印加されることになる。あるいは、書込み線
２０３と書込み線２５に同時に電流を流すことによっ
て、書込み線２０３によって生じる磁界と、書込み線２
５によって生じる磁界との合成磁界が磁性膜２２に印加
されることになる。これによって、磁気メモリが一平面
内でマトリックス状に配置された場合においても、特定
のメモリセルを選択して情報を書込むことが可能とな
る。

【００５１】書込み線１０３，２０３の構成材料として
は、伝導率の高く、かつ限界電流密度が高く、プロセス
上の形成が容易なものを用いればよい。その構成材料と
しては、例えばＡｌ，ＡｌＣｕ，Ｃｕ，Ｗ，ＡｌＳｉ，
ＡｌＣｕＳｉ等が挙げられる。

【００５２】（第３の実施の形態）図６は、本発明の第
３の実施形態に係る磁気メモリ素子の構造を示す図であ
る。本実施形態の磁気メモリ素子では、第２の実施形態
と比較して書込み線の配置が主に異なっている。図６で
は、第１および第２の実施形態と同一の構成部品に同一
の符号を付し、以下では、第２の実施形態と異なる点を
中心に説明する。図６（ａ）および図６（ｂ）には、第
２の実施形態における書込み線とは異なる別の形態の書
込み線が設けられたメモリ素子が示されている。

【００５３】図６（ａ）に示される磁気メモリ素子で
は、第１の閉磁路構成膜１０の内側中央部に絶縁膜１４
１が形成され、絶縁膜１４１の内側中央部に書込み線１
４５が形成されている。よって、書込み線１４５が第１
の閉磁路構成膜１０に接触しないように第１の閉磁路構
成膜１０の内側に絶縁膜１４１を介して書込み線１４５
が形成されている。また、第２の閉磁路構成膜２０の内
側中央部に絶縁膜２４１が形成され、絶縁膜２４１の内
側中央部に書込み線２４５が形成されている。よって、
書込み線２４５が第２の閉磁路構成膜２０に接触しない
ように第２の閉磁路構成膜２０の内側に絶縁膜２４１を
介して書込み線２４５が形成されている。書込み線１４
５，２４５は良導体からなるものである。

【００５４】図６（ａ）の場合では第１の閉磁路構成膜
１０および第２の閉磁路構成膜２０のそれぞれの内側に
書込み線が形成されているが、図６（ｂ）に示される磁
気メモリ素子では第１の閉磁路構成膜１０の内側のみに
書込み線１４５が形成されている。第２の閉磁路構成膜
２０の内側には、第１および第２の実施形態と同様に非
磁性層２４が形成され、書込み線が形成されていない。
これとは反対に、第１の閉磁路構成膜１０の内側には書
込み線を形成せずに、第２の閉磁路構成膜２０の内側の
みに、図６（ａ）の場合と同様に絶縁膜１４１および書
込み線２４５を形成してもよい。

【００５５】このように、第１の閉磁路構成膜１０と第
２の閉磁路構成膜２０の両方に書込み線を設けてよく、
あるいは、第１の閉磁路構成膜１０と第２の閉磁路構成
膜２０のいずれか一方の内側のみに書込み線を設けても
よい。

【００５６】［記録方法］次に、上述した磁気メモリ素
子における情報の書込みの方法について図７を参照して
説明する。ここでは、図６（ａ）に示した磁気メモリ素
子を例にとって情報の書込み方法すなわち記録方法を説
明する。第１の閉磁路構成膜１０の磁化方向を決定する
ためには、書込み線１４５に図７の紙面に対して垂直な
方向に電流を流す。例えば、図７の紙面の上からその紙
面に向かう方向に書込み線１４５に電流を流した場合に
は、図７（ａ）に示すように第１の閉磁路構成膜１０内
において時計回りに磁化が配向する。図７の紙面から手
前に向かう方向に書込み線１４５に電流を流した場合に
は、図７（ｂ）に示すように第１の閉磁路構成膜１０内
において反時計回りに磁化が配向する。なお、図７では
第２の閉磁路構成膜に関しては磁化の方向を示していな
い。

【００５７】このように書込み線１４５に電流を流すこ
とでその電流により生じた磁界による第１の閉磁路構成
膜１０の磁化方向を定め、書込み線１４５に流す電流の
方向を変えることにより“０”と“１”の状態をメモリ
素子に記録する。

【００５８】本実施形態においては、書込み線１４５，
２４５の周囲が磁性層であるため、書込み線１４５また
は２４５に流した電流から発生する磁界を第１の閉磁路
構成膜１０または第２の閉磁路構成膜２０の磁性膜２７
に効率的に印加することが可能となる。すなわち、必要
な記録電流が低減するため、メモリ素子を駆動させるの
に必要な消費電力を小さくすることができる。

【００５９】［再生方法］次に、図６（ａ）に示した磁
気メモリ素子における記録情報の再生方法の一例を、図
８を参照して説明する。図７（ａ）に示した状態のよう
に第１の閉磁路構成膜１０が時計回りに磁化したメモリ
素子に対して、そのメモリ素子に記録された情報を再生
する際の磁化方向を図８に示す。再生の手順としては、
まず、図８（ａ）において、第２の閉磁路構成膜２０の
内側中央部にある書込み線２４５に、図８の紙面から手
前に向かう方向に電流を流す。この時、第２の閉磁路構
成膜２０の磁化は、図８（ａ）に示すように反時計回り
に配向するため、メモリ素子の抵抗値は低い値となる。
次に、図８（ｂ）において書込み線２４５に、図８の紙
面の上からその紙面に向かう方向に電流を流す。この
時、第２の閉磁路構成膜２０の磁化は、図８（ｂ）に示
すように時計回りに配向するため、メモリ素子の抵抗値
は高い値となる。すなわち、素子の抵抗値が低い値から
高い値へと変化する。

【００６０】また、図７（ｂ）に示したように第１の閉
磁路構成膜１０が反時計回りに磁化したメモリ素子に対
して、そのメモリ素子に記録された情報を再生する際の
磁化方向を図９に示す。まず、図９（ａ）において、第
２の閉磁路構成膜２０の中央部にある書込み線２４５
に、図９の紙面から手前に向かう方向に電流を流す。こ
の時、第２の閉磁路構成膜２０の磁化は、図９（ａ）に
示すように反時計回りに配向するため、メモリ素子の抵
抗値は高い値となる。次に、図９（ｂ）において書込み
線２４５に、図９の紙面の上からその紙面に向かう方向
に電流を流す。この時、第２の閉磁路構成膜２０の磁化
は、図９（ｂ）に示すように時計回りに配向するため、
メモリ素子の抵抗値は高い値となる。したがってこの場
合には、図８に基づいて説明した再生方法と同様の動作
をした時に、メモリ素子の抵抗値は高い値から低い値に
変化する。

【００６１】よって、書込み線２４５に正負の電流パル
スを流し、この時のメモリ素子の抵抗値の変化の方向を
検出すれば、第１の閉磁路構成膜１０に書込まれた記録
情報を再生することが可能となる。

【００６２】上述した方法は、メモリ素子の抵抗値の変
化によって情報の再生を行うものであるが、抵抗の絶対
値を検出することによって、メモリ素子に保存されてい
る記録情報の再生をすることもできる。メモリ素子の抵
抗の絶対値を検出することによって記録情報を再生する
際には、例えば図８（ａ），（ｂ）に示したように第１
の閉磁路構成膜１０の磁化を初めに時計回りに初期化し
ておく。記録の状態は、第２の閉磁路構成膜２０の磁化
回転方向を反時計回りに磁化した場合を“０”、時計回
りに磁化した場合を“１”とする。こうすると、“０”
と“１”の状態によって抵抗値が異なるため、抵抗の絶
対値の変化を基に記録情報の再生を行うことが可能とな
る。

【００６３】上述したメモリ素子の記録方法および再生
方法では、メモリ素子内において磁性膜によって閉磁路
が構成されているためにその磁性膜からの漏洩磁界がな
いので、情報の記録および再生を安定して行うことがで
きる。また、そのように磁性膜からの漏洩磁界がないの
でメモリ素子を微細化して集積化した際にも、安定した
記録動作および再生動作が可能となる。

【００６４】［磁性薄膜メモリ］図１０は、図６に示し
た構成の磁気メモリ素子がマトリックス状に複数配列さ
れてなる磁性薄膜メモリの構成を示す斜視図である。図
１０には、図６（ａ）に示した磁気メモリ素子を２×４
個のマトリックス状に配置した場合の一例が示されてい
る。図１０の紙面と平行な横方向に４個のメモリ素子が
並んでおり、その横方向と直角な縦方向に２個のメモリ
素子が並んでいる。このようなメモリ素子のマトリック
ス状の配置に対して、４つの電極１５が縦方向に延び、
２つの電極２５が横方向に延びている。メモリ素子の縦
方向の一列に対して１つの電極１５が対応しており、メ
モリ素子の横方向の一列に対して１つの電極２５が対応
している。この磁性薄膜メモリでは、電極１５が、メモ
リ素子のマトリックス状の配置において縦方向に並ぶメ
モリ素子を電気的に並列に接続するセンス線となってお
り、電極２５が、メモリ素子のマトリックス状の配置に
おいて横方向に並ぶメモリ素子を電気的に並列に接続す
るセンス線となっている。

【００６５】このような構成の磁性薄膜メモリに情報を
記録する場合には、記録の対象となるメモリ素子中を通
る書込み線１４５もしくは書込み線２４５に電流を流し
て発生する磁界と、記録の対象となるメモリ素子の下部
に位置する電極２５に電流を流して発生する磁界とによ
る合成磁界を、記録の対象となるメモリ素子内に印加す
る。こうすると、マトリックス状に配置された多数のメ
モリ素子のうち、特定のメモリ素子を選択して情報を記
録することが可能となる。

【００６６】また、マトリックス状にメモリ素子を配置
する場合、各々のメモリ素子に選択トランジスタもしく
はダイオードを接続して検出信号のＳ／Ｎ比を上げるこ
とが望ましい。このように各々のメモリ素子が、ダイオ
ードもしくはトランジスタからなる半導体素子と接続さ
れたハイブリッド構造を有していることが好ましく、選
択トランジスタとしてはＭＯＳＦＥＴを用いることが好
ましい。

【００６７】また、上述した２つの再生方法のうち抵抗
の絶対値を検出する場合には、再生の対象となるメモリ
素子の上下にある電極１５，２５間に電流を流して、そ
のメモリ素子の抵抗値を検出する。

【００６８】また、上述した２つの再生方法のうち抵抗
値の大小の変化を検出する場合には、電極２５の、第２
の閉磁路構成膜２０側と反対側の面に、電極２５と同じ
方向に延びる書込み線を、絶縁膜を介して設け、その書
込み線から発生する磁界を利用すればよい。すなわち、
電極１５と交差する方向に延びて、磁性薄膜メモリにお
ける横方向のメモリ素子の列に近接する書込み線を設け
ればよい。

【００６９】以上で説明したように、この磁性薄膜メモ
リは、第１の閉磁路構成膜１０と第２の閉磁路構成膜２
０とが絶縁層５０を介して積層されてなるメモリ素子を
用いて構成されていることにより、メモリ素子からの漏
洩磁界がないため、１ビットの面積を小さくすることが
でき、集積度の高い磁性薄膜メモリを実現することがで
きる。

【００７０】［製造工程］本発明の磁気メモリ素子を作
製する工程の一例を、図１１を参照して説明する。ま
ず、図１１（ａ）において基板（不図示）上に下部電極
２５を成膜し、下部電極２５の上面に、第２の閉磁路構
成膜２０の一部を構成する磁性膜２２をパターニングに
より成膜して、下部電極２５の上面に部分的に磁性膜２
２を形成する。

【００７１】次に、図１１（ｂ）に示すように磁性膜２
２の上面全体に絶縁膜２４１ｂを成膜する。

【００７２】次に、図１１（ｃ）に示すように磁性膜２
２上の絶縁膜２４１ｂをパターニングして絶縁膜２４１
ｂの両側の部分を除去し、磁性膜２２の両側の側部の表
面を露出させる。

【００７３】次に、図１１（ｄ）に示すように、絶縁膜
２４１ｂの上面における両側の部分を除いた部分に書込
み線２４５をパターニングして成膜した後、書込み線２
４５を覆うように書込み線２４５の上面および側面や絶
縁膜２４１ｂの上面に絶縁膜２４１ａを成膜する。

【００７４】次に、図１１（ｅ）に示すように、第２の
閉磁路構成膜２０の一部を構成する磁性膜２１を、絶縁
膜２４１ａ，２４１ｂを覆うように絶縁膜２４１ａの上
面および側面や絶縁膜２４１ｂの側面に成膜する。これ
により磁性膜２１と２２から、閉磁路を形成するための
第２の閉磁路構成膜２０が構成される。

【００７５】次に、図１１（ｆ）に示すように絶縁膜２
１の上面全体に絶縁層５０を成膜する。絶縁層５０はト
ンネル障壁となる膜であって、この膜には平坦性が要求
されるため、磁性膜２１を成膜した工程の後に、必要に
応じて磁性膜２１の平坦化処理を行う。

【００７６】次に、図１１（ｇ）に示すように、絶縁層
５０の上面全体に、第１の閉磁路構成膜１０の一部を構
成する磁性膜１２を成膜する。

【００７７】次に、図１１（ｈ）に示すように磁性膜１
２の上面全体に絶縁膜１４１ｂを成膜する。

【００７８】次に、図１１（ｉ）に示すように磁性膜１
２上の絶縁膜１４１ｂをパターニングして絶縁膜１４１
ｂの両側の部分を除去し、磁性膜１２の両側の一部の表
面を露出させる。

【００７９】次に、図１１（ｊ）に示すように絶縁膜１
４１ｂの上面における両側の部分を除いた部分に書込み
線１４５をパターニングにより成膜する。

【００８０】次に、図１１（ｋ）に示すように書込み線
１４５を覆うように書込み線１４５の上面および側面や
絶縁膜１４１ｂの上面に絶縁膜１４１ａを成膜する。

【００８１】次に、図１１（ｌ）に示すように、第１の
閉磁路構成膜１０の一部を構成する磁性膜１１を、絶縁
膜１４１ａ，１４１ｂを覆うように絶縁膜１４１ａの上
面および側面や絶縁膜１４１ｂの側面に成膜する。これ
により磁性膜１１と１２から、閉磁路を形成するための
第１の閉磁路構成膜１０が構成される。

【００８２】次に、磁性膜１１の上面全体を通る上部電
極１５を成膜する。

【００８３】以上の工程を経て、図６（ａ）に示したメ
モリ素子や、そのメモリ素子がマトリックス状に配列さ
れてなる磁性薄膜メモリを作製することができる。

【００８４】（実験例１）本発明のメモリ素子として、
第１の実施形態において図２に示したメモリ素子を作製
した。図１２は、本実験例のメモリ素子の構造および寸
法を示す図である。

【００８５】本実験例では、不図示のＳｉウエハーの表
面に、膜厚が約０．１μｍの熱酸化膜を設け、その熱酸
化膜の表面に磁性膜２２，２１が接するように、図２お
よび図１２に示される構成のメモリ素子をＳｉウエハー
上に作製した。第２の閉磁路構成膜２０の一部を構成す
る磁性膜２２として膜厚１００ｎｍのＦｅＣｏ合金の
層、磁性膜２１として膜厚ｔ₂＝２２０ｎｍのＮｉＦｅ
層、非磁性層２４として膜厚１００ｎｍのＣｕ層を用い
た。絶縁層５０としては膜厚２ｎｍのＡｌ₂Ｏ₃層を用い
た。

【００８６】第１の閉磁路構成膜１０を構成する磁性膜
１２として膜厚１００ｎｍのＦｅＣｏ合金の層、磁性膜
１１として膜厚ｔ₁＝２２０ｎｍのＮｉＦｅ層、非磁性
層１４として膜厚１００ｎｍのＣｕ層を用いた。

【００８７】また、メモリ素子の全体の幅Ｗ₁＝１０μ
ｍとし、メモリ素子の全体の長さＬ＝１５μｍとした。
第１、第２の閉磁路構成膜ともに、磁性膜１２，２２お
よび非磁性層１４，２４の長さをＬ₁、磁性膜１１，２
１の一方の側部の長さをＬ₂、磁性膜１１，２１の他方
の側部の長さＬ₃をすると、Ｌ＝（＝Ｌ₁＋Ｌ₂＋Ｌ₃）の
関係にあり、本実験例では、Ｌ₁＝Ｌ₂＝Ｌ₃とした。し
たがって、長さＬ₁＝Ｌ₂＝Ｌ₃＝５μｍとなっている。

【００８８】このメモリ素子の上下から電極を取り、第
１の閉磁路構成膜１０の磁性膜１１の上部もしくは第２
の閉磁路構成膜２０の磁性膜２２の下部に磁界が集中す
るように、外部磁界を印加しながら、メモリ素子の抵抗
値を測定した。測定の結果、図１２において第１の閉磁
路構成膜１０の磁化方向が時計回り、第２の閉磁路構成
膜２０の磁化方向が反時計回りになるように外部磁界を
印加した時は素子抵抗値が１３００Ω、両方とも時計回
りになるようにした時は素子抵抗値が１０００Ωであっ
た。

【００８９】次に、メモリ素子の寸法を幅Ｗ₁＝０．３
μｍ、長さＬ＝０．３μｍ、絶縁層５０の膜厚を１．１
ｎｍとした以外は上記と同様にしてメモリ素子を作製
し、そのメモリ素子の抵抗値を測定した。図１２におい
て第１の閉磁路構成膜１０の磁化方向が時計回り、第２
の閉磁路構成膜２０の磁化方向が反時計回りの時は素子
抵抗値が５２ｋΩ、両方とも時計回りの時は素子抵抗値
が４０ｋΩであった。したがって、メモリ素子のサイズ
を小さくしても、抵抗値の変化率は、サイズを小さくす
る前の上記の場合と同じで劣化することはなかった。

【００９０】本発明のメモリ素子の構成による効果は、
特に、メモリ素子の長さＬおよび幅Ｗがともに１μｍ以
下のときに発揮され、さらには、Ｌ＝Ｗ＝０．５μｍ以
下で効果が大きく、最も効果が大きいのはＬ＝Ｗ＝０．
２μｍ以下のときであった。

【００９１】（実験例２）本発明のメモリ素子として、
図６（ａ）に示した構成のメモリ素子、より詳しくは図
１１に基づいて説明した工程により作製された構造のメ
モリ素子を作製した。図１３は、本実験例のメモリ素子
の構造および寸法を示す図である。

【００９２】本実験例では、第２の閉磁路構成膜２０を
構成する磁性膜２２として膜厚１００ｎｍのＦｅＣｏ
層、磁性膜２１として膜厚ｔ₂₁＝５２０ｎｍのＮｉＦｅ
層を用いた。第１の閉磁路構成膜１０を構成する磁性膜
１２としては膜厚１００ｎｍのＦｅＣｏ層、磁性膜１１
として膜厚ｔ₁₁＝６００ｎｍのＮｉＦｅ層を用いた。絶
縁層５０としては膜厚１．８ｎｍのＡｌ₂Ｏ₃層を用い
た。

【００９３】書込み線１４５，２４５としては膜厚３０
０ｎｍのＡｌＣｕ層、絶縁膜１４１ａ，２４１ａとして
膜厚４００ｎｍのＳｉＮ層、絶縁膜１４１ｂ，２４１ｂ
として膜厚１００ｎｍのＳｉＮ層を用いた。

【００９４】また、このメモリ素子における長さ方向の
寸法は、図１３に示すように第１および第２の閉磁路構
成膜において、磁性膜１１，２１の一端面から絶縁膜１
４１ａ，１４１ｂ，２４１ａ，２４１ｂの一端面までの
長さをＬ₄、絶縁膜１４１ａ，１４１ｂ，２４１ａ，２
４１ｂの一端面から書込み線１４５，２４５の一端面ま
での長さをＬ₅、書込み線１４５，２４５の長さをＬ₆、
書込み線１４５，２４５の他端面から絶縁膜１４１ａ，
１４１ｂ，２４１ａ，２４１ｂの他端面までの長さをＬ
₇、絶縁膜１４１ａ，１４１ｂ，２４１ａ，２４１ｂの
他端面から磁性膜１１，２１の他端面までの長さをＬ₈
として、長さＬ₄＝Ｌ₅＝Ｌ₆＝Ｌ₇＝Ｌ₈とした。

【００９５】初めに、メモリ素子の全体の幅Ｗ₂＝１０
μｍ、全体の長さＬ（＝Ｌ₄＋Ｌ₅＋Ｌ₆＋Ｌ₇＋Ｌ₈）＝
２０μｍとした。このメモリ素子で、書き込み線１４
５，２４５に正もしくは負方向の電流を流して、メモリ
素子の抵抗値を測定した。測定の結果、図１３において
第１の閉磁路構成膜１０の磁化方向が時計回り、第２の
閉磁路構成膜２０の磁化方向が反時計回りの時は素子抵
抗値が１３００Ω、両方とも時計回りの時は素子抵抗値
が１０００Ωであった。

【００９６】次に、メモリ素子の寸法をＷ₂＝０．３μ
ｍ、Ｌ＝０．３μｍ、絶縁層５０の膜厚を１．１ｎｍと
した以外は上記と同様にしてメモリ素子を作製し、その
メモリ素子の素子抵抗値を測定した。第１の閉磁路構成
膜１０の磁化方向が時計回り、第２の閉磁路構成膜２０
の磁化方向が反時計回りの時は素子抵抗値が５２ｋΩ、
両方とも時計回りの時は素子抵抗値が４０ｋΩであっ
た。したがって、メモリ素子のサイズを小さくしても、
抵抗値の変化率は、サイズを小さくする前の場合と同じ
で劣化することはなかった。

【００９７】本発明のメモリ素子の構成による効果は、
特に、メモリ素子の長さＬおよび幅Ｗがともに１μｍ以
下のときに発揮され、さらには、Ｌ＝Ｗ＝０．５μｍ以
下で効果が大きく、最も効果が大きいのはＬ＝Ｗ＝０．
２μｍ以下のときであった。

【００９８】

【発明の効果】以上説明したように本発明は、垂直方向
内で閉磁路を構成する第１の閉磁路構成膜と、垂直方向
内で閉磁路を構成する第２の閉磁路構成膜とを絶縁層を
介して積層してメモリ素子を構成したことにより、情報
の保存時、記録時、再生時ともに、記録に関わる第１お
よび第２の閉磁路構成膜によって閉磁路が構成されてい
るため、磁化情報の保存性が高く、安定した記録再生動
作が可能で、高い集積度と高い信頼性を有するメモリ素
子を実現できるという効果がある。

【００９９】また、本発明の磁性薄膜メモリは、上述し
たようにそれぞれが垂直方向内で閉磁路を構成する第１
および第２の閉磁路構成膜が絶縁層を介して積層されて
なるメモリ素子を用いたことによりメモリ素子からの漏
洩磁界がないため、１ビットの面積を小さくすることが
でき、集積度の高い磁性薄膜メモリが実現されるという
効果がある。

【０１００】さらに、本発明のメモリ素子の記録方法お
よび再生方法は、上記の構成の磁気メモリ素子を用いて
いるので、メモリ素子内では閉磁路構成膜によって閉磁
路が構成されているために閉磁路構成膜からの漏洩磁界
がなく、メモリ素子を微細化して集積化した際にも、安
定した記録動作および再生動作が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る磁気メモリ素子
の構造、およびそのメモリ素子における磁化の状態の例
を示す断面図である。

【図２】図１に示したメモリ素子の変形例を示す図であ
る。

【図３】図１に示したメモリ素子の変形例を示す図であ
る。

【図４】本発明の第２の実施形態に係る磁気メモリ素子
の構造を示す図である。

【図５】磁気メモリ素子に書込み線を設けた他の構成、
およびそのメモリ素子における磁化の状態の例を示す図
である。

【図６】本発明の第３の実施形態に係る磁気メモリ素子
の構造を示す図である。

【図７】図６に示したメモリ素子における情報の書き込
み方法について説明するための図である。

【図８】図６に示したメモリ素子における情報の再生方
法の一例について説明するための図である。

【図９】図６に示したメモリ素子における情報の再生方
法について説明するための図である。

【図１０】図６に示した構成の磁気メモリ素子がマトリ
ックス状に複数配列されてなる磁性薄膜メモリの構成を
示す斜視図である。

【図１１】本発明のメモリ素子の作製プロセスを示す図
である。

【図１２】本発明の実験例１のメモリ素子の構造および
寸法を示す図である。

【図１３】本発明の実験例２のメモリ素子の構造および
寸法を示す図である。

【図１４】従来のメモリ素子の構造を示す図である。

【図１５】従来のメモリ素子の記録方法を示す図であ
る。

【図１６】従来のメモリ素子の再生方法を示す図であ
る。

【符号の説明】

１０第１の閉磁路構成膜１１、１２、１６、１７、２１、２２、２６、２７
磁性膜１４、２４非磁性層１５、２５電極２０第２の閉磁路構成膜５０、１０１、２０１絶縁層１０２、１０３、１４５、２０２、２０３、２４５
書込み線１４１、１４１ａ、１４１ｂ、２４１、２４１ａ、２４
１ｂ絶縁膜

Claims

【特許請求の範囲】

【請求項１】垂直方向内で閉磁路を構成する第１の閉
磁路構成膜と、垂直方向内で閉磁路を構成する第２の閉
磁路構成膜とが絶縁層を介して積層されていることを特
徴とするメモリ素子。
【請求項２】前記第１および第２の閉磁路構成膜の各
々が複数の磁性膜からなることを特徴とする請求項１に
記載のメモリ素子。
【請求項３】前記第１および第２の閉磁路構成膜にお
ける前記複数の磁性膜が、非磁性層を取り囲むように積
層されていることを特徴とする請求項１に記載のメモリ
素子。
【請求項４】前記絶縁層が、０．５ｎｍ以上５ｎｍ以
下の膜厚の酸化アルミニウムからなることを特徴とする
請求項１に記載のメモリ素子。
【請求項５】前記第１および第２の閉磁路構成膜のう
ち少なくともいずれか一方の閉磁路構成膜の上部もしく
は下部に、良導体からなる書込み線が絶縁膜を介して設
けられている請求項１に記載のメモリ素子。
【請求項６】前記第１および第２の閉磁路構成膜の形
成する閉磁路のうち少なくともいずれか一方の閉磁路の
内側に、良導体からなる書込み線が設けられている請求
項１に記載のメモリ素子。
【請求項７】マトリックス状に配列された、請求項１
に記載の複数のメモリ素子と、前記複数のメモリ素子のマトリックス状の配置における
縦方向または横方向のいずれかの方向に並ぶ前記メモリ
素子を電気的に並列に接続する複数のセンス線と、複数の該センス線の少なくとも１つと交差する方向に並
ぶ前記メモリ素子の列と平行な方向に延びて、前記メモ
リ素子の前記列に近接して設けられた複数の書込み線と
を有する磁性薄膜メモリ。
【請求項８】各々の前記メモリ素子が、ダイオードも
しくはトランジスタからなる半導体素子と接続されたハ
イブリッド構造を有している請求項７に記載の磁性薄膜
メモリ。
【請求項９】垂直方向内で閉磁路を構成する第１の閉
磁路構成膜と、垂直方向内で閉磁路を構成する第２の閉
磁路構成膜とが絶縁層を介して積層されているメモリ素
子の記録方法であって、前記第１および第２の閉磁路構成膜のうち一方の閉磁路
構成膜上またはその内部に設けられた書込み線に電流を
流し、該電流により生じた磁界により前記閉磁路構成膜
の形成する閉磁路の磁化方向を定め、前記書込み線に流
す電流の方向を変えることにより“０”と“１”の状態
を記録するメモリ素子の記録方法。
【請求項１０】垂直方向内で閉磁路を構成する第１の
閉磁路構成膜と、垂直方向内で閉磁路を構成する第２の
閉磁路構成膜とが絶縁層を介して積層されているメモリ
素子の再生方法であって、前記第１および第２の閉磁路構成膜のうち一方の閉磁路
構成膜上またはその内部に設けられた書込み線に電流を
流し、該電流により生じた磁界により前記閉磁路構成膜
の形成する閉磁路のみの磁化方向が反転することで生じ
る前記メモリ素子での抵抗値の変化を基に、前記メモリ
素子の記録情報を再生するメモリ素子の再生方法。