JP2002076922A - Error correction coder and decoder - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an error correction coder and decoder wherein the interleaving size is increased especially on a certain coding and decoding circuit scale and the error correction capability is enhanced by repetitive decoding with respect to error correction codes. SOLUTION: A code error correction device using parallel concatenated codes consisting of a plurality of (N, K) system block codes is composed of a coder that outputs coded words obtained by coding and interleaving inputted information blocks of M×K units, and a decoder that carries out decoding and deinterleaving the above coded words in M×K units and repeats a decoding process for a specified number of times based on the correction flag information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は誤り訂正符号に関
し、特にデジタル通信、デジタル記録などの分野に適用
可能な誤り訂正符号器及びその復号器に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction code, and more particularly, to an error correction encoder and a decoder applicable to digital communication, digital recording and the like.

【０００２】移動体通信、光ファイバ通信、及びデジタ
ル記録装置（ＣＤ，ＣＶＤ）等のシステムにおいて高速
で高品質な処理は不可欠であり、そのため誤り訂正符号
が必須不可欠要素技術として検討されている。誤り訂正
符号化の導入により、通信システムの伝送特性を大幅に
向上することができる。2. Description of the Related Art High-speed and high-quality processing is indispensable in systems such as mobile communication, optical fiber communication, and digital recording devices (CD, CVD). For this reason, an error correction code is being studied as an indispensable elemental technology. The introduction of error correction coding can greatly improve the transmission characteristics of the communication system.

【０００３】[0003]

【従来の技術】リードソロモン符号は数多くの分野にお
いて幅広く適用されている。半導体技術の進歩に伴い、
誤り訂正能力を高めるために新規なリードソロモンも検
討されている。例えば、積リードソロモン符号はブロッ
ク全体の大きさを大きくして誤り訂正能力を高めてい
る。しかしながら、ブロックが大きくなると、復号の回
路規模も大きくなるという問題がある。連接リードソロ
モン符号は２つのリードソロモン符号のパラレル（シリ
アル）連接により簡単に復号化され、且つ特性がよい符
号を構成することができる。2. Description of the Related Art Reed-Solomon codes are widely applied in many fields. With the advancement of semiconductor technology,
A new Reed-Solomon is also being considered to increase error correction capabilities. For example, the product Reed-Solomon code increases the size of the entire block to increase the error correction capability. However, there is a problem that as the block size increases, the decoding circuit scale also increases. A concatenated Reed-Solomon code can be easily decoded by parallel (serial) concatenation of two Reed-Solomon codes, and a code with good characteristics can be constructed.

【０００４】これは、リードソロモン符号がワード単位
の処理を行なうため、ワード内に何ビット誤りがあって
も同等の訂正ができることによる。１ブロックの中で訂
正できる誤りを含むワード数の上限は、誤り訂正符号の
パラメータによって決まるが、その範囲で極力多くの誤
りを訂正できるのが望ましく、通常２つの誤り訂正符号
を２次元構成にして使用する。This is because the Reed-Solomon code performs word-by-word processing, so that even if there are any bit errors in a word, the same correction can be made. The upper limit of the number of words including errors that can be corrected in one block is determined by the parameters of the error correction code, but it is desirable to correct as many errors as possible within that range. To use.

【０００５】図１は、積誤り訂正符号の一構成例を示し
たものである。符号化を行なう時にはデータを２次元的
に配列し、まず垂直方向に演算してパリティ符号を得
る。これを「外符号」と呼ぶ。次に、水平方向に演算し
てパリティ符号を得る。これを「内符号」と呼ぶ。一
方、復号化を行なう時にはまず内符号によって訂正動作
を行う。そして、内符号で訂正可能な上限を超える誤り
を含む場合には内符号に誤りがあることを示すフラグを
発生させる。FIG. 1 shows a configuration example of a product error correction code. When encoding, data is two-dimensionally arranged, and a parity code is first obtained by performing a vertical operation. This is called an “outer code”. Next, a parity code is obtained by performing an operation in the horizontal direction. This is called an “inner code”. On the other hand, when decoding, first, a correction operation is performed using an inner code. Then, when an error exceeding the upper limit that can be corrected by the inner code is included, a flag indicating that there is an error in the inner code is generated.

【０００６】次に、このフラグと外符号パリティを用い
て外符号の訂正を行う。これを「イレージャ訂正」と呼
ぶ。フラグを用いずに外符号単体で訂正することも可能
であるが、一般にはイレージャ訂正を行うほうが訂正能
力が高い。Next, the outer code is corrected using the flag and the outer code parity. This is called "erasure correction". Although it is possible to correct the outer code alone without using a flag, generally, the erasure correction has a higher correction capability.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術において、例えばリードソロモン符号を使
って更に良いブロック符号を求めようとすると符号長を
増やす必要があった。そのため復号器の回路規模が莫大
となり、実際に使用する際の大きな障害となっていた。However, in the above-mentioned prior art, it was necessary to increase the code length in order to obtain a better block code using, for example, a Reed-Solomon code. As a result, the circuit scale of the decoder becomes enormous, which has been a major obstacle in actual use.

【０００８】そこで本発明の目的は、（Ｎ、Ｋ）ブロッ
ク符号の並列連接符号を用い、符号化の際に符号化とイ
ンターリーブとを適当に組み合わせてＭ×Ｋ単位の情報
ブロックを符号化し、その復号化の際には前記Ｍ×Ｋ単
位の情報ブロックを復号化とデインタリーブとを適当に
組み合わせて復号化することで、一定の回路規模で誤り
訂正特性をより一層向上させた誤り訂正符号器及び復号
器を提供することにある。Accordingly, an object of the present invention is to use MN code blocks in an M × K unit by using a parallel concatenated code of (N, K) block codes and appropriately combining coding and interleaving at the time of coding. At the time of decoding, the M × K unit information block is decoded by appropriately combining decoding and deinterleaving, so that an error correction code with further improved error correction characteristics with a fixed circuit scale. And a decoder and a decoder.

【０００９】[0009]

【課題を解決するための手段】本発明によれば、複数の
（Ｎ，Ｋ）組織ブロック符号からなる並列連接符号を用
いた符号誤り訂正装置であって、入力されたＭ×Ｋ単位
の情報ブロックからその符号化とインターリーブとを行
った符号語を出力する符号器と、前記符号語に対してＭ
×Ｋ単位で復号化とデインターリーブとを行い、その訂
正フラグ情報に基づいて所定回数の復号処理を繰り返す
復号器と、で構成する並列連接符号の誤り訂正装置が提
供される。According to the present invention, there is provided a code error correction apparatus using a parallel concatenated code composed of a plurality of (N, K) systematic block codes. An encoder for outputting a coded and interleaved codeword from the block;
An error correcting device for a parallel concatenated code, comprising: a decoder that performs decoding and deinterleaving in × K units and repeats decoding processing a predetermined number of times based on the correction flag information.

【００１０】並列連接符号器は、入力されたＭ×Ｋ単位
の情報ブロックを符号化して、そのパリティ情報系列Ｍ
×Ｐを出力する第１の符号部と、入力されたＭ×Ｋ単位
の情報ブロックをインターリーブした後符号化して、そ
のパリティ情報系列Ｍ×Ｐ’を出力する第２の符号部
と、を備え、前記入力されたＭ×Ｋ単位の情報ブロック
と、前記パリティ情報系列Ｍ×Ｐ及びＭ×Ｐ’とを出力
する。[0010] The parallel concatenated encoder encodes the input M × K information block and generates a parity information sequence M
A first encoding unit that outputs × P, and a second encoding unit that interleaves and encodes the input information block in M × K units and outputs the parity information sequence M × P ′. , And outputs the input information block in M × K units and the parity information sequences M × P and M × P ′.

【００１１】また、並列連接復号器は、前記Ｍ×Ｋ単位
の情報ブロックと前記パリティ情報系列Ｍ×Ｐとにより
復号化を行ってその訂正フラグ情報Ｆ１を出力する第１
の復号部と、前記Ｍ×Ｋ単位の情報ブロックをインター
リーブしたＭ×Ｋ’単位の情報ブロックと、前記パリテ
ィ情報系列Ｍ×Ｐ’と、前記訂正フラグ情報Ｆ１をイン
ターリーブした訂正フラグ情報Ｆ１’とにより復号化を
行ってその訂正フラグ情報Ｆ２’を出力する第２の復号
部と、により構成され、前記訂正フラグ情報Ｆ２’を、
デインタリーブした後前記第１の復号部の訂正フラグ情
報Ｆ２として入力することで、訂正フラグ情報に基づい
た所定数の繰り返し復号処理を行う。並列連接復号器
は、さらに前記訂正フラグ情報を監視し、その誤りフラ
グ数と所定閾値との比較により又は誤り訂正効果の飽和
判断により、前記繰り返し復号処理を終了させる手段を
備える。The parallel concatenated decoder decodes the M × K information block and the parity information sequence M × P to output the first correction flag information F1.
, An M × K ′ information block obtained by interleaving the M × K information block, the parity information sequence M × P ′, and correction flag information F1 ′ obtained by interleaving the correction flag information F1. And outputs a correction flag information F2 ′ of the correction flag information F2 ′.
After deinterleaving, by inputting it as the correction flag information F2 of the first decoding unit, a predetermined number of iterative decoding processes based on the correction flag information are performed. The parallel concatenated decoder further comprises means for monitoring the correction flag information and terminating the iterative decoding process by comparing the number of error flags with a predetermined threshold value or by judging the saturation of the error correction effect.

【００１２】[0012]

【発明の実施の形態】本願発明の説明をする前に、ここ
では本願発明の１つの適用対象となるリードソロモン符
号について簡単に説明しておく。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the present invention, a Reed-Solomon code to which one embodiment of the present invention is applied will be briefly described.

【００１３】図２は、リードソロモンによる（Ｎ、Ｋ）
符号の一例を示したものである。リードソロモン符号の
１シンボルはｍビットから構成される。符号長をＮシン
ボル、情報列シンボル長をＫシンボル、パリティ長をＰ
シンボル、この符号の最小ハミング距離をＤmin とする
と 符号長： Ｎ≦２m −１ 情報数： Ｋ＝Ｎ−Ｐ 最小ハミング距離：Ｄmin ＝Ｐ＋１ の条件を満たす。FIG. 2 shows (N, K) by Reed-Solomon.
It shows an example of a code. One symbol of the Reed-Solomon code is composed of m bits. The code length is N symbols, the information sequence symbol length is K symbols, and the parity length is P
Assuming that the minimum Hamming distance of a symbol and this code is Dmin, the code length: N ≦ 2m −1 The number of information: K = NP The minimum Hamming distance: Dmin = P + 1.

【００１４】この関係にあるリードソロモン符号をＲＳ
（Ｎ，Ｋ）符号と呼ぶ。ＲＳ符号は複数ビットからなる
シンボルを単位として扱うので、ビット単位で処理を行
なう他の符号との混乱を避けるため、ここではシンボル
数を表す記号を大文字で表すことにする。The Reed-Solomon code having this relationship is represented by RS
This is called an (N, K) code. Since the RS code treats a symbol composed of a plurality of bits as a unit, in order to avoid confusion with other codes that perform processing on a bit basis, a symbol representing the number of symbols is represented in uppercase here.

【００１５】ＲＳ符号では、ブロック中の誤り訂正可能
な誤りシンボル数Ｔは、 Ｔ≦（Ｄmin −１）／２＝Ｐ／２ となる。後述する消失誤り訂正の場合に、訂正可能なシ
ンボル数Ｔe は、 Ｔe ≦Ｄmin −１＝Ｐ で表される。In the RS code, the number T of error symbols that can be error-corrected in a block is as follows: T ≦ (Dmin −1) / 2 = P / 2 In the case of erasure error correction described later, the number Te of symbols that can be corrected is represented by Te ≦ Dmin −1 = P.

【００１６】ＲＳ符号は、ある最小ハミング距離を得る
ために付加するパリティの数が理論上最小で訂正能力の
高い符号である。この符号の特徴としては、符号長、情
報シンボル長、パリティ長をある範囲内で任意に選ぶこ
とができること、巡回符号の一種であり回路構成が容易
なこと、復号アルゴリズムが比較的簡単であることなど
が挙げられる。The RS code is a code having a theoretically minimum number of parities added to obtain a certain minimum Hamming distance and having a high correction capability. The characteristics of this code are that the code length, information symbol length, and parity length can be arbitrarily selected within a certain range, it is a kind of cyclic code, the circuit configuration is easy, and the decoding algorithm is relatively simple. And the like.

【００１７】Ｔシンボルを訂正するリードソロモン符号
の生成多項式は、 Ｇ（ｘ）＝（ｘ−１）（ｘ−α）（ｘ−α² ）・・・
（ｘ−α^2T-1） で定義される。Ｔシンボル訂正リードソロモン符号の各
パラメータは次のとおりである。The generator polynomial of the Reed-Solomon code for correcting the T symbol is G (x) = (x−1) (x−α) (x−α ² )
(X−α ^2T−1 ). The parameters of the T symbol corrected Reed-Solomon code are as follows.

【００１８】一例として、単一バイト誤りを訂正できる
ＲＳ（７，５）符号について考えると、ＲＳ符号の条件
式より、ｍ＝３，Ｎ＝７，Ｋ＝５，Ｐ＝２，Ｄmin ＝３
となる。ここで、情報列の１シンボルは３ビットで構成
され各シンボルをＧＦ（２³）の元０，１，α，…，α
⁶ とする。ここで、αはｘ³ ＋ｘ＋１＝０の根である。As an example, considering an RS (7,5) code capable of correcting a single-byte error, from the conditional expression of the RS code, m = 3, N = 7, K = 5, P = 2, Dmin = 3
Becomes Here, one symbol of the information sequence is composed of 3 bits, and each symbol is represented by elements 0, 1, α,..., Α of GF (2 ³ ).
^{6 is} assumed. Here, α is the root of x ³ + x + 1 = 0.

【００１９】図３及び４に、ＲＳ（７，５）符号の符号
化及び復号化の一例を示している。ＲＳ符号の生成多項
式Ｇ（ｘ）は Ｇ（ｘ）＝（ｘ−１）（ｘ−α）…（ｘ−α^P-1 ） で表され、ここでＰ＝２であるから Ｇ（ｘ）＝ｘ² ＋（１＋α）ｘ＋α＝ｘ² ＋α³ ｘ＋α となる。FIGS. 3 and 4 show an example of encoding and decoding of the RS (7,5) code. The generator polynomial G (x) of the RS code is represented by G (x) = (x−1) (x−α)... (X−α ^P−1 ). Since P = 2, G (x) = X ² + (1 + α) x + α = x ² + α ³ x + α.

【００２０】送信側において、情報列ｉはｉ＝（α，α
³ ，α² ，α⁶ ，α³ ）であるから（図３の（ａ））、
その情報多項式は Ｉ（ｘ）＝αｘ⁴ ＋α³ ｘ³ ＋α² ｘ² ＋α⁶ ｘ＋α³ と求められ、またパリティ符号多項式Ｐ（ｘ）はＰ
（ｘ）＝αｘ＋１と計算されるので、符号多項式Ｗ
（ｘ）は、 Ｗ（ｘ）＝ｘ² （αｘ⁴ ＋α³ ｘ³ ＋α² ｘ² ＋α⁶ ｘ
＋α³ ）＋αｘ＋１＝αｘ⁶ ＋α³ ｘ⁵ ＋α² ｘ⁴ ＋α
⁶ ｘ³ ＋α³ ｘ² ＋αｘ＋１ となり、符号語ｗはｗ＝（α，α³ ，α² ，α⁶ ，
α³ ，α，１）で表される（図３の（ｂ））。On the transmitting side, the information sequence i is i = (α, α
³ , α ² , α ⁶ , α ³ ) (FIG. 3 (a)),
The information polynomial is obtained as I (x) = αx ⁴ + α ³ x ³ + α ² x ² + α ⁶ x + α ^3, and the parity code polynomial P (x) is P
Since (x) = αx + 1, the code polynomial W
(X) is W (x) = x ² (αx ⁴ + α ³ x ³ + α ² x ² + α ⁶ x
+ Α ³ ) + αx + 1 = αx ⁶ + α ³ × ⁵ + α ² × ⁴ + α
⁶ x ³ + α ³ x ² + αx + 1, and the code word w is w = (α, α ³ , α ² , α ⁶ ,
α ³ , α, 1) ((b) in FIG. 3).

【００２１】本例では、それに外来ノイズ等の誤りパタ
ーンｅ＝（０，０，０，α⁵ ，０，０，０）がさらに加
わり（図３の（ｃ））、受信側で符号語ｙ＝ｗ＋ｅ＝
（α，α³ ，α² ，α，α³ ，α，１）が得られる。符
号多項式Ｙ（ｘ）は、 Ｙ（ｘ）＝αｘ⁶ ＋α³ ｘ⁵ ＋α² ｘ⁴ ＋αｘ³ ＋α³
ｘ² ＋αｘ＋１ で表される（図３の（ｄ））。In this example, an error pattern e = (0,0,0, α ⁵ , 0,0,0) such as an external noise is further added ((c) in FIG. 3), and the code word y on the receiving side is added. = W + e =
(Α, α ³ , α ² , α, α ³ , α, 1) are obtained. The sign polynomial Y (x) is given by Y (x) = αx ⁶ + α ³ x ⁵ + α ² x ⁴ + αx ³ + α ³
It is represented by x ² + αx + 1 ((d) in FIG. 3).

【００２２】シンドロームｓ₁ 及びｓ₂ は ｓ₁ ＝Ｙ（１）＝α＋α³ ＋α² ＋α＋α³ ＋α＋１＝
α⁵ ｓ₂ ＝Ｙ（α）＝α⁷ ＋α⁸ ＋α⁶ ＋α⁴ ＋α⁵ ＋α²
＋１＝α であるから、誤りパターンｅ_i と誤り位置αⁱ は ｅ_i ＝ｓ₁ ＝α⁵ αⁱ ＝ｓ₂ ／ｓ₁ ＝α-⁴＝α³ となる（図４の（ｅ））。The syndromes s ₁ and s ₂ are as follows: s ₁ = Y (1) = α + α ³ + α ² + α + α ³ + α + 1 =
α ⁵ s ₂ = Y (α) = α ⁷ + α ⁸ + α ⁶ + α ⁴ + α ⁵ + α ²
Since + 1 = α, the error pattern e _i and the error position α ⁱ are e _i = s ₁ = α ⁵ α ⁱ = s ₂ / s ₁ = α- ⁴ = α ³ (FIG. 4 (e)). .

【００２３】これから、誤りパターンはα⁵ で、誤り位
置は右から４ビット目であることがわかる。したがって
復号された推定符号語ｗ’は ｗ’＝ｙ＋ｅ＝（α，α³ ，α² ，α，α³ ，α，１）
＋（０，０，０，α⁵ ，０，０，０）＝（α，α³ ，α
² ，α⁶ ，α³ ，α，１） と計算され（図４の（ｆ））、誤りが訂正される。これ
から、推定符号列ｉ’はｉ’＝（α，α³ ，α² ，
α⁶ ，α³ ）と求められる（図４の（ｇ））。[0023] Now, an error pattern is α ^5, it can be seen that the error position is the fourth bit from the right. Therefore, the decoded estimated code word w ′ is w ′ = y + e = (α, α ³ , α ² , α, α ³ , α, 1)
+ (0,0,0, α ⁵ , 0,0,0) = (α, α ³ , α
² , α ⁶ , α ³ , α, 1) (FIG. 4 (f)), and the error is corrected. From this, the estimated code sequence i ′ is i ′ = (α, α ³ , α ² ,
α ⁶ , α ³ ) ((g) in FIG. 4).

【００２４】図５は、リードソロモン符号の復号器の一
構成を示したものである。図５に示すように、上述した
受信側の復号処理はシンドローム演算部１１、誤り位置
多項式の導出部１２、誤り位置の計算部１３、誤りの値
の計算部１４、誤り訂正部１５の順で行われる。FIG. 5 shows one configuration of a Reed-Solomon code decoder. As shown in FIG. 5, the decoding process on the receiving side is performed in the order of the syndrome operation unit 11, the error position polynomial derivation unit 12, the error position calculation unit 13, the error value calculation unit 14, and the error correction unit 15. Done.

【００２５】通常、各部を独立のハードウェア（加算
器、乗算器、除算器、又はＡＬＵ等）で構成し、これを
パイプライン処理する。なお、遅延回路１６は前記各部
１１〜１４の処理によって受信信号の誤り判定結果がで
るまでの間、訂正部１５に入力される受信信号を遅延さ
せる。Normally, each unit is constituted by independent hardware (such as an adder, a multiplier, a divider, or an ALU), and is processed by a pipeline. The delay circuit 16 delays the reception signal input to the correction unit 15 until an error determination result of the reception signal is obtained by the processing of the units 11 to 14.

【００２６】図６及び７は、リードソロモン符号の復号
方法の一例を示したフローチャートである。リードソロ
モン積符号の誤り訂正能力は復号方法によっても異なる
が、ここでは図６及び７の例で説明する。図１に示した
ように、受信データは送信側で先ず外符号パリティが付
加され、続いてインタリーブが行われ、最後に内符号パ
リティが付加されたものである。従って、復号を行う時
には、反対に内符号訂正を行った後にデインタリーブを
行い、最後に外符号訂正を行う。FIGS. 6 and 7 are flowcharts showing an example of a method for decoding a Reed-Solomon code. Although the error correction capability of the Reed-Solomon product code varies depending on the decoding method, it will be described here with reference to the examples of FIGS. As shown in FIG. 1, the reception data is obtained by first adding an outer code parity on the transmission side, subsequently performing interleaving, and finally adding an inner code parity. Therefore, when decoding, conversely, after performing inner code correction, deinterleaving is performed, and finally, outer code correction is performed.

【００２７】図６において、内符号訂正ではまず誤り検
出を行い、ここで得られた誤りシンボルの数に応じて、
以下の誤り訂正を行う。 （１）誤りシンボルの数Ｔがパリティ長Ｐの１／２より
も小さい場合（Ｔ＜Ｐ／２）は誤り訂正が可能であり、
誤りを訂正するとともに復号誤りのチェックを行う（Ｓ
１０１〜１０３）。In FIG. 6, in the inner code correction, first, error detection is performed, and according to the number of error symbols obtained here,
The following error correction is performed. (1) When the number T of error symbols is smaller than 1/2 of the parity length P (T <P / 2), error correction is possible,
The error is corrected and the decoding error is checked (S
101-103).

【００２８】（２）誤り訂正能力の限界（Ｔ＝Ｐ／２）
となる場合は誤り訂正を行うが、復号誤りのチェックが
できないので、内符号ブロック内のすべてのシンボルに
誤りフラグを立てて出力する（Ｓ１０４及び１０５）。 （３）誤り訂正能力を超える場合（Ｔ＞Ｐ／２）は誤り
訂正を行わず、内符号ブロック内のすべてのシンボルに
誤りフラグを立てて出力する（Ｓ１０５）。このよう
に、内符号訂正ではランダム誤りのほか、数シンボルの
短いバースト誤りを訂正する。(2) Limit of error correction capability (T = P / 2)
In this case, error correction is performed, but decoding errors cannot be checked. Therefore, error symbols are set for all symbols in the inner code block and output (S104 and 105). (3) If the error correction capability is exceeded (T> P / 2), error correction is not performed, and an error flag is set for all symbols in the inner code block and output (S105). As described above, in the inner code correction, in addition to the random error, a short burst error of several symbols is corrected.

【００２９】次に、図７の外符号訂正では、以下の手順
で誤り訂正を行う。 （１）誤り訂正能力の範囲内である場合（Ｔ＜Ｐ／２）
は誤り訂正を行い、訂正された誤りフラグを解除する
（Ｓ２０１〜２０４）。 （２）誤り訂正能力の限界まで訂正が必要な場合（Ｔ＝
Ｐ／２）、および誤り訂正能力を超える場合（Ｔ＞Ｐ／
２）は、誤り訂正を行わずにイレージャ訂正（「消失誤
り訂正」）を行う。このとき、内符号訂正において付加
された誤りフラグの数Ｆがパリティ長Ｐ以下の場合（Ｆ
＜＝Ｐ）は誤りフラグを位置情報としてイレージャ訂正
を行い、訂正に成功した誤りフラグは解除する。イレー
ジャ訂正能力を超える場合（Ｆ＞Ｐ）は誤りフラグを消
失せずにそのまま出力する（Ｓ２０５〜２０８）。Next, in the outer code correction of FIG. 7, error correction is performed in the following procedure. (1) When the error correction capability is within the range (T <P / 2)
Performs error correction and cancels the corrected error flag (S201 to S204). (2) When correction is required up to the limit of error correction capability (T =
P / 2) and when the error correction capability is exceeded (T> P /
2) performs erasure correction ("erasure error correction") without performing error correction. At this time, when the number F of error flags added in the inner code correction is equal to or less than the parity length P (F
<= P) performs erasure correction using the error flag as position information, and releases the error flag that has been successfully corrected. If the erasure correction capability is exceeded (F> P), the error flag is output without loss (S205 to S208).

【００３０】上述した符号誤り訂正の一連の処理操作を
考慮に入れながら、以降では本願発明の実施例について
詳細に説明する。なお、本願発明の適用対象は上述した
リードソロモン符号等の特定の符号には限定されず、誤
り訂正符号一般に適用可能である。後述するように、本
願発明の一実施態様例としてリードソロモン符号が用い
られる。Hereinafter, embodiments of the present invention will be described in detail while taking into consideration the above-described series of code error correction processing operations. It should be noted that the application of the present invention is not limited to a specific code such as the Reed-Solomon code described above, but is applicable to error correction codes in general. As described below, a Reed-Solomon code is used as an embodiment of the present invention.

【００３１】図８は、本願発明による並列連接符号器の
基本構成例を示したものである。また、図９には図８の
並列連接符号器の一動作例を示している。本発明では
（Ｎ，Ｋ）ブロック符号の並列連接符号化を行う際に、
図８に示す符号化構成を用いてＭ×Ｋの単位の情報ブロ
ックの符号化およびインターリーブを行う。図９には理
解の容易のためＭ＝３、Ｋ＝４の一例を示している。な
お、情報ブロックを構成する各情報要素の単位としてビ
ットやバイト等の種々の形態が適用可能である。FIG. 8 shows an example of the basic configuration of a parallel concatenated encoder according to the present invention. FIG. 9 shows an operation example of the parallel concatenated encoder of FIG. In the present invention, when performing parallel concatenated coding of (N, K) block codes,
Encoding and interleaving of information blocks in units of M × K are performed using the encoding configuration shown in FIG. FIG. 9 shows an example of M = 3 and K = 4 for easy understanding. Note that various forms such as bits and bytes can be applied as a unit of each information element constituting the information block.

【００３２】図８において、符号化を行なうとき、Ｍ×
Ｋの情報系列（図９の（ａ））が符号化器に入力され符
号化を行なう。符号化は２つの部分（本例では符号化器
２１及び２２）で行われる。第１の部分である符号化器
２１は入力されたＭ×Ｋ情報系列の符号化によってパリ
ティ系列Ｍ×Ｐ１を出力する（図９の（ｃ））。In FIG. 8, when encoding is performed, M ×
The K information sequence ((a) in FIG. 9) is input to the encoder and performs encoding. The encoding is performed in two parts (encoders 21 and 22 in this example). The encoder 21, which is the first part, outputs the parity sequence M × P1 by encoding the input M × K information sequence ((c) in FIG. 9).

【００３３】一方、第２の部分である符号化器２２はイ
ンタリーバ（π）２３を経由してインターリービングさ
れたＭ×Ｋ情報系列を符号化し、そのパリティ系列Ｍ×
Ｐ１’を出力する（図９の（ｄ））。その結果、本発明
による並列連接符号器から出力される信号は組織部分の
情報系列Ｍ×Ｋ自体と（図９の（ｂ））、そのパリティ
系列Ｍ×Ｐ１及びＭ×Ｐ１’とで構成され、符号語シン
ボル長Ｍ×（Ｋ＋Ｐ１＋Ｐ１’）のシリアル信号として
出力される（図９の（ｅ））。On the other hand, the encoder 22, which is the second part, encodes the interleaved M × K information sequence via the interleaver (π) 23, and encodes the parity sequence M × K information sequence.
P1 'is output ((d) in FIG. 9). As a result, the signal output from the parallel concatenated encoder according to the present invention is composed of the information sequence M × K itself of the tissue part ((b) of FIG. 9) and its parity sequences M × P1 and M × P1 ′. , Is output as a serial signal having a codeword symbol length M × (K + P1 + P1 ′) (FIG. 9E).

【００３４】先ず、受信符号語は図１０は、本願発明に
よる並列連接復号器の基本構成例を示したものである。
また、図１１には図１０の並列連接復号器の一動作例を
示している。図１０において、並列連接復号器には図９
の（ｅ）で示した送信符号語Ｍ×（Ｋ＋Ｐ１＋Ｐ１’）
にさらに伝送路上等の雑音ｅが付加された受信符号語Ｍ
×Ｎ（ここで、Ｎ＝Ｋ＋Ｐ１＋Ｐ１’）が入力される。
一例として、図１１の（ｆ）には雑音ｅによって誤りが
発生したシンボル個所に×マークを付している。FIG. 10 shows an example of the basic configuration of a parallel concatenated decoder according to the present invention.
FIG. 11 shows an operation example of the parallel concatenated decoder of FIG. In FIG. 10, the parallel concatenated decoder has the configuration shown in FIG.
The transmission codeword M × (K + P1 + P1 ′) shown in FIG.
Code word M in which noise e on the transmission line is further added to
× N (where N = K + P1 + P1 ′) is input.
As an example, in FIG. 11 (f), a symbol where an error has occurred due to noise e is marked with an x mark.

【００３５】先ず、受信符号語Ｍ×Ｎとパリティ系列Ｍ
×Ｐ１とによる符号語が復号器１（３１）で復号され
る。この復号には先に図６を用いて説明した内符号訂正
に相当する符号訂正が実行される。その結果、誤り訂正
に失敗したシンボル個所にフラグ情報Ｆ１（本例ではビ
ット“１”）が立てられる。図１１の（ｇ）には受信符
号語の３番目の情報系列部分内にある１つの誤りが訂正
に成功した例を示しており、その訂正個所には○_i マー
ク（ｉは訂正が成功した順番）を付している。First, the reception code word M × N and the parity sequence M
The code word based on × P1 is decoded by the decoder 1 (31). In this decoding, code correction corresponding to the inner code correction described above with reference to FIG. 6 is executed. As a result, flag information F1 (bit “1” in this example) is set at a symbol location where error correction has failed. The (g) of FIG. 11 shows an example in which one error within the third information sequence portion of the received codeword is successfully corrected, and its correct location ○ _i mark (i is correction is successful Order).

【００３６】従って、この場合のフラグ情報Ｆ１は図１
１の（ｈ）のようになる。なお、本願発明による動作原
理を容易に理解できるように、以降では受信符号語の各
情報系列内に１つの誤りを検出した場合にのみ訂正可能
として説明する。Therefore, the flag information F1 in this case is shown in FIG.
1 (h). In order to facilitate understanding of the principle of operation according to the present invention, a description will be given below assuming that correction is possible only when one error is detected in each information sequence of a received codeword.

【００３７】次に、次段の復号器２（３５）にはインタ
リーバ（π）３３を介してインターリービングされた受
信情報系列Ｍ×Ｋ’及び直接受信したパリティ系列Ｍ×
Ｐ１’と、さらに前記フラグ情報Ｆ１をインタリーバ
（π）３２を介してインターリービングしたフラグ情報
Ｆ１’とが入力される（図１１の（ｉ）及び（ｊ））。Next, the next-stage decoder 2 (35) supplies the received information sequence M × K ′ interleaved via the interleaver (π) 33 and the directly received parity sequence M × K ′
P1 ′ and flag information F1 ′ obtained by interleaving the flag information F1 via an interleaver (π) 32 are input ((i) and (j) in FIG. 11).

【００３８】復号器３５における復号には先に図７を用
いて説明した外符号訂正に相当する符号訂正が実行され
る。すなわち、フラグ情報Ｆ１’を用いたイレージャ訂
正が並行して実行される。このように、本願発明によれ
ば従来の受信符号語による復号に比べ、さらにフラグ情
報が追加された復号が可能となり、簡単に誤り訂正能力
を更に向上させることができる。For decoding in the decoder 35, a code correction corresponding to the outer code correction described above with reference to FIG. 7 is executed. That is, erasure correction using the flag information F1 'is performed in parallel. As described above, according to the present invention, the decoding in which the flag information is further added becomes possible as compared with the conventional decoding using the received codeword, and the error correction capability can be easily further improved.

【００３９】図１１の（ｉ）の例では、インタリーバ
（π）３３によってインターリービング後の受信情報系
列Ｍ×Ｋ’のシンボル誤り位置が分散され、その１番目
の情報系列部分内に再配置された１つの誤りの訂正が成
功し（○₂ ）、さらに本来２個の誤りを有するため訂正
できない２番目の情報系列部分内に再配置された誤りも
その内の１つはすでに訂正されているため（○₁ ）、こ
こでは訂正可能であり（○₂ ）、結果的にフラグ情報Ｆ
１’に基づくイレージャ訂正により２個の誤りがさらに
訂正される。In the example of FIG. 11 (i), the symbol error positions of the received information sequence M × K ′ after interleaving are dispersed by the interleaver (π) 33 and rearranged in the first information sequence part. One error has been successfully corrected ( _{2 2} ), and one of the errors rearranged in the second information sequence portion that cannot be corrected because it originally has two errors has already been corrected. since (○ _1), where a correctable (○ _2), resulting in the flag information F
Two errors are further corrected by the erasure correction based on 1 '.

【００４０】本発明では、復号器３５でも訂正に失敗し
たフラグ情報Ｆ２’（図１１の（ｋ））がデインタリー
バ（π^-1）３４を介した後に先の復号器３１へイレージ
ャ訂正のためのフラグ情報Ｆ２として入力される（図１
１の（ｍ））。図１１の（ｌ）の例では、これにより残
りの２つの誤りも訂正され（○₃ ）、本例の場合には結
果として全ての誤りが訂正される。このように本発明で
はフラグ情報を使って復号処理を数回繰り返した後にそ
の復号結果が出力される（図１１の（ｏ）又は
（ｏ’））。According to the present invention, the flag information F2 '((k) in FIG. 11) for which correction has also failed in the decoder 35 is passed through the deinterleaver (π ^-1 ) 34 and then sent to the previous decoder 31 for erasure correction. Is input as flag information F2 of FIG.
1 (m)). In the example of FIG. 11 (l), this also corrects the remaining two errors (○ ₃ ), and in the case of this example, all errors are corrected as a result. As described above, in the present invention, the decoding result is output after repeating the decoding process several times using the flag information ((o) or (o ') in FIG. 11).

【００４１】なお、上記では結果的に全ての誤り個所が
訂正される例を示したが、一般には数回の復号処理の繰
り返しで誤り訂正効果は飽和するものと考えられる。こ
れについては、復号処理の繰り返し数を一定に制限した
り、フラグ情報の誤り数を所定の閾値を使って検出する
ことで誤り訂正効果の飽和を判断する等の種々の手段で
対処可能である。Although an example in which all error locations are corrected as a result has been described above, it is generally considered that the error correction effect saturates by repeating decoding several times. This can be dealt with by various means, such as limiting the number of repetitions of the decoding process to a constant value, detecting the number of errors in the flag information using a predetermined threshold value, and determining the saturation of the error correction effect. .

【００４２】図１３は、本発明による並列連接符号器及
び復号器をリードソロモン符号に適用した一実施例を示
したものである。図１３の（ａ）は並列連接符号器の例
を示しており、図８の符号器２１及び２２の代わりにリ
ードソロモン符号器４１及び４２が使用される。また、
図１３の（ｂ）は並列連接復号器の例を示しており、図
１０の復号器３１及び３５の代わりにリードソロモン復
号器５１及び５５が使用される。FIG. 13 shows an embodiment in which the parallel concatenated encoder and decoder according to the present invention are applied to Reed-Solomon codes. FIG. 13A shows an example of a parallel concatenated encoder, in which Reed-Solomon encoders 41 and 42 are used instead of the encoders 21 and 22 in FIG. Also,
FIG. 13B shows an example of a parallel concatenated decoder, in which Reed-Solomon decoders 51 and 55 are used instead of the decoders 31 and 35 in FIG.

【００４３】ここでは、本願発明の基本動作を行うフラ
グ情報の処理部分についてのみ示している。また、スイ
ッチ５６は、最初に受信符号語の入力側に接続され、受
信符号語がリードソロモン復号器５１に入力された後は
フラグ情報の帰還側に接続され、本発明の繰り返し復号
処理が完了するまでその接続状態を維持する。なお、リ
ードソロモン符号の符号化及び復号化処理については先
に説明した通りであり、ここではそれらについて更に説
明しない。Here, only the processing part of the flag information for performing the basic operation of the present invention is shown. The switch 56 is first connected to the input side of the reception codeword, and after the reception codeword is input to the Reed-Solomon decoder 51, is connected to the feedback side of the flag information, thereby completing the iterative decoding process of the present invention. The connection is maintained until the connection is established. The encoding and decoding of the Reed-Solomon code are as described above, and will not be further described here.

【００４４】図１４〜１６には、本発明による並列連接
復号器の特性評価を計算機シミュレーションを用いて行
なった一例を示している。シミュレーションではＲＳ
（２５５、２３９）符号を用いている。図１４には並列
ＲＳ連接符号の特性例を示している。インターリービン
グ長が１４×２３９シンボルで、復号の繰り返しの回数
は１〜３回である。これから復号の繰り返しの回数が増
えると特性がよくなることがわかる。FIGS. 14 to 16 show an example in which the characteristics of the parallel concatenated decoder according to the present invention are evaluated using computer simulation. RS for simulation
(255, 239) code is used. FIG. 14 shows a characteristic example of the parallel RS connection code. The interleaving length is 14 × 239 symbols, and the number of times of decoding is 1 to 3 times. From this, it can be seen that the characteristics are improved as the number of decoding iterations is increased.

【００４５】また、図１５にはインターリービング長が
変るときの特性例を示している。これよりインターリー
ビング長が長くなると特性が改善されることがわかる。
最後に、図１６には各符号化方式の特性比較例を示して
いる。ＲＳ（２５５、２３９）と比較すると、本願の並
列連接符号の方が誤り率１０-7において約１dBの符号化
利得の改善が見られる。FIG. 15 shows an example of characteristics when the interleaving length changes. This shows that the characteristics are improved when the interleaving length is increased.
Finally, FIG. 16 shows a characteristic comparison example of each encoding method. Compared to RS (255, 239), the parallel concatenated code of the present application shows an improvement of about 1 dB in coding gain at an error rate of 10 @ -7.

【００４６】[0046]

【発明の効果】以上、本発明によれば、ｉ）（Ｎ、Ｋ）
ブロック符号の並列連接符号化ではＭ×Ｋ単位の情報ブ
ロックが入力されてその符号化及びインターリーブを行
うこと、ii）復号化の際には、Ｍ×Ｋの単位でデインタ
ーリーブを行い、各々のブロック符号のシンドロームを
計算し、誤りブロックにフラグを立てて復号を行うこ
と、iii ）更に、ブロック復号器の出力であるフラグが
次のブロック復号器に入力されて繰り返し復号処理を行
う、という一連の符号化／復号化処理により一定の符号
化および復号回路規模において、インターリービングサ
イズを増やすこと、及び繰り返し復号により簡単に誤り
訂正能力を更に向上させることができる。As described above, according to the present invention, i) (N, K)
In parallel concatenated coding of block codes, information blocks in M × K units are input and encoded and interleaved. Ii) In decoding, deinterleaving is performed in M × K units, and Calculate the syndrome of the block code, set a flag for the error block and perform decoding, and iii) further perform a series of processing in which a flag which is an output of the block decoder is input to the next block decoder to perform iterative decoding processing. It is possible to increase the interleaving size at a fixed coding and decoding circuit scale by the encoding / decoding processing of, and further improve the error correction capability easily by iterative decoding.

【図面の簡単な説明】[Brief description of the drawings]

【図１】積誤り訂正符号の一構成例を示した図である。FIG. 1 is a diagram illustrating a configuration example of a product error correction code.

【図２】リードソロモンによる（Ｎ、Ｋ）符号の一例を
示した図である。FIG. 2 is a diagram showing an example of a (N, K) code by Reed-Solomon.

【図３】ＲＳ（７，５）符号の符号化及び復号化の例
（１）を示した図である。FIG. 3 is a diagram illustrating an example (1) of encoding and decoding of an RS (7, 5) code.

【図４】ＲＳ（７，５）符号の符号化及び復号化の例
（２）を示した図である。FIG. 4 is a diagram illustrating an example (2) of encoding and decoding of an RS (7, 5) code.

【図５】リードソロモン符号の復号器の一構成を示した
図である。FIG. 5 is a diagram showing one configuration of a Reed-Solomon code decoder.

【図６】リードソロモン符号の復号方法の例（１）を示
したフローチャートである。FIG. 6 is a flowchart illustrating an example (1) of a decoding method of a Reed-Solomon code.

【図７】リードソロモン符号の復号方法の例（２）を示
したフローチャートである。FIG. 7 is a flowchart illustrating an example (2) of a decoding method of a Reed-Solomon code.

【図８】本願発明による並列連接符号器の基本構成例を
示した図である。FIG. 8 is a diagram showing an example of a basic configuration of a parallel concatenated encoder according to the present invention.

【図９】図８の並列連接符号器の一動作例を示した図で
ある。FIG. 9 is a diagram illustrating an operation example of the parallel concatenated encoder of FIG. 8;

【図１０】本願発明による並列連接復号器の基本構成例
を示した図である。FIG. 10 is a diagram showing a basic configuration example of a parallel concatenated decoder according to the present invention.

【図１１】図１０の並列連接復号器の一動作例（１）を
示した図である。FIG. 11 is a diagram illustrating an operation example (1) of the parallel concatenated decoder in FIG. 10;

【図１２】図１０の並列連接復号器の一動作例（２）を
示した図である。FIG. 12 is a diagram illustrating an operation example (2) of the parallel concatenated decoder in FIG. 10;

【図１３】本発明による並列連接符号器及び復号器をリ
ードソロモン符号に適用した一実施例を示した図であ
る。FIG. 13 is a diagram showing an embodiment in which the parallel concatenated encoder and decoder according to the present invention are applied to Reed-Solomon codes.

【図１４】本発明による並列連接復号器の特性評価の一
例（１）を示した図である。FIG. 14 is a diagram showing an example (1) of characteristic evaluation of the parallel concatenated decoder according to the present invention.

【図１５】本発明による並列連接復号器の特性評価の一
例（２）を示した図である。FIG. 15 is a diagram showing an example (2) of the characteristic evaluation of the parallel concatenated decoder according to the present invention.

【図１６】本発明による並列連接復号器の特性評価の一
例（３）を示した図である。FIG. 16 is a diagram showing an example (3) of evaluating the characteristics of the parallel concatenated decoder according to the present invention.

【符号の説明】[Explanation of symbols]

２１、２２…符号器 ２３、３２、３３、４３、５２…インタリーバ ３４、５４…デインタリーバ ３１、３５…復号器 ４１、４２…リードソロモン符号器 ５１、５５…リードソロモン復号器 ５６…スイッチ 21, 22 encoder 23, 32, 33, 43, 52 interleaver 34, 54 deinterleaver 31, 35 decoder 41, 42 Reed-Solomon encoder 51, 55 Reed-Solomon decoder 56 switch

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５４２ Ｇ１１Ｂ 20/18 ５４２Ａ Ｈ０３Ｍ 13/15 Ｈ０３Ｍ 13/15 13/27 13/27 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) G11B 20/18 542 G11B 20/18 542A H03M 13/15 H03M 13/15 13/27 13/27

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 複数の（Ｎ，Ｋ）組織ブロック符号から
なる並列連接符号を用いた符号誤り訂正装置であって、 入力されたＭ×Ｋ単位の情報ブロックからその符号化と
インターリーブとを行った符号語を出力する符号器と、 前記符号語に対してＭ×Ｋ単位で復号化とデインターリ
ーブとを行い、その訂正フラグ情報に基づいて所定回数
の復号処理を繰り返す復号器と、で構成することを特徴
とする並列連接符号の誤り訂正装置。1. A code error correction apparatus using a parallel concatenated code composed of a plurality of (N, K) systematic block codes, which codes and interleaves an input M × K information block. And a decoder that decodes and deinterleaves the codeword in M × K units and repeats a predetermined number of decoding processes based on the correction flag information. An apparatus for correcting an error in a parallel concatenated code. 【請求項２】 複数の（Ｎ，Ｋ）組織ブロック符号から
なる並列連接符号の誤り訂正符号器であって、 入力されたＭ×Ｋ単位の情報ブロックを符号化して、そ
のパリティ情報系列Ｍ×Ｐを出力する第１の符号部と、 入力されたＭ×Ｋ単位の情報ブロックをインターリーブ
した後符号化して、そのパリティ情報系列Ｍ×Ｐ’を出
力する第２の符号部と、を備え、 前記入力されたＭ×Ｋ単位の情報ブロックと、前記パリ
ティ情報系列Ｍ×Ｐ及びＭ×Ｐ’とを出力することを特
徴とする並列連接符号器。2. An error correction encoder for a parallel concatenated code comprising a plurality of (N, K) systematic block codes, which encodes an input M × K unit information block and generates a parity information sequence M × K. A first encoding unit that outputs P, and a second encoding unit that interleaves and encodes the input information block in M × K units and outputs a parity information sequence M × P ′, A parallel concatenated encoder that outputs the input information block in M × K units and the parity information sequences M × P and M × P ′. 【請求項３】 複数の（Ｎ，Ｋ）組織ブロック符号から
なる並列連接符号の誤り訂正復号器であって、Ｍ×Ｋ単
位の情報ブロックと、そのパリティ情報系列Ｍ×Ｐ及び
前記Ｍ×Ｋ単位の情報ブロックをインターリーブした後
符号化して得られたパリティ情報系列Ｍ×Ｐ’とが入力
され、 前記Ｍ×Ｋ単位の情報ブロックと前記パリティ情報系列
Ｍ×Ｐとにより復号化を行ってその訂正フラグ情報Ｆ１
を出力する第１の復号部と、 前記Ｍ×Ｋ単位の情報ブロックをインターリーブしたＭ
×Ｋ’単位の情報ブロックと、前記パリティ情報系列Ｍ
×Ｐ’と、前記訂正フラグ情報Ｆ１をインターリーブし
た訂正フラグ情報Ｆ１’とにより復号化を行ってその訂
正フラグ情報Ｆ２’を出力する第２の復号部と、により
構成され、 前記訂正フラグ情報Ｆ２’を、デインタリーブした後前
記第１の復号部の訂正フラグ情報Ｆ２として入力するこ
とで、訂正フラグ情報に基づいた所定数の繰り返し復号
処理を行うことを特徴とする並列連接復号器。3. An error correcting decoder for a parallel concatenated code comprising a plurality of (N, K) systematic block codes, comprising: an M × K information block; a parity information sequence M × P; A parity information sequence M × P ′ obtained by encoding after interleaving a unit information block is input, and decoding is performed using the M × K unit information block and the parity information sequence M × P. Correction flag information F1
And a first decoding unit that outputs
× K ′ unit information block and the parity information sequence M
× P ′, and a second decoding unit that decodes the correction flag information F1 ′ obtained by interleaving the correction flag information F1 and outputs the correction flag information F2 ′. Is input as the correction flag information F2 of the first decoding unit after deinterleaving, thereby performing a predetermined number of iterative decoding processes based on the correction flag information. 【請求項４】 さらに、前記訂正フラグ情報を監視し、
その誤りフラグ数と所定閾値との比較により又は誤り訂
正効果の飽和判断により、前記繰り返し復号処理を終了
させる手段を備える、請求項３記載の並列連接復号器。4. The method further comprising monitoring the correction flag information,
4. The parallel concatenated decoder according to claim 3, further comprising: means for terminating the iterative decoding process by comparing the number of error flags with a predetermined threshold value or by judging whether an error correction effect is saturated. 【請求項５】 前記訂正フラグを用いたイレージャ訂正
を行う、請求項３記載の並列連接復号器。5. The parallel concatenated decoder according to claim 3, wherein an erasure correction using the correction flag is performed. 【請求項６】 ブロック符号は、リードソロモン符号、
ＢＣＨ符号、又はハミング符号である請求項２〜５のい
ずれか１つに記載の並列連接符号器／復号器。6. The block code is a Reed-Solomon code,
The parallel concatenated encoder / decoder according to any one of claims 2 to 5, which is a BCH code or a Hamming code.