JP2002076190A - 回路基板、半導体装置及びこれらの製造方法 - Google Patents

回路基板、半導体装置及びこれらの製造方法

Info

Publication number
JP2002076190A
JP2002076190A JP2000254375A JP2000254375A JP2002076190A JP 2002076190 A JP2002076190 A JP 2002076190A JP 2000254375 A JP2000254375 A JP 2000254375A JP 2000254375 A JP2000254375 A JP 2000254375A JP 2002076190 A JP2002076190 A JP 2002076190A
Authority
JP
Japan
Prior art keywords
insulating substrate
epoxy resin
semiconductor device
resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000254375A
Other languages
English (en)
Inventor
Hironori Sekiya
洋紀 関谷
Hiroyuki Hiramoto
裕行 平本
Toshio Shimizu
敏夫 清水
Kenji Kijima
研二 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000254375A priority Critical patent/JP2002076190A/ja
Publication of JP2002076190A publication Critical patent/JP2002076190A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 優れた電気特性と高い信頼性の回路基板及び
これを用いた半導体装置を提供する。 【解決手段】 絶縁基板１と、絶縁基板１の周囲部を露
出させるように絶縁基板１上に選択的に配置された導電
膜２１，２２，２３，２４と、導電膜２１，２２，２
３，２４の外周端部に接して、絶縁基板１の上面に配置
された固体絶縁物１１とからなる。固体絶縁物１１は、
１液性エポキシ樹脂を固化して形成する。１液性エポキ
シ樹脂は、クレゾールノボラック形、フェノールノボラ
ック形、ビフェニル形、ジシクロペンタジエン形、及び
ナフタレン形エポキシ樹脂からなるグループの内少なく
とも１種類のエポキシ樹脂に硬化剤を配合し、これに硬
化促進剤、低応力化剤、充填材、難燃剤、カップリング
剤、離型剤、顔料の内少なくとも１つ以上を加えた材料
からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電力用半導体装置に
関わり、特にインバータなどに適用される電力用半導体
素子、インテリジェントパワーモジュールやパワーＩＣ
等の半導体装置のパッケージ、このパッケージに使用さ
れる回路基板、及びこれらの製造方法に関する。
【０００２】
【従来の技術】省エネダイレクトドライブ、或いはイン
テリジェント・アクチュエータ等のインバータ制御電力
機器には、各種のパワーデバイス、パワーモジュールや
パワーＩＣ等の電力用半導体装置が用いられている。図
２３に示すように、従来の電力用半導体装置に用いられ
る回路基板は、絶縁基板１にマウント用導電膜２６，２
７及び裏側導電膜２５を接合し、マウント用導電膜２
６，２７の端部と絶縁基板１の端部の間には一定の絶縁
距離を設けた構造となっている。この回路基板は、例え
ば、熱伝導性に優れた窒化アルミニウム（ＡｌＮ）等の
絶縁基板１の両面に銅等のマウント用導電膜２６，２７
及び裏側導電膜２５を、活性金属ろう付け法、ＤＢＣ法
等を用いて接合した構造である。そして、マウント用導
電膜２６，２７を金属回路とし、裏側導電膜２５を放熱
面として用いている。パワーモジュール用としては活性
金属ろう付け法により、マウント用導電膜２６，２７が
絶縁基板１に接続される。また、電気絶縁性を保つため
に、金属回路をなすマウント用導電膜２６，２７板は絶
縁基板１よりも面積を小さくし、マウント用導電膜２
６，２７の端部から絶縁基板１の端部の間に電気絶縁的
な沿面距離を確保している。この様にして、一定の電気
的特性、放熱性及び信頼性を示す回路基板を得ている。
特に、高電圧で使用される電力用半導体装置の場合に
は、絶縁基板１上に接合したマウント用導電膜２６，２
７端部における高い電界集中に対する防備が重要であ
り、マウント用導電膜２６，２７端部から絶縁基板１の
端部までの絶縁距離を一定以上の長さにしている。
【０００３】図２２に示す、従来の半導体装置は、通
常、ポリフェニレンンサルファイド或いはポリブチレン
テレフタレートなどの絶縁樹脂が用いられたケース６と
金属製の放熱板５が組み合わされた構造である。そし
て、例えば熱伝導性に優れた窒化アルミニウム（Ａｌ
Ｎ）で形成された絶縁基板１が、放熱板５上に接合され
ている。放熱板５上の絶縁基板１には、半導体チップ３
５，３６，３７、ボンディングワイヤ５８１，５８２、
及び外部端子用リード７１，７２の各電子部品が配置さ
れている。このケース６内部に納められた絶縁基板１上
に柔軟絶縁物（シリコーンゲル）９が充填され、このシ
リコーンゲル９上にエポキシ樹脂が封止される。そし
て、このエポキシ樹脂上にケース６と同種或いは異なる
材料からなるターミナルホルダ８が固定された構造であ
る。この従来の半導体装置は、比較的優れた電気特性、
信頼性を示す。
【０００４】しかし、４．５ｋＶ以上のような高電圧で
使用される電力用半導体装置の場合には、絶縁基板１及
び絶縁基板１上に形成されたマウント用導電膜２５のそ
れぞれの端部における高い電界集中に対する防護が重要
である。このため、絶縁基板１周囲及び絶縁基板１上の
マウント用導電膜２５周囲に、例えばビスフェノールＡ
型エポキシ樹脂やビスフェノールＦ型エポキシ樹脂など
からなるエポキシ接着剤或いは２液性エポキシ樹脂など
の固体絶縁物を備える方法により、高耐圧化が試みられ
ている。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の構成による回路基板の場合には次のような不具合があ
った。即ち、使用電圧が高くなるにつれてマウント用導
電膜２６，２７の端部から絶縁基板１の端部までの絶縁
距離を長くする必要があるため、絶縁基板１自体が大き
くなり、これによって少しの応力でも絶縁基板１が破壊
し易くなる虞が生じる。また、半導体装置に組み込んだ
際のボンディングワイヤの可能な長さにも、作業上及び
電気特性上の限界があり、絶縁基板１を大きくすること
にも限界がある。更に、半導体装置のパッケージが著し
く大きくなり非実用的となることが懸念される。従っ
て、従来の構成では数ｋＶから十数ｋＶを越えるような
高電圧で使用する半導体装置への適用が不可能である。
【０００６】これと並んで、高電圧で使用するに当たっ
てはマウント用導電膜２６，２７の端部における電界集
中が高まり絶縁不良が生じる不都合が生じた。１つは部
分放電の発生であり、この種の回路基板の場合、部分放
電は半導体装置のノイズ原因になるとともに、長期的な
絶縁低下を招く障害ともなる。同様にして高い電界集中
は絶縁基板１の絶縁破壊電圧のばらつき増加など回路基
板の品質や信頼性低下を招く不都合が生じた。
【０００７】マウント用導電膜２６，２７の端部におけ
る電界集中を防止するために、一般のビスフェノールＡ
型エポキシ樹脂やビスフェノールＦ型エポキシ樹脂など
からなるエポキシ接着剤、或いは２液性エポキシ樹脂な
どを、マウント用導電膜２６，２７の端部に塗布し、固
体絶縁物を形成する方法も試みられている。しかし、従
来の固体絶縁物で、端部における電界集中を防止した場
合、半導体装置の動作・停止に伴った温度サイクル、或
いは高湿度環境下での運転の際に、固体絶縁物（樹脂）
中の金属イオン成分や未硬化反応物等によって半導体素
子の劣化を引き起こし、半導体装置が正常に動作しない
不都合が生じた。また、固体絶縁物としても耐電圧、部
分放電開始電圧などが十分得られなくなる虞があった。
加えて２液性エポキシ樹脂の場合には混合比の正確な制
御が必要であり、混合比が異なった状態では、樹脂硬化
が不十分となって必要な電気的・機械的特性が得られな
いことが懸念される上、この種の樹脂の場合、加熱によ
る樹脂硬化に時間を要し、その間半導体装置に生じる熱
歪みなどの熱的影響が大きくなる不都合が生じた。この
他、固体絶縁物を絶縁基板１上に設ける際、樹脂部材の
粘度によっては樹脂の量が一様に制御出来ず、耐電圧、
部分放電開始電圧にばらつきを生じる原因となる。加え
て固体絶縁物の内部、絶縁基板１と導電膜が接した部分
に気泡が残留する虞もあり、更に樹脂内部に残留した気
泡は、高電圧下でその内部において部分放電を発生し、
半導体装置のノイズ原因になるとともに、長期的な絶縁
低下を招く障害ともなる。
【０００８】半導体装置を使用した大容量のパワーユニ
ットは、通常、圧延ライン、半導体製造など大工場の電
源装置、車両やエレベータ等の産業機器の電源装置に使
用されており、半導体装置の動作不良や破壊によるパワ
ーユニットの停止がシステムダウンにつながった場合に
は社会的損害も極めて大きいものとなる。
【０００９】本発明は以上のような点に鑑みてなされた
ものであり、従来不可能であった数ｋＶから十数ｋＶを
越えるような高電圧に適用される電力用半導体装置に搭
載可能な回路基板、及びその製造方法を提供することを
目的とする。
【００１０】本発明の他の目的は、回路基板の絶縁性不
足に起因した半導体装置の電気特性低下や絶縁破壊を無
くし、優れた電気特性、耐久性や信頼性を持つ電力用半
導体装、及びその製造方法を提供することである。
【００１１】本発明の更に他の目的は、固体絶縁物の材
料及びその設置方法に起因した半導体素子の特性劣化、
半導体素子の電気特性低下や絶縁破壊を無くし、優れた
電気特性、耐久性及び信頼性を持つ半導体装置及びその
製造方法を提供することである。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の特徴は、絶縁基板と、絶縁基板の
周囲部を露出させるように絶縁基板上に選択的に配置さ
れた導電膜と、導電膜の外周端部に接して、絶縁基板の
上面に配置された固体絶縁物とからなる回路基板の新規
な構造に関する。即ち、この回路基板に用いる固体絶縁
物が、クレゾールノボラック形、フェノールノボラック
形、ビフェニル形、ジシクロペンタジエン形、及びナフ
タレン形エポキシ樹脂からなるグループの内の少なくと
も１種類のエポキシ樹脂に、硬化剤を配合し、これに硬
化促進剤、低応力化剤、充填材、難燃剤、カップリング
剤、離型剤、顔料の内少なくとも１つ以上を加えた材料
からなる１液性エポキシ樹脂を硬化させた絶縁物である
ことを本発明の第１の特徴とする。
【００１３】本発明の第１の特徴に係る回路基板に用い
る１液性エポキシ樹脂は、固体絶縁物中の未硬化成分や
金属不純物が少なく、電気特性や耐湿性に優れている。
また、この１液性エポキシ樹脂は、短時間の加熱処理に
よって硬化することが出来る材料であるため、回路基板
の上に搭載する半導体素子の劣化が少なくなり、回路基
板の絶縁特性が向上し、半導体素子に生じる熱的影響が
小さくなる。
【００１４】本発明の第１の特徴に係る回路基板に用い
る導電膜としては、銅（Ｃｕ）、アルミニウム（Ａ
ｌ）、ニッケル（Ｎｉ）等の金属膜が使用可能である。
一方、絶縁基板としては、絶縁性・熱伝導性に優れた窒
化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2
Ｏ3）、窒化珪素（Ｓｉ3Ｎ4）等のセラミックスが好適
である。
【００１５】本発明の第１の特徴に係る回路基板におい
て、絶縁基板の裏面の周辺部にも固体絶縁物を選択的に
配置したことが好ましい。絶縁基板の裏面の周辺部にも
固体絶縁物を配置することによって、絶縁基板の表面に
次いで、高い電界集中が生じる裏面側の周辺部（端部）
を電気絶縁的に防護することが可能になる。
【００１６】本発明の第１の特徴に係る回路基板におい
て、導電膜の外周端は、絶縁基板の外周端の外側に位置
することが好ましい。導電膜の外周端は、絶縁基板の外
周端の外側に位置するようにすることにより、実質的
に、回路基板の大きさを変えることなく絶縁特性が向上
し、従来に無い高電圧に適用出来るようになる。同時
に、部分放電等の絶縁不良に伴う回路基板の特性低下が
抑制出来る。
【００１７】本発明の第１の特徴に係る回路基板におい
て、１液性エポキシ樹脂の常温における粘度が３０Ｐａ
・ｓから２００Ｐａ・ｓの範囲内であることが好まし
い。１液性エポキシ樹脂の常温における粘度を３０Ｐａ
・ｓから２００Ｐａ・ｓの範囲内とすることにより、粘
度が一様に制御されており気泡の発生や巻き込みが抑制
される。更に固体絶縁物の内部、絶縁基板と導電膜が接
した部分に気泡が残留しないように出来る。或いは、１
液性エポキシ樹脂の常温における粘度を３０Ｐａ・ｓ以
下にしても良い。１液性エポキシ樹脂の常温における粘
度を３０Ｐａ・ｓ以下の一様な値に制御することによ
り、気泡の発生や巻き込みが無く、更に絶縁基板と導電
膜が接した部分に１液性エポキシ樹脂が広範囲にわたっ
て速やかに浸透するように出来る。更に、固体絶縁物
を、常温における粘度が３０Ｐａ・ｓ以下の第１樹脂か
ら形成された第１固体絶縁物と、常温における粘度が３
０Ｐａ・ｓから２００Ｐａ・ｓの範囲内の第２樹脂から
なる第２固体絶縁物とで構成される２層構造としてもか
まわない。この様な２層構造で構成することにより、絶
縁基板と導電膜が接した部分に第１樹脂が広範囲にわた
って速やかに浸透するとともに、第１固体絶縁物の内
部、絶縁基板と導電膜が接した部分に気泡が残留しな
い。更に、放熱板と絶縁基板の裏面間に第１樹脂が広範
囲にわたって速やかに浸透し、気泡の発生や巻き込みが
無いようにすることも可能である。
【００１８】本発明の第２の特徴は、放熱板と、放熱板
上に取り付けられた絶縁基板と、絶縁基板の周囲部を露
出させるように絶縁基板上に選択的に配置された導電膜
と、導電膜上に配置された半導体チップと、導電膜の外
周端部に接して、絶縁基板の上面に配置された固体絶縁
物と、絶縁基板を囲うように放熱板上に設けられたケー
スと、このケースの上部に配置されたターミナルホルダ
と、このターミナルホルダを貫通して保持され、半導体
チップに電気的に接続されるべく配置された外部端子用
リードと、ケース内に充填される柔軟絶縁物とからなる
半導体装置に関する。即ち、この半導体装置の固体絶縁
物は、クレゾールノボラック形、フェノールノボラック
形、ビフェニル形、ジシクロペンタジエン形、及びナフ
タレン形エポキシ樹脂からなるグループの内の少なくと
も１種類のエポキシ樹脂に、硬化剤を配合し、これに硬
化促進剤、低応力化剤、充填材、難燃剤、カップリング
剤、離型剤、顔料の内少なくとも１つ以上を加えた材料
からなる１液性エポキシ樹脂を硬化させた絶縁物である
ことを特徴とする。
【００１９】本発明の第２の特徴に係る半導体装置によ
れば、導電膜の外周端部に固体絶縁物を備えたことによ
り、導電膜の外周端部と絶縁基板の周囲部とが密着す
る。更に、両者の界面に固体絶縁物を存在させることに
より、両者の界面での電界が緩和されて沿面放電が生じ
難くなる。図２２のような従来のパッケージ構造におい
ては、最も電界が集中するのは、絶縁基板１上の導電膜
２５の周囲端部である。この部分から部分放電が発生
し、最終的な絶縁破壊の起点となるものである。従っ
て、本発明の第２の特徴に係る半導体装置においては、
この周囲端部を、選択的に、電気特性に優れた固体絶縁
物で被覆し、絶縁特性の強化を達成している。この結
果、絶縁破壊を防止し、電力用半導体装置の高耐圧化を
実現出来ると共に、信頼性を向上させることが出来る。
固体絶縁物は、熱サイクルに弱く、剥離・クラックを生
じ易いので、必要最小限の部分のみに、選択的に塗布し
ている。
【００２０】本発明の第２の特徴に係る１液性エポキシ
樹脂は、固体絶縁物中の未硬化成分や金属不純物が少な
く、電気特性や耐湿性に優れている。また、この１液性
エポキシ樹脂は、短時間の加熱処理によって硬化するこ
とが出来る材料であるため、半導体装置のパッケージの
内部に収納する半導体素子の劣化が少なくなり、半導体
装置の絶縁特性が向上し、半導体装置に生じる熱的影響
が小さくなる。
【００２１】自動車等、非常に厳しい環境で使用される
電力用半導体装置（パワーデバイス）に対しては、厳し
いヒートサイクル試験等の信頼性試験に合格する必要が
ある。このため、固体絶縁物と絶縁基板、或いは導電膜
との異種材料界面における機械的強度（接着力）や信頼
性等の更なる強化が必要となる。第１の特徴で述べたよ
うに、本発明の第２の特徴に係る半導体装置に用いる導
電膜としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニ
ッケル（Ｎｉ）等の金属膜が好適である。また、絶縁基
板としては、絶縁性・熱伝導性に優れた窒化アルミニウ
ム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化珪
素（Ｓｉ3Ｎ4）等のセラミックスが好適である。
【００２２】本発明の第２の特徴に係る半導体装置にお
いて、放熱板と絶縁基板の裏面との間にも固体絶縁物を
選択的に配置したことが好ましい。放熱板と絶縁基板の
裏面との間、即ち、絶縁基板の裏面の周辺部にも固体絶
縁物を配置することによって、絶縁基板の表面に次い
で、高い電界集中が生じる裏面の周辺部（端部）を電気
絶縁的に防護することが可能になる。
【００２３】本発明の第２の特徴に係る半導体装置にお
いて、１液性エポキシ樹脂の常温における粘度が３０Ｐ
ａ・ｓから２００Ｐａ・ｓの範囲内であることが好まし
い。１液性エポキシ樹脂の常温における粘度を３０Ｐａ
・ｓから２００Ｐａ・ｓの範囲内としているため、粘度
が一様に制御されており気泡の発生や巻き込みが抑制さ
れる。更に固体絶縁物の内部、絶縁基板と導電膜が接し
た部分に気泡が残留しない。或いは、１液性エポキシ樹
脂の常温における粘度が３０Ｐａ・ｓ以下としても良
い。１液性エポキシ樹脂の常温における粘度を３０Ｐａ
・ｓ以下としているため、粘度が一様に制御されており
気泡の発生や巻き込みが無く、更に絶縁基板と導電膜が
接した部分に１液性エポキシ樹脂が広範囲にわたって速
やかに浸透する。更に、固体絶縁物は、常温における粘
度が３０Ｐａ・ｓ以下の第１樹脂から形成された第１固
体絶縁物と、常温における粘度が３０Ｐａ・ｓから２０
０Ｐａ・ｓの範囲内の第２樹脂からなる第２固体絶縁物
とで構成される２層構造で構成しても良い。この様な２
層構造で構成することにより、絶縁基板と導電膜が接し
た部分に第１樹脂が広範囲にわたって速やかに浸透する
とともに、第１固体絶縁物の内部、絶縁基板と導電膜が
接した部分に気泡が残留しない。更に、放熱板と絶縁基
板の裏面間に第１樹脂が広範囲にわたって速やかに浸透
し、気泡の発生や巻き込みが無いようにすることも可能
である。
【００２４】本発明の第３の特徴は、（イ）絶縁基板の
表面に表側導電膜、裏面に裏面導電膜を選択的に接合す
る工程と、（ロ）絶縁基板を型の内部に収納する工程
と、（ハ）型を用いて、絶縁基板上の表側導電膜周囲に
樹脂部材を成形する工程とからなる回路基板の製造方法
としたことである。
【００２５】本発明の第３の特徴に係る回路基板の製造
方法によれば、回路基板の大きさを変えることなく絶縁
特性が向上し、従来に無い高電圧に適用出来るようにな
る。また、部分放電等の絶縁不良に伴う回路基板の特性
低下が抑制出来る。また型を用いた成形とすることによ
り、回路基板に必要な形状のみを精確に設けることが出
来る。更に、回路基板全体の周囲にわたって、型を用い
て樹脂部材を成形出来る。このため、回路基板の大きさ
を変えることなく絶縁耐圧が向上し、従来にない高電圧
に適用出来るようになり、部分放電等の絶縁不良に伴う
回路基板の特性低下が抑制出来、更に熱応力などの変形
によるクラック、剥離も抑制出来る。
【００２６】また、絶縁基板と表側導電膜の側面を同じ
平面にあわせるとともに、これら側面を水平面に対して
角度を持たせ、この回路基板全体の周囲に型を用いて樹
脂部材を成形することも可能である。この様なしても、
回路基板の大きさを変えることなく絶縁特性が向上し、
従来に無い高電圧に適用出来るようになる。更に樹脂部
材と絶縁基板界面に作用する熱応力を低減出来る。
【００２７】本発明の第３の特徴に係る回路基板の製造
方法において、樹脂部材にエポキシ樹脂を用い、その成
形にトランスファー成形法を用いることが好ましい。ト
ランスファー成形法を用いることにより、樹脂部材が空
隙無く基板と一体化し電気特性及び耐熱性が高い回路基
板を提供出来る。また、一度に複数の回路基板について
型を用いた樹脂部材の成形が可能となるので、大量生産
に好適である。このエポキシ樹脂は、クレゾールノボラ
ック形、フェノールノボラック形、ビフェニル形、ジシ
クロペンタジエン形、及びナフタレン形エポキシ樹脂か
らなるグループの内少なくとも１種類のエポキシ樹脂に
硬化剤を配合し、これに硬化促進剤、低応力化剤、充填
材、難燃剤、カップリング剤、離型材、顔料の内少なく
とも１つ以上を加えた材料であることが好ましい。この
様なエポキシ樹脂は、硬化処理後の材料中の未硬化成分
や金属不純物が少なく、電気特性や耐湿性に優れた固体
絶縁物の形成が可能となる。
【００２８】本発明の第３の特徴に係る回路基板の製造
方法において、樹脂部材に熱可塑性樹脂を用い、その成
形に射出成形法を用いたことが好ましい。射出成形法を
採用することにより、樹脂部材が、空隙無く絶縁基板と
一体化し、これにより構成した固体絶縁物の絶縁性、耐
熱性が高い。また樹脂部材のリサイクルが可能である。
更に、一度に複数の回路基板について型を用いた樹脂部
材の成形が可能で、大量生産に好適である。或いは、樹
脂部材にシリコーン樹脂を用い、その成形にＬＩＭ（液
状樹脂射出）成形法を用いても良い。ＬＩＭ成形法を用
いることにより、樹脂部材が、空隙無く絶縁基板と一体
化し、これにより構成した固体絶縁物の絶縁性、耐熱性
が高い。また回路基板中に発生する熱応力が低減され
る。更に、一度に複数の回路基板について型を用いた樹
脂部材の成形が可能で、大量生産に好適である。
【００２９】本発明の第４の特徴は、（イ）絶縁基板の
表面に表側導電膜、裏面に裏面導電膜を選択的に接合す
る工程と、（ロ）放熱板の上に裏面導電膜を介して絶縁
基板を接合する工程と、（ハ）表側導電膜の表面に半導
体チップを搭載する工程と、（ニ）半導体チップに対し
ボンディングワイヤを接続する工程と、（ホ）シリンジ
内部に樹脂部材を封入し、シリンジを表側導電膜の周囲
部上を移動させ、移動中にシリンジ先端に備えた吐出針
から樹脂部材を一定量吐出させ、表側導電膜の外周端部
に選択的に塗布する工程と、（ヘ）樹脂部材を硬化させ
固体絶縁物を形成する工程と、（ト）半導体チップ上に
柔軟絶縁物を充填する工程とからなる半導体装置の製造
方法としたことである。
【００３０】本発明の第４の特徴に係る半導体装置の製
造方法によれば、シリンジ内部に樹脂部材を封入し、こ
のシリンジをこの導電膜及び絶縁基板の周囲部上を移動
させ、移動中にこのシリンジ先端に備えた吐出針から気
体圧を用いて樹脂部材を一定量吐出させることによっ
て、樹脂部材の絶縁基板上における塗布面積及び高さを
一定に制御出来るとともに、気泡の発生や巻き込みが抑
制される。
【００３１】本発明の第４の特徴に係る半導体装置の製
造方法において、選択的に塗布する工程は、吐出針が絶
縁基板表面に対してなす角度を３０度から９０度の範囲
内にし、樹脂部材を塗布することが好ましい。吐出針が
絶縁基板の表面に対してなす角度を３０度から９０度の
範囲内に選定し、樹脂部材を塗布することによって、樹
脂部材中への気泡の発生や巻き込みが抑制される。ま
た、絶縁基板の表面からの樹脂部材のはみ出しを防ぐこ
とが出来る。
【００３２】本発明の第４の特徴に係る半導体装置の製
造方法において、選択的に塗布する工程は、常温におけ
る粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの範囲内であ
る１液性エポキシ樹脂を、樹脂部材として用い、吐出針
の吐出口径を０．３ｍｍから０．６ｍｍの範囲としたこ
とが好ましい。吐出針の吐出口径を０．３ｍｍから０．
６ｍｍの範囲とすることによって、吐出される液量の過
多及び針内での液づまりを防ぐことが出来る。更に、吐
出停止時における吐出針先端からの液だれを抑制出来
る。或いは、選択的に塗布する工程は、常温における粘
度が３０Ｐａ・ｓ以下である１液性エポキシ樹脂を用
い、吐出針の吐出口径を０．３ｍｍより小さくしても良
い。吐出針の吐出口径を０．３ｍｍより小さくすること
によって、吐出される液量の過多を防ぐとともに、吐出
停止時における吐出針先端からの液だれを抑制出来る。
更に、選択的に塗布する工程は、（ａ）常温における粘
度が３０Ｐａ・ｓ以下である第１の１液性エポキシ樹脂
を塗布する工程と、（ｂ）第１の１液性エポキシ樹脂の
上に、常温における粘度が３０Ｐａ・ｓから２００Ｐａ
・ｓの範囲内である第２の１液性エポキシ樹脂を塗布す
る工程とからなるようにすることも可能である。第１の
１液性エポキシ樹脂は、第１のシリンジに、第２の１液
性エポキシ樹脂は、第２のシリンジに封入すれば良い。
第１及び第２のシリンジをそれぞれこの導電膜及び絶縁
基板の周囲部上を移動させ、移動中にこのシリンジ先端
に備えた吐出針から気体圧を用いて第１及び第２の１液
性エポキシ樹脂を一定量吐出させ、導電膜及び絶縁基板
の周囲部上に第１及び第２の１液性エポキシ樹脂を塗布
することによって、第１及び第２の１液性エポキシ樹脂
の絶縁基板上における塗布面積及び高さを一定に制御出
来るとともに、第１及び第２の１液性エポキシ樹脂中の
気泡の発生や巻き込みが抑制される。第２のシリンジ吐
出針の吐出口径を０．３ｍｍから０．６ｍｍの範囲と
し、第１のシリンジ吐出針の吐出口径を０．３ｍｍより
小さくしておけば、吐出される液量の過多及び針内での
液づまりを防ぐとともに、吐出停止時における吐出針先
端からの液だれを抑制することが出来る。第２のシリン
ジ吐出針の吐出口径を０．３ｍｍから０．６ｍｍの範囲
とし、第１のシリンジ吐出針の吐出口径を０．３ｍｍよ
り小さくしたことによって、吐出される液量の過多及び
針内での液づまりを防ぐとともに、吐出停止時における
吐出針先端からの液だれを抑制出来る。
【００３３】本発明の第４の特徴に係る半導体装置の製
造方法において、放熱板と絶縁基板裏面間の隙間に樹脂
部材を塗布する工程を更に有することが好ましい。第１
及び第２のシリンジを導電膜及び絶縁基板の周囲部上を
移動させ、移動中に第１及び第２のシリンジ先端に設け
た吐出針から気体圧を用いて第２の１液性エポキシ樹脂
を一定量吐出させることによって、この導電膜及び絶縁
基板の周囲部上、更にこの金属製の放熱板とこの絶縁基
板の裏面間の隙間に第１の１液性エポキシ樹脂を塗布す
れば良い。第２の１液性エポキシ樹脂の絶縁基板上にお
ける塗布面積及び高さを一定に制御出来るとともに、気
泡の発生や巻き込みが抑制することが出来る。更に絶縁
基板表面に次いで端部に高い電界集中が生じる部分を第
２の１液性エポキシ樹脂により、電気絶縁的に防護出来
る。
【００３４】
【発明の実施の形態】次に、図面を参照して、本発明の
第１及び第２の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
厚みと平面寸法との関係、各層の厚みの比率等は現実の
ものとは異なることに留意すべきである。従って、具体
的な厚みや寸法は以下の説明を参酌して判断すべきもの
である。また図面相互間においても互いの寸法の関係や
比率が異なる部分が含まれていることはもちろんであ
る。
【００３５】（第１の実施の形態）図１（ａ）は本発明
の第１の実施の形態に係る回路基板の構成例を示した平
面で、図１（ｂ）は図１（ａ）のＡ−Ａ方向に沿った断
面図である。絶縁基板１の表面に、マウント用導電膜
（表側導電膜）２２，２３、端子用導電膜（表側導電
膜）２１，２４が接続され、絶縁基板１の裏面に、裏側
用導電膜２５が接続されている。本発明の第１の実施の
形態に係る絶縁基板（セラミック基板）１としては、窒
化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、ベ
リリア（ＢｅＯ2）等のベリリウム酸化物等が使用可能
であるが、以下の説明においては、厚さ１ｍｍのＡｌＮ
基板を用いる場合について説明する。
【００３６】即ち、本発明の第１の実施の形態に係るＡ
ｌＮ基板（絶縁基板）１の表面には、表側導電膜とし
て、銅（Ｃｕ）板直接接合(ＤＢＣ）技術により、厚さ
０．２ｍｍの銅板からなるマウント用導電膜２２，２
３、端子用導電膜２１，２４が接続されている。同様
に、絶縁基板１の裏面には、裏側導電膜２５として、Ｄ
ＢＣ技術により、厚さ０．２ｍｍの銅板が接続されてい
る。更に、絶縁基板１上のマウント用導電膜２２，２３
は、絶縁基板１の上面（表面）において、図示した矩形
以外の所定の内部パターンの形状に構成されても構わな
い。いずれにしても、マウント用導電膜２２，２３は、
絶縁基板１の上面の周囲部を露出するように（残して）
接続されている。裏側導電膜２５も、絶縁基板１の下面
（裏面）に、絶縁基板１の下面の周囲部を残して接続さ
れている。マウント用導電膜２２，２３、及び端子用導
電膜２１，２４の間及び周囲部に設けた固体絶縁物１１
は、絶縁基板１の端部からマウント用導電膜２２，２
３、端子用導電膜２１，２４の端部の範囲内に納まる幅
にあれば良く、マウント用導電膜２２，２３、端子用導
電膜２１，２４の高さを越えるものであっても良い。
【００３７】図２は、図１に示した本発明の第１の実施
の形態に係る回路基板に半導体チップ３１〜３４を搭載
した状態を示す図である。図２（ａ）の平面図に示すよ
うにマウント用導電膜２２の上に２枚の半導体チップ３
１，３４が搭載され、マウント用導電膜２３の上に２枚
の半導体チップ３２，３３が搭載されている。半導体チ
ップ３１〜３４は、パワー半導体チップやこれらのパワ
ー半導体チップを制御するための制御回路用半導体チッ
プである。仕様によっては、マウント用導電膜２２を更
に分割し、それぞれ分割されたパターン上に、パワー半
導体チップや制御回路用半導体チップを配置する構成で
も良い。半導体チップ３１上のボンディングパッド４１
１と端子用導電膜２１とは、ボンディングワイヤ５１
１，５１２により互いに接続されている。また、半導体
チップ３１上のボンディングパッド４１２と半導体チッ
プ３２上のボンディングパッド４２１とは、ボンディン
グワイヤ５２１〜５２４により互いに接続されている。
そして、半導体チップ３２上のボンディングパッド４２
２と端子用導電膜２４とは、ボンディングワイヤ５３１
〜５３４により互いに接続されている。半導体チップ３
３上のボンディングパッド４３２と端子用導電膜２４と
は、ボンディングワイヤ５４１〜５４４により互いに接
続されている。半導体チップ３３上のボンディングパッ
ド４３１と半導体チップ３４上のボンディングパッド４
４２とは、ボンディングワイヤ５５１〜５５４により互
いに接続されている。更に、半導体チップ３４上のボン
ディングパッド４４１と端子用導電膜２１とは、ボンデ
ィングワイヤ５６１，５６２により互いに接続されてい
る。これらのボンディングワイヤ５１１，５１２，・・・・
としては、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａ
ｌ）等の金属線を用いれば良い。或いは、ボンディング
ワイヤの代わりに、金（Ａｕ）、銅（Ｃｕ）、アルミニ
ウム（Ａｌ）等の金属リボンやこれに類似の帯状形状の
材料からなるボンディング帯でも良い。図２（ｂ）は図
２（ａ）のＢ−Ｂ方向に沿った断面図である。
【００３８】図３は本発明の第１の実施の形態に係る電
力用半導体装置（パッケージ）の構造を示す断面図で、
図２に示した回路基板を搭載している。本発明の第１の
実施の形態に係る電力用半導体装置は、絶縁基板（セラ
ミック基板）１とその周辺の柔軟絶縁物（シリコーンゲ
ル）９との間の沿面破壊や沿面放電を防止して信頼性の
向上を図るための新規な構造を提供するものである。図
２において説明したように、マウント用導電膜２２，２
３上には、半導体チップ３１〜３４が配置されている。
半導体チップ３１〜３４等が搭載された絶縁基板１は、
ケース（容器本体）６の中に収納されており、絶縁基板
１が取り付けられるケース（容器本体）６の底板は金属
で構成され、放熱板５となっている。
【００３９】端子用導電膜２１，２４からは、更にパッ
ケージの外部との電気的な接続を行うために、外部端子
用リード（リード線）７１，７２がケース（容器本体）
の上蓋部を貫通して、外部に引き出されている。外部端
子用リード７１，７２は、ボンディングワイヤ５１１，
５１２，・・・・を介して、半導体チップ３１〜３４に電力
を供給する端子である。また、ケース（容器本体）６内
には、ボンディングワイヤ５１１，５１２，・・・・を保護
するため、柔軟絶縁物としてのシリコーンゲル９が充填
されている。ケース（容器本体）６の上部表面は上蓋部
としてのターミナルホルダ８で押さえられ、柔軟絶縁物
注入口（シリコーンゲル注入口）は、通常樹脂性封止部
材１０ａ，１０ｂにより封止されている。半導体装置全
体は、外形寸法が１００ｍｍ×７０ｍｍ×２０ｍｍ程度
となっている。
【００４０】ここで、半導体チップ３１〜３４として
は、ＩＧＢＴ、パワーＭＯＳＦＥＴ、パワーＢＪＴ、パ
ワーＳＩＴ、サイリスタ、ＧＴＯサイリスタ、ＳＩサイ
リスタ等の種々のパワーデバイスが使用可能である。制
御回路は、ｎＭＯＳ制御回路、ｐＭＯＳ制御回路、ＣＭ
ＯＳ制御回路、バイポーラ制御回路、ＢｉＣＭＯＳ制御
回路、ＳＩＴ制御回路等が使用出来る。また、これらの
制御回路には過電圧保護回路、過電流保護回路、過熱保
護回路が含まれていても構わない。また、本発明の第１
の実施の形態に係る電力用半導体装置のパッケージにお
いては、半導体チップ３１〜３４以外に、抵抗、コンデ
ンサやコイル等の各種電子部品等、更に電源等の回路を
搭載しても良い。或いは、パワー半導体チップのみを搭
載して、単なるモジュールの構成でも良い。
【００４１】図３に示すように、本発明の第１の実施の
形態に係る電力用半導体装置のパッケージにおいては、
絶縁基板１の周囲部上とこの周囲部に面した端子用導電
膜２１，２４及びマウント用導電膜２２，２３の端部
（外周端部）を固体絶縁物１１で固めている。固体絶縁
物１１としては、シリコーンゲル９よりも高い絶縁破壊
電圧を有し、且つ絶縁基板１との良好な接着性を持つ１
液性エポキシ樹脂を硬化して用いることが好ましい。こ
の１液性エポキシ樹脂は、例えば、クレゾールノボラッ
ク形、フェノールノボラック形、ビフェニル形、ジシク
ロペンタジエン形、及びナフタレン形エポキシ樹脂から
なるグループの内少なくとも１種類のエポキシ樹脂を主
剤とし、例えば硬化剤として酸及び酸無水物類、フェノ
ール類、アミン類、ポリアミノアミド類、ジシアンジア
ミド、イミダゾール類を用い、これに硬化促進剤として
イミダゾール化合物、３級アミン、リン化合物等を用い
る。更に低応力化剤としてシリコーン、ゴム、ポリオレ
フィン等の粒子或いはオイル等を加えても良い。充填材
としては、溶融シリカ粉末、石英粉末、ガラス粉末、ガ
ラス短繊維、アルミナ、窒化アルミニウム、窒化珪素、
窒化ホウ素等、或いはこれらの内複数を組み合わせて用
いても良い。また、難燃剤には臭素系、塩素系等のハロ
ゲン系難燃剤、無機系難燃剤等が用いられる。これらに
加え、例えばシラン等のカップリング剤、離型材として
各種ワックス類、カーボンブラック等の顔料の内少なく
とも１つ以上を加えて用いる。
【００４２】ケース６としては例えば、ポリフェニレン
サルファイド、ポリブチレンテレフタレート等を主成分
とし、更に必要に応じ無機質フィラーを充填した材料が
用いられることが多い。柔軟絶縁物９としては例えばシ
リコーンゲル９、シリコーンゴム、エポキシ樹脂、ポリ
ウレタン等を主成分とし、必要に応じて無機質フィラー
であるアルミナ、窒化アルミニウム、窒化珪素、溶融シ
リカ粉末等が配合されて用いられる。
【００４３】本発明の第１の実施の形態に係る電力用半
導体装置のパッケージにおいては、マウント用導電膜２
２，２３の周囲の端部（外周端部）のみを固体絶縁物１
１で被覆している。一方、ボンディングワイヤ５１１，
５１２，・・・・等、熱サイクルに弱い部分の周囲は、柔軟
なシリコーンゲル等の柔軟絶縁物９を充填している。こ
の様な、固体絶縁物１１と柔軟絶縁物９とを組み合わせ
ることにより、優れた絶縁耐圧特性と耐熱サイクル性を
具備するパッケージ構造を提供することが出来る。この
本発明の第１の実施の形態に係る電力用半導体装置のパ
ッケージは、絶縁基板１の周囲部に固体絶縁物１１が備
えられていることにより、絶縁基板１上における電界集
中部の絶縁性が高められる。特に、本発明の第１の実施
の形態に係る１液性エポキシ樹脂は、固体絶縁物中の未
硬化成分や金属不純物が少なく、電気特性や耐湿性に優
れている。また、この１液性エポキシ樹脂は、短時間の
加熱処理によって硬化することが出来る材料であるた
め、半導体装置のパッケージの内部に収納する半導体素
子の劣化が少なくなり、半導体装置の絶縁特性が向上
し、半導体装置に生じる熱的影響が小さくなる。
【００４４】ここで、本発明の第１の実施の形態に係る
電力用半導体装置と従来の半導体装置の耐電圧特性及び
部分放電特性について、図４を参照しながら説明する。
【００４５】図４は、従来の半導体装置と、第１の実施
の形態に係る半導体装置について、初期状態及び温度６
０℃、湿度９０％環境下で一定時間放置後の２条件にお
いて、耐電圧試験及び部分放電試験を実施した結果であ
る。図４から明らかなように、初期特性において従来技
術に係る半導体装置は固体絶縁物１１における気泡や剥
離などの欠陥発生、或いは硬化不良等による特性低下が
見られるのに対し、本発明の第１の実施の形態に係る電
力用半導体装置はこうしたばらつきが無いことが分か
る。また、温度６０℃、湿度９０％環境下で一定時間放
置した条件では、従来の半導体装置では初期特性が良好
な場合にも耐電圧、部分放電開始電圧ともに劣化してい
る。しかし本発明の第１の実施の形態に係る電力用半導
体装置ではこうした一定時間放置による電気特性劣化が
見られない。従って、本発明の第１の実施の形態に係る
電力用半導体装置は、従来の半導体装置に比べて大幅に
耐電圧特性及び部分放電開始電圧特性が向上しているこ
とが分かる。
【００４６】図５は、本発明の第１の実施の形態に係る
回路基板における部分放電試験と粘度との相関図であ
る。即ち、図５は、粘度の異なる１液性エポキシ樹脂を
用い絶縁強化した絶縁基板１の単体での部分放電試験を
実施した結果である。図５に示すように、粘度が高くな
るに従って部分放電開始電圧のばらつきが大きくなり低
い電圧値を示す絶縁基板１が発生することが分かる。他
方、粘度が低下しすぎた場合には、絶縁基板１とマウン
ト用導電膜２２，２３、端子用導電膜２１，２４の間で
ある周囲部の範囲内を越えて材料が絶縁基板１の外には
み出す虞がある。この結果、固体絶縁物１１について、
常温における粘度を３０Ｐａ・ｓから２００Ｐａ・ｓの
範囲内とすることが好ましいことが分かる。この様な範
囲の粘度を選択することにより、粘度が高すぎることに
よる気泡の巻き込みなどからくる特性劣化を防止するこ
とが出来る。また、絶縁基板１の周囲部を絶縁強化する
ために最適な樹脂量を維持することが出来る。一方、常
温における粘度を、３０Ｐａ・ｓ以下とすることも可能
である。図６は、図１の絶縁基板１の周囲部を拡大して
示した図である。図６に示すように、粘度が３０Ｐａ・
ｓ以下の流動性が高い材料とすることによって、固体絶
縁物１１を絶縁基板１とマウント用導電膜２２，２３、
端子用導電膜２１，２４が接した角部Ｃのごくわずかな
部分に設けることが可能になる。この様な構成にすれ
ば、絶縁基板１上に配される半導体チップ３１〜３４、
ボンディングワイヤ５１１，５１２，・・・・・等の配置に
よって固体絶縁物１１の大きさや製造条件が制限される
ような場合でも、最も電界が集中する角部Ｃに固体絶縁
物１１をキャピラリーフロー効果で浸透させることが出
来る。
【００４７】次に、本発明の第１の実施の形態の変形例
（第１の変形例）に係る回路基板を図７に基づいて説明
する。この第１の実施の形態の第１の変形例に係る回路
基板は、図１乃至図３に示した固体絶縁物１１に用いる
１液性エポキシ樹脂を、第１固体絶縁物１１ａと第２固
体絶縁物１１ｂとの２層構造で構成している。第１固体
絶縁物１１ａは、常温における粘度が３０Ｐａ・ｓ以下
の第１樹脂を固化した材料である。一方、第２固体絶縁
物１１ｂは、常温における粘度が３０Ｐａ・ｓから２０
０Ｐａ・ｓの範囲内の第２樹脂を固化した材料である。
マウント用導電膜２２，２３、端子用導電膜２１，２４
及び絶縁基板１の周囲部に、この２層構造の複合固体絶
縁物１１ａ，１１ｂを設けることにより、最も電界が集
中する角部Ｃに隙間なく樹脂を流し込むことが出来る。
【００４８】次に、本発明の第１の実施の形態に係る半
導体装置の製造方法を、図８に基づいて説明する。
【００４９】（イ）先ず、絶縁基板１の表面に表側導電
膜２１，２２，２３，・・・・・、裏面に裏面導電膜２５を
選択的に接合する。
【００５０】（ロ）放熱板の上に裏面導電膜２５を介し
て絶縁基板１を接合する。
【００５１】（ハ）表側導電膜２１，２２，２３，・・・・
・の表面に半導体チップ３３，３４，・・・・・を搭載する。
【００５２】（ニ）半導体チップ３３，３４，・・・・・に
対しボンディングワイヤ５５４，５６２，・・・・・を接続
する。
【００５３】（ホ）シリンジ１５内部に樹脂部材（液状
樹脂）１１ｐを封入し、このシリンジ１５を表側導電膜
２１，２２，２３，・・・・・（マウント用導電膜２２，２
３、端子用導電膜２１，・・・・・）及び絶縁基板１の間に
周囲部上を移動させ、移動中にシリンジ１５の先端に備
えた吐出針１６から気体圧を用いて樹脂部材（液状樹
脂）１１ｐを一定量吐出させることによって、表側導電
膜２１，２２，２３，・・・・・及び絶縁基板１との間の周
囲部上に固体絶縁物１１を選択的に塗布する。
【００５４】（ヘ）樹脂部材を硬化させ固体絶縁物１１
を形成する。
【００５５】（ト）半導体チップ３３，３４，・・・・・上
に柔軟絶縁物９を充填する工程とからなる半導体装置の
製造方法としたことである。
【００５６】図８はケース６、外部端子用リード７１，
７２、柔軟絶縁物９等を取り付ける前の構造を示したも
のであるが、絶縁基板１と金属製の放熱板５の接合後で
あれば、いつ塗布しても良い。この際、シリンジ１５を
固定し絶縁基板１を取り付けた半導体装置側を移動さ
せ、相対的に同様な運動をさせる方式でマウント用導電
膜２２，２３、端子用導電膜２１，２４及び絶縁基板１
との間の周囲部上に固体絶縁物１１を塗布しても良い。
この様な構成とした場合、固体絶縁物１１の絶縁基板１
上における塗布面積及び高さを一定に制御出来るととも
に、気泡の発生や巻き込みが抑制される。
【００５７】特に、樹脂部材（液状樹脂）１１ｐの常温
における粘度を３０Ｐａ・ｓから２００Ｐａ・ｓの範囲
内である材料とした場合に用いる吐出針１６の吐出口径
１７（図９参照）を０．３ｍｍから０．６ｍｍの範囲と
することが好ましい。この様な吐出針１６の吐出口径１
７にすることにより、吐出される液量の過多及び針内で
の液づまりを防ぐとともに、吐出停止時における吐出針
先端からの液だれを抑制する。
【００５８】更に、樹脂部材（液状樹脂）１１ｐの常温
における粘度を３０Ｐａ・ｓ以下である材料とした場合
に用いる吐出針１６の吐出口径１７を０．３ｍｍより小
さくすることが好ましい。この様な構成にすることによ
り、吐出される液量の過多を防ぐとともに、吐出停止時
における吐出針先端からの液だれを抑制し、図６に示す
ような回路基板を製造することが出来る。
【００５９】次に、第１の実施の形態に係る半導体装置
の製造方法の変形例を図９に基づいて説明する。この製
造方法の変形例の特徴は、上述の図８における吐出針１
６が絶縁基板１表面に対してなす角度θを３０度から９
０度の範囲内にしたことにある。この様な構成とするこ
とにより、気泡の発生や巻き込みが抑制されるとともに
絶縁基板１表面からの固体絶縁物１１のはみ出しを防ぐ
ことが出来る。
【００６０】次に、図７に示した第１の実施の形態の第
１の変形例に係る半導体装置の製造方法を、図１０に基
づいて説明する。この第１の実施の形態の第１の変形例
に係る半導体装置の製造方法は、（イ）先ず、常温にお
ける粘度が３０Ｐａ・ｓ以下とした材料からなる第１樹
脂（液状樹脂）１１ｐ１を封入したシリンジ１５ａ、及
び常温における粘度が３０Ｐａ・ｓから２００Ｐａ・ｓ
の範囲内とした材料からなる第２樹脂（液状樹脂）１１
ｐ２を封入したシリンジ１５ｂを用意する。
【００６１】（ロ）そして、先にシリンジ１５ａを、マ
ウント用導電膜２２，２３、端子用導電膜２１，２４と
絶縁基板１の間の周囲部上を移動させ、移動中にシリン
ジ１５ａ先端に備えた吐出針１６ａから気体圧を用いて
第１樹脂１１ｐ１を一定量吐出させることによって、マ
ウント用導電膜２２，２３、端子用導電膜２１，２４及
び絶縁基板１との間の周囲部上に粘度が３０Ｐａ・ｓ以
下の第１樹脂１１ｐ１を塗布する。
【００６２】（ハ）次いで、シリンジ１５ｂをマウント
用導電膜２２，２３、端子用導電膜２１，２４と絶縁基
板１の間の周囲部上を移動させ、移動中にシリンジ１５
ｂ先端に備えた吐出針１６ｂから気体圧を用いて第２樹
脂１１ｐ２を一定量吐出させることによって、マウント
用導電膜２２，２３、端子用導電膜２１，２４及び絶縁
基板１との間の周囲部上に、粘度が３０Ｐａ・ｓから２
００Ｐａ・ｓの範囲内第２樹脂１１ｐ２を塗布する。
【００６３】この際、このシリンジ１５ａ及びシリンジ
１５ｂを固定し、絶縁基板１を取り付けた半導体装置側
を移動させ、相対的に同様な運動をさせる方式でマウン
ト用導電膜２２，２３、端子用導電膜２１，２４及び絶
縁基板１との間の周囲部上に固体絶縁物１１を塗布して
も良い。また、シリンジ１５ａ及びシリンジ１５ｂは一
体となって移動しても良く、全く独立して移動しても良
い。この様な構成にすることによって、図７に示すよう
に、最も電界が集中する角部Ｃに隙間なく樹脂を流し込
むことが出来るとともに、固体絶縁物１１の絶縁基板１
上における塗布面積及び高さを一定に制御出来、且つ気
泡の発生や巻き込みが抑制される。この際、第１樹脂１
１ｐ１に用いる吐出針１６ａの吐出口径を０．３ｍｍよ
り小さくし、第２樹脂１１ｐ２に用いる吐出針１６ｂの
吐出口径を０．３ｍｍから０．６ｍｍの範囲とすること
が好ましい。この様な構成にすることにより、吐出され
た液量の過多を防ぐとともに、吐出停止時における吐出
針先端からの液だれを抑制することが出来る。
【００６４】図１１は、本発明の第１の実施の形態に係
る回路基板の変形例（第２の変形例）の断面図である。
絶縁基板１の両面にマウント用導電膜２６，２７及び裏
側導電膜２５が接続されている。図１（ｂ）と同様に、
マウント用導電膜２６，２７の周囲に固体絶縁物１１を
成形した構造となっている。しかし、図１（ｂ）とは異
なり、固体絶縁物１１は、マウント用導電膜２６，２７
とほぼ同一の高さで、一様に形成されている。固体絶縁
物１１は、絶縁基板１の端部からマウント用導電膜２
６，２７の端部の範囲内に納まる幅にあれば良い。ま
た、固体絶縁物１１は、マウント用導電膜２６，２７の
高さを越えるものであっても良い。
【００６５】図１１に示す回路基板は、図３と同様な電
力用半導体装置のパッケージに組み込むことが可能であ
る。この場合、図３と同様に、ボンディングワイヤ・
等、熱サイクルに弱い部分の周囲は、柔軟なシリコーン
ゲル等の柔軟絶縁物を充填すれば良い。この様な、固体
絶縁物１１と柔軟絶縁物とを組み合わせることにより、
優れた絶縁耐圧特性と耐熱サイクル性を具備するパッケ
ージ構造を提供することが出来る。この第１の実施の形
態の第２の変形例に係るパッケージは、図３と同様に、
絶縁基板１の周囲部に固体絶縁物１１が備えられている
ことにより、絶縁基板１上における電界集中部の絶縁性
が高められる。
【００６６】図１２（ａ）〜（ｄ）は、図１１に示した
第１の実施の形態に係る回路基板の第２の変形例の製造
方法を示す工程断面図である。この製造方法は、（イ）
先ず、図１２（ａ）に示すように、ＤＢＣ技術により、
厚さ０．２ｍｍの銅板からなるマウント用導電膜（表側
導電膜）２６，２７及び裏側導電膜２５を、絶縁基板１
の両面に選択的に接合し、回路基板を形成する。
【００６７】（ロ）次に、図１２（ｂ）に示すように、
回路基板を型７に挿入する（収納する）。
【００６８】（ハ）そして、図１２（ｃ）に示すよう
に、回路基板と型７との空隙３に、樹脂部材（固体絶縁
物）１１を充填し、表側導電膜２６，２７の周囲に樹脂
部材（固体絶縁物）１１を成形する。
【００６９】（ニ）その後、型７を取り外して、図１２
（ｄ）に示すように、回路基板を得る。
【００７０】図１１に示す回路基板用の固体絶縁物１１
として用いる絶縁樹脂には、熱硬化性樹脂としてはエポ
キシ樹脂、全芳香族ポリイミド、フェノール樹脂、不飽
和ポリエステル樹脂、ポリウレタン樹脂そのほかシリコ
ーン樹脂等を用いることがかのうである。また熱可塑性
樹脂としてはポリオレフィン系樹脂、ポリウレタン樹
脂、ポリフェニレンサルファィド、熱可塑ポリイミド、
ポリブチレンテレフタレート、ポリフェニレンエーテ
ル、ポリアミド、ポリエーテルサルホン、ポリエーテル
エーテルケトン、液晶ポリマー、シンディオタクティッ
クポリスチレン等、更にこれらの内２つ以上の組み合わ
せによるポリマーアロイを用いても良い。これら絶縁樹
脂には充填材としてガラス繊維、アルミナ、窒化アルミ
ニウム、窒化珪素、窒化ホウ素等、或いはこれらの内複
数を組み合わせて添加しても良い。更に低応力化剤とし
てシリコーン、ゴム、ポリオレフィン等の粒子或いはオ
イル等を加えても良い。また、難燃剤には臭素系、塩素
系等のハロゲン系難燃剤、リン系難燃剤、無機系難燃剤
等が用いられる。これに加え、例えばシラン等のカップ
リング剤、離型材として各種ワックス類、カーボンブラ
ック等の顔料の内少なくとも１つ以上を加えて用いる。
【００７１】図１３は、従来の回路基板と、上述した第
１の実施の形態の第２変形例に係る回路基板について、
耐電圧試験及び部分放電試験を実施した結果である。従
来の回路基板と、上述した第１の実施の形態の第２変形
例に係る回路基板について、マウント用導電膜２６，２
７の端部から絶縁基板１の端部までの沿面絶縁距離と耐
電圧及び部分放電開始電圧の関係を示す。図１３から明
らかなように、初期特性において従来技術に関わる回路
基板に比べ、第２変形例に係る回路基板は耐電圧及び部
分放電開始電圧ともに高く、大幅に耐電圧特性及び部分
放電開始電圧特性が向上していることが分かる。更に、
従来技術に係る回路基板は、耐電圧を向上させるために
著しく沿面距離の増大を要するとともに、部分放電開始
電圧については向上効果が得られないことが分かる。こ
れに対し、第２変形例に係る回路基板は沿面距離の大小
に関係なく優れた耐電圧特性及び部分放電開始電圧特性
を有することが分かる。
【００７２】（第２の実施の形態）次に、本発明の第２
の実施の形態に係る回路基板を図１４に基づいて説明す
る。この第２の実施の形態に係る回路基板は、金属製の
放熱板５と絶縁基板１の裏面間の隙間にも固体絶縁物１
１を充填した点で、図１１に示した回路基板とは異なる
構造である。他は、第１の実施の形態と共通するので、
重複した説明を省略する。更に、本発明の第２の実施の
形態に係る回路基板は、図３と同様な電力用半導体装置
のパッケージに組み込むことが可能である。この場合、
図３と同様に、ボンディングワイヤ・等、熱サイクルに
弱い部分の周囲は、柔軟なシリコーンゲル等の柔軟絶縁
物を充填すれば良い。この様な、固体絶縁物１１と柔軟
絶縁物とを組み合わせることにより、第１の実施の形態
に係る半導体装置と同様な、優れた絶縁耐圧特性と耐熱
サイクル性を具備するパッケージ構造を提供することが
出来る。即ち、第２の実施の形態に係るパッケージは、
第１の実施の形態と同様に、絶縁基板１の周囲部に固体
絶縁物１１が備えられていることにより、絶縁基板１の
表面上における電界集中部の絶縁性が高められる。更
に、この様な第２の実施の形態に係る回路基板の構成と
することにより、絶縁基板１の表面に次いで高い電界集
中が生じる裏面部分を電気絶縁的に防護することが出来
る。
【００７３】ここで、第２の実施の形態に係る回路基板
（半導体装置）と第１の実施の形態回路基板（半導体装
置）の耐電圧特性及び部分放電特性との比較について、
図１５を参照しながら説明する。図１５は、上述した第
１の実施の形態の第２変形例で製造した半導体装置と、
第２の実施の形態に係る半導体装置について、部分放電
試験を実施した結果である。図１５から明らかなよう
に、第１の実施の形態（の第２変形例）に比較して、更
に部分放電開始電圧が向上していることが分かる。
【００７４】本発明の第２の実施の形態において、常温
における粘度が３０Ｐａ・ｓ以下とした材料からなる第
１固体絶縁物と、常温における粘度が３０Ｐａ・ｓから
２００Ｐａ・ｓの範囲内とした材料からなる第２固体絶
縁物を用意することが好ましい。そして、マウント用導
電膜２６，２７と絶縁基板１の間の周囲部上に設けた固
体絶縁物１１を第２固体絶縁物で構成し、金属製の放熱
板５と絶縁基板１の裏面との隙間に第１固体絶縁物１１
ａを塗布すれば良い。この構成によれば、金属製の放熱
板５と絶縁基板１の裏面間の隙間に粘度の低い第１固体
絶縁物が広範囲にわたって速やかに浸透し、気泡の発生
や巻き込みが無い。
【００７５】次に、第２の実施の形態に係る回路基板の
製造方法を図１６に基づいて説明する。
【００７６】（イ）先ず、常温における粘度が３０Ｐａ
・ｓ以下とした材料からなる第１樹脂１１ｐ１を封入し
たシリンジ１５ａ、及び常温における粘度が３０Ｐａ・
ｓから２００Ｐａ・ｓの範囲内とした材料からなる第２
樹脂１１ｐ２を封入したシリンジ１５ｂを用意する。
【００７７】（ロ）そして、先ず、シリンジ１５ｂをマ
ウント用導電膜２６，２７と絶縁基板１の間の周囲部上
を移動させ、移動中にシリンジ１５ｂ先端に備えた吐出
針１６ｂから気体圧を用いて第２樹脂１１ｐ２を一定量
吐出させることによって、マウント用導電膜２６，２７
及び絶縁基板１との間の周囲部上に、粘度が３０Ｐａ・
ｓから２００Ｐａ・ｓの範囲内の第２樹脂１１ｐ２を塗
布する。
【００７８】（ハ）次に、シリンジ１５ａを絶縁基板１
の裏面側の隙間近傍に移動させ、移動中にシリンジ１５
ａ先端に備えた吐出針１６ａから気体圧を用いて第１樹
脂１１ｐ１を一定量吐出させることによって、絶縁基板
１の裏面側の隙間に、粘度が３０Ｐａ・ｓ以下の第１樹
脂１１ｐ１を塗布する。
【００７９】なお、シリンジ１５ａ及びシリンジ１５ｂ
を固定し絶縁基板１を取り付けた半導体装置側を移動さ
せ、相対的に同様な運動をさせる方式でマウント用導電
膜２６，２７及び絶縁基板１との間の周囲部上、更に金
属製の放熱板５と絶縁基板１の裏面間の隙間に第１樹脂
１１ｐ１を塗布しても良い。こうした構成とすることに
よって、第１樹脂１１ｐ１及び第２樹脂１１ｐ２の絶縁
基板１上における塗布面積及び高さを一定に制御出来る
とともに、気泡の発生や巻き込みを抑制することが出
来、更に絶縁基板１表面の端部に次いで高い電界集中が
生じる裏面部分も電気絶縁的に防護出来る。この際、第
１樹脂１１ｐ１に用いる吐出針１６ａの吐出口径を０．
３ｍｍより小さくし、第２樹脂１１ｐ２に用いる吐出針
１６ｂの吐出口径を０．３ｍｍから０．６ｍｍの範囲と
することが好ましい。この様な構成にすることにより、
吐出された液量の過多を防ぐとともに、吐出停止時にお
ける吐出針先端からの液だれを抑制することが出来る。
【００８０】次に、本発明の第２の実施の形態の変形例
（第１変形例）を図１７に基づいて説明する。この第２
の実施の形態の第１変形例は、回路基板全体の周囲にわ
たって、型を用いて固体絶縁物１１を成形した点にあ
る。この様な構成にすれば、絶縁基板１の端部での応力
集中発生を無くすことが出来るとともに、絶縁基板１両
面に対して接着させることで接着性が向上出来る。
【００８１】次に、本発明の第２の実施の形態の第２変
形例を図１８に基づいて説明する。この第３の実施の形
態の特微は、マウント用導電膜２６，２７となす金属板
の大きさが絶縁基板１を上回るものとし、マウント用導
電膜２６，２７周囲を含む回路基板全体の周囲に型を用
いて固体絶縁物１１を成形したことにある。図１８の特
微は、最も電界集中の高い絶縁基板１とマウント用導電
膜２６，２７が接合した角部を、接地側の面に設けた点
にある。この様な構成にすれば、電界集中を緩和しより
高い絶縁特性を得ることが出来る。
【００８２】次に、本発明の第２の実施の形態の第３変
形例を図１９に基づいて説明する。この第３変形例に係
る回路基板の特微は、絶縁基板１とマウント用導電膜２
６，２７の側面を同じ平面にあわせるとともに、これら
側面を水平面に対して角度を持たせ、回路基板全体の周
囲に型を用いて固体絶縁物１１を成形したことにある。
この様な構成にすることにより、固体絶縁物１１と回路
基板の間で発生する熱応力を緩和出来、より高い長期信
頼性を得ることが出来る。
【００８３】図２０は、エポキシ樹脂をディスペンサー
等を用いて塗布する方法によって固体絶縁物１１を設け
た回路基板と、トランスファー成形法を用いた回路基板
の部分放電開始電圧を測定した結果である。図２０から
明らかなように、トランスファー成形法による回路基板
は、固体絶縁物１１における気泡や剥離などの欠陥発
生、或いは硬化不良等による特性低下が無い優れた部分
放電特性を得ることが出来る。加えて、トランスファー
成形に用いる型に複数の絶縁基板１を納め、固体絶縁物
１１を、大量に成形することが可能である。トランスフ
ァー成形法として、圧縮成形法又は射出成形法を用いて
も良い。
【００８４】この固体絶縁物１１を成形する材料に、ク
レゾールノボラック形、フェノールノボラック形、ビフ
ェニル形、ジシクロペンタジエン形、及びナフタレン形
エポキシ樹脂からなるグループの内少なくとも１種類の
エポキシ樹脂を用い、硬化剤を配合し、更に硬化促進
剤、低応力化剤、充填材、難燃剤、カップリング剤、離
型材、顔料の内少なくとも１つ以上を加えた１液性エポ
キシ樹脂とすることが好ましい。この様な構成とするこ
とにより、固体絶縁物１１の耐熱性及び耐湿性に優れた
半導体装置用回路基板を提供することが出来る。図２１
は、一般的なエポキシ樹脂（２液性エポキシ樹脂）を固
体絶縁物１１とした回路基板と、１液性エポキシ樹脂を
固体絶縁物１１とした回路基板について、温度６０℃、
湿度９０％環境下で一定時間放置後の条件において、耐
電圧試験を実施した結果である。１液性エポキシ樹脂を
固体絶縁物１１とした電力用半導体装置は、より優れた
耐電圧特性を示すことが分かる。
【００８５】なお、本発明の第２の実施の形態におい
て、固体絶縁物１１に熱可塑性樹脂を用い、その成形に
射出成形法を用いた組み合わせることが好ましい。この
様な構成にすることにより、耐電圧特性に優れ、固体絶
縁物１１における気泡や剥離などの欠陥発生、或いは硬
化不良等による特性低下が無く優れた部分放電特性を持
ち、更に固体絶縁物１１を溶融してリサイクル可能な半
導体装置用回路基板を提供することが出来る。加えて、
成形に用いる型に複数の半導体装置用回路基板を納め、
同時に大量の基板に対し、固体絶縁物１１を成形するこ
とが可能である。
【００８６】又、本発明の第２の実施の形態において、
固体絶縁物１１にシリコーン樹脂を用い、その成形にＬ
ＩＭ（液状樹脂射出成形：Liquid Injection Molding）
成形法を用いた組み合わることも好ましい。この様な構
成にすることにより、耐電圧特性に優れ、固体絶縁物１
１における気泡や剥離などの欠陥発生、或いは硬化不良
等による特性低下が無く優れた部分放電特性を持ち固体
絶縁物１１と回路基板及びマウント用導電膜２６，２７
と固体絶縁物１１の間で発生する熱応力が柔軟なシリコ
ーン樹脂を用いることにより低減し、信頼性の高い半導
体装置用回路基板を提供することが出来る。加えて、成
形に用いる型に複数の半導体装置用回路基板を納め、同
時に大量の基板に対し、固体絶縁物１１を成形すること
が可能である。
【００８７】
【発明の効果】本発明によれば、従来の回路基板の大き
さを変えること無く、数ｋＶから十数ｋＶを越えるよう
な高耐圧化が可能になり、部分放電の発生の抑制も実現
できる。
【００８８】又、本発明によれば信頼性が向上した回路
基板が提供出来る。
【００８９】更に、本発明によれば、半導体素子の劣化
を防止し、固体絶縁物の内部欠陥や製造時の樹脂だれに
よる性能不良を無くした半導体装置が提供出来る。
【００９０】更に、本発明によれば、数ｋＶから十数ｋ
Ｖを越えるような高耐圧化された半導体装置を提供する
ことが出来る。
【００９１】更に、本発明によれば、ノイズの発生や長
期的な絶縁低下が抑制され、高い信頼性を有した半導体
装置を提供することが出来る。
【００９２】更に、本発明によれば、製造歩留まりが高
く、製造性に優れた半導体装置の製造方法、及び回路基
板の製造方法が提供出来る。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施の形態に係る
回路基板の構成例を示した平面で、図１（ｂ）は図１
（ａ）のＡ−Ａ方向に沿った断面図である。
【図２】図１に示した回路基板に半導体チップを搭載し
た状態を示す図である。
【図３】本発明の第１の実施の形態に係る半導体装置の
断面図である。
【図４】従来技術及び本発明の第１の実施の形態の半導
体装置の耐電圧及び部分放電開始電圧を比較して示す試
験特性図である。
【図５】本発明の第１の実施の形態に係る回路基板単体
での部分放電試験と粘度との相関図である。
【図６】本発明の第１の実施の形態に係る半導体装置の
絶縁基板の周囲部の拡大図である。
【図７】本発明の第１の実施の形態の変形例（第１の変
形例）に係る半導体装置の絶縁基板の周囲部の拡大図で
ある。
【図８】本発明の第１の実施の形態に係る半導体装置の
製造方法の概要を説明するための模式図である。
【図９】図８の部分拡大図で、半導体装置の製造方法の
変形例の概要を説明するための模式図である。
【図１０】本発明の第１の実施の形態の第１の変形例に
係る半導体装置の製造方法の概要を説明するための模式
図である
【図１１】本発明の第１の実施の形態に係る回路基板の
変形例（第２の変形例）を示す断面図である。
【図１２】図１１に示した回路基板の製造方法を示す工
程断面図である。
【図１３】従来技術及び本発明の第１の実施の形態に係
る回路基板の耐電圧及び部分放電開始電圧を比較して示
す試験特性図である。
【図１４】本発明の第２の実施の形態に係る回路基板の
構造例を示す断面図である。
【図１５】本発明の第１及び第２の実施の形態に係る半
導体装置の部分放電開始電圧を比較して示す試験特性図
である。
【図１６】本発明の第２の実施の形態に係る回路基板の
製造方法の概要を示す模式図である。
【図１７】本発明の第２の実施の形態の変形例（第１変
形例）に係る回路基板の断面図である。
【図１８】本発明の第２の実施の形態の変形例（第２変
形例）に係る回路基板の断面図である。
【図１９】本発明の第２の実施の形態の変形例（第３変
形例）に係る回路基板に係る回路基板の断面図である。
【図２０】塗布法とトランスファー成形法による回路基
板の耐電圧及び部分放電開始電圧を比較して示す試験特
性図である。
【図２１】１液性エポキシ樹脂と２液性エポキシ樹脂を
用いた回路基板の耐電圧の温度湿度劣化特性を比較して
示す図である。
【図２２】従来の半導体装置の断面図である。
【図２３】従来の回路基板の断面図である。
【符号の説明】
１ 絶縁基板 ３ 空隙 ５ 金属製の放熱板 ６ ケース ７ 型 ８ ターミナルホルダ ９ 柔軟絶縁物（シリコーンゲル） １０ａ，１０ｂ 封止部材 １１ 固体絶縁物 １１ａ 第１固体絶縁物 １１ｂ 第２固体絶縁物 １５，１５ａ，１５ｂ シリンジ １６，１６ａ，１６ｂ 吐出針 １７ 吐出口径 ２１，２４ 端子用導電膜 ２２，２３，２６，２７ マウント用導電膜 ２５ 裏側用導電膜 ３１〜３４ 半導体チップ ７１，７２ 外部端子用リード（リード線） ４１１，４１２，４２１，４２２，４３１，４３２，４
４１，４４２ ボンディングパッド ５１１，５１２，５２１〜５２４，５３１〜５３４，５
４１〜５４４，５５１〜５５４，５６１，５６２ ボン
ディングワイヤ Ｃ 角部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 敏夫 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 (72)発明者 木島 研二 東京都府中市東芝町１番地 株式会社東芝 府中事業所内

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板と、 前記絶縁基板の周囲部を露出させるように前記絶縁基板
    上に選択的に配置された導電膜と、 前記導電膜の外周端部に接して、前記絶縁基板の上面に
    配置された固体絶縁物とからなり、 前記固体絶縁物は、クレゾールノボラック形、フェノー
    ルノボラック形、ビフェニル形、ジシクロペンタジエン
    形、及びナフタレン形エポキシ樹脂からなるグループの
    内の少なくとも１種類のエポキシ樹脂に、硬化剤を配合
    し、これに硬化促進剤、低応力化剤、充填材、難燃剤、
    カップリング剤、離型剤、顔料の内少なくとも１つ以上
    を加えた材料からなる１液性エポキシ樹脂を硬化させた
    絶縁物であることを特徴とする回路基板。
  2. 【請求項２】 前記絶縁基板の裏面の周辺部にも前記固
    体絶縁物を選択的に配置したことを特徴とする請求項１
    に記載の回路基板。
  3. 【請求項３】 前記導電膜の外周端は、前記絶縁基板の
    外周端の外側に位置することを特徴とする請求項１又は
    ２に記載の回路基板。
  4. 【請求項４】 前記１液性エポキシ樹脂の常温における
    粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの範囲内である
    ことを特徴とする請求項１〜３のいずれか１項記載の回
    路基板。
  5. 【請求項５】 前記１液性エポキシ樹脂の常温における
    粘度が３０Ｐａ・ｓ以下であることを特徴とする請求項
    １〜３のいずれか１項記載の回路基板。
  6. 【請求項６】 前記固体絶縁物は、 常温における粘度が３０Ｐａ・ｓ以下の第１樹脂から形
    成された第１固体絶縁物と、 常温における粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの
    範囲内の第２樹脂からなる第２固体絶縁物とで構成され
    る２層構造であることを特徴とする請求項１に記載の回
    路基板。
  7. 【請求項７】 放熱板と、 前記放熱板上に取り付けられた絶縁基板と、 前記絶縁基板の周囲部を露出させるように前記絶縁基板
    上に選択的に配置された導電膜と、 前記導電膜上に配置された半導体チップと、 前記導電膜の外周端部に接して、前記絶縁基板の上面に
    配置された固体絶縁物と、 前記絶縁基板を囲うように前記放熱板上に設けられたケ
    ースと、 該ケースの上部に配置されたターミナルホルダと、 該ターミナルホルダを貫通して保持され、前記半導体チ
    ップに電気的に接続されるべく配置された外部端子用リ
    ードと、 前記ケース内に充填される柔軟絶縁物とからなり、 前記固体絶縁物は、クレゾールノボラック形、フェノー
    ルノボラック形、ビフェニル形、ジシクロペンタジエン
    形、及びナフタレン形エポキシ樹脂からなるグループの
    内の少なくとも１種類のエポキシ樹脂に、硬化剤を配合
    し、これに硬化促進剤、低応力化剤、充填材、難燃剤、
    カップリング剤、離型剤、顔料の内少なくとも１つ以上
    を加えた材料からなる１液性エポキシ樹脂を硬化させた
    絶縁物であることを特徴とする半導体装置。
  8. 【請求項８】 前記放熱板と前記絶縁基板の裏面との間
    にも前記固体絶縁物を選択的に配置したことを特徴とす
    る請求項７に記載の半導体装置。
  9. 【請求項９】 前記１液性エポキシ樹脂の常温における
    粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの範囲内である
    ことを特徴とする請求項７又は８に記載の半導体装置。
  10. 【請求項１０】 前記１液性エポキシ樹脂の常温におけ
    る粘度が３０Ｐａ・ｓ以下であることを特徴とする請求
    項７又は８に記載の半導体装置。
  11. 【請求項１１】 前記固体絶縁物は、 常温における粘度が３０Ｐａ・ｓ以下の第１樹脂から形
    成された第１固体絶縁物と、 常温における粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの
    範囲内の第２樹脂からなる第２固体絶縁物とで構成され
    る２層構造であることを特徴とする請求項７に記載の半
    導体装置。
  12. 【請求項１２】 絶縁基板の表面に表側導電膜、裏面
    に裏面導電膜を選択的に接合する工程と、 前記絶縁基板を型の内部に収納する工程と、 前記型を用いて、前記絶縁基板上の前記表側導電膜周囲
    に樹脂部材を成形する工程とからなることを特徴とする
    回路基板の製造方法。
  13. 【請求項１３】 前記樹脂部材にエポキシ樹脂を用い、
    その成形にトランスファー成形法を用いたことを特微と
    する請求項１２に記載の回路基板の製造方法。
  14. 【請求項１４】 前記エポキシ樹脂をクレゾールノボラ
    ック形、フェノールノボラック形、ビフェニル形、ジシ
    クロペンタジエン形、及びナフタレン形エポキシ樹脂か
    らなるグループの内少なくとも１種類のエポキシ樹脂に
    硬化剤を配合し、これに硬化促進剤、低応力化剤、充填
    材、難燃剤、カップリング剤、離型材、顔料の内少なく
    とも１つ以上を加えた材料であることを特微とする請求
    項１３に記載の回路基板の製造方法。
  15. 【請求項１５】 前記樹脂部材に熱可塑性樹脂を用い、
    その成形に射出成形法を用いたことを特微とする請求項
    １２に記載の回路基板の製造方法。
  16. 【請求項１６】 前記樹脂部材にシリコーン樹脂を用
    い、その成形にＬＩＭ成形法を用いたことを特微とする
    請求項１２に記載の回路基板の製造方法。
  17. 【請求項１７】 絶縁基板の表面に表側導電膜、裏面に
    裏面導電膜を選択的に接合する工程と、 放熱板の上に前記裏面導電膜を介して前記絶縁基板を接
    合する工程と、 前記表側導電膜の表面に半導体チップを搭載する工程
    と、 前記半導体チップに対しボンディングワイヤを接続する
    工程と、 シリンジ内部に樹脂部材を封入し、前記シリンジを前記
    表側導電膜の周囲部上を移動させ、移動中に前記シリン
    ジ先端に備えた吐出針から前記樹脂部材を一定量吐出さ
    せ、前記表側導電膜の外周端部に選択的に塗布する工程
    と、 前記樹脂部材を硬化させ固体絶縁物を形成する工程と、 前記半導体チップ上に柔軟絶縁物を充填する工程とから
    なることを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 前記選択的に塗布する工程は、前記吐
    出針が前記絶縁基板表面に対してなす角度を３０度から
    ９０度の範囲内にし、前記樹脂部材を塗布することを特
    徴とする請求項１７に記載の半導体装置の製造方法。
  19. 【請求項１９】 前記選択的に塗布する工程は、常温に
    おける粘度が３０Ｐａ・ｓから２００Ｐａ・ｓの範囲内
    である１液性エポキシ樹脂を、前記樹脂部材として用
    い、前記吐出針の吐出口径を０．３ｍｍから０．６ｍｍ
    の範囲としたことを特徴とする請求項１７又は１８に記
    載の半導体装置の製造方法。
  20. 【請求項２０】 前記選択的に塗布する工程は、常温に
    おける粘度が３０Ｐａ・ｓ以下である１液性エポキシ樹
    脂を用い、前記吐出針の吐出口径を０．３ｍｍより小さ
    くしたことを特徴とする請求項１７又は１８に記載の半
    導体装置の製造方法。
  21. 【請求項２１】 前記選択的に塗布する工程は、 常温における粘度が３０Ｐａ・ｓ以下である第１の１液
    性エポキシ樹脂を塗布する工程と、 前記第１の１液性エポキシ樹脂の上に、常温における粘
    度が３０Ｐａ・ｓから２００Ｐａ・ｓの範囲内である第
    ２の１液性エポキシ樹脂を塗布する工程とからなること
    を特徴とする請求項１７に記載の半導体装置の製造方
    法。
  22. 【請求項２２】 前記放熱板と前記絶縁基板裏面間の隙
    間に前記前記樹脂部材を塗布する工程を更に有すること
    を特徴とする請求項１７〜２１のいずれか１項記載の半
    導体装置の製造方法。
JP2000254375A 2000-08-24 2000-08-24 回路基板、半導体装置及びこれらの製造方法 Pending JP2002076190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000254375A JP2002076190A (ja) 2000-08-24 2000-08-24 回路基板、半導体装置及びこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000254375A JP2002076190A (ja) 2000-08-24 2000-08-24 回路基板、半導体装置及びこれらの製造方法

Publications (1)

Publication Number Publication Date
JP2002076190A true JP2002076190A (ja) 2002-03-15

Family

ID=18743334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000254375A Pending JP2002076190A (ja) 2000-08-24 2000-08-24 回路基板、半導体装置及びこれらの製造方法

Country Status (1)

Country Link
JP (1) JP2002076190A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322902A (ja) * 2004-05-04 2005-11-17 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール用の基板を内部電気絶縁するための方法
JP2007305757A (ja) * 2006-05-11 2007-11-22 Mitsubishi Electric Corp 半導体装置
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
JP2016058464A (ja) * 2014-09-08 2016-04-21 日本電気株式会社 モジュール部品及びモジュール部品製造方法
JP2018157067A (ja) * 2017-03-17 2018-10-04 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
KR20190002503A (ko) 2016-04-28 2019-01-08 덴카 주식회사 세라믹 회로 기판 및 그 제조 방법
WO2020016958A1 (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 パワーモジュール及びその製造方法
US11004807B2 (en) 2018-08-03 2021-05-11 Fuji Electric Co., Ltd. Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
US11587861B2 (en) 2020-03-30 2023-02-21 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
WO2023047765A1 (ja) 2021-09-21 2023-03-30 Ｄｏｗａメタルテック株式会社 金属－セラミックス接合基板およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322902A (ja) * 2004-05-04 2005-11-17 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール用の基板を内部電気絶縁するための方法
JP2007305757A (ja) * 2006-05-11 2007-11-22 Mitsubishi Electric Corp 半導体装置
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
DE102011005690A1 (de) 2010-04-12 2011-10-13 Mitsubishi Electric Corporation Leistungshalbleitermodul
US8558361B2 (en) 2010-04-12 2013-10-15 Mitsubishi Electric Corporation Power semiconductor module
DE102011005690B4 (de) 2010-04-12 2021-10-28 Mitsubishi Electric Corporation Leistungshalbleitermodul
JP2016058464A (ja) * 2014-09-08 2016-04-21 日本電気株式会社 モジュール部品及びモジュール部品製造方法
US10796925B2 (en) 2016-04-28 2020-10-06 Denka Company Limited Ceramic circuit substrate and method for manufacturing same
KR20190002503A (ko) 2016-04-28 2019-01-08 덴카 주식회사 세라믹 회로 기판 및 그 제조 방법
JP2018157067A (ja) * 2017-03-17 2018-10-04 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
WO2020016958A1 (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 パワーモジュール及びその製造方法
US11004807B2 (en) 2018-08-03 2021-05-11 Fuji Electric Co., Ltd. Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
US11587861B2 (en) 2020-03-30 2023-02-21 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP7494521B2 (ja) 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2023047765A1 (ja) 2021-09-21 2023-03-30 Ｄｏｗａメタルテック株式会社 金属－セラミックス接合基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP4089636B2 (ja) 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
EP1591465B1 (en) Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device
US6201696B1 (en) Package for semiconductor power device and method for assembling the same
US7256431B2 (en) Insulating substrate and semiconductor device having a thermally sprayed circuit pattern
US20110058342A1 (en) Semiconductor Device
JP5532419B2 (ja) 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
US9082759B2 (en) Semiconductor packages and methods of formation thereof
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
JP2002076197A (ja) 半導体装置用基板及び半導体装置
US20090237890A1 (en) Semiconductor device and method for manufacturing the same
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2002076190A (ja) 回路基板、半導体装置及びこれらの製造方法
JP4967701B2 (ja) 電力半導体装置
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JPH07221125A (ja) 半導体部品の実装構造及び絶縁性接着剤
JP2008038111A (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
US10256169B2 (en) Semiconductor device
JP2018098442A (ja) 半導体装置
JP5509461B2 (ja) パワー半導体装置およびその製造方法
JP2005210006A (ja) 半導体装置
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
US20220199502A1 (en) Multiple substrate package systems and related methods
JP2004087735A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819