JP2002076058A - 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造 - Google Patents

半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造

Info

Publication number
JP2002076058A
JP2002076058A JP2000263671A JP2000263671A JP2002076058A JP 2002076058 A JP2002076058 A JP 2002076058A JP 2000263671 A JP2000263671 A JP 2000263671A JP 2000263671 A JP2000263671 A JP 2000263671A JP 2002076058 A JP2002076058 A JP 2002076058A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding wire
semiconductor chip
connection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000263671A
Other languages
English (en)
Inventor
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000263671A priority Critical patent/JP2002076058A/ja
Publication of JP2002076058A publication Critical patent/JP2002076058A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 実装用基板との間に歪みが生じても、この歪
みを吸収し電気的導通を確実にすることができる半導体
チップ、半導体装置、実装用基板、電気機器および半導
体装置の製造方法、ならびに半導体チップの取付構造を
提供する。 【解決手段】 半導体チップ12の接続用バンプ16に
キャピラリ28を押し付け、ボンディングワイヤ18を
接続用バンプ16から立ち上がらせる。次いで、ボンデ
ィングワイヤ18を樹脂で封止し、樹脂表面への研磨に
よりボンディングワイヤ18の先端の高さを揃えた後、
樹脂の除去しボンディングワイヤ18の先端を突出させ
る。そしてこのボンディングワイヤ18の先端に半田ボ
ールや半田ペーストを取り付け、リフローにより半田部
22を形成すれば、実装用基板24との熱膨張の差によ
るストレスが生じても、このストレスを吸収し電気的導
通を確実にし、信頼性を向上させることが可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップ、半
導体装置、実装用基板、電気機器および半導体装置の製
造方法、ならびに半導体チップの取付構造に係り、特に
半導体チップサイズに形成された半導体装置の実装に好
適な、半導体チップ、半導体装置、実装用基板、電気機
器および半導体装置の製造方法、ならびに半導体チップ
の取付構造に関する。
【0002】
【従来の技術】従来、半導体ウェハからダイシング(ペ
レタイズ)によって切り出される半導体チップと同様の
サイズからなる半導体装置が知られている。そしてこの
半導体装置は、一般にCSP(チップ・サイズ・パッケ
ージ、あるいはチップ・スケール・パッケージ)と呼ば
れ、実装面積の少なさが特徴となっている。このためC
SPは、本特徴を有効に生かすことのできる小型電子機
器に多数使用されている。
【0003】図6は、従来の半導体装置における構造を
示した断面図である。同図に示すように半導体装置1に
用いられる半導体チップ2では、その底面側に信号の入
出力をなす接続用バンプ3が複数設けられている。そし
て半導体チップ2の下側には絶縁膜4が設けられ、更に
絶縁層4の下側には実装用基板との導通をなすための半
田ボール5が設けられている。なお接続用バンプ3と半
田ボール5との間には配線層6が設けられ、当該配線層
6によって接続用バンプ3と半田ボール5との間の電気
的導通を図るようにしている。
【0004】一方、図7は、従来の半導体装置における
他の構造を示した断面図である。なお前述した半導体装
置1と共通の部分に関しては同一の番号を付与して説明
を行うものとする。同図に示すように、半導体装置7に
おいては、半導体チップ2の接続用バンプ3に接するよ
うに配線層6が形成されている。そして当該配線層6を
挟んで接続用バンプ3の反対側にはメタルポスト8が設
けられ、当該メタルポスト8の先端には半田ボール5が
取り付けられ、当該半田ボール5側から入力された信号
は、メタルポスト8、配線層6、接続用バンプ3を経由
して半導体チップ2へと伝達される。
【0005】
【発明が解決しようとする課題】しかし上述した半導体
装置においては、以下に示すような問題点があった。
【0006】すなわち半導体装置1においては、実装用
基板となるガラスエポキシ基板などに実装した場合、半
導体装置1の稼働により発熱が生じたり、周囲の環境温
度が大きく変動すると、半導体チップ2の材料となる単
結晶シリコンとガラスエポキシ基板との熱膨張係数が大
きく異なるので、双方の間せん断方向のストレスが発生
し、実装用基板から半導体装置1が離反し電気的導通が
図れなくなったり、あるいは半導体チップ2自体に損傷
が生じるおそれがあった。
【0007】一方、半導体装置7においては、前記スト
レスが生じるとメタルポスト8がたわみこのストレスを
吸収するものの、メタルポスト8の形成には特殊な技術
を要し、一般的な製造技術で製作できるものではなかっ
た。またメタルポスト8の周囲に絶縁層4となるモール
ド樹脂を射出するには高度な技術が必要であった。
【0008】本発明は上記従来の問題点に着目し、汎用
の製造技術を用い、且つ実装用基板との熱膨張の差によ
るストレスが生じても、このストレスを吸収し電気的導
通を確実にすることができる半導体チップ、半導体装
置、実装用基板、電気機器および半導体装置の製造方
法、ならびに半導体チップの取付構造を提供することを
目的とする。
【0009】
【課題を解決するための手段】本発明は、半導体装置の
製造に用いられるワイヤーボンディングの技術を用い、
接続用バンプから引き出されるボンディングワイヤの先
端を実装用基板との接続用端子として用いるようにすれ
ば、半導体装置と実装用基板との間に生じる歪みをボン
ディングワイヤにて吸収することができるという知見に
基づいてなされたものである。
【0010】すなわち請求項1に記載の半導体チップ
は、チップ本体の接続用バンプにボンディングワイヤを
取り付け、このボンディングワイヤを実装用基板への接
続をなす接続用端子としたことを特徴としている。
【0011】請求項1に記載の半導体チップによれば、
当該半導体チップを実装用基板に実装した後、熱膨張係
数の違いによるストレスが半導体チップに加わっても、
ボンディングワイヤがたわんで前記ストレスによる歪み
を吸収するので、前記ストレスによって接続用端子が実
装用基板から外れたり、あるいはストレスが半導体チッ
プ自体に加わるのを防止することができる。このため半
導体チップおよび実装用基板の周囲に温度変化があって
も、また半導体チップの自己発熱があっても、半導体チ
ップと実装用基板との電気的導通の確保と、半導体チッ
プの信頼性の向上を達成することができる。またボンデ
ィングワイヤ技術を用いるようにしたことから、メッキ
やエッチングによる工程と比較して、一層の狭いピッチ
でボンディングワイヤ高さを十分確保できるようになっ
たことはいうまでもない。このため半導体チップの接続
用バンプのピン数が増加しても、ボンディングワイヤを
増加させることで容易に対応できる。
【0012】請求項2に記載の半導体チップは、前記接
続用バンプ側に樹脂層を設け、この樹脂層にて前記ボン
ディングワイヤの保護をなすことを特徴としている。請
求項2に記載の半導体チップによれば、樹脂層がボンデ
ィングワイヤを保持しているので、当該ボンディングワ
イヤに外力が加わっても接続用端子からボンディングワ
イヤが脱落するのを防止することができる。
【0013】請求項3に記載の半導体チップは、前記ボ
ンディングワイヤの先端に半田部を設け、これを前記接
続用端子としたことを特徴としている。請求項3に記載
の半導体チップによれば、リフローを通すことで半田部
が溶融し、容易に半導体チップを実装用基板に実装させ
ることができる。また半田ボールの接続強度を向上させ
ることができる(半導体チップ側の、半田ボールと半導
体チップ間のクラックによる剥離防止)。
【0014】請求項4に記載の半導体装置は、半導体チ
ップの接続用バンプから接続用端子を引き出し、この接
続用端子にて実装用基板への実装をなす半導体装置であ
って、前記接続用バンプにボンディングワイヤを取り付
け、このボンディングワイヤを前記接続用端子としたこ
とを特徴としている。
【0015】請求項4に記載の半導体装置によれば、当
該半導体装置を実装用基板に実装した後、熱膨張係数の
違いによるストレスが半導体装置に加わっても、接続用
端子と接続用バンプとを結ぶボンディングワイヤがたわ
んで前記ストレスによる歪みを吸収するので、前記スト
レスによって接続用端子が実装用基板から外れたり、あ
るいはストレスが半導体チップ自体に加わるのを防止す
ることができる。このため半導体装置および実装用基板
の周囲に温度変化があっても、また半導体装置の自己発
熱があっても、半導体装置と実装用基板との電気的導通
の確保と、半導体装置の信頼性の向上を達成することが
できる。またボンディングワイヤ技術を用いるようにし
たことから、メッキやエッチングによる工程と比較し
て、一層の狭いピッチでボンディングワイヤ高さを十分
確保できるようになったことはいうまでもない。
【0016】請求項5に記載の半導体装置は、前記接続
用バンプと前記接続用端子との間に樹脂層を設け、この
樹脂層にて前記ボンディングワイヤの保護をなすことを
特徴としている。請求項5に記載の半導体装置によれ
ば、樹脂層がボンディングワイヤを保持しているので、
当該ボンディングワイヤに外力が加わっても接続用端子
からボンディングワイヤが脱落するのを防止することが
できる。
【0017】請求項6に記載の半導体装置は、前記ボン
ディングワイヤの先端に半田部を設け、これを前記接続
用端子としたことを特徴としている。請求項6に記載の
半導体装置によれば、リフローを通すことで半田部が溶
融し、容易に半導体装置を実装用基板に実装させること
ができる。
【0018】請求項7に記載の実装用基板は、請求項1
に記載の半導体装置を用いたことを特徴としている。請
求項7に記載の実装用基板によれば、当該実装用基板の
周囲に温度変化があったり、あるいは実装された半導体
装置の自己発熱があっても半導体装置は、実装用基板に
対し離反することなく電気的導通が確実に得られる。ま
た半導体装置自体が破損することがないので実装用基板
自体の信頼性の向上を図ることができる。
【0019】請求項8に記載の電子機器は、請求項4に
記載の実装用基板を用いたことを特徴としている。請求
項8に記載の電子機器によれば、温度変化が生じても確
実に動作する実装用基板を用いているので、これに伴い
当該実装用基板を使用している電子機器についても信頼
性の向上を図ることができる。
【0020】請求項9に記載の半導体装置の製造方法
は、半導体チップに設けられた接続用バンプにキャピラ
リを押し付けた後、これを引き上げることで、ボンディ
ングワイヤを前記接続用バンプから立ち上がらせ、前記
ボンディングワイヤの先端を実装用基板への実装をなす
接続用端子としたことを特徴としている。請求項9に記
載の半導体装置の製造方法によれば、半導体チップの表
面に形成された接続用バンプにキャピラリを押し付け、
このキャピラリを半導体チップの上方に引き上げるとと
もに、前記キャピラリからボンディングワイヤを繰り出
し、一定の高さで前記ボンディングワイヤを切断するよ
うにすれば、実装用基板への実装をなす接続用端子を容
易に形成することができる。そしてボンディングワイヤ
技術を用いるようにしたことから、メッキやエッチング
による工程と比較して、一層の狭いピッチでボンディン
グワイヤ高さを十分確保できるようになったことはいう
までもない。
【0021】請求項10に記載の半導体装置の製造方法
は、ボンディングワイヤを前記接続用バンプから立ち上
がらせた後、前記ボンディングワイヤを樹脂で封止し、
当該樹脂表面への研磨により前記ボンディングワイヤの
先端の高さを揃えた後、前記樹脂の除去により前記ボン
ディングワイヤを突出させ、これを前記接続用端子とし
たことを特徴としている。請求項10に記載の半導体装
置の製造方法によれば、樹脂で一旦ボンディングワイヤ
を封止し、その後樹脂の表面を研磨すれば、ボンディン
グワイヤの高さを揃えることが可能となり、これにより
実装用基板への接続をより確実なものにすることができ
る。
【0022】請求項11に記載の半導体装置の製造方法
は、前記ボンディングワイヤの先端に半田部を取り付
け、これを前記接続用端子としたことを特徴としてい
る。請求項11に記載の半導体装置の製造方法によれ
ば、リフローを通すことで半田部が溶融し、容易に半導
体装置を実装用基板に実装させることが可能になる。
【0023】
【発明の実施の形態】以下に本発明に係る半導体チッ
プ、半導体装置、実装用基板、電気機器および半導体装
置の製造方法、ならびに半導体チップの取付構造に好適
な具体的実施の形態を図面を参照して詳細に説明する。
【0024】図1は、本実施の形態に係る半導体装置の
構成を示す断面図である。同図に示すように、本実施の
形態に係る半導体装置10では、その最上部に半導体チ
ップ12が配置されている。そして当該半導体チップ1
2は、その底面14側に複数の接続用バンプ16が設け
られており、この接続用バンプ16に配線を接続するこ
とで、半導体チップ12の駆動を行うようにしている。
なお半導体チップ12は、半導体ウェハからダイシング
された個々の個片となっており、その基材は単結晶ウェ
ハからなっている。
【0025】半導体チップ12の下方、すなわち前記半
導体チップ12における接続用バンプ16からは、更に
下方に向かってボンディングワイヤ18が引き出されて
いる。当該ボンディングワイヤ18は、金やアルミ線か
らなり、その引き出し高さは0.2mm程度となってお
り、緩衝層として十分な高さに設定されている(なお前
記ボンディングワイヤ18間のピッチは0.3mm以
下)。さらに半導体チップ12の底面14から下方側に
は、ボンディングワイヤ18の先端が僅かに露出するま
で樹脂となる樹脂層20が形成されている。
【0026】そしてエポキシ系樹脂からなる絶縁性を有
した前記樹脂層20により、ボンディングワイヤ18の
倒れ込みを防止し、当該ボンディングワイヤ18間で短
絡が生じるのを防止することができるようにしている。
なお本実施の形態においては、絶縁性を有した樹脂とし
てエポキシ系の樹脂を用いることとしたが、この形態に
限定されることもなく絶縁性を有した他の樹脂を用いる
ようにしてもよい。
【0027】樹脂層20の表面から突出するボンディン
グワイヤ18の先端には、接続用端子となる半田部22
が設けられている。そしてこの半田部22を溶融させた
後、再度凝固させることでボンディングワイヤ18と、
実装用基板24の表面に設けられた端子パッド26との
接続をなすようにしている(実装をなすようにしてい
る)。
【0028】このように実装用基板24に実装された半
導体装置10では、実装用基板24側より端子パッド2
6を経由して信号が送出されると、半田部22、ボンデ
ィングワイヤ18、接続用バンプ16を介して、前記信
号は半導体チップ12へと伝達されるようになってい
る。
【0029】ここで上述した半導体装置10の周囲に熱
的変化が生じた場合の状態を説明する。
【0030】図2は、半導体装置および実装用基板の周
囲が高温であるときの断面状態図である。同図に示すよ
うに、半導体装置10および実装用基板24の周囲が実
装された部品からの発熱やその他の要因で高温になる
と、ガラスエポキシ樹脂からなる実装用基板24は、単
結晶シリコンからなる半導体チップ12に対して熱膨張
係数が大きいことから、端子用パッド26の間のピッチ
(P1)が、接続用バンプ16の間のピッチ(P2)に
対して広がろうとする。
【0031】すなわち
【0032】
【数1】 そしてこのような歪みが接続用基板24に生じると、端
子パッド26を介して半田部22側へと前記歪みが伝達
される。
【0033】しかし半導体装置10において、半導体チ
ップ12の下方には前述のとおりエポキシ系の樹脂層2
0が設けられている。このため樹脂層20に、実装用基
板24から力が加わっても、当該樹脂層20が変形する
ことでこの力を吸収するので、実装用基板24からの力
が、半田部22に及んだり、あるいは半導体チップ12
におよぶのを防止することができる。
【0034】そして樹脂層20の内部には、ボンディン
グワイヤ18が挿通されているが、当該ボンディングワ
イヤ18も、可撓性を有しており外力に対して撓むこと
が可能となっているので、樹脂層20の変形とともにボ
ンディングワイヤ18も実装基板24からの力によって
変形することができる。このようにボンディングワイヤ
18が外力によって変形することから、半導体チップ1
2の接続用バンプ16と半田部22との間の電気的導通
を確実に確保することが可能になり、半導体装置10の
信頼性向上を図ることができる。
【0035】なお上述した形態は、半導体装置10およ
び実装用基板24を高温下に設置した場合について説明
を行ったが、これら半導体装置10および実装用基板2
4を低温下の環境に設置しても同様の作用効果を得るこ
とができる。、図3は、半導体装置および実装用基板の
周囲が低温時であるときの断面状態図である。同図に示
すように、半導体装置10および実装用基板24を低温
下の環境に設置すると、熱膨張係数の違いから、端子用
パッド26の間のピッチ(P1)が、接続用バンプ16
の間のピッチ(P2)に対して狭まろうとする。
【0036】すなわち
【0037】
【数2】 そしてこのような歪みが接続用基板24に生じると、端
子パッド26を介して半田部22側へと前記歪みが伝達
される。
【0038】このような場合でも樹脂層20が、この歪
みを吸収し、当該歪みを半田部22および半導体チップ
12に及ぶのを防止するため、端子パッド26から半田
部22が離反したり、あるいは歪みにより半導体チップ
12に損傷が発生するのを防止することができる。ゆえ
に本実施の形態に係る半導体装置10は、実装用基板2
4に実装された状態で高温側から低温側まで温度変化が
あっても、これら温度変化による歪みを吸収することが
できるので、装置自体の信頼性向上を図ることができる
のである。なお本実施の形態においては、熱的歪みを吸
収する場合を説明したが、この場合に限定されることも
なく、例えば、実装用基板24自体の反りによって生じ
る外力に対しても対応することができるのはいうまでも
ない。
【0039】以下に、本実施の形態に係る半導体装置1
0の製造手順を説明する。
【0040】図4と図5は、半導体装置の製造手順を示
した製造工程図である。
【0041】図4(1)に示すように、半導体チップ1
2の底面14が表側になるよう、前記半導体チップ12
を設置する。なお本半導体装置10の製造工程において
は、半導体チップ12は、半導体ウェハから切り出され
る前後のどちらであってもよい。そして同図(2)に示
すように、接続用バンプ16を表面になるよう半導体チ
ップ12を配置した後は、当該半導体チップ12の上方
からワイヤボンディングに用いられるキャピラリ28を
下降させ、ボンディングワイヤ18の先端を接続用バン
プ16に取り付けた後、キャピラリ28を上方に引き上
げ、前記ボンディングワイヤ18を繰り出すとともに、
これを一定の高さにて切断する。
【0042】このように鉛直方向にボンディングワイヤ
18を引き出すことにより、狭い接続用バンプ16間の
ピッチでもボンディングワイヤ18の高さを十分に確保
することができる。なお任意の接続用バンプ16からボ
ンディングワイヤ18と引き出した後は、隣接する接続
用バンプ16上にキャピラリ28を移動させ、同様の作
業を繰り返し行えばよい。
【0043】そして同図(3)に示すように、ワイヤー
ボンディングを用いてボンディングワイヤ18を接続用
バンプ16上に形成した後、樹脂を用いて、前記ボンデ
ィングワイヤ18を封止する。なお樹脂の材質は特に限
定されるものはなく、本実施の形態ではエポキシ系の樹
脂が用いられている。そして樹脂層20にてボンディン
グワイヤ18を封止した後は、同図(4)に示すように
その表面をボンディングワイヤ18の先端が削れるまで
研磨を行う。なお研磨の手段は、バフ研磨やその他研磨
方法(CMP等)を用いるようにしてもよく、具体的に
は、研磨速度や研磨面の粗さをもとにその方法を選定す
ればよい。
【0044】こうしてボンディングワイヤ18の先端ま
で樹脂層20を研磨した後は、図5(1)に示すように
樹脂層20の表面に溶剤を塗布し、前記樹脂層2の表面
の一部を取り除く。このように樹脂層20の取り除きを
行えば溶剤に溶けないボンディングワイヤ18の先端が
突出し、均一な高さを有したボンディングワイヤ18を
得ることができる。また当該ボンディングワイヤ18
は、その大部分が樹脂層20によって固定されているの
で、外力等がボンディングワイヤ18に加わっても、当
該ボンディングワイヤ18が接続用バンプから脱落する
のを防止することができる。
【0045】樹脂層20の表面からボンディングワイヤ
18の先端を突出させた後は、同図(2)に示すよう
に、前記ボンディングワイヤ18の先端に半田ボール3
0を搭載したり、あるいは同図(3)に示すようにボン
ディングワイヤ18の先端に半田ペースト32の塗布を
行う。このようにボンディングワイヤ18の先端に半田
ボール30あるいは半田ペースト32を搭載した後は、
本半導体装置10をリフロー炉に投入し、半田ボール3
0あるいは半田ペースト32を溶融させ、同図(4)に
示すように半田部22を形成する。
【0046】そしてこのような工程を経て形成された半
導体装置10は、すでに個片の状態であるならば、後段
の工程(洗浄工程や検査工程など)に投入すればよく、
また半導体装置10がダイシング前のウェハ形状である
ならば、本製造工程の後にダイヤモンドカッタ等を用い
て個片の状態にカットし、前述した後段の工程(洗浄工
程や検査工程など)に投入すればよい。
【0047】なお本実施の形態においては、半田部22
を接続用端子として説明を行うようにしたが、この形態
に限定されることもなく、例えば、ボンディングワイヤ
18の先端に半田部22を設けず、ボンディングワイヤ
18の先端を接続用端子として用いるようにしてもよ
い。このようにボンディングワイヤ18の先端を接続用
端子とすれば、ボンディングワイヤのピッチ間をより一
層狭めることが可能になるので、半導体チップの一層の
多ピン化にも対応することが可能になる。
【0048】さらに本実施の形態においては、種々の例
を出して説明を行うこととしたが、これら実施例以外に
も、本発明に係る思想に含まれるものであれば本発明に
適用可能であることはいうまでもない。
【0049】
【発明の効果】以上説明したように、請求項1に記載の
半導体チップによれば、チップ本体の接続用バンプにボ
ンディングワイヤを取り付け、このボンディングワイヤ
を実装用基板への接続をなす接続用端子としたことか
ら、実装用基板との熱膨張の差によるストレスが生じて
も、このストレスを吸収し電気的導通を確実にし、信頼
性を向上させることができる。
【0050】また請求項4に記載の半導体装置によれ
ば、半導体チップの接続用バンプから接続用端子を引き
出し、この接続用端子にて実装用基板への実装をなす半
導体装置であって、前記接続用バンプにボンディングワ
イヤを取り付け、このボンディングワイヤを前記接続用
端子としたことから、実装用基板との熱膨張の差による
ストレスが生じても、このストレスを吸収し電気的導通
を確実にし、信頼性を向上させることができる。
【0051】また請求項7に記載の実装用基板によれ
ば、請求項1に記載の半導体装置を用いたことから、周
囲温度が変化しても前記実装用基板は、確実に動作をす
ることが可能となり、信頼性の向上を図ることができ
る。
【0052】そして請求項8に記載の電子機器によれ
ば、請求項4に記載の実装用基板を用いたことから、周
囲温度が変化しても前記電子機器は、上述の実装用基板
を搭載しているので、確実に動作をすることが可能とな
り、信頼性の向上を図ることができる。
【0053】また請求項9に記載の半導体装置の製造方
法によれば、半導体チップに設けられた接続用バンプに
キャピラリを押し付けた後、これを引き上げることで、
ボンディングワイヤを前記接続用バンプから立ち上がら
せ、前記ボンディングワイヤの先端を実装用基板への実
装をなす接続用端子としたことから、ストレスが加わっ
ても、このストレスを吸収し電気的導通を確実にするこ
とができる半導体装置を汎用の製造技術を用いて製造す
ることができる。
【0054】さらに請求項12に記載の半導体チップの
取付方法によれば、半導体チップの接続用バンプと、実
装用基板とをボンディングワイヤで接続したことから、
実装用基板との熱膨張の差によるストレスが生じても、
このストレスを吸収し電気的導通を確実にし、信頼性を
向上させることができる。
【図面の簡単な説明】
【図1】本実施の形態に係る半導体装置の構成を示す断
面図である。
【図2】半導体装置および実装用基板の周囲が高温であ
るときの断面状態図である。
【図3】半導体装置および実装用基板の周囲が低温であ
るときの断面状態図である。
【図4】半導体装置の製造手順を示した製造工程図であ
る。
【図5】半導体装置の製造手順を示した製造工程図であ
る。
【図6】従来の半導体装置における構造を示した断面図
である。
【図7】従来の半導体装置における他の構造を示した断
面図である。
【符号の説明】
1………半導体装置 2………半導体チップ 3………接続用パッド 4………絶縁層 5………半田ボール 6………配線層 7………半導体装置 8………メタルポスト 10………半導体装置 12………半導体チップ 14………底面 16………接続用バンプ 18………ボンディングワイヤ 20………樹脂層 22………半田部 24………実装用基板 26………端子パッド 28………キャピラリ 30………半田ボール 32………半田ペースト

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 チップ本体の接続用バンプにボンディン
    グワイヤを取り付け、このボンディングワイヤを実装用
    基板への接続をなす接続用端子としたことを特徴とする
    半導体チップ。
  2. 【請求項2】 前記接続用バンプ側に樹脂層を設け、こ
    の樹脂層にて前記ボンディングワイヤの保護をなすこと
    を特徴とする請求項1に記載の半導体チップ。
  3. 【請求項3】 前記ボンディングワイヤの先端に半田部
    を設け、これを前記接続用端子としたことを特徴とする
    請求項1または請求項2に記載の半導体チップ。
  4. 【請求項4】 半導体チップの接続用バンプから接続用
    端子を引き出し、この接続用端子にて実装用基板への実
    装をなす半導体装置であって、前記接続用バンプにボン
    ディングワイヤを取り付け、このボンディングワイヤを
    前記接続用端子としたことを特徴とする半導体装置。
  5. 【請求項5】 前記接続用バンプ側に樹脂層を設け、こ
    の樹脂層にて前記ボンディングワイヤの保護をなすこと
    を特徴とする請求項4に記載の半導体装置。
  6. 【請求項6】 前記ボンディングワイヤの先端に半田部
    を設け、これを前記接続用端子としたことを特徴とする
    請求項4または請求項5に記載の半導体装置。
  7. 【請求項7】 請求項4に記載の半導体装置を用いたこ
    とを特徴とする実装用基板。
  8. 【請求項8】 請求項7に記載の実装用基板を用いたこ
    とを特徴とする電子機器。
  9. 【請求項9】 半導体チップに設けられた接続用バンプ
    にキャピラリを押し付けた後、これを引き上げること
    で、ボンディングワイヤを前記接続用バンプから立ち上
    がらせ、前記ボンディングワイヤの先端を実装用基板へ
    の実装をなす接続用端子としたことを特徴とする半導体
    装置の製造方法。
  10. 【請求項10】 ボンディングワイヤを前記接続用バン
    プから立ち上がらせた後、前記ボンディングワイヤを樹
    脂で封止し、当該樹脂表面への研磨により前記ボンディ
    ングワイヤの先端の高さを揃えた後、前記樹脂の除去に
    より前記ボンディングワイヤを突出させ、これを前記接
    続用端子としたことを特徴とする請求項9に記載の半導
    体装置の製造方法。
  11. 【請求項11】 前記ボンディングワイヤの先端に半田
    部を取り付け、これを前記接続用端子としたことを特徴
    とする請求項9または請求項10に記載の半導体装置の
    製造方法。
  12. 【請求項12】 半導体チップの接続用バンプと、実装
    用基板とをボンディングワイヤで接続したことを特徴と
    する半導体チップの取付構造。
  13. 【請求項13】 前記半導体チップと前記実装用基板と
    の間に樹脂層を設け、この樹脂層にて前記ボンディング
    ワイヤの保護をなすことを特徴とする請求項12に記載
    の半導体チップの取付構造。
JP2000263671A 2000-08-31 2000-08-31 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造 Withdrawn JP2002076058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000263671A JP2002076058A (ja) 2000-08-31 2000-08-31 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263671A JP2002076058A (ja) 2000-08-31 2000-08-31 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造

Publications (1)

Publication Number Publication Date
JP2002076058A true JP2002076058A (ja) 2002-03-15

Family

ID=18751182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263671A Withdrawn JP2002076058A (ja) 2000-08-31 2000-08-31 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造

Country Status (1)

Country Link
JP (1) JP2002076058A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016086047A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016086047A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US7205178B2 (en) Land grid array packaged device and method of forming same
US7566649B2 (en) Compressible films surrounding solder connectors
US5650667A (en) Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
JP2009212315A (ja) 半導体装置及びその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
KR20070100385A (ko) 부품 실장용 핀을 형성한 프린트 기판
US7432130B2 (en) Method of packaging semiconductor die without lead frame or substrate
JPH08186151A (ja) 半導体装置及びその製造方法
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
JPH0455341B2 (ja)
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP4185892B2 (ja) 半導体装置の製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP2007311577A (ja) 半導体装置
JP2002076058A (ja) 半導体チップ、半導体装置、実装用基板、電気機器および半導体装置の製造方法、ならびに半導体チップの取付構造
JP4042539B2 (ja) Csp接続方法
JPH06268141A (ja) 電子回路装置の実装方法
JP4696712B2 (ja) 半導体装置
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JPH08236575A (ja) 半導体装置及びその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
KR20150126562A (ko) 비-리플로우 연결을 갖는 집적 회로 패키징 시스템 및 이의 제조 방법
KR101081735B1 (ko) 엘. 오. 씨(loc) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106