JP2002075871A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2002075871A JP2002075871A JP2000253743A JP2000253743A JP2002075871A JP 2002075871 A JP2002075871 A JP 2002075871A JP 2000253743 A JP2000253743 A JP 2000253743A JP 2000253743 A JP2000253743 A JP 2000253743A JP 2002075871 A JP2002075871 A JP 2002075871A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer film
- gan
- single crystal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
数差によって生じる亀裂、反りを抑制することを目的と
する。 【解決手段】 シリコン(111)基板11上にAlN
緩衝層12を介してGaN高温層13とGaN低温層1
4からなる多層膜を形成した後、シリコン(111)基
板11をエッチング除去して得られる自立した積層体を
成長用基板として用い、その上にGaN単結晶厚膜を堆
積した後に積層体を研磨除去することによって、GaN
単結晶基板を得る。成長用基板とその上に形成する窒化
物単結晶厚膜ともに窒化物で形成されており、熱膨張係
数差によって生じる亀裂や反りが抑制される。
Description
ザ等のデバイスを形成する基板として用いられる、III
族窒化物よりなる半導体基板の製造方法に関するもので
ある。
物半導体は、直接遷移型の化合物半導体であり、かつ広
いエネルギーギャップを持ち、材料的に安定であるため
に、短波長光源や耐環境デバイスとして脚光を浴びてい
る。例えば、窒化ガリウム(以下、GaN)は約3.4
eVの広いエネルギーギャップを持っているために、青
色から紫外領域にわたる光を発する発光素子として有望
な材料である。
窒素の解離圧が高いことから、バルク単結晶の作製が困
難であり、窒化物半導体薄膜を形成するための格子整合
可能な基板が存在していない。そのため、基板としてサ
ファイアやSiCなどの異種材料を用いて、その上にM
OVPE(有機金属気相成長)法、MBE(分子線結晶
成長)法やHVPE(ハイドライド気相成長)法などの
エピタキシャル法により単結晶膜を得ている。なかで
も、HVPE法は、成長速度が大きいという特徴を持つ
ため、GaN単結晶基板を作製するための厚膜成長法と
して注目されている。
OG)を利用してマスクの埋め込み構造を作製する方法
により、転位密度が低いGaN厚膜を作製できることが
知られている。
てGaN厚膜を成長した場合、サファイアはGaNとの
格子定数差が13.8%、熱膨張係数差が25.5%も
あることから、基板との界面で発生した結晶欠陥にとも
ない1010cm-2と高密度の転位が発生し、また、生じ
る結晶欠陥あるいは熱歪による亀裂や基板の反りが発生
する。
AlNやGaNを緩衝層として低温成長させる等の手法
により比較的高品質なGaN単結晶薄膜が得られてい
る。しかしながら、この場合においても、結晶中の転位
は108cm-2以上も存在することが知られている。
上に高品質な窒化物半導体を形成する場合、特に数10
μm以上の厚膜を形成する場合において亀裂と反りの問
題および転位の問題がとりわけ重要となる。亀裂や反り
が生じるのは、主に基板との格子構造の相違に起因する
格子不整合、基板との熱膨張係数の不整合や材料の高い
ドーピングレベルに起因する不整合によるものと考えら
れる。熱膨張係数の違いによる反りや亀裂は、温度変化
に応じた格子定数の膨張または収縮に関するもので、特
に、成長後の基板温度降下中に発生する。従って、成長
中もしくは成長直後に成長温度と同等の基板温度におい
て基板を除去できればこれに勝るものはないが、現実的
には困難な手法であり、これに代わる手法が強く求めら
れる。
であり、また絶縁性があるため試料裏面から電極をとる
ことができない等デバイス作製に制限を受けるような幾
つかの課題がある。ウルツ鉱構造のGaN成長基板とし
ては同じ六方晶系の基板が望ましいが、立方晶系の(1
11)面基板を使用することもできる。これを考慮すれ
ば、導電性・劈開性を有する成長基板として、6H−S
iC、Si、GaAs、GaPなどが挙げられる。Ga
AsやGaPはGaNの成長温度では熱分解を起こすた
め、適切とは言い難い。一方、6H−SiCやSiは熱
的な問題はないと考えられる。SiCは非常に高価であ
り、まだ大口径の基板は入手できず、Siは安価である
が亀裂が発生しやすく高品質結晶の成長が困難である。
に発生する歪や欠陥を少なくし、また厚膜を成長しても
亀裂や反りの問題を克服し、高品質の半導体基板を得る
ための製造方法を提供することにある。
に本発明の半導体基板の製造方法は、基板の上にIII族
窒化物よりなる層を複数積層して多層膜を形成する工程
と、前記多層膜を前記基板より分離する工程と、前記分
離された多層膜の上にIII族窒化物よりなる単結晶層を
形成する工程とを有し、前記多層膜を形成する工程は低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層する
工程であるものである。
窒化物よりなる層との間の熱歪により生ずる欠陥を、低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層した
多層膜において低減させることができるので、多層膜の
上に形成されたIII族窒化物よりなる単結晶層の亀裂や
反りを防止でき、転位密度を著しく低減させることがで
きる。
構成につき、多層膜を形成する工程は、900℃以下の
成長温度で形成したIII族窒化物層と900℃を超える
温度で形成したIII族窒化物層とを交互に積層する工程
であることにより、単結晶層の亀裂や反りをより防止で
きる多層膜を得ることができる。
構成につき、分離された多層膜の上にIII族窒化物より
なる単結晶層を形成する工程において、前記多層膜上に
中間層を堆積する工程と、前記中間層上にIII族窒化物
の単結晶層を形成する工程とを有することにより、さら
にIII族窒化物の単結晶層を多層膜より容易に分離させ
ることができる。
構成につき、中間層が、AlGaInN、BAlGaI
nN、NdGaO3、MgO、ZnO、TiO、ZnS
e、ZnTe、ZnS、GaAs、Si、W、SiC、
SiGeC、Al2O3、SiN、SiO2であることに
より、その上に形成される単結晶層の結晶性を良好にで
きる。なお、ここでAlGaInNおよびBAlGaI
nNとはそれぞれ(AlxGa1-x-yIny)N(0≦x
≦1、0≦y≦1)および(BzAlxGa1-x-y -zI
ny)N(0≦x≦1、0≦y≦1、0≦z≦1)のこ
とを表す。
構成につき、多層膜を基板より分離する工程において、
エッチングガスを前記基板面から吹き付ける工程を有す
ることにより、熱歪により発生する多層膜の欠陥や多層
膜の反りをさらに抑制できる。
構成につき、エッチングガスが塩化水素を成分に含むガ
スであることにより、より効率よく多層膜を基板より分
離することができる。
上にIII族窒化物よりなる層を複数積層して多層膜を形
成する工程と、前記多層膜を前記基板より分離する工程
と、前記分離された多層膜の上にIII族窒化物よりなる
単結晶層を形成する工程とを有し、前記多層膜を形成す
る工程は、組成が異なる少なくとも2層のIII族窒化物
層を形成する工程であるものである。
窒化物よりなる層との間の熱歪により生ずる応力を、組
成が異なる少なくとも2層のIII族窒化物層において吸
収させることができるので、多層膜の上に形成されたII
I族窒化物よりなる単結晶層の亀裂や反りを防止でき
る。
構成につき、多層膜の膜厚が、20μm以上であること
により、より欠陥の数が減少した多層膜およびその多層
膜の上に形成された、より欠陥の数が減少したIII族窒
化物よりなる単結晶を得ることができる。
構成につき、単結晶層が、50μm以上の層厚を有する
ことにより、自立し、かつより欠陥の数が減少した単結
晶を得ることができる。
構成につき、多層膜のうち前記単結晶層に接する層の組
成と前記単結晶層の組成とが同一であることにより、単
結晶層の結晶性をより良好にできる。
構成につき、基板の上にIII族窒化物よりなる層を複数
積層して多層膜を形成する工程において多層膜を形成し
た基板を複数枚形成し、その工程の後に前記複数枚の基
板の多層膜側どうしを密着させる工程を有することによ
り、多層膜の反りを防止できて多層膜を厚くすることが
でき、容易にGaN単結晶厚膜を得ることができる。
面を用いて以下に説明する。
の実施の形態1に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にMOVPE法を用いた例について示す。
て酸や溶剤等により表面が清浄化されたシリコン(11
1)基板11をMOVPE装置内のサセプター上に配置
し、N2ガスを10slmの流量で供給しながら、基板
温度を1100℃まで上昇させて10分間保持し、シリ
コン(111)基板11表面のサーマルクリーニングを
行う。続いて、基板温度を900℃まで降下させて、N
2ガスに加え、流量が1slmのアンモニアガスと流量
が30μmol/minのトリメチルアルミニウムを添
加して、シリコン(111)基板11上に20nm厚の
AlN緩衝層12を形成する。その後、トリメチルアル
ミニウムの供給を停止する。なお、ここで流量の単位と
してslmを用いたが、これは例えば1slmは標準状
態(0℃、1気圧)の気体を1分間に1l流す流量のこ
とである。また、sccmという単位は、例えば1sc
cmは標準状態(0℃、1気圧)の気体を1分間に1c
m 3流す流量のことである。
せて、流量が50μmol/minのトリメチルガリウ
ムを添加して、1μm厚のGaN高温層13をAlN緩
衝層12上に積層する。その後、トリメチルガリウムの
供給を停止する。引き続き、基板温度を600℃まで降
下させて、流量が50μmol/minのトリメチルガ
リウムを添加して、20nm厚のGaN低温層14を積
層する。その後、トリメチルガリウムの供給を停止す
る。この工程を一周期とし、20周期繰り返すことによ
り基板温度の異なる層からなる約20μm厚のGaN多
層膜15が形成される。最表面は結晶性の良い結晶とす
るためにGaN高温層13で終端している(図1
(b)、(c))。なお、図1(c)は図1(b)にお
けるGaN多層膜15を拡大した図である。
料基板上にGaNやAlN緩衝層を介してGaN高温層
を形成する場合、その膜厚がおおよそ数μm以上となる
と基板温度の降下過程で成長層に亀裂が生じる。これ
は、基板であるシリコンとGaNの熱膨張係数の違いか
ら生じる内部応力によるものである。一方、本実施の形
態に示す工程によれば20μmまで亀裂が生じることな
く成長することが確認された。GaN高温層13とGa
N低温層14を交互に積層することによって内部応力は
低減できたものと考えられる。
を用いて基板であるシリコン(111)基板11を選択
的にエッチング除去し、AlN緩衝層12とGaN多層
膜15からなる自立した積層体を得る(図2(a))。
ここで、シリコン(111)基板11は完全に除去する
必要はなく、エッチング後のハンドリングが容易となる
ように、例えば、全厚みが50μm厚となるようにシリ
コン(111)基板11の一部を残すようにエッチング
制御してもよい。また、シリコン(111)基板11を
ウエットエッチングにより除去したが、シリコン(11
1)基板11を研磨して除去してもよく、さらには20
μm厚のGaN多層膜15を堆積後、基板温度を降下さ
せないでエッチングガスとしての塩酸ガスを基板面側か
ら吹き付けてガスエッチングすると熱歪により発生する
欠陥やウエハーの反りを抑制できるため、より好まし
い。
成長用基板としてシリコン(111)基板11を除去し
た約20μm厚の積層体を再度MOVPE装置内のサセ
プター上に配置し、流量10slmのN2ガスと流量1
slmのアンモニアガスを供給しながら、1100℃ま
で基板温度を上昇させて10分間保持し、積層体表面に
表出するGaN表面のサーマルクリーニングを行う。続
いて、基板温度を1050℃まで降下させて、流量が2
00μmol/minのトリメチルガリウムを供給し、
100μm厚のGaN単結晶厚膜16を堆積する(図2
(b))。その後、基板温度を室温まで降下させる。最
後に、成長用基板部を研磨除去して約100μm厚のG
aN単結晶厚膜16からGaN単結晶基板を作製する
(図2(c))。
〜(c)に示す構成により、シリコン(111)基板1
1近傍においてGaN単結晶厚膜16との間にかかる熱
歪により生ずる欠陥を、600℃の低温成長で形成した
GaN低温層14と1050℃の高温成長で形成したG
aN高温層13とからなるGaN多層膜15において低
減させることができるので、GaN多層膜15の上に形
成されたGaN単結晶厚膜16の転位密度を著しく低減
させることができる。その結果、作製されるGaN単結
晶基板の転位密度を著しく低減させることができる。
μmとしているので、シリコン(111)基板11近傍
において生じる欠陥がGaN多層膜15においてほとん
ど吸収され、GaN単結晶厚膜16に結晶欠陥をほとん
ど生じさせないようにできる。
厚が約100μmであるので、GaN単結晶厚膜16の
結晶性を良好にできる。
5からなる積層体上に直接100μm厚のGaN単結晶
厚膜16を堆積した。この場合、積層体表面付近での転
位密度は1010cm-2程度存在するので、その上部に堆
積したGaN単結晶厚膜16の初期過程には同等の転位
密度となるが、積層にともない減少してGaN単結晶厚
膜16の表面付近では約108cm-2程度となった。
の製造方法を示す断面構造図である。図1および図2に
示す工程と同一工程は省略してあり、図2(b)に対応
する工程のみ示している。図3に示すようにGaN単結
晶厚膜17は、積層体表面にストライプ状のシリコン酸
化膜マスク18を形成して、マスク上への横方向成長を
利用したいわゆるELOG成長によってGaN単結晶厚
膜17を形成している。この手法の適用により、さらに
低欠陥化が図れ、転位密度は106cm-2程度となる。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として104cm-2
程度まで低減できることが確認された。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長(HVPE)
法を用いるのが好ましい。また、MOVPE法とHVP
E法の組み合わせにより形成することももちろん可能で
ある。さらには、GaNのみならず、InやAlを含有
した窒化物半導体でもかまわない。さらに、ここでは基
板温度を600℃と1050℃の二温度としたが、これ
に限定されるものでなく、三温度以上の積層体でもかま
わない。いずれにしても、低温層を900℃以下で結晶
成長し、高温層を900℃以上で結晶成長するとより亀
裂や反りが低減される。
以上あれば、GaN多層膜15そのものが自立すなわ
ち、1枚の基板として取り扱うことができるとともにG
aN単結晶厚膜16とGaN多層膜15とが格子整合で
きるのでGaN単結晶厚膜16に結晶欠陥をほとんど生
じさせないようにできる。
厚は、50μm以上であればGaN単結晶厚膜16の結
晶性を良好にできる。
の実施の形態2に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にMOVPE法を用いた例について示す。
て酸や溶剤等により表面が清浄化されたシリコン(11
1)基板11をスパッタリング装置内に配置し、ZnO
セラミックをターゲットとして200nm厚のZnO膜
19を堆積する。次に、MOVPE装置内のサセプター
上に配置し、N2ガスを10slmの流量で供給しなが
ら、基板温度を600℃までを上昇させて10分間保持
し、シリコン(111)基板11上のZnO膜19表面
のサーマルクリーニングを行う。続いてN2ガスに加
え、流量が1slmのアンモニアガスと流量が50μm
ol/minのトリメチルガリウムを添加して、ZnO
膜19を堆積したシリコン(111)基板11上に20
nm厚のGaN緩衝層20を形成する。その後、トリメ
チルガリウムの供給を停止する(図4(b))。
せて、流量が50μmol/minのトリメチルガリウ
ムを添加して、1μm厚のGaN層21をGaN緩衝層
20上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を800℃まで降下さ
せて、流量が30μmol/minのトリメチルアルミ
ニウムと流量が100μmol/minのトリメチルイ
ンジウムを添加して、0.5μm厚のAlInN層22
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、20周期繰り返すことにより組成の異なる層からな
る約30μm厚のGaN/AlInN多層膜23が形成
される。最表面はGaN層21で終端している(図4
(c)、(d))。なお、GaN/AlInN多層膜2
3を拡大した図が図4(d)に示されている。
亀裂なく成長することが確認された。GaN層21とG
aNに比較的格子整合し熱膨張率の小さいAlInN層
22を交互に積層することによって内部応力は低減でき
たものと考えられる。
を用いて基板であるシリコン(111)基板11とZn
O膜19を選択的にエッチング除去し、GaN緩衝層2
0とGaN/AlInN多層膜23からなる自立した積
層体を得る。ここで、シリコン(111)基板11は完
全に除去する必要はなく、エッチング後のハンドリング
が容易となるように、例えば、全厚みが50μm厚とな
るようにシリコン(111)基板11の一部を残すよう
にエッチング制御してもよい。ここでは、シリコン(1
11)基板11をウエットエッチングにより除去した
が、研磨して除去してもよく、さらには30μm厚のG
aN/AlInN多層膜23を堆積後、基板温度を降下
させることなく、塩酸ガスを基板面側から吹き付けるこ
とによりガスエッチングすると熱歪により発生する欠陥
やウエハーの反りをさらに抑制できるため、より好まし
い。
ン酸化膜マスク18を形成する(図5(a))。その
後、GaN単結晶基板を作製するための成長用基板とし
てシリコン(111)基板11を除去した約30μm厚
の積層体を再度MOVPE装置内のサセプター上に配置
し、流量10slmのN2ガスと流量1slmのアンモ
ニアガスを供給しながら、1100℃まで基板温度を上
昇させて10分間保持し、積層体表面に表出するGaN
表面のサーマルクリーニングを行う。続いて、基板温度
を1050℃まで降下させて、流量が200μmol/
minのトリメチルガリウムを供給し、マスク上への横
方向成長を利用したいわゆるELOG成長によって表面
が平坦となる100μm厚のGaN単結晶厚膜17を堆
積する(図5(b))。その後、基板温度を室温まで降
下させるわけであるが、熱膨張係数の不整合に係わる課
題は発生しないので、亀裂が生じることはない。最後
に、成長用基板部を研磨除去して約100μm厚のGa
N単結晶厚膜17からなるGaN単結晶基板を作製する
(図5(c))。
〜(c)に示す構成により、シリコン(111)基板1
1とGaN単結晶厚膜17との格子不整合により生ずる
反りや亀裂をGaN/AlInN多層膜23において低
減させることができるので、GaN/AlInN多層膜
23の上に形成されたGaN単結晶厚膜17の転位密度
を著しく低減させることができる。その結果、作製され
るGaN単結晶基板の転位密度を著しく低減させること
ができる。
nN多層膜23からなる積層体上に100μm厚のGa
N単結晶厚膜17を堆積した。この場合、積層体表面付
近での転位密度は1010cm-2程度存在するが、ストラ
イプ状のシリコン酸化膜マスク18を形成して、マスク
上への横方向成長を利用したいわゆるELOG成長を行
っているので低欠陥のGaN単結晶厚膜17が形成でき
る。実際、転位密度は107cm-2程度まで低減できて
いる。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として105cm-2
程度まで低減できることが確認された。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長(HVPE)
法を用いるのが好ましい。また、MOVPE法とHVP
E法の組み合わせにより形成することももちろん可能で
ある。さらには、ここで限定したGaN/AlInN多
層膜23のみならず、他構成の窒化物半導体でもかまわ
ない。また、ここでは組成だけでなく、実施の形態1で
示した基板温度も変化させた例について述べたが、基板
温度は同一でもよい。
の実施の形態3に係わる半導体基板の製造方法について
示したものである。ここでは、中間層を介してGaN単
結晶厚膜を形成するものである。この場合、中間層を選
択的にエッチングしてGaN単結晶厚膜を成長用基板か
ら分離することを前提としたものである。したがって、
中間層は選択的にエッチングできる材料であることが求
められる。分離後の成長用基板は何度も成長用基板とし
て利用できるため、製造的なメリットは大きい。
シリコン(111)基板11上にGaN/AlInN多
層膜23を形成する。詳細は以下の通りである。図6
(a)に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン(111)基板11をスパッタ
リング装置内に配置し、ZnOセラミックをターゲット
として200nm厚のZnO膜19を堆積する。次に、
MOVPE装置内のサセプター上に配置し、N2ガスを
10slmの流量で供給しながら、基板温度を600℃
まで上昇させて10分間保持し、シリコン(111)基
板11上のZnO膜19表面のサーマルクリーニングを
行う。続いてN2ガスに加え、流量が1slmのアンモ
ニアガスと流量が50μmol/minのトリメチルガ
リウムを添加して、ZnO膜19を堆積したシリコン
(111)基板11上に20nm厚のGaN緩衝層20
を形成する。その後、トリメチルガリウムの供給を停止
する(図6(b))。
せて、流量が50μmol/minのトリメチルガリウ
ムを添加して、1μm厚のGaN層21をGaN緩衝層
20上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を800℃まで降下さ
せて、流量が30μmol/minのトリメチルアルミ
ニウムと流量が100μmol/minのトリメチルイ
ンジウムを添加して、0.5μm厚のAlInN層22
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、20周期繰り返すことにより組成の異なる層からな
る約30μm厚のGaN/AlInN多層膜23が形成
される。最表面はGaN層21で終端している(図6
(c))。
を用いて基板であるシリコン(111)基板11とZn
O膜19を選択的にエッチング除去し、GaN緩衝層2
0とGaN/AlInN多層膜23からなる自立した積
層体を得る。
したGaN単結晶基板を作製する成長用基板となる30
μm厚の積層体をスパッタリング装置内に配置し、Zn
OセラミックをターゲットとしてZnO膜24(中間
層)を堆積する(図6(d))。次に、ZnO膜24上
にストライプ状のシリコン酸化膜マスク18を形成する
(図7(a))。
に配置し、N2ガスを10slmの流量で供給しながら
基板温度を600℃まで上昇させて10分間保持し、表
面のサーマルクリーニングを行う。続いて、N2ガスに
加え、流量が1slmのアンモニアガスと流量が200
μmol/minのトリメチルガリウムを供給し、20
nm厚のGaN緩衝層25を堆積する。この場合、Ga
Nはシリコン酸化膜マスク18上に堆積せず、ストライ
プ開口部に表出したZnO膜24上にのみ堆積する。そ
の後、基板温度を1050℃まで上昇させて、流量が2
00μmol/minのトリメチルガリウムを供給し、
マスク上の横方向成長を利用したいわゆるELOG成長
によって表面が平坦となった110μm厚のGaN単結
晶厚膜17を堆積する(図7(b))。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生せ
ず、亀裂が生じることはない。次に、HClをエッチャ
ントとしてZnO膜24を選択的にエッチングして、G
aN単結晶厚膜17を分離する。最後に両面を研磨除去
して100μm厚のGaN単結晶厚膜からなるGaN単
結晶基板を作製する(図7(c))。
転位密度は約106cm-2程度まで低減できている。
からなる積層体上に中間層としてZnO膜19を介して
110μm厚のGaN単結晶厚膜17を堆積した。この
場合、積層体表面付近での転位密度は1010cm-2程度
存在するが、ストライプ状のシリコン酸化膜マスク18
を形成して、マスク上への横方向成長を利用したいわゆ
るELOG成長を行っているので低欠陥のGaN単結晶
厚膜17が形成できる。実際、転位密度は107cm-2
程度まで低減できている。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として106c
m-2程度まで低減できることが確認された。
層する材料によって異なるが、AlGaInN、BAl
GaInN、NdGaO3、MgO、ZnO、TiO、
ZnSe、ZnTe、ZnS、GaAs、Si、W、S
iC、SiGeC、Al2O3、SiN、SiO2などが
適当である。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長(HVPE)
法を用いるのが好ましい。また、MOVPE法とHVP
E法の組み合わせにより形成することももちろん可能で
ある。
は本発明の実施の形態4に係る半導体基板の製造方法に
ついて示したものである。ここでは、実施の形態1や2
で示した複数の積層体を接着して成長用基板を形成し、
その上にGaN単結晶厚膜を形成するものである。本実
施の形態では、窒化物結晶の成長にMOVPE法を用い
た例について示す。
シリコン(111)基板11上にGaN/AlInN多
層膜23を形成する。詳細は以下の通りである。図8
(a)に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン(111)基板11をスパッタ
リング装置内に配置し、ZnOセラミックをターゲット
として200nm厚のZnO膜19を堆積する。次に、
MOVPE装置内のサセプター上に配置し、N2ガスを
10slmの流量で供給しながら、基板温度を600℃
まで上昇させて10分間保持し、シリコン(111)基
板11上のZnO膜19表面のサーマルクリーニングを
行う。続いてN2ガスに加え、流量が1slmのアンモ
ニアガスと流量が50μmol/minのトリメチルガ
リウムを添加して、ZnO膜19を堆積したシリコン
(111)基板11上に20nm厚のGaN緩衝層20
を形成する。その後、トリメチルガリウムの供給を停止
する(図8(b))。
せて、流量が50μmol/minのトリメチルガリウ
ムを添加して、1μm厚のGaN層21をGaN緩衝層
20上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を800℃まで降下さ
せて、流量が30μmol/minのトリメチルアルミ
ニウムと流量が100μmol/minのトリメチルイ
ンジウムを添加して、0.5μm厚のAlInN層22
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、20周期繰り返すことにより組成の異なる層からな
る約30μm厚のGaN/AlInN多層膜23が形成
される。最表面はGaN層21で終端している(図8
(c))。
板を4枚作製する。まず、2枚のGaN表面同士を密着
させて、耐熱性の治具で固定する。次に、1200℃に
加熱したアニール炉内に配置し、10分間の加熱を行
う。これにより2枚のウエハーは接着される(図9
(a))。図9(a)中の×印が接着部である。なお、
Al、In、Gaなどを接着材として用いることもでき
る。
を用いて両側のシリコン(111)基板11とZnO膜
19を選択的にエッチング除去する。引き続き、新たに
両側から積層体を堆積したシリコン(111)基板11
のGaN表面を密着させて同様の工程で接着させて、シ
リコン(111)基板11でサンドイッチされた120
μm厚の積層体を得る(図9(b))。その後、シリコ
ン(111)基板11とZnO膜19をHF:HNO3
系のエッチャントを用いてエッチングして、自立した1
20μm厚の積層体を得る(図9(c))。
したGaN単結晶基板を作製する成長用基板となる12
0μm厚の積層体をスパッタリング装置内に配置し、Z
nOセラミックをターゲットとしてZnO膜24(いわ
ゆる中間層)を堆積する(図10(a))。次に、Zn
O膜24上にストライプ状のシリコン酸化膜マスク18
を形成する。
に配置し、N2ガスを10slmの流量で供給しながら
基板温度を600℃まで上昇させて10分間保持し、表
面のサーマルクリーニングを行う。続いてN2ガスに加
え、流量が1slmのアンモニアガスと流量が200μ
mol/minのトリメチルガリウムを供給し、20n
m厚のGaN緩衝層25を堆積する。この場合、GaN
はシリコン酸化膜マスク18上に堆積せず、ストライプ
開口部に表出したZnO膜24上にのみ堆積する。その
後、基板温度を1050℃まで上昇させて、流量が20
0μmol/minのトリメチルガリウムを供給し、マ
スク上の横方向成長を利用したいわゆるELOG成長に
よって表面が平坦となった110μm厚のGaN単結晶
厚膜17を堆積する(図10(b))。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生しな
いので、亀裂が生じることはない。次に、HClをエッ
チャントとしてZnO膜24を選択的にエッチングし
て、GaN単結晶厚膜17を分離する。最後に両面を研
磨除去して100μm厚のGaN単結晶厚膜からなるG
aN単結晶基板を作製する(図10(c))。
転位密度は約106cm-2程度まで低減できている。
膜23からなる積層体を接着して成長用基板を形成し、
その上に中間層としてZnO膜19を介して110μm
厚のGaN単結晶厚膜17を堆積した。この場合、積層
体表面付近での転位密度は1010cm-2以上存在する
が、ストライプ状のシリコン酸化膜マスク18を形成し
て、マスク上への横方向成長を利用したいわゆるELO
G成長を行っているので低欠陥のGaN単結晶厚膜17
が形成できる。実際、転位密度は107cm-2程度まで
低減できている。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として106c
m-2程度まで低減できることが確認された。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長(HVPE)
法を用いるのが好ましい。また、MOVPE法とHVP
E法の組み合わせにより形成することももちろん可能で
ある。
板の製造方法によれば、窒化物系の半導体よりなる層を
低温成長と高温成長とを繰り返して形成したものを基板
として用いるので、異種材料で問題となった熱膨張係数
差によって生じる亀裂や反りが抑制され、かつ欠陥の導
入も抑制されるので高品質な半導体基板を形成すること
ができる。
より形成された半導体基板を用いれば、窒化物半導体を
用いた半導体レーザや発光ダイオードなどの発光効率を
著しく向上せしめ、また、信頼性の高い素子が形成でき
るなど工業上重要なものである。
造方法の各工程を示す断面図
造方法の各工程を示す断面図
の製造方法を示す断面図
造方法の各工程を示す断面図
造方法の各工程を示す断面図
造方法の各工程を示す断面図
造方法の各工程を示す断面図
造方法の各工程を示す断面図
造方法の各工程を示す断面図
製造方法の各工程を示す断面図
Claims (12)
- 【請求項1】 基板の上にIII族窒化物よりなる層を複
数積層して多層膜を形成する工程と、前記多層膜を前記
基板より分離する工程と、前記分離された多層膜の上に
III族窒化物よりなる単結晶層を形成する工程とを有
し、前記多層膜を形成する工程は低温成長で形成したII
I族窒化物層と前記低温成長よりも高い温度で形成したI
II族窒化物層とを交互に積層する工程である半導体基板
の製造方法。 - 【請求項2】 前記多層膜を形成する工程は、900℃
以下の成長温度で形成したIII族窒化物層と900℃を
超える温度で形成したIII族窒化物層とを交互に積層す
る工程である請求項1記載の半導体基板の製造方法。 - 【請求項3】 前記分離された多層膜の上にIII族窒化
物よりなる単結晶層を形成する工程において、前記多層
膜上に中間層を堆積する工程と、前記中間層上にIII族
窒化物の単結晶層を形成する工程とを有する請求項1記
載の半導体基板の製造方法。 - 【請求項4】 前記中間層上にIII族窒化物の単結晶層
を形成する工程の後に、前記中間層を除去して前記単結
晶層を分離する工程を有する請求項3記載の半導体基板
の製造方法。 - 【請求項5】 前記中間層が、AlGaInN、BAl
GaInN、NdGaO3、MgO、ZnO、TiO、
ZnSe、ZnTe、ZnS、GaAs、Si、W、S
iC、SiGeC、Al2O3、SiN、SiO2である
請求項3記載の半導体基板の製造方法。 - 【請求項6】 前記多層膜を前記基板より分離する工程
において、エッチングガスを前記基板面から吹き付ける
工程を有する請求項1記載の半導体基板の製造方法。 - 【請求項7】 前記エッチングガスが塩化水素を成分に
含むガスである請求項6記載の半導体基板の製造方法。 - 【請求項8】 基板の上にIII族窒化物よりなる層を複
数積層して多層膜を形成する工程と、前記多層膜を前記
基板より分離する工程と、前記分離された多層膜の上に
III族窒化物よりなる単結晶層を形成する工程とを有
し、前記多層膜を形成する工程は、組成が異なる少なく
とも2層のIII族窒化物層を形成する工程である半導体
基板の製造方法。 - 【請求項9】 前記多層膜の膜厚が、20μm以上であ
る請求項1または8記載の半導体基板の製造方法。 - 【請求項10】 前記単結晶層が、50μm以上の層厚
を有する請求項1または8記載の半導体基板の製造方
法。 - 【請求項11】 前記多層膜のうち前記単結晶層に接す
る膜の組成と前記単結晶層の組成とが同一である請求項
1または8記載の半導体基板の製造方法。 - 【請求項12】 前記基板の上にIII族窒化物よりなる
層を複数積層して多層膜を形成する工程において前記多
層膜を形成した基板を複数枚形成し、前記工程の後に前
記複数枚の基板の前記多層膜側どうしを密着させる工程
を有する請求項1または8記載の半導体基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000253743A JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000253743A JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002075871A true JP2002075871A (ja) | 2002-03-15 |
Family
ID=18742790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000253743A Pending JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002075871A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005022620A1 (ja) * | 2003-08-29 | 2005-03-10 | Nec Corporation | 窒化物半導体基板およびそれを用いた窒化物半導体素子 |
WO2005088666A1 (ja) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | 層状部材の製造方法、及び層状部材 |
US7112243B2 (en) | 2001-07-23 | 2006-09-26 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride compound semiconductor |
JP2006278402A (ja) * | 2005-03-28 | 2006-10-12 | Institute Of Physical & Chemical Research | 窒化物半導体の製造方法 |
US7259409B2 (en) | 2002-09-20 | 2007-08-21 | Tokyo Institute Of Technology | Thin film device and its fabrication method |
JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
JP2012101977A (ja) * | 2010-11-10 | 2012-05-31 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法 |
JP2016074549A (ja) * | 2014-10-03 | 2016-05-12 | 古河機械金属株式会社 | 自立基板、及び、自立基板の製造方法 |
WO2022017462A1 (zh) * | 2020-07-23 | 2022-01-27 | 乂馆信息科技(上海)有限公司 | 一种自支撑衬底的制备方法 |
-
2000
- 2000-08-24 JP JP2000253743A patent/JP2002075871A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7112243B2 (en) | 2001-07-23 | 2006-09-26 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride compound semiconductor |
US7259409B2 (en) | 2002-09-20 | 2007-08-21 | Tokyo Institute Of Technology | Thin film device and its fabrication method |
WO2005022620A1 (ja) * | 2003-08-29 | 2005-03-10 | Nec Corporation | 窒化物半導体基板およびそれを用いた窒化物半導体素子 |
CN100407374C (zh) * | 2003-08-29 | 2008-07-30 | 日本电气株式会社 | 氮化物半导体基底以及使用该基底的氮化物半导体装置 |
WO2005088666A1 (ja) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | 層状部材の製造方法、及び層状部材 |
US9431570B2 (en) | 2004-03-12 | 2016-08-30 | Hamamatsu Photonics K.K. | Process for producing layered member and layered member |
US8888914B2 (en) | 2004-03-12 | 2014-11-18 | Hamamatsu Photonics K.K. | Process for producing layered member and layered member |
JP4762891B2 (ja) * | 2004-03-12 | 2011-08-31 | 浜松ホトニクス株式会社 | 層状部材の製造方法、及び層状部材 |
JP4544628B2 (ja) * | 2005-03-28 | 2010-09-15 | 独立行政法人理化学研究所 | 窒化物半導体の製造方法 |
JP2006278402A (ja) * | 2005-03-28 | 2006-10-12 | Institute Of Physical & Chemical Research | 窒化物半導体の製造方法 |
JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
US9157169B2 (en) | 2005-09-14 | 2015-10-13 | International Rectifier Corporation | Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path |
JP4631884B2 (ja) * | 2007-08-22 | 2011-02-16 | 日立電線株式会社 | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
US8030682B2 (en) | 2007-08-22 | 2011-10-04 | Hitachi Cable, Ltd. | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same |
JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
JP2012101977A (ja) * | 2010-11-10 | 2012-05-31 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法 |
JP2016074549A (ja) * | 2014-10-03 | 2016-05-12 | 古河機械金属株式会社 | 自立基板、及び、自立基板の製造方法 |
WO2022017462A1 (zh) * | 2020-07-23 | 2022-01-27 | 乂馆信息科技(上海)有限公司 | 一种自支撑衬底的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
TWI437637B (zh) | 利用自我***來製造氮化鎵單晶基板的方法 | |
JP2018087128A (ja) | 窒化物半導体層の成長方法 | |
CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
JP2002284600A (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
CN102208338B (zh) | 蓝宝石基复合衬底及其制造方法 | |
KR20080003913A (ko) | 3-5족 질화물 반도체 적층 기판, 3-5족 질화물 반도체 자립기판의 제조 방법 및 반도체 소자 | |
WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
KR20090041536A (ko) | 화합물 반도체 기판 제조 방법 | |
CN102839417A (zh) | 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法 | |
JP2009155141A (ja) | 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子 | |
US8143630B2 (en) | Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices | |
JP2002075871A (ja) | 半導体基板の製造方法 | |
CN102208339B (zh) | 碳化硅基复合衬底及其制造方法 | |
KR20090115826A (ko) | 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법 | |
JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
JP2009067658A (ja) | 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法 | |
US20130323906A1 (en) | Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device | |
JP2002053399A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
JP2013062409A (ja) | 窒化物半導体積層構造体の製造方法 | |
JP2002124473A (ja) | 半導体装置の製造方法および半導体基板の製造方法 | |
JP4055303B2 (ja) | 窒化ガリウム系化合物半導体及び半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |