JP2002071307A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2002071307A JP2002071307A JP2000265156A JP2000265156A JP2002071307A JP 2002071307 A JP2002071307 A JP 2002071307A JP 2000265156 A JP2000265156 A JP 2000265156A JP 2000265156 A JP2000265156 A JP 2000265156A JP 2002071307 A JP2002071307 A JP 2002071307A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- insulating protective
- forming
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Image Input (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、静電容量式指紋検
出装置として用いることができる半導体装置およびその
製造方法に関し、特に、表面形状認識面あるいは指紋認
識面のスクラッチ耐性および耐薬品性が向上された半導
体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which can be used as a capacitance type fingerprint detecting device and a method of manufacturing the same, and more particularly, to improving the scratch resistance and chemical resistance of a surface shape recognition surface or a fingerprint recognition surface. And a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、入退室管理などの用途に利用され
ることが多かった指紋検出装置は、近年、コンピュータ
ネットワーク上のセキュリティシステムや、携帯端末な
どにおける本人認証ツールとして注目されてきている。
指紋検出装置において採用されている指紋検出方法とし
ては、例えば、指紋表面における光の反射をＣＣＤ（ｃ
ｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）を用いて
検出する光学式検出方法が挙げられる。2. Description of the Related Art In recent years, fingerprint detection devices, which have often been used for entry / exit management, have attracted attention in recent years as security systems on computer networks and personal identification tools in portable terminals and the like.
As a fingerprint detection method employed in a fingerprint detection device, for example, the reflection of light on the surface of a fingerprint is detected by a CCD (c
and an optical detection method for detection using a charged coupled device.
【０００３】また、圧電薄膜（感圧シート）を利用して
圧力差の分布から指紋の検出を行う方法が挙げられる。
さらに、指の接触による電気特性の変化、具体的には抵
抗値の変化または静電容量の変化を、電気信号の分布に
置き換えて指紋を検出する方法が挙げられる。例えば米
国特許第５３２５４４２号公報には、検出電極と指との
間の静電容量を検出することにより指紋の認識を行う指
紋検出装置が開示されている。Further, there is a method of detecting a fingerprint from the distribution of a pressure difference using a piezoelectric thin film (pressure-sensitive sheet).
Further, there is a method of detecting a fingerprint by replacing a change in electrical characteristics due to contact with a finger, specifically, a change in resistance or a change in capacitance with a distribution of electric signals. For example, U.S. Pat. No. 5,325,442 discloses a fingerprint detection device that recognizes a fingerprint by detecting the capacitance between a detection electrode and a finger.
【０００４】上記の指紋検出方法のうち、指紋の圧力差
を利用する方法は、圧電薄膜の材料が特殊であり、圧電
薄膜の加工が比較的困難であることと、検出感度および
解像度の向上が難しく、指紋照合の信頼性が低いことか
ら実用化は遅れている。光学式検出方法は、光源とＣＣ
Ｄを含む指紋照合システムの小型化が難しいため、用途
が限定されている。それに対し、指の接触による静電容
量の変化を検出する静電容量式の指紋検出装置は、装置
の小型化および軽量化が比較的容易であるため、携帯端
末などに搭載するのに適している。[0004] Among the above fingerprint detection methods, the method utilizing the pressure difference of the fingerprint is special in the material of the piezoelectric thin film, so that the processing of the piezoelectric thin film is relatively difficult, and the detection sensitivity and resolution are improved. It is difficult and the reliability of fingerprint collation is low. The optical detection method uses a light source and CC
Since it is difficult to reduce the size of the fingerprint collation system including D, its use is limited. On the other hand, a capacitance-type fingerprint detection device that detects a change in capacitance due to contact with a finger is relatively easy to reduce the size and weight of the device, and thus is suitable for being mounted on a portable terminal or the like. I have.
【０００５】図３は静電容量式指紋検出装置の検出原理
を示す図である。図３（ａ）に示すように、静電容量式
指紋検出装置は半導体チップ１０を有し、半導体チップ
１０の表面は指１１が接触する指紋認識面１２となって
いる。半導体チップ１０は指紋認識面１２の裏面がリー
ドフレーム（不図示）等に接続された構造となってお
り、リードフレームはさらに絶縁性樹脂等からなるパッ
ケージ１３によって被覆されている。また、半導体チッ
プ１０の側面は、例えばワイヤボンディング等によりリ
ードに接続され、半導体チップ１０とリードとの接続部
は例えば絶縁性樹脂１４によって被覆されている。FIG. 3 is a diagram showing the detection principle of the capacitance type fingerprint detection device. As shown in FIG. 3A, the capacitance type fingerprint detection device has a semiconductor chip 10, and the surface of the semiconductor chip 10 is a fingerprint recognition surface 12 with which a finger 11 contacts. The semiconductor chip 10 has a structure in which the back surface of the fingerprint recognition surface 12 is connected to a lead frame (not shown) or the like, and the lead frame is further covered with a package 13 made of an insulating resin or the like. The side surface of the semiconductor chip 10 is connected to the lead by, for example, wire bonding or the like, and the connection between the semiconductor chip 10 and the lead is covered with, for example, an insulating resin 14.
【０００６】図３（ｂ）に図３（ａ）の指紋認識面１２
を部分的に拡大した図を示す。図３（ｂ）に示すよう
に、スイッチング用トランジスタ等を含む半導体基板
（不図示）上に層間絶縁膜２１を介して、例えばＡｌま
たはＡｌ合金等からなる検出電極２が形成されている。
検出電極２は絶縁性保護膜２３により被覆されている。FIG. 3B shows the fingerprint recognition surface 12 shown in FIG.
Is a partially enlarged view of FIG. As shown in FIG. 3B, a detection electrode 2 made of, for example, Al or an Al alloy is formed on a semiconductor substrate (not shown) including a switching transistor and the like via an interlayer insulating film 21.
The detection electrode 2 is covered with an insulating protective film 23.
【０００７】指紋認識面１２は通常、数ｃｍ2 程度とな
るように形成される。指紋ピッチは通常５００μｍ程度
であり、検出電極２は指紋ピッチよりも小さいサイズ、
例えば数１０μｍ程度で形成される。隣接する検出電極
２の間隔は例えば数μｍ程度である。したがって、指紋
認識面１２に検出電極２は例えば数万〜数十万個のオー
ダーで形成される。[0007] The fingerprint recognition surface 12 is usually formed to have a size of about several cm 2 . The fingerprint pitch is usually about 500 μm, and the detection electrode 2 has a size smaller than the fingerprint pitch.
For example, it is formed with a thickness of about several tens μm. The interval between the adjacent detection electrodes 2 is, for example, about several μm. Therefore, the detection electrodes 2 are formed on the fingerprint recognition surface 12 in the order of, for example, tens of thousands to hundreds of thousands.
【０００８】指紋認識面１２に指１１が接触すると、検
出電極２−絶縁性保護膜２３−指１１の間で静電容量
（キャパシタ）が形成される。このとき、絶縁性保護膜
２３はキャパシタ絶縁膜の一部として機能する。基準電
位を与えられた指１１が、ｎ番目の検出電極２から距離
ｄn の位置にあるとき、ｎ番目の検出電極２と指１１と
の間の静電容量ＣSnは、次式（１）によって表される。When the finger 11 comes into contact with the fingerprint recognition surface 12, a capacitance is formed between the detection electrode 2, the insulating protective film 23 and the finger 11. At this time, the insulating protective film 23 functions as a part of the capacitor insulating film. When the finger 11 given a reference potential, that from the n-th detection electrode 2 at a distance d n, the capacitance C Sn between the n-th detection electrode 2 and the finger 11 is expressed by the following equation (1 ).
【０００９】ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）[0009] C Sn = ε · ε 0 · S / d n ··· (1)
【００１０】ここで、εはキャパシタ誘電体の比誘電率
を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電
極の有効面積（検出電極のキャパシタに寄与する面積）
を表す。式（１）から、指１１が指紋認識面１２に接触
していない状態では、指紋検出装置の全セルにおいてｄ
＝∞となり、全セルで静電容量値ＣS ＝０となる。Here, ε represents the relative dielectric constant of the capacitor dielectric, ε 0 represents the dielectric constant of vacuum, and S is the effective area of the capacitor electrode (the area of the detection electrode that contributes to the capacitor).
Represents From equation (1), in the state where the finger 11 is not in contact with the fingerprint recognition surface 12, d in all cells of the fingerprint detection device.
= ∞, and the capacitance value C S = 0 in all cells.
【００１１】検出電極２と指１１との距離ｄn は、指紋
の凹凸１１ａに応じて変動する。指紋の凸部が接触して
いる検出電極では、キャパシタ絶縁膜の厚さが絶縁性保
護膜２３の膜厚とほぼ一致し、キャパシタの容量値が最
大となる。指紋を横切る方向において、容量最大の検出
電極から離れるにしたがってキャパシタの容量値は漸減
し、指紋の凹部の中心に対応するセルで容量値は最小値
となる。このような容量値の分布を、マトリクス状に配
置されたセルを用いて二次元的に測定することにより、
指紋の検出が行われる。The distance d n between the detection electrode 2 and the finger 11 varies according to the irregularities 11a of the fingerprint. In the detection electrode where the convex portion of the fingerprint is in contact, the thickness of the capacitor insulating film substantially matches the thickness of the insulating protective film 23, and the capacitance value of the capacitor becomes maximum. In the direction across the fingerprint, the capacitance value of the capacitor gradually decreases as the distance from the detection electrode having the maximum capacitance increases, and the capacitance value becomes the minimum value in the cell corresponding to the center of the concave portion of the fingerprint. By measuring such a capacitance value distribution two-dimensionally using cells arranged in a matrix,
Fingerprint detection is performed.
【００１２】図４に、静電容量式指紋検出装置の回路構
成を示す。図４に示すように、各検出電極２は、スイッ
チング用トランジスタＴｒを介して列方向の選択線であ
るビット線ＢＬに接続されている。例えば、検出電極２
（１）−絶縁性保護膜−指の間で形成されるキャパシタ
と、スイッチング用トランジスタＴｒ１のソース／ドレ
イン領域の一方とが接続され、スイッチング用トランジ
スタＴｒ１のソース／ドレイン領域の他方がビット線Ｂ
Ｌ１に接続されている。スイッチング用トランジスタＴ
ｒ１のゲートは行方向の選択線であるワード線ＷＬ１に
接続されている。FIG. 4 shows a circuit configuration of the capacitance type fingerprint detection device. As shown in FIG. 4, each detection electrode 2 is connected to a bit line BL which is a selection line in the column direction via a switching transistor Tr. For example, detection electrode 2
(1) The capacitor formed between the insulating protective film and the finger is connected to one of the source / drain regions of the switching transistor Tr1, and the other of the source / drain region of the switching transistor Tr1 is connected to the bit line B.
L1. Switching transistor T
The gate of r1 is connected to a word line WL1, which is a selection line in the row direction.
【００１３】上記の構成において、ビット線ＢＬに所定
電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリ
チャージ）。指紋検出時に、選択されたワード線ＷＬに
電圧を印加して、ワード線ＷＬに接続されたスイッチン
グ用トランジスタＴｒを一斉にオンとする。各検出電極
２（１）、２（２）には距離ｄ1 、ｄ2 によって決定さ
れる静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬか
ら供給されて蓄積される。したがって、これらの電荷量
に応じてビット線ＢＬの電位が変化する。ビット線ＢＬ
の電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB と
すると、次式（２）で表される。In the above configuration, a predetermined potential (for example, a power supply voltage V CC ) is applied to the bit line BL (V CC precharge). At the time of fingerprint detection, a voltage is applied to the selected word line WL, and the switching transistors Tr connected to the word line WL are turned on all at once. Charges corresponding to the capacitances C S1 and C S2 determined by the distances d 1 and d 2 are supplied to the detection electrodes 2 (1) and 2 (2) from the bit line BL and accumulated. Therefore, the potential of the bit line BL changes according to these charge amounts. Bit line BL
Amount change in potential ΔV, when the load capacitance of the bit lines BL and C B, is represented by the following formula (2).
【００１４】 ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）ΔV = {C Sn / (C B + C Sn )} · V CC (2)
【００１５】ビット線群には、選択されたワード線方向
の一次元指紋パターンに対応した電位変化が現れる。こ
の電位変化を、例えば増幅してからデジタル信号に変換
し、所定の記憶手段の対応アドレスに蓄積する。この動
作を、ワード線数だけ短時間で連続して行うと、二次元
の指紋パターンに対応した画像データを得ることができ
る。A potential change corresponding to the one-dimensional fingerprint pattern in the selected word line direction appears in the bit line group. This potential change is, for example, amplified and then converted into a digital signal, and stored at a corresponding address of a predetermined storage unit. When this operation is continuously performed in a short time by the number of word lines, image data corresponding to a two-dimensional fingerprint pattern can be obtained.
【００１６】図５に従来の指紋センサの断面図を示す。
図５に示すように、第１層間絶縁膜２１上に例えばビッ
ト線などの配線２５が形成され、配線２５を被覆するよ
うに第２層間絶縁膜２２が形成されている。第２層間絶
縁膜２２上に検出電極２が形成され、その上層に絶縁性
保護膜２３が形成されている。FIG. 5 is a sectional view of a conventional fingerprint sensor.
As shown in FIG. 5, a wiring 25 such as a bit line is formed on the first interlayer insulating film 21, and a second interlayer insulating film 22 is formed so as to cover the wiring 25. The detection electrode 2 is formed on the second interlayer insulating film 22, and an insulating protective film 23 is formed thereon.
【００１７】前述したように、指紋認識面１２の絶縁性
保護膜２３には指が直接接触するため、スクラッチ耐
性、耐薬品性、絶縁破壊耐性が要求される。これら以外
に、キャパシタ絶縁膜としての機能から電気絶縁性や高
誘電率を有することが要求される。このような条件か
ら、絶縁性保護膜２３としては化学気相成長（ＣＶＤ；
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ）、特にプラズマＣＶＤにより形成されたシリコン窒
化膜が多用されている。As described above, since the finger directly contacts the insulating protective film 23 on the fingerprint recognition surface 12, scratch resistance, chemical resistance, and dielectric breakdown resistance are required. In addition to these, it is required to have electric insulation and high dielectric constant from the function as a capacitor insulating film. Under such conditions, as the insulating protective film 23, chemical vapor deposition (CVD;
chemical vapor deposition
n) In particular, a silicon nitride film formed by plasma CVD is frequently used.
【００１８】一方、フッ素樹脂は耐久性や撥水性の高い
樹脂として知られており、指紋認識面にフッ素樹脂から
なる層を有する指紋検出装置が、特開平９−９１４００
号公報および特開平１０−２６９３４０号公報に開示さ
れている。しかしながら、特開平９−９１４００号公報
および特開平１０−２６９３４０号公報に記載された指
紋検出装置はいずれも光学式の指紋検出装置である。こ
れらの装置においては、指紋認識面に対する指紋の凸部
以外の接触あるいは付着、または指紋認識面の汚れ等が
光学的な指紋の読み取りに影響するのを防止する目的
で、フッ素樹脂層が設けられている。On the other hand, fluorine resin is known as a resin having high durability and water repellency, and a fingerprint detecting device having a layer made of fluorine resin on a fingerprint recognition surface is disclosed in Japanese Patent Application Laid-Open No. 9-91400.
And Japanese Patent Application Laid-Open No. 10-269340. However, the fingerprint detection devices described in JP-A-9-91400 and JP-A-10-269340 are both optical fingerprint detection devices. In these apparatuses, a fluororesin layer is provided for the purpose of preventing contact or adhesion of the fingerprint recognition surface other than the convex portion of the fingerprint or contamination of the fingerprint recognition surface from affecting the optical fingerprint reading. ing.
【００１９】フッ素樹脂としては例えばポリテトラフル
オロエチレン（ＰＴＦＥ；ｐｏｌｙｔｅｔｒａｆｌｕｏ
ｒｏｅｔｈｙｌｅｎｅ）、パーフロロアルコキシフッ素
樹脂（ＰＦＡ；ｐｅｒｆｌｕｏｒｏａｌｃｏｘｙ ｆｌ
ｕｏｒｏｒｅｓｉｎｓ）、フロロエチレンプロピレン共
重合体（ＦＥＰ；ｐｏｌｙ ｆｌｕｏｒｏｅｔｈｙｌｅ
ｎｅ ｐｌｏｐｙｌｅｎｅ）、エチレン４フッ化エチレ
ン共重合体（ＥＴＦＥ；ｅｔｈｙｌｅｎｅ ｔｅｔｒａ
ｆｌｕｏｒｏｅｔｈｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）
等が挙げられる。これらのフッ素樹脂は誘電率が２．０
〜２．５程度であり、電気絶縁部品等として用いられて
いる。また、誘電率の高いフッ素樹脂としてはポリフッ
化ビニリデン（ＰＶＤＦ；ｐｏｌｙｖｉｎｙｌｉｄｅｎ
ｅ ｆｌｕｏｒｉｄｅ）があり、ＰＶＤＦフィルムの誘
電率は１３程度である。As the fluororesin, for example, polytetrafluoroethylene (PTFE; polytetrafluo)
roethylene, perfluoroalkoxy fluororesin (PFA; perfluoroalkoxy fl)
fluoresins), fluoroethylene propylene copolymer (FEP; polyfluoroethyl)
ne propylene, ethylene tetrafluoroethylene copolymer (ETFE; ethylene tetra)
Fluoroethylene copolymer)
And the like. These fluororesins have a dielectric constant of 2.0.
About 2.5, which is used as an electrical insulating part or the like. Further, as a fluororesin having a high dielectric constant, polyvinylidene fluoride (PVDF) is used.
e Fluoride), and the dielectric constant of the PVDF film is about 13.
【００２０】[0020]
【発明が解決しようとする課題】上記の従来の静電容量
式指紋検出装置の指紋認識面に、絶縁性保護膜としてＣ
ＶＤによりシリコン窒化膜を形成した場合、シリコン窒
化膜の段差被覆性（ステップカバレッジ）が良好となる
ため、図５に示すように、シリコン窒化膜の表面に下地
の段差を反映する表面段差２６が形成される。表面段差
２６が大きいほど、絶縁性保護膜２３のスクラッチ耐性
は低下する。指紋検出装置の指紋認識面１２は指や爪に
よるスクラッチを受けやすく、特に表面段差２６が大き
い場合には、スクラッチによって段差２６部分に応力が
集中しやすくなる。これにより、図６に示すように、絶
縁性保護膜２３の表面段差２６部分にクラック２７が発
生することがある。On the fingerprint recognition surface of the above-mentioned conventional capacitance type fingerprint detection device, C is used as an insulating protective film.
When the silicon nitride film is formed by VD, the step coverage of the silicon nitride film is improved, so that as shown in FIG. 5, a surface step 26 reflecting the step of the base on the surface of the silicon nitride film is formed. It is formed. The larger the surface step 26 is, the lower the scratch resistance of the insulating protective film 23 is. The fingerprint recognition surface 12 of the fingerprint detection device is easily scratched by a finger or a nail, and particularly when the surface step 26 is large, stress tends to concentrate on the step 26 due to the scratch. As a result, as shown in FIG. 6, cracks 27 may occur at the surface step 26 of the insulating protective film 23.
【００２１】クラック２７が発生した部分では絶縁性保
護膜２３の耐湿性が低下し、クラック２７を通じて指紋
センサ内部に薬品や可動イオンが侵入しやすくなる。こ
のように絶縁性保護膜２３に侵入した薬品あるいは可動
イオンによって、キャパシタの誘電率が局所的に変化し
たり、Ａｌ配線等が損傷を受けたりすると、指紋検出装
置の感度や信頼性が低下する。しかしながら、クラック
２７の発生を防止する目的で絶縁性保護膜２３を厚膜化
すると、検出電極２−絶縁性保護膜２３−指の間の静電
容量値が低下するという問題が生じる。In the portion where the crack 27 has occurred, the moisture resistance of the insulating protective film 23 is reduced, and chemicals and mobile ions easily enter the fingerprint sensor through the crack 27. As described above, when the dielectric constant of the capacitor is locally changed or the Al wiring or the like is damaged by the chemicals or mobile ions penetrating the insulating protective film 23, the sensitivity and reliability of the fingerprint detection device are reduced. . However, if the thickness of the insulating protective film 23 is increased for the purpose of preventing the generation of the crack 27, there arises a problem that the capacitance value between the detection electrode 2, the insulating protective film 23, and the finger decreases.
【００２２】絶縁性保護膜２３の表面段差２６を解消
し、表面を平坦化するための方法としては、例えば、化
学機械研磨（ＣＭＰ；ｃｈｅｍｉｃａｌ ｍｅｃｈａｎ
ｉｃａｌ ｐｏｌｉｓｈｉｎｇ）がある。しかしなが
ら、この場合にはＣＭＰ装置を新たに導入し、さらに、
ＣＭＰ工程の追加に伴い数工程を追加する必要がある。As a method for eliminating the surface step 26 of the insulating protective film 23 and flattening the surface, for example, chemical mechanical polishing (CMP) is used.
ical polishing). However, in this case, a CMP apparatus is newly introduced, and
Several steps need to be added with the addition of the CMP step.
【００２３】また、絶縁性保護膜２３の表面段差２６を
埋め込むためにＳＯＧ（ｓｐｉｎｏｎ ｇｌａｓｓ）膜
を塗布する方法もある。しかしながら、ＳＯＧ膜の耐湿
性が十分でないことから、ＳＯＧ膜を指紋認識面の最表
層とすることができず、ＳＯＧ膜の表面に例えばシリコ
ン窒化膜をさらに形成する必要がある。したがって、絶
縁性保護膜の膜厚の合計が厚くなり、静電容量値の低下
が問題となる。There is also a method of applying an SOG (spinon glass) film to bury the surface step 26 of the insulating protective film 23. However, since the moisture resistance of the SOG film is not sufficient, the SOG film cannot be used as the outermost layer of the fingerprint recognition surface, and it is necessary to further form, for example, a silicon nitride film on the surface of the SOG film. Therefore, the total thickness of the insulating protective film becomes large, and a decrease in the capacitance value becomes a problem.
【００２４】あるいは、絶縁性保護膜２３の表面段差２
６を埋め込むために、リフロー性の高いＢＰＳＧ（ｂｏ
ｒｏ−ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓ
ｓ）膜やＰＳＧ（ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ
ｇｌａｓｓ）膜を形成する方法もある。しかしながら、
この場合にはリフロー化のための熱処理が必要となる。
通常、下地の検出電極２の材料としてはＡｌまたはＡｌ
系合金が用いられ、リフロー化の熱処理を行うと、検出
電極２やさらに下層のビット線等の配線２５が損傷を受
ける可能性がある。Alternatively, the surface step 2 of the insulating protective film 23
In order to embed No. 6, BPSG (bo
ro-phosphosilicate glass
s) membrane or PSG (phosphosilicate)
There is also a method of forming a glass) film. However,
In this case, heat treatment for reflow is required.
Usually, the material of the underlying detection electrode 2 is Al or Al
If a system alloy is used and heat treatment for reflow is performed, the detection electrode 2 and the wiring 25 such as a lower bit line may be damaged.
【００２５】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、静電容量値を低下させ
ずに、表面形状認識面あるいは指紋認識面のスクラッチ
耐性や耐薬品性を改善することが可能である半導体装置
およびその製造方法を提供することを目的とする。The present invention has been made in view of the above-mentioned problems. Therefore, the present invention provides a surface shape recognition surface or a fingerprint recognition surface with improved scratch resistance and chemical resistance without lowering the capacitance value. It is an object to provide a semiconductor device which can be improved and a method for manufacturing the same.
【００２６】[0026]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、半導体基板に形成された複
数のスイッチング素子と、前記スイッチング素子に接続
され、検出対象物との間の静電容量値に応じた量の電荷
が蓄積される複数の検出電極と、少なくとも前記検出電
極上に形成された第１の絶縁性保護膜と、前記第１の絶
縁性保護膜上に形成されたフッ素樹脂からなる第２の絶
縁性保護膜とを有することを特徴とする。In order to achieve the above object, a semiconductor device according to the present invention includes a plurality of switching elements formed on a semiconductor substrate, and a plurality of switching elements connected to the switching elements and provided between a plurality of switching elements. A plurality of detection electrodes in which an amount of charge corresponding to the capacitance value is accumulated; a first insulating protective film formed on at least the detection electrode; and a plurality of detection electrodes formed on the first insulating protective film. And a second insulating protective film made of a fluorine resin.
【００２７】本発明の半導体装置は、好適には、前記ス
イッチング素子と前記検出電極との間に、前記スイッチ
ング素子を被覆する第１の層間絶縁膜と、前記第１の層
間絶縁膜上に形成され、前記スイッチング素子に接続す
る配線と、前記配線上に形成された第２の層間絶縁膜と
をさらに有することを特徴とする。Preferably, the semiconductor device according to the present invention is formed between the switching element and the detection electrode, a first interlayer insulating film covering the switching element, and formed on the first interlayer insulating film. And a wiring connected to the switching element; and a second interlayer insulating film formed on the wiring.
【００２８】本発明の半導体装置は、好適には、前記配
線上部の前記第１の絶縁性保護膜の表面は、前記配線以
外の部分の前記第１の絶縁性保護膜の表面よりも相対的
に高く、前記第１の絶縁性保護膜は表面に段差を有し、
前記配線上部の前記第２の絶縁性保護膜は、前記配線以
外の部分の前記第２の絶縁性保護膜よりも相対的に薄
く、前記第２の絶縁性保護膜は前記段差を平坦化するよ
うに形成されていることを特徴とする。In the semiconductor device according to the present invention, preferably, the surface of the first insulating protective film above the wiring is relatively located relative to the surface of the first insulating protective film in a portion other than the wiring. High, the first insulating protective film has a step on the surface,
The second insulating protective film above the wiring is relatively thinner than the second insulating protective film in a portion other than the wiring, and the second insulating protective film flattens the step. It is characterized by being formed as follows.
【００２９】本発明の半導体装置は、好適には、前記ス
イッチング素子は、ゲートに印加する制御電圧に応じて
オンまたはオフとなる絶縁ゲート電界効果トランジスタ
を含むことを特徴とする。The semiconductor device of the present invention is preferably characterized in that the switching element includes an insulated gate field effect transistor which is turned on or off in accordance with a control voltage applied to a gate.
【００３０】これにより、第１の絶縁性保護膜の表面が
第２の絶縁性保護膜によって平坦化され、指の接触ある
いは指や爪によるスクラッチ等があった場合にも、第１
の絶縁性保護膜に局所的な応力の集中が起こるのを防止
することが可能となる。したがって、第１の絶縁性保護
膜にクラックが発生するのを防止して、クラックを通じ
た水分、薬品あるいは可動イオンの侵入を防止すること
が可能となる。これにより、水分、薬品あるいは可動イ
オンの影響による素子特性の変化を防止して、指紋検出
装置の感度および信頼性を向上させることができる。ま
た、フッ素樹脂の撥水性、撥油性を利用して表面形状認
識面に防汚性を付与することができる。As a result, the surface of the first insulating protective film is flattened by the second insulating protective film, so that even if there is a finger contact or a scratch by a finger or a nail, the first insulating protective film is formed.
It is possible to prevent local concentration of stress on the insulating protective film. Therefore, it is possible to prevent cracks from being generated in the first insulating protective film, thereby preventing moisture, chemicals or mobile ions from entering through the cracks. Thus, it is possible to prevent changes in element characteristics due to the influence of moisture, chemicals, or mobile ions, and to improve the sensitivity and reliability of the fingerprint detection device. In addition, antifouling properties can be imparted to the surface shape recognition surface by utilizing the water repellency and oil repellency of the fluororesin.
【００３１】さらに、上記の目的を達成するため、本発
明の半導体装置の製造方法は、半導体基板に複数のスイ
ッチング素子を形成する工程と、検出対象物との間の静
電容量値に応じた量の電荷が蓄積される複数の検出電極
を、前記スイッチング素子に接続するように形成する工
程と、少なくとも前記検出電極上に第１の絶縁性保護膜
を形成する工程と、前記第１の絶縁性保護膜上にフッ素
樹脂からなる第２の絶縁性保護膜を形成する工程とを有
することを特徴とする。Furthermore, in order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a plurality of switching elements on a semiconductor substrate and a step of forming a plurality of switching elements on a semiconductor substrate. Forming a plurality of detection electrodes in which an amount of electric charge is stored so as to be connected to the switching element; forming a first insulating protective film on at least the detection electrodes; Forming a second insulating protective film made of a fluororesin on the conductive protective film.
【００３２】本発明の半導体装置の製造方法は、好適に
は、前記スイッチング素子を形成後、前記検出電極を形
成する前に、前記スイッチング素子を被覆する第１の層
間絶縁膜を形成する工程と、前記スイッチング素子に接
続する配線を前記第１の層間絶縁膜上に形成する工程
と、前記配線上に第２の層間絶縁膜を形成する工程とを
さらに有することを特徴とする。Preferably, in the method of manufacturing a semiconductor device according to the present invention, a step of forming a first interlayer insulating film covering the switching element after forming the switching element and before forming the detection electrode. Forming a wiring connected to the switching element on the first interlayer insulating film; and forming a second interlayer insulating film on the wiring.
【００３３】本発明の半導体装置の製造方法は、好適に
は、前記配線上の前記第１の絶縁性保護膜を形成する工
程は、前記配線上部の前記第１の絶縁性保護膜の表面が
前記配線以外の部分の前記第１の絶縁性保護膜の表面よ
りも相対的に高い、表面段差を有する前記第１の絶縁性
保護膜を形成する工程であり、前記第２の絶縁性保護膜
を形成する工程は、前記段差を平坦化するように前記第
２の絶縁性保護膜を形成する工程であることを特徴とす
る。In the method of manufacturing a semiconductor device according to the present invention, preferably, the step of forming the first insulating protective film on the wiring includes the step of forming a surface of the first insulating protective film on the wiring. Forming the first insulating protection film having a surface step that is relatively higher than the surface of the first insulating protection film in a portion other than the wiring, and wherein the second insulating protection film is formed. Is a step of forming the second insulating protective film so as to flatten the step.
【００３４】本発明の半導体装置の製造方法は、好適に
は、前記第２の絶縁性保護膜を形成する工程は、溶媒に
溶解したフッ素樹脂を前記第１の絶縁性保護膜上に塗布
する工程と、前記フッ素樹脂を乾燥させる工程とを含む
ことを特徴とする。本発明の半導体装置の製造方法は、
好適には、前記スイッチング素子を形成する工程は、ゲ
ートに印加する制御電圧に応じてオンまたはオフとなる
絶縁ゲート電界効果トランジスタを形成する工程を含む
ことを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, preferably, the step of forming the second insulating protective film includes applying a fluororesin dissolved in a solvent onto the first insulating protective film. And a step of drying the fluororesin. The method for manufacturing a semiconductor device according to the present invention includes:
Preferably, the step of forming the switching element includes a step of forming an insulated gate field effect transistor that is turned on or off in accordance with a control voltage applied to a gate.
【００３５】本発明の半導体装置の製造方法によれば、
フッ素樹脂からなる第２の絶縁性保護膜を形成すること
により、表面形状認識面の最表層を平坦化し、最表層の
撥水性、撥油性を高くすることができる。これにより、
製造工程を大幅に増加あるいは複雑化させずに、スクラ
ッチ耐性および耐薬品性に優れた半導体装置を製造する
ことが可能となる。According to the method of manufacturing a semiconductor device of the present invention,
By forming the second insulating protective film made of a fluororesin, the outermost layer on the surface shape recognition surface can be flattened, and the outermost layer can have high water repellency and oil repellency. This allows
A semiconductor device having excellent scratch resistance and chemical resistance can be manufactured without significantly increasing or complicating the manufacturing process.
【００３６】[0036]
【発明の実施の形態】以下に、本発明の半導体装置およ
びその製造方法の実施の形態について、図面を参照して
説明する。図１に、指紋検出装置として用いられる本実
施形態の半導体装置の平面図の一部を示す。図１に示す
ように、本実施形態の指紋検出装置は例えば正方形のセ
ル１がマトリクス状に配置された構造を有する。各セル
１は検出電極２を有し、隣接するセル１の検出電極２は
絶縁膜３によって相互に分離されている。Embodiments of a semiconductor device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings. FIG. 1 shows a part of a plan view of a semiconductor device of the present embodiment used as a fingerprint detection device. As shown in FIG. 1, the fingerprint detection device of the present embodiment has a structure in which, for example, square cells 1 are arranged in a matrix. Each cell 1 has a detection electrode 2, and the detection electrodes 2 of adjacent cells 1 are separated from each other by an insulating film 3.
【００３７】図１に示すようなセル１のマトリクスは、
例えば数ｃｍ2 程度の面積内に配置され、指紋認識面を
構成する。指紋ピッチは通常５００μｍ程度であり、セ
ル１は指紋ピッチよりも小さいサイズ、例えば数１０μ
ｍ程度で形成される。また、隣接する検出電極２の間隔
は例えば数μｍ程度である。したがって、数ｃｍ2 程度
の指紋認識面にセル１は例えば数万〜数十万個のオーダ
ーで形成される。The matrix of cell 1 as shown in FIG.
For example, they are arranged within an area of about several cm 2 and constitute a fingerprint recognition surface. The fingerprint pitch is usually about 500 μm, and the cell 1 has a size smaller than the fingerprint pitch, for example, several tens μm.
m. The interval between adjacent detection electrodes 2 is, for example, about several μm. Therefore, cells 1 are formed on the fingerprint recognition surface of about several cm 2 in the order of, for example, tens of thousands to hundreds of thousands.
【００３８】図２に図１のＸ−Ｘ’における断面図を示
す。図２に示すように、第１層間絶縁膜２１上に例えば
ビット線などの配線２５が形成されている。図示しない
が、第１層間絶縁膜２１の下層には、各セルのスイッチ
ング用素子である絶縁ゲート電界効果トランジスタ（ス
イッチング用トランジスタ）と、それらのスイッチング
用トランジスタを表層に有する半導体基板が存在する。
スイッチング用トランジスタのゲート電極は検出回路の
ワード線として機能する。また、スイッチング用トラン
ジスタのソース／ドレイン領域の一方は検出電極に接続
され、他方はビット線に接続されている。FIG. 2 is a sectional view taken along line XX 'of FIG. As shown in FIG. 2, a wiring 25 such as a bit line is formed on the first interlayer insulating film 21. Although not shown, an insulating gate field-effect transistor (switching transistor), which is a switching element of each cell, and a semiconductor substrate having these switching transistors on its surface exist below the first interlayer insulating film 21.
The gate electrode of the switching transistor functions as a word line of the detection circuit. One of the source / drain regions of the switching transistor is connected to the detection electrode, and the other is connected to the bit line.
【００３９】配線２５を被覆するように第２層間絶縁膜
２２が形成されている。第２層間絶縁膜２２上にバリア
メタル層（不図示）を介して検出電極２が形成されてい
る。バリアメタル層としては例えばＴｉ層やＴｉ／Ｔｉ
Ｎ／Ｔｉ積層膜などが用いられる。検出電極２としては
例えばＡｌまたはＡｌ合金からなる層が用いられる。検
出電極２の上層に第１の絶縁性保護膜２３が形成されて
いる。第１の絶縁性保護膜２３としては、例えばプラズ
マＣＶＤにより形成されたシリコン窒化膜が用いられ
る。第１の絶縁性保護膜２３には下地の配線２５の段差
を反映した表面段差２６が形成される。The second interlayer insulating film 22 is formed so as to cover the wiring 25. The detection electrode 2 is formed on the second interlayer insulating film 22 via a barrier metal layer (not shown). As the barrier metal layer, for example, a Ti layer or Ti / Ti
An N / Ti laminated film or the like is used. As the detection electrode 2, a layer made of, for example, Al or an Al alloy is used. A first insulating protective film 23 is formed on the detection electrode 2. As the first insulating protective film 23, for example, a silicon nitride film formed by plasma CVD is used. A surface step 26 reflecting the step of the underlying wiring 25 is formed on the first insulating protective film 23.
【００４０】第１の絶縁性保護膜２３の上層に、フッ素
樹脂からなる第２の絶縁性保護膜２４が形成されてい
る。第２の絶縁性保護膜２４によって第１の絶縁性保護
膜２３の表面段差２６は埋め込まれており、第２の絶縁
性保護膜２４の表面は平坦化されている。本実施形態の
半導体装置の第２の絶縁性保護膜２４表面の段差をｇ1
とすると、ｇ1 は図５の従来構造の絶縁性保護膜２３表
面の段差ｇ2 よりも小さくなる。A second insulating protective film 24 made of fluororesin is formed on the first insulating protective film 23. The surface step 26 of the first insulating protective film 23 is buried by the second insulating protective film 24, and the surface of the second insulating protective film 24 is planarized. The step on the surface of the second insulating protective film 24 of the semiconductor device of this embodiment is represented by g 1
When, g 1 is smaller than the step g 2 of the conventional structure of the insulating protective film 23 surface in FIG.
【００４１】また、第１の絶縁性保護膜２３と第２の絶
縁性保護膜２４の２層構造の誘電体は、それぞれの膜を
誘電体とするキャパシタの直列接続で表されるが、第２
の絶縁性保護膜２４は第１の絶縁性保護膜２３の表面段
差２６を解消するための必要最小限の膜厚で形成される
ため、実効的な静電容量値はほぼ第１の絶縁性保護膜２
３の膜厚に依存して決定される。The dielectric having a two-layer structure of the first insulating protective film 23 and the second insulating protective film 24 is represented by a series connection of capacitors using each film as a dielectric. 2
Since the insulating protective film 24 is formed with the minimum necessary film thickness for eliminating the surface step 26 of the first insulating protective film 23, the effective capacitance value is substantially equal to the first insulating protective film 24. Protective film 2
3 is determined depending on the film thickness.
【００４２】フッ素樹脂は耐薬品性が高いため、指紋認
識面に薬品が付着した場合にも絶縁性保護膜の変性や腐
食等を防止できる。これにより、絶縁性保護膜の変性あ
るいは腐食部分からの薬品や水分等の侵入が防止され、
指紋検出装置の特性の変動を防止することができる。さ
らに、フッ素樹脂は撥水性および撥油性が高いため、指
紋認識面の防汚性を高めることができる。Since the fluororesin has high chemical resistance, even when a chemical adheres to the fingerprint recognition surface, it is possible to prevent denaturation and corrosion of the insulating protective film. This prevents the intrusion of chemicals or moisture from the denatured or corroded portion of the insulating protective film,
Variations in the characteristics of the fingerprint detection device can be prevented. Further, since the fluorine resin has high water repellency and oil repellency, the antifouling property of the fingerprint recognition surface can be enhanced.
【００４３】上記の本実施形態の指紋検出装置によれ
ば、指紋認識面の表面の微細な凹凸が解消されており、
指や爪によるスクラッチが生じた場合にも、絶縁性保護
膜におけるクラックの発生が防止される。したがって、
クラックを通じた薬品や可動イオンの侵入が防止され
る。これにより、例えば静電容量値などの指紋検出装置
の特性の変動が防止され、指紋検出装置の感度や信頼性
を向上させることができる。According to the fingerprint detecting apparatus of the present embodiment, fine irregularities on the surface of the fingerprint recognition surface are eliminated.
Even when a scratch is caused by a finger or a nail, generation of cracks in the insulating protective film is prevented. Therefore,
The penetration of chemicals and mobile ions through cracks is prevented. Thus, for example, a change in characteristics of the fingerprint detection device such as a capacitance value can be prevented, and the sensitivity and reliability of the fingerprint detection device can be improved.
【００４４】図３に、上記の本実施形態の指紋検出装置
の検出原理を示す。図３（ａ）に示す静電容量式指紋検
出装置は、上記のような構成の半導体チップ１０を有
し、半導体チップ１０の表面は指１１が接触する指紋認
識面１２となっている。半導体チップ１０は指紋認識面
１２の裏面がリードフレーム（不図示）等に接続された
構造となっており、リードフレームはさらに絶縁性樹脂
等からなるパッケージ１３によって被覆されている。ま
た、半導体チップ１０の側面は、例えばワイヤボンディ
ング等によりリードに接続され、半導体チップ１０とリ
ードとの接続部は例えば絶縁性樹脂１４によって被覆さ
れている。FIG. 3 shows the detection principle of the fingerprint detection device of the present embodiment. The capacitance type fingerprint detection device shown in FIG. 3A has the semiconductor chip 10 having the above configuration, and the surface of the semiconductor chip 10 is a fingerprint recognition surface 12 with which a finger 11 contacts. The semiconductor chip 10 has a structure in which the back surface of the fingerprint recognition surface 12 is connected to a lead frame (not shown) or the like, and the lead frame is further covered with a package 13 made of an insulating resin or the like. The side surface of the semiconductor chip 10 is connected to the lead by, for example, wire bonding or the like, and the connection between the semiconductor chip 10 and the lead is covered with, for example, an insulating resin 14.
【００４５】図３（ｂ）に図３（ａ）の指紋認識面１２
を部分的に拡大した図を示す。指紋認識面１２に指１１
が接触すると、検出電極２−第１の絶縁性保護膜２３お
よび第２の絶縁性保護膜（不図示）−指１１の間でキャ
パシタが形成される。このとき、第１および第２の絶縁
性保護膜はキャパシタ絶縁膜の一部として機能する。FIG. 3B shows the fingerprint recognition surface 12 shown in FIG.
Is a partially enlarged view of FIG. Finger 11 on fingerprint recognition surface 12
Contact, a capacitor is formed between the detection electrode 2-the first insulating protective film 23 and the second insulating protective film (not shown)-the finger 11. At this time, the first and second insulating protective films function as a part of the capacitor insulating film.
【００４６】検出電極２と指１１との距離ｄn は、指紋
の凹凸１１ａに応じて変動する。指紋の凸部が接触して
いるセルでは、キャパシタ絶縁膜の厚さが第１および第
２の絶縁性保護膜の膜厚とほぼ一致し、キャパシタの容
量値が最大となる。指紋を横切る方向において、容量最
大のセルから離れるにしたがってキャパシタの容量値は
漸減し、指紋の凹部の中心に対応するセルで容量値は最
小値となる。このような容量値の分布を、マトリクス状
に配置されたセルを用いて二次元的に測定することによ
り、指紋の検出が行われる。The distance d n between the detection electrode 2 and the finger 11 will vary depending on the irregularities 11a of the fingerprint. In the cell in which the convex portion of the fingerprint is in contact, the thickness of the capacitor insulating film substantially matches the thickness of the first and second insulating protective films, and the capacitance value of the capacitor becomes maximum. In the direction traversing the fingerprint, the capacitance value of the capacitor gradually decreases as the distance from the cell having the maximum capacitance decreases, and the capacitance value becomes the minimum value in the cell corresponding to the center of the concave portion of the fingerprint. Fingerprint detection is performed by two-dimensionally measuring the distribution of such capacitance values using cells arranged in a matrix.
【００４７】基準電位を与えられた指１１が、ｎ番目の
セルの検出電極２から距離ｄn の位置にあるとき、ｎ番
目のセルの検出電極２と指１１との間の静電容量Ｃ
Snは、次式（１）によって表される。When the finger 11 to which the reference potential is applied is located at a distance d n from the detection electrode 2 of the n-th cell, the capacitance C between the detection electrode 2 of the n-th cell and the finger 11
Sn is represented by the following equation (1).
【００４８】ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）C Sn = ε · ε 0 · S / d n (1)
【００４９】ここで、εはキャパシタ誘電体の比誘電率
を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電
極の有効面積（検出電極のキャパシタに寄与する面積）
を表す。式（１）から、指４１が指紋認識面に接触して
いない状態では、指紋検出装置の全セルにおいてｄ＝∞
となり、全セルで静電容量値ＣS ＝０となる。Here, ε represents the relative dielectric constant of the capacitor dielectric, ε 0 represents the dielectric constant of vacuum, and S is the effective area of the capacitor electrode (the area of the detection electrode that contributes to the capacitor).
Represents From equation (1), when the finger 41 is not in contact with the fingerprint recognition surface, d = ∞ in all cells of the fingerprint detection device.
And the capacitance value C S = 0 in all cells.
【００５０】図４に、静電容量検出用セルの回路構成を
示す。図４に示すように、各セルの検出電極２は、スイ
ッチング用トランジスタＴｒを介して列方向の選択線で
あるビット線ＢＬに接続されている。例えば、検出電極
２（１）−絶縁性保護膜−指の間で形成されるキャパシ
タと、スイッチング用トランジスタＴｒ１のソース／ド
レイン領域の一方とが接続され、スイッチング用トラン
ジスタＴｒ１のソース／ドレイン領域の他方がビット線
ＢＬ１に接続されている。スイッチング用トランジスタ
Ｔｒ１のゲートは行方向の選択線であるワード線ＷＬ１
に接続されている。FIG. 4 shows a circuit configuration of the capacitance detecting cell. As shown in FIG. 4, the detection electrode 2 of each cell is connected to a bit line BL, which is a selection line in the column direction, via a switching transistor Tr. For example, a capacitor formed between the detection electrode 2 (1) -the insulating protective film-the finger is connected to one of the source / drain regions of the switching transistor Tr1, and the source / drain region of the switching transistor Tr1 is connected. The other is connected to bit line BL1. The gate of the switching transistor Tr1 is connected to a word line WL1 which is a selection line in the row direction.
It is connected to the.
【００５１】同様に、検出電極２（２）−絶縁性保護膜
−指の間で形成されるキャパシタと、スイッチング用ト
ランジスタＴｒ２のソース／ドレイン領域の一方とが接
続され、スイッチング用トランジスタＴｒ２のソース／
ドレイン領域の他方がビット線ＢＬ２に接続されてい
る。スイッチング用トランジスタＴｒ２のゲートは行方
向の選択線であるワード線ＷＬ２に接続されている。Similarly, a capacitor formed between the detection electrode 2 (2), the insulating protective film, and the finger is connected to one of the source / drain regions of the switching transistor Tr2, and the source of the switching transistor Tr2 is connected. /
The other of the drain regions is connected to the bit line BL2. The gate of the switching transistor Tr2 is connected to a word line WL2 which is a selection line in the row direction.
【００５２】上記の構成において、ビット線ＢＬに所定
電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリ
チャージ）。指紋検出時に、選択されたワード線ＷＬに
電圧を印加して、ワード線ＷＬに接続されたスイッチン
グ用トランジスタＴｒを一斉にオンとする。各検出電極
２（１）、２（２）には距離ｄ1 、ｄ2 によって決定さ
れる静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬか
ら供給されて蓄積される。したがって、これらの電荷量
に応じてビット線ＢＬの電位が変化する。ビット線ＢＬ
の電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB と
すると、次式（２）で表される。In the above configuration, a predetermined potential (for example, a power supply voltage V CC ) is applied to the bit line BL (V CC precharge). At the time of fingerprint detection, a voltage is applied to the selected word line WL, and the switching transistors Tr connected to the word line WL are turned on all at once. Electric charges corresponding to the capacitances C S1 and C S2 determined by the distances d 1 and d 2 are supplied to the detection electrodes 2 (1) and 2 (2) from the bit line BL and accumulated. Therefore, the potential of the bit line BL changes according to these charge amounts. Bit line BL
Amount change in potential ΔV, when the load capacitance of the bit lines BL and C B, is represented by the following formula (2).
【００５３】 ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）ΔV = {C Sn / (C B + C Sn )} · V CC (2)
【００５４】あるいは、ビット線ＢＬを接地電位にプリ
チャージしておくことも可能である。その場合には、選
択されたワード線ＷＬに接続されたトランジスタＴｒを
一斉にオンとすることにより、各セルの検出電極２
（１）、２（２）に誘起されていた電荷がビット線ＢＬ
に放出される。Alternatively, the bit line BL can be precharged to the ground potential. In that case, the transistors Tr connected to the selected word line WL are turned on all at once, thereby detecting the detection electrodes 2 of each cell.
(1) The electric charge induced in 2 (2) is changed to the bit line BL.
Will be released.
【００５５】ビット線群には、選択されたワード線方向
の一次元指紋パターンに対応した電位変化が現れる。こ
の電位変化を、例えば増幅してからデジタル信号に変換
し、所定の記憶手段の対応アドレスに蓄積する。この動
作を、ワード線数だけ短時間で連続して行うと、二次元
の指紋パターンに対応した画像データを得ることができ
る。The potential change corresponding to the one-dimensional fingerprint pattern in the selected word line direction appears in the bit line group. This potential change is, for example, amplified and then converted into a digital signal, and stored at a corresponding address of a predetermined storage unit. When this operation is continuously performed in a short time by the number of word lines, image data corresponding to a two-dimensional fingerprint pattern can be obtained.
【００５６】上記の本実施形態の指紋検出装置を製造す
るには、まず、半導体基板にスイッチング用トランジス
タを形成する。その上層に、図２に示すように、例えば
ＣＶＤによりシリコン酸化膜からなる第１層間絶縁膜２
１を形成する。次に、第１層間絶縁膜２１上に例えばＡ
ｌまたはＡｌ系合金からなるビット線などの配線２５を
形成する。配線２５は例えばスパッタリングにより全面
に金属層を形成してから、金属層に反応性イオンエッチ
ング（ＲＩＥ；ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉ
ｎｇ）を行うことにより形成する。また、図示しないが
配線２５を形成する前に、第１層間絶縁膜２１に配線２
５とスイッチング用トランジスタとを接続するコンタク
トホールを形成する。その後、配線２５を被覆するよう
に、例えばＣＶＤによりシリコン酸化膜からなる第２層
間絶縁膜２２を形成する。In order to manufacture the fingerprint detection device of the present embodiment, first, a switching transistor is formed on a semiconductor substrate. As shown in FIG. 2, a first interlayer insulating film 2 made of a silicon oxide film is formed thereon by, for example, CVD.
Form one. Next, on the first interlayer insulating film 21, for example, A
A wiring 25 such as a bit line made of 1 or an Al-based alloy is formed. After forming a metal layer on the entire surface of the wiring 25 by, for example, sputtering, reactive ion etching (RIE) is performed on the metal layer.
ng). Although not shown, the wiring 2 is formed on the first interlayer insulating film 21 before forming the wiring 25.
Then, a contact hole connecting the switching transistor 5 to the switching transistor is formed. Thereafter, a second interlayer insulating film 22 made of a silicon oxide film is formed by, for example, CVD so as to cover the wiring 25.
【００５７】次に、第２層間絶縁膜２２の上層にバリア
メタル層（不図示）を介して検出電極２を形成する。バ
リアメタル層および検出電極２を形成するには、まず、
バリアメタル層となるＴｉ層あるいはＴｉ／ＴｉＮ／Ｔ
ｉ積層膜などを例えばスパッタリングにより全面に形成
する。その上層に、ＡｌまたはＡｌ−Ｓｉ等のＡｌ系合
金などからなる金属層を例えばスパッタリングにより全
面に形成する。その後、レジストをマスクとしたＲＩＥ
を行い、検出電極２およびバリアメタル層を形成してか
ら、レジストを除去する。検出電極２の膜厚は例えば
０．５μｍ程度とする。また、検出電極２の形成と同時
に、リードとの接続用のパッド電極（不図示）を形成す
ることができる。Next, the detection electrode 2 is formed on the second interlayer insulating film 22 via a barrier metal layer (not shown). To form the barrier metal layer and the detection electrode 2, first,
Ti layer or Ti / TiN / T serving as barrier metal layer
An i-layer film or the like is formed on the entire surface by, for example, sputtering. A metal layer made of Al or an Al-based alloy such as Al-Si or the like is formed over the entire surface by, for example, sputtering. Then, RIE using resist as a mask
After forming the detection electrode 2 and the barrier metal layer, the resist is removed. The thickness of the detection electrode 2 is, for example, about 0.5 μm. Further, at the same time as the formation of the detection electrode 2, a pad electrode (not shown) for connection to a lead can be formed.
【００５８】次に、第１の絶縁性保護膜２３としてシリ
コン窒化膜を、例えばＣＶＤにより全面に膜厚１μｍ程
度堆積させる。シリコン窒化膜のかわりにシリコン酸化
膜の積層膜などを第１の絶縁性保護膜２３として用いる
こともできる。第１の絶縁性保護膜２３の表面には、下
地の配線２５に起因した段差２６が形成される。その
後、第１の絶縁性保護膜２３上にフッ素樹脂からなる第
２の絶縁性保護膜２４を形成し、第１の絶縁性保護膜２
３の表面段差２６を低減する。第２の絶縁性保護膜２４
は例えば、溶媒に溶解したフッ素樹脂を塗布した後、乾
燥させることにより形成することができる。以上の工程
の後、ダイシング処理などを施すことにより、検出電極
２および検出回路が形成された半導体チップが得られ
る。Next, a silicon nitride film is deposited as a first insulating protective film 23 to a thickness of about 1 μm over the entire surface by, for example, CVD. Instead of the silicon nitride film, a stacked film of a silicon oxide film or the like can be used as the first insulating protective film 23. On the surface of the first insulating protective film 23, a step 26 caused by the underlying wiring 25 is formed. Thereafter, a second insulating protective film 24 made of a fluororesin is formed on the first insulating protective film 23, and the first insulating protective film 2 is formed.
3 is reduced. Second insulating protective film 24
Can be formed, for example, by applying a fluororesin dissolved in a solvent and then drying. After the above steps, a semiconductor chip on which the detection electrode 2 and the detection circuit are formed is obtained by performing a dicing process or the like.
【００５９】続いて、半導体チップのパッケージングを
行う。まず、リードフレームのダイパッド上に、例えば
銀ペースト等を用いて半導体チップを固着してから、例
えば金線などを用いたワイヤボンディングにより半導体
チップのパッド電極とリードとを結線する。リードには
予め銀めっき処理などを施しておく。次に、半導体チッ
プの指紋認識面を露出させながら、例えば熱硬化性樹脂
からなるモールド樹脂を用いて、半導体チップおよびワ
イヤボンディングを封止する。Subsequently, the semiconductor chip is packaged. First, the semiconductor chip is fixed on the die pad of the lead frame using, for example, silver paste or the like, and then the pad electrode of the semiconductor chip is connected to the lead by wire bonding using, for example, a gold wire. The lead is previously subjected to silver plating or the like. Next, while exposing the fingerprint recognition surface of the semiconductor chip, the semiconductor chip and the wire bonding are sealed using, for example, a mold resin made of a thermosetting resin.
【００６０】その後、モールド樹脂のバリ取り処理を行
ってから、樹脂封止された状態のパッケージをリードフ
レームの枠から切り離す（トリミング工程）。さらに、
リードを所望の形状に折り曲げる（フォーミング工程）
ことにより、所望の指紋検出装置が得られる。上記の本
実施形態の製造方法によれば、指紋認識面が平坦化さ
れ、さらに指紋認識面の耐久性や防汚性が向上された指
紋検出装置を製造することが可能となる。Then, after performing the deburring treatment of the mold resin, the package sealed with the resin is separated from the frame of the lead frame (trimming step). further,
Bend the lead to the desired shape (forming step)
Thus, a desired fingerprint detection device can be obtained. According to the manufacturing method of the present embodiment described above, it is possible to manufacture a fingerprint detection device in which the fingerprint recognition surface is flattened and the durability and antifouling property of the fingerprint recognition surface are improved.
【００６１】本発明の半導体装置およびその製造方法の
実施形態は、上記の説明に限定されない。例えば、本発
明の半導体装置を指紋認識以外、例えば動物の鼻紋など
の微細な凹凸の検出に用いることも可能である。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。Embodiments of the semiconductor device and the method of manufacturing the same according to the present invention are not limited to the above description. For example, the semiconductor device of the present invention can be used for detecting minute unevenness such as a nose pattern of an animal other than fingerprint recognition. In addition, various changes can be made without departing from the gist of the present invention.
【００６２】[0062]
【発明の効果】本発明の半導体装置によれば、指紋認識
面などの表面形状認識面の表面を平坦化してスクラッチ
耐性を向上させ、かつ、表面形状認識面に撥水性、撥油
性を付与して耐薬品性を向上させることが可能となる。
本発明の半導体装置の製造方法によれば、スクラッチ耐
性や耐薬品性が向上された、信頼性の高い半導体装置を
製造することが可能となる。According to the semiconductor device of the present invention, the surface of the surface shape recognizing surface such as the fingerprint recognizing surface is flattened to improve the scratch resistance and to impart water repellency and oil repellency to the surface shape recognizing surface. Thus, the chemical resistance can be improved.
According to the method of manufacturing a semiconductor device of the present invention, a highly reliable semiconductor device having improved scratch resistance and chemical resistance can be manufactured.
【図１】図１は本発明の実施形態に係り、指紋検出装置
として用いられる半導体装置の平面図の一部である。FIG. 1 is a partial plan view of a semiconductor device used as a fingerprint detection device according to an embodiment of the present invention.
【図２】図２は本発明の実施形態に係り、指紋検出装置
として用いられる半導体装置の断面図である。図２は図
１のＸ−Ｘ’に対応する。FIG. 2 is a cross-sectional view of a semiconductor device used as a fingerprint detection device according to the embodiment of the present invention. FIG. 2 corresponds to XX ′ in FIG.
【図３】図３（ａ）および（ｂ）は本発明および従来の
半導体装置の指紋検出の原理を示す図である。図３
（ｂ）は図３（ａ）の指紋認識面１２の一部を拡大した
断面図である。FIGS. 3A and 3B are diagrams showing the principle of fingerprint detection of the semiconductor device of the present invention and a conventional semiconductor device. FIG.
FIG. 3B is an enlarged cross-sectional view of a part of the fingerprint recognition surface 12 of FIG.
【図４】図４は本発明および従来の指紋検出装置の回路
構成を表す図である。FIG. 4 is a diagram showing a circuit configuration of the present invention and a conventional fingerprint detection device.
【図５】図５は指紋検出装置として用いられる従来の半
導体装置の断面図である。FIG. 5 is a cross-sectional view of a conventional semiconductor device used as a fingerprint detection device.
【図６】図６は指紋検出装置として用いられる従来の半
導体装置の断面図である。FIG. 6 is a sectional view of a conventional semiconductor device used as a fingerprint detection device.
１…セル、２…検出電極、３…絶縁膜、１０…半導体チ
ップ、１１…指、１１ａ…指紋の凹凸、１２…指紋認識
面、１３…パッケージ、１４…絶縁性樹脂、２１…第１
層間絶縁膜、２２…第２層間絶縁膜、２３…第１の絶縁
性保護膜、２４…第２の絶縁性保護膜、２５…配線、２
６…表面段差、２７…クラック。DESCRIPTION OF SYMBOLS 1 ... Cell, 2 ... Detection electrode, 3 ... Insulating film, 10 ... Semiconductor chip, 11 ... Finger, 11a ... Fingerprint unevenness, 12 ... Fingerprint recognition surface, 13 ... Package, 14 ... Insulating resin, 21 ... First
Interlayer insulating film, 22 second interlayer insulating film, 23 first insulating protective film, 24 second insulating protective film, 25 wiring, 2
6: surface step, 27: crack.
Claims (9)
グ素子と、 前記スイッチング素子に接続され、検出対象物との間の
静電容量値に応じた量の電荷が蓄積される複数の検出電
極と、 少なくとも前記検出電極上に形成された第１の絶縁性保
護膜と、 前記第１の絶縁性保護膜上に形成されたフッ素樹脂から
なる第２の絶縁性保護膜とを有する半導体装置。A plurality of switching elements formed on a semiconductor substrate; and a plurality of detection electrodes connected to the switching elements and storing an amount of charge corresponding to a capacitance value between the switching elements and a detection target. A semiconductor device having at least a first insulating protective film formed on the detection electrode; and a second insulating protective film made of a fluororesin formed on the first insulating protective film.
間に、前記スイッチング素子を被覆する第１の層間絶縁
膜と、 前記第１の層間絶縁膜上に形成され、前記スイッチング
素子に接続する配線と、 前記配線上に形成された第２の層間絶縁膜とをさらに有
する請求項１記載の半導体装置。2. A first interlayer insulating film covering the switching element, between the switching element and the detection electrode, and a wiring formed on the first interlayer insulating film and connected to the switching element. 2. The semiconductor device according to claim 1, further comprising: a second interlayer insulating film formed on said wiring.
表面は、前記配線以外の部分の前記第１の絶縁性保護膜
の表面よりも相対的に高く、前記第１の絶縁性保護膜は
表面に段差を有し、 前記配線上部の前記第２の絶縁性保護膜は、前記配線以
外の部分の前記第２の絶縁性保護膜よりも相対的に薄
く、前記第２の絶縁性保護膜は前記段差を平坦化するよ
うに形成されている請求項２記載の半導体装置。3. The surface of the first insulating protective film above the wiring is relatively higher than the surface of the first insulating protective film other than the wiring, and The protective film has a step on the surface, and the second insulating protective film on the wiring is relatively thinner than the second insulating protective film in a portion other than the wiring, and 3. The semiconductor device according to claim 2, wherein the conductive protective film is formed so as to flatten the step.
る制御電圧に応じてオンまたはオフとなる絶縁ゲート電
界効果トランジスタを含む請求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein said switching element includes an insulated gate field effect transistor which is turned on or off in accordance with a control voltage applied to a gate.
成する工程と、 検出対象物との間の静電容量値に応じた量の電荷が蓄積
される複数の検出電極を、前記スイッチング素子に接続
するように形成する工程と、 少なくとも前記検出電極上に第１の絶縁性保護膜を形成
する工程と、 前記第１の絶縁性保護膜上にフッ素樹脂からなる第２の
絶縁性保護膜を形成する工程とを有する半導体装置の製
造方法。5. A step of forming a plurality of switching elements on a semiconductor substrate, and connecting a plurality of detection electrodes for storing an amount of electric charge corresponding to a capacitance value between the switching elements to the detection object. Forming a first insulating protective film on at least the detection electrode; and forming a second insulating protective film made of a fluororesin on the first insulating protective film. And a method of manufacturing a semiconductor device.
電極を形成する前に、前記スイッチング素子を被覆する
第１の層間絶縁膜を形成する工程と、 前記スイッチング素子に接続する配線を前記第１の層間
絶縁膜上に形成する工程と、 前記配線上に第２の層間絶縁膜を形成する工程とをさら
に有する請求項５記載の半導体装置の製造方法。6. A step of forming a first interlayer insulating film covering the switching element after forming the switching element and before forming the detection electrode; and forming a wiring connecting to the switching element in the first state. 6. The method of manufacturing a semiconductor device according to claim 5, further comprising: forming a second interlayer insulating film on the wiring; and forming a second interlayer insulating film on the wiring.
成する工程は、前記配線上部の前記第１の絶縁性保護膜
の表面が前記配線以外の部分の前記第１の絶縁性保護膜
の表面よりも相対的に高い、表面段差を有する前記第１
の絶縁性保護膜を形成する工程であり、 前記第２の絶縁性保護膜を形成する工程は、前記段差を
平坦化するように前記第２の絶縁性保護膜を形成する工
程である請求項６記載の半導体装置の製造方法。7. The step of forming the first insulating protective film on the wiring, wherein the surface of the first insulating protective film on the wiring has a first insulating property on a portion other than the wiring. A first step having a surface step relatively higher than the surface of the protective film;
The step of forming the second insulating protective film is a step of forming the second insulating protective film so as to flatten the step. 7. The method for manufacturing a semiconductor device according to item 6.
は、溶媒に溶解したフッ素樹脂を前記第１の絶縁性保護
膜上に塗布する工程と、 前記フッ素樹脂を乾燥させる工程とを含む請求項５記載
の半導体装置の製造方法。8. The step of forming the second insulating protective film includes the steps of: applying a fluororesin dissolved in a solvent onto the first insulating protective film; and drying the fluororesin. 6. The method for manufacturing a semiconductor device according to claim 5, comprising:
ゲートに印加する制御電圧に応じてオンまたはオフとな
る絶縁ゲート電界効果トランジスタを形成する工程を含
む請求項５記載の半導体装置の製造方法。9. The step of forming the switching element,
6. The method according to claim 5, further comprising the step of forming an insulated gate field effect transistor that is turned on or off in accordance with a control voltage applied to the gate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265156A JP4411759B2 (en) | 2000-09-01 | 2000-09-01 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265156A JP4411759B2 (en) | 2000-09-01 | 2000-09-01 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002071307A true JP2002071307A (en) | 2002-03-08 |
| JP4411759B2 JP4411759B2 (en) | 2010-02-10 |
Family
ID=18752459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265156A Expired - Fee Related JP4411759B2 (en) | 2000-09-01 | 2000-09-01 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4411759B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005055327A (en) * | 2003-08-05 | 2005-03-03 | Sony Corp | Fingerprint collation device |
| JP2008045999A (en) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | Surface shape sensor and manufacturing method therefor |
| WO2015005851A1 (en) * | 2013-07-11 | 2015-01-15 | Fingerprint Cards Ab | Fingerprint sensing device with protective coating |
| KR20170020222A (en) | 2015-08-13 | 2017-02-22 | 다이요 잉키 세이조 가부시키가이샤 | Photosensitive resin composition, dry film, and printed wiring board |
| JP2017075270A (en) * | 2015-10-16 | 2017-04-20 | 三菱瓦斯化学株式会社 | Prepreg |
| JP2017084164A (en) * | 2015-10-29 | 2017-05-18 | 王子ホールディングス株式会社 | Insulation film for fingerprint authentication device, laminate, and fingerprint authentication device |
| KR20180013534A (en) | 2016-07-29 | 2018-02-07 | 한국다이요잉크 주식회사 | Dry film composition for a colored layer of fingerprint verification sensor modules and fingerprint verification sensor module having a cured product thereof as a colored layer |
-
2000
- 2000-09-01 JP JP2000265156A patent/JP4411759B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005055327A (en) * | 2003-08-05 | 2005-03-03 | Sony Corp | Fingerprint collation device |
| US8175344B2 (en) | 2003-08-05 | 2012-05-08 | Sony Corporation | Fingerprint matching processor |
| JP2008045999A (en) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | Surface shape sensor and manufacturing method therefor |
| WO2015005851A1 (en) * | 2013-07-11 | 2015-01-15 | Fingerprint Cards Ab | Fingerprint sensing device with protective coating |
| US9449214B2 (en) | 2013-07-11 | 2016-09-20 | Fingerprint Cards Ab | Fingerprint sensing device with protective coating |
| JP2016530913A (en) * | 2013-07-11 | 2016-10-06 | フィンガープリント カーズ アーベー | Fingerprint sensing system with protective coating |
| KR20170020222A (en) | 2015-08-13 | 2017-02-22 | 다이요 잉키 세이조 가부시키가이샤 | Photosensitive resin composition, dry film, and printed wiring board |
| JP2017075270A (en) * | 2015-10-16 | 2017-04-20 | 三菱瓦斯化学株式会社 | Prepreg |
| JP2017084164A (en) * | 2015-10-29 | 2017-05-18 | 王子ホールディングス株式会社 | Insulation film for fingerprint authentication device, laminate, and fingerprint authentication device |
| KR20180013534A (en) | 2016-07-29 | 2018-02-07 | 한국다이요잉크 주식회사 | Dry film composition for a colored layer of fingerprint verification sensor modules and fingerprint verification sensor module having a cured product thereof as a colored layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4411759B2 (en) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399994B2 (en) | Semiconductor device for surface-shape recognition | |
| US7364931B2 (en) | Capacitance detection type sensor and manufacturing method thereof | |
| US7031500B1 (en) | Semiconductor apparatus for fingerprint recognition | |
| US6727561B2 (en) | Surface shape recognition sensor and method of manufacturing the same | |
| US7123026B2 (en) | Surface shape recognition sensor and method of manufacturing the same | |
| US6197675B1 (en) | Manufacturing method for semiconductor device having contact holes of different structure | |
| US7045379B2 (en) | Method of manufacturing surface shape recognition sensor | |
| US10707242B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2001056204A (en) | Capacitance type fingerprint sensor | |
| JP4411759B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5045028B2 (en) | Surface shape sensor and manufacturing method thereof | |
| JPH10206229A (en) | Radiation image pick-up apparatus and method for forming contact finger assembly for photodetector array thereof | |
| KR20050038024A (en) | Tft sensor having improved imaging surface | |
| JP4314685B2 (en) | Semiconductor device for fingerprint recognition | |
| KR100197566B1 (en) | Ferro-electric memory device | |
| JP2001120519A (en) | Semiconductor device for recognizing fingerprint and method for manufacturing the semiconductor device | |
| JP2002048507A (en) | Semiconductor device, and method of manufacturing the same | |
| JP2001056310A (en) | Inspection of semiconductor device | |
| JP3455459B2 (en) | Surface shape recognition sensor | |
| CN109299635B (en) | Fingerprint sensor and forming method thereof | |
| JP2000356506A (en) | Semiconductor device for fingerprint identification and its manufacture | |
| JP3516944B2 (en) | Surface shape recognition sensor and method of manufacturing the same | |
| CN111753576B (en) | Semiconductor fingerprint sensor and forming method thereof | |
| JP4586335B2 (en) | Surface shape recognition apparatus and manufacturing method thereof | |
| KR100449249B1 (en) | Method for fabricating of fingerprint sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |