JP2002058256A - Control apparatus for power converter - Google Patents
Control apparatus for power converterInfo
- Publication number
- JP2002058256A JP2002058256A JP2000239627A JP2000239627A JP2002058256A JP 2002058256 A JP2002058256 A JP 2002058256A JP 2000239627 A JP2000239627 A JP 2000239627A JP 2000239627 A JP2000239627 A JP 2000239627A JP 2002058256 A JP2002058256 A JP 2002058256A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage command
- bias
- command
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、１相当たり５以上
の奇数個の電位を出力可能な、ＰＷＭ制御される電力変
換器の制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM-controlled power converter control device capable of outputting an odd number of potentials of 5 or more per phase.
【０００２】[0002]
【従来の技術】図１０は従来のマルチレベルインバータ
の主回路構成を示す図であり、例えば、公知文献１の
「多レベルインバータ」（平成４年電気学会全国大会シ
ンポジウム８−４）に記載されたものである。この図か
ら明らかなように、マルチレベルインバータは、一相あ
たりの出力電圧として３以上の電位を出力可能な電力変
換器の総称と考えることができる。以降は、複数の主回
路構成のマルチレベルインバータを取り扱うため、説明
を統一するために半導体素子をＩＧＢＴ（絶縁ゲートバ
イポーラトランジスタ）とした５レベルインバータを中
心にして従来技術を説明する。2. Description of the Related Art FIG. 10 is a diagram showing a main circuit configuration of a conventional multilevel inverter, which is described in, for example, "Multilevel Inverter" in the publicly known document 1 (Symposium 8-4 of the 1992 IEEJ National Convention). It is a thing. As is clear from this figure, the multi-level inverter can be considered as a general term of power converters that can output three or more potentials as an output voltage per phase. Hereinafter, in order to deal with a multi-level inverter having a plurality of main circuit configurations, the prior art will be described focusing on a five-level inverter in which a semiconductor element is an IGBT (insulated gate bipolar transistor) in order to unify the description.
【０００３】図１１は、図１０の回路を基本にして構成
された５レベルインバータの主回路であり、その構成及
び動作を以下に説明する。図１１において、Ｅｄは直流
電源（その電圧値もＥｄとする）、Ｐ，Ｎは直流入力端
子、Ｃ１〜Ｃ４は直流平滑コンデンサ、Ｄ１〜Ｄ１８は
クランプダイオード、Ｑ１〜Ｑ２４は半導体素子として
のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、
Ｒ，Ｓ，Ｔは交流出力端子、Ｍは負荷としての三相交流
電動機である。この例では、直流入力端子Ｐ，Ｎ間に直
流電源が接続されているが、一般的には、ダイオードコ
ンバータ等の整流器が直流入力端子Ｐ，Ｎ間または個々
のコンデンサＣ１〜Ｃ４間に接続される。各部の電位
は、直流電源両端の＋２Ｅｄ（端子Ｐ）及び−２Ｅ
ｄ（端子Ｎ）のほかに、直列接続されたコンデンサＣ１
〜Ｃ４の分圧による０（中性点），＋Ｅｄ，−Ｅｄがあ
り、各相からはこれら５個の電位を出力可能である。FIG. 11 shows a main circuit of a five-level inverter constructed based on the circuit of FIG. 10, and the structure and operation will be described below. In Figure 11, E d is (also as E d voltage value) DC power supply, P, N are DC input terminals, C 1 -C 4 are DC smoothing capacitors, D 1 to D 18 are clamp diodes, Q 1 ~ Q 24 is an IGBT (insulated gate bipolar transistor) as a semiconductor element,
R, S, and T are AC output terminals, and M is a three-phase AC motor as a load. In this example, the DC input terminals P, but a DC power source between N are connected, in general, rectifier DC input terminals P of the diode converter or the like, between the N or between individual capacitors C 1 -C 4 Connected. The various parts of the potential of the DC power supply across + 2E d (terminal P) and -2E
d (terminal N), a capacitor C 1 connected in series
0 (neutral) by the partial pressure of ~C 4, + E d, there is -E d, can output these five potential from each phase.
【０００４】図１２は、図１１の１相分（Ｒ相）の出力
電圧レベルに対するＩＧＢＴ Ｑ１〜Ｑ８のスイッチン
グ状態（オンまたはオフ）を示している。図１２から明
らかなように、ＩＧＢＴ Ｑ１とＱ５、Ｑ２とＱ６、Ｑ
３とＱ７、Ｑ４とＱ８の２個ずつ４組の素子は、それぞ
れオン状態とオフ状態とが排他的（一方がオン状態なら
ば他方はオフ状態）な動作関係にある。これらの関係を
使って出力電圧の大きさを切替える過程を説明すると、
出力電圧ＶＲ＝＋２Ｅｄの状態からＩＧＢＴ Ｑ１をオ
フすると排他的な関係にあるＱ ５がオンし、この時点で
出力電圧ＶＲ＝＋Ｅｄとなる。同様にしてＱ２をオフす
るとＱ６がオンし、出力電圧はＶＲ＝＋ＥｄからＶＲ＝
０に切り替わる。残りの−Ｅｄ，−２Ｅｄについても同
様にスイッチング状態を変化させることで出力電圧が切
り替わる。FIG. 12 shows the output of one phase (R phase) of FIG.
IGBT Q vs. voltage level1~ Q8The switchon
State (on or off). From FIG. 12
As you can see, IGBT Q1And Q5, Q2And Q6, Q
3And Q7, Q4And Q8Each of the four sets of two elements is
ON state and OFF state are exclusive (if one is ON state,
(The other is in the off state). These relationships
The process of switching the magnitude of the output voltage using
Output voltage VR= + 2EdFrom the state of IGBT Q1The
Q 5Turns on and at this point
Output voltage VR= + EdBecomes Similarly, Q2Turn off
Then Q6Turns on and the output voltage becomes VR= + EdTo VR=
Switch to 0. The remaining -Ed, -2EdSame for
Output voltage by changing the switching state
Take over.
【０００５】図１３は、公知文献２の「A New Multilev
el PWM Method:A Theoretical Analisys」(IEEE TRANSA
CTIONS ON POWER ELECTRONICS, VOL.7, NO.3, 1992)に
記載されているマルチレベルインバータ（この場合は５
レベルインバータ）に対するＰＷＭ演算方法を示す搬送
波及び電圧指令の波形図（図１３（ａ））と出力電圧波
形図（同（ｂ））であり、４つの搬送波と正弦波の電圧
指令とを比較してＰＷＭ信号を生成し、このＰＷＭ信号
により半導体素子をオン、オフして出力電圧を制御して
いる。図１３では、電圧指令に基づいて出力電圧を発生
するまでの過程が明らかでないため、この点を図１４を
用いて説明する。FIG. 13 shows “A New Multilev”
el PWM Method: A Theoretical Analisys '' (IEEE TRANSA
CTIONS ON POWER ELECTRONICS, VOL.7, NO.3, 1992)
FIG. 13A is a waveform diagram of a carrier and a voltage command (FIG. 13A) and FIG. 13B is a waveform diagram of an output voltage (FIG. 13B) showing a PWM calculation method for a level inverter), and compares four carrier waves and a sine wave voltage command. Thus, a PWM signal is generated, and the semiconductor element is turned on and off by the PWM signal to control an output voltage. In FIG. 13, since the process until the output voltage is generated based on the voltage command is not clear, this point will be described with reference to FIG.
【０００６】図１４は、電圧指令からＲ相電圧が生成さ
れるまでの過程を示したＰＷＭ演算方法の波形図であ
り、ＶＲ ＊は電圧指令、λ＊は変調率指令（振幅指
令）、ＴＲＩ１〜ＴＲＩ４は三角波である搬送波、Ｐ１
〜Ｐ４は半導体素子に与えるＰＷＭ信号である。図１４
において、 （１）電圧指令ＶＲ ＊はその振幅を表す変調率指令λ＊
と電圧位相指令θ＊とに基づいて演算される。これらの
関係は、電圧指令を正弦波とした場合に数式（１）によ
り表される。 ＶＲ ＊＝λ＊・sinθ＊ ---------- （１）[0006] Figure 14 is a waveform diagram of a PWM calculation method illustrating a process from the voltage command to R-phase voltage is generated, V R * voltage command, lambda * modulation factor command (amplitude command), TRI1 to TRI4 are carrier waves that are triangular waves, P1
.About.P4 are PWM signals given to the semiconductor elements. FIG.
In (1) the voltage command V R * is a modulation rate command λ * representing the amplitude thereof .
And the voltage phase command θ * . These relationships are expressed by Equation (1) when the voltage command is a sine wave. V R * = λ * · sinθ * ---------- (1)
【０００７】（２）ＰＷＭ演算に示した搬送波ＴＲＩ１
〜ＴＲＩ４は、基準搬送波Ｔｒにバイアスを加減算した
結果である。すなわち、搬送波ＴＲＩ１〜ＴＲＩ４は数
式（２）〜（５）によって表される。 ＴＲＩ１＝Ｔｒ＋１．０ ---------- （２） ＴＲＩ２＝Ｔｒ−１．０ ---------- （３） ＴＲＩ３＝Ｔｒ＋３．０ ---------- （４） ＴＲＩ４＝Ｔｒ−３．０ ---------- （５） ここで、基準搬送波Ｔｒは、たとえば図１５のような振
幅が１．０で一定の周波数ｆｃを持つ三角波と考えれば
良い。(2) Carrier TRI1 shown in PWM calculation
To TRI4 are results obtained by adding and subtracting a bias from the reference carrier Tr. That is, the carrier waves TRI1 to TRI4 are represented by equations (2) to (5). TRI1 = Tr + 1.0 ---------- (2) TRI2 = Tr-1.0 ---------- (3) TRI3 = Tr + 3.0 ------- --- (4) TRI4 = Tr-3.0 (5) Here, the reference carrier Tr has a constant frequency fc with an amplitude of 1.0 as shown in FIG. 15, for example. Think of it as a triangular wave with.
【０００８】以上のような三角波に対して図１６に示す
ような電圧指令との大小関係から決定された状態１〜５
は、図１２に示したスイッチング状態と出力電圧との関
係に対応する。これらの関係に基づいて図１７に示すよ
うな経路でＩＧＢＴ Ｑ1〜Ｑ8 に対し信号を分配してス
イッチングすると、図１４（７）に示すようなＲ相電圧
が出力される。なお、９０１〜９０４は反転回路であ
る。以上はＲ相についての説明であるが、残りのＳ相、
Ｔ相についても同様なＰＷＭ演算により、それぞれの出
力電圧を決定することができる。[0008] States 1 to 5 determined from the magnitude relationship with the voltage command as shown in FIG.
Corresponds to the relationship between the switching state and the output voltage shown in FIG. When distributes a signal to IGBT Q 1 to Q 8 in a path as shown in FIG. 17 to switch on the basis of these relationships, the R-phase voltage as shown in FIG. 14 (7) is output. Incidentally, reference numerals 901 to 904 denote inversion circuits. The above is the description of the R phase, but the remaining S phase,
For the T phase, the respective output voltages can be determined by the same PWM operation.
【０００９】次に、図１８はマルチレベルインバータの
他の従来技術を示す主回路構成図であり、例えば、公知
文献３の「Multilevel Converters - A New Breed of P
owerConverters」(IEEE TRANSACTIONS ON INDUSTRY APP
LICATIONS, VOL.32, NO.3,MAY/JUNE 1996)等に記載され
ている。この方式は独立した直流電源を有する単相イン
バータの交流出力端子を順次直列に繋ぎ合わせること
で、マルチレベルインバータを構成するものである。FIG. 18 is a main circuit configuration diagram showing another prior art of a multilevel inverter. For example, "Multilevel Converters-A New Breed of P"
owerConverters '' (IEEE TRANSACTIONS ON INDUSTRY APP
LICATIONS, VOL.32, NO.3, MAY / JUNE 1996). In this method, a multi-level inverter is configured by sequentially connecting the AC output terminals of a single-phase inverter having an independent DC power supply in series.
【００１０】更に、図１９は、半導体素子をＩＧＢＴと
した５レベルインバータの例であり、それぞれの交流出
力端子が直列接続されたＲ相インバータＩＮＶ１，ＩＮ
Ｖ２の直列回路と、同じくＳ相インバータＩＮＶ１，Ｉ
ＮＶ２の直列回路と、同じくＴ相インバータＩＮＶ１，
ＩＮＶ２の直列回路との各一端を出力端中性点Ｏとし、
各他端の出力端子Ｒ，Ｓ，Ｔが負荷としての交流電動機
Ｍに接続されている。なお、Ｅｄは直流電源、Ｐ１〜Ｐ
６は正極、Ｎ１〜Ｎ６は負極、Ｃ１〜Ｃ６は直流平滑コ
ンデンサ、Ｑ１〜Ｑ２４はＩＧＢＴである。FIG. 19 shows an example of a five-level inverter in which a semiconductor element is an IGBT, and R-phase inverters INV1 and INV1 having respective AC output terminals connected in series.
V2 series circuit and S-phase inverters INV1, IV1
The series circuit of NV2 and the T-phase inverter INV1,
Each end of the INV2 with the series circuit is set as an output neutral point O,
Output terminals R, S, and T at the other ends are connected to an AC motor M as a load. Incidentally, E d is the DC power source, P 1 to P
6 the cathode, N 1 to N 6 of the negative electrode, C 1 -C 6 DC smoothing capacitor, Q 1 to Q 24 are IGBT.
【００１１】図２０は、図１９における出力端中性点Ｏ
を基準とした１相（Ｒ相）分の出力電圧に対応するスイ
ッチング状態（ＩＧＢＴのオンまたはオフ状態）を、Ｉ
ＧＢＴ Ｑ１〜Ｑ８を例にとって示している。図１９に
示される主回路は単相インバータを基本とした構成であ
るため、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６、Ｑ７と
Ｑ８の4組の素子がそれぞれ排他的な動作関係になる。FIG. 20 shows the output terminal neutral point O in FIG.
The switching state (the ON or OFF state of the IGBT) corresponding to the output voltage for one phase (R phase) with reference to
It is shown as an example GBT Q 1 ~Q 8. Since the main circuit shown in FIG. 19 has a configuration based on a single-phase inverter, four sets of elements Q 1 and Q 2 , Q 3 and Q 4 , Q 5 and Q 6 , Q 7 and Q 8 are respectively provided. Exclusive operation relationship.
【００１２】上述した図１８のような主回路構成に対し
ても、先の図１４及び図１６に示したＰＷＭ演算により
出力状態を決定し、その状態に基づいて図２０からスイ
ッチング状態を決定する。これらの関係に基づいて、図
２１に示す経路でＩＧＢＴ Ｑ１〜Ｑ８に対し信号を分
配してスイッチングすれば、図１０、図１１の主回路構
成と同様に図１４（７）のようなＲ相電圧を得ることが
できる。ただし、この場合には図２０に示すように、出
力電圧は＋２Ｅｄ及び−２Ｅｄについてはそれぞれ一通
りのスイッチング状態しか存在しないが、＋Ｅｄ及び−
Ｅｄについてはそれぞれ４通りずつ、０（零電位）につ
いては６通りのスイッチング状態が考えられる。複数の
状態を持つ出力電圧に移行する場合には、スイッチング
動作が最も少なくて済む状態を選べばよい。For the main circuit configuration as shown in FIG. 18, the output state is determined by the PWM operation shown in FIGS. 14 and 16, and the switching state is determined from FIG. 20 based on the output state. . Based on these relationships, when switched in distributing signals to the IGBT Q 1 to Q 8 in a path shown in FIG. 21, FIG. 10, as shown in FIG. 14 (7) similar to the main circuit configuration of FIG. 11 An R-phase voltage can be obtained. However, this as is shown in FIG. 20 when the output voltage + 2E d and although there is only switching state of one way each for -2E d, + E d and -
Each respectively are four for E d, can be considered the switching state of the six for 0 (zero potential). When shifting to an output voltage having a plurality of states, a state that requires the least switching operation may be selected.
【００１３】図２２はマルチレベルインバータ（５レベ
ルインバータ）の更に別の従来技術を示す主回路構成図
であり、例えば、公知文献４の「スター結線方式による
高圧インバータ」（平成１１年電気学会全国大会NO.79
1）や公知文献５の「High Performance Current Contro
l Techniques For Applications to Multilebel HighPo
wer Voltage Source Inverter」(IEEE Power Electroni
cs Specialist Conference. Milwaukee, p672 - 682, 1
989)等に記載されている。この方式は、先の公知文献３
の主回路において単相インバータ部分を単相３レベルイ
ンバータとした構成である。FIG. 22 is a main circuit configuration diagram showing still another conventional technique of a multi-level inverter (five-level inverter). Tournament NO.79
1) and “High Performance Current Control”
l Techniques For Applications to Multilebel HighPo
wer Voltage Source Inverter '' (IEEE Power Electroni
cs Specialist Conference. Milwaukee, p672-682, 1
989). This method is described in the prior art document 3
In this main circuit, the single-phase inverter is a single-phase three-level inverter.
【００１４】図２３は、図２２の出力端中性点Ｏを基準
とした１相分の出力電圧に対応するスイッチング状態を
ＩＧＢＴ Ｑ１〜Ｑ８につき示したものである。図２２
のマルチレベルインバータは単相３レベルインバータを
基本にした構成であり、ＩＧＢＴ Ｑ１とＱ３、Ｑ２と
Ｑ４、Ｑ５とＱ７、Ｑ６とＱ８の４組の素子が何れも互
いに排他的な動作関係になっている。このような３レベ
ルインバータの動作については、例えば特開昭５６−７
４０８８号公報等に記載されている。以上のような主回
路構成に対しても、先の図１４及び図１６に示したＰＷ
Ｍ演算により出力状態を決定し、その状態に基づいて図
２０からスイッチング状態を決定する。[0014] Figure 23 is a diagram showing per switching state corresponding to the output voltage of one phase relative to the output end the neutral point O of Fig. 22 in IGBT Q 1 to Q 8. FIG.
The multilevel inverter is a configuration in which the base of the single-phase three-level inverter, IGBT Q 1 and Q 3, Q 2 and Q 4, Q 5 and Q 7, 4 pairs of elements of Q 6 and Q 8 both are They are mutually exclusive operating relations. The operation of such a three-level inverter is described in, for example,
No. 4088, and the like. The PW shown in FIG. 14 and FIG.
The output state is determined by the M operation, and the switching state is determined from FIG. 20 based on the output state.
【００１５】これらの関係に基づいて、図２１に示す経
路でＩＧＢＴ Ｑ１〜Ｑ８に対し信号を分配してスイッ
チングすれば、図１０、図１１の主回路構成と同様に図
１４（７）のようなＲ相電圧を得ることができる。な
お、同じ出力電圧に対して複数のスイッチング状態が考
えられる点も、図１８の主回路構成と同様に考えられ
る。[0015] Based on these relationships, when switched in distributing signals to the IGBT Q 1 to Q 8 in a path shown in FIG. 21, FIG. 10, similarly to the main circuit configuration of FIG. 11 FIG. 14 (7) The following R-phase voltage can be obtained. Note that a plurality of switching states can be considered for the same output voltage, similarly to the main circuit configuration in FIG.
【００１６】[0016]
【発明が解決しようとする課題】上述した各種の従来技
術では、インバータ出力電圧のレベル数に合わせた複数
の搬送波が必要であり、これらの位相を厳密に管理しな
くてはならないため制御装置の複雑化を招いていた。こ
こで、電圧指令と搬送波との比較演算を正確に実施する
ためには、双方が同程度の精度（分解能）を持たなけれ
ばならない。たとえば、インバータの出力電圧のレベル
数が最大５個である場合、電圧指令は４個の異なった搬
送波と比較される。図１３に示したように、搬送波は電
圧指令の振幅方向に連続して配置されるので、正確な演
算を行うためには、電圧指令は搬送波の４倍の精度が必
要になる。このような場合、十分な精度を確保するため
には、データ量及び演算量の増加から制御装置の処理速
度が低下し、その結果として電力変換器の性能が低下す
るおそれがある。In the various prior arts described above, a plurality of carriers are required according to the number of levels of the inverter output voltage, and the phases of these carriers must be strictly managed. It was complicated. Here, in order to accurately perform the comparison operation between the voltage command and the carrier, both must have the same degree of accuracy (resolution). For example, if the number of levels of the output voltage of the inverter is up to five, the voltage command is compared with four different carriers. As shown in FIG. 13, since the carrier is continuously arranged in the amplitude direction of the voltage command, the voltage command needs to be four times as accurate as the carrier in order to perform an accurate calculation. In such a case, in order to ensure sufficient accuracy, the processing speed of the control device is reduced due to an increase in the amount of data and the amount of calculation, and as a result, the performance of the power converter may be reduced.
【００１７】また、従来技術では出力電圧の大きさをあ
る程度制御することが可能であるが、零電圧を含む微小
電圧の制御方法が考慮されていないため、特に電動機の
ように低周波数領域で零電圧に近い電圧を必要とする用
途では制御性能が悪化する問題がある。図１４から明ら
かなように、変調率指令λ＊を小さくすると電圧指令Ｖ
Ｒ ＊の振幅が小さくなる。この時、電圧指令ＶＲ ＊は搬
送波（三角波）のピークに近づくのでＰＷＭ信号のパル
ス幅は次第に狭くなり、出力される電圧の値も小さくな
る。In the prior art, it is possible to control the magnitude of the output voltage to some extent. However, since the control method of the minute voltage including the zero voltage is not taken into consideration, the zero voltage is particularly low in a low frequency region such as an electric motor. In applications requiring a voltage close to the voltage, there is a problem that control performance deteriorates. As is apparent from FIG. 14, when the modulation rate command λ * is reduced, the voltage command V
The amplitude of R * decreases. At this time, since the voltage command V R * approaches the peak of the carrier wave (triangular wave), the pulse width of the PWM signal gradually decreases, and the value of the output voltage also decreases.
【００１８】微小な出力電圧を得るには、理論上はパル
ス幅をその分だけ狭くすれば良いが、実際の装置では制
御回路側の遅れ時間やＩＧＢＴ等の半導体素子の特性
（ターンオンまたはターンオフ時間）から決まるパルス
幅の最小値があり、これより狭いパルスは出力すること
ができない。このため、出力電圧の最小値も制限される
ことになる。また、仮に半導体素子に狭いパルスを与え
てもオン状態（またはオフ状態）を確立できないことか
ら動作は不安定になり、必要な電圧を確保できなくな
る。In order to obtain a very small output voltage, it is theoretically sufficient to narrow the pulse width by that amount. However, in an actual device, the delay time on the control circuit side and the characteristics (turn-on or turn-off time) of a semiconductor element such as an IGBT are considered. ) Has a minimum value of the pulse width, and a pulse narrower than this cannot be output. For this reason, the minimum value of the output voltage is also limited. Further, even if a narrow pulse is applied to the semiconductor element, the ON state (or the OFF state) cannot be established, so that the operation becomes unstable and a required voltage cannot be secured.
【００１９】以上は電圧指令ＶＲ ＊が搬送波の上側また
は下側のピークに接近したことで発生する問題であり、
図１４の（２）において電圧指令ＶＲ ＊が±４．０及び
±２．０の付近に達する出力電圧領域でも発生するが、
この場合は電圧指令ＶＲ ＊のピーク付近（電圧指令位相
が９０°と２７０°付近）の比較的狭い領域なので影響
は小さいと考えられる。これに対して、電圧指令ＶＲ ＊
の零付近では、電圧指令ＶＲ ＊の１周期中のほぼ全領域
が搬送波のピーク付近に達すること、更には、周波数が
低い場合は出力電圧の１周期中で発生するパルスの数が
多くなることから、影響が大きくなる。The above is a problem that occurs by the voltage command V R * close to the peak of the upper or lower side of the carrier,
Although the voltage command V R * is also generated at the output voltage range to reach the vicinity of ± 4.0 and ± 2.0 in (2) in FIG. 14,
In this case the impact since a relatively narrow region near the peak of the voltage command V R * (near the voltage command phase 90 ° and 270 °) is considered to be small. On the other hand, the voltage command V R *
In the vicinity of zero, almost the entire region in one cycle of the voltage command V R * reaches the vicinity of the peak of the carrier, and when the frequency is low, the number of pulses generated in one cycle of the output voltage increases. As a result, the effect is greater.
【００２０】そこで本発明は、零電圧を含む微小な電圧
を始めとして負荷が必要とする電圧の全領域にわたり出
力電圧を連続的に制御可能とした電力変換器の制御装置
を提供しようとするものである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a control device for a power converter capable of continuously controlling the output voltage over the entire range of voltages required by a load, starting with a minute voltage including zero voltage. It is.
【００２１】[0021]
【課題を解決するための手段】上記課題を解決するた
め、本発明では、搬送波と電圧指令とを比較して電力変
換器の半導体素子に対するＰＷＭ信号を生成するＰＷＭ
方式において、もとになる１個の電圧指令から出力電圧
の最大レベル数に応じた数の電圧指令を生成し、これら
を単一の搬送波と比較するＰＷＭ方式とする。更に、零
電圧を含む微少な電圧を必要とする領域で電圧指令に対
する正負のバイアスを設定し、このバイアスを変調率や
周波数指令の大きさに応じて切り替えることで、零電圧
を含む微小な大きさで低い周波数領域から高い出力電圧
の領域までを連続的かつ安定に制御するようにした。In order to solve the above-mentioned problems, the present invention provides a PWM for generating a PWM signal for a semiconductor element of a power converter by comparing a carrier with a voltage command.
In this method, a PWM method is used in which the number of voltage commands corresponding to the maximum number of output voltage levels is generated from one original voltage command and these are compared with a single carrier. Further, a positive / negative bias for the voltage command is set in a region where a minute voltage including the zero voltage is required, and this bias is switched in accordance with the modulation rate and the magnitude of the frequency command, so that the minute magnitude including the zero voltage is obtained. Thus, the range from a low frequency range to a high output voltage range is controlled continuously and stably.
【００２２】すなわち、請求項１記載の発明は、互いに
排他的にスイッチング動作する２個の半導体素子を主回
路１相につきｎ（ｎは４以上の偶数）組備え、これらｎ
組の半導体素子のスイッチング状態の組合せにより１相
当たり最大（ｎ＋１）個の電位を出力可能な電力変換器
の制御装置において、第１の電圧指令を発生する手段
と、第１の電圧指令に対するバイアスを発生する手段
と、第１の電圧指令に前記バイアスを加減算して得た量
に基づいて第２〜第（ｎ＋１）の電圧指令を演算する手
段と、搬送波を発生する手段と、第２〜第（ｎ＋１）の
電圧指令と前記搬送波とに基づいて前記ｎ組の半導体素
子のスイッチング信号を生成する手段と、を備えたもの
である。That is, according to the first aspect of the present invention, n (n is an even number of 4 or more) sets of two semiconductor elements that perform switching operation exclusively from each other are provided for each phase of the main circuit.
Means for generating a first voltage command, a bias for the first voltage command in a power converter control device capable of outputting at most (n + 1) potentials per phase by a combination of switching states of a set of semiconductor elements; Means for calculating the second to (n + 1) th voltage commands based on the amount obtained by adding and subtracting the bias to and from the first voltage command; means for generating a carrier wave; Means for generating switching signals for the n sets of semiconductor elements based on the (n + 1) th voltage command and the carrier wave.
【００２３】請求項２記載の発明は、請求項１記載の電
力変換器の制御装置において、前記バイアスを変調率に
基づいて決定するものである。According to a second aspect of the present invention, in the power converter control device according to the first aspect, the bias is determined based on a modulation factor.
【００２４】請求項３記載の発明は、請求項１記載の電
力変換器の制御装置において、前記バイアスを電圧指令
の周波数（周波数指令）に基づいて決定するものであ
る。According to a third aspect of the present invention, in the power converter control device according to the first aspect, the bias is determined based on a frequency of a voltage command (frequency command).
【００２５】請求項４記載の発明は、請求項１記載の電
力変換器の制御装置において、前記バイアスを変調率と
電圧指令の周波数指令とに基づいて決定するものであ
る。According to a fourth aspect of the present invention, in the control device for a power converter according to the first aspect, the bias is determined based on a modulation rate and a frequency command of a voltage command.
【００２６】請求項５記載の発明は、請求項１，２，３
または４の何れか１項に記載した電力変換器の制御装置
において、前記搬送波の周波数を電圧指令の周波数に基
づいて決定するものである。The invention according to claim 5 is the invention according to claims 1, 2, 3
Or in the control device for a power converter according to any one of 4, the frequency of the carrier is determined based on a frequency of a voltage command.
【００２７】[0027]
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。なお、以下の実施形態は本発明を５レベ
ルインバータに適用した場合のものであり、インバータ
の主回路は、図１１や図１９，図２２に示したごとく、
排他的にスイッチングする２個の半導体素子の組を１相
あたり４組持ち、１相あたり最大５個のレベルを持つ電
圧を出力可能な電力変換器である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In the following embodiment, the present invention is applied to a five-level inverter, and the main circuit of the inverter is, as shown in FIG. 11, FIG. 19, and FIG.
It is a power converter that has four sets of two semiconductor elements that are exclusively switched per phase and can output a voltage having a maximum of five levels per phase.
【００２８】まず、図１は本発明の第１実施形態を示す
１相分の制御ブロック図である。この実施形態は請求項
１の発明の実施形態に相当する。図１において、１は変
調率指令λ＊及び電圧位相指令θ＊に基づき第１の電圧
指令Ｖ＊を演算する電圧指令演算回路、３はバイアスＢ
を発生するバイアス発生回路、４１は第１の電圧指令Ｖ
＊に対してバイアスＢを加算または減算するバイアス加
減算部、５１はバイアス加減算部４１の出力に基づいて
第２〜第５の電圧指令を演算する電圧指令演算部、１０
は単一の搬送波（三角波）TRIを生成する搬送波発生回
路、６１は電圧指令演算部５１から出力される第２〜第
５の電圧指令と搬送波TRIとを比較して４個のＰＷＭ信
号を演算するＰＷＭ演算部である。なお、これらの４個
のＰＷＭ信号は、たとえば図１７に示したごとく、４個
の半導体素子に与えられるとともに反転回路を介して他
の排他的に動作する４個の半導体素子に与えられる。つ
まり、ＰＷＭ演算部６３から出力される４個のＰＷＭ信
号から、互いに排他的に動作する全８個の半導体素子に
対するＰＷＭ信号が生成される。FIG. 1 is a control block diagram of one phase showing a first embodiment of the present invention. This embodiment corresponds to the first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a voltage command calculation circuit that calculates a first voltage command V * based on a modulation rate command λ * and a voltage phase command θ * , and 3 denotes a bias B.
, A bias generation circuit 41 for generating a first voltage command V
And a bias addition / subtraction unit 51 for adding or subtracting the bias B to the * , and a voltage command calculation unit 10 for calculating the second to fifth voltage commands based on the output of the bias addition / subtraction unit 41.
Is a carrier generation circuit that generates a single carrier (triangular wave) TRI, 61 is a comparator for calculating four PWM signals by comparing the second to fifth voltage commands output from the voltage command calculator 51 with the carrier TRI. This is a PWM operation unit. These four PWM signals are applied to four semiconductor elements, for example, as shown in FIG. 17, and to the other four exclusively operating semiconductor elements via an inverting circuit. That is, from the four PWM signals output from the PWM operation unit 63, PWM signals for all eight semiconductor elements that operate exclusively from each other are generated.
【００２９】次に、本実施形態の動作を説明する。電圧
指令を正弦波とすると、前述のように電圧指令演算回路
１の入出力関係は数式（１）のようになる。第１の電圧
指令Ｖ＊の変調率指令λ＊が１．０以下のように電圧が
比較的低い領域では、図７に示すような動作となる。こ
のとき、電圧指令Ｖ＊は正側半周期と負側半周期とを分
割して考える。Next, the operation of this embodiment will be described. Assuming that the voltage command is a sine wave, the input / output relationship of the voltage command calculation circuit 1 is as shown in Expression (1) as described above. In a region where the voltage is relatively low such that the modulation rate command λ * of the first voltage command V * is 1.0 or less, the operation as shown in FIG. 7 is performed. At this time, the voltage command V * is divided into a positive half cycle and a negative half cycle.
【００３０】第１の電圧指令Ｖ＊の位相が０°≦θ＊＜
１８０°の時、電圧指令Ｖ＊にバイアスＢを加算した結
果は全領域で搬送波としての三角波の振幅を越える。こ
の状態のままでは正側の出力電圧が不足するので、三角
波の振幅に対する超過分を、もう一方のバイアスを減算
して得た電圧指令に加えて補正する。同様に、電圧指令
Ｖ＊の位相が１８０°≦θ＊＜３６０°の時、電圧指令
Ｖ＊からバイアスＢを減算した結果は全領域で三角波の
振幅を越える。この状態のままでは負側の出力電圧が不
足するので、三角波の振幅に対する超過分を、もう一方
のバイアスを加算して得た電圧指令に加えて補正する。
このような処理の結果、得られる２個の電圧指令を数式
で示すと、数式（６）、数式（７）のようになる。The phase of the first voltage command V * is 0 ° ≦ θ * <
At 180 °, the result of adding the bias B to the voltage command V * exceeds the amplitude of the triangular wave as a carrier in all regions. In this state, the output voltage on the positive side is insufficient, so the excess of the amplitude of the triangular wave is corrected by adding it to the voltage command obtained by subtracting the other bias. Similarly, when the phase of the voltage command V * is 180 ° ≦ θ * <360 °, the result of subtracting the bias B from the voltage command V * exceeds the amplitude of the triangular wave in all regions. In this state, the output voltage on the negative side is insufficient, so that the excess of the amplitude of the triangular wave is corrected by adding it to the voltage command obtained by adding the other bias.
When the two voltage commands obtained as a result of such processing are expressed by mathematical expressions, they are expressed by Expressions (6) and (7).
【００３１】 Ｖ１＝２λ＊・sinθ＊−１．０ （０°≦θ＊＜１８０°）， Ｖ１＝０ （１８０°≦θ＊＜３６０°） ---------- （６） Ｖ２＝０ （０°≦θ＊＜１８０°）， Ｖ２＝２λ＊・sinθ＊＋１．０ （１８０°≦θ＊＜３６０°） ---------- （７）V1 = 2λ * · sinθ * −1.0 (0 ° ≦ θ * <180 °), V1 = 0 (180 ° ≦ θ * <360 °) ---------- (6 ) V2 = 0 (0 ° ≦ θ * <180 °), V2 = 2λ * · sinθ * + 1.0 (180 ° ≦ θ * <360 °) ---------- (7)
【００３２】上記Ｖ１，Ｖ２はいずれも三角波の正側及
び負側を越えることがないので、残りの２個の電圧指令
Ｖ３，Ｖ４はそれぞれ数式（８）、数式（９）とする。 Ｖ３＝−１．０ （０°≦θ＊＜３６０°）---------- （８） Ｖ４＝１．０ （０°≦θ＊＜３６０°）---------- （９）Since both V1 and V2 do not exceed the positive side and the negative side of the triangular wave, the remaining two voltage commands V3 and V4 are represented by equations (8) and (9), respectively. V3 = -1.0 (0 ° ≦ θ * <360 °) ---------- (8) V4 = 1.0 (0 ° ≦ θ * <360 °) ------ ---- (9)
【００３３】上記において、Ｖ１〜Ｖ４は請求項１にお
ける第２〜第５の電圧指令に相当し、図１の電圧指令演
算部５１は数式（６）〜数式（９）の演算を行う。In the above description, V1 to V4 correspond to the second to fifth voltage commands in claim 1, and the voltage command calculation unit 51 in FIG. 1 performs the calculations of equations (6) to (9).
【００３４】第１の電圧指令Ｖ＊の変調率指令λ＊が
１．０以上の時は、図８に示すような動作となる。この
ときは電圧指令の振幅が大きいので、Ｖ１，Ｖ２はそれ
ぞれ９０°及び１８０°の位相を中心として三角波の振
幅を越えて変化するようになる。先の説明のように電圧
指令が三角波を越えるとそのままでは出力電圧が不足す
るので、Ｖ１が三角波の正側の振幅を越える場合はその
超過分をＶ３とする。同様に、Ｖ２が三角波の負側の振
幅を越える場合はその超過分をＶ４とする。このような
処理によって電圧指令演算部５１により演算された電圧
指令は、以下の数式（１０）〜数式（１３）となる。な
お、図８では説明のためにＶ１が三角波の振幅を越える
領域をθ１〜θ２、Ｖ２が三角波の振幅を越える領域
をθ３〜θ４としている。When the modulation rate command λ * of the first voltage command V * is 1.0 or more, the operation is as shown in FIG. At this time, since the amplitude of the voltage command is large, V1 and V2 change over the amplitude of the triangular wave with the phases of 90 ° and 180 ° as the centers. As described above, if the voltage command exceeds the triangular wave, the output voltage will be insufficient as it is. If V1 exceeds the positive-side amplitude of the triangular wave, the excess is defined as V3. Similarly, when V2 exceeds the negative amplitude of the triangular wave, the excess is defined as V4. The voltage command calculated by the voltage command calculation unit 51 by such processing is represented by the following equations (10) to (13). In FIG. 8, for the sake of explanation, an area where V1 exceeds the amplitude of the triangular wave is defined as θ1 to θ2, and an area where V2 exceeds the amplitude of the triangle wave is defined as θ3 to θ4.
【００３５】 Ｖ１＝２λ＊・sinθ＊−１．０ （０°≦θ＊＜θ１）， Ｖ１＝１．０ （θ１≦θ＊＜θ２）， Ｖ１＝２λ＊・sinθ＊−１．０ （θ２≦θ＊＜１８０°）， Ｖ１＝−１．０ （１８０°≦θ＊＜３６０°） ---------- （１０）V1 = 2λ * · sinθ * −1.0 (0 ° ≦ θ * <θ1), V1 = 1.0 (θ1 ≦ θ * <θ2), V1 = 2λ * · sinθ * −1.0 ( θ2 ≦ θ * <180 °), V1 = −1.0 (180 ° ≦ θ * <360 °) ---------- (10)
【００３６】 Ｖ２＝１．０ （０°≦θ＊＜１８０°）， Ｖ２＝２λ＊・sinθ＊＋１．０ （１８０°≦θ＊＜θ３）， Ｖ２＝−１．０ （θ３≦θ＊＜θ４）， Ｖ２＝２λ＊・sinθ＊＋１．０ （θ４≦θ＊＜３６０°） ---------- （１1）V2 = 1.0 (0 ° ≦ θ * <180 °), V2 = 2λ * · sinθ * + 1.0 (180 ° ≦ θ * <θ3), V2 = −1.0 (θ3 ≦ θ * <Θ4), V2 = 2λ * · sinθ * + 1.0 (θ4 ≦ θ * <360 °) ---------- (11)
【００３７】 Ｖ３＝−１．０ （０°≦θ＊＜θ１）， Ｖ３＝２λ＊・sinθ＊−２．０ （θ１≦θ＊＜θ２）， Ｖ３＝−１．０ （θ２≦θ＊＜３６０°） ---------- （１２）V3 = −1.0 (0 ° ≦ θ * <θ1), V3 = 2λ * · sinθ * −2.0 (θ1 ≦ θ * <θ2), V3 = −1.0 (θ2 ≦ θ *) <360 °) ---------- (12)
【００３８】 Ｖ４＝１．０ （０°≦θ＊＜θ３）， Ｖ４＝２λ＊・sinθ＊＋２．０ （θ３≦θ＊＜θ４）， Ｖ４＝１．０ （θ４≦θ＊＜３６０°） ---------- （１３）V4 = 1.0 (0 ° ≦ θ * <θ3), V4 = 2λ * · sinθ * + 2.0 (θ3 ≦ θ * <θ4), V4 = 1.0 (θ4 ≦ θ * <360 °) ) ---------- (13)
【００３９】以上のように電圧指令Ｖ１〜Ｖ４が決定さ
れると、それらは図１のＰＷＭ演算部６１により搬送波
TRIと比較され、電圧指令Ｖ１〜Ｖ４と搬送波TRIとの大
小関係に応じた図９の状態１〜５の選択により１相分の
出力電圧が図９のように決定される。ここで決定された
出力電圧（状態）を実現するように、各相主回路ごとに
電圧指令に対応したスイッチング状態が実現され、図７
や図８に示すＲ相電圧ＶＲが出力される。When the voltage commands V1 to V4 are determined as described above, they are transmitted to the carrier wave by the PWM operation unit 61 in FIG.
Compared with TRI, the output voltage for one phase is determined as shown in FIG. 9 by selecting the states 1 to 5 in FIG. 9 according to the magnitude relationship between the voltage commands V1 to V4 and the carrier wave TRI. The switching state corresponding to the voltage command is realized for each phase main circuit so as to realize the output voltage (state) determined here.
And R-phase voltage V R as shown in FIG. 8 is outputted.
【００４０】なお、図７，図８において、電圧指令Ｖ１
〜Ｖ４の値が三角波のピークと一致する箇所は、電圧指
令の連続性を明確にするために、各電圧指令波形が重な
らないように意図的に位置を移動して図示してある。In FIGS. 7 and 8, the voltage command V1
In order to clarify the continuity of the voltage command, the position where the value of .about.V4 coincides with the peak of the triangular wave is intentionally moved so that the voltage command waveforms do not overlap.
【００４１】次に、図２は本発明の第２実施形態を示す
１相分の制御ブロック図であり、請求項２の発明の実施
形態に相当する。この実施形態は、変調率指令λ＊の大
きさに応じてバイアスＢの大きさを切り替えるバイアス
発生回路４を備えており、その他の構成は図１と同一で
ある。Next, FIG. 2 is a control block diagram of one phase showing a second embodiment of the present invention, and corresponds to the second embodiment of the present invention. This embodiment includes a bias generation circuit 4 for switching the magnitude of the bias B according to the magnitude of the modulation rate command λ * , and the other configuration is the same as that of FIG.
【００４２】基本的な動作としては、零電圧を含むよう
な変調率が小さい領域ではバイアスをＢ＝０．５のよう
に設定し、変調率が大きい領域ではバイアスをＢ＝１．
０のように設定する。ここで、バイアスの切替基準とな
る変調率の大きさは、たとえば搬送波の振幅の１／４程
度とすればよい。これは、図６のようなＢ＝０．５の状
態において、バイアスＢを加減算した後の電圧指令が三
角波の振幅を越えないようにするためである。バイアス
発生回路４の動作は、数式（１４）のようになる。 Ｂ＝０．５ （λ＊＜０．５）， Ｂ＝１．０ （λ＊≧０．５） ---------- （１４）As a basic operation, the bias is set to B = 0.5 in a region where the modulation rate is small such that the voltage includes zero voltage, and the bias is set to B = 1.
Set as 0. Here, the magnitude of the modulation rate serving as the bias switching reference may be, for example, about １ ／ of the carrier wave amplitude. This is to prevent the voltage command after adding or subtracting the bias B from exceeding the amplitude of the triangular wave in the state of B = 0.5 as shown in FIG. The operation of the bias generation circuit 4 is as shown in Expression (14). B = 0.5 (λ * <0.5), B = 1.0 (λ * ≧ 0.5) ---------- (14)
【００４３】変調率指令λ＊が０．５以下の時は、図６
に示すようにＶ１，Ｖ２のいずれも全位相領域で三角波
の振幅を越えて変化することはない。電圧指令Ｖ１，Ｖ
２は第１の電圧指令にそのままバイアスＢを加減算した
ものとなる。すなわち、Ｖ１，Ｖ２は数式（１５）、数
式（１６）に示すとおりである。 Ｖ１＝λ＊・sinθ＊−０．５ （０°≦θ＊＜３６０°） ---------- （１５） Ｖ２＝λ＊・sinθ＊＋０．５ （０°≦θ＊＜３６０°） ---------- （１６）When the modulation ratio command λ * is 0.5 or less, FIG.
As shown in (1), neither V1 nor V2 changes over the amplitude of the triangular wave in the entire phase region. Voltage commands V1, V
2 is obtained by adding and subtracting the bias B to the first voltage command as it is. That is, V1 and V2 are as shown in Expressions (15) and (16). V1 = λ * · sinθ * −0.5 (0 ° ≦ θ * <360 °) ---------- (15) V2 = λ * · sinθ * + 0.5 (0 ° ≦ θ * <360 °) ---------- (16)
【００４４】ここで、Ｖ３，Ｖ４はそれぞれ数式
（８）、数式（９）と同様に数式（１７）、数式（１
８）で表される。 Ｖ３＝−１．０ （０°≦θ＊＜３６０°）---------- （１７） Ｖ４＝１．０ （０°≦θ＊＜３６０°）---------- （１８）Here, V3 and V4 are the same as in equations (8) and (9), respectively, in equations (17) and (1).
8). V3 = −1.0 (0 ° ≦ θ * <360 °) ---------- (17) V4 = 1.0 (0 ° ≦ θ * <360 °) ------ ---- (18)
【００４５】変調率指令λ＊が０．５を越える時はＢ＝
１．０となり、たとえば電圧指令Ｖ１は数式１０とな
る。このときの動作は第１実施形態で説明した図７、図
８と同一であるため、説明を省略する。When the modulation rate command λ * exceeds 0.5, B =
1.0, for example, the voltage command V1 is represented by Expression 10. The operation at this time is the same as that in FIGS. 7 and 8 described in the first embodiment, and thus the description is omitted.
【００４６】図３は本発明の第３実施形態を示す１相分
の制御ブロック図であり、請求項３の発明の実施形態に
相当する。この実施形態は、インバータの周波数指令
（電圧指令の周波数）ｆｉｎｖ ＊の大きさに応じてバイ
アスＢの大きさを切り替えるバイアス発生回路５を備え
ており、その他の構成は図１と同一である。FIG. 3 is a control block diagram of one phase showing a third embodiment of the present invention, and corresponds to the third embodiment of the present invention. This embodiment includes a bias generation circuit 5 that switches the magnitude of a bias B in accordance with the magnitude of a frequency command (frequency of a voltage command) f inv * of the inverter, and the other configuration is the same as that of FIG. .
【００４７】一般に、電動機のように可変電圧可変周波
数の負荷では、周波数が低い領域では出力電圧が低く、
周波数が高くなるにつれて出力電圧が徐々に上昇する。
このときの周波数と電圧とは比例関係にあると考えてよ
い。このような場合のバイアス発生回路５の動作は、周
波数指令ｆｉｎｖ ＊が低い領域では出力電圧が小さいた
めバイアスをＢ＝０．５とし、零電圧を含む微少な電圧
制御を可能にする。次に、周波数指令ｆｉｎｖ ＊が高く
なるとバイアスをＢ＝１．０とする。ここで、バイアス
の切替基準となる周波数の大きさｆｍは、たとえば運転
周波数の最大値に対して１／２以下の適当な値とすれば
よい。このときのバイアスＢは数式１９によって表され
る。 Ｂ＝０．５ （ｆｉｎｖ ＊＜ｆｍ）， Ｂ＝１．０ （ｆｉｎｖ ＊≧ｆｍ） ---------- （１９） なお、バイアスの決定以外の動作は、第２実施形態と同
一である。In general, a load having a variable voltage and a variable frequency, such as an electric motor, has a low output voltage in a low frequency range.
The output voltage gradually increases as the frequency increases.
At this time, the frequency and the voltage may be considered to be in a proportional relationship. In such a case, the operation of the bias generation circuit 5 sets the bias to B = 0.5 because the output voltage is small in a region where the frequency command f inv * is low, and enables minute voltage control including zero voltage. Next, when the frequency command finv * increases, the bias is set to B = 1.0. The size f m a frequency that is a switching reference of the bias may be set to 1/2 or less of the appropriate value for the maximum value of, for example, the operating frequency. The bias B at this time is expressed by Expression 19. B = 0.5 (f inv * < f m), B = 1.0 (f inv * ≧ f m) ---------- (19) Note that the operations other than the determination of the bias, This is the same as the second embodiment.
【００４８】図４は本発明の第４実施形態を示す１相分
の制御ブロック図であり、請求項４の発明の実施形態に
相当する。この実施形態は、バイアス発生回路６が第２
実施形態のバイアス発生回路４と第３実施形態のバイア
ス発生回路５の機能を併せ持っており、変調率指令λ＊
やインバータの周波数指令ｆｉｎｖ ＊の大きさに応じて
バイアスＢの大きさを切り替え可能となっている。その
他の動作は第２，第３実施形態と同一である。FIG. 4 is a control block diagram of one phase showing a fourth embodiment of the present invention, and corresponds to the fourth embodiment of the present invention. In this embodiment, the bias generation circuit 6
It has the function of the bias generation circuit 4 of the embodiment and the function of the bias generation circuit 5 of the third embodiment, and the modulation rate command λ *
And the magnitude of the bias B can be switched according to the magnitude of the frequency command finv * of the inverter. Other operations are the same as those of the second and third embodiments.
【００４９】図５は本発明の第５実施形態を示す１相分
の制御ブロック図であり、請求項５の発明の実施形態に
相当する。この実施形態は、搬送波発生回路１１がイン
バータの周波数指令ｆｉｎｖ ＊の大きさに応じて搬送波
の周波数を演算する機能を有する以外は、第１実施形態
と同一の構成である。FIG. 5 is a control block diagram for one phase showing a fifth embodiment of the present invention, and corresponds to the fifth embodiment of the present invention. This embodiment has the same configuration as that of the first embodiment, except that the carrier generation circuit 11 has a function of calculating the frequency of the carrier according to the magnitude of the frequency command f inv * of the inverter.
【００５０】一般に、出力電圧の大きさ及び周波数を可
変とするインバータでは、出力電圧が低くしかも周波数
が直流（周波数零）を含む低周波数領域から、出力電圧
が高く商用周波数を超える高周波数領域まで、インバー
タの出力電圧の大きさ及び周波数を連続的に制御しなけ
ればならない。このためには、出力周波数の低周波領域
では搬送波の周波数を一定として周波数指令（電圧指令
の周波数）のみを変化させる非同期式ＰＷＭとし、高周
波領域では周波数指令と搬送波周波数との比率を数式
（２０）のように一定とする同期式ＰＷＭが採用され
る。 ｆｃ＝ＮＮ・ｆｉｎｖ ＊ -------- （２０） なお、数式（２０）における各値は次のとおりである。 ｆｃ：搬送波周波数 ｆｉｎｖ ＊：周波数指令 ＮＮ：周波数指令と搬送波周波数との比率（変調比）In general, in an inverter in which the magnitude and frequency of the output voltage are variable, the output voltage is low and the frequency ranges from a low frequency range including DC (zero frequency) to a high output voltage range and a high frequency range exceeding the commercial frequency. , The magnitude and frequency of the output voltage of the inverter must be continuously controlled. For this purpose, in the low frequency region of the output frequency, an asynchronous PWM is used in which only the frequency command (frequency of the voltage command) is changed while the frequency of the carrier is kept constant, and in the high frequency region, the ratio between the frequency command and the carrier frequency is expressed by the formula (20). ), A synchronous PWM is used. f c = NN · f inv * --- (20) In addition, each value in Formula (20) is as follows. f c: carrier frequency f inv *: Frequency reference NN: the ratio of the frequency reference and the carrier frequency (modulation ratio)
【００５１】このため、第５実施形態では搬送波発生回
路１１により、周波数指令ｆｉｎｖ ＊を予め設定した切
替周波数ｆasytosyと比較し、数式（２１）に従って搬
送波周波数ｆｃを決定するようにした。数式（２１）に
おいて、ｆcasy は定数である。なお、切替周波数ｆ
asytosyは搬送波周波数ｆｃの１０分の１程度に設定す
れば良い。 ｆｃ＝ｆcasy （ｆｉｎｖ ＊＜ｆasytosy）， ｆｃ＝ＮＮ・ｆｉｎｖ ＊ （ｆｉｎｖ ＊≧ｆasytosy） -------- （２１） このようにして決定された周波数ｆｃを持つ搬送波TRI
がＰＷＭ演算部６１に入力され、電圧指令Ｖ１〜Ｖ４と
の比較に用いられる。For this reason, in the fifth embodiment, the carrier generation
The frequency command finv *Is set to the preset
Replacement frequency fasytosy, And carried according to equation (21).
Transmission frequency fcWas decided. In equation (21)
And fcasy Is a constant. The switching frequency f
asytosyIs the carrier frequency fcSet to about 1/10 of
Just do it. fc= Fcasy (Finv *<Fasytosy), Fc= NN · finv * (Finv *≧ fasytosy) -------- (21) Frequency f determined in this waycCarrier TRI with
Are input to the PWM calculation unit 61, and the voltage commands V1 to V4 and
Used for comparison.
【００５２】上述した第５実施形態の搬送波発生回路１
１は、第１〜第４実施形態における搬送波発生回路１０
に置き換えることも可能である。The carrier generation circuit 1 of the fifth embodiment described above.
1 is a carrier wave generating circuit 10 according to the first to fourth embodiments.
It is also possible to replace with.
【００５３】なお、上記各実施形態では本発明を５レベ
ルインバータに適用した場合を説明したが、本発明は７
レベル以上の奇数レベルインバータ全般に適用可能であ
る。In each of the above embodiments, the case where the present invention is applied to a five-level inverter has been described.
The present invention can be applied to all odd-level inverters having a higher level.
【００５４】[0054]
【発明の効果】以上述べたように本発明によれば、マル
チレベルインバータのＰＷＭ演算方法において、第１の
電圧指令から出力電圧の最大レベル数に応じた複数の電
圧指令を生成し、これらを単一の搬送波と比較するた
め、搬送波を多数使用する従来技術に比べてデータ量や
演算量を減らし、制御装置の性能低下を防ぐことができ
る。また、零電圧を含む微小な電圧を出力できるように
電圧指令に対するバイアスを変調率指令や周波数指令に
応じて切り替えるようにしたため、負荷が必要とする電
圧の全領域で出力電圧を連続的に制御することができ
る。また、本発明は特定の主回路構成だけでなく様々な
構成のマルチレベルインバータに共通して適用可能であ
る。As described above, according to the present invention, in the PWM operation method of the multilevel inverter, a plurality of voltage commands corresponding to the maximum number of output voltages are generated from the first voltage command, and these are generated. Since the comparison is made with a single carrier, the amount of data and the amount of calculation can be reduced as compared with the related art using a large number of carriers, and the performance of the control device can be prevented from deteriorating. In addition, since the bias for the voltage command is switched according to the modulation rate command and the frequency command so that a very small voltage including zero voltage can be output, the output voltage is continuously controlled in the entire range of the voltage required by the load. can do. Further, the present invention is applicable not only to a specific main circuit configuration but also to multi-level inverters having various configurations.
【図１】本発明の第１実施形態を示す制御ブロック図で
ある。FIG. 1 is a control block diagram showing a first embodiment of the present invention.
【図２】本発明の第２実施形態を示す制御ブロック図で
ある。FIG. 2 is a control block diagram showing a second embodiment of the present invention.
【図３】本発明の第３実施形態を示す制御ブロック図で
ある。FIG. 3 is a control block diagram showing a third embodiment of the present invention.
【図４】本発明の第４実施形態を示す制御ブロック図で
ある。FIG. 4 is a control block diagram showing a fourth embodiment of the present invention.
【図５】本発明の第５実施形態を示す制御ブロック図で
ある。FIG. 5 is a control block diagram showing a fifth embodiment of the present invention.
【図６】本発明の実施形態の動作を示す波形図である。FIG. 6 is a waveform chart showing the operation of the embodiment of the present invention.
【図７】本発明の実施形態の動作を示す波形図である。FIG. 7 is a waveform chart showing the operation of the embodiment of the present invention.
【図８】本発明の実施形態の動作を示す波形図である。FIG. 8 is a waveform chart showing the operation of the embodiment of the present invention.
【図９】本発明の実施形態におけるＰＷＭ演算と出力電
圧との対応関係を示す図である。FIG. 9 is a diagram illustrating a correspondence relationship between a PWM operation and an output voltage according to the embodiment of the present invention.
【図１０】公知文献１におけるマルチレベルインバータ
の主回路構成図である。FIG. 10 is a configuration diagram of a main circuit of a multi-level inverter in the known document 1.
【図１１】公知文献１に基づく５レベルインバータの主
回路構成図である。FIG. 11 is a configuration diagram of a main circuit of a 5-level inverter based on the known document 1.
【図１２】公知文献１に基づく５レベルインバータの１
相分のスイッチング状態と出力電圧との対応関係を示す
図である。FIG. 12 shows a 5-level inverter 1 based on the known document 1.
It is a figure which shows the correspondence of the switching state of a phase and output voltage.
【図１３】公知文献２における５レベルインバータのＰ
ＷＭ演算方法を示す波形図と出力電圧波形図である。FIG. 13 shows P of a five-level inverter in the known document 2.
It is a waveform diagram and an output voltage waveform diagram showing a WM calculation method.
【図１４】公知文献２におけるＰＷＭ演算方法を示す波
形図である。FIG. 14 is a waveform chart showing a PWM calculation method in the known document 2.
【図１５】公知文献２における基準搬送波の説明図であ
る。FIG. 15 is an explanatory diagram of a reference carrier in the known document 2.
【図１６】公知文献２におけるＰＷＭ演算と出力電圧と
の対応関係を示す図である。FIG. 16 is a diagram showing a correspondence relationship between a PWM operation and an output voltage in the known document 2.
【図１７】ＰＷＭ信号の分配方法を示す図である。FIG. 17 is a diagram illustrating a distribution method of a PWM signal.
【図１８】公知文献３におけるマルチレベルインバータ
の主回路構成図である。FIG. 18 is a configuration diagram of a main circuit of a multi-level inverter in the known document 3.
【図１９】従来技術の５レベルインバータの主回路構成
図である。FIG. 19 is a main circuit configuration diagram of a conventional five-level inverter.
【図２０】図１９におけるスイッチング状態を示す図で
ある。FIG. 20 is a diagram showing a switching state in FIG. 19;
【図２１】図１９におけるＰＷＭ信号の分配方法を示す
図である。FIG. 21 is a diagram illustrating a method of distributing a PWM signal in FIG. 19;
【図２２】公知文献４等におけるマルチレベルインバー
タの主回路構成図である。FIG. 22 is a configuration diagram of a main circuit of a multilevel inverter disclosed in a known document 4 and the like.
【図２３】図２２におけるスイッチング状態を示す図で
ある。FIG. 23 is a diagram showing a switching state in FIG. 22;
１ 電圧指令演算回路 ３，４，５，６ バイアス発生回路 １０，１１ 搬送波発生回路 ４１ バイアス加減算部 ５１ 電圧指令演算部 ６１ ＰＷＭ演算部 DESCRIPTION OF SYMBOLS 1 Voltage command calculation circuit 3, 4, 5, 6 Bias generation circuit 10, 11 Carrier wave generation circuit 41 Bias addition / subtraction unit 51 Voltage command calculation unit 61 PWM calculation unit
Claims (5)
個の半導体素子を主回路１相につきｎ（ｎは４以上の偶
数）組備え、これらｎ組の半導体素子のスイッチング状
態の組合せにより１相当たり最大（ｎ＋１）個の電位を
出力可能な電力変換器の制御装置において、 第１の電圧指令を発生する手段と、 第１の電圧指令に対するバイアスを発生する手段と、 第１の電圧指令に前記バイアスを加減算して得た量に基
づいて第２〜第（ｎ＋１）の電圧指令を演算する手段
と、 搬送波を発生する手段と、 第２〜第（ｎ＋１）の電圧指令と前記搬送波とに基づい
て前記ｎ組の半導体素子のスイッチング信号を生成する
手段と、 を備えたことを特徴とする電力変換器の制御装置。1. A switching operation that exclusively performs a switching operation.
A power converter capable of providing a maximum of (n + 1) potentials per phase by combining n (n is an even number of 4 or more) sets of one semiconductor element per phase of the main circuit by combining the switching states of these n sets of semiconductor elements. A controller for generating a first voltage command; a means for generating a bias with respect to the first voltage command; and a second voltage command based on an amount obtained by adding and subtracting the bias to and from the first voltage command. Means for calculating a (n + 1) th voltage command; means for generating a carrier wave; and generating switching signals for the n sets of semiconductor elements based on the second to (n + 1) th voltage commands and the carrier wave. A control device for a power converter, comprising:
おいて、 前記バイアスを変調率に基づいて決定することを特徴と
する電力変換器の制御装置。2. The control device for a power converter according to claim 1, wherein the bias is determined based on a modulation factor.
おいて、 前記バイアスを電圧指令の周波数に基づいて決定するこ
とを特徴とする電力変換器の制御装置。3. The control device for a power converter according to claim 1, wherein the bias is determined based on a frequency of a voltage command.
おいて、 前記バイアスを変調率と電圧指令の周波数指令とに基づ
いて決定することを特徴とする電力変換器の制御装置。4. The control device for a power converter according to claim 1, wherein the bias is determined based on a modulation rate and a frequency command of a voltage command.
に記載した電力変換器の制御装置において、 前記搬送波の周波数を電圧指令の周波数に基づいて決定
することを特徴とする電力変換器の制御装置。5. The power converter control device according to claim 1, wherein the frequency of the carrier is determined based on a frequency of a voltage command. Converter control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239627A JP4096501B2 (en) | 2000-08-08 | 2000-08-08 | Control device for power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239627A JP4096501B2 (en) | 2000-08-08 | 2000-08-08 | Control device for power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058256A true JP2002058256A (en) | 2002-02-22 |
| JP4096501B2 JP4096501B2 (en) | 2008-06-04 |
Family
ID=18731134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239627A Expired - Lifetime JP4096501B2 (en) | 2000-08-08 | 2000-08-08 | Control device for power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096501B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014532A (en) * | 2004-06-28 | 2006-01-12 | Toshiba Mitsubishi-Electric Industrial System Corp | Three-level power converting device |
| JP2007312451A (en) * | 2006-05-16 | 2007-11-29 | Fuji Electric Systems Co Ltd | Multilevel converter and control method therefor |
| CN102761288A (en) * | 2011-04-28 | 2012-10-31 | 株式会社日立制作所 | Power conversion device |
| US11973437B2 (en) | 2020-03-30 | 2024-04-30 | Mitsubishi Electric Corporation | Power conversion device |
-
2000
- 2000-08-08 JP JP2000239627A patent/JP4096501B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014532A (en) * | 2004-06-28 | 2006-01-12 | Toshiba Mitsubishi-Electric Industrial System Corp | Three-level power converting device |
| JP2007312451A (en) * | 2006-05-16 | 2007-11-29 | Fuji Electric Systems Co Ltd | Multilevel converter and control method therefor |
| CN102761288A (en) * | 2011-04-28 | 2012-10-31 | 株式会社日立制作所 | Power conversion device |
| JP2012235600A (en) * | 2011-04-28 | 2012-11-29 | Hitachi Ltd | Power conversion apparatus |
| US11973437B2 (en) | 2020-03-30 | 2024-04-30 | Mitsubishi Electric Corporation | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4096501B2 (en) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016158A (en) | Parallel multi-inverter system and motor drive system using the same | |
| US6594164B2 (en) | PWM controlled power conversion device | |
| JP6610804B2 (en) | Inverter control method, control device, and inverter | |
| EP2876793A1 (en) | Method and arrangement for reducing current stress in intermediate circuit of three-level inverter | |
| JP3856689B2 (en) | Neutral point clamp type power converter controller | |
| JPWO2021130911A1 (en) | Power converter | |
| JP2006238630A (en) | Power conversion device | |
| US11646676B2 (en) | Method and apparatus for generating a three-phase voltage | |
| JP4096502B2 (en) | Multiple power converter control device | |
| CN110366814B (en) | Power supply control device, power conversion system, and power supply control method | |
| JP2002204579A (en) | Control method for inverter | |
| JP4096501B2 (en) | Control device for power converter | |
| JP2923727B2 (en) | Power converter | |
| JP7316259B2 (en) | Controller for three-level power converter | |
| JPH08107698A (en) | Space vector pwm control method | |
| JP2002058251A (en) | Control apparatus for power converter | |
| WO2018179234A1 (en) | H-bridge converter and power conditioner | |
| Han et al. | Dead-time effect compensation of a 5-level ANPC WBG inverter for high power density aviation applications | |
| JP7051600B2 (en) | Multi-stage transducer control device | |
| JP3409039B2 (en) | Control device for power converter | |
| JP4277360B2 (en) | 3-level inverter controller | |
| JPH1052062A (en) | Controller for three-level inverter | |
| JP7323499B2 (en) | Controller for three-level power converter | |
| JP2003180079A (en) | Neutral clamp type power converter | |
| WO2022208911A1 (en) | Power conversion device and motor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4096501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |