JP2002057126A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2002057126A JP2002057126A JP2000242816A JP2000242816A JP2002057126A JP 2002057126 A JP2002057126 A JP 2002057126A JP 2000242816 A JP2000242816 A JP 2000242816A JP 2000242816 A JP2000242816 A JP 2000242816A JP 2002057126 A JP2002057126 A JP 2002057126A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- wiring
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010949 copper Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 38
- 229910052802 copper Inorganic materials 0.000 claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- 239000002994 raw material Substances 0.000 claims description 13
- -1 copper organic compound Chemical class 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 1
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 115
- 239000012535 impurity Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYXHVRARDIDEHS-QGTKBVGQSA-N (1z,5z)-cycloocta-1,5-diene Chemical compound C\1C\C=C/CC\C=C/1 VYXHVRARDIDEHS-QGTKBVGQSA-N 0.000 description 2
- XNMQEEKYCVKGBD-UHFFFAOYSA-N 2-butyne Chemical compound CC#CC XNMQEEKYCVKGBD-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000005749 Copper compound Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- ZDWYFWIBTZJGOR-UHFFFAOYSA-N bis(trimethylsilyl)acetylene Chemical group C[Si](C)(C)C#C[Si](C)(C)C ZDWYFWIBTZJGOR-UHFFFAOYSA-N 0.000 description 2
- KDKYADYSIPSCCQ-UHFFFAOYSA-N but-1-yne Chemical compound CCC#C KDKYADYSIPSCCQ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001880 copper compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- FWDBOZPQNFPOLF-UHFFFAOYSA-N ethenyl(triethoxy)silane Chemical compound CCO[Si](OCC)(OCC)C=C FWDBOZPQNFPOLF-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 description 2
- HYWCXWRMUZYRPH-UHFFFAOYSA-N trimethyl(prop-2-enyl)silane Chemical compound C[Si](C)(C)CC=C HYWCXWRMUZYRPH-UHFFFAOYSA-N 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- PXNXMEXSPOKKSW-UHFFFAOYSA-N 1,1,1,5,5,5-hexafluoropentane-2,4-dione;dihydrate Chemical compound O.O.FC(F)(F)C(=O)CC(=O)C(F)(F)F PXNXMEXSPOKKSW-UHFFFAOYSA-N 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 密着力の高いＣｕ配線をＣＶＤを用いて形成
する半導体装置の製造方法を提供する。 【解決手段】 半導体装置の製造方法は、（ａ）配線用
凹部を備えた絶縁層を有する半導体基板を準備する工程
と、（ｂ）前記半導体基板にランプ光照射を行ない、前
記配線用凹部内を含む前記半導体基板表面に実質的に銅
から成る導電層を化学気相堆積で成膜する工程とを含
む。
する半導体装置の製造方法を提供する。 【解決手段】 半導体装置の製造方法は、（ａ）配線用
凹部を備えた絶縁層を有する半導体基板を準備する工程
と、（ｂ）前記半導体基板にランプ光照射を行ない、前
記配線用凹部内を含む前記半導体基板表面に実質的に銅
から成る導電層を化学気相堆積で成膜する工程とを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に銅配線を有する半導体装置お
よびその製造方法に関する。
その製造方法に関し、特に銅配線を有する半導体装置お
よびその製造方法に関する。
【０００２】なお、本明細書においては、銅または実質
的に銅から成る銅合金で形成された配線を銅配線と呼
ぶ。導配線は、銅配線と共にバリア層等を用いることを
妨げるものではない。
的に銅から成る銅合金で形成された配線を銅配線と呼
ぶ。導配線は、銅配線と共にバリア層等を用いることを
妨げるものではない。
【０００３】
【従来の技術】半導体集積回路に対する高集積化の要求
は強く、能動素子等の回路構成素子の微細化と共に配線
の微細化が要求されている。配線の微細化のために、従
来配線材料として用いられていたＡｌに代え、より低抵
抗でエレクトロマイグレーション（ＥＭ）に対し高い耐
性を有するＣｕの使用が注目されている。
は強く、能動素子等の回路構成素子の微細化と共に配線
の微細化が要求されている。配線の微細化のために、従
来配線材料として用いられていたＡｌに代え、より低抵
抗でエレクトロマイグレーション（ＥＭ）に対し高い耐
性を有するＣｕの使用が注目されている。
【０００４】Ｃｕは、微細加工が困難である。Ａｌ配線
のように、配線層を形成し、その上にレジスト等のマス
クを形成し、エッチングなどで微細加工を行なって配線
を得ることが難しい。代りに、絶縁層中に配線を形成す
るための溝を形成し、溝内にメッキ等によってＣｕ層を
埋めこみ、絶縁層上の余分のＣｕ層を化学機械研磨（Ｃ
ＭＰ）等により除去するダマシン工程が行なわれる。
のように、配線層を形成し、その上にレジスト等のマス
クを形成し、エッチングなどで微細加工を行なって配線
を得ることが難しい。代りに、絶縁層中に配線を形成す
るための溝を形成し、溝内にメッキ等によってＣｕ層を
埋めこみ、絶縁層上の余分のＣｕ層を化学機械研磨（Ｃ
ＭＰ）等により除去するダマシン工程が行なわれる。
【０００５】多層配線においては、配線レベル間を接続
するビア導電体が必要である。ビア導電体と配線とをそ
れぞれ別のダマシン工程で作成するシングルダマシン工
程と、ビア孔と配線用溝とを作成し、同時にビア導電体
と配線層とを形成するデュアルダマシン工程とが知られ
ている。工程の簡略化のためには、デュアルダマシン工
程が有利である。
するビア導電体が必要である。ビア導電体と配線とをそ
れぞれ別のダマシン工程で作成するシングルダマシン工
程と、ビア孔と配線用溝とを作成し、同時にビア導電体
と配線層とを形成するデュアルダマシン工程とが知られ
ている。工程の簡略化のためには、デュアルダマシン工
程が有利である。
【０００６】Ｃｕは絶縁層中へ拡散し、絶縁特性を低下
させる性質を有する。絶縁層中へのＣｕの拡散を防止す
るためには、バリア層を下地として形成することが望ま
れる。又、主配線層としてＣｕ層を形成するためには、
電解メッキが用いられることが多い。電解メッキを行な
うためには、導電性のシード層を形成することが望まれ
る。
させる性質を有する。絶縁層中へのＣｕの拡散を防止す
るためには、バリア層を下地として形成することが望ま
れる。又、主配線層としてＣｕ層を形成するためには、
電解メッキが用いられることが多い。電解メッキを行な
うためには、導電性のシード層を形成することが望まれ
る。
【０００７】従来、バリア層としてはＴａＮ、ＴｉＮな
どの金属窒化物層をスパッタリングで形成していた。こ
のバリア層は導電体であるが、この層をシード層とする
と抵抗が高く、電解メッキの効率は高くできない。そこ
で、シード層としてＣｕ層をスパッタリングで形成する
ことが行なわれている。
どの金属窒化物層をスパッタリングで形成していた。こ
のバリア層は導電体であるが、この層をシード層とする
と抵抗が高く、電解メッキの効率は高くできない。そこ
で、シード層としてＣｕ層をスパッタリングで形成する
ことが行なわれている。
【０００８】微細化が進行すると、ビア孔や配線用溝の
凹部のアスペクト比が高くなる傾向がある。アスペクト
比の高い凹部に均一に金属膜をスパッタリングで成膜す
ることは容易ではない。アスペクト比が高くなるほど、
凹部側面に均一な金属膜を成膜することが困難になる。
凹部のアスペクト比が高くなる傾向がある。アスペクト
比の高い凹部に均一に金属膜をスパッタリングで成膜す
ることは容易ではない。アスペクト比が高くなるほど、
凹部側面に均一な金属膜を成膜することが困難になる。
【０００９】アスペクト比の高い凹部にも均一な膜を形
成する方法として化学気相堆積（ＣＶＤ）が注目され
る。ＣＶＤで成膜することのできるバリア層としては、
ＴｉＮ層、ＷＮ層、ＺｒＮ層、ＴａＮ層等が考えられ
る。ＴｉＮ層、ＷＮ層、ＺｒＮ層のＣＶＤ成長は既に報
告されている。ＣＶＤで形成することのできるシード層
としてはトリメチルビニルシリル−へクサフルオロアセ
チルアセトネート銅Ｉ（Ｃｕ（ｈｆａｃ）ｔｍｖｓ）等
を原料としたＣｕ層が報告されている。
成する方法として化学気相堆積（ＣＶＤ）が注目され
る。ＣＶＤで成膜することのできるバリア層としては、
ＴｉＮ層、ＷＮ層、ＺｒＮ層、ＴａＮ層等が考えられ
る。ＴｉＮ層、ＷＮ層、ＺｒＮ層のＣＶＤ成長は既に報
告されている。ＣＶＤで形成することのできるシード層
としてはトリメチルビニルシリル−へクサフルオロアセ
チルアセトネート銅Ｉ（Ｃｕ（ｈｆａｃ）ｔｍｖｓ）等
を原料としたＣｕ層が報告されている。
【００１０】
【発明が解決しようとする課題】Ｃｕ配線のバリア層、
シード層をＣＶＤで形成することが望まれているが、こ
の技術はいまだ確立していない。
シード層をＣＶＤで形成することが望まれているが、こ
の技術はいまだ確立していない。
【００１１】本発明の目的は、微細化に適したＣｕ配線
の製造方法を提供することである。
の製造方法を提供することである。
【００１２】本発明の他の目的は、高純度のＣｕ配線を
ＣＶＤを用いて形成する半導体装置の製造方法を提供す
ることである。
ＣＶＤを用いて形成する半導体装置の製造方法を提供す
ることである。
【００１３】本発明の他の目的は、密着力の高いＣｕ配
線をＣＶＤを用いて形成する半導体装置の製造方法を提
供することである。
線をＣＶＤを用いて形成する半導体装置の製造方法を提
供することである。
【００１４】本発明の他の目的は、ＣＶＤで形成され、
剥がれの少ないＣｕ配線を有する半導体装置を提供する
ことである。
剥がれの少ないＣｕ配線を有する半導体装置を提供する
ことである。
【００１５】
【課題を解決するための手段】本発明の1観点によれ
ば、（ａ）配線用溝を備えた絶縁層を有する半導体基板
を準備する工程と、（Ｂ）前記半導体基板にランプ光照
射を行ない、前記配線用溝内に前記半導体基板表面に実
質的に銅から成る導電層を化学気相堆積で形成する工程
を含む半導体装置の製造方法が提供される。
ば、（ａ）配線用溝を備えた絶縁層を有する半導体基板
を準備する工程と、（Ｂ）前記半導体基板にランプ光照
射を行ない、前記配線用溝内に前記半導体基板表面に実
質的に銅から成る導電層を化学気相堆積で形成する工程
を含む半導体装置の製造方法が提供される。
【００１６】
【発明の実施の形態】本発明者らは、先ず、従来技術に
従ってバリア層、シード層をＣＶＤにより作成した。
従ってバリア層、シード層をＣＶＤにより作成した。
【００１７】図４（Ａ），（Ｂ）は、サンプル作成の主
要工程および作成したサンプルの特性を示す断面図およ
びグラフである。
要工程および作成したサンプルの特性を示す断面図およ
びグラフである。
【００１８】図４（Ａ）に示すように、表面上に、厚さ
約１０ｎｍのシリコン酸化膜１を形成したｐ型Ｓｉ基板
１０の上に厚さ約５０ｎｍのＴｉＮバイア層２、厚さ２
５０〜３００ｎｍのＣｕ層３をＣＶＤを用いて成膜し
た。
約１０ｎｍのシリコン酸化膜１を形成したｐ型Ｓｉ基板
１０の上に厚さ約５０ｎｍのＴｉＮバイア層２、厚さ２
５０〜３００ｎｍのＣｕ層３をＣＶＤを用いて成膜し
た。
【００１９】ＣＶＤにおいては、図４（Ａ）に示すよう
に、抵抗ヒータＲＨを有する抵抗加熱ＣＶＤ装置を用
い、窒化アルミニウムからなるサセプタＳＡの上にシリ
コン基板１０を載置して行なった。
に、抵抗ヒータＲＨを有する抵抗加熱ＣＶＤ装置を用
い、窒化アルミニウムからなるサセプタＳＡの上にシリ
コン基板１０を載置して行なった。
【００２０】ＴｉＮのソース材料としてはＴｉ［Ｎ（Ｃ
Ｈ3）2］4（ＴＤＭＡＴ）、Ｔｉ［Ｎ（Ｃ2Ｈ5）］4（Ｔ
ＤＥＡＴ）等を用いた。なお、窒素量の調整のためにア
ンモニアの添加も試みた。Ｃｕのソース材料としては、
トリメチルビニルシリルーへクサフルオロアセチルアセ
トネート銅Ｉ（Ｃｕ（ｈｆａｃ）ｔｍｖｓ）を用いた。
なお、反応調整剤としてトリメチルビニルシラン（ｔｍ
ｖｓ）、ヘクサフルオロアセチルアセトン２水和物（Ｈ
ｈｆａｃ・２Ｈ2Ｏ、ＨＤＨ）を添加した。
Ｈ3）2］4（ＴＤＭＡＴ）、Ｔｉ［Ｎ（Ｃ2Ｈ5）］4（Ｔ
ＤＥＡＴ）等を用いた。なお、窒素量の調整のためにア
ンモニアの添加も試みた。Ｃｕのソース材料としては、
トリメチルビニルシリルーへクサフルオロアセチルアセ
トネート銅Ｉ（Ｃｕ（ｈｆａｃ）ｔｍｖｓ）を用いた。
なお、反応調整剤としてトリメチルビニルシラン（ｔｍ
ｖｓ）、ヘクサフルオロアセチルアセトン２水和物（Ｈ
ｈｆａｃ・２Ｈ2Ｏ、ＨＤＨ）を添加した。
【００２１】Ｃｕ層の成膜条件は、成膜温度２２０℃、
成膜圧力５００Ｐａ、キャリアガスＨ2（５００ｓｃｃ
ｍ）、Ｃｕ原料：Ｃｕ（ｈｆａｃ）ｔｍｖｓ＋ｔｍｖｓ
（２．５ｗ％）＋Ｈｈｆａｃ・２Ｈ2Ｏ（０．４ｗ
％）、原料供給レート１．０ｇ／ｍｉｎとした。
成膜圧力５００Ｐａ、キャリアガスＨ2（５００ｓｃｃ
ｍ）、Ｃｕ原料：Ｃｕ（ｈｆａｃ）ｔｍｖｓ＋ｔｍｖｓ
（２．５ｗ％）＋Ｈｈｆａｃ・２Ｈ2Ｏ（０．４ｗ
％）、原料供給レート１．０ｇ／ｍｉｎとした。
【００２２】このようにして、シリコン酸化膜１の上に
ＴｉＮ層２、Ｃｕ層３を成膜した後電解メッキで厚さ約
１μｍのＣｕ層を形成した。このＣｕ層に対し、テープ
による密着性試験を行なった。密着性試験においては、
Ｃｕ層は剥がれを生じた。このような密着性の弱いＣｕ
層を用いて配線を形成すると、極めて信頼性の低い配線
となってしまう。
ＴｉＮ層２、Ｃｕ層３を成膜した後電解メッキで厚さ約
１μｍのＣｕ層を形成した。このＣｕ層に対し、テープ
による密着性試験を行なった。密着性試験においては、
Ｃｕ層は剥がれを生じた。このような密着性の弱いＣｕ
層を用いて配線を形成すると、極めて信頼性の低い配線
となってしまう。
【００２３】Ｃｕシード層を堆積するＣＶＤの成膜圧力
を、３００Ｐａ、１５０Ｐａに変化させたサンプルを作
成した。これらのサンプルにおいても、密着性試験にお
いて同様の結果が生じた。
を、３００Ｐａ、１５０Ｐａに変化させたサンプルを作
成した。これらのサンプルにおいても、密着性試験にお
いて同様の結果が生じた。
【００２４】そこで、ＣＶＤで成膜したＣｕ層の純度を
２次イオン質量分析（ＳＩＭＳ）により測定した。不純
物として最も考えられる元素は、ソース材料中に含まれ
ているＣ、Ｆ、Ｏ、Ｈである。これらの内、Ｃ、Ｆ、Ｏ
の濃度を測定した。
２次イオン質量分析（ＳＩＭＳ）により測定した。不純
物として最も考えられる元素は、ソース材料中に含まれ
ているＣ、Ｆ、Ｏ、Ｈである。これらの内、Ｃ、Ｆ、Ｏ
の濃度を測定した。
【００２５】図４（Ｂ）は、成膜圧力の関数としてＯ、
Ｃ、Ｆの濃度を示すグラフである。横軸が成膜圧力を単
位Ｐａで示し、縦軸が不純物濃度を単位ａｔｏｍｓ／ｃ
ｍ3、対数メモリで示す。曲線ｃ（Ｏ）がＯの不純物濃
度を示し、曲線ｃ（Ｃ）、ｃ（Ｆ）がＣおよびＦの濃度
を示す。Ｃ、Ｆは、ほぼ同一量の不純物濃度であった。
成膜圧力を減少させると、Ｏ、Ｃ、Ｆそれぞれの濃度は
若干減少するが、大きな変化は示さず、Ｏは１×１０20
ｃｍ-3以上、Ｃ、Ｆはそれぞれ１×１０19ｃｍ -3以上で
あった。
Ｃ、Ｆの濃度を示すグラフである。横軸が成膜圧力を単
位Ｐａで示し、縦軸が不純物濃度を単位ａｔｏｍｓ／ｃ
ｍ3、対数メモリで示す。曲線ｃ（Ｏ）がＯの不純物濃
度を示し、曲線ｃ（Ｃ）、ｃ（Ｆ）がＣおよびＦの濃度
を示す。Ｃ、Ｆは、ほぼ同一量の不純物濃度であった。
成膜圧力を減少させると、Ｏ、Ｃ、Ｆそれぞれの濃度は
若干減少するが、大きな変化は示さず、Ｏは１×１０20
ｃｍ-3以上、Ｃ、Ｆはそれぞれ１×１０19ｃｍ -3以上で
あった。
【００２６】なお、スパッタリングでＣｕ膜を成膜した
時の不純物濃度は、ソース材料にこれらの不純物が存在
しないこととも符合して、Ｃ、Ｏ、Ｆそれぞれ測定限界
（Ｏ：５ｘ１０18atoms/cm3、Ｃ：７ｘ１０17atoms/c
m3,Ｆ：１ｘ１０16atoms/cm3）以下であった。
時の不純物濃度は、ソース材料にこれらの不純物が存在
しないこととも符合して、Ｃ、Ｏ、Ｆそれぞれ測定限界
（Ｏ：５ｘ１０18atoms/cm3、Ｃ：７ｘ１０17atoms/c
m3,Ｆ：１ｘ１０16atoms/cm3）以下であった。
【００２７】シード層内に不純物が多く残留している
と、Ｃｕ配線の抵抗上昇の原因となり、さらに密着性を
低下させたり、マイグレーション耐性を劣化させる原因
となることが考えられる。シード層のＣｕ層内不純物を
低減することが望まれる。
と、Ｃｕ配線の抵抗上昇の原因となり、さらに密着性を
低下させたり、マイグレーション耐性を劣化させる原因
となることが考えられる。シード層のＣｕ層内不純物を
低減することが望まれる。
【００２８】図１（Ａ）、（Ｂ）は、本発明の実施例に
よるＣｕ配線の形成方法および作成したＣｕ配線の特性
を示す断面図およびグラフである。
よるＣｕ配線の形成方法および作成したＣｕ配線の特性
を示す断面図およびグラフである。
【００２９】図１（Ａ）に示すように、石英で形成され
たサセプタＳの下に、ハロゲンランプＬを有するランプ
加熱ＣＶＤ装置を用いた。
たサセプタＳの下に、ハロゲンランプＬを有するランプ
加熱ＣＶＤ装置を用いた。
【００３０】図２（Ａ）は、ランプ加熱によるＣＶＤ装
置の全体構成を概略的に示す。チャンバＣＨ内の石英製
のサセプタＳの下部に、ハロゲンランプによるランプ光
源Ｌが配置されている。Ｓｉ基板１０は、石英製サセプ
タＳ上に載置される。Ｓｉ基板上方には、シャワーヘッ
ドＳＨが配置され、基板１０全面に原料ガスが吹き付け
られる。原料ガスとしては、液体原料ＬＳが気化器Ｖで
キャリアガスＣＧ（Ｈ 2ガス）により気化されてシャワ
ーヘッドＳＨに送られる。ＴｉＮ用原料としてＴＤＭＡ
Ｔ、ＴＤＥＡＴが備えられ、Ｃｕ用としてＣｕ（ｈｆａ
ｃ）ｔｍｖｓ（９７．１wt%）＋ｔｍｖｓ（２．５ｗｔ
％）＋Ｈｈｆａｃ・２Ｈ2Ｏ（０．４ｗｔ％）の混合液
体原料が備えられている。成長室はチャンバＣＨに囲ま
れており、成長に寄与した後の原料ガスは排気口ＥＸか
らチャンバＣＨ外へ排出される。
置の全体構成を概略的に示す。チャンバＣＨ内の石英製
のサセプタＳの下部に、ハロゲンランプによるランプ光
源Ｌが配置されている。Ｓｉ基板１０は、石英製サセプ
タＳ上に載置される。Ｓｉ基板上方には、シャワーヘッ
ドＳＨが配置され、基板１０全面に原料ガスが吹き付け
られる。原料ガスとしては、液体原料ＬＳが気化器Ｖで
キャリアガスＣＧ（Ｈ 2ガス）により気化されてシャワ
ーヘッドＳＨに送られる。ＴｉＮ用原料としてＴＤＭＡ
Ｔ、ＴＤＥＡＴが備えられ、Ｃｕ用としてＣｕ（ｈｆａ
ｃ）ｔｍｖｓ（９７．１wt%）＋ｔｍｖｓ（２．５ｗｔ
％）＋Ｈｈｆａｃ・２Ｈ2Ｏ（０．４ｗｔ％）の混合液
体原料が備えられている。成長室はチャンバＣＨに囲ま
れており、成長に寄与した後の原料ガスは排気口ＥＸか
らチャンバＣＨ外へ排出される。
【００３１】なお、Ｃｕ原料として用いた有機銅化合物
Ｃｕ（ｈｆａｃ）ｔｍｖｓは、図２（Ｂ）に示すような
分子式および構造式を有する。
Ｃｕ（ｈｆａｃ）ｔｍｖｓは、図２（Ｂ）に示すような
分子式および構造式を有する。
【００３２】図１（Ａ）に示すように、ｐ型シリコン基
板１０の表面上に厚さ約１００ｎｍの酸化シリコン膜１
を形成した。このシリコン基板１０をサセプタＳの上に
置き、ハロゲンランプＬで加熱し、ソースガスを流して
ＣＶＤを行なった。
板１０の表面上に厚さ約１００ｎｍの酸化シリコン膜１
を形成した。このシリコン基板１０をサセプタＳの上に
置き、ハロゲンランプＬで加熱し、ソースガスを流して
ＣＶＤを行なった。
【００３３】先ず、ＴＤＭＡＴ、ＴＤＥＡＴ等のソース
ガスを用い、ＴｉＮ層２を厚さ約５０ｎｍ成長した。そ
の後、Ｃｕ（ｈｆａｃ）ｔｍｖｓ（９７．１ｗｔ％）、
ｔｍｖｓ（２．５ｗｔ％）、Ｈｈｆａｃ・２Ｈ2Ｏ
（０．４ｗｔ％）の混合液体を気化器ＶでＨ2ガスによ
り気化してをソースガスとし、基板温度約２２０℃、原
料供給量１．０ｇ／ｍｉｎ、キャリアガスＨ2流量（５
００ｓｃｃｍ）でＴｉＮ層２の上に厚さ約２５０〜３０
０ｎｍのＣｕ層のＣＶＤを行なった。成長時の圧力を５
００Ｐａとした時、得られたＣｕ膜中のＯ、Ｃ、Ｆの不
純物濃度はそれぞれ１×１０20ａｔｏｍｓ／ｃｍ3，１
×１０19ａｔｏｍｓ／ｃｍ3，２×１０18ａｔｏｍｓ／
ｃｍ3であった。
ガスを用い、ＴｉＮ層２を厚さ約５０ｎｍ成長した。そ
の後、Ｃｕ（ｈｆａｃ）ｔｍｖｓ（９７．１ｗｔ％）、
ｔｍｖｓ（２．５ｗｔ％）、Ｈｈｆａｃ・２Ｈ2Ｏ
（０．４ｗｔ％）の混合液体を気化器ＶでＨ2ガスによ
り気化してをソースガスとし、基板温度約２２０℃、原
料供給量１．０ｇ／ｍｉｎ、キャリアガスＨ2流量（５
００ｓｃｃｍ）でＴｉＮ層２の上に厚さ約２５０〜３０
０ｎｍのＣｕ層のＣＶＤを行なった。成長時の圧力を５
００Ｐａとした時、得られたＣｕ膜中のＯ、Ｃ、Ｆの不
純物濃度はそれぞれ１×１０20ａｔｏｍｓ／ｃｍ3，１
×１０19ａｔｏｍｓ／ｃｍ3，２×１０18ａｔｏｍｓ／
ｃｍ3であった。
【００３４】成長圧力を５０Ｐａに減少させて他の条件
を同一とした場合、Ｏ、Ｃ、Ｆの不純物濃度は、それぞ
れ検出限界である５×１０18ａｔｏｍｓ／ｃｍ3、７×
１０1 7ａｔｏｍｓ／ｃｍ3、１×１０16ａｔｏｍｓ／ｃ
ｍ3以下となった。これらの結果を図１（Ｂ）にまとめ
て示す。なお、成膜圧力が５０Ｐａの場合の値は、検出
限界以下であり、矢印で示すように不純物濃度は、曲線
で示す値よりも小さいことを示している。
を同一とした場合、Ｏ、Ｃ、Ｆの不純物濃度は、それぞ
れ検出限界である５×１０18ａｔｏｍｓ／ｃｍ3、７×
１０1 7ａｔｏｍｓ／ｃｍ3、１×１０16ａｔｏｍｓ／ｃ
ｍ3以下となった。これらの結果を図１（Ｂ）にまとめ
て示す。なお、成膜圧力が５０Ｐａの場合の値は、検出
限界以下であり、矢印で示すように不純物濃度は、曲線
で示す値よりも小さいことを示している。
【００３５】なお、参考のため、抵抗過熱でＣＶＤを行
なった時の値を合わせて示す。抵抗加熱の場合と較べ、
同一圧力において、不純物濃度は明らかに減少してお
り、成膜圧力を下げるに従ってその差は大きくなると考
えられる。
なった時の値を合わせて示す。抵抗加熱の場合と較べ、
同一圧力において、不純物濃度は明らかに減少してお
り、成膜圧力を下げるに従ってその差は大きくなると考
えられる。
【００３６】なお、ランプ加熱により成膜したシードＣ
ｕ層上に厚さ約１μｍのＣｕ層を電解メッキ法により成
膜した後、テープによる密着性試験を行なった。密着性
試験の結果剥がれは生じなかった。
ｕ層上に厚さ約１μｍのＣｕ層を電解メッキ法により成
膜した後、テープによる密着性試験を行なった。密着性
試験の結果剥がれは生じなかった。
【００３７】このように、ランプ照射ＣＶＤにより不純
物濃度の低いＣｕ膜を成膜することが出来た。このラン
プ照射によるＣＶＤ成長Ｃｕ膜は、剥離に対する密着性
も強く、実用性に富んでいるものと判断される。
物濃度の低いＣｕ膜を成膜することが出来た。このラン
プ照射によるＣＶＤ成長Ｃｕ膜は、剥離に対する密着性
も強く、実用性に富んでいるものと判断される。
【００３８】ランプ加熱によりＣＶＤでＣｕ膜を成膜し
た時になぜ不純物濃度が下がり、密着性が増加するかの
原因は未だ不明である。抵抗加熱においては、先ずサセ
プタ−が過熱され、Ｓｉ基板は熱伝導により徐々に加熱
される。これに対し、ランプ照射によれば、Ｓｉ基板が
直接急峻に加速される。この加熱方式の差による影響が
先ず考えられる。但し、加熱方式によりなぜ不純物濃度
が変化するかは不明である。ランプ照射によりＳｉ基板
を加熱する場合、裏面から照射するのみでなく、表面か
らランプ光を照射することも可能であろう。
た時になぜ不純物濃度が下がり、密着性が増加するかの
原因は未だ不明である。抵抗加熱においては、先ずサセ
プタ−が過熱され、Ｓｉ基板は熱伝導により徐々に加熱
される。これに対し、ランプ照射によれば、Ｓｉ基板が
直接急峻に加速される。この加熱方式の差による影響が
先ず考えられる。但し、加熱方式によりなぜ不純物濃度
が変化するかは不明である。ランプ照射によりＳｉ基板
を加熱する場合、裏面から照射するのみでなく、表面か
らランプ光を照射することも可能であろう。
【００３９】次に、考えられる原因としては、ランプ光
が成膜ガスに照射され、何らかの化学変化を生じている
こと、ランプ光が反射し、基板表面にも照射され、表面
で何らかの化学反応を生じさせていること等が考えられ
る。
が成膜ガスに照射され、何らかの化学変化を生じている
こと、ランプ光が反射し、基板表面にも照射され、表面
で何らかの化学反応を生じさせていること等が考えられ
る。
【００４０】この場合、ランプ光により基板を加熱する
ことは必ずしも必要ないことになる。供給されるソース
ガスに対してランプ光を照射するか、基板表面に化学反
応を生じさせるランプ光を照射すれば良いことになる。
ことは必ずしも必要ないことになる。供給されるソース
ガスに対してランプ光を照射するか、基板表面に化学反
応を生じさせるランプ光を照射すれば良いことになる。
【００４１】なお、上述の実験においては、Ｃｕの原料
としてＣｕ（ｈｆａｃ）ｔｍｖｓを用いた。この銅有機
化合物の他、同様の性質を有するＣｕ（ｈｆａｃ）・
Ｌ、ここでＬは、（１）１．５シクロオクタジエン、
（２）ビス（トリメチルしリル）アセチレン、（３）２
ブチン、（４）トリエトキシビニルシラン、（５）トリ
メチルアリルシランを用いることも可能であろう。これ
らの材料の場合にも、添加物としてこれらの銅有機化合
物のＣｕを含まない原子団、またはこれらの原子団を含
む物質を用いることができるであろう。
としてＣｕ（ｈｆａｃ）ｔｍｖｓを用いた。この銅有機
化合物の他、同様の性質を有するＣｕ（ｈｆａｃ）・
Ｌ、ここでＬは、（１）１．５シクロオクタジエン、
（２）ビス（トリメチルしリル）アセチレン、（３）２
ブチン、（４）トリエトキシビニルシラン、（５）トリ
メチルアリルシランを用いることも可能であろう。これ
らの材料の場合にも、添加物としてこれらの銅有機化合
物のＣｕを含まない原子団、またはこれらの原子団を含
む物質を用いることができるであろう。
【００４２】又、バリア層もＣＶＤによって成膜する場
合、バリア層としてＴｉＮ層、ＷＮ層、ＺｒＮ層を用い
ることが可能であろう。ＴａＮ層を用いることも可能と
なると考えられる。
合、バリア層としてＴｉＮ層、ＷＮ層、ＺｒＮ層を用い
ることが可能であろう。ＴａＮ層を用いることも可能と
なると考えられる。
【００４３】なお、テストに用いたランプ加熱ＣＶＤ装
置は、１つのハロゲンランプを光源としていた。
置は、１つのハロゲンランプを光源としていた。
【００４４】図２（Ｃ）に示すように、複数のランプ光
源Ｌ１、Ｌ２、Ｌ３を用いても同様の結果が得られるこ
とは当然であろう。
源Ｌ１、Ｌ２、Ｌ３を用いても同様の結果が得られるこ
とは当然であろう。
【００４５】図２（Ｄ）に示すように、ランプ光源を基
板１０上方に配置しても、同様の結果が期待される。
板１０上方に配置しても、同様の結果が期待される。
【００４６】なお、加熱はランプのみによらず、抵抗加
熱を行ないつつ光を成長ガスに照射しても同様の結果が
生じることが期待される。
熱を行ないつつ光を成長ガスに照射しても同様の結果が
生じることが期待される。
【００４７】上述の予備実験は、平坦な表面を有するＳ
ｉ基板上に酸化シリコン膜、バリア層、シード層を形成
して行なった。多層配線を有する半導体装置において
は、半導体基板表面内および基板表面上に種々の構成が
形成される。
ｉ基板上に酸化シリコン膜、バリア層、シード層を形成
して行なった。多層配線を有する半導体装置において
は、半導体基板表面内および基板表面上に種々の構成が
形成される。
【００４８】図３（Ａ）〜（Ｅ）は、半導体装置におけ
るＣｕダマシン配線の製造工程を概略的に示す。
るＣｕダマシン配線の製造工程を概略的に示す。
【００４９】図３（Ａ）に示すように、導電性領域１
２、分離領域１１を有するＳｉ基板１０表面上に絶縁層
２１を形成し、ダマシン配線用溝を形成する。この溝内
を埋め込んで、バリア層２２、Ｃｕシード層２３を成膜
した後、シード層２３表面上にＣｕ層２４を電解メッキ
により成膜する。Ｃｕシード層の成膜は上述の方法で行
なう。
２、分離領域１１を有するＳｉ基板１０表面上に絶縁層
２１を形成し、ダマシン配線用溝を形成する。この溝内
を埋め込んで、バリア層２２、Ｃｕシード層２３を成膜
した後、シード層２３表面上にＣｕ層２４を電解メッキ
により成膜する。Ｃｕシード層の成膜は上述の方法で行
なう。
【００５０】その後、絶縁層２１表面上に堆積したバリ
ア層、シード層、Ｃｕ配線層をＣＭＰにより除去する。
例えば、導電性領域１２がＭＯＳトランジスタのソース
／ドレイン領域である場合、ソース／ドレイン領域に対
するダマシン配線が形成される。このダマシン配線は、
例えば引き出し用プラグである。
ア層、シード層、Ｃｕ配線層をＣＭＰにより除去する。
例えば、導電性領域１２がＭＯＳトランジスタのソース
／ドレイン領域である場合、ソース／ドレイン領域に対
するダマシン配線が形成される。このダマシン配線は、
例えば引き出し用プラグである。
【００５１】このようにして下層配線を形成した後、第
１絶縁層２１表面上に第１エッチストッパ層２６、第２
層間絶縁膜２７、第２エッチストッパ層２８、第３層間
絶縁膜２９を成膜する。エッチストッパ層２６，２８
は、例えばそれぞれ厚さ約５０ｎｍのＳｉＮ層により形
成できる。層間絶縁膜２７，２９は、例えばＣＶＤ−Ｓ
ｉＯ2膜、Ｐ、ＢおよびＰ、Ｆ等を添加したシリコン酸
化物膜等により形成できる。
１絶縁層２１表面上に第１エッチストッパ層２６、第２
層間絶縁膜２７、第２エッチストッパ層２８、第３層間
絶縁膜２９を成膜する。エッチストッパ層２６，２８
は、例えばそれぞれ厚さ約５０ｎｍのＳｉＮ層により形
成できる。層間絶縁膜２７，２９は、例えばＣＶＤ−Ｓ
ｉＯ2膜、Ｐ、ＢおよびＰ、Ｆ等を添加したシリコン酸
化物膜等により形成できる。
【００５２】図３（Ｂ）に示すように、先ずレジストマ
スクを用いて第３層間絶縁膜２９、第２エッチストッパ
層２８、第２層間絶縁膜２７を貫通してビア孔ＶＨを形
成する。その後レジストマスクは除去する。
スクを用いて第３層間絶縁膜２９、第２エッチストッパ
層２８、第２層間絶縁膜２７を貫通してビア孔ＶＨを形
成する。その後レジストマスクは除去する。
【００５３】新たなレジストマスクを形成し、第３層間
絶縁膜２９に配線用溝ＷＧを形成する。これらのビア孔
ＶＨおよび配線用溝ＷＧ底面に露出したエッチストッパ
層２６，２８をエッチングにより除去し、下層配線２４
の表面を露出する。新たなレジストマスクはエッチスト
ッパ層のエッチングの前または後に除去する。
絶縁膜２９に配線用溝ＷＧを形成する。これらのビア孔
ＶＨおよび配線用溝ＷＧ底面に露出したエッチストッパ
層２６，２８をエッチングにより除去し、下層配線２４
の表面を露出する。新たなレジストマスクはエッチスト
ッパ層のエッチングの前または後に除去する。
【００５４】図３（Ｃ）に示すように、ビア孔ＶＨ、配
線用溝ＷＧ表面および第３層間絶縁膜２９上にバリア層
３２、シード層３３の成膜を行なう。バリア層３２は、
例えば有機金属ＣＶＤにより成膜したＴｉＮ層であり、
シード層３３は、例えば上述のＣＶＤにより成膜したＣ
ｕ層である。なお、成膜量を増やし、破線で示すよう
に、ビア孔ＶＨを埋め込むこともできる。
線用溝ＷＧ表面および第３層間絶縁膜２９上にバリア層
３２、シード層３３の成膜を行なう。バリア層３２は、
例えば有機金属ＣＶＤにより成膜したＴｉＮ層であり、
シード層３３は、例えば上述のＣＶＤにより成膜したＣ
ｕ層である。なお、成膜量を増やし、破線で示すよう
に、ビア孔ＶＨを埋め込むこともできる。
【００５５】図３（Ｄ）に示すように、シード層３３上
に、電解メッキによりＣｕ層３８を成膜する。ビア孔Ｖ
Ｈ、配線用溝ＶＧを埋め込んでＣｕ層３４が形成され
る。
に、電解メッキによりＣｕ層３８を成膜する。ビア孔Ｖ
Ｈ、配線用溝ＶＧを埋め込んでＣｕ層３４が形成され
る。
【００５６】図３（Ｅ）に示すように、第３層間絶縁膜
２９表面上に堆積したＣｕ配線層３４、Ｃｕシード層３
３、ＴｉＮバリア層３２をＣＭＰによりエッチングし、
平坦な表面３５を形成する。
２９表面上に堆積したＣｕ配線層３４、Ｃｕシード層３
３、ＴｉＮバリア層３２をＣＭＰによりエッチングし、
平坦な表面３５を形成する。
【００５７】なお、表面３５の上に、さらにエッチスト
ッパ層、層間絶縁膜を繰り返し形成し、同様のデュアル
ダマシン配線を形成することができることは当業者に自
明であろう。
ッパ層、層間絶縁膜を繰り返し形成し、同様のデュアル
ダマシン配線を形成することができることは当業者に自
明であろう。
【００５８】なお、微細化が進行すると、ビア孔の径は
益々小さくなる。このような場合には、上述のようにシ
ード層３３の成長により、ビア孔を埋め戻すことも可能
である。さらに、電解メッキに代えデュアルダマシン配
線を全てＣＶＤで行なうことも可能であろう。この場
合、図３（Ｅ）に示すシード層３３、配線層３４は単一
のＣｕ領域で置き換えられる。
益々小さくなる。このような場合には、上述のようにシ
ード層３３の成長により、ビア孔を埋め戻すことも可能
である。さらに、電解メッキに代えデュアルダマシン配
線を全てＣＶＤで行なうことも可能であろう。この場
合、図３（Ｅ）に示すシード層３３、配線層３４は単一
のＣｕ領域で置き換えられる。
【００５９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば種々
の変更、改良、組み合わせが可能なことは当業者に自明
であろう。
本発明はこれらに制限されるものではない。例えば種々
の変更、改良、組み合わせが可能なことは当業者に自明
であろう。
【００６０】なお、本発明の特徴に関し、以下を開示す
る。
る。
【００６１】（付記１） （ａ）配線用凹部を備えた絶
縁層を有する半導体基板を準備する工程と、（ｂ）前記
半導体基板にランプ光照射を行ない、前記配線用凹部内
を含む前記半導体基板表面に実質的に銅から成る導電層
を化学気相堆積で成膜する工程とを含む半導体装置の製
造方法。
縁層を有する半導体基板を準備する工程と、（ｂ）前記
半導体基板にランプ光照射を行ない、前記配線用凹部内
を含む前記半導体基板表面に実質的に銅から成る導電層
を化学気相堆積で成膜する工程とを含む半導体装置の製
造方法。
【００６２】（付記２） 前記工程（ｂ）は、ランプ光
に対して透明な材料で形成されたサセプタ上に前記半導
体基板を載置し、前記半導体基板の裏面側からランプ光
を照射して行なう付記１記載の半導体装置の製造方法。
に対して透明な材料で形成されたサセプタ上に前記半導
体基板を載置し、前記半導体基板の裏面側からランプ光
を照射して行なう付記１記載の半導体装置の製造方法。
【００６３】（付記３） 前記サセプタは、石英で形成
されている付記２記載の半導体装置の製造方法。
されている付記２記載の半導体装置の製造方法。
【００６４】（付記４） 前記工程（ｂ）は、前記半導
体基板の表面側からランプ光を照射して行なう付記１記
載の半導体装置の製造方法。
体基板の表面側からランプ光を照射して行なう付記１記
載の半導体装置の製造方法。
【００６５】（付記５） 前記工程（ｂ）は、前記半導
体基板に対向して配置されたシャワーヘッドから原料ガ
スを供給して行なう付記１〜４のいずれか１項記載の半
導体装置の製造方法。
体基板に対向して配置されたシャワーヘッドから原料ガ
スを供給して行なう付記１〜４のいずれか１項記載の半
導体装置の製造方法。
【００６６】（付記６） 前記工程（ｂ）は、ランプ光
照射によって前記半導体基板を成膜温度まで昇温する付
記１〜５のいずれか１項記載の半導体装置の製造方法。
照射によって前記半導体基板を成膜温度まで昇温する付
記１〜５のいずれか１項記載の半導体装置の製造方法。
【００６７】（付記７） 前記工程（ｂ）は、銅原料と
して、弗素、酸素、炭素を含む銅有機化合物を用いる付
記１〜６のいずれか１項記載の半導体装置の製造方法。
して、弗素、酸素、炭素を含む銅有機化合物を用いる付
記１〜６のいずれか１項記載の半導体装置の製造方法。
【００６８】（付記８） 前記銅有機化合物がＣｕ（ｈ
ｆａｃ）・Ｌ、ここでＬは、トリメチルビニルシリル
（ｔｍｖｓ）、１．５シクロオクタジエン、ビス（トリ
メチルシリル）アセチレン、２ブチン、トリエトキシビ
ニルシラン、トリメチルアリルシランの少なくもと１
つ、である付記７記載の半導体装置の製造方法。
ｆａｃ）・Ｌ、ここでＬは、トリメチルビニルシリル
（ｔｍｖｓ）、１．５シクロオクタジエン、ビス（トリ
メチルシリル）アセチレン、２ブチン、トリエトキシビ
ニルシラン、トリメチルアリルシランの少なくもと１
つ、である付記７記載の半導体装置の製造方法。
【００６９】（付記９） 前記銅有機化合物がＣｕ（ｈ
ｆａｃ）ｔｍｖｓである付記８記載の半導体装置の製造
方法。
ｆａｃ）ｔｍｖｓである付記８記載の半導体装置の製造
方法。
【００７０】（付記１０） 前記工程（ｂ）は、銅有機
化合物と共に前記銅有機化合物の構成原子団の一部を含
む物質を添加ガスとして用いる付記６〜９のいずれか１
項記載の半導体装置の製造方法。
化合物と共に前記銅有機化合物の構成原子団の一部を含
む物質を添加ガスとして用いる付記６〜９のいずれか１
項記載の半導体装置の製造方法。
【００７１】（付記１１） 前記工程（ａ）は、前記配
線用凹部内を含む前記半導体基板表面に高融点金属また
はその窒化物の下地層を化学気相堆積により成膜する工
程を含む付記１〜１０のいずれか１項に記載の半導体装
置の製造方法。
線用凹部内を含む前記半導体基板表面に高融点金属また
はその窒化物の下地層を化学気相堆積により成膜する工
程を含む付記１〜１０のいずれか１項に記載の半導体装
置の製造方法。
【００７２】（付記１２） 前記工程（ｂ）は、５００
Ｐａ以下の成膜圧力で行なう付記１〜１１のいずれか１
項に記載の半導体装置の製造方法。
Ｐａ以下の成膜圧力で行なう付記１〜１１のいずれか１
項に記載の半導体装置の製造方法。
【００７３】（付記１３） 前記工程（ｂ）は、１００
Ｐａ以下の成膜圧力で行なう付記１〜１１のいずれか１
項記載の半導体装置の製造方法。
Ｐａ以下の成膜圧力で行なう付記１〜１１のいずれか１
項記載の半導体装置の製造方法。
【００７４】（付記１４） 前記工程（ｂ）は、６Ｐａ
以下の成膜圧力で行なう付記１〜１１のいずれか１項記
載の半導体装置の製造方法。
以下の成膜圧力で行なう付記１〜１１のいずれか１項記
載の半導体装置の製造方法。
【００７５】（付記１５） 前記工程（ｂ）は、キャリ
アガスとしてＨ2を用いる付記１〜１４のいずれか１項
記載の半導体装置の製造方法。
アガスとしてＨ2を用いる付記１〜１４のいずれか１項
記載の半導体装置の製造方法。
【００７６】（付記１６） 前記配線用凹部がビア孔と
配線用溝とを含み、前記工程（ｂ）は、ビア孔内にも実
質的に銅から成る導電層を堆積する付記１〜１５のいず
れか１項に記載の半導体装置の製造方法。
配線用溝とを含み、前記工程（ｂ）は、ビア孔内にも実
質的に銅から成る導電層を堆積する付記１〜１５のいず
れか１項に記載の半導体装置の製造方法。
【００７７】（付記１７） 前記工程（ｂ）が前記ビア
孔、または前記ビア孔と前記配線用溝とを埋め戻す付記
１６記載の半導体装置。
孔、または前記ビア孔と前記配線用溝とを埋め戻す付記
１６記載の半導体装置。
【００７８】（付記１８） 下地導電領域を有する半導
体基板と、前記半導体基板上に形成された絶縁層と、前
記絶縁層中に形成され、前記下地導電領域を露出する配
線用凹部と、前記凹部表面に形成されたバリア層と、前
記バリア層上に化学気相堆積で形成され、Ｏ，Ｃ、Ｆ含
有量がそれぞれ１×１０19ａｔoｍｓ／ｃｍ-3未満であ
る、実質的に銅で形成された導電層とを有する半導体装
置。
体基板と、前記半導体基板上に形成された絶縁層と、前
記絶縁層中に形成され、前記下地導電領域を露出する配
線用凹部と、前記凹部表面に形成されたバリア層と、前
記バリア層上に化学気相堆積で形成され、Ｏ，Ｃ、Ｆ含
有量がそれぞれ１×１０19ａｔoｍｓ／ｃｍ-3未満であ
る、実質的に銅で形成された導電層とを有する半導体装
置。
【００７９】（付記１９） 前記配線用凹部がビア孔と
配線用溝とを含み、前記導電層が、前記ビア孔を埋める
付記１８記載の半導体装置。
配線用溝とを含み、前記導電層が、前記ビア孔を埋める
付記１８記載の半導体装置。
【００８０】（付記２０） 前記配線用凹部がビア孔と
配線用溝とを含み、前記導電層が、前記ビア孔と前記配
線用溝を埋める付記１８記載の半導体装置。
配線用溝とを含み、前記導電層が、前記ビア孔と前記配
線用溝を埋める付記１８記載の半導体装置。
【００８１】
【発明の効果】以上説明したように、本発明によれば、
不純物濃度の低いＣｕ層をＣＶＤにより形成することが
できる。
不純物濃度の低いＣｕ層をＣＶＤにより形成することが
できる。
【００８２】信頼性の高いＣｕ配線を有する半導体装置
を提供することができる。
を提供することができる。
【図１】 本発明者らの行なった実験を説明するための
サンプル製作工程を示す断面図、サンプルの不純物濃度
を示すグラフである。
サンプル製作工程を示す断面図、サンプルの不純物濃度
を示すグラフである。
【図２】 ランプ照射ＣＶＤ装置の構成を示す断面図、
Ｃｕ材料である有機銅化合物の分子式、構造式を示す線
図、ランプ加熱ＣＶＤ装置の変形例を示す概略断面図で
ある。
Ｃｕ材料である有機銅化合物の分子式、構造式を示す線
図、ランプ加熱ＣＶＤ装置の変形例を示す概略断面図で
ある。
【図３】 本発明の実施例による配線作成工程を概略的
に示す半導体基板の断面図である。
に示す半導体基板の断面図である。
【図４】 抵抗加熱ＣＶＤによるＣｕ膜形成工程を示す
断面図および作成したサンプルの性能を示すグラフであ
る。
断面図および作成したサンプルの性能を示すグラフであ
る。
１０ Ｓｉ基板 １ シリコン酸化膜 ２ バリア層 ３ シード層 Ｌ ランプ光源 Ｓ サセプタ ｃ 不純物濃度 ＳＨ シャワーヘッド Ｖ 気化器 ＬＳ 液体原料 ２１、２７、２９ 層間絶縁膜 ２６、２８ エッチストッパ層 ２２、３２ バリア層 ２３、３３ シード層 ２４、３４ Ｃｕ配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ａ Ｆターム(参考） 4K030 AA11 BA01 BA18 BA38 BB13 CA04 CA12 FA06 JA09 4M104 BB04 BB29 BB30 BB32 BB33 CC01 DD07 DD16 DD17 DD19 DD43 DD45 DD52 FF18 FF22 GG13 HH08 5F033 HH11 HH32 HH33 HH34 JJ01 JJ11 JJ32 JJ33 JJ34 KK11 KK32 KK33 KK34 MM02 MM12 MM13 NN06 NN07 PP02 PP06 PP11 PP27 QQ09 QQ25 QQ37 RR04 RR06 RR11 RR14 RR15 SS11 TT02 WW04 WW05 XX13
Claims (10)
- 【請求項１】 （ａ）配線用凹部を備えた絶縁層を有す
る半導体基板を準備する工程と、 （ｂ）前記半導体基板にランプ光照射を行ない、前記配
線用凹部内を含む前記半導体基板表面に実質的に銅から
成る導電層を化学気相堆積で成膜する工程とを含む半導
体装置の製造方法。 - 【請求項２】 前記工程（ｂ）は、ランプ光に対して透
明な材料で形成されたサセプタ上に前記半導体基板を載
置し、前記半導体基板の裏面側からランプ光を照射して
行なう請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記工程（ｂ）は、前記半導体基板の表
面側からランプ光を照射して行なう請求項１記載の半導
体装置の製造方法。 - 【請求項４】 前記工程（ｂ）は、ランプ光照射によっ
て前記半導体基板を成膜温度まで昇温する請求項１〜３
のいずれか１項記載の半導体装置の製造方法。 - 【請求項５】 前記工程（ｂ）は、銅原料として、弗
素、酸素、炭素を含む銅有機化合物を用いる請求項１〜
４のいずれか１項記載の半導体装置の製造方法。 - 【請求項６】 前記工程（ｂ）は、銅有機化合物と共に
前記銅有機化合物の構成原子団の一部を含む物質を添加
ガスとして用いる請求項４または５記載の半導体装置の
製造方法。 - 【請求項７】 前記工程（ａ）は、前記配線用凹部内を
含む前記半導体基板表面に高融点金属またはその窒化物
の下地層を化学気相堆積により成膜する工程を含む請求
項１〜６のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項８】 前記工程（ｂ）は、５００Ｐａ以下の成
膜圧力で行なう請求項１〜７のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項９】 前記配線用凹部がビア孔と配線用溝とを
含み、前記工程（ｂ）は、ビア孔内にも実質的に銅から
成る導電層を堆積する請求項１〜８のいずれか１項に記
載の半導体装置の製造方法。 - 【請求項１０】 下地導電領域を有する半導体基板と、 前記半導体基板上に形成された絶縁層と、 前記絶縁層中に形成され、前記下地導電領域を露出する
配線用凹部と、 前記凹部表面に形成されたバリア層と、 前記バリア層上に化学気相堆積で形成され、Ｏ，Ｃ、Ｆ
含有量がそれぞれ１×１０19ａｔoｍｓ／ｃｍ-3未満で
ある、実質的に銅で形成された導電層とを有する半導体
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242816A JP2002057126A (ja) | 2000-08-10 | 2000-08-10 | 半導体装置とその製造方法 |
| KR1020010013659A KR100692439B1 (ko) | 2000-08-10 | 2001-03-16 | 반도체장치와 그 제조방법 |
| US09/811,525 US6746957B2 (en) | 2000-08-10 | 2001-03-20 | Manufacture of semiconductor device with copper wiring |
| DE10120184A DE10120184A1 (de) | 2000-08-10 | 2001-04-24 | Herstellung einer Halbleitervorrichtung mit Kupferverdrahtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242816A JP2002057126A (ja) | 2000-08-10 | 2000-08-10 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057126A true JP2002057126A (ja) | 2002-02-22 |
Family
ID=18733776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242816A Pending JP2002057126A (ja) | 2000-08-10 | 2000-08-10 | 半導体装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6746957B2 (ja) |
| JP (1) | JP2002057126A (ja) |
| KR (1) | KR100692439B1 (ja) |
| DE (1) | DE10120184A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19843624C1 (de) * | 1998-09-23 | 2000-06-15 | Siemens Ag | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung |
| US6727175B2 (en) * | 2002-08-02 | 2004-04-27 | Micron Technology, Inc. | Method of controlling metal formation processes using ion implantation, and system for performing same |
| JP2004288950A (ja) * | 2003-03-24 | 2004-10-14 | Renesas Technology Corp | 配線構造 |
| JP5366235B2 (ja) * | 2008-01-28 | 2013-12-11 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
| US8310328B2 (en) * | 2010-10-07 | 2012-11-13 | Touch Micro-System Technology Corp. | Planar coil and method of making the same |
| US8871639B2 (en) | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| US10353669B2 (en) * | 2016-09-02 | 2019-07-16 | International Business Machines Corporation | Managing entries in a mark table of computer memory errors |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03274275A (ja) * | 1990-03-26 | 1991-12-05 | Mitsubishi Electric Corp | 有機金属ガス利用薄膜形成装置 |
| JPH05152218A (ja) * | 1991-11-28 | 1993-06-18 | Tokyo Electron Ltd | 表面処理装置 |
| JPH09296270A (ja) * | 1996-04-30 | 1997-11-18 | Anelva Corp | Ｃｖｄ装置及び方法 |
| JPH11117071A (ja) * | 1997-10-09 | 1999-04-27 | Anelva Corp | Ｃｖｄ装置 |
| JPH11135461A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 銅配線ならびにその製造方法 |
| JPH11315081A (ja) * | 1998-01-19 | 1999-11-16 | Pohang Eng College | 銅の化学蒸着に有用な有機銅（ｉ）前駆体 |
| JP2000195863A (ja) * | 1998-12-25 | 2000-07-14 | Ulvac Japan Ltd | 化学蒸着法による銅薄膜形成法 |
| JP2000219968A (ja) * | 1998-11-27 | 2000-08-08 | Anelva Corp | Ｃｕ−ＣＶＤプロセス用原料とＣｕ−ＣＶＤ装置 |
| JP2002004048A (ja) * | 2000-06-20 | 2002-01-09 | Ebara Corp | 成膜方法及び装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066896A (ja) * | 1983-09-16 | 1985-04-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 基体に金属銅を付着するための方法 |
| US4948623A (en) * | 1987-06-30 | 1990-08-14 | International Business Machines Corporation | Method of chemical vapor deposition of copper, silver, and gold using a cyclopentadienyl/metal complex |
| US5093710A (en) * | 1989-07-07 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same |
| JP2839579B2 (ja) * | 1989-10-02 | 1998-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5393577A (en) * | 1990-06-19 | 1995-02-28 | Nec Corporation | Method for forming a patterned layer by selective chemical vapor deposition |
| US5815396A (en) * | 1991-08-12 | 1998-09-29 | Hitachi, Ltd. | Vacuum processing device and film forming device and method using same |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JPH07297194A (ja) * | 1994-04-25 | 1995-11-10 | Sony Corp | マルチチャンバー装置及び半導体装置の製造方法 |
| US5736002A (en) * | 1994-08-22 | 1998-04-07 | Sharp Microelectronics Technology, Inc. | Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same |
| JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0841690B1 (en) * | 1996-11-12 | 2006-03-01 | Samsung Electronics Co., Ltd. | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method |
| TW464980B (en) * | 1999-07-09 | 2001-11-21 | Toshiba Corp | Method for selectively forming copper film |
-
2000
- 2000-08-10 JP JP2000242816A patent/JP2002057126A/ja active Pending
-
2001
- 2001-03-16 KR KR1020010013659A patent/KR100692439B1/ko not_active IP Right Cessation
- 2001-03-20 US US09/811,525 patent/US6746957B2/en not_active Expired - Lifetime
- 2001-04-24 DE DE10120184A patent/DE10120184A1/de not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03274275A (ja) * | 1990-03-26 | 1991-12-05 | Mitsubishi Electric Corp | 有機金属ガス利用薄膜形成装置 |
| JPH05152218A (ja) * | 1991-11-28 | 1993-06-18 | Tokyo Electron Ltd | 表面処理装置 |
| JPH09296270A (ja) * | 1996-04-30 | 1997-11-18 | Anelva Corp | Ｃｖｄ装置及び方法 |
| JPH11117071A (ja) * | 1997-10-09 | 1999-04-27 | Anelva Corp | Ｃｖｄ装置 |
| JPH11135461A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 銅配線ならびにその製造方法 |
| JPH11315081A (ja) * | 1998-01-19 | 1999-11-16 | Pohang Eng College | 銅の化学蒸着に有用な有機銅（ｉ）前駆体 |
| JP2000219968A (ja) * | 1998-11-27 | 2000-08-08 | Anelva Corp | Ｃｕ−ＣＶＤプロセス用原料とＣｕ−ＣＶＤ装置 |
| JP2000195863A (ja) * | 1998-12-25 | 2000-07-14 | Ulvac Japan Ltd | 化学蒸着法による銅薄膜形成法 |
| JP2002004048A (ja) * | 2000-06-20 | 2002-01-09 | Ebara Corp | 成膜方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6746957B2 (en) | 2004-06-08 |
| US20020019131A1 (en) | 2002-02-14 |
| KR100692439B1 (ko) | 2007-03-09 |
| KR20020013368A (ko) | 2002-02-20 |
| DE10120184A1 (de) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6464779B1 (en) | Copper atomic layer chemical vapor desposition | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US8409985B2 (en) | Methods for growing low-resistivity tungsten for high aspect ratio and small features | |
| KR102036245B1 (ko) | 구리 배리어 적용들을 위한 도핑된 탄탈룸 질화물 | |
| JPH10245678A (ja) | 銅金属フィルムの選択的化学蒸着法およびＣｕ＋１（β−ジケトネート）・オレフィン複合物の合成法 | |
| TWI732345B (zh) | 使用釕前驅物之電漿增強原子層沉積(peald)方法 | |
| US11987878B2 (en) | Chemical vapor deposition processes using ruthenium precursor and reducing gas | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2002057126A (ja) | 半導体装置とその製造方法 | |
| KR100624351B1 (ko) | 금속 필름의 화학적 증착 방법 | |
| JP2002329682A (ja) | Ｃｕ薄膜作製方法 | |
| US6579793B2 (en) | Method of achieving high adhesion of CVD copper thin films on TaN Substrates | |
| KR940006665B1 (ko) | 퇴적막의 형성법 및 반도체장치의 제조법 | |
| JP2006093552A (ja) | 銅配線の形成方法 | |
| US6509268B1 (en) | Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics | |
| JP3176088B2 (ja) | 堆積膜形成法 | |
| JP2670152B2 (ja) | 堆積膜形成法 | |
| JP2001345379A (ja) | 半導体装置およびその製造方法 | |
| JPH11135461A (ja) | 銅配線ならびにその製造方法 | |
| JP2009044056A (ja) | 銅膜作製方法 | |
| JPH03110841A (ja) | 堆積膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111129 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120113 |