JP2002050194A - Analyzing device for defect of memory lsi, and analyzing method for defect of memory lsi - Google Patents

Abstract

PROBLEM TO BE SOLVED: To shorten a time for interpreting an analyzed result by a person. SOLUTION: A test section 11 performs an electrical test for a memory LSI being an analysis object, and holds the result as bit map data in a storage device. A data read-out section 12 reads out bit map data, and holds coordinate data of each defective bit on a memory. A defective numbers histogram preparing section 13 examines coordinate of defective bits, and prepares a defective numbers histogram H (i). A self correlation coefficient calculating section 14 calculates a self correlation coefficient r (λ) which can be used for estimating cause of a defect and predicting reduction of yield in a mass production line.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体応用装置の
不良解析装置に関し、特に、メモリＬＳＩ不良解析装置
およびメモリＬＳＩ不良解析方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure analysis apparatus for a semiconductor device, and more particularly, to a memory LSI failure analysis apparatus and a memory LSI failure analysis method.

【０００２】[0002]

【従来の技術】従来、不良原因解明および歩留まり向上
を目的とするメモリＬＳＩ不良解析装置としては、特開
平０７−０７２２０６があり、これはプロセス技術者と
回路技術者とレイアウト技術者のノウハウをパーソナル
コンピュータ（以下、ＰＣ）上に実装したエキスパート
システムである。また、各不良ビットの間隔の約数の種
類とその頻度を解析することにより、欠陥が設計に起因
するものか否かを区別する技術が知られている。2. Description of the Related Art Conventionally, as a memory LSI failure analyzing apparatus for the purpose of elucidating the cause of failure and improving the yield, there is Japanese Patent Application Laid-Open No. 07-072206. An expert system implemented on a computer (hereinafter, PC). Further, there is known a technique for analyzing whether or not a defect is caused by a design by analyzing a divisor type of the interval of each defective bit and its frequency.

【０００３】[0003]

【発明が解決しようとする課題】ところで、近年、メモ
リＬＳＩの大容量化および高密度化のスピードはますま
す増加傾向にあり、今後は、２５６メガビットあるいは
１ギガビット以上のダイナミックランダムアクセスメモ
リ（ＤＲＡＭ）の不良解析に対応していく必要がある。
加えて、ウエハサイズも３００ｍｍに大口径化していく
ことは確実であり、その場合、解析すべきチップ数およ
び不良数の数は飛躍的に増加することになる。しかしな
がら、上述した従来技術では、解析すべきチップ数およ
び不良数の数の飛躍的な増加には対応することができな
い。In recent years, the speed of increasing the capacity and density of memory LSIs has been increasing more and more. In the future, dynamic random access memories (DRAMs) of 256 megabits or 1 gigabit or more will be used. It is necessary to cope with failure analysis.
In addition, it is certain that the wafer size will be increased to 300 mm. In this case, the number of chips to be analyzed and the number of defectives will increase dramatically. However, the above-described conventional technology cannot cope with a dramatic increase in the number of chips to be analyzed and the number of defects.

【０００４】そこで、例えば、分散処理による不良解析
や、領域分割による不良解析、あるいは不良解析アルゴ
リズムの高速化を図る技術が提案されている。しかしな
がら、不良数の増大は、解析負荷の増大のみならず、Ｌ
ＳＩ不良解析を行なった結果出力される解析結果も非常
に多量になることを意味している。したがって、上述し
たように、解析処理自体を如何に高速化しても、多量の
解析結果を人手で確認し、不良原因を推定するには、作
業が困難になる。Therefore, for example, a technique has been proposed in which a failure analysis by distributed processing, a failure analysis by region division, or a high-speed failure analysis algorithm is proposed. However, the increase in the number of failures not only increases the analysis load, but also
This means that the analysis result output as a result of performing the SI failure analysis is also very large. Therefore, as described above, even if the analysis processing itself is accelerated, it is difficult to manually confirm a large amount of analysis results and estimate the cause of the failure.

【０００５】例えば、量産ラインにおいて歩留まり低下
予測のためのモニタリング装置として運用することを考
えた場合、人手によって解析結果の確認作業を行なって
いては到底間に合わないので、不良解析装置自体が解析
結果を解釈し、アラームを出す必要がある。ゆえに、Ｌ
ＳＩ不良解析装置には、解析能力の向上に加えて、装置
自身によって解析結果を自動的に解釈する機能を備える
必要がある。しかしながら、上述した従来のＬＳＩ不良
解析装置には、解析能力の向上はもちろんであるが、装
置自身によって解析結果を自動的に解釈する機能を備え
ているものは皆無である。For example, when considering the use of a monitoring device for predicting a decrease in yield in a mass production line, it is not possible to confirm the analysis result by hand, so that the failure analysis device itself cannot analyze the analysis result. It is necessary to interpret and issue an alarm. Therefore, L
The SI failure analysis device needs to have a function of automatically interpreting the analysis result by the device itself, in addition to the improvement of the analysis capability. However, none of the above-described conventional LSI failure analysis apparatuses has a function of automatically interpreting the analysis result by the apparatus itself, not to mention improving the analysis capability.

【０００６】また、特開２０００−２００８１４には、
不良ビット間のアドレス差を解析し、不良分布の規則性
の有無を判定する技術が開示されている。この装置の出
力結果は期待値関数の値である。ＬＳＩ不良解析装置を
前述のモニタリング装置として使用する場合、規則性不
良の割合が予め設定しておいたしきい値を超えたときア
ラームで知らせるといった運用が考えられる。しかしな
がら、特開２０００−２００８１４の装置が出力する期
待値関数は、規則性不良の割合が同じであっても、因数
「ｆ」につれて値が大きくなるという性質があるので、
モニタリングのための十分な精度がないという問題があ
る。[0006] Japanese Patent Application Laid-Open No. 2000-200814 discloses that
A technique is disclosed in which an address difference between defective bits is analyzed to determine the presence / absence of regularity of a defective distribution. The output result of this device is the value of the expected value function. When the LSI failure analysis device is used as the above-described monitoring device, an operation may be considered in which an alarm is issued when the percentage of regularity failure exceeds a preset threshold value. However, the expected value function output by the apparatus of Japanese Patent Application Laid-Open No. 2000-200814 has a property that the value increases with the factor “f” even if the proportion of irregularity defects is the same.
There is a problem that there is not enough accuracy for monitoring.

【０００７】この発明は上述した事情に鑑みてなされた
もので、メモリＬＳＩの不良解析装置を歩留まり低下予
測のモニタリング装置として運用を行なう際に、人手に
よる解析結果解釈の時間を短縮することができるメモリ
ＬＳＩ不良解析装置およびメモリＬＳＩ不良解析方法を
提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and can reduce the time required for manual interpretation of analysis results when a memory LSI failure analysis device is operated as a monitoring device for predicting a decrease in yield. An object of the present invention is to provide a memory LSI failure analysis device and a memory LSI failure analysis method.

【０００８】[0008]

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、解析対象であるメ
モリＬＳＩに対して電気的な試験を行なうメモリＬＳＩ
不良解析装置であって、ＬＳＩを試験し、試験結果とし
て得られた不良ビットの存在をビットマップデータとし
て保持する試験手段と、前記試験手段より保持されるビ
ットマップデータを読み出し、各不良ビットの座標デー
タを保持するデータ読み出し手段と、前記読み出し手段
により保持された座標データに基づいて、座標毎に、当
該座標上にある不良ビットをカウントし、不良数のヒス
トグラムを作成する不良数ヒストグラム作成手段と、前
記不良数ヒストグラム作成手段により作成された不良数
のヒストグラムに基づいて、周期λに対する自己相関係
数ｒ（λ）を算出する自己相関係数算出手段とを具備す
ることを特徴とする。According to the first aspect of the present invention, there is provided a memory LSI for performing an electrical test on a memory LSI to be analyzed.
A failure analysis device for testing an LSI and holding the presence of a defective bit obtained as a test result as bitmap data; and reading bitmap data held by the test means, Data reading means for holding coordinate data, and a defect number histogram creating means for counting defective bits on the coordinates for each coordinate based on the coordinate data held by the reading means and creating a histogram of the number of defects And an autocorrelation coefficient calculating means for calculating an autocorrelation coefficient r (λ) for the period λ based on the histogram of the number of defects generated by the defective number histogram generating means.

【０００９】また、請求項２記載の発明では、請求項１
記載のメモリＬＳＩ不良解析装置において、前記自己相
関係数算出手段により算出された自己相関係数のうち、
最も大きな自己相関係数値ｒｍａｘと、そのときの周期
λｍａｘを算出する最大自己相関係数算出手段を有する
ことを特徴とする。Further, according to the invention described in claim 2, according to claim 1,
In the memory LSI failure analyzer described in the above, among the autocorrelation coefficients calculated by the autocorrelation coefficient calculation means,
It is characterized by having a maximum autocorrelation coefficient calculating means for calculating the largest autocorrelation coefficient value rmax and the period λmax at that time.

【００１０】また、請求項３記載の発明では、請求項１
記載のメモリＬＳＩ不良解析装置において、前記自己相
関係数算出手段により算出された自己相関係数のしきい
値を設定するしきい値設定手段と、前記自己相関係数算
出手段により算出された自己相関係数が、前記しきい値
設定手段により設定されたしきい値を超えているか否か
を判定するしきい値判定手段とを具備することを特徴と
する。[0010] According to the third aspect of the present invention, the first aspect is provided.
In the memory LSI failure analysis device described in the above, a threshold value setting means for setting a threshold value of the autocorrelation coefficient calculated by the autocorrelation coefficient calculation means; Threshold value determining means for determining whether or not the correlation coefficient exceeds a threshold value set by the threshold value setting means.

【００１１】また、上述した問題点を解決するために、
請求項４記載の発明では、ＬＳＩを試験し、試験結果と
して得られた不良ビットの存在をビットマップデータと
して保持するステップと、前記ビットマップデータを読
み出し、各不良ビットの座標データを保持するステップ
と、前記読み出し手段により保持された座標データに基
づいて、座標毎に、当該座標上にある不良ビットをカウ
ントし、不良数のヒストグラムを作成するステップと、
前記不良数ヒストグラムに基づいて、周期λに対する自
己相関係数ｒ（λ）を算出するステップとを有すること
を特徴とする。In order to solve the above-mentioned problems,
In the invention according to claim 4, a step of testing the LSI and holding the presence of a defective bit obtained as a test result as bitmap data, and a step of reading the bitmap data and holding coordinate data of each defective bit Based on the coordinate data held by the reading means, for each coordinate, count the defective bits on the coordinates, and create a histogram of the number of defects,
Calculating an autocorrelation coefficient r (λ) for a period λ based on the defect count histogram.

【００１２】また、請求項５記載の発明では、請求項４
記載のメモリＬＳＩ不良解析方法において、前記自己相
関係数のうち、最も大きな自己相関係数値ｒｍａｘと、
そのときの周期λｍａｘとを算出するステップを有する
ことを特徴とする。According to the invention described in claim 5, according to claim 4,
In the memory LSI failure analysis method described above, among the autocorrelation coefficients, the largest autocorrelation coefficient value rmax;
And a step of calculating the period λmax at that time.

【００１３】また、請求項６記載の発明では、請求項４
記載のメモリＬＳＩ不良解析方法において、前記自己相
関係数のしきい値を設定するステップと、前記自己相関
係数が、前記しきい値を超えているか否かを判定するス
テップとを有することを特徴とする。According to the invention described in claim 6, according to claim 4,
The method of claim 1, further comprising: setting a threshold value of the autocorrelation coefficient; and determining whether the autocorrelation coefficient exceeds the threshold value. Features.

【００１４】この発明では、試験手段は、ＬＳＩを試験
し、試験結果として得られた不良ビットの存在をビット
マップデータとして保持する。データ読み出し手段は、
前記ビットマップデータを読み出し、各不良ビットの座
標データを保持する。不良数ヒストグラム作成手段は、
前記座標データに基づいて、座標毎に不良ビットをカウ
ントし、不良数のヒストグラムを作成する。自己相関係
数算出手段は、前記不良数のヒストグラムに基づいて、
周期λに対する自己相関係数ｒ（λ）を算出する。自己
相関係数ｒ（λ）は、規則性不良データに含まれる規則
性の強さを表わすので、不良原因推定や量産ラインでの
歩留まり低下予測の手がかりとして利用できる。ゆえ
に、メモリＬＳＩの不良解析装置を歩留まり低下予測の
モニタリング装置として運用を行なう際に、人手による
解析結果解釈の時間を短縮することが可能となる。According to the present invention, the test means tests the LSI and holds the presence of a defective bit obtained as a test result as bit map data. The data reading means is
The bit map data is read, and the coordinate data of each defective bit is held. The defect count histogram creation means is:
Based on the coordinate data, defective bits are counted for each coordinate, and a histogram of the number of defects is created. The autocorrelation coefficient calculating means, based on the histogram of the number of defects,
An autocorrelation coefficient r (λ) for the period λ is calculated. Since the autocorrelation coefficient r (λ) indicates the strength of the regularity included in the regularity failure data, it can be used as a clue for estimating the cause of the failure or predicting the yield reduction in the mass production line. Therefore, when the failure analysis device for the memory LSI is operated as a monitoring device for predicting a decrease in yield, it is possible to reduce the time for interpreting the analysis result manually.

【００１５】[0015]

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。 Ａ．第１実施形態 Ａ−１．第１実施形態の構成 図１は、本発明の第１実施形態（請求項１および請求項
４）による全体の構成を示すブロック図である。図にお
いて、試験部１１は、解析対象であるメモリＬＳＩに対
して電気的な試験を行い、その結果をビットマップデー
タとして自身の記憶装置に出力する。データ読み出し部
１２は、前記ビットマップデータの読み出しを行い、各
不良ビットの座標データを解析計算機のメモリ上に保持
する。不良数ヒストグラム作成部１３は、読み出した不
良ビットの座標を調べ、それが「ｉ」だったときＨ
（ｉ）を１ずつ加算していくことで「ｉ」当該座標上に
ある不良ビットをカウントし、最終的に不良数ヒストグ
ラムＨ（ｉ）を作成する。自己相関係数算出部１４は、
前記不良数ヒストグラムＨ（ｉ）に基づいて、各周期λ
に対して自己相関係数ｒ（λ）を算出する。Embodiments of the present invention will be described below with reference to the drawings. A. First embodiment A-1. Configuration of First Embodiment FIG. 1 is a block diagram showing an overall configuration according to a first embodiment (claims 1 and 4) of the present invention. In the figure, a test unit 11 performs an electrical test on a memory LSI to be analyzed, and outputs the result to its own storage device as bitmap data. The data reading unit 12 reads the bitmap data, and stores the coordinate data of each defective bit on the memory of the analysis computer. The defect count histogram creating unit 13 examines the coordinates of the read defective bit, and if it is “i”, H
By adding (i) one by one, “i” counts the number of defective bits on the coordinates, and finally creates a defective number histogram H (i). The autocorrelation coefficient calculation unit 14
Based on the defect count histogram H (i), each cycle λ
, An autocorrelation coefficient r (λ) is calculated.

【００１６】Ａ−２．第１実施形態の動作 次に、上述した第１実施形態の動作について説明する。
ここで、図２は、第１実施形態の動作を説明するための
フローチャートである。まず、試験部１１において、解
析対象であるメモリＬＳＩに対して電気的な試験を行
い、その結果をビットマップデータとして自分の記憶装
置に出力する。次に、データ読み出し部１２において、
前記ビットマップデータの読み出しを行い、各不良ビッ
トの座標データを解析計算機のメモリ上に保持する（ス
テップＳ１０）。次に、不良数ヒストグラム作成部１３
において、読み出した不良ビットの座標を調べ（ステッ
プＳ１１）、それが「ｉ」だったときＨ（ｉ）を１ずつ
加算していくことで「ｉ」当該座標上にある不良ビット
をカウントする（ステップＳ１２）。そして、すべての
不良ビットについて、上記のカウント処理を行なったか
どうかをチェックし（ステップＳ１３）、まだ未処理の
データがある場合には、ステップＳ１１に戻る。このよ
うにして、上記処理をすべての不良ビットについて行な
うことで、最終的に不良数ヒストグラムＨ（ｉ）を得る
ことができる。A-2. Operation of First Embodiment Next, the operation of the above-described first embodiment will be described.
Here, FIG. 2 is a flowchart for explaining the operation of the first embodiment. First, the test unit 11 performs an electrical test on the memory LSI to be analyzed, and outputs the result to its own storage device as bitmap data. Next, in the data reading unit 12,
The bitmap data is read out, and the coordinate data of each defective bit is stored in the memory of the analysis computer (Step S10). Next, the defect count histogram creating unit 13
In step (1), the coordinates of the read defective bit are checked (step S11), and when it is "i", H (i) is incremented by 1 to count the defective bits on the "i" coordinates (step S11). Step S12). Then, it is checked whether or not the above-described counting process has been performed for all the defective bits (step S13). If there is any unprocessed data, the process returns to step S11. In this way, by performing the above-described processing for all the defective bits, a defective number histogram H (i) can be finally obtained.

【００１７】次に、自己相関係数算出部１４において、
上記不良数ヒストグラムＨ（ｉ）に基づいて、各周期λ
に対して自己相関係数ｒ（λ）の算出を行なう（ステッ
プＳ１４）。なお、通常の解析で用いる周期は、「２」
からアドレス空間の「１／２」までである。自己相関係
数ｒ（λ）とは、解析対象をλだけずらしたときに、ず
らしたデータと元のデータとの「重なりの度合い」を表
す指標である。自己相関係数ｒ（λ）は「０」から
「１」までの値をとり、その値により相関の強さを絶対
評価することができる。すなわち、ｒ（λ）＝１であれ
ば、λずらしても元のデータとぴったり一致するわけで
あるので、完全な周期λの規則性を有し、ｒ（λ）＝０
であれば、λずらすと全く重なりがないので、周期λの
規則性は全くないことが分かる。Next, in the autocorrelation coefficient calculating section 14,
On the basis of the defect count histogram H (i), each cycle λ
Then, an autocorrelation coefficient r (λ) is calculated (step S14). The cycle used in the normal analysis is “2”.
To “１ ／” of the address space. The autocorrelation coefficient r (λ) is an index indicating the “degree of overlap” between the shifted data and the original data when the analysis target is shifted by λ. The autocorrelation coefficient r (λ) takes a value from “0” to “1”, and the strength of the correlation can be absolutely evaluated based on the value. That is, if r (λ) = 1, the data exactly matches the original data even if it is shifted by λ, so that it has the regularity of perfect period λ and r (λ) = 0
Then, since there is no overlap when shifted by λ, it can be seen that there is no regularity of the period λ.

【００１８】したがって、自己相関係数ｒ（λ）をＬＳ
Ｉの不良解析に適用すれば、各周期λに対してｒ（λ）
の値から不良データに含まれる規則性の強さを求めるこ
とが可能となり、不良原因推定のための大きな手がかり
となる。因みに、期待値関数Ｔ（ｆ）が不良ビットのア
ドレス差に含まれる因数の割合を表す指標であるのに対
し、自己相関係数はｒ（λ）はアドレス差そのものの割
合を表す指標である。Therefore, the autocorrelation coefficient r (λ) is given by LS
If applied to the failure analysis of I, r (λ) for each period λ
The strength of the regularity included in the failure data can be obtained from the value of the failure data, which is a great clue for estimating the failure cause. Incidentally, the expected value function T (f) is an index indicating the ratio of factors included in the address difference of defective bits, whereas the autocorrelation coefficient r (λ) is an index indicating the ratio of the address difference itself. .

【００１９】例えば、周期「１０」の完全な規則性不良
に対し、期待値関数Ｔ（ｆ）のグラフは図３に示すよう
になる。「１０」の倍数の他、「１０」の因数である
「２」および「５」の倍数のところにも、ピークが現れ
るのが特徴である。これに対し、自己相関係数ｒ（λ）
は、図４に示すように、「１０」の倍数のところにしか
ピークは現れない。これは、「２」や「５」だけずらし
ても元のデータとは重ならないからである。For example, a graph of the expected value function T (f) is shown in FIG. 3 for a complete regularity defect with a period “10”. The feature is that peaks appear at multiples of “2” and “5” which are factors of “10” in addition to multiples of “10”. On the other hand, the autocorrelation coefficient r (λ)
As shown in FIG. 4, a peak appears only at a multiple of "10". This is because even if shifted by "2" or "5", it does not overlap with the original data.

【００２０】さて、自己相関係数ｒ（λ）は、具体的に
は以下の手順により算出する。まず、自己相関関数Ｃ
（λ）を求める。Ｃ（λ）は、不良数ヒストグラムにお
けるＨ（ｉ）とＨ（ｉ＋λ）の積の平均のことである。The autocorrelation coefficient r (λ) is specifically calculated according to the following procedure. First, the autocorrelation function C
(Λ) is obtained. C (λ) is the average of the product of H (i) and H (i + λ) in the defect count histogram.

【００２１】自己相関係数ｒ（λ）は、アドレス空間を
Ｌ≦ｉ≦Ｌ’とするとき、以下の式により求めることが
できる。The autocorrelation coefficient r (λ) can be obtained by the following equation when the address space is L ≦ i ≦ L ′.

【数１】 (Equation 1)

【００２２】そして、Ｃ（λ）をＣ（０）により正規化
したものが、自己相関係数ｒ（λ）である。すなわち、
ｒ（λ）＝Ｃ（λ）／Ｃ（０）となる。The autocorrelation coefficient r (λ) is obtained by normalizing C (λ) by C (0). That is,
r (λ) = C (λ) / C (0).

【００２３】以下、例を挙げて具体的に算出方法を説明
する。ここで、図５は、ある不良データの例である（不
良数３６個）。このデータに対して、自己相関係数によ
りＸ軸方向の規則性を解析することを考えた場合、ま
ず、各Ｘ座標上の不良数の個数を求め、Ｘ座標を変数と
する不良数のヒストグラムＨ（ｘ）を作成する（図
６）。Hereinafter, the calculation method will be specifically described with reference to examples. Here, FIG. 5 is an example of certain failure data (36 failures). When considering regularity in the X-axis direction with respect to this data using an autocorrelation coefficient, first, the number of defects on each X coordinate is obtained, and a histogram of the number of defects using the X coordinate as a variable H (x) is created (FIG. 6).

【００２４】こうして得られたヒストグラムＨ（ｘ）に
対して、周期λ毎に自己相関係数を算出すればよい。な
お、図５に示すアドレス空間は１≦ｘ≦１３であるか
ら、解析する周期は、その半分の「６」までとする。An autocorrelation coefficient may be calculated for the histogram H (x) thus obtained for each period λ. Since the address space shown in FIG. 5 satisfies 1 ≦ x ≦ 13, the analysis cycle is limited to half “6”.

【００２５】まず、自己相関関数Ｃ（２）を求める。こ
れは、Ｈ（ｘ）を「２」ずらしたＨ（ｘ＋２）との積の
平均であるから、Ｃ（２）＝ΣＨ（ｉ）Ｈ（ｉ＋２）／
１３＝４９／１３となる。また、Ｃ（０）＝ΣＨ（ｉ）
２／１３＝２５６／１３であるから、ｒ（２）＝Ｃ
（２）／Ｃ（０）＝４９／２５６＝０．１９１４を得
る。First, an autocorrelation function C (2) is obtained. Since this is the average of the product of H (x) and H (x + 2) shifted by “2”, C (2) = ΣH (i) H (i + 2) /
13 = 49/13. Also, C (0) = ΣH (i)
Since 2/13 = 256/13, r (2) = C
(2) / C (0) = 49/256 = 0.1914 is obtained.

【００２６】次に、自己相関関数Ｃ（３）を求める。こ
れは、Ｈ（ｘ）を３ずらしたＨ（ｘ＋３）との積の平均
であるから、Ｃ（３）＝ΣＨ（ｉ）Ｈ（ｉ＋３）／１３
＝４９／１３となる。また、Ｃ（０）＝２５６／１３で
あったから、ｒ（３）＝Ｃ（３）／Ｃ（０）＝４９／２
５６＝０．１９１４を得る。Next, an autocorrelation function C (3) is obtained. Since this is the average of the product of H (x) and H (x + 3) shifted by 3, C (3) = ΣH (i) H (i + 3) / 13
= 49/13. Further, since C (0) = 256/13, r (3) = C (3) / C (0) = 49/2.
56 = 0.1914 is obtained.

【００２７】次に、自己相関関数Ｃ（４）を求める。こ
れは、Ｈ（ｘ）を４ずらしたＨ（ｘ＋４）との積の平均
であるから、Ｃ（４）＝ΣＨ（ｉ）Ｈ（ｉ＋４）／１３
＝２９／１３となる。また、Ｃ（０）＝２５６／１３で
あったから、ｒ（４）＝Ｃ（４）／Ｃ（０）＝２９／２
５６＝０．１１３３を得る。Next, an autocorrelation function C (4) is obtained. Since this is the average of the product of H (x) and H (x + 4) shifted by 4, C (4) =） H (i) H (i + 4) / 13
= 29/13. Since C (0) = 256/13, r (4) = C (4) / C (0) = 29/2
56 = 0.1133 is obtained.

【００２８】次に、自己相関関数Ｃ（５）を求める。こ
れは、Ｈ（ｘ）を５ずらしたＨ（ｘ＋５）との積の平均
であるから、Ｃ（５）＝ΣＨ（ｉ）Ｈ（ｉ＋５）／１３
＝１６７／１３となる。また、Ｃ（０）＝２５６／１３
であったから、ｒ（５）＝Ｃ（５）／Ｃ（０）＝１６７
／２５６＝０．６５２３を得る。Next, an autocorrelation function C (5) is obtained. Since this is the average of the product of H (x) and H (x + 5) shifted by 5, C (5) = ΣH (i) H (i + 5) / 13
= 167/13. Also, C (0) = 256/13
Therefore, r (5) = C (5) / C (0) = 167
/256=0.6523.

【００２９】次に、自己相関関数Ｃ（６）を求める。こ
れは、Ｈ（ｘ）を６ずらしたＨ（ｘ＋６）との積の平均
であるから、Ｃ（６）＝ΣＨ（ｉ）Ｈ（ｉ＋６）／１３
＝２３／１３となる。また、Ｃ（０）＝２５６／１３で
あったから、ｒ（６）＝Ｃ（６）／Ｃ（０）＝２３／２
５６＝０．０８９８を得る。Next, an autocorrelation function C (6) is obtained. Since this is the average of the product of H (x) and H (x + 6) shifted by 6, C (6) = ΣH (i) H (i + 6) / 13
= 23/13. Since C (0) = 256/13, r (6) = C (6) / C (0) = 23/2
56 = 0.0898 is obtained.

【００３０】このようにして求めた自己相関係数をｙ軸
に、周期をｘ軸にとれば、図７に示すような自己相関係
数のグラフが得られる。これにより、図５に示す不良デ
ータがＸ軸方向に対して、周期「５」の強い規則性を持
つことが分かる。If the thus obtained autocorrelation coefficient is set on the y-axis and the period is set on the x-axis, a graph of the autocorrelation coefficient as shown in FIG. 7 is obtained. This indicates that the failure data shown in FIG. 5 has a strong regularity with a period “5” in the X-axis direction.

【００３１】Ｂ．第２実施形態 次に、本発明の第２実施形態（請求項２および請求項
５）について説明する。図８は、本発明の第２実施形態
によるメモリＬＳＩ不良解析装置の構成を示すブロック
図である。なお、図１に対応する部分には同一の符号を
付けて説明を省略する。図において、本第２実施形態で
は、最大自己相関係数探索部２１を設けている。該最大
自己相関係数探索部２１は、自己相関係数算出部１４で
算出した自己相関係数のうち、もっとも大きな自己相関
係数値ｒｍａｘと、そのときの周期λｍａｘを求める。B. Second Embodiment Next, a second embodiment (claims 2 and 5) of the present invention will be described. FIG. 8 is a block diagram showing the configuration of the memory LSI failure analysis device according to the second embodiment of the present invention. Note that the same reference numerals are given to portions corresponding to FIG. In the figure, in the second embodiment, a maximum autocorrelation coefficient search unit 21 is provided. The maximum autocorrelation coefficient search unit 21 obtains the largest autocorrelation coefficient value rmax among the autocorrelation coefficients calculated by the autocorrelation coefficient calculation unit 14 and the period λmax at that time.

【００３２】図５に示す不良データの解析例でいえば、
ｒ（２）からｒ（６）までのうち、もっとも大きな値を
探索することになる。この場合、ｒ（５）＝０．６５２
３がもっとも大きいので、ｒｍａｘ＝０．６５２３、λ
ｍａｘ＝５となる。In the example of analyzing the failure data shown in FIG.
The largest value is searched for from r (2) to r (6). In this case, r (5) = 0.652
3 is the largest, so that rmax = 0.6523, λ
max = 5.

【００３３】このようにして第２実施形態によるメモリ
ＬＳＩ不良解析装置の場合、第１実施形態のように自己
相関係数のグラフを作成しなくとも、不良データに含ま
れる規則性不良の周期、および規則性の強さを求めるこ
とができる。As described above, in the case of the memory LSI failure analysis device according to the second embodiment, even if the graph of the autocorrelation coefficient is not prepared as in the first embodiment, the period of the regular failure included in the failure data can be reduced. And the strength of regularity.

【００３４】Ｃ．第３実施形態 次に、本発明の第３実施形態（請求項３および請求項
６）について説明する。図９は、本発明の第３実施形態
によるメモリＬＳＩ不良解析装置の構成を示すブロック
図である。なお、図１に対応する部分には同一の符号を
付けて説明を省略する。図において、本第３実施形態で
は、しきい値設定部３１およびしきい値判定部３２を設
けている。しきい値設定部３１は、規則性不良と判断で
きる自己相関係数のしきい値を設定する。期待値関数Ｔ
（ｆ）は、規則性の強さが変わらなくても、「ｆ」につ
れて大きくなる傾向があるが、自己相関係数ｒ（λ）に
は、そのような性質がなく、絶対的な評価が可能なの
で、しきい値の設定による規則性不良の自動判定を行な
うことができる。しきい値判定手段３２は、各自己相関
係数ｒ（λ）に対して、上記しきい値を超えているか否
かを判定する。超えていた場合には、当該周期の規則性
不良を含むものと判断し、その自己相関係数値ｒｉと、
そのときの周期λｉをリストアップする。C. Third Embodiment Next, a third embodiment (claims 3 and 6) of the present invention will be described. FIG. 9 is a block diagram showing the configuration of the memory LSI failure analysis device according to the third embodiment of the present invention. Note that the same reference numerals are given to portions corresponding to FIG. In the figure, in the third embodiment, a threshold value setting unit 31 and a threshold value judgment unit 32 are provided. The threshold value setting unit 31 sets a threshold value of an autocorrelation coefficient that can be determined to be defective in regularity. Expected value function T
(F) tends to increase as “f” even if the strength of the regularity does not change, but the autocorrelation coefficient r (λ) does not have such a property and the absolute evaluation is Since it is possible, it is possible to automatically determine a regularity defect by setting a threshold value. The threshold value determining means 32 determines whether or not each autocorrelation coefficient r (λ) exceeds the above threshold value. If it exceeds, it is determined that the irregularity of the cycle is included, and its autocorrelation coefficient value ri,
The period λi at that time is listed.

【００３５】上記処理について、図５に示す不良データ
の解析例を用いて説明する。しきい値設定部３１におい
て、しきい値を仮に「０．５」と設定して図５に示す不
良データを解析する場合、しきい値判定部３２におい
て、ｒ（２）からｒ（６）までの値が「０．５」を超え
ているか否かをチェックする。その結果、「０．５」を
超えているのは、ｒ（５）＝０．６５２３のみであるの
で、ｒ１＝０．６５２３、λ１＝５が規則性不良として
リストアップされる。The above process will be described with reference to an example of failure data analysis shown in FIG. When the threshold value setting unit 31 sets the threshold value to “0.5” and analyzes the defective data shown in FIG. 5, the threshold value determination unit 32 sets the threshold value from r (2) to r (6). It is checked whether or not the value up to “0.5” exceeds “0.5”. As a result, since only r (5) = 0.6523 exceeds “0.5”, r1 = 0.6523 and λ1 = 5 are listed as poor regularity.

【００３６】このように、第３実施形態によるメモリＬ
ＳＩ不良解析装置においても、第１実施形態のように自
己相関係数のグラフを作成しなくとも、不良データに含
まれる規則性不良の周期、および規則性の強さを求める
ことができる。As described above, the memory L according to the third embodiment is
Also in the SI failure analyzer, the period of regularity failure and the strength of regularity included in failure data can be obtained without creating a graph of the autocorrelation coefficient as in the first embodiment.

【００３７】上述したように、第１ないし第３実施形態
によれば、従来のＬＳＩ不良解析装置では、ＬＳＩの開
発・試作段階での利用を想定しており、規則性不良の期
待値関数Ｔ（ｆ）のみを出力していたが、本発明ではそ
の期待値関数から自己相関係数ｒ（λ）を算出すること
ができる。したがって、例えば、量産ラインにおいて、
規則性不良の割合が予め設定しておいたしきい値を超え
たらアラームで知らせるといったモニタリング装置とし
てＬＳＩ不良解析装置を運用することができる。また、
期待値関数Ｔ（ｆ）の値は、規則性不良の混合率が変わ
らなくても「ｆ」につれて大きくなる傾向があるが、自
己相関係数ｒ（λ）にはそのようなことがないので、あ
る程度規則性が強い不良を容易に見出すことができ、不
良原因推定のための新たな指標としても活用できる。As described above, according to the first to third embodiments, the conventional LSI failure analysis apparatus is assumed to be used in the development and trial production stages of the LSI, and the expected value function T of the regularity failure is assumed. Although only (f) is output, the present invention can calculate the autocorrelation coefficient r (λ) from the expected value function. Therefore, for example, in a mass production line,
The LSI failure analysis device can be operated as a monitoring device that notifies an alarm when the regularity failure ratio exceeds a preset threshold value. Also,
Although the value of the expected value function T (f) tends to increase as “f” even if the mixing ratio of the irregularity does not change, the autocorrelation coefficient r (λ) does not have such a value. In addition, a defect having a certain degree of regularity can be easily found, and can be used as a new index for estimating the cause of the defect.

【００３８】[0038]

【発明の効果】以上説明したように、本発明によれば、
メモリＬＳＩの不良解析装置を歩留まり低下予測のモニ
タリング装置として運用を行なう際に、得られた解析結
果を自動的に解釈し、規則性分布の周期およびその規則
性の強さを表わし、不良原因推定や量産ラインでの歩留
まり低下予測の手がかりとして利用できる自己相関係数
を算出することで、人手による解析結果解釈の時間を短
縮することができるという利点が得られる。As described above, according to the present invention,
When the memory LSI failure analysis device is operated as a monitoring device for predicting a decrease in yield, the obtained analysis result is automatically interpreted, and the period of the regularity distribution and the strength of the regularity are represented to estimate the cause of the failure. By calculating an autocorrelation coefficient that can be used as a clue for predicting a decrease in yield or in a mass production line, there is an advantage that the time for interpreting the analysis result by hand can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の第１実施形態（請求項１および請求
項４）による全体の構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration according to a first embodiment (claims 1 and 4) of the present invention.

【図２】 第１実施形態の動作を説明するためのフロー
チャートである。FIG. 2 is a flowchart for explaining the operation of the first embodiment.

【図３】 周期「１０」の規則性不良に対する期待値関
数Ｔ（ｆ）を示す概念図である。FIG. 3 is a conceptual diagram showing an expected value function T (f) for a regularity defect having a period of “10”.

【図４】 周期「１０」の規則性不良に対する自己相関
係数ｒ（λ）を示す概念図である。FIG. 4 is a conceptual diagram showing an autocorrelation coefficient r (λ) for a regularity defect with a period “10”.

【図５】 周期「５」の規則性不良を含む不良データの
例を示す概念図である。FIG. 5 is a conceptual diagram showing an example of failure data including a regularity failure with a period of “5”.

【図６】 図５の不良データに対する不良数ヒストグラ
ムを示す概念図である。FIG. 6 is a conceptual diagram showing a defect count histogram for the defect data of FIG. 5;

【図７】 図５の不良データに対する自己相関係数ｒ
（λ）を示す概念図である。FIG. 7 is an autocorrelation coefficient r for the defective data in FIG.
It is a key map showing (λ).

【図８】 本発明の第２実施形態による全体の構成を示
すブロック図である。FIG. 8 is a block diagram showing an overall configuration according to a second embodiment of the present invention.

【図９】 本発明の第３実施形態による全体の構成を示
すブロック図である。FIG. 9 is a block diagram showing an overall configuration according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１１ 試験部（試験手段） １２ データ読み出し部（データ読み出し手段） １３ 不良数ヒストグラム作成部（不良数ヒストグラム
作成手段） １４ 自己相関係数算出部（自己相関係数算出手段） ２１ 最大自己相関係数探索部（最大自己相関係数算出
手段） ３１ しきい値設定部（しきい値設定手段） ３２ しきい値判定部（しきい値判定手段）DESCRIPTION OF SYMBOLS 11 Test part (test means) 12 Data reading part (data reading means) 13 Defect number histogram creation part (defect number histogram creation means) 14 Autocorrelation coefficient calculation part (autocorrelation coefficient calculation means) 21 Maximum autocorrelation coefficient Searching unit (maximum autocorrelation coefficient calculating unit) 31 Threshold setting unit (threshold setting unit) 32 Threshold determining unit (threshold determining unit)

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 解析対象であるメモリＬＳＩに対して電
気的な試験を行なうメモリＬＳＩ不良解析装置であっ
て、 ＬＳＩを試験し、試験結果として得られた不良ビットの
存在をビットマップデータとして保持する試験手段と、 前記試験手段より保持されるビットマップデータを読み
出し、各不良ビットの座標データを保持するデータ読み
出し手段と、 前記読み出し手段により保持された座標データに基づい
て、座標毎に、当該座標上にある不良ビットをカウント
し、不良数のヒストグラムを作成する不良数ヒストグラ
ム作成手段と、 前記不良数ヒストグラム作成手段により作成された不良
数のヒストグラムに基づいて、周期λに対する自己相関
係数ｒ（λ）を算出する自己相関係数算出手段とを具備
することを特徴とするメモリＬＳＩ不良解析装置。1. A memory LSI failure analyzer for performing an electrical test on a memory LSI to be analyzed, wherein the LSI is tested and the presence of a defective bit obtained as a test result is stored as bitmap data. A reading unit that reads the bitmap data held by the testing unit and holds the coordinate data of each defective bit; and, for each coordinate, based on the coordinate data held by the reading unit. A defect number histogram creating means for counting defective bits on the coordinates and creating a histogram of the number of defects; and an autocorrelation coefficient r for a period λ based on the histogram of the number of defects created by the defect number histogram creating means. And an autocorrelation coefficient calculating means for calculating (λ). Apparatus. 【請求項２】 前記自己相関係数算出手段により算出さ
れた自己相関係数のうち、最も大きな自己相関係数値ｒ
ｍａｘと、そのときの周期λｍａｘを算出する最大自己
相関係数算出手段を有することを特徴とする請求項１記
載のメモリＬＳＩ不良解析装置。2. The largest autocorrelation coefficient value r among the autocorrelation coefficients calculated by the autocorrelation coefficient calculation means.
2. The memory LSI failure analysis apparatus according to claim 1, further comprising a maximum autocorrelation coefficient calculating means for calculating a maximum and a period λmax at that time. 【請求項３】 前記自己相関係数算出手段により算出さ
れた自己相関係数のしきい値を設定するしきい値設定手
段と、 前記自己相関係数算出手段により算出された自己相関係
数が、前記しきい値設定手段により設定されたしきい値
を超えているか否かを判定するしきい値判定手段とを具
備することを特徴とする請求項１記載のメモリＬＳＩ不
良解析装置。3. A threshold value setting means for setting a threshold value of the autocorrelation coefficient calculated by the autocorrelation coefficient calculation means; and an autocorrelation coefficient calculated by the autocorrelation coefficient calculation means. 2. The memory LSI failure analysis device according to claim 1, further comprising a threshold value judging unit for judging whether or not a threshold value set by said threshold value setting unit is exceeded. 【請求項４】 ＬＳＩを試験し、試験結果として得られ
た不良ビットの存在をビットマップデータとして保持す
るステップと、 前記ビットマップデータを読み出し、各不良ビットの座
標データを保持するステップと、 前記読み出し手段により保持された座標データに基づい
て、座標毎に、当該座標上にある不良ビットをカウント
し、不良数のヒストグラムを作成するステップと、 前記不良数ヒストグラムに基づいて、周期λに対する自
己相関係数ｒ（λ）を算出するステップとを有すること
を特徴とするメモリＬＳＩ不良解析方法。4. A step of testing an LSI and storing the presence of a defective bit obtained as a test result as bitmap data; a step of reading the bitmap data and storing coordinate data of each defective bit; A step of counting the number of defective bits on the coordinates for each coordinate based on the coordinate data held by the reading means and creating a histogram of the number of defectives; Calculating a relational number r (λ). 【請求項５】 前記自己相関係数のうち、最も大きな自
己相関係数値ｒｍａｘと、そのときの周期λｍａｘとを
算出するステップを有することを特徴とする請求項４記
載のメモリＬＳＩ不良解析方法。5. The memory LSI failure analysis method according to claim 4, further comprising the step of calculating the largest autocorrelation coefficient value rmax among the autocorrelation coefficients and the period λmax at that time. 【請求項６】 前記自己相関係数のしきい値を設定する
ステップと、 前記自己相関係数が、前記しきい値を超えているか否か
を判定するステップとを有することを特徴とする請求項
４記載のメモリＬＳＩ不良解析方法。6. The method according to claim 1, further comprising: setting a threshold value of the autocorrelation coefficient; and determining whether the autocorrelation coefficient exceeds the threshold value. Item 5. The memory LSI failure analysis method according to Item 4.