JP2002048843A - Method of testing lvds receiver with built-in integrated circuit, testing circuit thereof and tester thereof - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enable the product inspection of ASICs including LVDS receivers by generating only digital signals from an LSI tester. SOLUTION: LVDS transmitter 4 is connected to a digital output terminal of a general purposed LSI tester 1 and its output is applied to an LVDS signal input 3a of an ASIC 2. The LVDS transmitter 4 converts a digital signal from the LSI tester 1 to an LVDS signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、ＬＶＤＳ( ロー
ボルテイジディファレンシャルシグナリング) レシーバ
を有する特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏ
ｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｉｏｎ Ｃｉ
ｒｃｕｉｔ、以下ＡＳＩＣという）のテスト方法に関す
る。ここで、ＬＶＤＳレシーバとは、ＬＶＤＳ信号が入
力する入力部とこの入力部に入力したＬＶＤＳ信号をデ
ジタル信号に変換して、出力するＬＶＤＳ信号受信回路
を有する回路のことである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an application specific integrated circuit having an LVDS (Low Voltage Differential Signaling) receiver.
n Specific Integration Ci
rASIC (hereinafter referred to as ASIC). Here, the LVDS receiver is a circuit having an input section to which an LVDS signal is input, and an LVDS signal receiving circuit that converts the LVDS signal input to the input section into a digital signal and outputs the digital signal.

【０００２】[0002]

【従来の技術】従来のＡＳＩＣは、デジタルロジック回
路のみで構成され、このようなＡＳＩＣの製品検査は、
図３に示すような検査装置でなされていた。2. Description of the Related Art A conventional ASIC is composed of only a digital logic circuit.
The inspection was performed using an inspection apparatus as shown in FIG.

【０００３】図３において、ＬＳＩテスタ１は、被検査
回路（ＡＳＩＣ）２に接続され、２つの入力を持つ比較
器１ｂを備えている。ＬＳＩテスタ１から発生させたデ
ジタル信号をＡＳＩＣ２に入力させる。ＡＳＩＣ２内の
論理回路２ｃを通過した信号は、出力信号となり、比較
器１ｂに入力される。又、ＬＳＩテスタ１から発生した
もう一つのデジタル信号（比較信号）も比較器１ｂに入
力される。この比較器１ｂ内で、２つの入力信号（デジ
タル信号）の論理レベルが比較され、ＡＳＩＣ２内の論
理検証を行う。In FIG. 3, an LSI tester 1 is connected to a circuit under test (ASIC) 2 and includes a comparator 1b having two inputs. The digital signal generated from the LSI tester 1 is input to the ASIC 2. The signal that has passed through the logic circuit 2c in the ASIC 2 becomes an output signal and is input to the comparator 1b. Another digital signal (comparison signal) generated from the LSI tester 1 is also input to the comparator 1b. In the comparator 1b, the logic levels of two input signals (digital signals) are compared, and the logic in the ASIC 2 is verified.

【０００４】一方、上記のようなＡＳＩＣに代えて、液
晶表示装置への信号供給用等にＬＶＤＳレシーバ内蔵Ａ
ＳＩＣが使用されることが多くなってきている。液晶表
示装置へ画像信号を伝送する方式は、アナログ信号によ
るものが主流であったが、デジタル信号で送ろうとすれ
ば、Ｄ／ＡコンバータやＡ／Ｄコンバータを使い、アナ
ログとデジタルの変換が必要であった。しかし、このよ
うな変換を行う限り、配線数の多さによるコスト大、画
像の劣化、耐ＥＭＩ特性の低下を避けることができない
という問題がある。ＬＶＤＳレシーバ内蔵ＡＳＩＣは、
この欠点をなくす機構を持っている。簡単に言うと、正
方向の差動入力信号と負方向の差動入力信号を使い、両
信号が互いに逆になった時、正方向の差動入力信号が正
の時（負方向の差動入力信号は負）は１の論理、正方向
の差動入力信号が負の時（負方向の差動入力信号は正）
は０の論理を表す。このような信号とすることで、ノイ
ズに強くアナログ―デジタル変換器なども不要となり低
コストで構成することが可能になる。On the other hand, instead of the ASIC as described above, an ADS with a built-in LVDS receiver is used for supplying signals to a liquid crystal display device.
SIC is increasingly being used. The main method of transmitting image signals to liquid crystal display devices is by analog signals, but if digital signals are to be transmitted, D / A converters and A / D converters must be used to convert between analog and digital signals. Met. However, as long as such conversion is performed, there is a problem that a large cost due to a large number of wirings, deterioration of an image, and a decrease in EMI resistance cannot be avoided. ASIC with built-in LVDS receiver
It has a mechanism to eliminate this drawback. In simple terms, a positive-going differential input signal and a negative-going differential input signal are used. When both signals are reversed, when the positive-going differential input signal is positive (the negative-going differential input signal). When the input signal is negative, the logic is 1 when the positive differential input signal is negative (the negative differential input signal is positive).
Represents the logic of 0. By adopting such a signal, it is resistant to noise, and an analog-digital converter or the like is not required, so that a low-cost configuration can be achieved.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら，上記従
来の方法では、以下のような問題があった。However, the above-mentioned conventional method has the following problems.

【０００６】先ず、ＬＶＤＳレシーバ内蔵ＡＳＩＣは、
デジタル入力端子とＬＶＤＳ信号入力端子とを備えてい
るため、テスタからＬＶＤＳ信号とデジタル信号を混在
して発生させる必要があるが、汎用のＬＳＩテスタを使
用する限り、ＬＶＤＳレシーバを含めた製品検査を行う
ことができなかった。これは、汎用のＬＳＩテスタを使
用する従来のＡＳＩＣの試験方法では、ＬＳＩテスタか
らデジタル信号のみを発生させて製品検査を行うため、
ＬＶＤＳレシーバにＬＶＤＳ信号を与えることができな
いからである。First, an ASIC with a built-in LVDS receiver is:
Since it has a digital input terminal and an LVDS signal input terminal, it is necessary to mix the LVDS signal and the digital signal from the tester. However, as long as a general-purpose LSI tester is used, product inspection including the LVDS receiver must be performed. Could not do. This is because in a conventional ASIC test method using a general-purpose LSI tester, only digital signals are generated from the LSI tester to perform product inspection.
This is because an LVDS signal cannot be given to the LVDS receiver.

【０００７】又、ＬＳＩテスタ側でＬＶＤＳ信号を発生
させようとしてもその生成が難しかった。これは、ＬＶ
ＤＳ信号は、図４のように正方向と負方向の差動入力を
必要とし、デジタル信号と比べて２倍のデータ量を必要
とする為、デジタル信号のみと比べて、信号パターンが
多くなること、さらに、ＬＶＤＳ信号は、振幅の小さい
電圧信号で、電圧変動の影響を受けやすいことのためで
ある。Further, it has been difficult to generate an LVDS signal on the LSI tester side. This is LV
As shown in FIG. 4, the DS signal requires differential inputs in the positive and negative directions, and requires twice as much data as the digital signal. Therefore, the signal pattern is larger than that of the digital signal alone. This is because the LVDS signal is a voltage signal having a small amplitude and is easily affected by voltage fluctuation.

【０００８】この発明は，ＬＳＩテスタからデジタル信
号のみを発生させることでＬＶＤＳレシーバを含むＡＳ
ＩＣの製品検査を可能にするテスト方法を提供すること
を目的としている。The present invention provides an AS tester including an LVDS receiver by generating only a digital signal from an LSI tester.
It is an object of the present invention to provide a test method that enables product inspection of an IC.

【０００９】[0009]

【課題を解決するための手段】この発明は，上記課題を
解決するために以下の構成を備えている。 （１）ＬＶＤＳ( ローボルテイジディファレンシャルシ
グナリング) 信号入力部を有し、この入力部にＬＶＤＳ
信号が入力されたときにこれをデジタル信号に変換して
論理回路に出力するＬＶＤＳレシーバを有する集積回路
のテスト方法において、ＬＳＩテスタからのデジタル信
号をＬＶＤＳ信号に変換してＬＶＤＳレシーバのＬＶＤ
Ｓ信号入力部に入力し、論理回路の出力と比較信号とを
比較してＬＶＤＳレシーバおよび論理回路のテストを行
うことを特徴とする。この発明では、ＬＳＩテスタから
のデジタル信号をＬＶＤＳ信号に変換してＬＶＤＳレシ
ーバのＬＶＤＳ信号入力部に入力するようにする。した
がって、ＬＳＩテスタは、汎用のものでよく、出力はデ
ジタル信号でよい。このため、ＬＳＩテスタ側でＬＶＤ
Ｓ信号を生成させる必要がなく、ＬＳＩテスタ内でＬＶ
ＤＳ信号を発生させるに伴う問題を回避できる。The present invention has the following arrangement to solve the above-mentioned problems. (1) An LVDS (Low Voltage Differential Signaling) signal input section is provided, and the LVDS
In a test method of an integrated circuit having an LVDS receiver which converts a signal into a digital signal when the signal is input, and outputs the digital signal to a logic circuit, a digital signal from an LSI tester is converted into an LVDS signal, and the LVD of the LVDS receiver is converted.
It is characterized in that the LVDS receiver and the logic circuit are tested by comparing the output of the logic circuit with the comparison signal, which is input to the S signal input unit. According to the present invention, a digital signal from an LSI tester is converted into an LVDS signal and input to an LVDS signal input section of an LVDS receiver. Therefore, the LSI tester may be a general-purpose one, and the output may be a digital signal. Therefore, the LVD on the LSI tester side
There is no need to generate the S signal, and the LV
Problems associated with generating a DS signal can be avoided.

【００１０】この方法により、デジタル信号を生成する
汎用のＬＳＩテスタでＬＶＤＳ信号の入力を必要とする
集積回路のテストが行える。According to this method, a general-purpose LSI tester that generates a digital signal can test an integrated circuit that requires input of an LVDS signal.

【００１１】（２）上記（１）のテスト方法に使用され
るＬＶＤＳレシーバ内蔵集積回路テスト用検査基板であ
って、この基板は、ＬＳＩテスタからのデジタル信号を
ＬＶＤＳ信号に変換してＬＶＤＳレシーバのＬＶＤＳ信
号入力部に入力する構成にある（以下この基板をＬＶＤ
Ｓトランスミッタという）。(2) A test board for testing an integrated circuit with a built-in LVDS receiver used in the test method of the above (1), wherein the board converts a digital signal from an LSI tester into an LVDS signal and converts the digital signal into an LVDS signal. It is configured to input to the LVDS signal input unit (hereinafter, this substrate is referred to as LVD
S transmitter).

【００１２】この回路では、デジタル信号をＬＶＤＳ信
号に変換する。これにより、ＬＳＩテスタのデジタル信
号をＬＶＤＳ信号に変換して、ＬＶＤＳレシーバ内蔵Ａ
ＳＩＣの入力信号にできる。This circuit converts a digital signal into an LVDS signal. Thus, the digital signal of the LSI tester is converted into the LVDS signal, and the LVDS receiver built-in A
It can be the input signal of SIC.

【００１３】[0013]

【発明の実施の形態】図１から図５を参照してこの発明
の実施形態を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.

【００１４】先ず、図２は、ＬＶＤＳレシーバ内蔵ＡＳ
ＩＣのブロック図である。上記ＡＳＩＣの動作は、ＬＶ
ＤＳ信号入力部３ａに入ったＬＶＤＳ信号４ｄをＬＶＤ
Ｓ受信回路３ｃでデジタル信号２ｄに変換し、信号出力
部３ｂより論理回路２ｃの入力部に入力する。又、論理
回路２ｃには、信号入力部２ａに入力したデジタル信号
１ｄが入力される。論理回路２ｃは、入力デジタル信号
１ｄ、２ｄを基に所定の論理動作を行い、出力信号１ｅ
を信号出力部２ｂから、出力する。First, FIG. 2 shows an AS with a built-in LVDS receiver.
It is a block diagram of IC. The operation of the ASIC is LV
The LVDS signal 4d input to the DS signal input section 3a is converted to the LVD signal.
The signal is converted into a digital signal 2d by the S receiving circuit 3c and input to the input unit of the logic circuit 2c from the signal output unit 3b. The digital signal 1d input to the signal input unit 2a is input to the logic circuit 2c. The logic circuit 2c performs a predetermined logic operation based on the input digital signals 1d and 2d, and outputs an output signal 1e.
From the signal output unit 2b.

【００１５】次に、この発明の実施形態であるＬＶＤＳ
トランスミッタ４は、図１に示すように、デジタル信号
入力部４ａ、ＬＶＤＳ送信回路４ｃ、ＬＶＤＳ信号出力
部４ｂとから構成される。また、上記トランスミッタの
作用は、図５に示すように入力のデジタル信号１ｄを、
基準電位より電位差数十から数百ｍＶの振幅の小さい正
方向と負方向の電圧信号（ＬＶＤＳ信号）に変換する。
図５で、入力される入力デジタル信号は、０Ｖを負論
理、電源電圧を正論理とする信号である。正方向のデジ
タル信号が入力された場合、正方向差動出力から正方向
の電圧信号が、負方向差動出力から負方向の電圧信号が
出力される。負方向のデジタル信号が入力された場合、
正方向差動出力から負方向の電圧信号が、負方向差動出
力から正方向の電圧信号が出力される。Next, an LVDS according to an embodiment of the present invention will be described.
As shown in FIG. 1, the transmitter 4 includes a digital signal input unit 4a, an LVDS transmission circuit 4c, and an LVDS signal output unit 4b. Also, the operation of the above transmitter is to convert the input digital signal 1d as shown in FIG.
The signal is converted into positive and negative voltage signals (LVDS signals) having a smaller potential difference of several tens to several hundreds mV than the reference potential.
In FIG. 5, the input digital signal is a signal having 0V as negative logic and the power supply voltage as positive logic. When a positive direction digital signal is input, a positive direction voltage signal is output from the positive direction differential output, and a negative direction voltage signal is output from the negative direction differential output. When a negative digital signal is input,
A negative voltage signal is output from the positive differential output, and a positive voltage signal is output from the negative differential output.

【００１６】又、図４に示すように同様の変換が、ＬＶ
ＤＳレシーバでの入力信号と出力信号の間に行われる。Also, as shown in FIG.
This is performed between the input signal and the output signal at the DS receiver.

【００１７】図１は、上記説明のＬＶＤＳトランスミッ
タおよびＬＶＤＳレシーバを用いたＬＶＤＳレシーバ内
蔵ＡＳＩＣの検査方法を示している。FIG. 1 shows a method of testing an ASIC with a built-in LVDS receiver using the above-described LVDS transmitter and LVDS receiver.

【００１８】図１において ＬＳＩテスタ１は、入力信
号生成部１ａと比較信号生成部１ｃからデジタル信号を
出力し、１つは、直接比較器に比較信号１ｆとして入力
される。もう一つは、ＬＶＤＳトランスミッタ４、ＬＶ
ＤＳレシーバ内蔵ＡＳＩＣ２の入力信号１ｄになる。Ｌ
ＶＤＳトランスミッタ４に入った信号は、ＬＶＤＳ送信
回路４ｃでＬＶＤＳ信号４ｄに変換され、ＡＳＩＣ２の
入力信号となる。In FIG. 1, an LSI tester 1 outputs digital signals from an input signal generator 1a and a comparison signal generator 1c, and one of them is directly input to a comparator as a comparison signal 1f. The other is LVDS transmitter 4, LV
It becomes the input signal 1d of the ASIC 2 with a built-in DS receiver. L
The signal that has entered the VDS transmitter 4 is converted into an LVDS signal 4d by the LVDS transmission circuit 4c and becomes an input signal of the ASIC 2.

【００１９】ＬＶＤＳ信号４ｄは、ＬＶＤＳレシーバ３
に入り、ＬＶＤＳ受信回路３ｃでデジタル信号２ｄに変
換され、論理回路２ｃに入力する。又、ＡＳＩＣ２に直
接入力したデジタル信号１ｄは、信号入力部２ａを通し
て論理回路２ｃに入力する。論理回路２ｃは、入力デジ
タル信号１ｄ、２ｄを基に所定の論理動作を行い、出力
信号１ｅを信号出力部２ｂから出力する。出力信号１ｅ
は、比較器１ｂに入力し、ここで、比較信号１ｆとの論
理レベルを比較し、ＡＳＩＣ２の論理検証を行う。The LVDS signal 4d is transmitted to the LVDS receiver 3
And converted into a digital signal 2d by the LVDS receiving circuit 3c and input to the logic circuit 2c. The digital signal 1d directly input to the ASIC 2 is input to the logic circuit 2c through the signal input unit 2a. The logic circuit 2c performs a predetermined logic operation based on the input digital signals 1d and 2d, and outputs an output signal 1e from the signal output unit 2b. Output signal 1e
Is input to the comparator 1b, where the logic level of the ASIC 2 is compared with the logic level of the comparison signal 1f.

【００２０】このようにＬＳＩテスタ１とＡＳＩＣ２内
のＬＶＤＳレシーバ３の信号入力部との間にＬＶＤＳト
ランスミッタ４を設けることで、ＬＶＤＳレシーバを含
むＡＳＩＣ回路の製品検査を行う。By thus providing the LVDS transmitter 4 between the LSI tester 1 and the signal input section of the LVDS receiver 3 in the ASIC 2, a product inspection of the ASIC circuit including the LVDS receiver is performed.

【００２１】[0021]

【発明の効果】以上のように、この発明によれば、ＬＳ
ＩテスタとＬＶＤＳレシーバの信号入力部との間にＬＶ
ＤＳレシーバ内蔵集積回路テスト用検査基板（ＬＶＤＳ
トランスミッタ）を設けることで、ＬＶＤＳレシーバを
含むＡＳＩＣ回路の製品検査を行うことができる。これ
は、ＡＳＩＣのＬＶＤＳレシーバの入力部にＬＶＤＳ信
号を出力できるからである。As described above, according to the present invention, LS
LV between the I tester and the signal input of the LVDS receiver
Inspection board for integrated circuit test with built-in DS receiver (LVDS
By providing the transmitter, the product inspection of the ASIC circuit including the LVDS receiver can be performed. This is because an LVDS signal can be output to the input of the LVDS receiver of the ASIC.

【００２２】又、ＬＳＩテスタからＬＶＤＳ信号を生成
する必要がなく、デジタル信号のみを出力すれば良い
為、ＬＳＩテスタは汎用のものでよい。。又、高価な高
周波数のＬＶＤＳ信号を生成するテスタを使用しないた
め、検査コストを削減できる。さらに、このテスト装置
を用いることで新たな回路の追加を行う必要がないの
で、チップ面積増加によるコスト増を防止できる。Further, since it is not necessary to generate an LVDS signal from an LSI tester and only a digital signal needs to be output, a general-purpose LSI tester may be used. . In addition, since a tester that generates an expensive high-frequency LVDS signal is not used, the inspection cost can be reduced. Furthermore, since it is not necessary to add a new circuit by using this test apparatus, it is possible to prevent an increase in cost due to an increase in chip area.

【００２３】[0023]

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のＡＳＩＣの製品検査を実施するときの
構成図FIG. 1 is a configuration diagram when an ASIC product inspection of the present invention is performed.

【図２】この発明の実施形態を示すＬＶＤＳレシーバを
含むＡＳＩＣの製品検査を実施するときの構成図FIG. 2 is a configuration diagram when an ASIC including an LVDS receiver according to an embodiment of the present invention is subjected to a product inspection;

【図３】ＬＶＤＳレシーバを含むＡＳＩＣの構成図FIG. 3 is a configuration diagram of an ASIC including an LVDS receiver.

【図４】ＬＶＤＳ受信回路でのＬＶＤＳ信号─デジタル
信号の波形図FIG. 4 is a waveform diagram of an LVDS signal─digital signal in an LVDS receiving circuit.

【図５】ＬＶＤＳ送信回路でのデジタル信号─ＬＶＤＳ
信号の波形図FIG. 5 shows a digital signal ─LVDS in an LVDS transmission circuit.
Signal waveform diagram

【符号の説明】[Explanation of symbols]

１─ＬＳＩテスタ ２─ＬＶＤＳレシーバ内蔵ＡＳＩＣ ２´─従来のＡＳＩＣ ３─ＬＶＤＳレシーバ ４─ＬＶＤＳトランスミッタ（ＬＶＤＳレシーバ内蔵集
積回路テスト用検査基板）1 LSI tester 2 ASIC with built-in LVDS receiver 2 'Conventional ASIC 3 LVDS receiver 4 LVDS transmitter (test board for testing integrated circuit with built-in LVDS receiver)

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 ＬＶＤＳ( ローボルテイジディファレン
シャルシグナリング)信号入力部を有し、この入力部に
ＬＶＤＳ信号が入力されたときにこれをデジタル信号に
変換して論理回路に出力するＬＶＤＳレシーバを有する
集積回路のテスト方法において、ＬＳＩテスタからのデ
ジタル信号をＬＶＤＳ信号に変換してＬＶＤＳレシーバ
のＬＶＤＳ信号入力部に入力し、論理回路の出力と比較
信号とを比較してＬＶＤＳレシーバおよび論理回路のテ
ストを行うことを特徴とする、ＬＶＤＳレシーバ内蔵集
積回路のテスト方法。1. An integrated circuit having an LVDS (Low Voltage Differential Signaling) signal input section, and an LVDS receiver for converting an LVDS signal into a digital signal when the LVDS signal is input to the input section and outputting the digital signal to a logic circuit. In a circuit test method, a digital signal from an LSI tester is converted into an LVDS signal, input to an LVDS signal input section of the LVDS receiver, and an output of the logic circuit is compared with a comparison signal to test the LVDS receiver and the logic circuit. A method for testing an integrated circuit with a built-in LVDS receiver. 【請求項２】 請求項１のテスト方法に使用され、外部
入力装置からのデジタル信号をＬＶＤＳ信号に変換して
ＬＶＤＳレシーバのＬＶＤＳ信号入力部に入力する、Ｌ
ＶＤＳレシーバ内蔵集積回路テスト用の検査回路。2. The method according to claim 1, wherein a digital signal from an external input device is converted into an LVDS signal and input to an LVDS signal input section of an LVDS receiver.
Inspection circuit for testing integrated circuits with VDS receivers. 【請求項３】ＬＳＩテスタと、請求項２のＬＶＤＳレシ
ーバ内蔵集積回路テスト用検査回路と、から構成され、
該検査回路からの出力信号を被検査回路に入力し、該被
検査回路の出力信号と、前記ＬＳＩテスタの比較信号
と、を比較して被検査回路の論理テストを行うＬＶＤＳ
レシーバ内蔵集積回路のテスト装置。3. An integrated circuit tester for testing an integrated circuit with a built-in LVDS receiver according to claim 2, comprising: an LSI tester;
An LVDS for inputting an output signal from the test circuit to a test circuit and comparing the output signal of the test circuit with a comparison signal of the LSI tester to perform a logic test of the test circuit
Test equipment for integrated circuits with built-in receivers.