JP2002043718A - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JP2002043718A JP2002043718A JP2001147040A JP2001147040A JP2002043718A JP 2002043718 A JP2002043718 A JP 2002043718A JP 2001147040 A JP2001147040 A JP 2001147040A JP 2001147040 A JP2001147040 A JP 2001147040A JP 2002043718 A JP2002043718 A JP 2002043718A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic component
- electrode
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子部品を内蔵し
且つＩＣチップを搭載した配線基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which electronic components are incorporated and on which an IC chip is mounted.
【０００２】[0002]
【従来の技術】近年における配線基板の小型化および配
線基板内における配線の高密度化に対応するため、配線
基板の第１主面上にＩＣチップなどの電子部品を搭載す
るだけでなく、当該配線基板の内部に電子部品を内蔵す
る配線基板が提案されている。例えば、図４(Ａ)に示す
配線基板７０は、絶縁基板７２，７４，７５からなるコ
ア基板７１と、絶縁基板７２の空隙７３内に収容した電
子部品７６と、この電子部品７６と導通し且つコア基板
７１内に形成された配線層７７およびビア導体７８とを
備えている。また、コア基板７１の上方には、図４(Ａ)
に示すように、ビルドアップ法により形成された絶縁層
８０〜８２、ビア導体８３，８５，８７、および、配線
層８４，８６，８８が配置されている。2. Description of the Related Art In order to cope with recent miniaturization of wiring boards and higher densities of wiring in the wiring boards, not only electronic parts such as IC chips are mounted on a first main surface of the wiring board, but also such electronic parts are required. 2. Description of the Related Art A wiring board in which an electronic component is built in a wiring board has been proposed. For example, a wiring board 70 shown in FIG. 4A has a core substrate 71 including insulating substrates 72, 74, and 75, an electronic component 76 housed in a gap 73 of the insulating substrate 72, and electrical conduction with the electronic component 76. In addition, a wiring layer 77 and a via conductor 78 formed in the core substrate 71 are provided. Also, above the core substrate 71, FIG.
As shown in FIG. 7, insulating layers 80 to 82, via conductors 83, 85, 87, and wiring layers 84, 86, 88 formed by a build-up method are arranged.
【０００３】更に、最上層の絶縁層８２の表面９０上に
おけるＩＣチップ搭載エリア９３内には、多数のフリッ
プチップバンプ９２が形成されている。そして、ＩＣチ
ップ９４の底面に設けた多数の接続端子９６を、上記バ
ンプ９２に個別に接続することにより、上記エリア９３
内にＩＣチップ９４が実装される。以上のような配線基
板７０においては、図４(Ａ)に示すように、コア基板７
１に内蔵された電子部品７６は、ビア導体７８，８３，
８５，８７を介して配線層７７，８４，８６，８８と導
通すると共に、これらと上記バンプ９２や端子９６を介
して表面９０上に搭載されたＩＣチップ９４とも導通し
ている。Further, a large number of flip chip bumps 92 are formed in the IC chip mounting area 93 on the surface 90 of the uppermost insulating layer 82. By connecting a large number of connection terminals 96 provided on the bottom surface of the IC chip 94 to the bumps 92 individually,
An IC chip 94 is mounted therein. In the wiring board 70 as described above, as shown in FIG.
The electronic components 76 built in 1 are via conductors 78, 83,
In addition to being electrically connected to the wiring layers 77, 84, 86, and 88 via 85 and 87, these are also electrically connected to the IC chip 94 mounted on the front surface 90 via the bumps 92 and the terminals 96.
【０００４】ところで、図４(Ｂ)の平面図に示すよう
に、配線基板７０では、電子部品７６が内蔵された位置
と、ＩＣチップ９４の搭載エリア９３とが図示で左右方
向に若干ずれている。このため、電子部品７６の上面に
おける左寄りに形成された図示しない電極と、図４(Ｂ)
で電子部品７６の内蔵位置から左側に外れた位置にある
フリップチップバンプ９２との距離は、数ｍｍ程度離れ
る。かかる離れたバンプ９２と電子部品７６の電極との
間における接続配線(７７，８４，８６，８８)では、イ
ンダクタンスが大きくなるため、電気的特性が低下す
る。また、電子部品７６とＩＣチップ９４との導通が不
安定となり、両者が十分に機能しなくなる、という問題
があった。As shown in the plan view of FIG. 4B, in the wiring board 70, the position where the electronic component 76 is built and the mounting area 93 of the IC chip 94 are slightly shifted in the left-right direction in the figure. I have. For this reason, an electrode (not shown) formed on the upper surface of the electronic component 76 on the left side is shown in FIG.
Therefore, the distance from the flip chip bump 92 located at a position deviated to the left from the embedded position of the electronic component 76 is about several mm. In the connection wiring (77, 84, 86, 88) between the separated bump 92 and the electrode of the electronic component 76, the inductance is increased, and the electrical characteristics are reduced. Further, there has been a problem that conduction between the electronic component 76 and the IC chip 94 becomes unstable, and the two do not function sufficiently.
【０００５】[0005]
【発明が解決すべき課題】本発明は、以上にて説明した
従来の技術における問題点を解決し、内蔵した電子部品
と表面や内部に搭載したＩＣチップとの導通を確実且つ
安定して取り得る配線基板を提供することを課題とす
る。SUMMARY OF THE INVENTION The present invention solves the problems of the prior art described above, and ensures reliable and stable conduction between built-in electronic components and IC chips mounted on the surface or inside. It is an object to provide a wiring board that can be obtained.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記課題を解
決するため、内蔵した電子部品の電極とＩＣ接続端子と
の位置を平面視にて接近させる、ことに着想して成され
たものである。即ち、本発明の配線基板(請求項１)は、
電子部品を内蔵し且つＩＣチップを搭載した配線基板で
あって、上記ＩＣチップの端子と接続するためのＩＣ接
続端子と、上記電子部品の電極および上記ＩＣ接続端子
を接続する接続配線と、を備え、この接続配線のうち、
上記電極とＩＣ接続端子との距離が１ｍｍ以下(但し、
０は含まず)である、ことを特徴とする。これによれ
ば、内蔵した電子部品の電極とＩＣ接続端子との距離が
１ｍｍ以下となるため、両者間の接続配線における(ル
ープ)インダクタンスを低減することができ、電気的特
性が良好となる。このため、上記電子部品とＩＣチップ
との導通を確実且つ安定して取ることができる。しか
も、両者の機能およびその間に介在し得る配線層の機能
をも十分発揮させることができる。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention has been made with the idea that the positions of the electrodes of the built-in electronic components and the IC connection terminals are made closer in a plan view. It is. That is, the wiring board of the present invention (claim 1)
A wiring board incorporating an electronic component and mounting an IC chip, comprising: an IC connection terminal for connecting to a terminal of the IC chip; and a connection wiring for connecting an electrode of the electronic component and the IC connection terminal. Of this connection wiring
The distance between the electrode and the IC connection terminal is 1 mm or less (however,
0 is not included). According to this, since the distance between the electrode of the built-in electronic component and the IC connection terminal is 1 mm or less, the (loop) inductance in the connection wiring between them can be reduced, and the electrical characteristics are improved. Therefore, conduction between the electronic component and the IC chip can be reliably and stably achieved. In addition, both functions and the function of the wiring layer interposed therebetween can be sufficiently exhibited.
【０００７】一般に、ＩＣ接続端子には、ＩＣチップの
電源端子と接続するＩＣ電源接続端子、ＩＣチップのグ
ランド端子と接続するＩＣグランド接続端子、および、
ＩＣチップの信号端子と接続するＩＣ信号接続端子が含
まれる。ここで、上記ＩＣ電源接続端子に接続する電子
部品の電極を電源電極とし、上記ＩＣグランド接続端子
に接続する電子部品の電極をグランド電極とし、且つ上
記ＩＣ信号接続端子に接続する電子部品の電極を信号電
極とする。すると、本発明の配線基板は、電子部品を内
蔵し且つＩＣチップを搭載した配線基板であって、上記
ＩＣチップの電源端子と接続するＩＣ電源接続端子と、
上記ＩＣチップのグランド端子と接続するＩＣグランド
接続端子と、上記ＩＣチップの信号端子と接続するＩＣ
信号接続端子と、上記電子部品の電源電極と上記ＩＣチ
ップの電源端子とを接続する電源接続配線と、上記電子
部品のグランド電極と上記ＩＣチップのグランド端子と
を接続するグランド接続配線と、上記電子部品の信号電
極と上記ＩＣチップの信号端子とを接続する信号接続配
線と、を備え、かかる各接続配線のうち、上記ＩＣ電源
接続端子と上記電源電極との距離、上記ＩＣグランド接
続端子と上記グランド電極との距離、および、上記ＩＣ
信号接続端子と上記信号電極との距離、の何れもが１ｍ
ｍ以下(但し、０は含まず)である配線基板、となる。Generally, the IC connection terminals include an IC power supply connection terminal connected to the power supply terminal of the IC chip, an IC ground connection terminal connected to the ground terminal of the IC chip, and
An IC signal connection terminal connected to a signal terminal of the IC chip is included. Here, the electrode of the electronic component connected to the IC power connection terminal is a power electrode, the electrode of the electronic component connected to the IC ground connection terminal is a ground electrode, and the electrode of the electronic component connected to the IC signal connection terminal. Is a signal electrode. Then, the wiring board of the present invention is a wiring board in which electronic components are embedded and an IC chip is mounted, and an IC power supply connection terminal connected to a power supply terminal of the IC chip;
An IC ground connection terminal connected to the ground terminal of the IC chip, and an IC connected to a signal terminal of the IC chip
A signal connection terminal, a power connection wire for connecting a power electrode of the electronic component to a power terminal of the IC chip, a ground connection wire for connecting a ground electrode of the electronic component to a ground terminal of the IC chip, A signal connection wiring for connecting a signal electrode of an electronic component and a signal terminal of the IC chip; and a distance between the IC power supply connection terminal and the power supply electrode; The distance from the ground electrode and the IC
Both the distance between the signal connection terminal and the signal electrode is 1 m
m or less (however, 0 is not included).
【０００８】例えば、内蔵する電子部品をチップコンデ
ンサとすると、その電極には、電源電極およびグランド
電極が含まれる。この場合、本発明の配線基板には、次
の態様が含まれる。即ち、チップコンデンサを内蔵し且
つＩＣチップを搭載した配線基板であって、上記ＩＣチ
ップの電源端子と接続するためのＩＣ電源接続端子と、
上記ＩＣチップのグランド端子と接続するためのＩＣグ
ランド接続端子と、上記チップコンデンサの電源電極と
上記ＩＣ電源接続端子とを接続する電源接続配線と、上
記チップコンデンサのグランド電極と上記ＩＣグランド
接続端子とを接続するグランド接続配線と、を備え、上
記電源接続配線およびグランド接続配線のうち、上記電
源電極とＩＣ電源接続端子との距離、および、上記グラ
ンド電極とＩＣグランド接続端子との距離、の何れもが
１ｍｍ以下である配線基板、も含まれる。For example, if the built-in electronic component is a chip capacitor, its electrodes include a power supply electrode and a ground electrode. In this case, the following aspects are included in the wiring board of the present invention. That is, a wiring board incorporating a chip capacitor and mounting an IC chip, and an IC power supply connection terminal for connecting to a power supply terminal of the IC chip;
An IC ground connection terminal for connecting to a ground terminal of the IC chip; a power connection line for connecting a power electrode of the chip capacitor to the IC power connection terminal; a ground electrode of the chip capacitor and the IC ground connection terminal And a ground connection wiring for connecting the power supply electrode and the IC ground connection terminal, and a distance between the ground electrode and the IC ground connection terminal. Each of them includes a wiring board having a size of 1 mm or less.
【０００９】また、例えば、内蔵する電子部品をインダ
クタ、抵抗、フィルタなどとすると、その電極には、信
号電極が含まれる。この場合、本発明の配線基板には、
次の態様が含まれる。即ち、電子部品を内蔵し且つＩＣ
チップを搭載した配線基板であって、このＩＣチップの
信号端子と接続するためのＩＣ信号接続端子と、上記電
子部品の信号電極と上記ＩＣ信号接続端子とを接続する
信号接続配線と、を備え、この信号接続配線のうち、上
記信号電極とＩＣ信号接続端子との距離が１ｍｍ以下で
ある配線基板、も含まれる。更に、上記電子部品の電極
とＩＣ接続端子との距離には、両者間の上記接続配線の
垂直方向(即ち、配線基板の厚み方向)における距離は、
含まれていない。これは、かかる垂直方向における僅か
の距離は、インダクタンスに与える影響が極めて微少な
ためである。付言すれば、上記電極とＩＣ接続端子との
距離は、０ｍｍよりは大きい。Further, for example, when the built-in electronic components are an inductor, a resistor, a filter, etc., the electrodes include signal electrodes. In this case, the wiring board of the present invention includes:
The following aspects are included. That is, an electronic component is built in and an IC
A wiring board on which a chip is mounted, comprising: an IC signal connection terminal for connecting to a signal terminal of the IC chip; and signal connection wiring for connecting a signal electrode of the electronic component to the IC signal connection terminal. The signal connection wiring also includes a wiring board in which the distance between the signal electrode and the IC signal connection terminal is 1 mm or less. Further, the distance between the electrode of the electronic component and the IC connection terminal is the distance between the two in the vertical direction of the connection wiring (that is, the thickness direction of the wiring board).
Not included. This is because such a small distance in the vertical direction has a very small effect on the inductance. In addition, the distance between the electrode and the IC connection terminal is larger than 0 mm.
【００１０】また、本発明には、前記ＩＣチップの端子
の搭載位置を前記配線基板の厚さ方向に投影してなるＩ
Ｃチップ搭載エリアと、前記電子部品の内蔵位置である
電子部品内蔵エリアとが、平面視において同一のエリア
であるか、または、上記ＩＣチップ搭載エリアが上記電
子部品内蔵エリアの内側に位置している、配線基板(請
求項２)も含まれる。これによれば、上記電極とＩＣ接
続端子とを接続する接続配線を、常に最短にすることが
容易となるので、上記電極とＩＣ接続端子との間におけ
るインダクタンスを、一層確実に低減することができ
る。In the present invention, the mounting position of the terminal of the IC chip is projected in the thickness direction of the wiring board.
The C chip mounting area and the electronic component built-in area which is the built-in position of the electronic component are the same area in plan view, or the IC chip mounting area is located inside the electronic component built-in area. And a wiring board (claim 2). According to this, it is easy to always make the connection wiring connecting the electrode and the IC connection terminal as short as possible, so that the inductance between the electrode and the IC connection terminal can be more reliably reduced. it can.
【００１１】例えば、内蔵する電子部品をチップコンデ
ンサとすると、本発明の配線基板には、次の態様も含ま
れる。即ち、チップコンデンサを内蔵し且つＩＣチップ
を搭載した配線基板であって、上記ＩＣチップの電源端
子と接続するためのＩＣ電源接続端子と、上記ＩＣチッ
プのグランド端子と接続するためのＩＣグランド接続端
子と、上記チップコンデンサの電源電極と上記ＩＣ電源
接続端子とを接続する電源接続配線と、上記チップコン
デンサのグランド電極と上記ＩＣグランド接続端子とを
接続するグランド接続配線と、を備え、上記電源接続配
線およびグランド接続配線のうち、上記電源電極とＩＣ
電源接続端子との距離、および、上記グランド電極とＩ
Ｃグランド接続端子との距離、の何れもが１ｍｍ以下で
あり、上記ＩＣチップの電源端子の搭載位置を配線基板
の厚さ方向に投影してなるＩＣチップ搭載電源エリア
と、上記チップコンデンサの内蔵位置であるチップコン
デンサ内蔵電源エリアとが、平面視において同一のエリ
アであるか、または、上記ＩＣチップ搭載電源エリアが
チップコンデンサ内蔵電源エリアの内側に位置すると共
に、上記ＩＣチップのグランド端子の搭載位置を配線基
板の厚さ方向に投影してなるＩＣチップ搭載グランドエ
リアと、上記チップコンデンサの内蔵位置であるチップ
コンデンサ内蔵グランドエリアとが、平面視において同
一のエリアであるか、または、上記ＩＣチップ搭載グラ
ンドエリアがチップコンデンサ内蔵グランドエリアの内
側に位置する、配線基板、も本発明に含まれる。For example, assuming that a built-in electronic component is a chip capacitor, the wiring board of the present invention also includes the following mode. That is, a wiring board having a built-in chip capacitor and an IC chip mounted thereon, wherein an IC power connection terminal for connection to a power terminal of the IC chip and an IC ground connection for connection to a ground terminal of the IC chip A power supply connection line connecting the power supply electrode of the chip capacitor to the IC power supply connection terminal; and a ground connection wiring connecting the ground electrode of the chip capacitor to the IC ground connection terminal. Of the connection wiring and the ground connection wiring, the power supply electrode and the IC
The distance from the power supply connection terminal, and the ground electrode and I
The distance from the C ground connection terminal is 1 mm or less, and the mounting position of the power supply terminal of the IC chip is projected in the thickness direction of the wiring board. The power area with the built-in chip capacitor is the same area in plan view, or the power area with the IC chip is located inside the power area with the built-in chip capacitor and the ground terminal of the IC chip is mounted. The ground area where the IC chip is mounted, the position of which is projected in the thickness direction of the wiring board, and the ground area where the chip capacitor is built, which is the built-in position of the chip capacitor, are the same area in a plan view. The wiring where the chip mounting ground area is located inside the chip capacitor built-in ground area Plate, are also included in the present invention.
【００１２】また、例えば、内蔵する電子部品をインダ
クタ、抵抗、フィルタなどとすると、本発明の配線基板
には、次の態様も含まれる。即ち、電子部品を内蔵し且
つＩＣチップを搭載した配線基板であって、このＩＣチ
ップの信号端子と接続するためのＩＣ信号接続端子と、
上記電子部品の信号電極と上記ＩＣ信号接続端子とを接
続する信号接続配線と、を備え、この信号接続配線のう
ち、上記信号電極とＩＣ信号接続端子との距離が１ｍｍ
以下であり、上記ＩＣチップの信号端子の搭載位置を配
線基板の厚さ方向に投影してなるＩＣチップ搭載信号エ
リアと、上記電子部品の内蔵位置である電子部品内蔵信
号エリアとが、平面視において同一のエリアであるか、
または、上記ＩＣチップ搭載信号エリアが電子部品内蔵
信号エリアの内側に位置する、配線基板、も含まれる。Further, for example, assuming that the built-in electronic components are inductors, resistors, filters, and the like, the wiring board of the present invention includes the following aspects. That is, a wiring board having a built-in electronic component and an IC chip mounted thereon, and an IC signal connection terminal for connecting to a signal terminal of the IC chip;
A signal connection line for connecting the signal electrode of the electronic component and the IC signal connection terminal, wherein a distance between the signal electrode and the IC signal connection terminal in the signal connection line is 1 mm.
An IC chip mounting signal area obtained by projecting the mounting position of the signal terminal of the IC chip in the thickness direction of the wiring board, and an electronic component built-in signal area which is a built-in position of the electronic component are shown in a plan view. Is the same area in
Alternatively, a wiring board in which the IC chip mounting signal area is located inside the electronic component built-in signal area is also included.
【００１３】本明細書において、上記ＩＣチップ搭載エ
リアとは、ＩＣチップの多数の端子またはこられと個別
に接続する多数のＩＣ接続端子における外側辺の各端子
に囲まれたエリアを指称し、上記電子部品内蔵エリアと
は、電子部品における多数の電極のうち外側辺の各電極
に囲まれたエリアを指称する。また、ＩＣチップ搭載電
源エリア、ＩＣチップ搭載グランドエリア、およびＩＣ
チップ搭載信号エリアとは、それぞれＩＣチップの多数
の電源、グランド、および信号端子、または、これらと
それぞれ個別に接続する多数のＩＣ電源接続端子、ＩＣ
グランド接続端子、およびＩＣ信号接続端子における外
側辺の各端子に囲まれたエリアを指す。もちろん、これ
らのエリアの形状は、平面視で矩形、五角形、六角形な
どの多角形状、円形、楕円形、または凹形や凸形状も含
まれる。更に、電子部品内蔵電源エリア、電子部品内蔵
グランドエリア、および電子部品内蔵信号エリアとは、
それぞれ電子部品の多数の電源、グランド、および信号
電極における外側辺の各電極に囲まれたエリアを指し、
かかるエリアの形状にも上記と同様の形状が含まれる。In the present specification, the above-mentioned IC chip mounting area refers to an area surrounded by a plurality of terminals of an IC chip or a plurality of IC connection terminals which are individually connected to the IC chip and outer terminals. The electronic component built-in area refers to an area surrounded by each electrode on the outer side among many electrodes in the electronic component. In addition, an IC chip mounting power supply area, an IC chip mounting ground area, and an IC chip mounting area.
The chip mounted signal area means a number of power supply, ground, and signal terminals of an IC chip, or a number of IC power supply connection terminals, ICs respectively connected to these.
It refers to the area surrounded by each terminal on the outer side of the ground connection terminal and the IC signal connection terminal. Of course, the shape of these areas includes a polygon such as a rectangle, a pentagon, a hexagon, a circle, an ellipse, or a concave or convex shape in a plan view. Furthermore, the electronic component built-in power supply area, electronic component built-in ground area, and electronic component built-in signal area are:
Each refers to the area surrounded by each electrode on the outer side of the power supply, ground, and signal electrodes of the electronic component,
The shape of such an area includes the same shape as above.
【００１４】尚、前記電子部品の電極は複数であり、且
つ、前記電子部品内蔵エリアのほぼ全面にわたって位置
するように、上記電子部品が内蔵される、配線基板とす
ることもできる。これによる場合、各電極と最寄りのＩ
Ｃ接続端子との接続を、それぞれ最短にして安定した導
通を各接続配線で得ることが可能となる。また、前記電
子部品は、複数のチップ状電子部品である、配線基板と
することもできる。これによる場合、所望数のチップ状
電子部品や各種のチップ状電子部品を内蔵し、これらの
電極と最寄りの前記ＩＣ接続端子との間におけるインダ
クタンスを低減し、両者間の導通を確実に取ることが可
能となる。また、複数のチップ状電子部品、例えばチッ
プコンデンサを並列に接続することにより、これら全体
の容量を高めることもできる。尚、複数のチップ状電子
部品を、互いの側面間で予め接着した電子部品ユニット
として用いることも可能である。The electronic component may have a plurality of electrodes, and may be a wiring board in which the electronic component is built so as to be located over substantially the entire area of the electronic component built-in area. In this case, each electrode and the nearest I
The connection with the C connection terminal can be minimized, and stable conduction can be obtained with each connection wiring. Further, the electronic component may be a wiring board, which is a plurality of chip-shaped electronic components. In this case, a desired number of chip-shaped electronic components and various chip-shaped electronic components are built in, the inductance between these electrodes and the nearest IC connection terminal is reduced, and conduction between the two is ensured. Becomes possible. Further, by connecting a plurality of chip-shaped electronic components, for example, chip capacitors in parallel, the overall capacity of these can be increased. In addition, it is also possible to use a plurality of chip-shaped electronic components as an electronic component unit that is previously bonded between the side surfaces.
【００１５】更に、前記配線基板は、コア基板と、この
コア基板の表面および裏面の少なくとも一方に形成され
たビルドアップ層からなり、前記電子部品は、上記コア
基板に形成した貫通孔および凹部の少なくとも一方に樹
脂を介して内蔵されているか、或いは、上記ビルドアッ
プ層内に内蔵されている、配線基板とすることもでき
る。これによる場合、コア基板内に電子部品を樹脂を介
して内蔵した場合、配線基板の厚さ方向における反りを
抑制できる。また、上記ビルドアップ層内に電子部品を
内蔵した場合、その電極と前記ＩＣ接続端子との距離を
更に短くできるので、インダクタンスを一層低減して確
実な導通を取ることが可能になる。更に、上記ビルドア
ップ層内に形成される配線層と電子部品およびＩＣチッ
プとの間を容易に導通できるため、配線基板の高性能化
にも容易に対応することが可能となる。Further, the wiring substrate includes a core substrate and a build-up layer formed on at least one of the front surface and the back surface of the core substrate, and the electronic component has a through hole and a recess formed in the core substrate. The wiring board may be embedded in at least one of the layers via a resin, or may be embedded in the build-up layer. In this case, when the electronic component is built in the core substrate via the resin, the warpage in the thickness direction of the wiring substrate can be suppressed. Further, when an electronic component is incorporated in the build-up layer, the distance between the electrode and the IC connection terminal can be further reduced, so that inductance can be further reduced and reliable conduction can be achieved. Furthermore, since the electrical connection between the wiring layer formed in the build-up layer and the electronic component and the IC chip can be easily made, it is possible to easily cope with the high performance of the wiring board.
【００１６】[0016]
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図１(Ａ)は、本発明の１
つの形態の配線基板１における要部の断面を示す。配線
基板１は、図１(Ａ)に示すように、コア基板２と、これ
に内蔵した複数の電子部品１０と、第１主面３０に搭載
したＩＣチップ３６と、を備えている。コア基板２は、
平面視でほぼ正方形を呈し且つ厚さ約０．８ｍｍの絶縁
板であり、例えばガラス−エポキシ樹脂の複合材から成
形されている。また、コア基板２のほぼ中央を予めパン
チングすることにより、その表面３から裏面４に貫通し
且つ平面視がほぼ正方形で一辺が約１２ｍｍの貫通孔６
を形成している。Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1A shows one embodiment of the present invention.
3 shows a cross section of a main part in a wiring board 1 of one embodiment. The wiring substrate 1 includes a core substrate 2, a plurality of electronic components 10 built therein, and an IC chip 36 mounted on the first main surface 30, as shown in FIG. The core substrate 2
The insulating plate has a substantially square shape in a plan view and a thickness of about 0.8 mm, and is formed of, for example, a glass-epoxy resin composite material. Further, by punching substantially the center of the core substrate 2 in advance, a through hole 6 penetrating from the front surface 3 to the rear surface 4 and having a substantially square shape in plan view and a side of about 12 mm is provided.
Is formed.
【００１７】上記貫通孔６内には、例えばチップコンデ
ンサなどのチップ状電子部品１０が、エポキシ系樹脂８
を介して複数個内蔵されている。上記電子部品１０は、
上面および下面の各長辺に沿ってＣｕ製で複数の電極１
２，１４を突設しており、例えばチタン酸バリウムを主
成分とする誘電体層とＮｉ層とを交互に積層したセラミ
ックコンデンサであり、その寸法は、約３.２ｍｍ×１.
６ｍｍ×０.７ｍｍである。図１(Ａ)に示すように、各
電子部品１０の上側の各電極１２は、Ｃｕ製で平坦な配
線層２０に接続され、下側の各電極１４は、ビア導体
(フィルドビア)１８を介して、配線層２１と接続されて
いる。かかる配線層２０，２１は、電源層またはグラン
ド層として用いられ且つ各電子部品１０を介して互いに
導通している。In the through hole 6, a chip-like electronic component 10 such as a chip capacitor is filled with an epoxy resin 8.
Are built-in via a plurality. The electronic component 10 includes:
A plurality of electrodes 1 made of Cu along each long side of the upper surface and the lower surface
2, 14 are protrudingly provided, for example, a ceramic capacitor in which dielectric layers mainly composed of barium titanate and Ni layers are alternately laminated, and the size is about 3.2 mm × 1.
6 mm × 0.7 mm. As shown in FIG. 1A, each upper electrode 12 of each electronic component 10 is connected to a flat wiring layer 20 made of Cu, and each lower electrode 14 is a via conductor.
(Filled via) 18 and is connected to the wiring layer 21. The wiring layers 20 and 21 are used as a power supply layer or a ground layer, and are electrically connected to each other via each electronic component 10.
【００１８】尚、電子部品１０がチップコンデンサの場
合、電極１２，１４は、電源電極およびグランド電極と
なり、このうち電源電位のものは配線層のうち電源層
に、また、グランド(接地)電位のものはグランド層に、
それぞれ接続される。更に、上記電源層およびグランド
層は、同一の配線層内に形成しても良いし、あるいは多
層に分けて形成しても良い。一方、電子部品１０が抵
抗、フィルタなどである場合、電極１２，１４は、信号
電極となる。更に、電子部品１０がインダクタである場
合、電極１２，１４は、電源電極およびグランド電極、
あるいは、電源電極、グランド電極、または信号電極と
なる。When the electronic component 10 is a chip capacitor, the electrodes 12 and 14 serve as a power supply electrode and a ground electrode. Of these, those having a power supply potential are connected to the power supply layer of the wiring layer, and the ground (ground) potential. Things on the ground layer,
Connected respectively. Further, the power supply layer and the ground layer may be formed in the same wiring layer, or may be formed in multiple layers. On the other hand, when the electronic component 10 is a resistor, a filter, or the like, the electrodes 12, 14 become signal electrodes. Further, when the electronic component 10 is an inductor, the electrodes 12 and 14 are a power electrode and a ground electrode,
Alternatively, it becomes a power electrode, a ground electrode, or a signal electrode.
【００１９】また、コア基板２における貫通孔６の両側
(周囲)において、予めドリルで穿孔されたスルーホール
５内には、Ｃｕ製のスルーホール導体１６とその中心部
に位置する充填樹脂１７が充填されている。各スルーホ
ール導体１６の上端または下端には、配線層２０，２１
内の配線が個別に形成され、且つ配線層２０，２１はス
ルーホール導体１６を介しても互いに導通している。図
１(Ａ)に示すように、コア基板２の表面３の上方や裏面
４の下方には、エポキシ樹脂からなる絶縁層２２，２
３，２６，２７と、Ｃｕからなる配線層２８，２９とが
交互に積層されたビルドアップ層３９が形成されてい
る。コア基板２の表面３上の配線層２０，２８間は、ビ
ア導体(フィルドビア)２４を介して、また、裏面４下側
の配線層２１，２９間は、ビア導体(フィルドビア)２５
を介して、それぞれ互いに接続されている。Further, both sides of the through hole 6 in the core substrate 2
In (surrounding), the through-hole 5 previously drilled is filled with a through-hole conductor 16 made of Cu and a filling resin 17 located at the center thereof. Wiring layers 20 and 21 are provided at the upper end or the lower end of each through-hole conductor 16.
The wirings inside are individually formed, and the wiring layers 20 and 21 are electrically connected to each other even through the through-hole conductor 16. As shown in FIG. 1A, above the front surface 3 and below the back surface 4 of the core substrate 2, insulating layers 22 and 2 made of epoxy resin are provided.
A build-up layer 39 is formed in which 3, 26, 27 and wiring layers 28, 29 made of Cu are alternately stacked. A via conductor (filled via) 24 is provided between the wiring layers 20 and 28 on the front surface 3 of the core substrate 2, and a via conductor (filled via) 25 is provided between the wiring layers 21 and 29 below the back surface 4.
Are connected to each other.
【００２０】図１(Ａ)に示すように、最上層の配線層２
８上における所定の位置には、例えばＳｎ−Ｃｕ系低融
点合金のハンダからなる多数のフリップチップバンプ
(ＩＣ接続端子、即ち、ＩＣ電源接続端子およびＩＣグ
ランド接続端子、あるいはＩＣ信号接続端子)３２が、
すぐ上の絶縁層(ソルダーレジスト層)２６を貫通し且つ
第１主面３０よりも高く突出している。各フリップチッ
プバンプ３２は、図１(Ｂ)に示すように、例えば縦・横
６個ずつが格子状に配置され、縦・横の外側辺の各バン
プ３２に沿って形成されるＩＣチップ搭載エリア３４内
に配置されている。図１(Ａ)に示すように、第１主面３
０の上記搭載エリア３４上には、ＩＣチップ３６が配置
され、その底面に上記各バンプ３２に接続する接続端子
３８が突設されている。図示のように、各バンプ３２上
に対応する位置の接続端子３８を個別に載置し、且つ各
バンプ３２をリフローすることにより、バンプ３２と接
続端子３８とが接続される。この結果、図示のように、
ＩＣチップ３６をその搭載エリア３４内に搭載すること
ができる。同時に、ＩＣチップ３６と各電子部品１０と
の間も、前記配線層２０，２８やビア導体２４を介して
導通される。As shown in FIG. 1A, the uppermost wiring layer 2
8, a plurality of flip chip bumps made of, for example, a solder of a Sn—Cu low melting point alloy
(IC connection terminal, ie, IC power supply connection terminal and IC ground connection terminal, or IC signal connection terminal) 32
It penetrates the insulating layer (solder resist layer) 26 immediately above and protrudes higher than the first main surface 30. As shown in FIG. 1B, for example, six flip chip bumps 32 are vertically and horizontally arranged in a grid pattern, and an IC chip mounting formed along each of the bumps 32 on the vertical and horizontal outer sides. It is arranged in the area 34. As shown in FIG. 1A, the first main surface 3
The IC chip 36 is disposed on the mounting area 34 of the “0”, and a connection terminal 38 connected to each of the bumps 32 protrudes from the bottom surface thereof. As shown in the drawing, the connection terminals 38 at the corresponding positions are individually placed on the bumps 32, and the bumps 32 are connected to the connection terminals 38 by reflowing the bumps 32. As a result, as shown in the figure,
The IC chip 36 can be mounted in the mounting area 34. At the same time, electrical continuity is established between the IC chip 36 and each electronic component 10 via the wiring layers 20 and 28 and the via conductor 24.
【００２１】一方、図１(Ａ)に示すように、最下層の配
線層２９の一部の配線３３は、その直下の絶縁層(ソル
ダーレジスト層)２７に設けた開口部３１内に露出し、
且つその表面にＮｉおよびＡｕメッキのメッキ膜を被覆
され、配線基板１自体が搭載される図示しないマザーボ
ードと接続するための接続端子３３として用いられる。
尚、かかる接続端子３３には、例えばＳｎ−Ｓｂ系低融
点合金のハンダを介して、銅系または鉄系合金からなる
ピンを接続しても良い。ところで、配線基板１では、図
１(Ｂ)に示すように、前記ＩＣチップ搭載エリア３４
は、前記各電子部品１０の上側(ＩＣチップ３６と間近
の側)の各電極１２の外側辺に倣った図１(Ａ)，(Ｂ)中
の破線で示す電子部品内蔵エリア１１よりも僅かに内側
に位置している。しかも、電子部品１０の各電極１２と
これ対応する最寄りのフリップチップバンプ(ＩＣ接続
端子)３２との距離は、全て１ｍｍ以下に設定されてい
る。On the other hand, as shown in FIG. 1A, a part of the wiring 33 of the lowermost wiring layer 29 is exposed in the opening 31 provided in the insulating layer (solder resist layer) 27 immediately below. ,
The surface is coated with a plating film of Ni and Au plating, and is used as a connection terminal 33 for connecting to a motherboard (not shown) on which the wiring board 1 itself is mounted.
Incidentally, a pin made of a copper-based or iron-based alloy may be connected to the connection terminal 33 via, for example, an Sn—Sb-based low melting point solder. By the way, in the wiring board 1, as shown in FIG.
Is smaller than the electronic component built-in area 11 indicated by a broken line in FIGS. 1A and 1B following the outer side of each electrode 12 above the electronic component 10 (closer to the IC chip 36). Located on the inside. In addition, the distance between each electrode 12 of the electronic component 10 and the corresponding flip chip bump (IC connection terminal) 32 is set to 1 mm or less.
【００２２】このため、各電子部品１０とＩＣチップ３
６とは、何れの電極１２とこれにとって最寄りのバンプ
３２との間における接続配線(配線層２０など)とにより
導通しても、各接続配線のインダクタンスを低く押さえ
ることができる。このため、かかる接続配線における電
気的特性を良好にすることが可能となる。従って、配線
基板１によれば、コア基板２に内蔵した各電子部品１０
と第１主面３０上に搭載したＩＣチップ３６とを、常に
確実且つ安定した状態で導通させることができる。しか
も、ＩＣチップ３６は、各電子部品１０および裏面４側
の配線層２１，２９などを介して接続端子３３とも導通
されるため、これらを通じて前述したマザーボードとの
導通も安定して取ることも容易となる。尚、フリップチ
ップバンプ３２と最寄りの電極１２との距離が１ｍｍ以
下であれば、図１(Ｂ)に示したＩＣチップ搭載エリア３
４と電子部品内蔵エリア１１とは、互いに同一の重複す
るエリアとしたり、または、ＩＣチップ搭載エリア３４
が、電子部品内蔵エリア１１の外側に位置していても良
い。尚また、コア基板は、単一の絶縁板からなる前記コ
ア基板２に限らず、複数の絶縁層を積層した形態や、か
かる複数の絶縁層の間に内部配線層を有する形態として
も良く、且つ複数の絶縁層を互いに異なる絶縁材料にし
ても良い。Therefore, each electronic component 10 and IC chip 3
6 can keep the inductance of each connection wiring low even if it is conducted by any of the electrodes 12 and the connection wiring (such as the wiring layer 20) between the bumps 32 closest to this. Therefore, it is possible to improve the electrical characteristics of the connection wiring. Therefore, according to the wiring board 1, each electronic component 10 built in the core substrate 2
And the IC chip 36 mounted on the first principal surface 30 can be always and reliably conducted in a stable state. In addition, since the IC chip 36 is also electrically connected to the connection terminals 33 via the electronic components 10 and the wiring layers 21 and 29 on the back surface 4 side, it is easy to stably conduct the electrical connection with the motherboard as described above. Becomes If the distance between the flip chip bump 32 and the nearest electrode 12 is 1 mm or less, the IC chip mounting area 3 shown in FIG.
4 and the electronic component built-in area 11 may be the same overlapping area or the IC chip mounting area 34.
However, it may be located outside the electronic component built-in area 11. In addition, the core substrate is not limited to the core substrate 2 formed of a single insulating plate, and may have a form in which a plurality of insulating layers are stacked or a form having an internal wiring layer between the plurality of insulating layers. Further, the plurality of insulating layers may be made of different insulating materials.
【００２３】[0023]
【実施例】ここで、本発明の具体的な実施例を比較例と
共に説明する。図２(Ａ)は、実施例である前記配線基板
１における内蔵された６個の電子部品１０と、その上方
に重複して位置するＩＣチップ搭載エリア３４との平面
図を示す。各電子部品１０の上面における各長辺には、
複数の電極１２が位置している。このため、各電子部品
１０において外側辺に位置する電極１２およびこれらの
間に沿って、図２(Ａ)中の破線で示す電子部品内蔵エリ
ア１１が位置している。尚、上記複数の電極１２は、上
記電子部品内蔵エリア１１のほぼ全面に渉って位置する
ように、各電子部品１０が予め内蔵されている。また、
電極１２は、電源電極およびグランド電極、あるいは、
信号電極である。更に、図２(Ａ)中の一点鎖線で示すＩ
Ｃチップ搭載エリア３４は、上記電子部品内蔵エリア１
１よりも、各辺で約０．２ｍｍずつ内側に位置するよう
に設定されている。尚、図２(Ａ)中のア〜エは、上記搭
載エリア３４内の測定対象となるフリップチップバンプ
(ＩＣ電源接続端子およびＩＣグランド接続端子、ある
いはＩＣ信号接続端子)３２の各位置を示す。EXAMPLES Specific examples of the present invention will now be described together with comparative examples. FIG. 2A is a plan view of six built-in electronic components 10 in the wiring board 1 according to the embodiment, and an IC chip mounting area 34 located above and overlapped therewith. On each long side on the upper surface of each electronic component 10,
A plurality of electrodes 12 are located. Therefore, in each of the electronic components 10, the electrodes 12 located on the outer side and the electronic component built-in area 11 indicated by the broken line in FIG. Each of the electronic components 10 is pre-installed so that the plurality of electrodes 12 are located over substantially the entire surface of the electronic component built-in area 11. Also,
The electrode 12 is a power electrode and a ground electrode, or
It is a signal electrode. Further, I shown by a dashed line in FIG.
The C chip mounting area 34 is the electronic component built-in area 1
It is set so that each side is located about 0.2 mm inward on each side. 2A are the flip-chip bumps to be measured in the mounting area 34.
(IC power connection terminal and IC ground connection terminal or IC signal connection terminal) 32 are shown.
【００２４】一方、図２(Ｂ)は、比較例の配線基板１′
における内蔵された６個の電子部品１０と、その上方に
重複して位置するＩＣチップ搭載エリア３４との平面図
を示す。前記同様に、各電子部品１０の上面における各
長辺に複数の電極１２が位置し、各電子部品１０におい
て外側辺に位置する電極１２およびこれらの間に沿っ
て、図２(Ｂ)中の破線で示す電子部品内蔵エリア１１が
位置している。尚、上記複数の電極１２も、上記電子部
品内蔵エリア１１のほぼ全面に渉って位置するように、
各電子部品１０が予め内蔵されている。また、図２(Ａ)
中の一点鎖線で示すＩＣチップ搭載エリア３４は、電子
部品内蔵エリア１１よりも、各辺で約０．７ｍｍずつ外
側に位置するように設定されている。尚、図２(Ｂ)中の
カ〜ケは、上記搭載エリア３４内の測定対象となるフリ
ップチップバンプ(ＩＣ電源接続端子およびＩＣグラン
ド接続端子、あるいはＩＣ信号接続端子)３２の各位置
を示す。On the other hand, FIG. 2B shows a wiring board 1 'of the comparative example.
FIG. 3 is a plan view of six built-in electronic components 10 and an IC chip mounting area 34 located above and overlapped therewith. In the same manner as described above, a plurality of electrodes 12 are located on each long side on the upper surface of each electronic component 10, and the electrodes 12 located on the outer side of each electronic component 10 and along the gap between these electrodes 12 in FIG. An electronic component built-in area 11 indicated by a broken line is located. In addition, the plurality of electrodes 12 are also arranged so as to cover almost the entire surface of the electronic component built-in area 11.
Each electronic component 10 is built in advance. In addition, FIG.
The IC chip mounting area 34 indicated by the one-dot chain line is set so as to be located outside the electronic component built-in area 11 by about 0.7 mm on each side. 2 (B) indicate the positions of the flip chip bumps (IC power connection terminal and IC ground connection terminal or IC signal connection terminal) 32 to be measured in the mounting area 34. .
【００２５】上記配線基板１，１′の平面視におけるア
〜エ、カ〜ケに位置するフリップチップバンプ３２と最
寄りの電子部品１０の電極１２間の距離を予め測定し
た。また、ア〜エ、およびカ〜ケに位置する各バンプ３
２(電源用およびグランド用、または信号用)に、図示し
ない高周波(１ＧＨｚ)測定用プローブを接触して、最寄
りの電極１２を介して形成される接続配線におけるイン
ダクタンス(Ｌ)値を、個別に測定した。これらの結果
を、図２(Ｃ)のグラフ中に示した。図２(Ｃ)のグラフに
おいて、右側の縦軸で示すバンプ３２と電極１２との距
離は、実施例の配線基板１におけるア〜エの各位置で、
数１０μｍ〜数１００μｍであり、且つ左側の縦軸で示
すバンプ３２と電極１２との間の接続配線におけるイン
ダクタンス(Ｌ)は、全て０．４ｐＨのレベルであった。The distances between the flip chip bumps 32 located at positions A to D and C to C in plan view of the wiring substrates 1 and 1 'and the electrodes 12 of the nearest electronic component 10 were measured in advance. In addition, each of the bumps 3 located at a to d and
2 (for power supply and ground, or for signal), a high frequency (1 GHz) measuring probe (not shown) is brought into contact with the probe, and the inductance (L) value of the connection wiring formed via the nearest electrode 12 is individually determined. It was measured. These results are shown in the graph of FIG. In the graph of FIG. 2C, the distance between the bump 32 and the electrode 12 indicated by the vertical axis on the right side is at each of positions A to D on the wiring board 1 of the embodiment.
The inductance (L) of the connection wiring between the bump 32 and the electrode 12 indicated by the vertical axis on the left was several tens μm to several hundreds μm, and all were at the level of 0.4 pH.
【００２６】一方、比較例の配線基板１′におけるカ、
キの位置では、距離およびインダクタンス(Ｌ)は上記ア
〜エとほぼ同様であった。しかし、比較例の配線基板
１′におけるク、ケの位置では、図２(Ｂ)中の矢印で示
す距離が０.７２ｍｍ、１.６８ｍｍと長くなり、インダ
クタンス(Ｌ)も、０.５８ｐＨ、０.７７ｐＨとかなり高
くなった。特に、ケの位置におけるインダクタンス(Ｌ)
は、図２(Ｃ)中で一点鎖線で示す低インダクタンスとす
る１つの目安である０．６ｐＨを越えていた。以上の結
果から、フリップチップバンプ(ＩＣ接続端子)３２と電
極１２との距離を１ｍｍ以下として、両者間における接
続配線のインダクタンスを低減させる、という本発明の
配線基板１の作用および効果が裏付けられた。On the other hand, in the wiring board 1 'of the comparative example,
At the position of (g), the distance and the inductance (L) were almost the same as those in the above (a) to (d). However, the distances indicated by arrows in FIG. 2 (B) at the positions of ク and に お け る on the wiring board 1 ′ of the comparative example are as long as 0.72 mm and 1.68 mm, and the inductance (L) is also 0.58 pH, It became considerably high at 0.77 pH. In particular, the inductance at the position (L)
Exceeded 0.6 pH, which is one measure of low inductance indicated by the dashed line in FIG. 2 (C). From the above results, the operation and effect of the wiring board 1 of the present invention that the distance between the flip chip bump (IC connection terminal) 32 and the electrode 12 is set to 1 mm or less and the inductance of the connection wiring between them is reduced are supported. Was.
【００２７】図３(Ａ)は、異なる形態の配線基板４０に
おける要部の断面を示す。配線基板４０は、図３(Ａ)に
示すように、コア基板(絶縁基板)４２と、このコア基板
４２の表面４３側に開口する凹部４６と、該凹部４６内
に樹脂４８を介して内蔵された複数の電子部品(チップ
コンデンサ)５０と、を備えている。コア基板４２も、
前記コア基板２と同様のサイズと材質からなり、その中
央部をルータ加工することにより、平面視が略正方形で
一辺が１２ｍｍの凹部４６が形成されている。また、図
３(Ａ)に示すように、凹部４６の両側(周囲)には、スル
ーホール４５が貫通し、その内部にスルーホール導体４
７と充填樹脂４９とが形成されている。FIG. 3A shows a cross section of a main part of a wiring board 40 having a different form. As shown in FIG. 3A, the wiring substrate 40 includes a core substrate (insulating substrate) 42, a concave portion 46 opened on the front surface 43 side of the core substrate 42, and a resin 48 embedded in the concave portion 46. A plurality of electronic components (chip capacitors) 50. The core substrate 42 also
A recess 46 having a substantially square shape in plan view and a side of 12 mm is formed by subjecting a central portion of the core substrate 2 to router processing. As shown in FIG. 3A, a through hole 45 penetrates both sides (periphery) of the concave portion 46, and a through hole conductor 4
7 and a filling resin 49 are formed.
【００２８】凹部４６内にエポキシ系の樹脂４８を介し
て内蔵される電子部品５０は、その上端にのみ突出した
Ｃｕ製の電極５２を有するが、その他は前記電子部品１
０と同様のものである。図３(Ａ)に示すように、凹部４
６上の開口部には、各電子部品５０の電極５２とビア導
体(フィルドビア)５４を介して導通する配線層５６が、
コア基板４２の表面４３上に沿って形成されている。配
線層５６は、グランド層または電源層として用いられ
る。尚、電子部品５０がチップコンデンサの場合、電極
５２は、電源電極およびグランド電極となり、このうち
電源電位のものは配線層のうち電源層に、また、接地電
位のものはグランド層に、それぞれ接続される。一方、
電子部品５０が抵抗、フィルタなどの場合、電極５２は
信号電極となる。更に、電子部品５０がインダクタの場
合、電極５２は、電源電極およびグランド電極、あるい
は、電源電極、グランド電極、または信号電極となる。An electronic component 50 built in the recess 46 via an epoxy resin 48 has a Cu electrode 52 protruding only at the upper end thereof.
It is the same as 0. As shown in FIG.
6, a wiring layer 56 that is electrically connected to the electrode 52 of each electronic component 50 via a via conductor (filled via) 54 is
It is formed along the surface 43 of the core substrate 42. The wiring layer 56 is used as a ground layer or a power supply layer. When the electronic component 50 is a chip capacitor, the electrode 52 serves as a power supply electrode and a ground electrode. Of these, a power supply potential is connected to the power supply layer of the wiring layer, and a ground potential is connected to the ground layer. Is done. on the other hand,
When the electronic component 50 is a resistor, a filter, or the like, the electrode 52 becomes a signal electrode. Further, when the electronic component 50 is an inductor, the electrode 52 is a power electrode and a ground electrode, or a power electrode, a ground electrode, or a signal electrode.
【００２９】また、コア基板４２の表面４３の上方に
は、図３(Ａ)に示すように、エポキシ樹脂からなる絶縁
層５８，６２と、Ｃｕ製の配線層６４とが交互に積層さ
れ、絶縁層５８には配線層５６，６４間を接続するビア
導体(フィルドビア)６０が形成されている。最上層の配
線層６４における所定の位置には、すぐ上の絶縁層(ソ
ルダーレジスト層)６２を貫通し且つ第１主面６６より
も高く突出する複数のフリップチップバンプ(ＩＣ接続
端子、即ち、ＩＣ電源接続端子およびＩＣグランド接続
端子、あるいはＩＣ信号接続端子)６７が、例えばＳｎ
−Ｃｕ−Ａｇ系のハンダにより形成されている。これら
のバンプ６７は、第１主面６６のＩＣチップ搭載エリア
６８ａ内に位置し且つこのエリア６８ａに搭載されるＩ
Ｃチップ６８の接続端子６９と個別に接続される。As shown in FIG. 3A, insulating layers 58 and 62 made of epoxy resin and a wiring layer 64 made of Cu are alternately laminated above the surface 43 of the core substrate 42. Via conductors (filled vias) 60 for connecting the wiring layers 56 and 64 are formed in the insulating layer 58. At a predetermined position in the uppermost wiring layer 64, a plurality of flip chip bumps (IC connection terminals, ie, IC connection terminals, that penetrate through the insulating layer (solder resist layer) 62 immediately above and protrude higher than the first main surface 66. The IC power connection terminal and the IC ground connection terminal, or the IC signal connection terminal) 67 are, for example, Sn
-It is formed of Cu-Ag based solder. These bumps 67 are located in an IC chip mounting area 68a of the first main surface 66 and are mounted on this area 68a.
The connection terminals 69 of the C chip 68 are individually connected.
【００３０】更に、コア基板４２の裏面４４の下方に
は、図３(Ａ)に示すように、上記同様の樹脂からなる絶
縁層５９，６３と、配線層５７，６５とが交互に積層さ
れる。絶縁層５９には、配線層５７，６５間を接続する
ビア導体(フィルドビア)６１が形成されている。最下層
の絶縁層(ソルダーレジスト層)６３に設けられた開口孔
６３ａ内には、上記配線層６５の一部が露出し、表面に
ＮｉおよびＡｕメッキ膜を被覆された接続端子６５ａが
形成されている。これらの接続端子６５ａも、配線基板
４０自体が搭載される図示しないマザーボードなどのプ
リント基板との接続に用いられる。尚、コア基板４２を
挟んだ配線層５６，５７は、スルーホール導体４７，４
７を介して、互いに接続されている。また、接続端子６
５ａには、銅系または鉄系合金からなるピンをハンダ付
けして接続しても良い。Further, below the back surface 44 of the core substrate 42, as shown in FIG. 3A, insulating layers 59 and 63 made of the same resin as described above and wiring layers 57 and 65 are alternately laminated. You. Via conductors (filled vias) 61 for connecting the wiring layers 57 and 65 are formed in the insulating layer 59. In the opening 63a provided in the lowermost insulating layer (solder resist layer) 63, a part of the wiring layer 65 is exposed, and a connection terminal 65a whose surface is coated with a Ni and Au plating film is formed. ing. These connection terminals 65a are also used for connection with a printed board such as a motherboard (not shown) on which the wiring board 40 itself is mounted. The wiring layers 56 and 57 sandwiching the core substrate 42 are connected to the through-hole conductors 47 and 4.
7 are connected to each other. Also, connection terminal 6
A pin made of a copper-based or iron-based alloy may be soldered and connected to 5a.
【００３１】ところで、配線基板４０においても、図３
(Ｂ)に示すように、ＩＣチップ搭載エリア６８ａは、前
記各電子部品５０の各電極５２の外側辺に倣った図３
(Ｂ)中の破線で示す電子部品内蔵エリア５１よりも僅か
に内側に位置している。しかも、各電極５２と対応する
最寄りのフリップチップバンプ(ＩＣ接続端子)６７との
距離は、全て１ｍｍ以下に設定されている。このため、
各電子部品５０とＩＣチップ６８とは、何れの電極５２
とこれに対し最寄りのバンプ６７との間における接続配
線(配線層６４など)により導通されていても、各接続配
線のインダクタンスを低く抑えることができる。By the way, also in the wiring board 40, FIG.
As shown in FIG. 3B, the IC chip mounting area 68a follows the outer side of each electrode 52 of each electronic component 50 in FIG.
It is located slightly inside the electronic component built-in area 51 shown by the broken line in (B). In addition, the distance between each electrode 52 and the corresponding flip chip bump (IC connection terminal) 67 is all set to 1 mm or less. For this reason,
Each of the electronic components 50 and the IC chip 68 is
However, even if the connection is made conductive by the connection wiring (such as the wiring layer 64) between the wiring and the nearest bump 67, the inductance of each connection wiring can be suppressed low.
【００３２】従って、配線基板４０によれば、コア基板
４２に内蔵した各電子部品５０と第１主面６６上に搭載
したＩＣチップ６８とを、確実且つ安定した状態で導通
させることができる。しかも、ＩＣチップ６８は、表面
４３側の配線層６４，５６などおよび裏面４４側の配線
層５７，６５などを介して接続端子６５ａとも導通され
るため、これらを通じて前述したマザーボードとの導通
も容易且つ安定して取り得る。尚、フリップチップバン
プ(ＩＣ接続端子)６７と最寄りの電極５２との距離が１
ｍｍ以下であれば、図３(Ｂ)に示したＩＣチップ搭載エ
リア６８ａと電子部品内蔵エリア５１とは、互いに同一
の重複するエリアとしたり、あるいは、前者が後者の外
側に位置していても良い。尚また、コア基板は、単一の
絶縁板からなる前記コア基板４２に限らず、複数の絶縁
層を積層した形態や、複数の絶縁層で且つ一方の絶縁層
に貫通孔を形成したものを積層した形態や、あるいは、
かかる複数の絶縁層の間に内部配線層を有する形態とし
ても良く、且つ、複数の絶縁層を互いに異なる絶縁材料
にしても良い。尚更に、上記形態では、凹部４６はＩＣ
チップ６８側に開口しているが、凹部がＩＣチップ６８
と反対側に開口する形態としても良い。これによる場
合、凹部の底面(天井面)にスルーホール導体を形成し且
つこれを介して、電子部品５０の電極５２とＩＣチップ
６８とを接続する。Therefore, according to the wiring board 40, the electronic components 50 built in the core board 42 and the IC chip 68 mounted on the first main surface 66 can be reliably and stably conducted. In addition, since the IC chip 68 is also electrically connected to the connection terminals 65a via the wiring layers 64 and 56 on the front surface 43 and the wiring layers 57 and 65 on the rear surface 44, it is easy to conduct the IC chip 68 to the motherboard. And it can be taken stably. The distance between the flip chip bump (IC connection terminal) 67 and the nearest electrode 52 is 1
3 mm or less, the IC chip mounting area 68a and the electronic component built-in area 51 shown in FIG. 3B may be the same overlapping area, or the former may be located outside the latter. good. In addition, the core substrate is not limited to the core substrate 42 formed of a single insulating plate, but may be formed by stacking a plurality of insulating layers, or by forming a plurality of insulating layers and forming a through hole in one of the insulating layers. Layered form, or
The internal wiring layer may be provided between the plurality of insulating layers, and the insulating layers may be formed of different insulating materials. Still further, in the above embodiment, the concave portion 46 is provided with the IC
It is open on the chip 68 side, but the concave portion is the IC chip 68
It is good also as a form opened to the opposite side. In this case, a through-hole conductor is formed on the bottom surface (ceiling surface) of the concave portion, and the electrode 52 of the electronic component 50 and the IC chip 68 are connected via the through-hole conductor.
【００３３】本発明は、以上に説明した各形態に限定さ
れるものではない。例えば、前記貫通孔６や凹部４６内
に内蔵する電子部品は、１つのみでも良い。逆に、多数
のコア基板２，４２を包含するパネル内における製品単
位１個の配線基板１，４０内に複数の貫通孔６や凹部４
６を形成しても良い。また、前記コア基板２の貫通孔６
内に、上端のみに電極５２を有する前記チップコンデン
サのような電子部品５０を内蔵することも可能である。
更に、複数のチップ状電子部品を互いの側面間で予め接
着したユニットとし、これを前記貫通孔６または凹部４
６内に挿入し且つ内蔵することもできる。また、チップ
状電子部品には、前記チップコンデンサ１０などの他、
チップ状にしたインダクタ、抵抗、フィルタなどの受動
部品や、トランジスタ、メモリ、ローノイズアンプ(Ｌ
ＮＡ)などの能動部品も含まれると共に、ＳＡＷフィル
タ、ＬＣフィルタ、アンテナスイッチモジュール、カプ
ラ、ダイプレクサなどや、互いに異種の電子部品同士
を、同じ貫通孔や凹部内に併せて内蔵することも可能で
ある。The present invention is not limited to the embodiments described above. For example, only one electronic component may be incorporated in the through hole 6 or the recess 46. Conversely, a plurality of through-holes 6 and recesses 4 are formed in one wiring board 1, 40 in a product unit in a panel including a large number of core boards 2, 42.
6 may be formed. Further, the through hole 6 of the core substrate 2
It is also possible to incorporate therein an electronic component 50 such as the chip capacitor having the electrode 52 only at the upper end.
Further, a unit in which a plurality of chip-shaped electronic components are bonded in advance between their side surfaces is provided,
It can also be inserted into 6 and built in. In addition, in addition to the chip capacitor 10 and the like, the chip-shaped electronic component
Passive components such as chip-shaped inductors, resistors, and filters, transistors, memories, low-noise amplifiers (L
Active components such as NA) are also included, and it is also possible to incorporate SAW filters, LC filters, antenna switch modules, couplers, diplexers, and other different electronic components together in the same through-hole or recess. is there.
【００３４】また、ＩＣチップは、第１主面に搭載する
前記各形態に限らず、前記コア基板２などの表面および
裏面に形成したビルドアップ層３９内に設けた空隙内に
搭載しても良く、この場合、前記ＩＣ接続端子はかかる
空隙の底面に形成される。更に、コア基板２などの材質
は、前記ガラス−エポキシ樹脂複合材料の他、同様の耐
熱性、機械強度、可撓性、加工容易性などを有するガラ
ス織布や、ガラス織布などのガラス繊維とエポキシ樹
脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複
合材料であるガラス繊維−樹脂系の複合材料を用いても
良い。あるいは、ポリイミド繊維などの有機繊維と樹脂
との複合材料や、連続気孔を有するＰＴＦＥなど３次元
網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含
浸させた樹脂−樹脂系の複合材料などを用いることも可
能である。更には、アルミナ、ガラスセラミック、低温
焼成セラミック、窒化珪素、ジルコニウム、またはこれ
らの混合材のセラミックを適用することも可能である。
また、前記配線層２８，５６などの材質は、前記Ｃｕの
他、Ｎｉ、Ｎｉ−Ａｕ、Ａｕ、Ａｇ、Ａｇ−Ｐｄ、Ａｇ
−Ｐｔ、Ｍｏ、またはＷなどにしても良く、あるいは、
上記各金属のメッキ膜を用いず、導電性樹脂を塗布する
などの方法によって形成することも可能である。更に、
前記ビア導体２４などは、ビアホール内を埋め尽くす前
記フィルドビアの形態に限らず、ビアホールに倣った円
錐形状の形態としても良い。The IC chip is not limited to the above-described embodiments mounted on the first main surface, but may be mounted in a gap provided in a build-up layer 39 formed on the front and back surfaces of the core substrate 2 and the like. Preferably, in this case, the IC connection terminal is formed on the bottom surface of the gap. Further, the material of the core substrate 2 or the like may be a glass woven cloth having the same heat resistance, mechanical strength, flexibility, and ease of processing, or a glass fiber such as a glass woven cloth, in addition to the glass-epoxy resin composite material. A glass fiber-resin-based composite material, which is a composite material of a resin such as an epoxy resin, a polyimide resin, or a BT resin, may be used. Alternatively, a composite material of an organic fiber and a resin such as a polyimide fiber, or a resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluororesin having a three-dimensional network structure such as PTFE having continuous pores is used. It is also possible. Further, it is also possible to use alumina, glass ceramic, low-temperature fired ceramic, silicon nitride, zirconium, or a ceramic of a mixture thereof.
The material of the wiring layers 28, 56 and the like is, in addition to the Cu, Ni, Ni-Au, Au, Ag, Ag-Pd, Ag
-May be Pt, Mo, or W, or
It is also possible to form by using a method such as applying a conductive resin without using the plating film of each metal. Furthermore,
The via conductor 24 and the like are not limited to the form of the filled via filling up the via hole, and may have a conical shape following the via hole.
【００３５】また、絶縁層２２，５８などの材質は、前
記エポキシ樹脂を主成分とするものの他、同様の耐熱
性、パターン成形性などを有するポリイミド樹脂、ＢＴ
樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦ
Ｅなど３次元網目構造のフッ素系樹脂にエポキシ樹脂な
どの樹脂を含浸させた樹脂−樹脂系の複合材料などを用
いることもできる。且つ、絶縁層の形成には、液状の樹
脂をロールコータにより塗布する方法の他、絶縁性のフ
ィルムを熱圧着したり、あるいは、アルミナ、ガラスセ
ラミック、低温焼成セラミック、窒化珪素、ジルコニウ
ム、またはこれらを混合したグリーンシートを焼成する
方法を用いることもできる。更に、配線基板１，４０の
第１主面３０，６６上などに搭載されるＩＣチップ３
６，６８とのＩＣ接続端子には、前記フリップチップバ
ンプ３２，６７の他に、フリップチップパッド、ワイヤ
ボンディングパッド、あるいはＴＡＢ接続用パッドを形
成したものなどを用いても良い。また、前記電子部品の
コンデンサ１０，５０では、ＢａＴｉＯ３を主成分とす
る高誘電体セラミックを用いたが、ＰｂＴｉＯ３，Ｐｂ
ＺｒＯ３，ＴｉＯ２，ＳｒＴｉＯ３，ＣａＴｉＯ３，Ｍ
ｇＴｉＯ３，ＫＮｂＯ３，ＮａＴｉＯ３，ＫＴａＯ３，
ＰｂＴａＯ３，(Ｎａ１／２Ｂｉ１／２)ＴｉＯ３，Ｐｂ
(Ｍｇ１／２Ｗ１ ／２)Ｏ３，(Ｋ１／２Ｂｉ１／２)Ｔｉ
Ｏ３などを主成分とするものを用いても良い。The materials of the insulating layers 22 and 58 are, for example, polyimide resin having similar heat resistance and pattern moldability, BT, in addition to the aforementioned epoxy resin as a main component.
Resin, PPE resin, or PTF having continuous pores
A resin-resin-based composite material in which a resin such as an epoxy resin is impregnated with a fluorine-based resin having a three-dimensional network structure such as E can also be used. In addition, in order to form the insulating layer, in addition to a method of applying a liquid resin by a roll coater, an insulating film is thermocompression-bonded, or alumina, glass ceramic, low-temperature fired ceramic, silicon nitride, zirconium, or Can be used. Further, an IC chip 3 mounted on the first main surfaces 30, 66 of the wiring boards 1, 40, etc.
For the IC connection terminals 6 and 68, in addition to the flip chip bumps 32 and 67, a flip chip pad, a wire bonding pad, a TAB connection pad, or the like may be used. Although the capacitors 10 and 50 of the electronic components are made of a high dielectric ceramic containing BaTiO 3 as a main component, PbTiO 3 and Pb
ZrO 3 , TiO 2 , SrTiO 3 , CaTiO 3 , M
gTiO 3 , KNbO 3 , NaTiO 3 , KTaO 3 ,
PbTaO 3 , (Na 1/2 Bi 1/2 ) TiO 3 , Pb
(Mg 1/2 W 1/2) O 3, (K 1/2 Bi 1/2) Ti
A material containing O 3 or the like as a main component may be used.
【００３６】更に、電子部品のコンデンサ１０，５０に
おける電極１２などの材質は、Ｃｕを主成分としたが、
電子部品との適合性を有するＰｔ，Ａｇ，Ａｇ−Ｐｔ，
Ａｇ−Ｐｄ，Ｐｄ，Ａｕ，Ｎｉなどを用いることができ
る。加えて、前記電子部品のコンデンサ１０などは、高
誘電体セラミックを主成分とする誘電体層やＡｇ−Ｐｄ
などからなる電極層と、樹脂やＣｕメッキ、Ｎｉメッキ
等からなるビア導体や配線層と、を複合させたコンデン
サとしても良い。尚、前記配線基板１，４０の第１主面
３０，６６上などにおいて複数のＩＣチップ搭載エリア
３４，６８ａを形成し、複数のＩＣチップ３６，６８を
各エリア３４，６８ａに個別に搭載することも可能であ
る。Further, the material of the electrodes 12 and the like in the capacitors 10 and 50 of the electronic component is mainly composed of Cu.
Pt, Ag, Ag-Pt, compatible with electronic components
Ag-Pd, Pd, Au, Ni and the like can be used. In addition, the capacitor 10 or the like of the electronic component may include a dielectric layer mainly composed of a high dielectric ceramic or Ag-Pd.
It is also possible to use a capacitor in which an electrode layer made of a material such as, for example, a via conductor or a wiring layer made of resin, Cu plating, Ni plating, or the like is combined. A plurality of IC chip mounting areas 34 and 68a are formed on the first main surfaces 30 and 66 of the wiring boards 1 and 40, and the plurality of IC chips 36 and 68 are individually mounted on the respective areas 34 and 68a. It is also possible.
【００３７】[0037]
【発明の効果】以上において説明した本発明の配線基板
によれば、内蔵した電子部品の電極と表面などに形成し
たＩＣ接続端子との距離が１ｍｍ以下であるため、両者
間の接続配線における(ループ)インダクタンスを低減で
きる。このため、かかる接続配線における電気的特性を
良好にすることができる。従って、電子部品とＩＣチッ
プとの導通を確実且つ安定して取ることができると共
に、両者の機能およびその間に介在し得る配線層の機能
をも十分発揮させることができる。また、請求項２の配
線基板によれば、上記電極とＩＣ接続端子とを接続する
接続配線を、常に最短にすることが容易になるため、上
記電極とＩＣ接続端子間の接続配線におけるインダクタ
ンスを、一層確実に低減することができる。According to the wiring board of the present invention described above, the distance between the electrode of the built-in electronic component and the IC connection terminal formed on the surface or the like is 1 mm or less. Loop) Inductance can be reduced. Therefore, the electrical characteristics of the connection wiring can be improved. Therefore, the electrical connection between the electronic component and the IC chip can be reliably and stably obtained, and the functions of both and the function of the wiring layer interposed therebetween can be sufficiently exhibited. Further, according to the wiring board of the second aspect, since it is easy to always minimize the connection wiring connecting the electrode and the IC connection terminal, the inductance in the connection wiring between the electrode and the IC connection terminal is reduced. , Can be more reliably reduced.
【図１】(Ａ)は本発明の配線基板における要部を示す断
面図、(Ｂ)は(Ａ)の配線基板における２つのエリアの位
置関係などを示す概略平面図。FIG. 1A is a cross-sectional view showing a main part of a wiring board of the present invention, and FIG. 1B is a schematic plan view showing a positional relationship between two areas in the wiring board of FIG.
【図２】(Ａ)，(Ｂ)は実施例または比較例の配線基板に
おける電子部品の電極とＩＣチップ搭載エリアの位置関
係などを示す概略平面図、(Ｃ)は(Ａ)，(Ｂ)中の各位置
におけるインダクタンスなどを示すグラフ。FIGS. 2A and 2B are schematic plan views showing a positional relationship between electrodes of an electronic component and an IC chip mounting area on a wiring board of an example or a comparative example, and FIGS. Graphs showing the inductance and the like at each position in parentheses.
【図３】(Ａ)は異なる形態の配線基板における要部を示
す断面図、(Ｂ)は(Ａ)の配線基板における２つのエリア
の位置関係などを示す概略平面図。3A is a cross-sectional view illustrating a main part of a wiring board of a different form, and FIG. 3B is a schematic plan view illustrating a positional relationship between two areas in the wiring board of FIG.
【図４】(Ａ)は従来の配線基板における要部を示す断面
図、(Ｂ)は(Ａ)の配線基板における２つのエリアの位置
関係などを示す概略平面図。4A is a cross-sectional view illustrating a main part of a conventional wiring board, and FIG. 4B is a schematic plan view illustrating a positional relationship between two areas in the wiring board of FIG.
１，４０…………………配線基板 １０，５０………………電子部品 １１，５１………………電子部品内蔵エリア １２，５２………………電極 ３２，６７………………フリップチップバンプ(ＩＣ接
続端子) ２０,２８，５６,６４…配線層(接続配線) ３４，６８ａ……………ＩＣチップ搭載エリア ３６，６８………………ＩＣチップ ３８，６９………………ＩＣチップの端子1,40 Wiring board 10,50 ... Electronic component 11,51 ... Electronic component built-in area 12,52 ... Electrode 32,67 ...... Flip chip bump (IC connection terminal) 20, 28, 56, 64 Wiring layer (connection wiring) 34, 68a ... IC chip mounting area 36, 68 ... IC chip 38, 69 ... IC chip terminals
フロントページの続き (72)発明者 小川 幸樹 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 小寺 英司 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 杉本 康宏 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Ｆターム(参考） 5E336 AA07 AA11 BB02 BB03 BC02 CC32 CC53 CC58 DD02 GG11Continued on the front page (72) Inventor Yuki Ogawa 14-18 Takatsuji-cho, Mizuho-ku, Nagoya City, Aichi Prefecture Inside Japan Specialty Ceramics Co., Ltd. (72) Eiji Kodera 14-18 Takatsuji-cho, Mizuho-ku, Nagoya City, Aichi Prefecture Sun (72) Inventor Yasuhiro Sugimoto 14-18 Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi Japan F-term (reference) 5E336 AA07 AA11 BB02 BB03 BC02 CC32 CC53 CC58 DD02 GG11
Claims (2)
た配線基板であって、 上記ＩＣチップの端子と接続するためのＩＣ接続端子
と、 上記電子部品の電極および上記ＩＣ接続端子を接続する
接続配線と、を備え、 上記接続配線のうち、上記電極とＩＣ接続端子との距離
が１ｍｍ以下である、 ことを特徴とする配線基板。1. A wiring board incorporating an electronic component and mounting an IC chip, wherein an IC connection terminal for connecting to a terminal of the IC chip is connected to an electrode of the electronic component and the IC connection terminal. A connection wiring, wherein a distance between the electrode and the IC connection terminal in the connection wiring is 1 mm or less.
線基板の厚さ方向に投影してなるＩＣチップ搭載エリア
と、前記電子部品の内蔵位置である電子部品内蔵エリア
とが、平面視において同一のエリアであるか、または、
上記ＩＣチップ搭載エリアが上記電子部品内蔵エリアの
内側に位置している、 ことを特徴とする請求項１に記載の配線基板。2. An IC chip mounting area obtained by projecting a mounting position of a terminal of the IC chip in a thickness direction of the wiring board, and an electronic component built-in area which is a built-in position of the electronic component, in plan view. In the same area, or
The wiring board according to claim 1, wherein the IC chip mounting area is located inside the electronic component built-in area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147040A JP2002043718A (en) | 2000-05-17 | 2001-05-16 | Wiring board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-145434 | 2000-05-17 | ||
| JP2000145434 | 2000-05-17 | ||
| JP2001147040A JP2002043718A (en) | 2000-05-17 | 2001-05-16 | Wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043718A true JP2002043718A (en) | 2002-02-08 |
Family
ID=26592067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147040A Withdrawn JP2002043718A (en) | 2000-05-17 | 2001-05-16 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043718A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096258A (en) * | 2005-09-01 | 2007-04-12 | Ngk Spark Plug Co Ltd | Wiring substrate and ceramic capacitor |
| JP2008306173A (en) * | 2007-05-07 | 2008-12-18 | Ngk Spark Plug Co Ltd | Wiring board with built-in component and method for manufacturing same |
| KR20160094502A (en) * | 2015-01-30 | 2016-08-10 | 주식회사 심텍 | Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same |
| WO2017195482A1 (en) * | 2016-05-10 | 2017-11-16 | ソニー株式会社 | Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus |
-
2001
- 2001-05-16 JP JP2001147040A patent/JP2002043718A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096258A (en) * | 2005-09-01 | 2007-04-12 | Ngk Spark Plug Co Ltd | Wiring substrate and ceramic capacitor |
| JP4546415B2 (en) * | 2005-09-01 | 2010-09-15 | 日本特殊陶業株式会社 | Wiring board, ceramic capacitor |
| JP2008306173A (en) * | 2007-05-07 | 2008-12-18 | Ngk Spark Plug Co Ltd | Wiring board with built-in component and method for manufacturing same |
| KR20160094502A (en) * | 2015-01-30 | 2016-08-10 | 주식회사 심텍 | Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same |
| KR101696705B1 (en) | 2015-01-30 | 2017-01-17 | 주식회사 심텍 | Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same |
| WO2017195482A1 (en) * | 2016-05-10 | 2017-11-16 | ソニー株式会社 | Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus |
| US10692823B2 (en) | 2016-05-10 | 2020-06-23 | Sony Corporation | Semiconductor device, semiconductor device manufacturing method, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961230B2 (en) | Capacitor, capacitor equipped semiconductor device assembly, capacitor equipped circuit substrate assembly and electronic unit including semiconductor device, capacitor and circuit substrate | |
| US8810007B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
| JP4920335B2 (en) | Capacitor built-in interposer, manufacturing method thereof, and electronic component device | |
| US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
| KR100996898B1 (en) | Semiconductor package, method of production of same, and semiconductor device | |
| JP4912992B2 (en) | Capacitor-embedded substrate and manufacturing method thereof | |
| US20080017407A1 (en) | Interposer and electronic device using the same | |
| CN1925720B (en) | Wiring board and capacitor | |
| US8669643B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
| US20110013340A1 (en) | Capacitor and method of manufacturing the same | |
| JP2001326305A (en) | Interposer for semiconductor device, its manufacturing method, and semiconductor device | |
| JP2008042118A (en) | Substrate with built-in capacitor, its manufacturing method, and electronic component device | |
| JP2002290030A (en) | Wiring board | |
| JP2006196886A (en) | Electric power core device and method for fabricating it | |
| JP2009267310A (en) | Capacitor component, its manufacturing method and semiconductor package | |
| JPH04220004A (en) | Voltage controlled oscillator | |
| JP4685979B2 (en) | Wiring board | |
| JP4851652B2 (en) | Wiring board and manufacturing method thereof | |
| JP2002043500A (en) | Wiring board | |
| JP2002043718A (en) | Wiring board | |
| JP2004022667A (en) | Semiconductor modular structure | |
| JP4012652B2 (en) | Semiconductor device | |
| JP2019179865A (en) | Circuit board and method for manufacturing circuit board | |
| JP2020088375A (en) | Interposer and package structure comprising the same | |
| JP2001068583A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |