JP2002043590A - Semiconductor device and its manufacturing method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which an aligning marker is formed in an accurate dimension and a method for manufacturing the same. SOLUTION: The method for manufacturing the semiconductor device comprises the steps of coating a TiN film 41 of an antireflection film on an Al shielding film 10, forming a black dye-filled polyimide film 11 thereon, opening the film 11 on a position for forming the marker 15, and thereafter opening the film 41 by anisotropically etching. Thus, the marker 15 is formed on the film 41 by anisotropically etching to obtain the marker having a small dimensional unevenness.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、オートフォーカ
ス・モジュールなどの半導体装置およびその製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as an autofocus module and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】オートフォーカス・モジュールにおい
て、可視光ノイズが光センサ部に入射することによる測
定距離性能の低下を防ぐための層として、黒色顔料入り
ポリイミドが使用されている。図２１は、従来の半導体
装置の要部断面図である。この図はオートフォーカス・
モジュールのセンサー部の要部断面図である。2. Description of the Related Art In an autofocus module, a polyimide containing a black pigment is used as a layer for preventing a decrease in measurement distance performance due to visible light noise being incident on an optical sensor unit. FIG. 21 is a cross-sectional view of a main part of a conventional semiconductor device. This figure shows the auto focus
It is principal part sectional drawing of the sensor part of a module.

【０００３】半導体基板１の表面層にｐ型ウエル層２を
形成し、このｐ型ウエル層２の表面層にｎ⁺ 層３を形成
する。このｐ型ウエル層２とｎ⁺ 層３で形成されるｐｎ
ダイオードがオートフォーカス・モジュールの光センサ
部となる。この光センサ部を形成した半導体基板上に、
図示しない他の箇所に形成されるＭＯＳトランジスタの
ゲート酸化膜４を形成し、このゲート酸化膜４上に減圧
ＣＶＤ酸化膜５、ＢＰＳＧ膜６を積層し、その上に、光
センサ部上が開口されるように、選択的に、配線用のＡ
ｌ合金膜７を形成する。その上に、プラズマ酸化膜８と
プラズマ窒化膜９を積層し、接続孔３１を形成し、Ａｌ
遮光膜１０を形成する。このＡｌ遮光膜１０は配線も兼
ねる場合もある。A p-type well layer 2 is formed on a surface layer of a semiconductor substrate 1, and an n ⁺ layer 3 is formed on the surface layer of the p-type well layer 2. The pn formed by the p-type well layer 2 and the n ⁺ layer 3
The diode becomes the optical sensor unit of the autofocus module. On the semiconductor substrate on which this optical sensor section is formed,
A gate oxide film 4 of a MOS transistor to be formed at another place (not shown) is formed, a low-pressure CVD oxide film 5 and a BPSG film 6 are laminated on the gate oxide film 4, and an opening is formed on the optical sensor unit. As shown in FIG.
An 1 alloy film 7 is formed. On top of this, a plasma oxide film 8 and a plasma nitride film 9 are stacked, a connection hole 31 is formed,
A light shielding film 10 is formed. The Al light-shielding film 10 may also serve as a wiring.

【０００４】その上に、黒色顔料入りポリイミド膜１１
を形成し、光センサ部上の黒色顔料入りポリイミド膜１
１を開口し、このとき、レンズ付きケース１７（１８は
レンズ）との位置合わせマーカ１６も形成する。その上
にクリアモールド樹脂１３を被覆する。このクリアモー
ルド樹脂１３で被覆された光センサ部が形成されたチッ
プ（半導体基板１）が、レンズ付きケース１７に収納さ
れて、オートフォーカス・モジュールが完成する。尚、
レンズ付きケース１７とチップとの位置合わせは、図示
しないレンズ付きケース１７に形成したマーカとチップ
側に形成されたマーカ１６とを合わせることで行う。ま
た、図中の１９は空隙である。On top of this, a polyimide film 11 containing a black pigment is provided.
Is formed, and a black pigment-containing polyimide film 1 on the optical sensor portion is formed.
1 is opened, and at this time, an alignment marker 16 with the case 17 with lens (18 is a lens) is also formed. The clear mold resin 13 is coated thereon. The chip (semiconductor substrate 1) on which the optical sensor portion covered with the clear mold resin 13 is formed is housed in the case 17 with the lens, and the autofocus module is completed. still,
The alignment between the lens-equipped case 17 and the chip is performed by aligning the marker formed on the lens-equipped case 17 (not shown) with the marker 16 formed on the chip side. Also, 19 in the figure is a gap.

【０００５】つぎに、図２１の半導体装置のさらに具体
的な製造方法について説明する。シリコン基板１にｐｎ
接合のフォトダイオード（光センサ部）となる、拡散深
さ３．５μｍのｐウエル層２、ｎ⁺ 層３を形成する。つ
ぎに、図示しないＭＯＳトランジスタを形成する際のゲ
ート酸化膜４上に、減圧ＣＶＤ法により形成した減圧Ｃ
ＶＤ酸化膜５、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜６を順次形成し、シ
リコン基板１とのコンタクト（図示せず）を開口する。Next, a more specific method of manufacturing the semiconductor device shown in FIG. 21 will be described. Pn on silicon substrate 1
A p-well layer 2 and an n ⁺ layer 3 having a diffusion depth of 3.5 μm and serving as a junction photodiode (optical sensor unit) are formed. Next, a low-pressure C formed by low-pressure CVD on the gate oxide film 4 when a MOS transistor (not shown) is formed.
VD oxide film 5, BPSG (Boro Phospho)
(Silicate Glass) films 6 are sequentially formed, and a contact (not shown) with the silicon substrate 1 is opened.

【０００６】つぎに、配線層となるＡｌ合金膜７を形成
し、配線パターンを形成後、プラズマ酸化膜８、プラズ
マ窒化膜９をそれぞれ、プラズマＣＶＤ法により形成す
る。つぎに、遮光層となるＡｌ遮光膜１０を形成し、Ａ
ｌ遮光膜１０のパターンを形成後、黒色顔料入りポリイ
ミド膜１１を塗布し、フォトダイオードとなるｐｎ接合
の上方に開口部１２を形成する。Next, an Al alloy film 7 serving as a wiring layer is formed, and after forming a wiring pattern, a plasma oxide film 8 and a plasma nitride film 9 are respectively formed by a plasma CVD method. Next, an Al light-shielding film 10 serving as a light-shielding layer is formed.
After the pattern of the light shielding film 10 is formed, a polyimide film 11 containing a black pigment is applied, and an opening 12 is formed above a pn junction to be a photodiode.

【０００７】つぎに、ダイシングしてチップ状態にし、
透明なクリアモールド樹脂１３でモールドする。最後
に、このモールドしたチップと光学系（レンズ付きケー
ス１７）を組み合わせる。前記の黒色顔料入りポリイミ
ド膜１１の働きをつぎに説明する。レンズ１８およびク
リア・モールド樹脂１３を透過した可視光は、Ａｌ遮光
膜１０で反射し、この反射光はクリア・モールド樹脂と
外部との界面で反射する。この反射光が、光センサ部に
導入されると好ましくない。Next, dicing is performed to make a chip.
It is molded with a transparent clear mold resin 13. Finally, the molded chip and the optical system (the case 17 with the lens) are combined. The function of the black pigment-containing polyimide film 11 will be described below. The visible light transmitted through the lens 18 and the clear mold resin 13 is reflected by the Al light shielding film 10, and the reflected light is reflected at the interface between the clear mold resin and the outside. It is not preferable that the reflected light is introduced into the optical sensor unit.

【０００８】黒色顔料入りポリイミド膜１１は、この可
視光を吸収するので、前記の光センサ部に反射光や、迷
光、乱光の可視光ノイズが導入されるのを防いでいる。
また、この黒色顔料入りポリイミド膜は、特開平４−２
０６８７４で開示されているように、固体撮像素子でも
乱光や迷光を吸収するために用いられている。The black pigment-containing polyimide film 11 absorbs this visible light, thereby preventing reflected light, stray light and irregular light visible light noise from being introduced into the optical sensor.
The polyimide film containing the black pigment is disclosed in JP-A-4-24-2.
As disclosed in Japanese Patent No. 06874, a solid-state imaging device is also used to absorb scattered light and stray light.

【０００９】[0009]

【発明が解決しようとする課題】図２２は、黒色顔料入
りポリイミド膜１１に位置合わせマーカ１６を形成する
様子を示す図である。このマーカ１６は、光センサ部や
接続孔３１部以外の任意の箇所に形成して構わない。図
２２において、黒色顔料入りポリイミド膜１１のパター
ンを形成するため、ポジ型レジスト２１を塗布した後、
現像液で露光された部分のレジストを溶解して、レジス
トパターンを形成する。このとき、アルカリ性の現像液
で、黒色顔料入りポリイミド膜１１も露光部のレジスト
２１と共に溶解される。FIG. 22 is a view showing a state in which an alignment marker 16 is formed on the polyimide film 11 containing the black pigment. The marker 16 may be formed at an arbitrary location other than the optical sensor section and the connection hole 31 section. In FIG. 22, after forming a pattern of the polyimide film 11 containing the black pigment, after applying a positive resist 21,
The exposed portion of the resist is dissolved with a developer to form a resist pattern. At this time, the polyimide film 11 containing the black pigment is dissolved together with the resist 21 in the exposed part by the alkaline developer.

【００１０】ところで、この黒色顔料入りポリイミド膜
１１は、シクロヘキサノン（ｃｙｃｌｏｈｅｘａｎｏｎ
ｅ）の溶媒に、Ｎ−メチル−２−ピロリドン（Ｎ−ｍｅ
ｔｈｙｌ−２−ｐｙｒｒｏｌｉｄｏｎｅ）のイミド系化
合物と、黒色顔料である金属錯体化合物を混合したもの
である。一方、ポリイミドと黒色顔料を均一に混合させ
るためには、黒色顔料入りポリイミドに、密着増強剤を
加えることは、均一な混合の妨げになるために、難し
い。そのため、下地膜であるＡｌ遮光膜１０との密着性
を上げるために、Ａｌ遮光膜１０と黒色顔料入りポリイ
ミド膜１１の間にシランカップリング剤を塗布する工程
が追加される。Incidentally, the polyimide film 11 containing the black pigment is made of cyclohexanone.
e) In the solvent of e), N-methyl-2-pyrrolidone (N-me
This is a mixture of an imide compound of (thyl-2-pyrrolidone) and a metal complex compound that is a black pigment. On the other hand, in order to uniformly mix the polyimide and the black pigment, it is difficult to add an adhesion enhancer to the polyimide containing the black pigment because uniform mixing is hindered. Therefore, a step of applying a silane coupling agent between the Al light-shielding film 10 and the polyimide film 11 containing the black pigment is added in order to increase the adhesion to the Al light-shielding film 10 as the base film.

【００１１】しかし、シランカップリング剤を使って、
黒色顔料入りポリイミド膜１１とＡｌ遮光膜１０との密
着性を向上させているものの、十分ではなく、黒色顔料
入りポリイミド膜１１とＡｌ遮光膜１０の界面への現像
液のしみ込みにより、図示するように、サイド・エッチ
ングされる。そのサイドエッチング量ｚは、マスク寸法
に対して６μｍから１３μｍ程度にばらつきがある。However, using a silane coupling agent,
Although the adhesion between the black pigment-containing polyimide film 11 and the Al light-shielding film 10 is improved, it is not sufficient. As such, it is side etched. The side etching amount z varies from about 6 μm to about 13 μm with respect to the mask dimension.

【００１２】チップ（半導体基板１）とケース（レンズ
付きケース１７）との位置合わせに必要とされるマーカ
１６の仕上がり大きさは、横１００μｍ、縦３０μｍ程
度の長方形にするために、通常、マスク寸法が、横８０
μｍ、縦１０μｍ程度であるマスクを用いる。そうする
と、サイドエッチング量が６μｍの場合は、横９２μ
ｍ、縦２２μｍとなり、正規のマーカに対して、縦、横
とも８μｍも小さくなる。一方、サイドエッチング量が
１３μｍの場合は、逆に６μｍ正規のマーカに対して大
きくなる。このようにマーカ１６の寸法に、正規寸法に
対して６μｍから８μｍと大きなばらつきが生じる。そ
うすると、組立工程で、チップとケースの位置合わせが
困難となり、位置合わせに時間がかかる。The finished size of the marker 16 required for alignment between the chip (semiconductor substrate 1) and the case (the case 17 with the lens) is usually masked in order to form a rectangle having a width of about 100 μm and a height of about 30 μm. Dimension is horizontal 80
A mask having a length of about 10 μm and a length of about 10 μm is used. Then, when the side etching amount is 6 μm, the width is 92 μm.
m, 22 μm in height, which is 8 μm smaller than the regular marker in both the vertical and horizontal directions. On the other hand, when the side etching amount is 13 μm, on the other hand, it becomes larger for a 6 μm regular marker. As described above, the size of the marker 16 greatly varies from 6 μm to 8 μm with respect to the regular size. Then, it becomes difficult to align the chip and the case in the assembling process, and it takes time to perform the alignment.

【００１３】この発明の目的は、前記の課題を解決し
て、寸法ばらつきが少ない位置合わせマーカが形成され
た半導体装置およびその製造方法を提供することにあ
る。An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor device in which an alignment marker with small dimensional variation is formed, and a method of manufacturing the same.

【００１４】[0014]

【課題を解決するための手段】前記の目的を達成するた
めに、光センサ（ｐｎダイオード）で受光部を形成した
半導体基板と、該半導体基板上に形成した絶縁膜と、該
絶縁膜上に形成した遮光膜と、該遮光膜上に形成した反
射防止膜と、該反射防止膜上に形成した光を吸収するポ
リイミド膜と、前記受光部以外の箇所の前記ポリイミド
膜に形成される第１開口部と、前記第１開口部の下の反
射防止膜に形成される第２開口部とを具備し、該第２開
口部がケースとの位置合わせマーカとなる構成とする。In order to achieve the above object, a semiconductor substrate having a light receiving portion formed by an optical sensor (pn diode), an insulating film formed on the semiconductor substrate, and an insulating film formed on the semiconductor substrate are provided. A light-shielding film formed, an anti-reflection film formed on the light-shielding film, a polyimide film for absorbing light formed on the anti-reflection film, and a first film formed on the polyimide film in a portion other than the light-receiving portion. An opening and a second opening formed in the antireflection film below the first opening are provided, and the second opening serves as a positioning marker for the case.

【００１５】また、前記反射防止膜が、窒化チタン膜も
しくは酸化銅膜であるよい。また、前記遮光膜が、Ａｌ
膜もしくはＡｌ合金膜で形成されるとよい。また 前記
ポリイミド膜が黒色顔料入りポリイミド膜であるとよ
い。また、半導体基板に受光部を形成する工程と、該半
導体基板上に絶縁膜を形成する工程と、該絶縁膜上に遮
光膜を形成する工程と、該遮光膜上に反射防止膜を形成
する工程と、該反射防止膜上に光を吸収するポリイミド
膜を形成する工程と、前記受光部上の前記ポリイミド
膜、前記反射防止膜および前記遮光膜をそれぞれを貫通
して開口する工程と、前記受光部以外の箇所の前記ポリ
イミド膜を開口する工程と、前記ポリイミド膜開口部下
の反射防止膜と貫通して開口して、ケースとの位置合わ
せマーカを形成する工程と含む製造方法とする。前記反
射防止膜を、前記ポリイミド膜上に形成したレジストを
マスクとして、異方性エッチングで開口するとよい。The antireflection film may be a titanium nitride film or a copper oxide film. Further, the light shielding film is made of Al
It may be formed of a film or an Al alloy film. The polyimide film is preferably a polyimide film containing a black pigment. A step of forming a light receiving portion on the semiconductor substrate; a step of forming an insulating film on the semiconductor substrate; a step of forming a light-shielding film on the insulating film; and forming an anti-reflection film on the light-shielding film. A step of forming a polyimide film that absorbs light on the antireflection film, and a step of penetrating and opening the polyimide film, the antireflection film and the light-shielding film on the light receiving portion, respectively, A manufacturing method includes a step of opening the polyimide film in a portion other than the light receiving section, and a step of forming an alignment marker with the case by opening the anti-reflection film below the polyimide film opening to form an opening. The antireflection film may be opened by anisotropic etching using a resist formed on the polyimide film as a mask.

【００１６】[0016]

【発明の実施の形態】図１は、この発明の第１実施例の
半導体装置の要部断面図である。半導体基板１の表面層
にｐ型ウエル層２を形成し、このｐ型ウエル層２の表面
層にｎ⁺ 層３を形成する。このｐ型ウエル層２とｎ⁺ 層
３で形成されるｐｎダイオードがオートフォーカス・モ
ジュールの光センサ部（受光部）となる。この光センサ
部を形成した半導体基板１上に、図示しない他の箇所に
形成されるＭＯＳトランジスタのゲート酸化膜４を形成
し、このゲート酸化膜４上に減圧ＣＶＤ酸化膜５、ＢＰ
ＳＧ膜６を積層し、その上に、光センサ部上が開口され
るように、選択的に、配線用のＡｌ合金膜７（またはＡ
ｌ膜）を形成する。その上に、プラズマ酸化膜８とプラ
ズマ窒化膜９を積層し、接続孔３１を形成し、Ａｌ遮光
膜１０を形成する。このＡｌ遮光膜１０は配線も兼ねる
場合もある。また、Ａｌ遮光膜１０はＡｌ膜もしくはＡ
ｌ合金膜で形成する。尚、Ａｌ合金膜とはＡｌに少量の
Ｓｉ、Ｃｕなどが添加された合金膜のことである。FIG. 1 is a sectional view of a main part of a semiconductor device according to a first embodiment of the present invention. A p-type well layer 2 is formed on a surface layer of a semiconductor substrate 1, and an n ⁺ layer 3 is formed on a surface layer of the p-type well layer 2. The pn diode formed by the p-type well layer 2 and the n ⁺ layer 3 serves as an optical sensor unit (light receiving unit) of the autofocus module. A gate oxide film 4 of a MOS transistor to be formed at another place (not shown) is formed on the semiconductor substrate 1 on which the optical sensor section is formed, and a low pressure CVD oxide film 5 and a BP are formed on the gate oxide film 4.
An SG film 6 is laminated, and an Al alloy film 7 (or A) for wiring is selectively formed on the SG film 6 so that the optical sensor portion is opened.
1 film). A plasma oxide film 8 and a plasma nitride film 9 are laminated thereon, a connection hole 31 is formed, and an Al light shielding film 10 is formed. The Al light-shielding film 10 may also serve as a wiring. The Al light shielding film 10 is an Al film or an A film.
1 alloy film. The Al alloy film is an alloy film in which a small amount of Si, Cu, or the like is added to Al.

【００１７】その上に、反射防止膜である窒化チタン膜
（ＴｉＮ膜４１）を被覆し、その上に可視光を吸収する
黒色顔料入りポリイミド膜１１を形成し、図示しない光
センサ部上およびマーカ１５を形成する箇所の上の黒色
顔料入りポリイミド膜１１と酸化銅膜４１を開口する。
その上に図２１に示すように、クリアモールド樹脂１３
を被覆する。このクリアモールド樹脂１３で被覆された
光センサチップが、レンズ付きケース１７に収納され
て、オートフォーカス・モジュールが完成する。尚、前
記の黒色顔料入りポリイミド膜１１の色は灰色でも構わ
ない。On top of this, a titanium nitride film (TiN film 41) as an anti-reflection film is coated, and a polyimide film 11 containing a black pigment for absorbing visible light is formed thereon. An opening is formed in the black pigment-containing polyimide film 11 and the copper oxide film 41 on the portion where the film 15 is to be formed.
On top of this, as shown in FIG.
Is coated. The optical sensor chip covered with the clear mold resin 13 is stored in the case 17 with the lens, and the autofocus module is completed. The color of the black pigment-containing polyimide film 11 may be gray.

【００１８】前記のＴｉＮ膜４１を黒色顔料入りポリイ
ミド膜１１とＡｌ遮光膜１０の間に形成することで、レ
ンズ付きケース１７との位置合わせマーカ１５のマスク
寸法に対しての寸法ズレが１μｍ程度となり、寸法精度
が向上し、位置合わせ時間が１割程度短縮することがで
きた。図２から図１０は、この発明の第２実施例の半導
体装置の製造方法であり、工程順に示した要部製造工程
断面図である。Since the TiN film 41 is formed between the polyimide film 11 containing the black pigment and the Al light-shielding film 10, the positional deviation of the alignment marker 15 with the lens-equipped case 17 from the mask dimension is about 1 μm. The dimensional accuracy was improved, and the alignment time could be shortened by about 10%. 2 to 10 show a method of manufacturing a semiconductor device according to a second embodiment of the present invention, and are cross-sectional views of the main part manufacturing steps shown in the order of steps.

【００１９】図２に示すように、すでに図示しない光セ
ンサ部やＭＯＳトランジスタを形成したシリコンからな
る半導体基板１上のゲート酸化膜４上に、減圧ＣＶＤ法
により減圧ＣＶＤ酸化膜５、ＢＰＳＧ膜６を膜厚０．６
μｍ程度に積層形成する。つぎに、ＢＰＳＧ膜６上に第
１の配線層となるＡｌ合金層７を形成し、配線パターン
を形成後、厚さ０．１μｍのプラズマ酸化膜８を厚さ１
μｍのプラズマ窒化膜９をそれぞれプラズマＣＶＤ法で
成膜する。その後、パターニングを行い、ドライエッチ
ング法により接続孔３１を形成する。As shown in FIG. 2, a low-pressure CVD oxide film 5 and a BPSG film 6 are formed on a gate oxide film 4 on a semiconductor substrate 1 made of silicon on which a photosensor portion and a MOS transistor (not shown) are formed. With a film thickness of 0.6
The layer is formed to a thickness of about μm. Next, an Al alloy layer 7 serving as a first wiring layer is formed on the BPSG film 6, and after forming a wiring pattern, a 0.1 μm-thick plasma oxide film 8
A μm plasma nitride film 9 is formed by a plasma CVD method. Thereafter, patterning is performed, and a connection hole 31 is formed by a dry etching method.

【００２０】つぎに、図３に示すように、遮光層および
配線層となるＡｌ膜またはＡｌ合金膜からなるＡｌ遮光
膜１０をスパッタリング法により厚さ１μｍ成膜する。
つぎに、図４に示すように、Ａｌ遮光膜１０をパターニ
ング、エッチングにより加工する。つぎに、図５に示す
ように、Ｎ₂ ガスを用いた反応性スパッタリング法によ
り、厚さ３０ｎｍの反射防止膜である窒化チタン膜（Ｔ
ｉＮ膜４１）を成膜する。スパッタの条件は、例えば、
成膜圧力は０．５３Ｐａ、Ａｒガス流量４５ｓｃｃｍ、
Ｏ₂ ガス流量１０５ｓｃｃｍ、成膜温度は３００℃であ
る。Next, as shown in FIG. 3, an Al light shielding film 10 made of an Al film or an Al alloy film serving as a light shielding layer and a wiring layer is formed to a thickness of 1 μm by a sputtering method.
Next, as shown in FIG. 4, the Al light shielding film 10 is processed by patterning and etching. Next, as shown in FIG. 5, a titanium nitride film (T) having a thickness of 30 nm as an antireflection film was formed by a reactive sputtering method using N ₂ gas.
An iN film 41) is formed. The sputtering conditions are, for example,
The deposition pressure is 0.53 Pa, the Ar gas flow rate is 45 sccm,
The O ₂ gas flow rate is 105 sccm, and the film formation temperature is 300 ° C.

【００２１】つぎに、図６に示すように、下地膜である
ＴｉＮ膜４１との密着性を上げるために、２−プロパノ
ール（２−ｐｒｏｐａｎｏｌ）と有機系シラン化合物か
らなるシランカップリング剤（図示せず）を塗布し、さ
らに、厚さ１．８μｍの黒色顔料入りポリイミド１１膜
を被覆する。つぎに、図７に示すように、黒色顔料入り
ポリイミド１１膜をパターニングするため、厚さ１．５
μｍのポジ型レジスト２１を塗布する。Next, as shown in FIG. 6, a silane coupling agent made of 2-propanol (2-propanol) and an organic silane compound (see FIG. 6) is used to improve the adhesion to the TiN film 41 as a base film. (Not shown), and a polyimide 11 film containing black pigment with a thickness of 1.8 μm is further coated. Next, as shown in FIG. 7, in order to pattern the black pigment-containing polyimide 11 film,
A μm positive resist 21 is applied.

【００２２】つぎに、図８に示すように、現像液によ
り、露光された部分のレジスト２１を溶解して、レジス
トパターンを形成する。このとき、アルカリ性である現
像液により、黒色顔料入りポリイミド膜１１も露光部の
レジストとともに、溶解される。即ち、黒色顔料入りポ
リイミド膜１１は現像液によりウエットエッチングされ
る。このとき、黒色顔料入りポリイミド膜１１は、６か
ら１３μｍのサイドエッチング量ｚでサイドエッチング
される。Next, as shown in FIG. 8, the exposed portion of the resist 21 is dissolved with a developing solution to form a resist pattern. At this time, the polyimide film 11 containing the black pigment is dissolved together with the resist in the exposed portion by the alkaline developer. That is, the black pigment-containing polyimide film 11 is wet-etched by the developer. At this time, the black pigment-containing polyimide film 11 is side-etched with a side etching amount z of 6 to 13 μm.

【００２３】つぎに、図９に示すように、図８のレジス
トパターンをマスクとして、六フッ化硫黄ＳＦ₆ ガス流
量５０ｓｃｃｍ、Ｏ₂ ガス流量２０ｓｃｃｍの混合ガス
を用いて、圧力２６．７Ｐａ、ＲＦパワー２００Ｗで異
方性のドライエッチングを行う。異方性エッチングのた
めに、ＴｉＮ膜のサイドエッチング量ｘは１μｍ程度で
ある。Next, as shown in FIG. 9, using the resist pattern of FIG. 8 as a mask, a gas mixture of sulfur hexafluoride SF ₆ gas flow rate of 50 sccm and O ₂ gas flow rate of 20 sccm, pressure of 26.7 Pa, RF Anisotropic dry etching is performed at a power of 200 W. For the anisotropic etching, the side etching amount x of the TiN film is about 1 μm.

【００２４】最後に、図１０に示すように、プロピレン
グリコールモノメチルエーテルアセテート（ｐｒｏｐｙ
ｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌｅｔｈ
ｅｒａｃｅｔａｔｅ：ＣＨ₃ ＣＨ（ＯＣＯＣＨ₃ ）ＣＨ
₂ ＯＣＨ₃ ）溶液によりレジストパターンを剥離する。
前記のように、黒色顔料入りポリイミド膜１１とＡｌ遮
光膜１０との間に、窒化チタン４１ａを形成し、この窒
化チタン膜４１にマーカを形成することで、マスク寸法
に対して１μｍ程度ズレで、寸法ばらつきが少ないマー
カを得ることができる。Finally, as shown in FIG. 10, propylene glycol monomethyl ether acetate (propy
line glycol monomethyleth
erase: CH ₃ CH (OCOCH ₃ ) CH
_The resist pattern is peeled off with a ₂ OCH ₃ ) solution.
As described above, the titanium nitride 41a is formed between the black pigment-containing polyimide film 11 and the Al light-shielding film 10, and a marker is formed on the titanium nitride film 41 so that the mask dimension is shifted by about 1 μm. Thus, it is possible to obtain a marker with small dimensional variations.

【００２５】図１１は、この発明の第３実施例の半導体
装置の要部断面図である。図１との違いは、ＴｉＮ膜４
１の代わりに酸化銅膜４１ａとした点である。図１と同
様に、マーカ１５ａの正規寸法に対するズレは１μｍ程
度である。図１２から図２１は、この発明の第４実施例
の半導体装置の製造方法であり、工程順に示した、要部
製造工程断面図である。FIG. 11 is a sectional view of a main part of a semiconductor device according to a third embodiment of the present invention. The difference from FIG. 1 is that the TiN film 4
1 in that a copper oxide film 41a is used instead of 1. As in FIG. 1, the deviation of the marker 15a from the regular dimension is about 1 μm. 12 to 21 show a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention, and are cross-sectional views of a main part manufacturing step shown in the order of steps.

【００２６】図１２に示すように、すでに、図示しない
光センサ部やＭＯＳトランジスタを形成したシリコンか
らなる半導体基板１上のゲート酸化膜４上に、減圧ＣＶ
Ｄ法により減圧ＣＶＤ酸化膜５、ＢＰＳＧ膜６を膜厚
０．６μｍ程度に積層形成する。つぎに、ＢＰＳＧ膜６
上に第１の配線層となるＡｌ合金層７を形成し、配線パ
ターンを形成後、厚さ０．１μｍのプラズマ酸化膜８を
厚さ１μｍのプラズマ窒化膜９をそれぞれプラズマＣＶ
Ｄ法で成膜する。その後、パターニングを行い、ドライ
エッチング法により接続孔３１を形成する。As shown in FIG. 12, a reduced pressure CV is formed on a gate oxide film 4 on a semiconductor substrate 1 made of silicon on which a photosensor portion and a MOS transistor (not shown) are formed.
A low-pressure CVD oxide film 5 and a BPSG film 6 are formed to a thickness of about 0.6 μm by Method D. Next, the BPSG film 6
An Al alloy layer 7 serving as a first wiring layer is formed thereon, and after forming a wiring pattern, a plasma oxide film 8 having a thickness of 0.1 μm and a plasma nitride film 9 having a thickness of 1 μm
The film is formed by the method D. Thereafter, patterning is performed, and a connection hole 31 is formed by a dry etching method.

【００２７】つぎに、図１３に示すように、遮光層およ
び配線層となるＡｌ膜又はＡｌ合金膜からなるＡｌ遮光
膜１０をスパッタリング法により、厚さ１μｍ成膜す
る。つぎに、図１４に示すように、Ａｌ遮光膜１０をパ
ターニング、エッチングにより加工する。つぎに、図１
５に示すように、Ｏ₂ ガスを用いた反応性スパッタリン
グ法により、厚さ５０ｎｍの反射防止膜である酸化銅膜
４１ａを成膜する。スパッタ成膜の条件は、例えば、成
膜圧力は０．４Ｐａ、Ａｒガス流量３０ｓｃｃｍ、Ｏ₂
ガス流量１００１ｓｃｃｍ、成膜温度は２００℃であ
る。Next, as shown in FIG. 13, an Al light-shielding film 10 made of an Al film or an Al alloy film serving as a light-shielding layer and a wiring layer is formed to a thickness of 1 μm by a sputtering method. Next, as shown in FIG. 14, the Al light shielding film 10 is processed by patterning and etching. Next, FIG.
As shown in FIG. 5, a copper oxide film 41a as an antireflection film having a thickness of 50 nm is formed by a reactive sputtering method using O ₂ gas. The conditions for the sputter film formation include, for example, a film formation pressure of 0.4 Pa, an Ar gas flow rate of 30 sccm, and O _2.
The gas flow rate is 1001 sccm, and the film formation temperature is 200 ° C.

【００２８】つぎに、図１６に示すように、下地膜であ
る酸化銅膜４１ａとの密着性を上げるために、２−プロ
パノール（２−ｐｒｏｐａｎｏｌ）と有機系シラン化合
物からなるシランカップリング剤（図示せず）を塗布
し、さらに、厚さ１．８μｍの黒色顔料入りポリイミド
１１膜を被覆する。つぎに、図１７に示すように、黒色
顔料入りポリイミド１１膜をパターニングするため、厚
さ１．５μｍのポジ型レジスト２１を塗布する。Next, as shown in FIG. 16, a silane coupling agent (2-propanol) and an organic silane compound (2-propanol) are used in order to improve the adhesion to the copper oxide film 41a as the base film. (Not shown), and a polyimide 11 film containing a black pigment having a thickness of 1.8 μm is further coated. Next, as shown in FIG. 17, a positive resist 21 having a thickness of 1.5 μm is applied to pattern the polyimide 11 film containing black pigment.

【００２９】つぎに、図１８に示すように、現像液によ
り、露光された部分のレジスト２１を溶解して、後でマ
ーカ１５となる箇所の上のレジスト２１に開口部１５ｂ
を形成する。このとき、アルカリ性である現像液によ
り、黒色顔料入りポリイミド膜１１も露光部のレジスト
２１と共に、溶解される。即ち、黒色顔料入りポリイミ
ド膜１１は現像液によりウエットエッチングされる。こ
のとき、黒色顔料入りポリイミド膜１１は、６から１３
μｍのサイドエッチング量ｙでサイドエッチングされ
る。Next, as shown in FIG. 18, the exposed portion of the resist 21 is dissolved with a developing solution, and the opening 15b is formed in the resist 21 on a portion to be a marker 15 later.
To form At this time, the polyimide film 11 containing the black pigment is dissolved together with the resist 21 in the exposed portion by the alkaline developer. That is, the black pigment-containing polyimide film 11 is wet-etched by the developer. At this time, the polyimide film 11 containing the black pigment is
Side etching is performed with a side etching amount y of μm.

【００３０】つぎに、図１９に示すように、レジスト２
１をマスクとして、ＳｉＣｌ₄ 、Ｃｌ₂ 、ＮＨ₃ の塩素
系混合ガスを用いて、酸化銅膜４１ａにマーカ１５をド
ライエッチングで形成する。このドライエッチングは、
側壁に保護膜を形成しながら行われる異方性エッチング
である。また、アンモニアＮＨ₄ を使用するのは、常温
で液体である四塩化ケイ素ＳｉＣｌ₄ をアンモニアガス
と混合させることで、四塩化ケイ素を気体として供給す
るためである。Next, as shown in FIG.
Using marker 1 as a mask, marker 15 is formed on copper oxide film 41a by dry etching using a chlorine-based mixed gas of SiCl ₄ , Cl ₂ , and NH ₃ . This dry etching
This is anisotropic etching performed while forming a protective film on the side wall. The reason why ammonia NH ₄ is used is that silicon tetrachloride SiCl ₄ , which is liquid at normal temperature, is mixed with ammonia gas to supply silicon tetrachloride as a gas.

【００３１】最後に、図２０に示すように、プロピレン
グリコールモノメチルエーテルアセテート（ｐｒｏｐｙ
ｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌｅｔｈ
ｅｒａｃｅｔａｔｅ：ＣＨ₃ ＣＨ（ＯＣＯＣＨ₃ ）ＣＨ
₂ ＯＣＨ₃ ）溶液によりレジスト２１を剥離する。前記
のように、黒色顔料入りポリイミド膜１１とＡｌ遮光膜
１０との間に、酸化銅膜４１ａを形成し、この酸化銅膜
４１ａにマーカ１５を形成することで、マスク寸法（正
規寸法）に対して１μｍ程度のズレで、つまり、サイド
エッチング量ｙが１μｍ程度であり、寸法ばらつきが少
ないマーカ１５を得ることができる。Finally, as shown in FIG. 20, propylene glycol monomethyl ether acetate (propy
line glycol monomethyleth
erase: CH ₃ CH (OCOCH ₃ ) CH
_The resist 21 is peeled off with a ₂ OCH ₃ ) solution. As described above, the copper oxide film 41a is formed between the black pigment-containing polyimide film 11 and the Al light-shielding film 10, and the marker 15 is formed on the copper oxide film 41a to reduce the mask dimension (regular dimension). On the other hand, a marker 15 with a deviation of about 1 μm, that is, a side etching amount y of about 1 μm, and a small dimensional variation can be obtained.

【００３２】尚、前記の反射防止膜は、可視光を吸収す
る膜であればよい。この反射防止膜の開口部がマーカ部
となり、開口部のＡｌ遮光膜からのみ可視光が反射し、
開口部の周囲にある反射防止膜からは可視光が反射しな
いので、くっきりとマーカが見えるようになる。The antireflection film may be any film that absorbs visible light. The opening of the antireflection film serves as a marker portion, and visible light is reflected only from the Al light shielding film in the opening,
Since the visible light does not reflect from the antireflection film around the opening, the marker can be clearly seen.

【００３３】[0033]

【発明の効果】この発明によれば、黒色顔料入りポリイ
ミド膜とＡｌ遮光膜の間に、反射防止膜である窒化チタ
ン膜または酸化銅膜を形成し、この反射防止膜に、チッ
プとケースとの位置合わせマークを形成することで、寸
法ばらつきが少ないマーカが形成できる。According to the present invention, a titanium nitride film or a copper oxide film, which is an antireflection film, is formed between a polyimide film containing a black pigment and an Al light-shielding film. By forming the alignment mark of, a marker with small dimensional variation can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の第１実施例の半導体装置の要部断面
図FIG. 1 is a sectional view of a main part of a semiconductor device according to a first embodiment of the present invention;

【図２】この発明の第２実施例の半導体装置の要部製造
工程断面図FIG. 2 is a sectional view of a main part manufacturing process of a semiconductor device according to a second embodiment of the present invention;

【図３】図２に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 3 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 2;

【図４】図３に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 4 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 3;

【図５】図４に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 5 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 4;

【図６】図５に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 6 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 5;

【図７】図６に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 7 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 6;

【図８】図７に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 8 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 7;

【図９】図８に続く、この発明の第２実施例の半導体装
置の要部製造工程断面図FIG. 9 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 8;

【図１０】図９に続く、この発明の第２実施例の半導体
装置の要部製造工程断面図FIG. 10 is a sectional view of a main part manufacturing step of the semiconductor device according to the second embodiment of the present invention, following FIG. 9;

【図１１】この発明の第３実施例の半導体装置の要部断
面図FIG. 11 is a sectional view of a principal part of a semiconductor device according to a third embodiment of the present invention;

【図１２】図１１に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 12 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 11;

【図１３】図１２に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 13 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 12;

【図１４】図１３に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 14 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 13;

【図１５】図１４に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 15 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 14;

【図１６】図１５に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 16 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 15;

【図１７】図１５に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 17 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 15;

【図１８】図１７に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 18 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 17;

【図１９】図１８に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 19 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 18;

【図２０】図１９に続く、この発明の第４実施例の半導
体装置の要部製造工程断面図FIG. 20 is a cross-sectional view of a main part manufacturing step of the semiconductor device according to the fourth embodiment of the present invention, following FIG. 19;

【図２１】従来の半導体装置の要部断面図FIG. 21 is a sectional view of a main part of a conventional semiconductor device.

【図２２】黒色顔料入りポリイミド膜に位置合わせマー
カを形成する様子を示す図FIG. 22 is a diagram showing a state in which an alignment marker is formed on a polyimide film containing a black pigment.

【符号の説明】[Explanation of symbols]

１ 半導体基板 ２ ｐ型ウエル層 ３ ｎ⁺ 層 ４ ゲート酸化膜 ５ 減圧ＣＶＤ法 ６ ＢＰＳＧ膜 ７ Ａｌ合金膜 ８ プラズマ酸化膜 ９ プラズマ窒化膜 １０ Ａｌ遮光膜 １１ 黒色顔料入りポリイミド膜 １２、１５ｂ 開口部 １３ クリア・モールド樹脂 １５、１５ａ、１６ マーカ １７ レンズ付きケース １８ レンズ ２１ レジスト ３１ 接続孔 ４１ 窒化チタン膜 ４１ａ 酸化銅膜 ｘ、ｙ、ｚ サイドエッチング量Reference Signs List 1 semiconductor substrate 2 p-type well layer 3 n ⁺ layer 4 gate oxide film 5 low-pressure CVD method 6 BPSG film 7 Al alloy film 8 plasma oxide film 9 plasma nitride film 10 Al light shielding film 11 black pigment-containing polyimide film 12, 15b Opening 13 Clear mold resin 15, 15a, 16 Marker 17 Case with lens 18 Lens 21 Resist 31 Connection hole 41 Titanium nitride film 41a Copper oxide film x, y, z Side etching amount

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】光センサの受光部を形成した半導体基板
と、該半導体基板上に形成した絶縁膜と、該絶縁膜上に
形成した遮光膜と、該遮光膜上に形成した反射防止膜
と、該反射防止膜上に形成した光を吸収するポリイミド
膜と、前記受光部以外の箇所の前記ポリイミド膜に形成
される第１開口部と、前記第１開口部の下の反射防止膜
に形成される第２開口部とを具備し、該第２開口部が前
記基板を取り付けるケースとの位置合わせマーカとなる
ことを特徴とする半導体装置。A semiconductor substrate on which a light receiving portion of an optical sensor is formed, an insulating film formed on the semiconductor substrate, a light shielding film formed on the insulating film, and an antireflection film formed on the light shielding film. A light-absorbing polyimide film formed on the anti-reflection film, a first opening formed in the polyimide film in a portion other than the light-receiving portion, and an anti-reflection film formed below the first opening. And a second opening, which is used as a positioning marker for a case for mounting the substrate. 【請求項２】前記反射防止膜が、窒化チタン膜もしくは
酸化銅膜であることを特徴とする請求項１に記載の半導
体装置。2. The semiconductor device according to claim 1, wherein said antireflection film is a titanium nitride film or a copper oxide film. 【請求項３】前記遮光膜が、Ａｌ膜もしくはＡｌ合金膜
で形成されることを特徴とする請求項１に記載の半導体
装置。3. The semiconductor device according to claim 1, wherein said light shielding film is formed of an Al film or an Al alloy film. 【請求項４】前記光を吸収するポリイミド膜が黒色顔料
入りポリイミド膜であることを特徴とする請求項１に記
載の半導体装置。4. The semiconductor device according to claim 1, wherein the polyimide film that absorbs light is a polyimide film containing a black pigment. 【請求項５】半導体基板に受光部を形成する工程と、該
半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に
遮光膜を形成する工程と、該遮光膜上に反射防止膜を形
成する工程と、該反射防止膜上に光を吸収するポリイミ
ド膜を形成する工程と、前記受光部上の前記ポリイミド
膜、前記反射防止膜および前記遮光膜をそれぞれを貫通
して開口する工程と、前記受光部以外の箇所の前記ポリ
イミド膜を開口する工程と、前記ポリイミド膜開口部下
の反射防止膜を貫通して開口し、ケースとの位置合わせ
マーカを形成する工程とを含むことを特徴とする半導体
装置の製造方法。5. A step of forming a light receiving portion on a semiconductor substrate, a step of forming an insulating film on the semiconductor substrate, a step of forming a light shielding film on the insulating film, and an anti-reflection film on the light shielding film. Forming a polyimide film that absorbs light on the anti-reflection film, and opening the polyimide film, the anti-reflection film, and the light-shielding film on the light-receiving portion through each of them. And a step of opening the polyimide film at a position other than the light-receiving section, and a step of forming an opening through the antireflection film below the polyimide film opening to form an alignment marker with the case. Manufacturing method of a semiconductor device. 【請求項６】前記反射防止膜を、前記ポリイミド膜上に
形成したレジストをマスクとして、異方性エッチングで
開口することを特徴とする請求項５に記載の半導体装置
の製造方法。6. The method according to claim 5, wherein the antireflection film is opened by anisotropic etching using a resist formed on the polyimide film as a mask.