JP2002040091A - Semiconductor testing method and semiconductor testing device using this testing method - Google Patents
Semiconductor testing method and semiconductor testing device using this testing methodInfo
- Publication number
- JP2002040091A JP2002040091A JP2000231407A JP2000231407A JP2002040091A JP 2002040091 A JP2002040091 A JP 2002040091A JP 2000231407 A JP2000231407 A JP 2000231407A JP 2000231407 A JP2000231407 A JP 2000231407A JP 2002040091 A JP2002040091 A JP 2002040091A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- range
- target value
- output power
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＲＦデバイスの出
力パワーレベルを電圧制御により目標値の仕様範囲内に
高精度、且つ高速で追い込みして試験できる半導体試験
方法及びその試験方法を用いた半導体試験装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test method capable of testing an output power level of an RF device within a specification range of a target value by voltage control with high accuracy and at high speed, and a semiconductor using the test method. It relates to a test device.
【０００２】[0002]
【従来の技術】従来技術の例について、図５〜図９を参
照して要部構成と動作について説明する。図５に示すよ
うに、従来のＲＦデバイスを試験する半導体試験装置の
要部は、コンピュータ１０と、信号発生器２０と、ミキ
サ３０と、デジタイザ４０と、電圧源５０とで構成して
いる。但し、半導体試験装置のその他の構成ブロック
は、図と説明を簡明とするため省略している。そして、
半導体試験装置は、被測定ＲＦデバイスのＤＵＴ９０を
試験する。2. Description of the Related Art An example of the prior art will be described with reference to FIGS. As shown in FIG. 5, a main part of a conventional semiconductor test apparatus for testing an RF device includes a computer 10, a signal generator 20, a mixer 30, a digitizer 40, and a voltage source 50. However, other constituent blocks of the semiconductor test apparatus are omitted for simplicity of the drawings and description. And
The semiconductor test apparatus tests the DUT 90 of the measured RF device.
【０００３】コンピュータ１０は、バス６０に接続され
た各構成ブロックをソフトウェアにより制御している。[0005] The computer 10 controls each component block connected to the bus 60 by software.
【０００４】信号発生器２０は、ＲＦ信号を被測定デバ
イスのＲＦデバイスのＤＵＴ９０に出力する。[0004] The signal generator 20 outputs an RF signal to the DUT 90 of the RF device of the device under test.
【０００５】ミキサ３０は、ＲＦ信号を受けてローカル
周波数信号とを混合して、Ａ／Ｄ変換器でサンプリング
出来るＩＦ周波数の信号を出力する。The mixer 30 receives the RF signal, mixes the RF signal with a local frequency signal, and outputs a signal having an IF frequency that can be sampled by the A / D converter.
【０００６】デジタイザ４０は、Ａ／Ｄ変換器４１と、
メモリ４２とで構成している。Ａ／Ｄ変換器４１は、Ｉ
Ｆ周波数の信号を基準クロックでサンプリングしてデジ
タルの信号に変換し、メモリ４２に記憶する。The digitizer 40 includes an A / D converter 41,
And a memory 42. The A / D converter 41 has I
The signal of the F frequency is sampled by the reference clock, converted into a digital signal, and stored in the memory 42.
【０００７】メモリ４２に記憶したデータはコンピュー
タ１０により信号処理して、信号発生器２０の入力パワ
ーに対するＤＵＴ９０の出力信号のパワーを求める事が
出来る。The data stored in the memory 42 can be processed by the computer 10 to determine the power of the output signal of the DUT 90 with respect to the input power of the signal generator 20.
【０００８】電圧源５０は、プログラムにより制御して
制御電圧Ｖpcを変化させてＤＵＴ９０に供給する定電圧
源で、そのときの供給電流を測定する機能も有する電源
である。The voltage source 50 is a constant voltage source that changes the control voltage Vpc under the control of a program and supplies the control voltage Vpc to the DUT 90, and is also a power supply having a function of measuring the current supplied at that time.
【０００９】ＤＵＴ９０は、例えば、移動体通信で使用
されるＲＦデバイスであり、制御電圧Ｖpcにより出力パ
ワーレベルが制御される８００ＭＨｚ帯のＲＦアンプで
ある。The DUT 90 is, for example, an RF device used in mobile communication, and is an RF amplifier in the 800 MHz band whose output power level is controlled by a control voltage Vpc.
【００１０】次に、ＤＵＴ９０をＲＦデバイスとした場
合のパワー設定の方法について説明する。ＲＦデバイス
のパワーレベル設定の方法は、入力パワーを所定のレベ
ルに固定し、制御電圧Ｖpcを可変して、出力パワーレベ
ルを目標値の狭い仕様範囲となるように追い込んで試験
する場合である。例えば、ＲＦデバイスの制御電圧Ｖpc
を下限の２Ｖから上限の３Ｖの範囲で変化させて出力の
パワーレベルを目標値の狭い仕様範囲である３２ｄＢｍ
±０．０１ｄＢとなるように設定する場合で、２つの方
法がある。Next, a power setting method when the DUT 90 is an RF device will be described. The method of setting the power level of the RF device is a case in which the input power is fixed to a predetermined level, the control voltage Vpc is varied, and the output power level is adjusted so as to fall within a narrow specification range of the target value. For example, the control voltage Vpc of the RF device
From the lower limit of 2 V to the upper limit of 3 V to reduce the output power level to 32 dBm, which is a narrow specification range of the target value.
There are two methods for setting to be ± 0.01 dB.
【００１１】第１の方法は、リニアサーチによる方法
で、図６に示すように、制御電圧Ｖpcを下限ａから上限
ｂまで昇順で変化させて目標値の出力パワー範囲となる
ようにする方法である。そのため、図７の拡大図に示す
ように、あらかじめ出力パワーの仕様の範囲以下となる
制御電圧の変化量を求めておき、その変化量のステップ
で出力パワーの目標値を超えるまで制御電圧Ｖpcを１、
２、３、・・・と変化させていく。この方法では、最初
から所望の出力パワーの仕様範囲となる分割比の制御電
圧Ｖpcで下限値から変化させていくので、試験時間が長
くかかる。A first method is a method based on a linear search. As shown in FIG. 6, the control voltage Vpc is changed from a lower limit a to an upper limit b in ascending order so that the output power falls within a target value output power range. is there. Therefore, as shown in the enlarged view of FIG. 7, the amount of change in the control voltage that is equal to or less than the range of the output power specification is determined in advance, and the control voltage Vpc is increased until the output voltage exceeds the target value in the step of the amount of change. 1,
2, 3,... In this method, the test time is long since the control voltage Vpc is changed from the lower limit value at the division ratio within the specification range of the desired output power from the beginning.
【００１２】第２の方法は、バイナリサーチによる方法
で、図８に示すように、制御電圧Ｖpcを下限ａから上限
ｂの範囲で、常に間隔を半分にしながら出力パワーの存
在する側、目標値の出力パワーレベル範囲となるように
サーチして１、２、３、・・・と設定する方法である。
そして、図９の拡大図に示すように、あらかじめ出力パ
ワーレベルの仕様の範囲以下となる制御電圧の変化量を
求めておき、その制御電圧Ｖpcとなるまで制御電圧Ｖpc
を半分にしながら変化させていく。The second method is a method based on a binary search. As shown in FIG. 8, the control voltage Vpc is set within a range from a lower limit a to an upper limit b and the output power exists on the side where the output power exists and the target value while the interval is always halved. , And set to 1, 2, 3,...
Then, as shown in the enlarged view of FIG. 9, the amount of change in the control voltage that is equal to or less than the range of the output power level specification is determined in advance, and the control voltage Vpc is adjusted to the control voltage Vpc.
And change it in half.
【００１３】しかし、この第２の方法では、所望の出力
パワーレベルの仕様範囲となる制御電圧Ｖpcに少ないス
テップで到達できるが、制御電圧Ｖpcを昇順で変化させ
ていないので、ＲＦデバイスの特性により目標の出力パ
ワーレベル範囲内に追い込みできない場合がある。例え
ば、制御電圧Ｖpcを下限の２Ｖ〜上限の３Ｖの範囲でバ
イナリサーチで変化させて出力のパワーレベルを目標値
の３２ｄＢｍ±０．０１ｄＢとなるように設定する場合
について、以下箇条書きで説明する。 （１）Ｖpc＝１．５Ｖのとき出力パワーが３２．０３ｄ
Ｂｍであった。 （２）追い込みレベルより上なので電圧を１．２５Ｖに
下げた。 （３）以下、同様にして１．２５Ｖ〜１．５Ｖの範囲で
バイナリサーチを繰り返す。 （４）しかし、ＲＦデバイスが、デバイス自体の発熱の
影響でゲインが下がってしまい、再び制御電圧Ｖpc＝
１．５Ｖに設定しても出力パワーレベルが３１．９７ｄ
Ｂｍまでしか上がらないような場合がある。 （５）従って、このような場合は、出力パワーレベルを
目標値の狭い仕様範囲に設定できなくなる。However, according to the second method, the control voltage Vpc within the specification range of the desired output power level can be reached in a few steps, but since the control voltage Vpc is not changed in ascending order, the control voltage Vpc is not changed in ascending order. It may not be possible to drive within the target output power level range. For example, a case where the output power level is set to the target value of 32 dBm ± 0.01 dB by changing the control voltage Vpc by a binary search in a range from the lower limit of 2 V to the upper limit of 3 V will be described in the following paragraphs. . (1) Output power is 32.03d when Vpc = 1.5V
Bm. (2) The voltage was lowered to 1.25 V because it was above the driving level. (3) Hereinafter, similarly, the binary search is repeated in the range of 1.25 V to 1.5 V. (4) However, the gain of the RF device is reduced due to the heat generated by the device itself, and the control voltage Vpc =
Output power level is 31.97d even when set to 1.5V
There is a case where it only goes up to Bm. (5) Therefore, in such a case, the output power level cannot be set within a narrow specification range of the target value.
【００１４】[0014]
【発明が解決しようとする課題】上記説明のように、従
来の第１方法では、試験時間が長くかかりすぎるし、第
２の方法では、出力パワーレベルを所定の目標値の出力
パワーレベルに設定できなくなる問題があった。そこ
で、本発明は、こうした問題に鑑みなされたもので、そ
の目的は、ＲＦデバイスの出力パワーレベルを狭い仕様
範囲となるように、制御電圧を早く確実に設定できる半
導体試験方法及びその試験方法を用いた半導体試験装置
を提供することにある。As described above, the first conventional method takes too long a test time, and the second method sets the output power level to a predetermined target value. There was a problem that could not be done. The present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor test method and a semiconductor test method capable of setting a control voltage quickly and surely so that an output power level of an RF device falls within a narrow specification range. An object of the present invention is to provide a semiconductor test apparatus used.
【００１５】[0015]
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、ＤＵＴの制御電圧に
より目標値の範囲内に出力パワーレベルを追い込みして
試験する半導体試験方法において、制御電圧の下限値と
上限値の範囲で、仕様範囲よりも大きな第１の分解能で
昇順で変化させ、出力パワーの目標値を超えたら、１つ
前の分解能の設定にもどり、仕様範囲内となる第２の分
解能で昇順で変化させ、以上のステップにより制御電圧
を制御することを特徴とした半導体試験方法を要旨とし
ている。That is, a first aspect of the present invention, which has been made to achieve the above object, is to provide a semiconductor test method for testing by driving an output power level within a target value range by a control voltage of a DUT. In the range between the lower limit value and the upper limit value of the control voltage, the output voltage is changed in ascending order at a first resolution larger than the specification range. When the output power exceeds the target value, the control returns to the previous resolution setting and returns to the specification range. The gist of the present invention is a semiconductor test method characterized by changing the control voltage in the ascending order at the second resolution within, and controlling the control voltage by the above steps.
【００１６】また、上記目的を達成するためになされた
本発明の第２は、ＤＵＴの電源電圧制御により目標値の
範囲内に電源のドレイン電流を追い込みして試験する半
導体試験方法において、電源電圧の下限値と上限値の範
囲で、仕様範囲よりも大きな第１の分解能で昇順で変化
させ、ドレイン電流の目標値を超えたら、１つ前の分解
能の設定にもどり、仕様範囲内となる第２の分解能で昇
順で変化させ、以上のステップにより電源電圧を制御す
ることを特徴とした半導体試験方法を要旨としている。A second aspect of the present invention, which has been made to achieve the above object, is to provide a semiconductor test method for testing by driving a drain current of a power supply within a target value range by controlling a power supply voltage of a DUT. In the range between the lower limit value and the upper limit value, the resolution is changed in ascending order at a first resolution larger than the specification range. When the drain current exceeds the target value, the control returns to the previous resolution setting and falls within the specification range. The gist of the present invention is a semiconductor test method characterized in that the power supply voltage is controlled in the above steps by changing the power supply voltage in ascending order at a resolution of 2.
【００１７】また、上記目的を達成するためになされた
本発明の第３は、本発明第１または２記載の半導体試験
方法を用いた半導体試験装置を要旨としている。A third aspect of the present invention, which has been made to achieve the above object, is a gist of a semiconductor test apparatus using the semiconductor test method according to the first or second aspect of the present invention.
【００１８】[0018]
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described in the following examples.
【００１９】[0019]
【実施例】本発明の実施例について、図１〜図５を参照
して要部構成と動作について説明する。本実施例のＲＦ
デバイスを試験する半導体試験装置の要部は、従来と同
じ図５に示すように、コンピュータ１０と、信号発生器
２０と、ミキサ３０と、デジタイザ４０と、電圧源５０
とで構成している。従って、各ブロックの動作について
は従来技術において説明したので説明を省略する。但
し、本発明では試験するアルゴリズムが従来と異なる。
また、ＤＵＴ９０についても、従来技術で説明したのと
同様のデバイスであり、例えば、移動体通信で使用され
るＲＦデバイスであり、制御電圧Ｖpcにより出力パワー
が制御される８００ＭＨＺ帯のＲＦアンプである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to FIGS. RF of this embodiment
As shown in FIG. 5, which is the same as the conventional one, a semiconductor test apparatus for testing a device includes a computer 10, a signal generator 20, a mixer 30, a digitizer 40, and a voltage source 50.
It consists of: Therefore, the operation of each block has been described in the prior art, and the description is omitted. However, in the present invention, the algorithm to be tested is different from the conventional one.
The DUT 90 is also a device similar to that described in the related art, for example, an RF device used in mobile communication, and an RF amplifier in the 800 MHz band whose output power is controlled by a control voltage Vpc. .
【００２０】次に、ＲＦデバイスのＤＵＴ９０の本実施
例による出力パワーレベル設定の方法について説明す
る。本実施例では、あらかじめ粗い分割比で制御電圧Ｖ
pcを変化させ、目標値を超えたら１分割分戻って、仕様
範囲内となる分割比で制御電圧Ｖpcを再度昇順で変化さ
せる方法である。以下、図１のフローチャートを参照し
て、本実施例の半導体試験方法を箇条書きで説明する。Next, a method of setting the output power level of the DUT 90 of the RF device according to this embodiment will be described. In this embodiment, the control voltage V
This is a method in which the control voltage Vpc is changed again in an ascending order at a division ratio that falls within the specification range by changing pc and returning to one division when the target value is exceeded. Hereinafter, the semiconductor test method of this embodiment will be described in a bulleted manner with reference to the flowchart of FIG.
【００２１】（１）制御電圧Ｖpcを変化させる範囲の下
限値ａ、上限値ｂを設定し、下限値ａと上限値ｂの範囲
を分割する第１の分割比１／Ｍ、及び１／Ｍをさらに分
割する第２の分割比１／Ｐを設定する（ステップ１０
０）。但し、第１の分割比１／ＭのＭは４以上とし、ま
た、あらかじめ出力パワーの仕様の範囲内となる制御電
圧Ｖpcの変化量を求めておき、その仕様範囲内となる制
御電圧の分割比を第２の分割比１／Ｐとする。また、初
期値Ｎ＝０、Ｑ＝０とする。(1) First division ratios 1 / M and 1 / M for setting the lower limit value a and the upper limit value b of the range in which the control voltage Vpc is changed, and dividing the range between the lower limit value a and the upper limit value b. Is set (step 10).
0). However, M of the first division ratio 1 / M is set to 4 or more, and a change amount of the control voltage Vpc within the specification range of the output power is obtained in advance, and the division of the control voltage within the specification range is performed. The ratio is defined as a second division ratio 1 / P. It is also assumed that initial values N = 0 and Q = 0.
【００２２】（２）制御電圧Ｖpcに、下限値ａ＋Ｎ／Ｍ
を設定する（ステップ１１０）。(2) The control voltage Vpc has a lower limit value a + N / M
Is set (step 110).
【００２３】（３）そのときの出力パワーレベルを測定
して、目標値以上であれば、ステップ１３０へすすみ、
目標値以上でなければステップ１２１へすすむ（ステッ
プ１２０）。(3) The output power level at that time is measured. If the output power level is equal to or higher than the target value, the process proceeds to step 130,
If not, the process proceeds to step 121 (step 120).
【００２４】（４）出力パワーレベルが目標値以上でな
ければ、Ｎに１を加算する（ステップ１２１）。(4) If the output power level is not higher than the target value, 1 is added to N (step 121).
【００２５】（５）Ｎに１を加算した結果がＭより大き
ければステップ１００へもどり、Ｍ以下であればステッ
プ１１０へもどる（ステップ１２２）。(5) If the result of adding 1 to N is larger than M, the process returns to step 100, and if it is smaller than M, the process returns to step 110 (step 122).
【００２６】（６）出力パワーレベルが目標値以上なら
ば、Ｎから１を減算する（ステップ１３０）。(6) If the output power level is equal to or higher than the target value, 1 is subtracted from N (step 130).
【００２７】（７）制御電圧Ｖpcに、下限値ａ＋Ｎ／Ｍ
＋Ｑ／Ｐを設定する（ステップ１４０）。(7) Lower limit value a + N / M for control voltage Vpc
+ Q / P is set (step 140).
【００２８】（８）そのときの出力パワーレベルを測定
して、目標値以上であれば、ステップ１５０へすすみ、
目標値以上でなければステップ１５１へすすむ。(8) The output power level at that time is measured. If the output power level is equal to or higher than the target value, the process proceeds to step 150.
If not, the process proceeds to step 151.
【００２９】（９）Ｑに１を加算した結果がＰより大き
ければステップ１００へもどり、Ｐ以下であればステッ
プ１４０へもどる（ステップ１５２）。(9) If the result of adding 1 to Q is larger than P, the process returns to step 100, and if it is not more than P, the process returns to step 140 (step 152).
【００３０】（１０）出力パワーが目標値の仕様範囲内
で無ければステップ１００へもどり、仕様範囲内であれ
ば終了する（ステップ１６０）。(10) If the output power is not within the specification range of the target value, the process returns to step 100, and if it is within the specification range, the process is terminated (step 160).
【００３１】上記方法では、あらかじめ仕様範囲より粗
い分割比で変化させておき、出力パワーの目標値を超え
たら、１分割比戻って仕様範囲内となる分割比の制御電
圧Ｖpcで昇順で変化させていくので、早く確実に設定が
できる。また、本実施例では、所定の目標値の出力パワ
ーレベル範囲に確実に設定できる。In the above method, the output voltage is changed in advance at a division ratio coarser than the specification range, and when the output power exceeds the target value, the division ratio is returned by one and the control voltage Vpc of the division ratio within the specification range is changed in ascending order. Settings can be made quickly and reliably. Further, in the present embodiment, it is possible to reliably set the output power level to a predetermined target value.
【００３２】ところで、本実施例では、複数の分割比を
組み合わせたリニアサーチによる方法であるが、第１の
分割比によるサーチで出力パワーが仕様範囲となる場合
もあるので、その場合を判定してサーチを終了させるよ
うなフローとしてもよい。さらに、応用として、最初に
バイナリサーチで目標値を見つけ、その後リニアサーチ
の昇順で制御電圧を変化させる方法も同様にして実現で
きる。また、目的によっては、最初にリニアサーチで目
標値を見つけ、その後バイナリサーチにより制御電圧を
変化させる方法も同様にして実現できる。一方、図４に
示すように、制御電圧Ｖpcが電源電圧で、その電流がド
レイン電流の場合でも、目標のドレイン電流の仕様範囲
内に設定することも同様にできる。In this embodiment, the method is based on a linear search in which a plurality of division ratios are combined. However, the output power may be within a specified range in the search based on the first division ratio. The search may be terminated. Further, as an application, a method of first finding a target value by a binary search, and thereafter changing the control voltage in an ascending order of the linear search can be similarly realized. Depending on the purpose, a method of first finding a target value by a linear search and then changing the control voltage by a binary search can be realized in a similar manner. On the other hand, as shown in FIG. 4, even when the control voltage Vpc is a power supply voltage and the current is a drain current, it can be similarly set within the specification range of the target drain current.
【００３３】[0033]
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
あらかじめ仕様範囲より粗い分割比で変化させておき、
目標値を超えたら、１分割比戻って仕様範囲内となる分
割比の制御電圧Ｖpcで昇順で変化させていくので、所定
の目標値の出力パワーレベルの仕様範囲内に早く確実に
設定ができる効果がある。The present invention is embodied in the form described above and has the following effects. That is,
Change it in advance with a division ratio coarser than the specification range,
When the target value is exceeded, the control voltage Vpc is returned by one division ratio and is changed in the ascending order with the control voltage Vpc having the division ratio falling within the specification range. Therefore, the output power level of the predetermined target value can be set quickly and reliably within the specification range. effective.
【図１】本発明の半導体試験方法のフローチャートであ
る。FIG. 1 is a flowchart of a semiconductor test method of the present invention.
【図２】本発明の半導体試験方法の動作説明図である。FIG. 2 is an operation explanatory diagram of the semiconductor test method of the present invention.
【図３】本発明の半導体試験方法の動作説明の拡大図で
ある。FIG. 3 is an enlarged view for explaining the operation of the semiconductor test method of the present invention.
【図４】本発明の半導体試験方法の応用動作の説明図で
ある。FIG. 4 is an explanatory diagram of an applied operation of the semiconductor test method of the present invention.
【図５】半導体試験装置のブロック図である。FIG. 5 is a block diagram of a semiconductor test apparatus.
【図６】従来の半導体試験方法の第１の動作説明図であ
る。FIG. 6 is a diagram illustrating a first operation of a conventional semiconductor test method.
【図７】従来の半導体試験方法の第１の動作説明の拡大
図である。FIG. 7 is an enlarged view for explaining a first operation of a conventional semiconductor test method.
【図８】従来の半導体試験方法の第２の動作説明図であ
る。FIG. 8 is a diagram illustrating a second operation of the conventional semiconductor test method.
【図９】従来の半導体試験方法の第２動作説明の拡大図
である。FIG. 9 is an enlarged view for explaining a second operation of the conventional semiconductor test method.
１０ コンピュータ ２０ 信号発生器 ３０ ミキサ ４０ デジタイザ ４１ Ａ／Ｄ変換器 ４２ メモリ ５０ 電圧源 ６０ バス ９０ ＤＵＴ 10 Computer 20 Signal Generator 30 Mixer 40 Digitizer 41 A / D Converter 42 Memory 50 Voltage Source 60 Bus 90 DUT
Claims (3)
に出力パワーレベルを追い込みして試験する半導体試験
方法において、 制御電圧の下限値と上限値の範囲で、仕様範囲よりも大
きな第１の分解能で昇順で変化させ、 出力パワーの目標値を超えたら、１つ前の分解能の設定
にもどり、仕様範囲内となる第２の分解能で昇順で変化
させ、 以上のステップにより制御電圧を制御することを特徴と
した半導体試験方法。1. A semiconductor test method for testing an output power level within a range of a target value by a control voltage of a DUT, wherein a first range larger than a specification range in a range between a lower limit value and an upper limit value of the control voltage. Change the resolution in ascending order. If the output power exceeds the target value, return to the previous resolution setting, change in the second resolution within the specification range in ascending order, and control the control voltage by the above steps. A semiconductor test method characterized in that:
囲内に電源のドレイン電流を追い込みして試験する半導
体試験方法において、 電源電圧の下限値と上限値の範囲で、仕様範囲よりも大
きな第１の分解能で昇順で変化させ、 ドレイン電流の目標値を超えたら、１つ前の分解能の設
定にもどり、仕様範囲内となる第２の分解能で昇順で変
化させ、 以上のステップにより電源電圧を制御することを特徴と
した半導体試験方法。2. A semiconductor test method in which a drain current of a power supply is driven into a range of a target value by power supply voltage control of a DUT to perform a test, wherein a lower limit and an upper limit of a power supply voltage are larger than a specification range. When the drain current exceeds the target value of the drain current, it returns to the setting of the previous resolution and changes in the ascending order with the second resolution within the specification range. A semiconductor test method characterized by controlling.
を用いた半導体試験装置。3. A semiconductor test apparatus using the semiconductor test method according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231407A JP2002040091A (en) | 2000-07-27 | 2000-07-27 | Semiconductor testing method and semiconductor testing device using this testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231407A JP2002040091A (en) | 2000-07-27 | 2000-07-27 | Semiconductor testing method and semiconductor testing device using this testing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002040091A true JP2002040091A (en) | 2002-02-06 |
Family
ID=18724250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231407A Pending JP2002040091A (en) | 2000-07-27 | 2000-07-27 | Semiconductor testing method and semiconductor testing device using this testing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002040091A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038436A1 (en) * | 2002-10-24 | 2004-05-06 | Advantest Corporation | Target value search circuit, target value search method, and semiconductor test device using the same |
| JP2005189180A (en) * | 2003-12-26 | 2005-07-14 | Anritsu Corp | Testing system, output level setting device and test method |
| JP2008193556A (en) * | 2007-02-07 | 2008-08-21 | Onkyo Corp | Information selection device, and information selection program |
| JP2009021706A (en) * | 2007-07-10 | 2009-01-29 | Elpida Memory Inc | Dll circuit and semiconductor memory device employing the same, and data processing system |
| JP2010054234A (en) * | 2008-08-26 | 2010-03-11 | Hitachi Mobile Co Ltd | Device and method of diagnosing vehicle normality |
| CN103995222A (en) * | 2013-02-20 | 2014-08-20 | 无锡华润上华科技有限公司 | Turn-on voltage testing method of switching tube |
| US9547035B2 (en) | 2014-04-30 | 2017-01-17 | Keysight Technologies, Inc. | System and method for converging current with target current in device under test |
-
2000
- 2000-07-27 JP JP2000231407A patent/JP2002040091A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038436A1 (en) * | 2002-10-24 | 2004-05-06 | Advantest Corporation | Target value search circuit, target value search method, and semiconductor test device using the same |
| US7444576B2 (en) | 2002-10-24 | 2008-10-28 | Advantest Corp. | Target value search circuit, taget value search method, and semiconductor test device using the same |
| JP2005189180A (en) * | 2003-12-26 | 2005-07-14 | Anritsu Corp | Testing system, output level setting device and test method |
| JP2008193556A (en) * | 2007-02-07 | 2008-08-21 | Onkyo Corp | Information selection device, and information selection program |
| JP2009021706A (en) * | 2007-07-10 | 2009-01-29 | Elpida Memory Inc | Dll circuit and semiconductor memory device employing the same, and data processing system |
| JP2010054234A (en) * | 2008-08-26 | 2010-03-11 | Hitachi Mobile Co Ltd | Device and method of diagnosing vehicle normality |
| CN103995222A (en) * | 2013-02-20 | 2014-08-20 | 无锡华润上华科技有限公司 | Turn-on voltage testing method of switching tube |
| US9547035B2 (en) | 2014-04-30 | 2017-01-17 | Keysight Technologies, Inc. | System and method for converging current with target current in device under test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2005073737A1 (en) | Measuring apparatus, method, program, and recording medium | |
| JPH04229B2 (en) | ||
| JP2002040091A (en) | Semiconductor testing method and semiconductor testing device using this testing method | |
| CN113203894B (en) | Impedance testing method and testing device thereof | |
| US6564350B1 (en) | Testing frequency hopping devices | |
| US9554291B2 (en) | Generation of RF stimulus signal using DC modulating signal | |
| US7772922B1 (en) | Method and system for testing data signal amplifier having output signal power dependent upon multiple power control parameters | |
| JP7395542B2 (en) | Signal generator and its linearity correction method | |
| CN110927560A (en) | Integrated circuit testing method | |
| EP1678822B1 (en) | Method for calibration of a signal receiver | |
| CN112946551B (en) | Method and device for measuring path delay, electronic device and storage medium | |
| CN110995377A (en) | Signal attenuation control method and device and computer readable storage medium | |
| JP2002261632A (en) | Transmission device | |
| JP2000329806A (en) | Spectrum analyzer | |
| JP3991308B2 (en) | Mobile terminal and frequency characteristic adjusting method thereof | |
| JP4297394B2 (en) | Network analyzer | |
| US20060286953A1 (en) | Signal measuring device | |
| JP2001021597A (en) | Frequency analyzer | |
| JPH0621774A (en) | Automatic channel selection radio receiver | |
| SU1305868A2 (en) | Code pulse sequence analyzer | |
| JP2002131398A (en) | Voltage generator | |
| JP3064981B2 (en) | Automatic transmission power control circuit | |
| JPH02217011A (en) | Transmission power control circuit for transmission equipment | |
| JP2000332541A (en) | Circuit and method for frequency conversion | |
| JP2000298480A (en) | Device and method for adjusting audio signal level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091202 |