JP2002027665A - Intelligent power module - Google Patents
Intelligent power moduleInfo
- Publication number
- JP2002027665A JP2002027665A JP2001127191A JP2001127191A JP2002027665A JP 2002027665 A JP2002027665 A JP 2002027665A JP 2001127191 A JP2001127191 A JP 2001127191A JP 2001127191 A JP2001127191 A JP 2001127191A JP 2002027665 A JP2002027665 A JP 2002027665A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- signal
- output
- power module
- intelligent power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＰＷＭインバー
タ、無停電電源などの電力変換装置に使用されるパワー
モジュールであって、電力用半導体スイッチング素子と
その駆動回路、保護回路を内蔵したインテリジェントパ
ワーモジュール（Intelligent Power Module：以下、必
要に応じてＩＰＭという）に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power module used for a power converter such as a PWM inverter and an uninterruptible power supply, and an intelligent power module including a power semiconductor switching element, a drive circuit therefor, and a protection circuit. (Intelligent Power Module: hereinafter referred to as IPM as necessary).
【０００２】[0002]
【従来の技術】図６は、従来のＩＰＭのブロック構成図
である。なお、ＩＰＭは通常３相であるが、説明の便宜
上、単相の場合を示している。図６において、１１〜１
４は例えばＰＷＭインバータを構成するブリッジ接続さ
れた半導体スイッチング素子としてのＩＧＢＴ、２１〜
２４はこれらのＩＧＢＴ１１〜１４に逆並列接続された
フリーホイーリングダイオード（ＦＷＤ）、３１〜３４
はＩＧＢＴ１１〜１４の駆動回路、６１〜６４はＩＧＢ
Ｔ駆動回路３１〜３４を制御する制御回路、４１１，４
２１，４３１，４４１は上下アーム短絡や地絡時にＩＧ
ＢＴ１１〜１４を流れる過電流を検出するための過電流
検出回路、４１２，４２２，４３２，４４２はＩＧＢＴ
１１〜１４の過熱検出回路、４１３，４２３，４３３，
４４３はＩＧＢＴ１１〜１４を駆動するために必要な制
御電源電圧の低下を検出する駆動電圧低下検出回路、５
１〜５４は各検出回路からの異常検出信号が入力され、
制御回路６１〜６４を経由して駆動回路３１〜３４に遮
断信号を送出すると共に、外部にアラーム信号を出力す
るための異常検出ロジックである。また、インバータ主
回路において、Ｐ，Ｎは直流入力端子、Ｕ，Ｖは交流出
力端子を示す。2. Description of the Related Art FIG. 6 is a block diagram of a conventional IPM. It should be noted that the IPM usually has three phases, but for convenience of explanation, a single phase is shown. In FIG. 6, 11-1
Reference numeral 4 denotes IGBTs 21 to 21 as bridge-connected semiconductor switching elements constituting a PWM inverter, for example.
24 is a freewheeling diode (FWD) connected in anti-parallel to these IGBTs 11 to 14, 31 to 34
Is a drive circuit of the IGBTs 11 to 14, and 61 to 64 are an IGB
Control circuits for controlling the T drive circuits 31 to 34;
21, 431, 441 are IG when upper and lower arm short circuit or ground fault
Overcurrent detection circuits for detecting overcurrent flowing through the BTs 11 to 14, 412, 422, 432 and 442 are IGBTs
11-14 overheat detection circuits, 413, 423, 433,
A drive voltage drop detection circuit 443 detects a drop in the control power supply voltage required to drive the IGBTs 11 to 14;
1 to 54 are input with an abnormality detection signal from each detection circuit,
This is an abnormality detection logic for sending a cutoff signal to the drive circuits 31 to 34 via the control circuits 61 to 64 and outputting an alarm signal to the outside. In the inverter main circuit, P and N indicate DC input terminals, and U and V indicate AC output terminals.
【０００３】図６において、制御回路６１〜６４は、図
示されていない光絶縁を行うフォトカプラ等の絶縁形信
号伝送素子からの信号（制御入力）に基づき、ＩＧＢＴ
駆動回路３１〜３４を介してＩＧＢＴ１１〜１４のオ
ン、オフを制御する。また、前述のように異常検出ロジ
ック５１〜５４は、各検出回路からの各種異常検出信号
の少なくとも一つを検出すると、致命的な異常（重故
障）と判断してそれぞれＩＧＢＴ駆動回路３１〜３４を
介しＩＧＢＴ１１〜１４を遮断する。ここで、一つの異
常検出ロジックの出力信号によってすべてのＩＧＢＴ１
１〜１４を遮断することもできる。そして、異常検出ロ
ジック５１〜５４は、異常が発生したことを外部に伝え
るために、制御回路６１〜６４を介してアラーム信号を
アラーム信号出力端子１３０から出力する。ここで、ア
ラーム信号は安全上、フォトカプラ等により絶縁して外
部に出力される。In FIG. 6, control circuits 61 to 64 are IGBTs based on a signal (control input) from an insulated signal transmission element such as a photocoupler for performing optical insulation (not shown).
On / off of the IGBTs 11 to 14 is controlled via the drive circuits 31 to 34. When the abnormality detection logics 51 to 54 detect at least one of the various abnormality detection signals from the respective detection circuits, as described above, they determine that the abnormality is fatal (major failure), and respectively determine the IGBT drive circuits 31 to 34. The IGBTs 11 to 14 are shut off via the. Here, all IGBTs 1 are output by the output signal of one abnormality detection logic.
1 to 14 can also be blocked. Then, the abnormality detection logics 51 to 54 output an alarm signal from the alarm signal output terminal 130 via the control circuits 61 to 64 in order to notify the occurrence of the abnormality to the outside. Here, for safety, the alarm signal is insulated by a photocoupler or the like and output to the outside.
【０００４】なお、図６の例では、下アームの異常検出
ロジック５１，５３のみからワイヤードオアによりアラ
ーム信号が出力されるが、上アームの異常検出ロジック
５２，５４からの異常検出信号もそれぞれ絶縁したうえ
でアラーム信号として出力させることが可能である。In the example of FIG. 6, an alarm signal is output by wired OR only from the abnormality detection logics 51 and 53 of the lower arm, but the abnormality detection signals from the abnormality detection logics 52 and 54 of the upper arm are also insulated, respectively. Then, it can be output as an alarm signal.
【０００５】また、他の従来技術として、特許第２８８
６４９５号公報に記載されたＭＯＳゲートドライバ回路
が知られている。この従来技術は、過電流検知、遮断及
び報知出力を有する高電圧側スイッチング回路のための
ＭＯＳゲートドライバ回路に関するものである。[0005] Another prior art is disclosed in Japanese Patent No. 288.
A MOS gate driver circuit described in Japanese Patent No. 6495 is known. This prior art relates to a MOS gate driver circuit for a high-voltage side switching circuit having overcurrent detection, cutoff, and notification output.
【０００６】[0006]
【発明が解決しようとする課題】図６に示した従来技術
ではアラーム信号が１種類であるため、３相の場合には
６個のＩＧＢＴまたはフリーホイーリングダイオードの
うちどの相の素子でどのような異常が発生したのか、外
部からは判断できない。異常発生の箇所（相や素子な
ど）とその異常要因とを識別できればその要因を取り除
くことが容易になるため、近年では異常発生箇所及び異
常要因を信号としてＩＰＭの外部に出力することが要求
されてきている。In the prior art shown in FIG. 6, there is only one type of alarm signal. Therefore, in the case of three-phase, what kind of element is in which phase out of six IGBTs or freewheeling diodes. It cannot be determined from the outside whether any abnormalities have occurred. If the location of the abnormality (phase, element, etc.) and the cause of the abnormality can be identified, the cause can be easily removed. In recent years, it is required to output the location of the abnormality and the cause of the abnormality to the outside of the IPM as a signal. Is coming.
【０００７】また、致命的異常になる前の前兆的な異常
現象を検出できればトリップレス運転（素子遮断を伴わ
ない運転）を行うことが可能になり、このためにも異常
要因を識別できることが要求されている。トリップレス
運転は、例えばＩＧＢＴの過熱の場合には、ＩＧＢＴの
温度が致命的になる前段階の前兆的異常として若干低い
しきい値温度を超えた場合にウォーニング（警告）信号
を出力させるようにし、このウォーニング信号が出力さ
れた場合には、素子を流れる電流の最大値を低く抑え
る、キャリア周波数を低減させるなどの制御を行うこと
により実現される。これにより、そのまま放置すれば致
命的異常に至るような温度上昇を抑制し、ＩＧＢＴを過
熱から保護することができる。Further, if a precursory abnormal phenomenon before a catastrophic abnormality can be detected, it is possible to perform a tripless operation (operation without element shut-off). For this reason, it is required that the cause of the abnormality can be identified. Have been. In the tripless operation, for example, in the case of overheating of the IGBT, a warning (warning) signal is output when the temperature of the IGBT exceeds a slightly lower threshold temperature as a precursory abnormality at a stage before the IGBT becomes fatal. When this warning signal is output, it is realized by controlling the maximum value of the current flowing through the element to a low value or reducing the carrier frequency. Thereby, a temperature rise that would cause a fatal abnormality if left as it is can be suppressed, and the IGBT can be protected from overheating.
【０００８】しかしながら、異常要因を詳細に知るため
に各相の各種異常検出信号のそれぞれをアラーム出力さ
せて異常要因を識別させるようにすると、アラーム信号
の出力端子数が増加すると共に、安全面から使用される
絶縁用のフォトカプラが多数必要になり、コストが増加
する。また、異常要因に応じて多種類のアラーム信号を
出力可能なＩＰＭを、アラーム信号が１種類である従来
のＩＰＭに対して互換性を持たせるためには、システム
の構成を変更しなければならないという問題がある。However, if the cause of the abnormality is identified by causing each of the various abnormality detection signals of each phase to be output as an alarm in order to know the cause of the abnormality in detail, the number of output terminals of the alarm signal increases, and from the viewpoint of safety, A large number of insulating photocouplers are required, which increases the cost. Further, in order to make the IPM capable of outputting various types of alarm signals according to the cause of the abnormality compatible with the conventional IPM having one type of alarm signal, the system configuration must be changed. There is a problem.
【０００９】更に、特許第２８８６４９５号公報に記載
されたＭＯＳゲートドライバ回路においては、もっぱら
素子を流れる過電流の検出及びそのアラーム出力を目的
としており、その他の異常要因や前兆的異常については
考慮されていない。Furthermore, the MOS gate driver circuit described in Japanese Patent No. 2888695 is intended only for detecting an overcurrent flowing through the element and outputting an alarm therefor, and other factors such as abnormalities and precursory abnormalities are taken into consideration. Not.
【００１０】そこで本発明は、異常要因の識別を必要と
しない従来のシステムに対しても互換性を持たせると共
に、致命的異常や前兆的異常の各種異常要因を識別する
要求が外部からあればこれに対応して各種異常要因を出
力可能としたＩＰＭを提供することを目的とする。ま
た、本発明は、致命的異常が発生した場合のアラーム信
号と前兆的異常が発生した場合のウォーニング信号とを
それぞれ別個の出力端子または同一の出力端子から出力
させ、これらの出力信号の論理の組み合わせによって異
常要因を識別可能としたＩＰＭを提供することを目的と
する。Therefore, the present invention provides compatibility with a conventional system that does not need to identify the cause of an abnormality, and if there is an external request to identify various abnormal causes such as fatal abnormalities and precursory abnormalities. An object of the present invention is to provide an IPM capable of outputting various causes of abnormalities in response to this. In addition, the present invention outputs an alarm signal when a fatal abnormality occurs and a warning signal when a precursor abnormality occurs from separate output terminals or the same output terminal, respectively, and outputs the logic of these output signals. It is an object of the present invention to provide an IPM in which an abnormal factor can be identified by a combination.
【００１１】[0011]
【発明が解決しようとする課題】上記課題を解決するた
め、請求項１記載の発明は、電力用半導体スイッチング
素子と、このスイッチング素子の駆動手段と、前記スイ
ッチング素子または駆動手段の致命的異常及びその前段
階の前兆的異常を検出する異常検出手段（後述の各実施
形態における駆動電圧低下検出回路、駆動電圧低下ウォ
ーニング回路、素子の過熱検出回路、過熱ウォーニング
回路、過電流検出回路など）と、この異常検出手段によ
る異常検出時に前記スイッチング素子の保護動作を行う
保護手段（素子を遮断するための異常検出ロジックや素
子駆動回路など）と、前記異常検出手段による異常検出
信号に基づく信号を外部に出力する異常出力手段（伝送
回路など）と、を備えたインテリジェントパワーモジュ
ールに関するものである。そして、請求項１記載の発明
において、前記異常出力手段は、前記異常検出手段によ
り致命的異常が検出された場合にアラーム信号を出力す
る出力端子と、致命的異常及び前兆的異常を含む異常要
因を示す異常要因識別信号を出力する出力端子と、を有
している。SUMMARY OF THE INVENTION In order to solve the above problems, an invention according to claim 1 includes a power semiconductor switching element, driving means for the switching element, a fatal abnormality of the switching element or the driving means, and Abnormality detection means (a drive voltage drop detection circuit, a drive voltage drop warning circuit, an overheat detection circuit, an overheat warning circuit, an overcurrent detection circuit, and the like in each embodiment described later) for detecting a precursory abnormality at the preceding stage; Protection means for performing a protection operation of the switching element when the abnormality is detected by the abnormality detection means (an abnormality detection logic for shutting off the element, an element driving circuit, etc.), and a signal based on the abnormality detection signal from the abnormality detection means to the outside Related to intelligent power modules with abnormal output means (such as transmission circuits) for outputting A. In the invention according to claim 1, the abnormality output means includes an output terminal for outputting an alarm signal when a fatal abnormality is detected by the abnormality detection means, and an abnormality factor including a fatal abnormality and a precursory abnormality. And an output terminal for outputting an abnormal cause identification signal indicating the above.
【００１２】請求項２に記載した発明は、請求項１に記
載したインテリジェントパワーモジュールにおいて、前
記異常要因識別信号をシリアル信号として出力するもの
である。According to a second aspect of the present invention, in the intelligent power module according to the first aspect, the abnormality factor identification signal is output as a serial signal.
【００１３】請求項３に記載した発明は、請求項１また
は２に記載したインテリジェントパワーモジュールにお
いて、前記アラーム信号を出力する出力端子と前記異常
要因識別信号を出力する出力端子とが同一の端子である
ことを特徴とする。これにより、アラーム信号に続けて
異常要因識別信号をシリアル信号として出力させること
ができる。According to a third aspect of the present invention, in the intelligent power module according to the first or second aspect, the output terminal for outputting the alarm signal and the output terminal for outputting the abnormality cause identification signal are the same terminal. There is a feature. As a result, it is possible to output an abnormal cause identification signal as a serial signal following the alarm signal.
【００１４】請求項４に記載した発明は、請求項１，２
または３に記載したインテリジェントパワーモジュール
において、前記異常要因識別信号が、外部から入力され
た異常要因出力要求信号に同期して出力されることを特
徴とする。すなわち、異常要因出力要求信号を読み出し
クロックとして致命的異常及び前兆的異常に関する異常
要因識別信号が外部に出力される。The invention described in claim 4 is the first and second inventions.
Alternatively, in the intelligent power module described in 3, the abnormal factor identification signal is output in synchronization with an abnormal factor output request signal input from outside. That is, an abnormality factor identification signal relating to a fatal abnormality and a precursor abnormality is output to the outside using the abnormality factor output request signal as a read clock.
【００１５】請求項５に記載した発明は、請求項４に記
載したインテリジェントパワーモジュールにおいて、前
記異常要因出力要求信号は一定時間の伝送準備信号を有
し、この伝送準備信号により前記異常出力手段内のパラ
レルイン／シリアルアウトシフトレジスタに格納された
異常要因識別信号を更新し、前記伝送準備信号に続く読
み出しクロックにより前記シフトレジスタから異常要因
識別信号を出力させるものである。上記伝送準備信号に
よって伝送回路等の内部のパラレルイン／シリアルアウ
トシフトレジスタのデータ（異常要因識別信号）が更新
され、その後の読み出しクロックによって異常要因識別
信号がシリアル信号として順次出力される。According to a fifth aspect of the present invention, in the intelligent power module according to the fourth aspect, the abnormality factor output request signal has a transmission preparation signal for a predetermined time, and the transmission preparation signal causes the abnormality output means to receive the signal. And updates the abnormal cause identification signal stored in the parallel-in / serial out shift register, and causes the shift register to output the abnormal cause identification signal in response to a read clock following the transmission preparation signal. The data (error cause identification signal) in the internal parallel-in / serial out shift register of the transmission circuit or the like is updated by the transmission preparation signal, and the error cause identification signal is sequentially output as a serial signal by the subsequent read clock.
【００１６】請求項６に記載した発明は、請求項４また
は５に記載したインテリジェントパワーモジュールにお
いて、前記致命的異常が発生した場合には前記異常要因
出力要求信号の有無に関わらず前記異常出力手段からア
ラーム信号を出力し、前記前兆的異常が発生した場合に
は前記異常要因出力要求信号に同期させて前記異常出力
手段から異常要因識別信号を時間的に分離して出力する
ものである。すなわち、致命的異常によるアラーム信号
は異常要因出力要求信号が入力されない場合にも出力さ
れ、前兆的異常が発生した場合には異常要因出力要求信
号が入力されて初めて異常要因識別信号が出力される。According to a sixth aspect of the present invention, in the intelligent power module according to the fourth or fifth aspect, when the fatal abnormality occurs, the abnormality output means is provided regardless of the presence or absence of the abnormality factor output request signal. And outputs an alarm signal from the abnormality output means in time synchronism with the abnormality factor output request signal when the precursory abnormality occurs. That is, the alarm signal due to the fatal abnormality is output even when the abnormal factor output request signal is not input, and when the precursor error occurs, the abnormal factor identification signal is output only after the abnormal factor output request signal is input. .
【００１７】請求項７に記載した発明は、請求項１，
２，３，４，５または６に記載したインテリジェントパ
ワーモジュールにおいて、前記致命的異常が発生した場
合には前記半導体スイッチング素子の駆動回路を介して
素子を自己遮断するものである。The invention described in claim 7 is based on claim 1,
In the intelligent power module described in 2, 3, 4, 5 or 6, when the catastrophic abnormality occurs, the element is self-cut off via a drive circuit of the semiconductor switching element.
【００１８】請求項８に記載した発明は、請求項１，
２，３，４，５，６または７に記載したインテリジェン
トパワーモジュールにおいて、前記半導体スイッチング
素子が単相ブリッジ構成されていることを特徴とする。The invention described in claim 8 is the first invention.
In the intelligent power module described in 2, 3, 4, 5, 6, or 7, the semiconductor switching element is configured as a single-phase bridge.
【００１９】請求項９に記載した発明は、請求項１，
２，３，４，５，６または７に記載したインテリジェン
トパワーモジュールにおいて、前記半導体スイッチング
素子が３相ブリッジ構成されていることを特徴とする。The ninth aspect of the present invention is the first aspect of the present invention.
2. The intelligent power module according to 2, 3, 4, 5, 6, or 7, wherein the semiconductor switching element has a three-phase bridge configuration.
【００２０】請求項１０に記載した発明は、請求項８ま
たは９に記載したインテリジェントパワーモジュールに
おいて、ブリッジ構成された上アームの半導体スイッチ
ング素子に対応する前記異常検出手段からの異常検出信
号を、高耐圧レベルシフタを介して下アーム側に伝送す
るものである。こうして下アーム側に伝送された異常検
出信号は、下アーム側の異常検出信号と共に異常出力手
段に送られたり、下アーム側の半導体スイッチング素子
も同時に遮断するために用いられる。According to a tenth aspect of the present invention, in the intelligent power module according to the eighth or ninth aspect, an abnormality detection signal from the abnormality detection means corresponding to the bridge-configured upper-arm semiconductor switching element is set to a high level. The signal is transmitted to the lower arm via the pressure-resistant level shifter. The abnormality detection signal transmitted to the lower arm side is sent to abnormality output means together with the abnormality detection signal of the lower arm side, and is also used to simultaneously shut off the semiconductor switching element of the lower arm side.
【００２１】請求項１１に記載した発明は、請求項１０
に記載したインテリジェントパワーモジュールにおい
て、前記高耐圧レベルシフタが複数の異常検出信号をパ
ラレル伝送することを特徴とする。The invention described in claim 11 is the same as the claim 10.
In the intelligent power module described in (1), the high withstand voltage level shifter transmits a plurality of abnormality detection signals in parallel.
【００２２】請求項１２に記載した発明は、請求項１０
に記載したインテリジェントパワーモジュールにおい
て、前記複数の異常検出信号をエンコーダによりコード
化して前記高耐圧レベルシフタによりパラレル伝送する
ものである。The invention described in claim 12 is the same as the claim 10.
In the intelligent power module described in (1), the plurality of abnormality detection signals are encoded by an encoder and transmitted in parallel by the high withstand voltage level shifter.
【００２３】請求項１３に記載した発明は、請求項１０
に記載したインテリジェントパワーモジュールにおい
て、前記複数の異常検出信号をパラレルイン／シリアル
アウトシフトレジスタなどによりシリアル信号に変換し
て高耐圧レベルシフタにシリアル伝送するものである。The invention described in claim 13 is the invention in claim 10
Wherein the plurality of abnormality detection signals are converted into serial signals by a parallel-in / serial-out shift register or the like and serially transmitted to a high voltage level shifter.
【００２４】請求項１４に記載した発明は、請求項１と
同様に、電力用半導体スイッチング素子と、このスイッ
チング素子の駆動手段と、前記スイッチング素子または
駆動手段の致命的異常及びその前段階の前兆的異常を検
出する異常検出手段（後述の各実施形態における駆動電
圧低下検出回路、駆動電圧低下ウォーニング回路、素子
の過電流検出回路、過熱検出回路、過熱ウォーニング回
路など）と、この異常検出手段による異常検出時に前記
スイッチング素子の保護動作を行う保護手段（素子を遮
断するための異常検出ロジックや素子駆動回路など）
と、前記異常検出手段による異常検出信号に基づく信号
を外部に出力する異常出力手段（伝送回路など）と、を
備えたインテリジェントパワーモジュールに関するもの
である。そして、請求項１４の発明において、前記異常
出力手段は、前記異常検出手段により致命的異常が検出
された場合にアラーム信号を出力する出力端子と、前記
異常検出手段により前兆的異常が検出された場合にウォ
ーニング信号を出力する別個の出力端子とを備えてい
る。このような構成により、各出力端子の出力信号の論
理の組み合わせによって異常要因を識別するものであ
る。According to a fourteenth aspect of the present invention, as in the first aspect, a power semiconductor switching element, a driving means for the switching element, a fatal abnormality of the switching element or the driving means, and a precursor to the preceding stage. Abnormality detection means (a drive voltage drop detection circuit, a drive voltage drop warning circuit, an element overcurrent detection circuit, an overheat detection circuit, an overheat warning circuit, etc. in each embodiment described later), and the abnormality detection means Protection means for performing the protection operation of the switching element when an abnormality is detected (an abnormality detection logic for shutting off the element, an element driving circuit, and the like).
The present invention relates to an intelligent power module including: an abnormality output unit (such as a transmission circuit) for outputting a signal based on an abnormality detection signal from the abnormality detection unit to the outside. In the invention according to claim 14, the abnormality output means outputs an alarm signal when a fatal abnormality is detected by the abnormality detection means, and a precursory abnormality is detected by the abnormality detection means. And a separate output terminal for outputting a warning signal in some cases. With such a configuration, the cause of the abnormality is identified by a combination of the logic of the output signal of each output terminal.
【００２５】請求項１５に記載した発明は、請求項１４
記載に記載したインテリジェントパワーモジュールにお
いて、前記半導体スイッチング素子がブリッジ構成され
ており、上アーム側の致命的異常を示す異常検出信号と
下アーム側の致命的異常を示す異常検出信号との論理和
をとって前記アラーム信号を生成し、上アーム側の前兆
的異常を示す異常検出信号と下アーム側の前兆的異常を
示す異常検出信号との論理和をとって前記ウォーニング
信号を生成するものである。これらのアラーム信号及び
ウォーニング信号の論理の組み合わせにより、駆動電源
電圧低下や素子過熱などの異常要因を識別する。The invention described in claim 15 is the invention according to claim 14
In the intelligent power module described in the above description, the semiconductor switching element is configured as a bridge, and an OR of an abnormality detection signal indicating a fatal abnormality on the upper arm side and an abnormality detection signal indicating a fatal abnormality on the lower arm side is performed. The alarm signal is generated, and the warning signal is generated by ORing the abnormality detection signal indicating the precursory abnormality on the upper arm side and the abnormality detection signal indicating the precursory abnormality on the lower arm side. . An abnormal factor such as a drop in the drive power supply voltage or overheating of the element is identified by a combination of the logics of the alarm signal and the warning signal.
【００２６】[0026]
【発明の実施形態】以下、図に沿って本発明の実施形態
を説明する。先ず、図１は本発明の第１実施形態を示す
回路ブロック構成図であり、図６と同一の構成要素には
同一の参照符号を付してある。また、図１以下の実施形
態において、各ブロック間の信号伝送路を太線の矢印で
表した部分は信号がパラレル伝送されることを示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, FIG. 1 is a circuit block diagram showing a first embodiment of the present invention, and the same components as those in FIG. 6 are denoted by the same reference numerals. In addition, in the embodiment shown in FIG. 1 and the subsequent drawings, a portion where a signal transmission path between each block is indicated by a thick arrow indicates that a signal is transmitted in parallel.
【００２７】この実施形態では、各相にそれぞれ単一の
制御回路（下アーム制御回路）９１，９２が設けられて
いる。これらの制御回路９１，９２から高耐圧ＩＣなど
からなる高耐圧レベルシフタ７１，７２を介してＩＧＢ
Ｔ駆動回路３２，３４に制御信号が入力され、上アーム
のＩＧＢＴ１２，１４がオン、オフ制御される。下アー
ムのＩＧＢＴ１１，１３は、制御回路９１，９２から直
接、ＩＧＢＴ駆動回路３１，３３に制御信号が入力され
てオン、オフ制御される。In this embodiment, a single control circuit (lower arm control circuit) 91, 92 is provided for each phase. These control circuits 91 and 92 are connected to IGB via high withstand voltage level shifters 71 and 72 composed of high withstand voltage ICs and the like.
A control signal is input to the T drive circuits 32 and 34, and the IGBTs 12 and 14 of the upper arm are turned on and off. The IGBTs 11 and 13 of the lower arm are ON / OFF controlled by inputting a control signal directly from the control circuits 91 and 92 to the IGBT drive circuits 31 and 33.
【００２８】上記構成により、上アームのＩＧＢＴ１
２，１４には下アームのＩＧＢＴ１１，１３を基準とす
る制御信号（レベルシフト信号）が伝送されてＩＧＢＴ
１２，１４のオン、オフを制御する。通常、この制御信
号は、レベルシフタ７１，７２における損失を低減する
ために短いオンパルス及びオフパルスとして伝送され、
レベルシフタ７１，７２内のＳＲ（セット・リセット）
フリップフロップにより状態信号に再変換されてＩＧＢ
Ｔ駆動回路３２，３４に送られる。With the above configuration, the upper arm IGBT 1
A control signal (level shift signal) based on the IGBTs 11 and 13 of the lower arm is transmitted to the IGBTs 2 and 14.
On and off of the switches 12 and 14 are controlled. Normally, this control signal is transmitted as short on-pulses and off-pulses to reduce losses in the level shifters 71 and 72,
SR (set / reset) in level shifters 71 and 72
IGB is re-converted to a state signal by a flip-flop.
The signals are sent to the T drive circuits 32 and 34.
【００２９】また、本実施形態では、各ＩＧＢＴ１１〜
１４に対応する検出回路として、図６に示した各種検出
回路の他に、フリーホイーリングダイオード（ＦＷＤ）
過熱検出回路４１４，４２４，４３４，４４４と、駆動
電圧低下ウォーニング回路４１５，４２５，４３５，４
４５と、ＩＧＢＴ過熱ウォーニング回路４１６，４２
６，４３６，４４６とを備えている。ここで、駆動電圧
低下ウォーニング回路４１５，４２５，４３５，４４５
及びＩＧＢＴ過熱ウォーニング回路４１６，４２６，４
３６，４４６は、駆動電圧低下やＩＧＢＴ温度が致命的
異常と判断されるよりも低いしきい値（駆動電圧低下で
は高いしきい値）に達したときに前兆的異常と判断して
ウォーニング信号を出力するものである。In this embodiment, each of the IGBTs 11 to
As a detection circuit corresponding to 14, in addition to the various detection circuits shown in FIG. 6, a freewheeling diode (FWD)
Overheat detection circuits 414, 424, 434, 444 and drive voltage drop warning circuits 415, 425, 435, 4
45 and IGBT overheat warning circuits 416 and 42
6,436,446. Here, the drive voltage drop warning circuits 415, 425, 435, 445
And IGBT overheating warning circuits 416, 426, 4
36 and 446, when the drive voltage drop or the IGBT temperature reaches a lower threshold value (higher threshold value for drive voltage drop) than when it is determined to be a fatal abnormality, the warning signal is determined as a precursory abnormality. Output.
【００３０】なお、この実施形態では、過電流検出回路
４１１，４２１，４３１，４４１、過熱検出回路４１
２，４２２，４３２，４４２、駆動電圧低下検出回路４
１３，４２３，４３３，４４３、ＦＷＤ過熱検出回路４
１４，４２４，４３４，４４４の出力信号をアラーム信
号と呼び、駆動電圧低下ウォーニング回路４１５，４２
５，４３５，４４５及びＩＧＢＴ過熱ウォーニング回路
４１６，４２６，４３６，４４６の出力信号をウォーニ
ング信号と呼ぶ。また、アラーム信号及びウォーニング
信号の両者をまとめて異常検出信号と呼ぶことにする。In this embodiment, the overcurrent detection circuits 411, 421, 431, 441 and the overheat detection circuit 41
2, 422, 432, 442, drive voltage drop detection circuit 4
13, 423, 433, 443, FWD overheat detection circuit 4
The output signals of 14, 424, 434, 444 are called alarm signals, and drive voltage drop warning circuits 415, 42
The output signals of the 5,435,445 and the IGBT overheating warning circuits 416, 426, 436, 446 are called warning signals. Further, both the alarm signal and the warning signal are collectively referred to as an abnormality detection signal.
【００３１】上アームの異常検出ロジック５２，５４の
出力側には高耐圧ＩＣなどからなる高耐圧レベルシフタ
８１，８２が設けられ、これらの出力信号は制御回路９
１，９２に入力されている。これらのレベルシフタ８
１，８２は、上アーム側（直流の高電位側）の異常検出
信号のレベルを下アーム側（直流の低電位側）のレベル
に変換するためのものである。On the output side of the abnormality detection logics 52 and 54 of the upper arm, high voltage level shifters 81 and 82 composed of high voltage ICs and the like are provided.
1,92. These level shifters 8
Numerals 1 and 82 are for converting the level of the abnormality detection signal on the upper arm side (DC high potential side) into the level on the lower arm side (DC low potential side).
【００３２】異常検出ロジック５１〜５４は、上アー
ム、下アーム何れの場合も、致命的異常が発生して少な
くとも一つのアラーム信号が入力された場合にのみ駆動
回路３１〜３４を介してＩＧＢＴ１１〜１４を一定期間
遮断し、ウォーニング信号が入力された場合にはＩＧＢ
Ｔ１１〜１４を遮断しない。すなわち、上アームの異常
検出ロジック５２，５４にアラーム信号が入力された場
合には、ＩＧＢＴ駆動回路３２，３４によりＩＧＢＴ１
２，１４が一定期間遮断される。また、異常検出ロジッ
ク５２，５４に異常検出信号（アラーム信号またはウォ
ーニング信号）が入力された場合には、これらの異常検
出信号がレベルシフタ８１，８２を介して制御回路９
１，９２に伝送され、ラッチされる。制御回路９１，９
２では、アラーム信号がラッチされるとレベルシフタ７
１，７２に向けて上アームのＩＧＢＴ１２，１４に対す
るオフ信号を出力すると共に、それ以後、上アームが再
度オンすることを禁止する。In any of the upper arm and the lower arm, the abnormality detection logics 51 to 54 are connected to the IGBTs 11 to 34 via the drive circuits 31 to 34 only when a fatal abnormality occurs and at least one alarm signal is input. 14 is interrupted for a certain period, and when a warning signal is input, IGB
Do not block T11-14. That is, when an alarm signal is input to the abnormality detection logics 52 and 54 of the upper arm, the IGBT driving circuits 32 and 34 cause the IGBT 1
2, 14 are shut off for a certain period. When an abnormality detection signal (alarm signal or warning signal) is input to the abnormality detection logics 52 and 54, these abnormality detection signals are transmitted to the control circuit 9 via the level shifters 81 and 82.
1, 92 and latched. Control circuits 91, 9
2, when the alarm signal is latched, the level shifter 7
An off signal to the IGBTs 12 and 14 of the upper arm is output to the IGBTs 1 and 72, and thereafter, the upper arm is prohibited from turning on again.
【００３３】下アームについても、致命的な異常により
アラーム信号が異常検出ロジック５１，５３に入力され
た場合に、ＩＧＢＴ駆動回路３１，３３によりＩＧＢＴ
１１，１３が一定期間遮断される。また、異常検出ロジ
ック５１，５３に異常検出信号（アラーム信号またはウ
ォーニング信号）が入力された場合には、これらの異常
検出信号が制御回路９１，９２に伝送され、ラッチされ
る。そして、アラーム信号がラッチされるとＩＧＢＴ駆
動回路３１，３３に向けてＩＧＢＴ１１，１３のオフ信
号を出力すると共に、それ以後、ＩＧＢＴ１１，１３が
再度オンすることを禁止する。When an alarm signal is input to the abnormality detection logics 51 and 53 due to a fatal abnormality in the lower arm, the IGBT driving circuits 31 and 33 also use the IGBTs.
11 and 13 are cut off for a certain period. When an abnormality detection signal (alarm signal or warning signal) is input to the abnormality detection logics 51 and 53, these abnormality detection signals are transmitted to the control circuits 91 and 92 and latched. Then, when the alarm signal is latched, an off signal of the IGBTs 11 and 13 is output to the IGBT drive circuits 31 and 33, and thereafter, the IGBTs 11 and 13 are prohibited from being turned on again.
【００３４】制御回路９１，９２によりラッチされた異
常検出信号は、図示されていない電源オンリセット信号
または外部からのリセット信号によってリセットされる
まで保持される。また、伝送回路１１０は、システム側
からの異常要因出力要求信号が入力端子１２０から入力
されると、制御回路９１，９２にラッチされている異常
検出信号のうち後述する異常要因識別信号を読み出し、
前記異常要因出力要求信号に同期してアラーム信号出力
端子１３０から出力する。The abnormality detection signals latched by the control circuits 91 and 92 are held until reset by a power-on reset signal (not shown) or an external reset signal. Further, when an abnormality factor output request signal from the system side is input from the input terminal 120, the transmission circuit 110 reads an abnormality factor identification signal described later among the abnormality detection signals latched by the control circuits 91 and 92, and
The signal is output from the alarm signal output terminal 130 in synchronization with the abnormal factor output request signal.
【００３５】次に、図２は、この実施形態における異常
要因出力要求信号と異常要因識別／アラーム信号とのタ
イミングを示すタイミングチャートである。図２（ａ）
は図１の入力端子１２０から入力される異常要因出力要
求信号のタイミングチャートを、図２（ｂ）は図１の出
力端子１３０から出力される異常要因識別／アラーム信
号であってアラーム信号がない場合のタイミングチャー
トを、図２（ｃ）は同じくアラーム信号がある場合のタ
イミングチャートを示している。Next, FIG. 2 is a timing chart showing the timing of the abnormal factor output request signal and the abnormal factor identification / alarm signal in this embodiment. FIG. 2 (a)
2 is a timing chart of an abnormal factor output request signal input from the input terminal 120 of FIG. 1, and FIG. 2B is an abnormal factor identification / alarm signal output from the output terminal 130 of FIG. 1 and has no alarm signal. FIG. 2C shows a timing chart in the case where there is an alarm signal.
【００３６】図２において、異常要因出力要求信号の立
ち下がりエッジで伝送回路１１０内のシリアル出力用の
パラレルイン／シリアルアウトシフトレジスタに伝送す
るべき異常検出信号をシフトし、異常要因出力要求信号
の立ち下がりエッジでシステム側から異常検出信号（異
常要因識別信号）を読み出す。異常要因出力要求信号の
最初には読み出し信号クロック周期（例えば１μｓ〜１
００μｓ）よりも長い伝送準備信号（スタート信号）が
付加され、一定時間（ｔd1：例えば２００μｓ）以上
「High」レベル期間が継続するとシリアル伝送モードと
なり、その後の異常要因出力要求信号の立ち下がりで制
御回路９１，９２にラッチされていた異常要因識別信号
が伝送回路１１０内のシフトレジスタに読み込まれる。
このように、伝送直前にシフトレジスタ内のデータを更
新するのは、異常要因出力要求信号がない期間にノイズ
によって異常要因出力要求信号ありと誤認した場合にシ
リアル信号のビットずれが発生するのを防止するためで
ある。In FIG. 2, the abnormality detection signal to be transmitted to the serial output parallel-in / serial out shift register in the transmission circuit 110 is shifted at the falling edge of the abnormality factor output request signal. At the falling edge, an error detection signal (error factor identification signal) is read from the system. The read signal clock cycle (for example, 1 μs to 1
A transmission preparation signal (start signal) longer than 00 μs) is added, and if the “High” level period continues for a predetermined time (t d1 : for example, 200 μs), the serial transmission mode is set. The abnormality factor identification signal latched by the control circuits 91 and 92 is read into a shift register in the transmission circuit 110.
As described above, updating the data in the shift register immediately before transmission prevents the occurrence of a bit shift of the serial signal when it is erroneously recognized that there is an abnormal factor output request signal due to noise during a period when there is no abnormal factor output request signal. This is to prevent it.
【００３７】また、図２において、異常要因出力要求信
号の立ち下がりエッジを検出すると、伝送回路１１０内
のパラレルイン／シリアルアウトシフトレジスタのデー
タは１ビットずつシフトし、アラーム信号出力端子１３
０に異常要因識別信号として順に出力される。図示され
ていないシステム側では、異常要因出力要求信号の立ち
上がりエッジでアラーム信号出力端子１３０の信号を読
み出すことにより、どの相でどのような異常（アラーム
信号による致命的異常またはウォーニング信号による前
兆的異常）があったかという異常要因を識別することが
できる。In FIG. 2, when the falling edge of the abnormal factor output request signal is detected, the data in the parallel-in / serial-out shift register in the transmission circuit 110 is shifted one bit at a time.
0 is sequentially output as an abnormal cause identification signal. On the system side (not shown), the signal at the alarm signal output terminal 130 is read at the rising edge of the error cause output request signal to determine what phase (a fatal error due to an alarm signal or a precursory error due to a warning signal). ) Can be identified.
【００３８】パラレルイン／シリアルアウトシフトレジ
スタのデータがすべて出力された場合、または異常要因
出力要求信号が一定期間（ｔd2：例えば２００μｓ）以
上「Low」レベル状態で保持されると、シリアル伝送モ
ードが解除され、アラーム一括モードに変化する。ここ
で、アラーム一括モードとは、異常要因を区別せずに一
括して１種類のアラーム信号を出力する従来のモードで
ある。つまり、異常要因出力要求信号が入力されない限
り、通常はアラーム一括モードになっているということ
ができる。When all the data of the parallel-in / serial-out shift register is output, or when the abnormal factor output request signal is held at the "Low" level for a predetermined period (t d2 : for example, 200 μs), the serial transmission mode is set. Is released, and the mode changes to the alarm batch mode. Here, the collective alarm mode is a conventional mode in which one type of alarm signal is output collectively without distinguishing the cause of the abnormality. That is, it can be said that the alarm batch mode is normally set as long as no abnormal factor output request signal is input.
【００３９】このアラーム一括モードにおいて、アラー
ム信号出力端子１３０には制御回路９１，９２のラッチ
データのうち致命的異常を示す少なくとも一つの異常検
出信号（アラーム信号）があると「Low」レベルの信号
が出力される。図２（ｃ）の例（アラームがある場合）
は、異常要因出力要求信号が入力される以前にアラーム
要因が発生し、それが継続した場合のものである。すな
わち、致命的異常を示すアラーム信号は異常要因出力要
求信号の有無に関わらず出力され、アラーム信号及びウ
ォーニング信号を含むすべての異常検出信号に関する異
常要因識別信号は、異常要因出力要求信号が入力されて
初めて出力されるようになっている。In this alarm batch mode, when there is at least one abnormality detection signal (alarm signal) indicating a fatal abnormality among the latch data of the control circuits 91 and 92 at the alarm signal output terminal 130, a signal of "Low" level is generated. Is output. Example of Fig. 2 (c) (when there is an alarm)
Is a case where an alarm factor occurs before the abnormal factor output request signal is input and the alarm factor continues. That is, an alarm signal indicating a fatal abnormality is output regardless of the presence or absence of an abnormality factor output request signal, and an abnormality factor output request signal is input as an abnormality factor identification signal relating to all abnormality detection signals including an alarm signal and a warning signal. Output for the first time.
【００４０】本実施形態では以上の構成により、異常要
因出力要求信号が入力されない場合やこの信号が一定時
間以上継続しない場合には、アラーム一括モードとして
従来のＩＰＭと同様の動作を行ない、異常要因出力要求
信号が入力された場合には異常要因識別信号も出力する
こととなる。このため、アラーム信号の出力機能に関し
て従来のＩＰＭとの互換性を保つことができ、異常要因
出力要求信号が入力されて一定時間以上継続した場合に
は、シリアル伝送モードとして異常要因識別信号をシス
テム側に伝送することができる。なお、本実施形態で
は、アラーム信号出力端子１３０をアラーム信号の出力
端子と異常要因識別信号の出力端子とに共用している
が、それぞれ別個の出力端子を使用することも可能であ
る。In this embodiment, when the abnormal factor output request signal is not input or when this signal does not continue for a certain period of time or more, the same operation as the conventional IPM is performed in the alarm batch mode. When an output request signal is input, an abnormal cause identification signal is also output. For this reason, the output function of the alarm signal can be kept compatible with the conventional IPM, and when the abnormal cause output request signal is input and continues for a certain period of time or longer, the abnormal cause identification signal is set to the system in the serial transmission mode. Can be transmitted to the side. In the present embodiment, the alarm signal output terminal 130 is shared by the output terminal of the alarm signal and the output terminal of the abnormality factor identification signal. However, separate output terminals may be used.
【００４１】次に、図３は本発明の第２実施形態を示し
ており、この実施形態では、上アームの異常検出ロジッ
ク５２，５４とレベルシフタ８１ａ，８２ａとの間にエ
ンコーダ１４１，１４２が設けられている以外は、図１
と同一の構成である。この実施形態では、異常検出ロジ
ック５２，５４からの異常検出信号がエンコーダ１４
１，１４２によりコード化されてレベルシフタ８１ａ，
８２ａに送られ、更にレベルシフタ８１ａ，８２ａから
制御回路９１，９２にそれぞれパラレルに伝送されるよ
うになっている。なお、図示されていないが、制御回路
９１，９２または伝送回路１１０内にはデコーダが設け
られている。FIG. 3 shows a second embodiment of the present invention. In this embodiment, encoders 141 and 142 are provided between abnormality detection logics 52 and 54 of the upper arm and level shifters 81a and 82a. Figure 1
This is the same configuration as. In this embodiment, the abnormality detection signals from the abnormality detection logics 52 and 54 are
1, 142, which are coded by the level shifters 81a,
The control signal is sent to the control circuits 91 and 92 in parallel from the level shifters 81a and 82a. Although not shown, a decoder is provided in the control circuits 91 and 92 or the transmission circuit 110.
【００４２】図１の実施形態では各異常要因ごとの異常
検出信号が異常検出ロジック５２，５４を介してそれぞ
れ個別にレベルシフタ８１，８２に送られるため、レベ
ルシフタ８１，８２内の構成も異常検出信号の数に対応
した構成が必要になるが、本実施形態では種々の異常検
出信号をエンコーダ１４１，１４２によりコード化して
レベルシフタ８１ａ，８２ａに送り、これをパラレル信
号に変換して送出する構成であるため、レベルシフタ８
１ａ，８２ａの回路構成を図１よりも簡略化することが
できる。In the embodiment of FIG. 1, the abnormality detection signal for each abnormality factor is sent individually to the level shifters 81 and 82 via the abnormality detection logics 52 and 54, respectively. In this embodiment, various abnormality detection signals are coded by the encoders 141 and 142, sent to the level shifters 81a and 82a, and converted into parallel signals for transmission. Therefore, the level shifter 8
The circuit configurations of 1a and 82a can be simplified as compared with FIG.
【００４３】次いで、図４は本発明の第３実施形態を示
すものである。この実施形態では、上アームの異常検出
ロジック５２，５４とレベルシフタ８１ｂ，８２ｂとの
間にパラレルイン／シリアルアウトシフトレジスタ１０
１，１０２が設けられている以外は、図１と同一の構成
である。この実施形態では、上アームの異常検出信号が
シフトレジスタ１０１，１０２によりパラレル／シリア
ル変換され、レベルシフタ８１ｂ，８２ｂ内のシリアル
イン／パラレルアウトシフトレジスタによりパラレル信
号に再度変換されて制御回路９１，９２に送られ、ラッ
チされるようになっている。Next, FIG. 4 shows a third embodiment of the present invention. In this embodiment, the parallel-in / serial-out shift register 10 is provided between the abnormality detection logics 52 and 54 of the upper arm and the level shifters 81b and 82b.
The configuration is the same as that of FIG. 1 except that 1, 102 are provided. In this embodiment, the abnormality detection signal of the upper arm is subjected to parallel / serial conversion by the shift registers 101 and 102, and is again converted into parallel signals by the serial-in / parallel-out shift registers in the level shifters 81b and 82b. To be latched.
【００４４】本実施形態によれば、パラレルイン／シリ
アルアウトシフトレジスタ１０１，１０２によって異常
検出信号をシリアル信号に変換してレベルシフタ８１
ｂ，８２ｂに入力することにより、図１の実施形態に比
べてレベルシフタ８１ｂ，８２ｂの構成を簡略化するこ
とができ、特に異常検出信号の数が多い場合に有効であ
る。また、シフトレジスタ１０１，１０２における異常
検出信号のシフトクロックは、上アームに発振回路を設
けてそのクロックパルスを用いても良いが、ＩＧＢＴ１
２，１４のオンパルスまたはオフパルスに同期したパル
スを制御回路９１，９２により作成し、レベルシフタ８
１ｂ，８２ｂを介してシフトレジスタ１０１，１０２に
伝送しても良い。According to the present embodiment, the abnormality detection signal is converted into a serial signal by the parallel-in / serial-out shift registers 101 and 102, and the level shifter 81
By inputting the signals to b and 82b, the configurations of the level shifters 81b and 82b can be simplified as compared with the embodiment of FIG. 1, and this is particularly effective when the number of abnormality detection signals is large. As the shift clock of the abnormality detection signal in the shift registers 101 and 102, an oscillation circuit may be provided in the upper arm and the clock pulse may be used.
The control circuits 91 and 92 generate pulses synchronized with the on-pulses or the off-pulses of the level shifters 2 and 14, and the level shifter 8
The data may be transmitted to the shift registers 101 and 102 via 1b and 82b.
【００４５】以下に、オフパルスに同期した場合につい
て説明する。通常、レベルシフト信号は、損失を低減す
るために図７のようにオン信号とオフ信号に変換して伝
送され、ラッチにより状態信号に再変換される。このた
め、図８に示すようにオフ信号（あるいはオン信号）が
来ない限り再変換信号に違いはない。従って、図８のよ
うにオフ信号に伝送すべき異常要因識別信号の数だけ
（図８では４信号）のパルスを送出し、これをシフトレ
ジスタ１０１，１０２のシフトクロックとして利用する
ことができる。この場合には、下アーム側でシフトクロ
ックのタイミングが明確になっているため、下アームで
の読み出しを容易にすることが可能となる。オフパルス
送出中にオンパルスが来た場合には、オフパルスの送出
を中止して上アームからの異常要因読み出し信号を無効
にすることにより、上アームでの再変換信号を正常に保
つと共に誤った異常要因の読み出しが発生するのを防止
することができる。以上の場合にも、上アームからの異
常要因読み出し信号をパルス化して損失を低減すること
は有効である。Hereinafter, a case in which the signal is synchronized with the off pulse will be described. Normally, the level shift signal is converted into an ON signal and an OFF signal as shown in FIG. 7 and transmitted to reduce loss, and is converted again into a state signal by a latch. Therefore, as shown in FIG. 8, there is no difference in the re-converted signal unless an off signal (or on signal) comes. Accordingly, as many pulses as the number of abnormality factor identification signals to be transmitted as the OFF signal (four signals in FIG. 8) are transmitted as shown in FIG. 8, and these can be used as shift clocks of the shift registers 101 and 102. In this case, since the timing of the shift clock is clear on the lower arm side, the reading on the lower arm can be facilitated. If an on-pulse arrives during the off-pulse transmission, the off-pulse transmission is stopped and the abnormal cause read signal from the upper arm is invalidated, so that the re-converted signal in the upper arm is kept normal and the erroneous abnormal cause is detected. Can be prevented from occurring. Also in the above case, it is effective to pulse the abnormal cause readout signal from the upper arm to reduce the loss.
【００４６】上述のように第１〜第３実施形態によれ
ば、１種類のアラーム信号しか出力しない従来のシステ
ムとの互換性を保ちつつ、必要に応じて異常要因識別信
号を出力可能なＩＰＭを実現することができ、致命的異
常や前兆的異常の発生時にそれらの異常要因に適切かつ
迅速に対応して素子等を保護することができる。特に、
前兆的異常の要因を出力可能とすることで、運転停止を
極力防止するシステムを構築することができる。また、
副次的な効果として、駆動電圧低下ウォーニング回路を
設けることで電源電圧の時間変動などによる誤動作を防
ぐと共に、ローパスフィルタなどによるレベルシフト信
号の送れ時間を短縮することが可能となる。更に、レベ
ルシフタの構成の簡略化により、レベルシフタにおける
消費電力の節減も可能である。As described above, according to the first to third embodiments, the IPM capable of outputting an abnormality factor identification signal as required while maintaining compatibility with a conventional system that outputs only one type of alarm signal. Therefore, when a fatal abnormality or a precursory abnormality occurs, the element or the like can be protected appropriately and promptly in response to the cause of the abnormality. In particular,
By enabling the output of the cause of the precursory abnormality, it is possible to construct a system for preventing operation stoppage as much as possible. Also,
As a secondary effect, by providing the drive voltage lowering warning circuit, it is possible to prevent a malfunction due to a time variation of the power supply voltage or the like, and to shorten a time required for transmitting a level shift signal by a low-pass filter or the like. Furthermore, the power consumption of the level shifter can be reduced by simplifying the configuration of the level shifter.
【００４７】次に、図５は本発明の第４実施形態を示し
ている。上述した第１〜第３実施形態によれば、伝送回
路１１０の一つのアラーム信号出力端子１３０からアラ
ーム信号及び異常要因識別信号をシリアル伝送すること
が可能であるが、信号をシリアルに伝送する回路は構成
が複雑であり、また、そのシリアル信号を受信してデコ
ードする回路も複雑になってトータルコストが高くなり
やすい。そこで本実施形態では、アラーム信号と各種ウ
ォーニング信号とを分離して個別に出力させ、それらの
出力信号の組み合わせによって異常要因を識別すること
とした。FIG. 5 shows a fourth embodiment of the present invention. According to the above-described first to third embodiments, it is possible to serially transmit an alarm signal and an abnormal cause identification signal from one alarm signal output terminal 130 of the transmission circuit 110, but a circuit for serially transmitting a signal. Has a complicated configuration, and a circuit for receiving and decoding the serial signal is also complicated, which tends to increase the total cost. Therefore, in the present embodiment, an alarm signal and various warning signals are separated and individually output, and the cause of the abnormality is identified by a combination of the output signals.
【００４８】すなわち、図５において、第１〜第３実施
形態と同一の構成要素には同一の参照符号を付してあ
る。なお、図５では一相分の上アーム及び下アームにつ
いて示してあるが、他相のアームについても同一の構成
である。このインテリジェントパワーモジュールＩＰＭ
において、４１７は駆動電圧低下検出回路であり、第１
〜第３実施形態における駆動電圧低下検出回路４１３及
び駆動電圧低下ウォーニング回路４１５の機能を併せ持
つものである。同様に、駆動電圧低下検出回路４２７も
第１〜第３実施形態における駆動電圧低下検出回路４２
３及び駆動電圧低下ウォーニング回路４２５の機能を併
せ持っている。また、４１８はＩＧＢＴ過熱検出回路で
あり、第１〜第３実施形態におけるＩＧＢＴ過熱検出回
路４１２及びＩＧＢＴ過熱ウォーニング回路４１６の機
能を併せ持つものである。同様に、ＩＧＢＴ過熱検出回
路４２８も第１〜第３実施形態におけるＩＧＢＴ過熱検
出回路４２２及びＩＧＢＴ過熱ウォーニング回路４２６
の機能を併せ持っている。That is, in FIG. 5, the same components as those of the first to third embodiments are denoted by the same reference numerals. Although FIG. 5 shows the upper arm and the lower arm for one phase, the same configuration is also applied to the other phase arm. This intelligent power module IPM
In the figure, reference numeral 417 denotes a drive voltage drop detection circuit,
To have the functions of the drive voltage drop detection circuit 413 and the drive voltage drop warning circuit 415 in the third embodiment. Similarly, the drive voltage drop detection circuit 427 is also the drive voltage drop detection circuit 42 in the first to third embodiments.
3 and the function of the drive voltage lowering warning circuit 425. An IGBT overheat detection circuit 418 has both functions of the IGBT overheat detection circuit 412 and the IGBT overheat warning circuit 416 in the first to third embodiments. Similarly, the IGBT overheat detection circuit 428 is also an IGBT overheat detection circuit 422 and an IGBT overheat warning circuit 426 in the first to third embodiments.
It also has the function of.
【００４９】上アームに設けられたＯＲゲート４２９に
は、上アームの過電流検出回路４２１からの過電流アラ
ーム信号と、ＩＧＢＴ過熱検出回路４２８からのＩＧＢ
Ｔ過熱アラーム信号と、駆動電圧低下検出回路４２７か
らの電圧低下アラーム信号とが入力され、その出力信号
はＩＧＢＴ駆動回路３２に加えられていると共に、高耐
圧レベルシフタ８１ｃを介してＯＲゲート４５１の一方
の入力端子に加えられている。同様にして下アームに設
けられたＯＲゲート４１９には、下アームの過電流検出
回路４１１からの過電流アラーム信号と、ＩＧＢＴ過熱
検出回路４１８からのＩＧＢＴ過熱アラーム信号と、駆
動電圧低下検出回路４１７からの電圧低下アラーム信号
とが入力され、その出力信号はＩＧＢＴ駆動回路３１に
加えられていると共に前記ＯＲゲート４５１の他方の入
力端子に加えられている。なお、ＩＧＢＴ駆動回路３
１，３２にはそれぞれ外部の制御回路から端子ＩＮＮ，
ＩＮＰを介して制御信号が入力されている。The OR gate 429 provided on the upper arm has an overcurrent alarm signal from the overcurrent detection circuit 421 of the upper arm and an IGB signal from the IGBT overheat detection circuit 428.
The T overheat alarm signal and the voltage drop alarm signal from the drive voltage drop detection circuit 427 are input, and the output signal is applied to the IGBT drive circuit 32 and is supplied to one of the OR gates 451 via the high voltage level shifter 81c. Input terminal. Similarly, the OR gate 419 provided on the lower arm includes an overcurrent alarm signal from the overcurrent detection circuit 411 of the lower arm, an IGBT overheat alarm signal from the IGBT overheat detection circuit 418, and a drive voltage drop detection circuit 417. And an output signal thereof is applied to the IGBT drive circuit 31 and to the other input terminal of the OR gate 451. Note that the IGBT drive circuit 3
1 and 32 are connected to terminals INN,
A control signal is input via INP.
【００５０】上アームの駆動電圧低下検出回路４２７か
ら出力される電圧低下ウォーニング信号はレベルシフタ
８１ｃを介してＯＲゲート４５２の一方の入力端子に加
えられ、下アームの駆動電圧低下検出回路４１７から出
力される電圧低下ウォーニング信号はＯＲゲート４５２
の他方の入力端子に加えられている。また、上アームの
ＩＧＢＴ過熱検出回路４２８から出力されるＩＧＢＴ過
熱ウォーニング信号はレベルシフタ８１ｃを介してＯＲ
ゲート４５３の一方の入力端子に加えられ、下アームの
ＩＧＢＴ過熱検出回路４１８から出力されるＩＧＢＴ過
熱ウォーニング信号はＯＲゲート４５３の他方の入力端
子に加えられている。The voltage drop warning signal output from the upper arm drive voltage drop detection circuit 427 is applied to one input terminal of the OR gate 452 via the level shifter 81c, and is output from the lower arm drive voltage drop detection circuit 417. The low voltage warning signal is supplied to the OR gate 452.
Is applied to the other input terminal. The IGBT overheat warning signal output from the IGBT overheat detection circuit 428 of the upper arm is ORed via the level shifter 81c.
An IGBT overheat warning signal output from one of the input terminals of the gate 453 and output from the IGBT overheat detection circuit 418 of the lower arm is applied to the other input terminal of the OR gate 453.
【００５１】ＯＲゲート４５２の出力信号は電圧低下ウ
ォーニング信号として出力端子ＬＶＷから出力され、Ｏ
Ｒゲート４５３の出力信号はＩＧＢＴ過熱ウォーニング
信号として出力端子ＯＨＪＷから出力される。ここで、
ウォーニング信号とは、前述のように駆動電圧低下やＩ
ＧＢＴの過熱が致命的異常に至る前段階でＩＧＢＴ１
１，１２を遮断（自己トリップ）することなく前兆的異
常として外部に伝送し、システムに対して負荷（交流電
動機等）の運転停止を促すための信号である。The output signal of the OR gate 452 is output from the output terminal LVW as a voltage drop warning signal.
The output signal of the R gate 453 is output from the output terminal OHJW as an IGBT overheat warning signal. here,
As described above, the warning signal refers to the drive voltage drop or I
IGBT1 before the overheating of the GBT leads to a fatal abnormality
This signal is transmitted to the outside as a precursory abnormality without interrupting (self-tripping) the signals 1 and 12 to urge the system to stop the operation of the load (such as an AC motor).
【００５２】このように本実施形態では、出力端子ＡＬ
Ｍ，ＬＶＷ，ＯＨＪＷから３種類の信号（アラーム信号
が１種類、ウォーニング信号が２種類）が出力され、各
信号の論理「１」，「０」の組み合わせ（８通り）か
ら、表１に示すような故障解析を行う。なお、論理
「１」は異常あり、論理「０」は異常なしをそれぞれ意
味する。As described above, in this embodiment, the output terminal AL
M, LVW, and OHJW output three types of signals (one type of alarm signal and two types of warning signals). Table 1 shows the combinations (eight types) of logic "1" and "0" of each signal. Such failure analysis is performed. Note that the logic "1" indicates that there is an abnormality, and the logic "0" indicates that there is no abnormality.
【００５３】[0053]
【表１】 [Table 1]
【００５４】例えば、表１において、出力信号の論理が
出力端子ＡＬＭ，ＬＶＷ，ＯＨＪＷの順に「１，０，
１」である場合には、アラーム信号とＩＧＢＴ過熱ウォ
ーニング信号とが同時に発生したことから、上アームま
たは下アームのＩＧＢＴ１２，１１の何れかが過熱によ
り自己トリップしたと推定することができる。また、出
力信号の論理が「１，０，０」である場合には、駆動電
圧低下ウォーニング信号とＩＧＢＴ過熱ウォーニング信
号の両方がないことから、上アームまたは下アームのＩ
ＧＢＴ１２，１１の何れかが過電流により自己トリップ
したと推定することができる。なお、これらは何れも致
命的異常が発生した場合である。他の論理の組み合わせ
についても、同様にして表１に記載するような解析を行
うことが可能である。特に、アラーム信号が「０」であ
って何れかのウォーニング信号が「１」である場合に
は、現状では致命的異常ではないが放置しておくと致命
的異常に至る前兆的な異常要因を推定することができ、
素子等の保護対策をとるうえで極めて有効である。For example, in Table 1, the logic of the output signal is “1, 0, OHJW” in the order of the output terminals ALM, LVW, and OHJW.
In the case of "1", since the alarm signal and the IGBT overheat warning signal are simultaneously generated, it can be estimated that one of the IGBTs 12 and 11 of the upper arm or the lower arm has self-tripped due to overheating. When the logic of the output signal is “1, 0, 0”, since there is no drive voltage lowering warning signal and IGBT overheating warning signal, the upper arm or lower arm I
It can be estimated that one of the GBTs 12, 11 has self-tripped due to overcurrent. These are all cases in which a fatal abnormality has occurred. With respect to other combinations of logics, it is possible to perform the analysis as described in Table 1 in the same manner. In particular, if the alarm signal is “0” and any of the warning signals is “1”, it is not a fatal abnormality at present, but if it is left unchecked, a precursory abnormal factor leading to a fatal abnormality will occur. Can be estimated,
This is extremely effective in taking protective measures for elements and the like.
【００５５】この第４実施形態によれば、第１〜第３実
施形態のように単一の出力端子からアラーム信号と異常
要因識別信号とをシリアルに出力させる方法ではなく、
複数の出力端子からアラーム信号とウォーニング信号と
をそれぞれ出力させてそれらの論理の組み合わせにより
異常要因まで識別することができる。このため、第１〜
第３実施形態のように信号をシリアルに出力させるため
の回路構成が不要になり、比較的簡単な回路構成によっ
て前兆的異常の段階で適切な保護対策をとることができ
る。なお、図５におけるレベルシフタ８１ｃやＯＲゲー
ト４５１〜４５３は本発明に必須の構成要素ではない。
つまり、上アームまたは下アームだけでそれぞれアラー
ム信号、電圧低下ウォーニング信号、ＩＧＢＴ過熱ウォ
ーニング信号を生成し、それらの信号の論理の組み合わ
せによって故障解析すなわち異常要因の識別を行っても
良い。According to the fourth embodiment, instead of the method of serially outputting an alarm signal and an abnormal cause identification signal from a single output terminal as in the first to third embodiments,
An alarm signal and a warning signal are output from a plurality of output terminals, respectively, and an abnormal cause can be identified by a combination of their logics. For this reason, the first to first
A circuit configuration for serially outputting signals as in the third embodiment is not required, and appropriate protection measures can be taken at a precursory abnormality stage with a relatively simple circuit configuration. Note that the level shifter 81c and the OR gates 451 to 453 in FIG. 5 are not essential components of the present invention.
That is, an alarm signal, a voltage drop warning signal, and an IGBT overheat warning signal may be generated only by the upper arm or the lower arm, respectively, and failure analysis, that is, identification of an abnormal factor may be performed by a combination of the logic of these signals.
【００５６】[0056]
【発明の効果】以上説明したように本発明によれば、致
命的異常によるアラーム信号ばかりでなく、必要に応じ
て前兆的異常を含む異常要因の識別が可能になるため、
従来のシステムとの互換性を持たせることができると共
に、素子や駆動回路等に対するきめ細かい保護対策をと
ることができる。また、出力端子を多数設けなくても異
常要因を識別できるため、フォトカプラのような絶縁形
信号伝送素子の数も少なくて済み、低コストのＩＰＭを
提供することが可能になる。As described above, according to the present invention, not only an alarm signal due to a fatal abnormality but also an abnormal factor including a precursory abnormality can be identified as necessary.
Compatibility with conventional systems can be provided, and detailed protection measures can be taken for elements, drive circuits, and the like. Further, since the cause of the abnormality can be identified without providing a large number of output terminals, the number of insulated signal transmission elements such as photocouplers can be reduced, and a low-cost IPM can be provided.
【図１】本発明の第１実施形態を示すブロック構成図で
ある。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】第１実施形態の動作を示すタイミングチャート
である。FIG. 2 is a timing chart showing the operation of the first embodiment.
【図３】本発明の第２実施形態を示すブロック構成図で
ある。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【図４】本発明の第３実施形態を示すブロック構成図で
ある。FIG. 4 is a block diagram showing a third embodiment of the present invention.
【図５】本発明の第４実施形態を示すブロック構成図で
ある。FIG. 5 is a block diagram showing a fourth embodiment of the present invention.
【図６】従来技術を示すブロック構成図である。FIG. 6 is a block diagram showing a conventional technique.
【図７】レベルシフト信号の説明図である。FIG. 7 is an explanatory diagram of a level shift signal.
【図８】レベルシフト信号の説明図である。FIG. 8 is an explanatory diagram of a level shift signal.
１１〜１４ ＩＧＢＴ ２１〜２４ フリーホイーリングダイオード ３１〜３４ ＩＧＢＴ駆動回路 ５１〜５４ 異常検出ロジック ７１，７２，８１，８１ａ，８１ｂ，８２，８２ａ，８
２ｂ レベルシフタ ８１ｃ レベルシフタ ９１，９２ 制御回路 １０１，１０２ シフトレジスタ １１０ 伝送回路 １２０ 異常要因出力要求信号入力端子 １３０ アラーム信号出力端子 １４１，１４２ エンコーダ ４１１，４２１，４３１，４４１ 過電流検出回路 ４１２，４２２，４３２，４４２ ＩＧＢＴ過熱検出回
路 ４１８，４２８ ＩＧＢＴ過熱検出回路 ４１３，４２３，４３３，４４３ 駆動電圧低下検出回
路 ４１７，４２７ 駆動電圧低下検出回路 ４１４，４２４，４３４，４４４ フリーホイーリング
ダイオード過熱検出回路 ４１５，４２５，４３５，４４５ 駆動電圧低下ウォー
ニング回路 ４１６，４２６，４３６，４４６ ＩＧＢＴ過熱ウォー
ニング回路 ４１９，４２９，４５１，４５２，４５３ ＯＲゲート Ｐ，Ｎ 直流入力端子 Ｕ，Ｖ 交流出力端子11-14 IGBT 21-24 Freewheeling diode 31-34 IGBT drive circuit 51-54 Abnormality detection logic 71,72,81,81a, 81b, 82,82a, 8
2b Level shifter 81c Level shifter 91,92 Control circuit 101,102 Shift register 110 Transmission circuit 120 Error factor output request signal input terminal 130 Alarm signal output terminal 141,142 Encoder 411,421,431,441 Overcurrent detection circuit 412,422,432 , 442 IGBT overheat detection circuit 418, 428 IGBT overheat detection circuit 413, 423, 433, 443 Driving voltage drop detection circuit 417, 427 Driving voltage drop detection circuit 414, 424, 434, 444 Free wheeling diode overheat detection circuit 415, 425 , 435, 445 Drive voltage drop warning circuit 416, 426, 436, 446 IGBT overheat warning circuit 419, 429, 451, 452, 453 OR gate P, N DC input terminal , V AC output terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 尚孝 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5G053 AA01 AA12 AA14 CA02 DA03 EA01 EB01 5H740 AA08 BA11 BB05 MM01 MM05 MM08 MM11 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Naotaka Matsuda 1-1, Tanabe-Nitta, Kawasaki-ku, Kawasaki-shi, Kanagawa F-term within Fuji Electric Co., Ltd. 5G053 AA01 AA12 AA14 CA02 DA03 EA01 EB01 5H740 AA08 BA11 BB05 MM01 MM05 MM08 MM11
Claims (15)
スイッチング素子の駆動手段と、前記スイッチング素子
または駆動手段の致命的異常及びその前段階の前兆的異
常を検出する異常検出手段と、この異常検出手段による
異常検出時に前記スイッチング素子の保護動作を行う保
護手段と、前記異常検出手段による異常検出信号に基づ
く信号を外部に出力する異常出力手段と、を備えたイン
テリジェントパワーモジュールにおいて、 前記異常出力手段は、 前記異常検出手段により致命的異常が検出された場合に
アラーム信号を出力する出力端子と、致命的異常及び前
兆的異常を含む異常要因を示す異常要因識別信号を出力
する出力端子と、を有することを特徴とするインテリジ
ェントパワーモジュール。1. A power semiconductor switching element, a driving means for the switching element, an abnormality detection means for detecting a fatal abnormality of the switching element or the driving means and a precursory abnormality at a stage preceding the fatal abnormality, and the abnormality detection means An intelligent power module comprising: a protection unit that performs a protection operation of the switching element when an abnormality is detected by the abnormality detection unit; and an abnormality output unit that outputs a signal based on an abnormality detection signal output by the abnormality detection unit. An output terminal for outputting an alarm signal when a fatal abnormality is detected by the abnormality detection means, and an output terminal for outputting an abnormal factor identification signal indicating an abnormal factor including fatal abnormalities and precursory abnormalities. An intelligent power module characterized by the following:
ワーモジュールにおいて、 前記異常要因識別信号をシリアル信号として出力するこ
とを特徴とするインテリジェントパワーモジュール。2. The intelligent power module according to claim 1, wherein the abnormality factor identification signal is output as a serial signal.
ェントパワーモジュールにおいて、 前記アラーム信号を出力する出力端子と前記異常要因識
別信号を出力する出力端子とが同一の端子であることを
特徴とするインテリジェントパワーモジュール。3. The intelligent power module according to claim 1, wherein an output terminal for outputting the alarm signal and an output terminal for outputting the abnormality cause identification signal are the same terminal. Power module.
リジェントパワーモジュールにおいて、 前記異常要因識別信号が、外部から入力された異常要因
出力要求信号に同期して出力されることを特徴とするイ
ンテリジェントパワーモジュール。4. The intelligent power module according to claim 1, wherein the abnormal factor identification signal is output in synchronization with an external factor output request signal input from outside. Power module.
ワーモジュールにおいて、 前記異常要因出力要求信号は一定時間の伝送準備信号を
有し、この伝送準備信号により前記異常出力手段内のパ
ラレルイン／シリアルアウトシフトレジスタに格納され
た異常要因識別信号を更新し、前記伝送準備信号に続く
読み出しクロックにより前記シフトレジスタから異常要
因識別信号を出力させることを特徴とするインテリジェ
ントパワーモジュール。5. The intelligent power module according to claim 4, wherein the abnormality factor output request signal has a transmission preparation signal for a fixed time, and the transmission preparation signal causes a parallel-in / serial outshift in the abnormality output means. An intelligent power module for updating an abnormal cause identification signal stored in a register and causing the shift register to output an abnormal cause identification signal in response to a read clock following the transmission preparation signal.
ェントパワーモジュールにおいて、 前記致命的異常が発生した場合には前記異常要因出力要
求信号の有無に関わらず前記異常出力手段からアラーム
信号を出力し、前記前兆的異常が発生した場合には前記
異常要因出力要求信号に同期させて前記異常出力手段か
ら異常要因識別信号を時間的に分離して出力することを
特徴とするインテリジェントパワーモジュール。6. The intelligent power module according to claim 4, wherein when the fatal abnormality occurs, an alarm signal is output from the abnormality output means regardless of the presence or absence of the abnormality factor output request signal. An intelligent power module, wherein when the precursory abnormality occurs, an abnormality factor identification signal is temporally separated from the abnormality output means and output in synchronization with the abnormality factor output request signal.
載したインテリジェントパワーモジュールにおいて、 前記致命的異常が発生した場合には前記半導体スイッチ
ング素子を自己遮断することを特徴とするインテリジェ
ントパワーモジュール。7. The intelligent power module according to claim 1, wherein when the fatal abnormality occurs, the semiconductor switching element is shut off by itself. Power module.
に記載したインテリジェントパワーモジュールにおい
て、 前記半導体スイッチング素子が単相ブリッジ構成されて
いることを特徴とするインテリジェントパワーモジュー
ル。8. The method of claim 1, 2, 3, 4, 5, 6, or 7.
2. The intelligent power module according to claim 1, wherein the semiconductor switching element has a single-phase bridge configuration.
に記載したインテリジェントパワーモジュールにおい
て、 前記半導体スイッチング素子が３相ブリッジ構成されて
いることを特徴とするインテリジェントパワーモジュー
ル。9. The method of claim 1, 2, 3, 4, 5, 6, or 7.
2. The intelligent power module according to claim 1, wherein the semiconductor switching element has a three-phase bridge configuration.
ジェントパワーモジュールにおいて、 ブリッジ構成された上アームの半導体スイッチング素子
に対応する前記異常検出手段からの異常検出信号を高耐
圧レベルシフタを介して下アーム側に伝送することを特
徴とするインテリジェントパワーモジュール。10. The intelligent power module according to claim 8, wherein an abnormality detection signal from said abnormality detection means corresponding to a semiconductor switching element of an upper arm in a bridge configuration is transmitted to a lower arm side via a high withstand voltage level shifter. Intelligent power module characterized by transmission to
トパワーモジュールにおいて、 前記高耐圧レベルシフタが複数の異常検出信号をパラレ
ル伝送することを特徴とするインテリジェントパワーモ
ジュール。11. The intelligent power module according to claim 10, wherein the high withstand voltage level shifter transmits a plurality of abnormality detection signals in parallel.
トパワーモジュールにおいて、 前記複数の異常検出信号をコード化して前記高耐圧レベ
ルシフタによりパラレル伝送することを特徴とするイン
テリジェントパワーモジュール。12. The intelligent power module according to claim 10, wherein the plurality of abnormality detection signals are coded and transmitted in parallel by the high withstand voltage level shifter.
トパワーモジュールにおいて、 前記複数の異常検出信号をシリアル信号に変換して高耐
圧レベルシフタにシリアル伝送することを特徴とするイ
ンテリジェントパワーモジュール。13. The intelligent power module according to claim 10, wherein the plurality of abnormality detection signals are converted into serial signals and serially transmitted to a high withstand voltage level shifter.
のスイッチング素子の駆動手段と、前記スイッチング素
子または駆動手段の致命的異常及びその前段階の前兆的
異常を検出する異常検出手段と、この異常検出手段によ
る異常検出時に前記スイッチング素子の保護動作を行う
保護手段と、前記異常検出手段による異常検出信号に基
づく信号を外部に出力する異常出力手段と、を備えたイ
ンテリジェントパワーモジュールにおいて、 前記異常出力手段は、 前記異常検出手段により致命的異常が検出された場合に
アラーム信号を出力する出力端子と、前記異常検出手段
により前兆的異常が検出された場合にウォーニング信号
を出力する別個の出力端子と、を備え、 これらの各出力端子の出力信号の組み合わせによって異
常要因を識別することを特徴とするインテリジェントパ
ワーモジュール。14. A power semiconductor switching element, driving means for the switching element, abnormality detecting means for detecting a fatal abnormality of the switching element or the driving means and a precursory abnormality at a stage before the abnormality, and abnormality detecting means for the abnormality An intelligent power module comprising: a protection unit that performs a protection operation of the switching element when an abnormality is detected by the abnormality detection unit; and an abnormality output unit that outputs a signal based on an abnormality detection signal output by the abnormality detection unit. An output terminal that outputs an alarm signal when a fatal abnormality is detected by the abnormality detection unit, and a separate output terminal that outputs a warning signal when a precursory abnormality is detected by the abnormality detection unit, Identify the cause of abnormalities by combining the output signals of these output terminals. Intelligent power module.
ェントパワーモジュールにおいて、 前記半導体スイッチング素子がブリッジ構成されてお
り、上アームの半導体スイッチング素子に対応する前記
異常検出手段からの致命的異常を示す異常検出信号と下
アームの半導体スイッチング素子に対応する前記異常検
出手段からの致命的異常を示す異常検出信号との論理和
をとって前記アラーム信号を生成し、 上アームの半導体スイッチング素子に対応する前記異常
検出手段からの前兆的異常を示す異常検出信号と下アー
ムの半導体スイッチング素子に対応する前記異常検出手
段からの前兆的異常を示す異常検出信号との論理和をと
って前記ウォーニング信号を生成することを特徴とする
インテリジェントパワーモジュール。15. The intelligent power module according to claim 14, wherein the semiconductor switching element has a bridge configuration, and an abnormality detection indicating a fatal abnormality from the abnormality detecting means corresponding to the semiconductor switching element on the upper arm. ORing a signal and an abnormality detection signal indicating a fatal abnormality from the abnormality detection means corresponding to the semiconductor switching element in the lower arm to generate the alarm signal, and generating the alarm signal corresponding to the semiconductor switching element in the upper arm. Generating the warning signal by ORing an abnormality detection signal indicating a precursory abnormality from the detection unit with an abnormality detection signal indicating a precursory abnormality from the abnormality detection unit corresponding to the semiconductor switching element of the lower arm; Intelligent power module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127191A JP4792655B2 (en) | 2000-05-01 | 2001-04-25 | Intelligent power module |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137154 | 2000-05-01 | ||
| JP2000-137154 | 2000-05-01 | ||
| JP2000137154 | 2000-05-01 | ||
| JP2001127191A JP4792655B2 (en) | 2000-05-01 | 2001-04-25 | Intelligent power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002027665A true JP2002027665A (en) | 2002-01-25 |
| JP4792655B2 JP4792655B2 (en) | 2011-10-12 |
Family
ID=26591605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127191A Expired - Fee Related JP4792655B2 (en) | 2000-05-01 | 2001-04-25 | Intelligent power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4792655B2 (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082360A (en) * | 2005-09-16 | 2007-03-29 | Hitachi Ltd | Drive control unit for electric motor |
| JP2008090600A (en) * | 2006-10-02 | 2008-04-17 | Mitsubishi Electric Corp | Protective operation control system for control device |
| CN102243480A (en) * | 2010-05-10 | 2011-11-16 | 三菱电机株式会社 | Electronic control apparatus |
| JP2012010544A (en) * | 2010-06-28 | 2012-01-12 | Fuji Electric Co Ltd | Semiconductor element driving device |
| EP2466752A2 (en) | 2010-12-14 | 2012-06-20 | Fuji Electric Co. Ltd. | Semiconductor element drive device |
| WO2012137514A1 (en) | 2011-04-08 | 2012-10-11 | 富士電機株式会社 | Power converter controller |
| JP2013258858A (en) * | 2012-06-13 | 2013-12-26 | Fuji Electric Co Ltd | Semiconductor element driving device |
| WO2014196376A1 (en) * | 2013-06-07 | 2014-12-11 | 株式会社オートネットワーク技術研究所 | Power supply control apparatus |
| WO2014208624A1 (en) * | 2013-06-25 | 2014-12-31 | 富士電機株式会社 | Signal transmission circuit |
| WO2015001898A1 (en) * | 2013-07-05 | 2015-01-08 | 富士電機株式会社 | Alarm output circuit |
| JP2015070641A (en) * | 2013-09-26 | 2015-04-13 | 株式会社ジェイテクト | Power conversion device |
| WO2015076014A1 (en) * | 2013-11-22 | 2015-05-28 | 富士電機株式会社 | Power semiconductor module drive control system and power semiconductor module control circuit |
| JP2016012986A (en) * | 2014-06-30 | 2016-01-21 | 日立オートモティブシステムズ株式会社 | Drive circuit device |
| CN102570401B (en) * | 2010-12-14 | 2016-12-14 | 富士电机株式会社 | Semiconductor element drive device |
| JPWO2016072180A1 (en) * | 2014-11-06 | 2017-04-27 | 富士電機株式会社 | Semiconductor device driving apparatus |
| JP2018038035A (en) * | 2016-08-12 | 2018-03-08 | ゼネラル・エレクトリック・カンパニイ | Solid state circuit breaker and motor driving system |
| CN110401432A (en) * | 2018-04-24 | 2019-11-01 | 株式会社东芝 | Control circuit and power module |
| JP2021083200A (en) * | 2019-11-18 | 2021-05-27 | 富士電機株式会社 | Control circuit, and semiconductor device |
| JP2022134137A (en) * | 2019-03-14 | 2022-09-14 | 富士電機株式会社 | Level conversion circuit of power module and power module |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09238476A (en) * | 1996-03-01 | 1997-09-09 | Fuji Electric Co Ltd | Abnormality detection and protective circuit of semiconductor element |
| JPH1117508A (en) * | 1997-06-20 | 1999-01-22 | Toshiba Corp | Power module and power converter |
| JPH1169773A (en) * | 1997-08-25 | 1999-03-09 | Hitachi Ltd | Element failure detection circuit for power converter |
-
2001
- 2001-04-25 JP JP2001127191A patent/JP4792655B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09238476A (en) * | 1996-03-01 | 1997-09-09 | Fuji Electric Co Ltd | Abnormality detection and protective circuit of semiconductor element |
| JPH1117508A (en) * | 1997-06-20 | 1999-01-22 | Toshiba Corp | Power module and power converter |
| JPH1169773A (en) * | 1997-08-25 | 1999-03-09 | Hitachi Ltd | Element failure detection circuit for power converter |
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082360A (en) * | 2005-09-16 | 2007-03-29 | Hitachi Ltd | Drive control unit for electric motor |
| JP4600226B2 (en) * | 2005-09-16 | 2010-12-15 | 株式会社日立製作所 | Electric motor drive control device |
| JP2008090600A (en) * | 2006-10-02 | 2008-04-17 | Mitsubishi Electric Corp | Protective operation control system for control device |
| JP4562711B2 (en) * | 2006-10-02 | 2010-10-13 | 三菱電機株式会社 | Protective operation control system for control device |
| CN102243480B (en) * | 2010-05-10 | 2015-04-01 | 三菱电机株式会社 | Electronic control apparatus |
| DE102010048520B4 (en) * | 2010-05-10 | 2015-10-08 | Mitsubishi Electric Corp. | Electronic control device |
| US8346377B2 (en) | 2010-05-10 | 2013-01-01 | Mitsubishi Electric Corp. | Electronic control apparatus |
| CN102243480A (en) * | 2010-05-10 | 2011-11-16 | 三菱电机株式会社 | Electronic control apparatus |
| JP2011239550A (en) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | Electronic control unit |
| JP2012010544A (en) * | 2010-06-28 | 2012-01-12 | Fuji Electric Co Ltd | Semiconductor element driving device |
| US8564913B2 (en) | 2010-06-28 | 2013-10-22 | Fuji Electric Co., Ltd. | Driving device for semiconductor element |
| US8779929B2 (en) | 2010-12-14 | 2014-07-15 | Fuji Electric Co., Ltd. | Semiconductor element drive device having a plurality of protection circuits and outputting a protection operation notification signal that identifies which of the protection circuits detected a problem |
| CN102570401A (en) * | 2010-12-14 | 2012-07-11 | 富士电机株式会社 | Semiconductor element drive device |
| EP2466752A3 (en) * | 2010-12-14 | 2014-04-23 | Fuji Electric Co. Ltd. | Semiconductor element drive device |
| JP2012143125A (en) * | 2010-12-14 | 2012-07-26 | Fuji Electric Co Ltd | Drive device of semiconductor element |
| EP2466752A2 (en) | 2010-12-14 | 2012-06-20 | Fuji Electric Co. Ltd. | Semiconductor element drive device |
| CN102570401B (en) * | 2010-12-14 | 2016-12-14 | 富士电机株式会社 | Semiconductor element drive device |
| EP3101799A2 (en) | 2011-04-08 | 2016-12-07 | Fuji Electric Co. Ltd. | Power conversion device control device |
| US9225233B2 (en) | 2011-04-08 | 2015-12-29 | Fuji Electric Co., Ltd. | Power conversion device control device |
| WO2012137514A1 (en) | 2011-04-08 | 2012-10-11 | 富士電機株式会社 | Power converter controller |
| JP2013258858A (en) * | 2012-06-13 | 2013-12-26 | Fuji Electric Co Ltd | Semiconductor element driving device |
| WO2014196376A1 (en) * | 2013-06-07 | 2014-12-11 | 株式会社オートネットワーク技術研究所 | Power supply control apparatus |
| JP2014239132A (en) * | 2013-06-07 | 2014-12-18 | 株式会社オートネットワーク技術研究所 | Power supply control device |
| US9685859B2 (en) | 2013-06-25 | 2017-06-20 | Fuji Electric Co., Ltd. | Signal transmission circuit |
| WO2014208249A1 (en) * | 2013-06-25 | 2014-12-31 | 富士電機株式会社 | Signal transmission circuit |
| JP6024825B2 (en) * | 2013-06-25 | 2016-11-16 | 富士電機株式会社 | Signal transmission circuit |
| WO2014208624A1 (en) * | 2013-06-25 | 2014-12-31 | 富士電機株式会社 | Signal transmission circuit |
| US10050525B2 (en) | 2013-06-25 | 2018-08-14 | Fuji Electric Co., Ltd. | Signal transmission circuit |
| JP6015858B2 (en) * | 2013-06-25 | 2016-10-26 | 富士電機株式会社 | Signal transmission circuit |
| WO2015001898A1 (en) * | 2013-07-05 | 2015-01-08 | 富士電機株式会社 | Alarm output circuit |
| JP2015015627A (en) * | 2013-07-05 | 2015-01-22 | 富士電機株式会社 | Alarm output circuit |
| US9779608B2 (en) | 2013-07-05 | 2017-10-03 | Fuji Electric Co., Ltd. | Alarm output circuit |
| JP2015070641A (en) * | 2013-09-26 | 2015-04-13 | 株式会社ジェイテクト | Power conversion device |
| JPWO2015076014A1 (en) * | 2013-11-22 | 2017-03-16 | 富士電機株式会社 | Power semiconductor module drive control system and power semiconductor module control circuit |
| WO2015076014A1 (en) * | 2013-11-22 | 2015-05-28 | 富士電機株式会社 | Power semiconductor module drive control system and power semiconductor module control circuit |
| US9768763B2 (en) | 2013-11-22 | 2017-09-19 | Fuji Electric Co., Ltd. | Drive control method of power semiconductor module and control circuit of power semiconductor module |
| JP2016012986A (en) * | 2014-06-30 | 2016-01-21 | 日立オートモティブシステムズ株式会社 | Drive circuit device |
| US9991797B2 (en) | 2014-11-06 | 2018-06-05 | Fuji Electric Co., Ltd. | Semiconductor element drive apparatus |
| JPWO2016072180A1 (en) * | 2014-11-06 | 2017-04-27 | 富士電機株式会社 | Semiconductor device driving apparatus |
| JP2018038035A (en) * | 2016-08-12 | 2018-03-08 | ゼネラル・エレクトリック・カンパニイ | Solid state circuit breaker and motor driving system |
| CN110401432A (en) * | 2018-04-24 | 2019-11-01 | 株式会社东芝 | Control circuit and power module |
| US11201615B2 (en) | 2018-04-24 | 2021-12-14 | Kabushiki Kaisha Toshiba | Control circuit and power module |
| CN110401432B (en) * | 2018-04-24 | 2024-03-22 | 株式会社东芝 | Control circuit and power module |
| JP2022134137A (en) * | 2019-03-14 | 2022-09-14 | 富士電機株式会社 | Level conversion circuit of power module and power module |
| JP7272498B2 (en) | 2019-03-14 | 2023-05-12 | 富士電機株式会社 | Power module level conversion circuit and power module |
| JP2021083200A (en) * | 2019-11-18 | 2021-05-27 | 富士電機株式会社 | Control circuit, and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4792655B2 (en) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6934139B2 (en) | Intelligent power module | |
| JP2002027665A (en) | Intelligent power module | |
| JP5333756B2 (en) | Inverter device | |
| US5900683A (en) | Isolated gate driver for power switching device and method for carrying out same | |
| US8476860B2 (en) | Electric power converter | |
| US6960843B2 (en) | Parallel operating system for uninterruptible power units | |
| EP3065290A1 (en) | Motor control device | |
| CN103825443A (en) | Multilevel inverter | |
| JPH1117508A (en) | Power module and power converter | |
| JP2012016205A (en) | Electric power conversion apparatus | |
| JP3469373B2 (en) | Semiconductor power modules and composite power modules | |
| EP3010137B1 (en) | Multilevel inverter | |
| CN106558578B (en) | Semiconductor power module and drive system for electric motor | |
| US11333694B2 (en) | Alarm signal generator circuit and alarm signal generation method | |
| JP5416673B2 (en) | Signal transmission circuit, switching element drive circuit, and power conversion device | |
| JP2002369542A (en) | Semiconductor power module and power converter | |
| JP2708977B2 (en) | Hybrid integrated circuit device | |
| EP4160899A1 (en) | Fault detection device and method therefor | |
| JP2004007989A (en) | Semiconductor power module and composite power module | |
| US20210184562A1 (en) | Power module and level conversion circuit thereof | |
| US11455023B2 (en) | Power module | |
| US20160063834A1 (en) | Alarm processing circuit | |
| CN109586552B (en) | Power unit, STO method, user interface control device and STO signal processing method | |
| JPH09182463A (en) | Arm short circuit detector of voltage type inverter | |
| CN216056311U (en) | Protection device and converter of converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4792655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |