JP2002026335A - Thin film transistor and method of manufacturing the same - Google Patents
Thin film transistor and method of manufacturing the sameInfo
- Publication number
- JP2002026335A JP2002026335A JP2000212266A JP2000212266A JP2002026335A JP 2002026335 A JP2002026335 A JP 2002026335A JP 2000212266 A JP2000212266 A JP 2000212266A JP 2000212266 A JP2000212266 A JP 2000212266A JP 2002026335 A JP2002026335 A JP 2002026335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- forming
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor：以下、ＴＦＴともいう）及び
その製造方法に関し、特に大型・高精細の液晶表示装置
のスイッチング素子として好適な薄膜トランジスタ及び
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter, also referred to as a TFT) and a method of manufacturing the same, and more particularly to a thin film transistor suitable as a switching element of a large-sized and high-definition liquid crystal display device and a method of manufacturing the same. .
【０００２】[0002]
【従来の技術】液晶表示装置は、薄くて軽量であるとと
もに低電圧で駆動できて消費電力が少ないという長所が
あり、各種電子機器に広く使用されている。特に、画素
毎にＴＦＴが設けられたアクティブマトリクス方式の液
晶表示装置は、表示品質の点でもＣＲＴ（Cathode-Ray
Tube）に匹敵するほど優れている。このため、アクティ
ブマトリクス方式の液晶表示装置は、携帯テレビやパー
ソナルコンピュータ等のディスプレイにも使用されてい
る。2. Description of the Related Art A liquid crystal display device is advantageous in that it is thin and lightweight, can be driven at a low voltage, and has low power consumption, and is widely used in various electronic devices. In particular, an active matrix type liquid crystal display device in which a TFT is provided for each pixel has a CRT (Cathode-Ray) in terms of display quality.
Tube). For this reason, the active matrix type liquid crystal display device is also used for displays of portable televisions, personal computers and the like.
【０００３】一般的なＴＮ（Twisted Nematic ）型液晶
表示装置は、２枚の透明ガラス基板の間に液晶を封入し
た構造を有している。それらのガラス基板の相互に対向
する２つの面（対向面）のうち、一方の面側にはブラッ
クマトリクス、カラーフィルタ及び対向電極等が形成さ
れ、また他方の面側にはＴＦＴ及び画素電極等が形成さ
れている。更に、各ガラス基板の対向面と反対側の面に
は、それぞれ偏光板が取り付けられている。これらの２
枚の偏光板は、例えば偏光板の偏光軸が互いに直交する
ように配置され、これによれば、電界をかけない状態で
は光を透過し、電界を印加した状態では遮光するモー
ド、すなわちノーマリーホワイトモードとなる。また、
２枚の偏光板の偏光軸が平行な場合には、電界をかけな
い状態では光を遮断し、電界を印加した状態では透過す
るモード、すなわちノーマリーブラックモードとなる。
以下、ＴＦＴ及び画素電極等が形成された基板をＴＦＴ
基板と呼び、カラーフィルタ及び対向電極が形成された
基板をＣＦ基板と呼ぶ。A general TN (Twisted Nematic) type liquid crystal display device has a structure in which liquid crystal is sealed between two transparent glass substrates. Of the two surfaces (opposing surfaces) of the glass substrates facing each other, a black matrix, a color filter, a counter electrode, and the like are formed on one surface side, and a TFT, a pixel electrode, and the like are formed on the other surface side. Are formed. Further, a polarizing plate is attached to a surface of each glass substrate opposite to the facing surface. These two
The polarizing plates are arranged, for example, so that the polarizing axes of the polarizing plates are orthogonal to each other. According to this, light is transmitted when no electric field is applied, and light is blocked when an electric field is applied. It becomes white mode. Also,
When the polarization axes of the two polarizing plates are parallel, the mode is a mode in which light is blocked when no electric field is applied and light is transmitted when an electric field is applied, that is, a normally black mode.
Hereinafter, a substrate on which a TFT and a pixel electrode are formed is referred to as a TFT.
The substrate on which the color filter and the counter electrode are formed is called a CF substrate.
【０００４】図１は液晶表示装置のＴＦＴ基板を示す平
面図である。また、図２は図１のＡ−Ａ線による断面図
であり、従来の逆スタガー型ＴＦＴの構造を示してい
る。ＴＦＴ基板には、図１に示すように、複数本のゲー
トバスライン１２ａと、複数本のデータバスライン１８
ａが形成されている。ゲートバスライン１２ａ及びデー
タバスライン１８ａは直角に交差しており、これらのゲ
ートバスライン１２ａ及びデータバスライン１８ａによ
り区画された各矩形の領域がそれぞれ画素となってい
る。各画素にはＴＦＴ２５と画素電極２０とが形成され
ている。ＴＦＴ２５のゲート電極１２ｂはゲートバスラ
イン１２ａに接続され、ドレイン電極１８ｂはデータバ
スライン１８ａに接続されている。また、ＴＦＴ２５の
ソース電極１８ｃはコンタクト孔１９ｈを介して画素電
極２０に接続されている。FIG. 1 is a plan view showing a TFT substrate of a liquid crystal display device. FIG. 2 is a cross-sectional view taken along line AA of FIG. 1, and shows the structure of a conventional inverted staggered TFT. As shown in FIG. 1, a plurality of gate bus lines 12a and a plurality of data bus lines 18 are provided on the TFT substrate.
a is formed. The gate bus line 12a and the data bus line 18a intersect at right angles, and each rectangular area defined by the gate bus line 12a and the data bus line 18a is a pixel. Each pixel has a TFT 25 and a pixel electrode 20 formed thereon. The gate electrode 12b of the TFT 25 is connected to the gate bus line 12a, and the drain electrode 18b is connected to the data bus line 18a. The source electrode 18c of the TFT 25 is connected to the pixel electrode 20 via the contact hole 19h.
【０００５】図２の断面図を参照して、ＴＦＴ基板の構
成をより詳細に説明する。ガラス基板１１上には、ゲー
トバスライン１２ａ及びゲート電極１２ｂが形成されて
いる。これらのゲートバスライン１２ａ及びゲート電極
１２ｂは、基板１１上に形成された絶縁膜（ゲート絶縁
膜）１４に覆われている。ゲート絶縁膜１４の上の所定
領域には、ＴＦＴ２５の活性層となるアモルファスシリ
コン膜１５が形成されている。そして、このアモルファ
スシリコン膜１５の上には、ＳｉＮのような絶縁材料か
らなるチャネル保護膜１６が形成されている。The structure of the TFT substrate will be described in more detail with reference to the cross-sectional view of FIG. On the glass substrate 11, a gate bus line 12a and a gate electrode 12b are formed. These gate bus lines 12a and gate electrodes 12b are covered with an insulating film (gate insulating film) 14 formed on the substrate 11. An amorphous silicon film 15 serving as an active layer of the TFT 25 is formed in a predetermined region on the gate insulating film 14. A channel protection film 16 made of an insulating material such as SiN is formed on the amorphous silicon film 15.
【０００６】チャネル保護膜１６の両側には、それぞれ
アモルファスシリコン膜１５と接続したｎ+ 型アモルフ
ァスシリコン膜（オーミックコンタクト層）１７が形成
されており、このｎ+ 型アモルファスシリコン膜１７の
上には、データバスライン１８ａ、ＴＦＴ２５のドレイ
ン電極１８ｂ及びソース電極１８ｃが形成されている。On both sides of the channel protective film 16, an n + type amorphous silicon film (ohmic contact layer) 17 connected to the amorphous silicon film 15 is formed, and on the n + type amorphous silicon film 17, , A data bus line 18a, a drain electrode 18b and a source electrode 18c of the TFT 25 are formed.
【０００７】これらのデータバスライン１８ａ、ドレイ
ン電極１８ｂ及びソース電極１８ｃは、保護絶縁膜１９
に覆われている。この保護絶縁膜１９の上には、ＩＴＯ
からなる画素電極２０が形成されている。画素電極２０
は、保護絶縁膜１９に形成されたコンタクト孔１９ｈを
介してＴＦＴ２５のソース電極１８ｃと電気的に接続さ
れている。そして、画素電極２０は、ポリイミド等から
なる配向膜（図示せず）に覆われている。The data bus line 18a, the drain electrode 18b and the source electrode 18c are
Covered in. On the protective insulating film 19, ITO
Is formed. Pixel electrode 20
Is electrically connected to the source electrode 18c of the TFT 25 via a contact hole 19h formed in the protective insulating film 19. The pixel electrode 20 is covered with an alignment film (not shown) made of polyimide or the like.
【０００８】ところで、ゲートバスライン１２ａ及びゲ
ート電極１２ｂは、ゲート絶縁膜１４の形成時に３００
℃以上の高温に加熱されるためヒロック発生に対する耐
熱性が要求される。また、ゲートバスライン１２ａは、
その端部の端子部分でＩＴＯ膜と接続されるため、ＩＴ
Ｏ膜に対するコンタクト抵抗が低いことが要求される。
このため、従来は、ゲートバスライン１２ａ及びゲート
電極１２ｂの材料として、半導体装置の配線材料として
一般的に使用されているＡｌ（アルミニウム又はアルミ
ニウム合金：以下、同じ）ではなく、Ｃｒ（クロム）等
の高融点金属が使用されている。By the way, the gate bus line 12a and the gate electrode 12b are formed when the gate insulating film 14 is formed.
Since it is heated to a high temperature of not less than ℃, heat resistance against hillock generation is required. The gate bus line 12a is
The terminal at the end is connected to the ITO film.
Low contact resistance to the O film is required.
For this reason, conventionally, as a material of the gate bus line 12a and the gate electrode 12b, Cr (chromium) or the like is used instead of Al (aluminum or aluminum alloy: the same applies hereinafter) generally used as a wiring material of a semiconductor device. Are used.
【０００９】[0009]
【発明が解決しようとする課題】近年、液晶表示装置大
型化及び高精細化に伴って、ゲートバスライン１２ａの
幅が狭く、配線長が長くなる傾向にある。しかし、大型
・高精細の液晶表示装置のゲートバスライン及びゲート
電極をＣｒ等の高融点金属により形成すると、抵抗値が
高くなってスイッチング不良が発生する。In recent years, the width of the gate bus line 12a has become narrower and the wiring length has become longer with the increase in size and definition of the liquid crystal display device. However, when the gate bus line and the gate electrode of a large-sized and high-definition liquid crystal display device are formed of a high melting point metal such as Cr, the resistance value becomes high and switching failure occurs.
【００１０】このような問題点を回避するために、ゲー
トバスライン及びゲート電極を、Ａｌ膜とＴｉ又はＭｏ
等の高融点金属膜との積層構造にすることがある。しか
し、逆スタガー型ＴＦＴの場合、ゲート絶縁膜形成時に
３００℃以上の温度となるため、Ａｌ膜と高融点金属と
の積層構造では、Ａｌ膜と高融点金属膜との界面で相互
拡散が起こって高抵抗層が生じてしまう。この高抵抗層
のために、Ａｌを使用しているのにもかかわらず、ゲー
トバスラインの抵抗値を十分に小さくすることができな
い。In order to avoid such a problem, a gate bus line and a gate electrode are formed with an Al film and Ti or Mo.
Etc. in some cases. However, in the case of an inverted stagger type TFT, the temperature becomes 300 ° C. or higher when forming the gate insulating film. Therefore, in the laminated structure of the Al film and the refractory metal, interdiffusion occurs at the interface between the Al film and the refractory metal film. As a result, a high resistance layer is formed. Due to this high resistance layer, the resistance value of the gate bus line cannot be reduced sufficiently even though Al is used.
【００１１】Ａｌと高融点金属との相互拡散を防止する
ために、Ａｌ膜と高融点金属膜との間に窒化チタン（Ｔ
ｉＮ）膜を形成する方法もある。しかし、窒化物は物性
的に安定であって拡散による高抵抗層が生じないもの
の、膜荒れが生じるためゲート絶縁膜の絶縁性が妨げら
れてしまうという欠点がある。本発明の目的は、Ａｌと
高融点金属との界面での相互拡散に起因する高抵抗層の
発生を防止し、且つ膜荒れを回避できる薄膜トランジス
タ及びその製造方法を提供することである。In order to prevent interdiffusion between Al and the refractory metal, titanium nitride (T) is interposed between the Al film and the refractory metal film.
There is also a method of forming an iN) film. However, although nitrides are physically stable and do not form a high-resistance layer due to diffusion, they have a drawback that the film is roughened and the insulation of the gate insulating film is hindered. An object of the present invention is to provide a thin film transistor capable of preventing generation of a high-resistance layer due to interdiffusion at an interface between Al and a refractory metal and avoiding film roughness, and a method for manufacturing the same.
【００１２】[0012]
【課題を解決するための手段】上記した課題は、基板上
のゲート電極、半導体層及びソース・ドレイン電極によ
り構成された薄膜トランジスタにおいて、前記ゲート電
極及び前記ソース・ドレイン電極の少なくとも一方が、
アルミニウム又はアルミニウム合金からなる第１の層
と、高融点金属からなる第２の層と、前記第１の層と前
記第２の層との間に挟まれた酸素を含む中間層との積層
構造を有することを特徴とする薄膜トランジスタにより
解決する。The above object is achieved by a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, wherein at least one of the gate electrode and the source / drain electrode has:
Laminated structure of a first layer made of aluminum or an aluminum alloy, a second layer made of a high melting point metal, and an intermediate layer containing oxygen sandwiched between the first layer and the second layer The problem is solved by a thin film transistor characterized by having:
【００１３】また、上記した課題は、基板上のゲート電
極、半導体層及びソース・ドレイン電極により構成され
た薄膜トランジスタの製造方法において、前記ゲート電
極及び前記ソース・ドレイン電極の少なくとも一方を、
アルミニウム又はアルミニウム合金をスパッタリングし
てアルミニウム又はアルミニウム合金からなる第１の層
を形成する工程と、酸素ガスを２０％以上の比率で含む
雰囲気中で前記第１の層の上にアルミニウム、アルミニ
ウム合金及び高融点金属からなる群から選択されたいず
れか１種の金属をスパッタリングして酸素を含む中間層
を形成する工程と、前記中間層の上に高融点金属をスパ
ッタリングして高融点金属からなる第２の層を形成する
工程とにより作製することを特徴とする薄膜トランジス
タの製造方法により解決する。The above-mentioned problem is also solved by a method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, wherein at least one of the gate electrode and the source / drain electrode is formed by:
Forming a first layer made of aluminum or an aluminum alloy by sputtering aluminum or an aluminum alloy, and forming aluminum, an aluminum alloy and an aluminum alloy on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more. A step of forming an intermediate layer containing oxygen by sputtering any one metal selected from the group consisting of high melting point metals, and a step of forming a high melting point metal by sputtering high melting point metal on the intermediate layer. The problem is solved by a method for manufacturing a thin film transistor, which is manufactured by a step of forming two layers.
【００１４】本願発明者らは、Ａｌ膜と高融点金属膜と
の間の相互拡散を回避すべく種々実験検討を行った結
果、Ａｌ膜と高融点金属膜との間に酸素を含む膜を形成
すればよいとの知見を得た。また、酸素ガス比率が２０
％以上の雰囲気中でＡｌをスパッタリングして形成した
酸素を含むＡｌ膜は、高温でアニールするとシート抵抗
が低下することも判明している。The inventors of the present application have conducted various experimental studies to avoid interdiffusion between the Al film and the refractory metal film. As a result, a film containing oxygen was formed between the Al film and the refractory metal film. We obtained the knowledge that it should be formed. In addition, when the oxygen gas ratio is 20
It has been found that the sheet resistance of an Al film containing oxygen formed by sputtering Al in an atmosphere of not less than% decreases when the film is annealed at a high temperature.
【００１５】図３は横軸にＡｌ膜及びＴｉ膜の成膜中の
雰囲気の酸素ガス比率（但し、残部はＡｒガス）をと
り、縦軸にシート抵抗をとって、成膜直後におけるＡｌ
／Ｔｉ積層膜のシート抵抗と、ゲート絶縁膜形成時と同
等の温度条件（３５０℃で１時間）でアニールした後の
Ａｉ／Ｔｉ積層膜のシート抵抗値を、４端子法で測定し
た結果を示す図である。In FIG. 3, the horizontal axis represents the oxygen gas ratio of the atmosphere during the formation of the Al film and the Ti film (the remainder is Ar gas), and the vertical axis represents the sheet resistance.
The sheet resistance of the Ai / Ti laminated film and the sheet resistance value of the Ai / Ti laminated film after annealing under the same temperature conditions (350 ° C. for 1 hour) as when forming the gate insulating film were measured by the four-terminal method. FIG.
【００１６】この図３から明らかなように、酸素ガス比
率が２０％未満のときは、アニール後の積層膜のシート
抵抗値はアニール前に比べて増加するが、酸素ガス比率
が２０％を超えると、アニール後の積層膜のシート抵抗
値はアニール前に比べて減少する。また、アニール後の
積層膜は表面の膜荒れもなく、積層膜の上に絶縁膜を形
成しても絶縁性が妨げられることもない。As is apparent from FIG. 3, when the oxygen gas ratio is less than 20%, the sheet resistance value of the laminated film after annealing increases as compared with that before annealing, but the oxygen gas ratio exceeds 20%. Then, the sheet resistance value of the laminated film after the annealing decreases as compared with before the annealing. In addition, the laminated film after annealing has no surface roughness, and the insulating property is not hindered even if an insulating film is formed on the laminated film.
【００１７】そこで、本発明においては、ゲート電極及
びソース・ドレイン電極の少なくとも一方が、Ａｌ（ア
ルミニウム又はアルミニウム合金）からなる第１の層
と、高融点金属からなる第２の層と、これらの第１の層
及び第２の層の間に挟まれた酸素を含む中間層との積層
構造とする。これにより、熱によってＡｌ膜（第１の
層）と高融点金属膜（第２の層）との間に高抵抗層が形
成されることを回避できる。Therefore, in the present invention, at least one of the gate electrode and the source / drain electrode has a first layer made of Al (aluminum or an aluminum alloy), a second layer made of a refractory metal, It has a stacked structure of an intermediate layer containing oxygen sandwiched between the first layer and the second layer. Thus, it is possible to avoid formation of a high-resistance layer between the Al film (first layer) and the refractory metal film (second layer) due to heat.
【００１８】なお、酸素を含む層とは、金属中に酸素が
含まれた状態であればよく、必ずしも酸化した状態に限
らない。但し、酸素を含む層により、Ａｌ膜と高融点金
属膜との間の導電性が損なわれないことが必要である。
酸素を含む層の厚さは２ｎｍ以上であることが好まし
い。高融点金属としては、例えばＴｉ（チタン）、Ｍｏ
（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及
びＷ（タングステン）からなる群から選択されたいずれ
か１種の金属又はその合金を使用することができる。The layer containing oxygen only needs to contain oxygen in the metal, and is not necessarily oxidized. However, it is necessary that the conductivity between the Al film and the refractory metal film is not impaired by the layer containing oxygen.
The thickness of the layer containing oxygen is preferably 2 nm or more. As the high melting point metal, for example, Ti (titanium), Mo
Any one metal selected from the group consisting of (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten) or an alloy thereof can be used.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 （第１の実施の形態）図４は本発明の第１の実施の形態
の薄膜トランジスタを適用したＴＮ型液晶表示装置の断
面図、図５は同じくその液晶表示装置のＴＦＴ基板の平
面図、図６は図５のＢ−Ｂ線によるＴＦＴ部分の拡大断
面図である。Embodiments of the present invention will be described below with reference to the accompanying drawings. (First Embodiment) FIG. 4 is a sectional view of a TN type liquid crystal display device to which a thin film transistor according to a first embodiment of the present invention is applied, and FIG. 5 is a plan view of a TFT substrate of the liquid crystal display device. FIG. 6 is an enlarged sectional view of the TFT portion taken along line BB of FIG.
【００２０】液晶表示装置は、図４に示すように、ＴＦ
Ｔ基板３０と、ＣＦ基板５０と、これらのＴＦＴ基板３
０及びＣＦ基板５０の間に封入された液晶４９とにより
構成されている。ＴＦＴ基板３０には、図５に示すよう
に、複数本のゲートバスライン３２ａ及び複数本のデー
タバスライン３８ａが形成されている。ゲートバスライ
ン３２ａ及びデータバスライン３８ａは直角に交差して
おり、これらのゲートバスライン３２ａ及びデータバス
ライン３８ａにより区画された各矩形領域がそれぞれ画
素となっている。各画素には、透明の画素電極４０と、
ＴＦＴ４５とが形成されている。ＴＦＴ４５のゲート電
極３２ｂはゲートバスライン３２ａに接続され、ドレイ
ン電極３８ｂはデータバスライン３８ａに接続されてい
る。また、ＴＦＴ４５のソース電極３８ｃは、コンタク
ト孔３９ｈを介して画素電極４０に接続されている。As shown in FIG. 4, the liquid crystal display device has a TF
T substrate 30, CF substrate 50, and TFT substrate 3
0 and a liquid crystal 49 sealed between the CF substrate 50. As shown in FIG. 5, a plurality of gate bus lines 32a and a plurality of data bus lines 38a are formed on the TFT substrate 30. The gate bus line 32a and the data bus line 38a intersect at right angles, and each rectangular area defined by the gate bus line 32a and the data bus line 38a is a pixel. Each pixel has a transparent pixel electrode 40,
The TFT 45 is formed. The gate electrode 32b of the TFT 45 is connected to the gate bus line 32a, and the drain electrode 38b is connected to the data bus line 38a. The source electrode 38c of the TFT 45 is connected to the pixel electrode 40 via the contact hole 39h.
【００２１】図６のＴＦＴ部分の断面図を参照して、Ｔ
ＦＴ基板３０の構成をより詳細に説明する。ガラス等の
透明絶縁体からなる基板（以下、ガラス基板という）３
１上には、第１配線層として、ゲートバスライン３２ａ
及びゲート電極３２ｂが形成されている。これらのゲー
トバスライン３２ａ及びゲート電極３２ｂは、下からＡ
ｌ膜（第１の層）３３ａ、酸素を含むＡｌ膜（中間層）
３３ｂ及びＴｉ膜（第２の層）３３ｃの３層構造になっ
ており、酸素を含むＡｌ膜３３ｂが拡散防止層として機
能する。Referring to the sectional view of the TFT portion in FIG.
The configuration of the FT substrate 30 will be described in more detail. Substrate made of a transparent insulator such as glass (hereinafter, referred to as a glass substrate) 3
1, a gate bus line 32a as a first wiring layer
And a gate electrode 32b. These gate bus lines 32a and gate electrodes 32b are A
1 film (first layer) 33a, Al film containing oxygen (intermediate layer)
It has a three-layer structure of 33b and a Ti film (second layer) 33c, and the Al film 33b containing oxygen functions as a diffusion preventing layer.
【００２２】これらのゲートバスライン３２ａ及びゲー
ト電極３２ｂは、基板３１上に形成された絶縁膜（ゲー
ト絶縁膜）３４に覆われている。ゲート絶縁膜３４の上
の所定領域（ゲート電極３２ｂの上方）には、ＴＦＴ４
５の活性層となるアモルファスシリコン膜３５が形成さ
れている。そして、このアモルファスシリコン膜３５の
上には、ＳｉＮのような絶縁材料からなるチャネル保護
膜３６が形成されている。The gate bus line 32a and the gate electrode 32b are covered with an insulating film (gate insulating film) 34 formed on the substrate 31. In a predetermined region (above the gate electrode 32b) on the gate insulating film 34, the TFT 4
An amorphous silicon film 35 serving as an active layer 5 is formed. On the amorphous silicon film 35, a channel protection film 36 made of an insulating material such as SiN is formed.
【００２３】チャネル保護膜３６の両側には、それぞれ
アモルファスシリコン膜３５と接続したｎ+ 型アモルフ
ァスシリコン膜（オーミックコンタクト層）３７が形成
されており、これらのｎ+ 型アモルファスシリコン膜３
７の上には、第２配線層として、データバスライン３８
ａ、ＴＦＴ４５のドレイン電極３８ｂ及びソース電極３
８ｃが形成されている。[0023] both sides of the channel protection film 36 is respectively amorphous silicon film 35 and the connected n + -type amorphous silicon film (ohmic contact layer) 37 is formed, these n + -type amorphous silicon film 3
7, a data bus line 38 as a second wiring layer.
a, the drain electrode 38b and the source electrode 3 of the TFT 45
8c is formed.
【００２４】これらのデータバスライン３８ａ、ドレイ
ン電極３８ｂ及びソース電極３８ｃは、保護絶縁膜３９
に覆われている。この保護絶縁膜３９の上には、ＩＴＯ
からなる画素電極４０が形成されている。画素電極４０
は、保護絶縁膜３９に形成されたコンタクト孔３９ｈを
介してＴＦＴ４５のソース電極３８ｃと電気的に接続さ
れている。そして、画素電極４０は、図４に示すように
配向膜４１に覆われている。The data bus line 38a, the drain electrode 38b and the source electrode 38c form a protective insulating film 39.
Covered in. On the protective insulating film 39, ITO
Is formed. Pixel electrode 40
Is electrically connected to the source electrode 38c of the TFT 45 via a contact hole 39h formed in the protective insulating film 39. Then, the pixel electrode 40 is covered with the alignment film 41 as shown in FIG.
【００２５】配向膜４１は例えばポリイミドにより形成
され、その表面には電圧を印加したときの液晶分子の配
向方向を決定するために、配向処理が施されている。配
向処理の代表的な方法としては、布製のローラーにより
配向膜４１の表面を一方向に擦るラビング法が知られて
いる。一方、ＣＦ基板５０は、図４に示すように、ガラ
ス基板５１と、ガラス基板５１の下面側に形成されたブ
ラックマトリクス５２、カラーフィルタ５３、対向電極
５４及び配向膜５５により構成されている。The alignment film 41 is formed of, for example, polyimide, and its surface is subjected to an alignment process in order to determine the alignment direction of liquid crystal molecules when a voltage is applied. As a typical method of the alignment treatment, a rubbing method in which the surface of the alignment film 41 is rubbed in one direction by a cloth roller is known. On the other hand, as shown in FIG. 4, the CF substrate 50 includes a glass substrate 51, a black matrix 52, a color filter 53, a counter electrode 54, and an alignment film 55 formed on the lower surface side of the glass substrate 51.
【００２６】ブラックマトリクス５２は、例えばＣｒ等
の金属材料により、ＴＦＴ基板３０のゲートバスライン
３２ａ、データバスライン３８ａ及びＴＦＴ４５の形成
領域を遮光するように形成されている。カラーフィルタ
５３には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３
種類があり、１つの画素電極４０にいずれか１色のカラ
ーフィルタ５３が対向している。The black matrix 52 is formed of, for example, a metal material such as Cr so as to shield the gate bus line 32a, the data bus line 38a and the area where the TFT 45 is formed on the TFT substrate 30 from light. The color filter 53 includes three colors of red (R), green (G), and blue (B).
There is a type, and a color filter 53 of any one color is opposed to one pixel electrode 40.
【００２７】カラーフィルタ５３の下には、ＩＴＯから
なる透明対向電極５４が形成されている。この対向電極
５４の下には、例えばポリイミドからなる配向膜５５が
形成されている。この配向膜５５の表面にも配向処理が
施されている。図７〜図１１は、本実施の形態の薄膜ト
ランジスタの製造方法を工程順に示す断面図である。Under the color filter 53, a transparent counter electrode 54 made of ITO is formed. Under the counter electrode 54, an alignment film 55 made of, for example, polyimide is formed. The surface of the alignment film 55 is also subjected to an alignment process. 7 to 11 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to the present embodiment in the order of steps.
【００２８】まず、図７（ａ）に示すように、スパッタ
リング装置のチャンバ内にガラス基板３１を入れ、チャ
ンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入しなが
らＡｌをスパッタリングして、ガラス基板３１上にＡｌ
膜（第１の層）３３ａを約１００ｎｍの厚さに形成す
る。その後、同じチャンバ内にＡｒガスを１２７ｓｃｃ
ｍ、酸素を５４ｓｃｃｍの流量で導入しながらＡｌを反
応性スパッタリング法によりスパッタリングして、酸素
を含むＡｌ膜（中間層）３３ｂを約５ｎｍの厚さに形成
する。First, as shown in FIG. 7 (a), a glass substrate 31 is put into a chamber of a sputtering apparatus, and Al is sputtered while introducing Ar gas at a flow rate of 140 sccm into the chamber. To Al
A film (first layer) 33a is formed to a thickness of about 100 nm. Then, 127 scc Ar gas is introduced into the same chamber.
While introducing m and oxygen at a flow rate of 54 sccm, Al is sputtered by a reactive sputtering method to form an oxygen-containing Al film (intermediate layer) 33b to a thickness of about 5 nm.
【００２９】次いで、真空を破らずに別のチャンバにガ
ラス基板３１を移送する。そして、チャンバ内にＡｒガ
スを１４０ｓｃｃｍの流量で導入しながらＴｉをスパッ
タリングして、Ｔｉ膜（第２の層）３３ｃを５０ｎｍの
厚さに形成する。次に、Ｔｉ膜３３ｃの上にホトレジス
ト膜を塗布し、露光及び現像処理を施して、図７（ｂ）
に示すように、ホトレジスト膜５１を所定の形状にパタ
ーニングする。その後、図７（ｃ）に示すように、ホト
レジスト膜５１をマスクにして、塩素系ガスを用いた反
応性イオンエッチングを施し、Ｔｉ膜３３ｃ、酸素を含
むＡｌ膜３３ｂ及びＡｌ膜３３ａを一括してエッチング
することにより、ゲート電極３２ｂを形成する。Next, the glass substrate 31 is transferred to another chamber without breaking the vacuum. Then, Ti is sputtered while introducing Ar gas into the chamber at a flow rate of 140 sccm, thereby forming a Ti film (second layer) 33c to a thickness of 50 nm. Next, a photoresist film is applied on the Ti film 33c, and exposure and development processes are performed.
As shown in (1), the photoresist film 51 is patterned into a predetermined shape. Thereafter, as shown in FIG. 7C, reactive ion etching using a chlorine-based gas is performed using the photoresist film 51 as a mask, and the Ti film 33c, the Al film 33b containing oxygen, and the Al film 33a are collectively formed. The gate electrode 32b is formed by etching.
【００３０】次に、図８（ａ）に示すように、レジスト
膜５１を除去する。そして、図８（ｂ）に示すように、
ＣＶＤ法により、ゲート絶縁膜３４として窒化シリコン
（ＳｉＮ）膜を形成する。このとき、ガラス基板３１の
温度が３００℃以上となるが、本実施の形態では、Ａｌ
膜３３ａとＴｉ膜３３ｃとの間に酸素を含むＡｌ膜３３
ｂが形成されているので、この膜が拡散防止層として機
能し、ＡｌとＴｉとの相互拡散が防止され、高抵抗層の
生成が回避される。Next, as shown in FIG. 8A, the resist film 51 is removed. Then, as shown in FIG.
A silicon nitride (SiN) film is formed as the gate insulating film 34 by the CVD method. At this time, the temperature of the glass substrate 31 becomes 300 ° C. or higher.
Al film 33 containing oxygen between film 33a and Ti film 33c
Since b is formed, this film functions as a diffusion prevention layer, prevents interdiffusion between Al and Ti, and avoids formation of a high resistance layer.
【００３１】その後、ＣＶＤ法により、ゲート絶縁膜３
４の上にＴＦＴ４５の活性層となるアモルファスシリコ
ン膜３５を形成し、更にその上にチャネル保護膜３６と
なる窒化シリコン膜３６ｘを形成する。そして、窒化シ
リコン膜３６ｘの上にホトレジスト膜を塗布し、露光及
び現像処理を施して、図８（ｃ）に示すように、所望の
チャネル保護膜の形状にホトレジスト膜５２をパターニ
ングする。Thereafter, the gate insulating film 3 is formed by the CVD method.
An amorphous silicon film 35 serving as an active layer of the TFT 45 is formed on the substrate 4, and a silicon nitride film 36x serving as a channel protection film 36 is further formed thereon. Then, a photoresist film is applied on the silicon nitride film 36x, exposure and development are performed, and the photoresist film 52 is patterned into a desired channel protective film shape as shown in FIG. 8C.
【００３２】次いで、レジスト膜５２をマスクにして窒
化シリコン膜３６ｘをエッチングし、図９（ａ）に示す
ようにチャネル保護膜３６を形成する。その後、レジス
ト膜５２を除去する。次に、図９（ｂ）に示すように、
ＣＶＤ法により、オーミックコンタクト層となるｎ+ 型
アモルファスシリコン膜３７をガラス基板３１の上側全
面に形成した後、スパッタリング法により、Ｔｉ、Ａ
ｌ、Ｔｉをこの順番で連続的に成膜して導電膜３８ｘを
形成する。Next, the silicon nitride film 36x is etched using the resist film 52 as a mask to form a channel protective film 36 as shown in FIG. After that, the resist film 52 is removed. Next, as shown in FIG.
After an n + -type amorphous silicon film 37 serving as an ohmic contact layer is formed on the entire upper surface of the glass substrate 31 by a CVD method, Ti, A
1 and Ti are continuously formed in this order to form the conductive film 38x.
【００３３】次に、ホトリソグラフィにより、図９
（ｃ）に示すように導電膜３８ｘ、ｎ+型アモルファス
シリコン膜３７及びアモルファスシリコン膜３５をパタ
ーニングして、データバスライン３８ａ、ドレイン電極
３８ｂ及びソース電極３８ｃを形成する。その後、図１
０（ａ）に示すように、ＣＶＤ法により、ガラス基板３
１の上側全面に窒化シリコンを堆積することにより、保
護絶縁膜３９を形成する。そして、図１０（ｂ）に示す
ように、保護絶縁膜３９に、ソース電極３８ｃに到達す
るコンタクト孔３９ｈを形成する。このとき同時に、ゲ
ートバスライン３２ａ及びデータバスライン３８ａの端
部の端子部分が露出する開口部（図示せず）も形成す
る。Next, FIG.
As shown in (c), the data bus line 38a, the drain electrode 38b, and the source electrode 38c are formed by patterning the conductive film 38x, the n + type amorphous silicon film 37, and the amorphous silicon film 35. Then, FIG.
0 (a), the glass substrate 3 was formed by the CVD method.
A protective insulating film 39 is formed by depositing silicon nitride on the entire upper surface of the first insulating film. Then, as shown in FIG. 10B, a contact hole 39h reaching the source electrode 38c is formed in the protective insulating film 39. At this time, an opening (not shown) is also formed to expose the terminal portions at the ends of the gate bus line 32a and the data bus line 38a.
【００３４】次いで、図１１（ａ）に示すように、ガラ
ス基板３１の上側全面にＩＴＯをスパッタリングして、
ＩＴＯ膜４０ｘを形成する。そして、図１１（ｂ）に示
すように、ＩＴＯ膜４０ｘをパターニングして、画素電
極４０と、ゲートバスライン３２ａ及びデータバスライ
ン３８ａの端部の端子部分を覆うカバー膜（図示せず）
とを形成する。その後、画素電極４０の上を覆う配向膜
４１を、ポリイミド等により形成する。これにより、Ｔ
ＦＴ基板が完成する。Next, as shown in FIG. 11A, ITO is sputtered on the entire upper surface of the glass substrate 31,
An ITO film 40x is formed. Then, as shown in FIG. 11B, the ITO film 40x is patterned to cover the pixel electrode 40 and the terminal portions at the ends of the gate bus line 32a and the data bus line 38a (not shown).
And are formed. After that, an alignment film 41 covering the pixel electrode 40 is formed of polyimide or the like. This gives T
The FT substrate is completed.
【００３５】本実施の形態では、ゲートバスライン３２
ａ及びゲート電極３２ｂが、Ａｌ膜３３ａと、拡散防止
層として機能する酸素を含むＡｌ膜３３ｂと、高融点金
属からなるＴｉ膜３３ｃとの３層構造を有しているの
で、ゲート絶縁膜３４の形成工程において、３００℃以
上の温度に加熱されても、Ａｌ膜３３ａとＴｉ膜３３ｃ
との間に高抵抗層が形成されることが回避される。これ
により、本実施の形態の液晶表示装置は、ゲートバスラ
インの抵抗値が小さくなる。In this embodiment, the gate bus line 32
a and the gate electrode 32b have a three-layer structure of an Al film 33a, an Al film 33b containing oxygen functioning as a diffusion preventing layer, and a Ti film 33c made of a high melting point metal. In the step of forming the Al film 33a and the Ti film 33c,
The formation of a high resistance layer between them is avoided. Thereby, in the liquid crystal display device of the present embodiment, the resistance value of the gate bus line is reduced.
【００３６】上記の方法により実際に１５インチＸＧＡ
（１０２４×７６８ドット）型の液晶表示装置を作製し
て、ゲートバスラインの抵抗値を測定し、従来構造の液
晶表示装置のゲートバスラインの抵抗値を比較した。そ
の結果、従来構造の液晶表示装置では、ゲートバスライ
ンの抵抗値が１８ｋΩであったものが、本実施の形態の
構造では１４．７ｋΩと低くすることができた。但し、
ゲートバスラインの幅は８μｍ、長さは３０４ｍｍであ
る。According to the above method, a 15-inch XGA
A (1024 × 768 dot) type liquid crystal display device was manufactured, the resistance value of the gate bus line was measured, and the resistance value of the gate bus line of the conventional liquid crystal display device was compared. As a result, the resistance value of the gate bus line was 18 kΩ in the conventional liquid crystal display device, but was reduced to 14.7 kΩ in the structure of the present embodiment. However,
The width of the gate bus line is 8 μm and the length is 304 mm.
【００３７】なお、上記実施の形態では、ゲート絶縁膜
形成時の熱の影響を受けるゲートバスライン３２ａ及び
ゲート電極３２ｂに本発明を適用し、データバスライン
３８ａ、ドレイン電極３８ｂ及びソース電極３８ｃは、
Ｔｉ／Ａｌ／Ｔｉの積層構造としている。これらのデー
タバスライン３８ａ、ドレイン電極３８ｂ及びソース電
極３８ｃの上の保護絶縁膜３９は比較的低い温度で形成
するので、データバスライン３８ａ、ドレイン電極３８
ｂ及びソース電極３８ｃをＴｉ／Ａｌ／Ｔｉの積層構造
としても、ＡｌとＴｉとの相互拡散による高抵抗層が発
生しにくい。しかし、データバスライン３８ａ、ドレイ
ン電極３８ｂ及びソース電極３８ｃも、ゲートバスライ
ン３２ａ及びゲート電極３２ｂと同様に、Ａｌ膜と高融
点金属膜との間に酸素を含む膜を挟んだ構造としてもよ
い。In the above embodiment, the present invention is applied to the gate bus line 32a and the gate electrode 32b which are affected by heat when forming the gate insulating film, and the data bus line 38a, the drain electrode 38b and the source electrode 38c are ,
It has a laminated structure of Ti / Al / Ti. Since the protective insulating film 39 on the data bus line 38a, the drain electrode 38b, and the source electrode 38c is formed at a relatively low temperature, the data bus line 38a, the drain electrode 38
Even when the layer b and the source electrode 38c have a laminated structure of Ti / Al / Ti, a high-resistance layer due to the interdiffusion between Al and Ti is hardly generated. However, similarly to the gate bus line 32a and the gate electrode 32b, the data bus line 38a, the drain electrode 38b, and the source electrode 38c may have a structure in which a film containing oxygen is interposed between the Al film and the refractory metal film. .
【００３８】また、上記実施の形態では第２の層をＴｉ
により形成したが、Ｔｉ（チタン）、Ｍｏ（モリブデ
ン）、Ｃｒ（クロム）、Ｔａ（タンタル）及びＷ（タン
グステン）からなる群から選択されたいずれか１種の金
属、又はその合金により形成してもよい。 （第２の実施の形態）図１２は本発明の第２の実施の形
態の薄膜トランジスタの形成方法を示す断面図である。In the above embodiment, the second layer is made of Ti.
But formed of any one metal selected from the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum) and W (tungsten), or an alloy thereof. Is also good. (Second Embodiment) FIG. 12 is a sectional view showing a method of forming a thin film transistor according to a second embodiment of the present invention.
【００３９】まず、図１２（ａ）に示すように、スパッ
タリング装置のチャンバ内にガラス基板３１を配置し、
チャンバ内にＡｒガスを１４０ｓｃｃｍの流量で導入し
ながらＡｌをスパッタリングし、厚さが約１００ｎｍの
Ａｌ膜（第１の層）３３ａを成膜する。その後、真空を
破らずに別のチャンバにガラス基板３１を移送し、チャ
ンバ内にＡｒガスを１２７ｓｃｃｍ、酸素を５４ｓｃｃ
ｍの流量で導入しながら反応性スパッタリング法により
Ｔｉをスパッタリングし、酸素を含むＴｉ層（中間層）
３３ｄを約５ｎｍの厚さに成膜する。First, as shown in FIG. 12A, a glass substrate 31 is placed in a chamber of a sputtering apparatus.
Al is sputtered while introducing Ar gas at a flow rate of 140 sccm into the chamber, and an Al film (first layer) 33a having a thickness of about 100 nm is formed. Thereafter, the glass substrate 31 is transferred to another chamber without breaking the vacuum, and 127 sccm of Ar gas and 54 sccc of oxygen are introduced into the chamber.
Sputtering Ti by reactive sputtering while introducing at a flow rate of m, Ti layer containing oxygen (intermediate layer)
33d is deposited to a thickness of about 5 nm.
【００４０】次いで、同一のチャンバにて、Ａｒガスを
１４０ｓｃｃｍの流量で導入した雰囲気中でＴｉをスパ
ッタリングして、Ｔｉ膜（第２の層）３３ｃを約５０ｎ
ｍの厚さに成膜する。次に、Ｔｉ膜３３ｃの上にホトレ
ジスト膜を塗布し、露光及び現像処理を施して、図１２
（ｂ）に示すように、ホトレジスト膜５１を所定のパタ
ーンにパターニングする。その後、図１２（ｃ）に示す
ように、ホトレジスト膜５１をマスクにして、塩素系ガ
スを用いた反応性イオンエッチングを施し、Ｔｉ膜３３
ｃ、酸素を含むＴｉ膜３３ｄ及びＡｌ膜３３ａを一括し
てエッチングすることにより、ゲート電極３２ｂを形成
する。Next, in the same chamber, Ti is sputtered in an atmosphere in which Ar gas is introduced at a flow rate of 140 sccm, and a Ti film (second layer) 33c is formed to a thickness of about 50 n.
m to form a film. Next, a photoresist film is applied on the Ti film 33c, and exposure and development are performed.
As shown in (b), the photoresist film 51 is patterned into a predetermined pattern. Thereafter, as shown in FIG. 12C, reactive ion etching using a chlorine-based gas is performed using the photoresist film 51 as a mask, and the Ti film 33 is formed.
The gate electrode 32b is formed by simultaneously etching the Ti film 33d and the Al film 33a containing c and oxygen.
【００４１】以後の工程は第１の実施の形態と同様であ
るので、ここでは説明を省略する。本実施の形態におい
ては、酸素を含むＴｉ膜３３ｄが拡散防止層として機能
し、ゲート絶縁膜形成時にＡｌ膜３３ａとＴｉ膜３３ｃ
との間の相互拡散が防止される。これにより、本発明に
おいても、第１の実施の形態と同様の効果を得ることが
できる。The subsequent steps are the same as in the first embodiment, and a description thereof will not be repeated. In the present embodiment, the Ti film 33d containing oxygen functions as a diffusion preventing layer, and the Al film 33a and the Ti film 33c are formed when forming the gate insulating film.
Is prevented from diffusing. Thereby, also in the present invention, the same effect as in the first embodiment can be obtained.
【００４２】なお、上記実施の形態では中間層及び第２
の層をＴｉのスパッタリングで形成したが、Ｔｉ（チタ
ン）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｔａ（タ
ンタル）及びＷ（タングステン）からなる群から選択さ
れたいずれか１種の金属、又はその合金をスパッタリン
グして形成してもよい。 （第３の実施の形態）以下、第３の実施の形態について
説明する。本実施の形態が第１の実施の形態と異なる点
は、ゲートバスライン及びゲート電極の形成方法が異な
ることにあり、その他の構成は基本的に第１の実施の形
態と同様であるので、重複する部分の説明は省略する。In the above embodiment, the intermediate layer and the second
Was formed by sputtering of Ti, but any one metal selected from the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum) and W (tungsten), or The alloy may be formed by sputtering. (Third Embodiment) Hereinafter, a third embodiment will be described. This embodiment is different from the first embodiment in that the method of forming the gate bus line and the gate electrode is different, and the other configuration is basically the same as the first embodiment. The description of the overlapping part is omitted.
【００４３】図１３は薄膜トランジスタの製造装置を示
すブロック図である。この装置は、搬入室６１、基板待
機室６２、Ａｌ成膜室（第１室）６３、ベント処理室
（第２室）６４、Ｔｉ成膜室（第３室）６５、基板取り
出し室６６及びトランスファー室６７により構成されて
いる。各室６１〜６７は扉で仕切られている。また、各
室６１〜６７はいずれも排気装置に接続され、各部屋を
個別に排気にすることができるようになっている。FIG. 13 is a block diagram showing an apparatus for manufacturing a thin film transistor. This apparatus includes a loading chamber 61, a substrate standby chamber 62, an Al film forming chamber (first chamber) 63, a vent processing chamber (second chamber) 64, a Ti film forming chamber (third chamber) 65, a substrate unloading chamber 66, It is constituted by a transfer chamber 67. Each of the rooms 61 to 67 is partitioned by a door. Each of the chambers 61 to 67 is connected to an exhaust device so that each of the rooms can be individually exhausted.
【００４４】以下、上述の装置を使用した薄膜トランジ
スタの製造方法について説明する。まず、基板待機室６
２、Ａｌ成膜室６３、ベント処理室６４、Ｔｉ成膜室６
５、取り出し室６６及びトランスファー室６７の各室内
のエアーを十分に排気する。次に、搬入室６１にガラス
基板を入れた後、搬入室６１内を十分排気する。そし
て、搬入室６１からトランスファ室６７を介して基板待
機室６２に基板を移送する。そして、ガラス基板を基板
待機室６２からトランスファー室６７を介してＡｌ成膜
室６３に移送する。Hereinafter, a method of manufacturing a thin film transistor using the above-described apparatus will be described. First, the substrate waiting room 6
2, Al film forming chamber 63, vent processing chamber 64, Ti film forming chamber 6
5. Air in each of the extraction chamber 66 and the transfer chamber 67 is sufficiently exhausted. Next, after the glass substrate is put into the loading chamber 61, the inside of the loading chamber 61 is sufficiently evacuated. Then, the substrate is transferred from the loading chamber 61 to the substrate standby chamber 62 via the transfer chamber 67. Then, the glass substrate is transferred from the substrate standby chamber 62 to the Al film formation chamber 63 via the transfer chamber 67.
【００４５】次に、Ａｌ成膜室６３では、Ａｒガスを１
４０ｓｃｃｍの流量で導入しながらＡｌをスパッタリン
グして、基板上にＡｌ膜（第１の層）を約１００ｎｍの
厚さに形成する。その後、ガラス基板を、Ａｌ成膜室６
３からトランスファー室６７を介してベント処理室６４
に移送する。ベント処理室６４では、ガラス基板が室内
に移送されると、室内に大気を導入する。これにより、
Ａｌ膜の表面に自然酸化膜（中間層）が形成される。Next, in the Al film formation chamber 63, Ar gas is
Al is sputtered while being introduced at a flow rate of 40 sccm to form an Al film (first layer) on the substrate to a thickness of about 100 nm. Thereafter, the glass substrate is moved to the Al film forming chamber 6.
3 through the transfer chamber 67 and the vent processing chamber 64
Transfer to In the vent processing chamber 64, when the glass substrate is transferred into the room, the atmosphere is introduced into the room. This allows
A natural oxide film (intermediate layer) is formed on the surface of the Al film.
【００４６】このようにしてＡｌ膜の表面に自然酸化膜
が形成された後、ベント処理室６４内を再びを真空状態
にする。そして、ガラス基板を、ベント処理室６４から
トランスファー室６７を介してＴｉ成膜室６５に移送す
る。Ｔｉ成膜室６４では、Ａｒガスを１４０ｓｃｃｍの
流量で導入しながらＴｉをスパッタリングして、Ｔｉ膜
（第２の層）を５０ｎｍの厚さに成膜する。これによ
り、Ａｌ膜とＴｉ膜との間に自然酸化膜を挟んだ構造の
積層膜が形成される。After the natural oxide film is formed on the surface of the Al film in this manner, the inside of the vent processing chamber 64 is again evacuated. Then, the glass substrate is transferred from the vent processing chamber 64 to the Ti film formation chamber 65 via the transfer chamber 67. In the Ti film formation chamber 64, Ti is sputtered while introducing Ar gas at a flow rate of 140 sccm to form a Ti film (second layer) to a thickness of 50 nm. Thus, a laminated film having a structure in which a natural oxide film is interposed between the Al film and the Ti film is formed.
【００４７】次に、ガラス基板を、Ｔｉ成膜室６５から
トランスファー室６７を介して取り出し室に移送する。
その後、トランスファー室６７と取り出し室６６との間
の扉を閉めた後、取り出し室６６を大気圧にして、ガラ
ス基板を取り出す。次いで、Ａｌ膜、自然酸化膜及びＴ
ｉ膜の３層構造の積層膜をホトリソグラフィによりパタ
ーニングして、ゲートバスライン及びゲート電極を形成
する。その後の工程は第１の実施の形態と同様であるの
で、ここでは説明を省略する。Next, the glass substrate is transferred from the Ti film formation chamber 65 to the extraction chamber via the transfer chamber 67.
Then, after closing the door between the transfer chamber 67 and the take-out chamber 66, the take-out chamber 66 is set to atmospheric pressure, and the glass substrate is taken out. Next, an Al film, a natural oxide film and T
A gate bus line and a gate electrode are formed by patterning the laminated film having the three-layer structure of the i film by photolithography. Subsequent steps are the same as in the first embodiment, and a description thereof will not be repeated.
【００４８】本実施の形態によれば、ゲートバスライン
及びゲート電極をＡｌ膜、自然酸化膜及びＴｉ膜の３層
構造としているので、自然酸化膜によりＡｌ膜とＴｉ膜
との間の熱による相互拡散が防止される。これにより、
低抵抗の電極配線を得ることができる。なお、上記の第
１〜第３の実施の形態では、本発明をＴＮ型液晶表示装
置に適用した場合について説明したが、これにより本発
明の適用範囲がＴＮ型液晶表示装置に限定されるもので
はなく、本発明は例えばＩＰＳ（In-Plane Switching）
型液晶表示装置及びＭＶＡ（Multi-domain Vertical Al
ignment ）型液晶表示装置等の液晶表示装置や、その他
の薄膜トランジスタを使用した電子機器に適用すること
ができる。According to the present embodiment, the gate bus line and the gate electrode have the three-layer structure of the Al film, the natural oxide film and the Ti film, so that the natural oxide film causes heat between the Al film and the Ti film. Mutual diffusion is prevented. This allows
Low-resistance electrode wiring can be obtained. In the first to third embodiments, the case where the present invention is applied to a TN type liquid crystal display device has been described. However, the scope of the present invention is limited to the TN type liquid crystal display device. Instead, the present invention relates to, for example, IPS (In-Plane Switching).
Liquid crystal display device and MVA (Multi-domain Vertical Al
The present invention can be applied to a liquid crystal display device such as a liquid crystal display device and other electronic devices using thin film transistors.
【００４９】（付記１）基板上のゲート電極、半導体層
及びソース・ドレイン電極により構成された薄膜トラン
ジスタにおいて、前記ゲート電極及び前記ソース・ドレ
イン電極の少なくとも一方が、アルミニウム又はアルミ
ニウム合金からなる第１の層と、高融点金属からなる第
２の層と、前記第１の層と前記第２の層との間に挟まれ
た酸素を含む中間層との積層構造を有することを特徴と
する薄膜トランジスタ。(Supplementary Note 1) In a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, at least one of the gate electrode and the source / drain electrode is made of a first material made of aluminum or an aluminum alloy. A thin film transistor having a stacked structure of a layer, a second layer made of a high-melting metal, and an intermediate layer containing oxygen sandwiched between the first layer and the second layer.
【００５０】（付記２）前記中間層は、酸素を含むアル
ミニウム、酸素を含むアルミニウム合金及び酸素を含む
高融点金属のうちのいずれか１種により構成されている
ことを特徴とする付記１に記載の薄膜トランジスタ。 （付記３）前記高融点金属は、Ｔｉ（チタン）、Ｍｏ
（モリブデン）、Ｃｒ（クロム）、Ｔａ（タンタル）及
びＷ（タングステン）からなる群から選択されたいずれ
か１種の金属、又はその合金であることを特徴とする付
記１に記載の薄膜トランジスタ。(Supplementary note 2) The supplementary note 1, wherein the intermediate layer is made of any one of aluminum containing oxygen, an aluminum alloy containing oxygen, and a high melting point metal containing oxygen. Thin film transistor. (Supplementary Note 3) The refractory metal is Ti (titanium), Mo
The thin film transistor according to claim 1, wherein the thin film transistor is any one metal selected from the group consisting of (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten), or an alloy thereof.
【００５１】（付記４）基板上のゲート電極、半導体層
及びソース・ドレイン電極により構成された薄膜トラン
ジスタの製造方法において、前記ゲート電極及び前記ソ
ース・ドレイン電極の少なくとも一方を、アルミニウム
又はアルミニウム合金をスパッタリングして、アルミニ
ウム又はアルミニウム合金からなる第１の層を形成する
工程と、酸素ガスを２０％以上の比率で含む雰囲気中で
前記第１の層の上にアルミニウム、アルミニウム合金及
び高融点金属からなる群から選択されたいずれか１種の
金属をスパッタリングして、酸素を含む中間層を形成す
る工程と、前記中間層の上に高融点金属をスパッタリン
グして、高融点金属からなる第２の層を形成する工程と
により作製することを特徴とする薄膜トランジスタの製
造方法。(Supplementary Note 4) In the method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, at least one of the gate electrode and the source / drain electrode is formed by sputtering aluminum or an aluminum alloy. Forming a first layer made of aluminum or an aluminum alloy, and forming the first layer made of aluminum, an aluminum alloy and a high melting point metal on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more. A step of forming an intermediate layer containing oxygen by sputtering any one metal selected from the group; and a second layer made of a high melting point metal by sputtering a high melting point metal on the intermediate layer. Forming a thin film transistor.
【００５２】（付記５）基板上のゲート電極、半導体層
及びソース・ドレイン電極により構成された薄膜トラン
ジスタの製造方法において、前記ゲート電極及び前記ソ
ース・ドレイン電極の少なくとも一方を、アルミニウム
又はアルミニウム合金をスパッタリングしてアルミニウ
ム又はアルミニウム合金からなる第１の層を形成する工
程と、酸素を含む雰囲気中で前記第１の層の表面を酸化
させて酸化膜からなる中間層を形成する工程と、前記第
１の層の上に高融点金属をスパッタリングして高融点金
属からなる第２の層を形成する工程とにより作製するこ
とを特徴とする薄膜トランジスタの製造方法。(Supplementary Note 5) In the method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, at least one of the gate electrode and the source / drain electrode is formed by sputtering aluminum or an aluminum alloy. Forming a first layer made of aluminum or an aluminum alloy by oxidizing a surface of the first layer in an atmosphere containing oxygen to form an intermediate layer made of an oxide film; Forming a second layer made of a high melting point metal by sputtering a high melting point metal on the above layer.
【００５３】（付記６）絶縁基板上に形成された複数本
のゲートバスラインと、前記絶縁基板上に前記ゲートバ
スラインと交差する方向に形成された複数本のデータバ
スラインと、前記ゲートバスラインと前記データバスラ
インとにより区画される各画素領域にそれぞれ形成され
た薄膜トランジスタ及び画素電極とを有する液晶表示装
置において、前記ゲートバスライン及び前記データバス
ラインの少なくとも一方は、アルミニウム又はアルミニ
ウム合金からなる第１の層と、高融点金属からなる第２
の層と、前記第１の層と前記第２の層との間に挟まれた
酸素を含む中間層との積層構造を有することを特徴とす
る液晶表示装置。(Supplementary Note 6) A plurality of gate bus lines formed on the insulating substrate, a plurality of data bus lines formed on the insulating substrate in a direction crossing the gate bus lines, and In a liquid crystal display device having a thin film transistor and a pixel electrode formed in each pixel region defined by a line and the data bus line, at least one of the gate bus line and the data bus line is made of aluminum or an aluminum alloy. And a second layer made of a refractory metal.
A liquid crystal display device having a laminated structure of a first layer and an intermediate layer containing oxygen sandwiched between the first layer and the second layer.
【００５４】（付記７）絶縁基板上にアルミニウム又は
アルミニウム合金からなる第１の層を形成する工程と、
前記第１の層の上に酸素を含む中間層を形成する工程
と、前記中間層の上に高融点金属からなる第２の層を形
成する工程と、前記第１の層、前記中間層及び前記第２
の層の積層膜をパターニングして、ゲート電極及びゲー
トバスラインを形成する工程と、前記ゲート電極及び前
記ゲートバスラインの上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、
ソース電極、ドレイン電極及びデータバスラインを形成
する工程と、前記絶縁基板の上側全面に保護絶縁膜を形
成する工程と、前記ソース電極の上方、並びに前記ゲー
トガスライン及び前記ドレインバスラインの各端子の上
方の前記絶縁膜を除去する工程と、前記保護絶縁膜の上
に透明導電体膜を形成し、この透明導電体膜をパターニ
ングして画素電極を形成する工程とを有することを特徴
とする液晶表示装置の製造方法。(Supplementary Note 7) A step of forming a first layer made of aluminum or an aluminum alloy on the insulating substrate;
A step of forming an intermediate layer containing oxygen on the first layer, a step of forming a second layer made of a refractory metal on the intermediate layer, and a step of forming the first layer, the intermediate layer, The second
Forming a gate electrode and a gate bus line by patterning a layered film of the above layers, forming a gate insulating film on the gate electrode and the gate bus line, and forming a thin film transistor on the gate insulating film. Active layer,
Forming a source electrode, a drain electrode and a data bus line, forming a protective insulating film on the entire upper surface of the insulating substrate, and forming a terminal above the source electrode and the gate gas line and the drain bus line; Removing the insulating film above, and forming a transparent conductive film on the protective insulating film, and patterning the transparent conductive film to form a pixel electrode. A method for manufacturing a liquid crystal display device.
【００５５】（付記８）前記酸素を含む中間層は、酸素
ガスを２０％以上含む雰囲気中で、アルミニウム、アル
ミニウム合金及び高融点金属からなる群から選択された
いずれか１種の金属をスパッタリングして形成すること
を特徴とする付記７に記載の液晶表示装置の製造方法。
（付記９）前記酸素を含む中間層は、前記アルミニウム
又はアルミニウム合金膜の表面を自然酸化させて形成す
ることを特徴とする付記７に記載の液晶表示装置の製造
方法。(Supplementary Note 8) The intermediate layer containing oxygen is formed by sputtering any one metal selected from the group consisting of aluminum, an aluminum alloy, and a refractory metal in an atmosphere containing 20% or more of oxygen gas. 8. The method for manufacturing a liquid crystal display device according to supplementary note 7, wherein:
(Supplementary note 9) The method for manufacturing a liquid crystal display device according to supplementary note 7, wherein the intermediate layer containing oxygen is formed by naturally oxidizing a surface of the aluminum or aluminum alloy film.
【００５６】[0056]
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタによれば、ゲート電極及びソース・ドレイン電
極の少なくとも一方が、アルミニウム又はアルミニウム
合金からなる第１の層と、高融点金属からなる第２の層
と、第１及び第２の層の間に挟まれた酸素を含む中間層
との積層構造を有しているので、アルミニウム膜と高融
点金属膜との間に高抵抗層が形成されることがなく、膜
荒れもない。従って、本発明の薄膜トランジスタを液晶
表示装置のスイッチング素子として使用すれば、大型・
高精細の液晶表示装置が実現される。As described above, according to the thin film transistor of the present invention, at least one of the gate electrode and the source / drain electrode has the first layer made of aluminum or aluminum alloy and the second layer made of high melting point metal. And an intermediate layer containing oxygen sandwiched between the first and second layers, a high-resistance layer is formed between the aluminum film and the refractory metal film. There is no film roughness. Therefore, if the thin film transistor of the present invention is used as a switching element of a liquid crystal display device, a large size
A high-definition liquid crystal display device is realized.
【００５７】また、本発明の薄膜トランジスタの製造方
法によれば、酸素ガスを２０％以上の比率で含む雰囲気
中でＡｌ又は高融点金属をスパッタリングして拡散防止
層として機能する中間層を形成するので、Ａｌ膜と高融
点金属膜との間の相互拡散を防止することができる。ま
た、拡散防止層として自然酸化膜を使用した場合も同様
である。According to the method of manufacturing a thin film transistor of the present invention, an intermediate layer functioning as a diffusion prevention layer is formed by sputtering Al or a high melting point metal in an atmosphere containing oxygen gas at a ratio of 20% or more. , The interdiffusion between the Al film and the refractory metal film can be prevented. The same applies when a natural oxide film is used as the diffusion preventing layer.
【図１】図１は、液晶表示装置のＴＦＴ基板を示す平面
図である。FIG. 1 is a plan view showing a TFT substrate of a liquid crystal display device.
【図２】図２は図１のＡ−Ａ線による断面図であり、従
来の逆スタガー型ＴＦＴの構造を示している。FIG. 2 is a cross-sectional view taken along line AA of FIG. 1, and shows the structure of a conventional inverted staggered TFT.
【図３】図３は、成膜中の雰囲気の酸素ガス比率と、成
膜直後におけるＡｌ／Ｔｉ積層膜のシート抵抗及びアニ
ール後のＡｉ／Ｔｉ積層膜のシート抵抗値との関係を示
す図である。FIG. 3 is a diagram showing a relationship between an oxygen gas ratio in an atmosphere during film formation, a sheet resistance of an Al / Ti stacked film immediately after film formation, and a sheet resistance of an Ai / Ti stacked film after annealing. It is.
【図４】図４は、本発明の第１の実施の形態の薄膜トラ
ンジスタを適用した液晶表示装置の断面図である。FIG. 4 is a sectional view of a liquid crystal display device to which the thin film transistor according to the first embodiment of the present invention is applied.
【図５】図５は同じくその液晶表示装置の平面図であ
る。FIG. 5 is a plan view of the same liquid crystal display device.
【図６】図６は、図５のＢ−Ｂ線によるＴＦＴ部分の拡
大断面図である。FIG. 6 is an enlarged sectional view of a TFT portion taken along line BB of FIG. 5;
【図７】図７は、第１の実施の形態の薄膜トランジスタ
の製造方法を示す断面図（その１）である。FIG. 7 is a sectional view (part 1) illustrating the method for manufacturing the thin-film transistor of the first embodiment.
【図８】図８は、第１の実施の形態の薄膜トランジスタ
の製造方法を示す断面図（その２）である。FIG. 8 is a sectional view (part 2) illustrating the method for manufacturing the thin-film transistor according to the first embodiment.
【図９】図９は、第１の実施の形態の薄膜トランジスタ
の製造方法を示す断面図（その３）である。FIG. 9 is a sectional view (part 3) illustrating the method for manufacturing the thin-film transistor of the first embodiment.
【図１０】図１０は、第１の実施の形態の薄膜トランジ
スタの製造方法を示す断面図（その４）である。FIG. 10 is a sectional view (part 4) illustrating the method for manufacturing the thin-film transistor of the first embodiment.
【図１１】図１１は、第１の実施の形態の薄膜トランジ
スタの製造方法を示す断面図で（その５）ある。FIG. 11 is a sectional view (part 5) illustrating the method for manufacturing the thin-film transistor of the first embodiment.
【図１２】図１２は、本発明の第２の実施の形態の薄膜
トランジスタの形成方法を示す断面図である。FIG. 12 is a sectional view illustrating a method of forming a thin film transistor according to a second embodiment of the present invention.
【図１３】図１３は本発明の第３の実施の形態における
薄膜トランジスタの製造装置を示すブロック図である。FIG. 13 is a block diagram showing an apparatus for manufacturing a thin film transistor according to a third embodiment of the present invention.
１１，３１，５１…ガラス基板、 １２ａ，３２ａ…ゲートバスライン、 １２ｂ，３２ｂ…ゲート電極、 １４，３４…ゲート絶縁膜、 １５，３５…アモルファスシリコン膜（活性層）、 １６，３６…チャネル保護膜、 １７，３７…ｎ+ 型アモルファスシリコン膜（オーミッ
クコンタクト層）、 １８ａ，３８ａ…データバスライン、 １８ｂ，３８ｂ…ドレイン電極、 １８ｃ，３８ｃ…ソース電極、 １９，３９…保護絶縁膜、 ２０，４０…画素電極、 ２５…ＴＦＴ、 ３０…ＴＦＴ基板、 ３３ａ…Ａｌ膜、 ３３ｂ…酸素を含んだＡｌ膜、 ３３ｃ…Ｔｉ膜、 ４９…液晶、 ５０…ＣＦ基板。11, 31, 51: Glass substrate, 12a, 32a: Gate bus line, 12b, 32b: Gate electrode, 14, 34: Gate insulating film, 15, 35: Amorphous silicon film (active layer), 16, 36: Channel protection Film, 17, 37 ... n + type amorphous silicon film (ohmic contact layer), 18a, 38a ... data bus line, 18b, 38b ... drain electrode, 18c, 38c ... source electrode, 19, 39 ... protective insulating film, 20, Reference numeral 40: pixel electrode, 25: TFT, 30: TFT substrate, 33a: Al film, 33b: Al film containing oxygen, 33c: Ti film, 49: liquid crystal, 50: CF substrate.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｍ Ｆターム(参考） 2H092 GA17 GA25 JA24 JA34 JA41 JA47 JB51 KA05 KB25 MA05 MA12 MA17 MA29 NA25 PA08 PA11 QA07 4M104 BB02 BB39 CC05 DD37 DD42 DD65 DD86 DD88 GG20 HH16 5F110 AA03 BB01 CC07 DD02 EE01 EE03 EE04 EE06 EE12 EE15 EE44 FF03 FF29 GG02 GG15 GG44 HK03 HK04 HK06 HK09 HK16 HK22 HK33 HK34 HL07 NN02 NN12 NN24 NN35 NN72 QQ09 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 617M F-term (Reference) 2H092 GA17 GA25 JA24 JA34 JA41 JA47 JB51 KA05 KB25 MA05 MA12 MA17 MA29 NA25 PA08 PA11 QA07 4M104 BB02 BB39 CC05 DD37 DD42 DD65 DD86 DD88 GG20 HH16 5F110 AA03 BB01 CC07 DD02 EE01 EE03 EE04 EE06 EE12 EE15 EE44 FF03 FF29 GG02 GG15 GG44 HK03 HK04 HK06 NN09 HK12 HK16 NN16 NN33
Claims (5)
ス・ドレイン電極により構成された薄膜トランジスタに
おいて、 前記ゲート電極及び前記ソース・ドレイン電極の少なく
とも一方が、アルミニウム又はアルミニウム合金からな
る第１の層と、高融点金属からなる第２の層と、前記第
１の層と前記第２の層との間に挟まれた酸素を含む中間
層との積層構造を有することを特徴とする薄膜トランジ
スタ。1. A thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, wherein at least one of the gate electrode and the source / drain electrode includes a first layer made of aluminum or an aluminum alloy. A thin film transistor having a stacked structure of a second layer made of a high melting point metal and an intermediate layer containing oxygen sandwiched between the first layer and the second layer.
ス・ドレイン電極により構成された薄膜トランジスタの
製造方法において、 前記ゲート電極及び前記ソース・ドレイン電極の少なく
とも一方を、 アルミニウム又はアルミニウム合金をスパッタリングし
てアルミニウム又はアルミニウム合金からなる第１の層
を形成する工程と、 酸素ガスを２０％以上の比率で含む雰囲気中で前記第１
の層の上にアルミニウム、アルミニウム合金及び高融点
金属からなる群から選択されたいずれか１種の金属をス
パッタリングして酸素を含む中間層を形成する工程と、 前記中間層の上に高融点金属をスパッタリングして高融
点金属からなる第２の層を形成する工程とにより作製す
ることを特徴とする薄膜トランジスタの製造方法。2. A method for manufacturing a thin film transistor comprising a gate electrode, a semiconductor layer and a source / drain electrode on a substrate, wherein at least one of the gate electrode and the source / drain electrode is formed by sputtering aluminum or an aluminum alloy. Forming a first layer made of aluminum or an aluminum alloy; and forming the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more.
Forming an intermediate layer containing oxygen by sputtering any one metal selected from the group consisting of aluminum, an aluminum alloy, and a high melting point metal on the layer of; and a high melting point metal on the intermediate layer. Forming a second layer made of a high melting point metal by sputtering.
ス・ドレイン電極により構成された薄膜トランジスタの
製造方法において、 前記ゲート電極及び前記ソース・ドレイン電極の少なく
とも一方を、 アルミニウム又はアルミニウム合金をスパッタリングし
てアルミニウム又はアルミニウム合金からなる第１の層
を形成する工程と、 酸素を含む雰囲気中で前記第１の層の表面を酸化させて
酸化膜からなる中間層を形成する工程と、 前記第１の層の上に高融点金属をスパッタリングして高
融点金属からなる第２の層を形成する工程とにより作製
することを特徴とする薄膜トランジスタの製造方法。3. A method for manufacturing a thin film transistor comprising a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, wherein at least one of the gate electrode and the source / drain electrode is formed by sputtering aluminum or an aluminum alloy. Forming a first layer made of aluminum or an aluminum alloy; oxidizing a surface of the first layer in an atmosphere containing oxygen to form an intermediate layer made of an oxide film; Forming a second layer made of a high-melting metal by sputtering a high-melting metal on the thin film.
バスラインと、前記絶縁基板上に前記ゲートバスライン
と交差する方向に形成された複数本のデータバスライン
と、前記ゲートバスラインと前記データバスラインとに
より区画される各画素領域にそれぞれ形成された薄膜ト
ランジスタ及び画素電極とを有する液晶表示装置におい
て、 前記ゲートバスライン及び前記データバスラインの少な
くとも一方は、アルミニウム又はアルミニウム合金から
なる第１の層と、高融点金属からなる第２の層と、前記
第１の層と前記第２の層との間に挟まれた酸素を含む中
間層との積層構造を有することを特徴とする液晶表示装
置。4. A plurality of gate bus lines formed on an insulating substrate, a plurality of data bus lines formed on the insulating substrate in a direction intersecting the gate bus lines, and a plurality of gate bus lines. In a liquid crystal display device having a thin film transistor and a pixel electrode formed in each pixel region defined by the data bus line, at least one of the gate bus line and the data bus line is made of aluminum or an aluminum alloy. A first layer, a second layer made of a high melting point metal, and an intermediate layer containing oxygen sandwiched between the first layer and the second layer. Liquid crystal display.
ウム合金からなる第１の層を形成する工程と、 前記第１の層の上に酸素を含む中間層を形成する工程
と、 前記中間層の上に高融点金属からなる第２の層を形成す
る工程と、 前記第１の層、前記中間層及び前記第２の層の積層膜を
パターニングして、ゲート電極及びゲートバスラインを
形成する工程と、 前記ゲート電極及び前記ゲートバスラインの上にゲート
絶縁膜を形成する工程と、 前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソー
ス電極、ドレイン電極及びデータバスラインを形成する
工程と、 前記絶縁基板の上側全面に保護絶縁膜を形成する工程
と、 前記保護絶縁膜の上に透明導電体膜を形成し、この透明
導電体膜をパターニングして画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。5. A step of forming a first layer made of aluminum or an aluminum alloy on an insulating substrate; a step of forming an intermediate layer containing oxygen on the first layer; Forming a second layer made of a refractory metal; patterning a laminated film of the first layer, the intermediate layer and the second layer to form a gate electrode and a gate bus line; Forming a gate insulating film on the gate electrode and the gate bus line; forming an active layer of a thin film transistor, a source electrode, a drain electrode, and a data bus line on the gate insulating film; Forming a protective insulating film on the entire upper surface; and forming a transparent conductive film on the protective insulating film, and patterning the transparent conductive film to form a pixel electrode. Method of manufacturing a liquid crystal display device comprising and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212266A JP4316117B2 (en) | 2000-07-13 | 2000-07-13 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212266A JP4316117B2 (en) | 2000-07-13 | 2000-07-13 | Thin film transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026335A true JP2002026335A (en) | 2002-01-25 |
| JP4316117B2 JP4316117B2 (en) | 2009-08-19 |
Family
ID=18708207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212266A Expired - Fee Related JP4316117B2 (en) | 2000-07-13 | 2000-07-13 | Thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4316117B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872603B2 (en) | 2002-11-15 | 2005-03-29 | Nec Lcd Technologies, Ltd. | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances |
| WO2007004666A1 (en) * | 2005-07-05 | 2007-01-11 | Tohoku University | Thin film transistor, wiring board and method for manufacturing such thin film transistor and wiring board |
| US7317206B2 (en) * | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| KR100971950B1 (en) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | Liquid Crystal Display and method for fabricating of the same |
| JP2011119692A (en) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| CN106229260A (en) * | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | A kind of thin film transistor (TFT) and manufacture method thereof |
-
2000
- 2000-07-13 JP JP2000212266A patent/JP4316117B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872603B2 (en) | 2002-11-15 | 2005-03-29 | Nec Lcd Technologies, Ltd. | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances |
| US7317206B2 (en) * | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| US8432503B2 (en) | 2003-06-30 | 2013-04-30 | Lg Display Co., Ltd. | Method of manufacturing an array substrate for LCD device having doubled-layered metal structure |
| KR100971950B1 (en) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | Liquid Crystal Display and method for fabricating of the same |
| US7777822B2 (en) | 2003-06-30 | 2010-08-17 | Lg Display Co., Ltd. | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof |
| US7956949B2 (en) | 2003-06-30 | 2011-06-07 | Lg Display Co., Ltd. | Method of manufacturing an array substrate for LCD device having double-layered metal structure |
| WO2007004666A1 (en) * | 2005-07-05 | 2007-01-11 | Tohoku University | Thin film transistor, wiring board and method for manufacturing such thin film transistor and wiring board |
| JP2011119692A (en) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8841662B2 (en) | 2009-11-06 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10002949B2 (en) | 2009-11-06 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN106229260A (en) * | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | A kind of thin film transistor (TFT) and manufacture method thereof |
| WO2018040475A1 (en) * | 2016-08-31 | 2018-03-08 | 深圳市华星光电技术有限公司 | Thin film transistor and manufacturing method therefor |
| US10367066B2 (en) | 2016-08-31 | 2019-07-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4316117B2 (en) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
| JP2010283326A (en) | Array substrate and method of manufacturing the same | |
| JPH11149091A (en) | Horizontal electric field system active matrix liquid crystal display device and its manufacture | |
| JP2001223365A (en) | Thin film transistor and its manufacturing method | |
| JP2001125134A (en) | Active matrix substrate and method of producing the same | |
| JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
| JP2002296609A (en) | Liquid crystal display device and its manufacturing method | |
| JP2002076366A (en) | Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same | |
| JPH0715017A (en) | Plate display device and preparation thereof | |
| JP2776378B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| JP2000314897A (en) | Liquid crystal display device | |
| KR20060027918A (en) | Thin film transistor array panel and manufacturing method therefor | |
| JPH06250210A (en) | Liquid crystal display device and its production | |
| JP4316117B2 (en) | Thin film transistor manufacturing method | |
| KR101308437B1 (en) | Method for manufacturing of liquid crystal display | |
| JP2002261291A (en) | Thin-film wiring structure, and thin-film transistor and its manufacturing method | |
| JPH06281956A (en) | Active matrix wiring board | |
| JPH0764109A (en) | Liquid crystal display device | |
| JP2002182587A (en) | Active matrix substrate and method for manufacturing the same | |
| JP3210072B2 (en) | Thin film transistor matrix device and manufacturing method thereof | |
| JP2000199912A (en) | Active matrix type liquid crystal display device and its production | |
| JP2001337619A (en) | Method for manufacturing array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |