JP2002025906A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2002025906A JP2002025906A JP2000205412A JP2000205412A JP2002025906A JP 2002025906 A JP2002025906 A JP 2002025906A JP 2000205412 A JP2000205412 A JP 2000205412A JP 2000205412 A JP2000205412 A JP 2000205412A JP 2002025906 A JP2002025906 A JP 2002025906A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- crystal silicon
- silicon film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
域に、均一で、かつ大きな結晶粒を形成することができ
る半導体の製造方法及び半導体装置を提供する。 【解決手段】 絶縁性基板10の上に、下から順に、非
単結晶シリコン膜と透光性の絶縁膜のパターン16a
と、前記絶縁膜のパターンの面積より小さい面積を有す
る金属膜のパターン18aとが積層された構造を形成す
る工程と、金属膜のパターンをマスクとして、かつ絶縁
膜のパターンを通して、非単結晶シリコン膜にレーザー
光を照射して加熱し、非単結晶シリコン膜の一部を溶融
させる工程とを有し、熱伝導により非単結晶シリコン膜
の溶融領域を広げて、金属膜のパターンの下の前記非単
結晶シリコン膜を溶融させた後、前記溶融した非単結晶
シリコン膜が冷却されて、結晶化し、多結晶シリコン1
4bを形成することを特徴とする。
Description
体装置の製造方法に関する。さらに、詳しくは液晶パネ
ルなどに用いられる薄膜トランジスタなどに関する。
カラー表示などを特徴とする液晶パネルは、パーソナル
コンピューター(PC)やビデオ機器などへ急速にその
用途を拡大している。近年、アクティブマトリクス駆動
のカラー液晶パネルは、ブラウン管(cathod ray tube
: CRT)に近い高画質が期待できるので、高画質
化、大画面化が進められている。
タ(以下、TFTという)が設けられており、TFTが
スイッチング素子となり、液晶の配向が制御され、画像
が表示される。TFTは通常、ガラス基板上にアモルフ
ァスシリコン膜を成長させ、これをチャネル導体として
トランジスタを構成する。TFTは液晶パネルの高画質
化のため、速い応答速度が要求されている。しかしなが
ら、アモルファスシリコンは単結晶シリコンや多結晶シ
リコンに比べて電流担体の移動度が低いため、TFTの
応答速度を上げるには限界がある。
移動度が低いので、TFTを駆動させるドライバICを
ガラス基板上にTFTと同時に製造できない。従って、
ドライバICは単結晶シリコン基板を用いた通常のLS
Iのプロセスで製造され、液晶パネルに実装されてい
る。多結晶シリコンはアモルファスシリコンより電流担
体の移動度が高いので、多結晶シリコンを能動層に用い
ることにより、所望の応答速度をもつTFTやドライバ
ICを製造することができる。しかしながら、多結晶シ
リコンは600℃以上の加熱雰囲気でSiH4 などを熱
分解するCVD(Chemical Vapor Deposition )法で成
膜される。液晶パネルに使用する基板であるガラス基板
の融点は、多結晶シリコンの成長温度より低いため、ガ
ラス基板上に直接、結晶性のよい多結晶シリコンを成長
させることができない。このため、結晶性がよく、高移
動度が得られる多結晶シリコンを成長させる基板として
融点が高い石英ガラスを使用する必要がある。しかし、
この石英ガラスは高価であるため、特殊用途の液晶パネ
ルにのみに用いられ、一般の液晶パネルには用いられて
いない。
法としては、まず、ガラス基板上にアモルファスシリコ
ン膜を低温のCVD法にて成膜し、短パルスのエキシマ
レーザーを照射することにより、ガラス基板に影響を与
えないで、アモルファスシリコン膜のみを溶融し、結晶
化させて多結晶シリコンを得る方法が多く用いられてい
る。近年では、このために、ガラス基板の大口径化に対
応した高出力、線状ビームのエキシマレーザーが開発さ
れている。
ー照射によって溶融結晶化して得られる多結晶シリコン
は、照射エネルギー密度だけではなくビームプロファイ
ルやアモルファスシリコンの膜表面の状態にも影響を受
け易い。従って、大口径のガラス基板上に、広範囲にわ
たって、均一に結晶粒径の大きな多結晶シリコンを形成
することは困難であった。
のシリコンの結晶性を評価したグラフである。図6
(a)は高いエネルギーで照射した場合のピーク波数を
示すグラフであり、図6(b)は比較的低いエネルギー
で照射した場合のピーク波数を示すグラフである。図6
(a)及び図6(b)の横軸はともにガラス基板上に形
成した多結晶シリコンの位置を示し、縦軸はともにピー
ク波数を示す。非晶質シリコン(α−Si)は480c
m-1付近にブロードな山をもち、単結晶シリコン(c−
Si)は520.5cm-1にピークをもち、多結晶シリ
コン(p−Si)はその中間的なピークを示す。エキシ
マレーザーで形成した多結晶シリコンはピーク波数が大
きい方が電流担体の移動度が高いものが得られやすいと
いう相関がある。
は、図6(b)に示すように、ピーク波数のバラツキ、
すなわち、結晶粒径のバラツキは小さいが、ピーク波数
が低い、すなわち、結晶粒径の小さい結晶しか得られな
い。従って、この条件で得られた多結晶シリコンを用い
ても速い応答速度のTFTを製造することができない。
一方、比較的高いエネルギーの条件では、図6(a)に
示すように、部分的にはに示すようなピーク波数の高
い箇所があり、大きな結晶粒径の多結晶シリコンが得ら
れていることがわかる。しかし、に示すようにピーク
波数が低いところがあり、結晶粒径のバラツキが大きい
ことを示している。また、得られた多結晶シリコンの表
面の凹凸も大きくなっている。結晶性のバラツキが大き
くなるのは、レーザーパワーの変動やビームのエッジの
影響があったためである。
上のアモルファスシリコン膜にレーザー光を照射するこ
とにより、結晶粒径の大きい多結晶シリコンを広範囲に
わたって均一に得ることができない。TFTやドライバ
ICの応答速度は能動層である多結晶シリコンの結晶粒
の大きさに依存し、結晶粒が大きい方が、応答速度が速
い。従って、従来の技術では、TFTやドライバICの
応答速度のバラツキが大きく、所望の応答速度をもつT
FTやドライバICをガラス基板上に歩留りよく製造す
ることができないという問題がある。
ものであり、ガラス基板上の多数のトランジスタの能動
領域に、均一で、かつ大きな結晶粒を形成することがで
きる半導体の製造方法及び半導体装置を提供することを
目的とする。
ため、本発明は絶縁性基板の上に、下から順に、非単結
晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁
膜のパターンの面積より小さい面積を有する金属膜のパ
ターンとが積層された構造を形成する工程と、前記金属
膜のパターンをマスクとして、かつ前記絶縁膜のパター
ンを通して、前記非単結晶シリコン膜にレーザー光を照
射して加熱し、前記非単結晶シリコン膜の一部を溶融さ
せる工程と、熱伝導により前記非単結晶シリコン膜の溶
融領域を広げて、前記金属膜のパターンの下の前記非単
結晶シリコン膜を溶融させる工程と、前記溶融した非単
結晶シリコン膜が冷却されて、結晶化し、多結晶シリコ
ンを形成する工程とを有することを特徴とする。
晶シリコン膜全体にわたって結晶粒径が均一でかつ、大
きな多結晶シリコンを得るのではなく、結晶粒径の大き
さにより特性に影響を与える領域のみに結晶粒径が均一
でかつ大きな多結晶シリコン膜を得ることができるよう
にすることを目的としている。本発明によれば、非単結
晶シリコン膜上に下から順に絶縁膜のパターンと、この
絶縁膜のパターンより小さい面積を有する金属膜のパタ
ーンとを積層した構造、いわゆる、階段形状を形成して
いる。そして、この階段形状でレーザー光を照射して非
単結晶シリコン膜を溶融している。このとき、レーザー
光は絶縁膜のパターンを通過し、非単結晶シリコン膜ま
で達する。この場合、絶縁膜のパターンに反射防止膜の
機能をもたせることにより、レーザーエネルギーをより
効率よく用いることができる。
パターンの外側の絶縁膜のパターンの下の領域でレーザ
ー光の照射を受けるので、そこは金属膜のパターンの直
下の領域より高温となり溶融させることがきる。また、
金属膜のパターンの直下の非単結晶シリコン膜はレーザ
ー光の照射を受けないが、金属膜のパターンの外側の領
域から熱拡散(熱伝導)で温度が上がり溶融させること
ができる。このとき、非単結晶シリコン膜の温度分布
は、金属膜のパターンの直下の領域では、金属膜のパタ
ーンの外側であって絶縁膜のパターンの下の領域より温
度が低い状態となる。
ーンは熱伝導度が高いので、金属膜のパターンの直下の
非単結晶シリコン膜の冷却速度は速い。これに対して、
絶縁膜のパターンは熱伝導度が低いので、絶縁膜のパタ
ーンの下の非単結晶シリコン膜の冷却速度は遅い。従っ
て、金属膜のパターンの下の中央部から外側両側に向か
って結晶化が進む。
コン膜の所望の領域を自己整合的に結晶粒径が均一で、
かつ大きな多結晶シリコンに変換することができる。従
って、上記階段形状を絶縁性基板上の多数のトランジス
タを形成する領域に形成しておくことにより、特にその
能動層に限って電流担体の移動度が高い多結晶シリコン
を広い範囲にわたって、均一に形成することができる。
場合、例えば、金属膜のパターンをゲート電極とし、そ
の下の絶縁膜のパターンをゲート絶縁膜とし、その下の
多結晶シリコン膜をトランジスタのチャネル領域とする
と、そのチャネル領域ではチャネル長の方向に一つの結
晶粒が形成される。このとき、チャネル長方向に交差す
る方向に延びるチャネル幅が広い場合、チャネル幅方向
にこの結晶粒が複数並ぶことになる。このように、チャ
ネル長方向に大きな粒径の結晶が一つしかなく、この結
晶粒がチャネル幅方向に連なってチャネル領域を構成し
ている。従って、チャネル長の方向には結晶と結晶との
粒界が存在しないので、電流担体の移動度が上がり、ト
ランジスタの応答速度をはじめとするその他の特性を向
上させることができる。
多数のトランジスタを形成する領域に形成しておくこと
により、単結晶シリコンを能動層としたトランジスタに
近い特性をもつ高性能なトランジスタを大口径の絶縁性
基板上に歩留りよく形成することができる。さらに、絶
縁性基板上に駆動回路一体型の液晶パネルを容易に製造
することができる。
いて図を参照しながら説明する。 (第1の実施の形態)図1(a)は本発明の第1の実施
の形態の半導体装置を示す断面図であり、図1(b)は
平面図である。図1(a)は、図1(b)のIV―IV
に沿った断面図である。
の上に下から順に、p−Si膜パターン14、SiO2
膜パターン16a及びMoからなる金属膜パターン18
aが形成されている。SiO2 膜パターン16aはSi
O2 膜パターン16aの下に形成されたp−Si膜パタ
ーン14bの面積より小さく形成されている。また、S
iO2 膜パターン16aの上に形成された金属膜パター
ン18aはSiO2 膜パターン16aの面積より小さく
形成されている。
ン14、SiO2 膜パターン16a及び金属膜パターン
18aがいわゆる、階段形状に形成されている。ここ
で、p−Si膜パターン14bはトランジスタの能動層
であり、SiO2膜パターン16aはゲート絶縁膜であ
り、金属膜パターン18aはゲート電極である。p−S
i膜パターン14bにはソース15b及びドレイン15
aが形成されている。ソース15bとドレイン15aと
の間のチャネル長の方向には結晶粒(グレイン)が一つ
形成され、それがチャネル長に交差する方向に複数並ん
でトランジスタのチャネル部を構成している。
ランジスタのチャネル長の方向にp−Siの結晶粒が一
つしかない。すなわち、チャネル長の方向には結晶と結
晶の粒界が存在しないので、電流担体の移動度を向上さ
せることができる。従って、トランジスタの応答速度を
はじめとするトランジスタ特性を向上させることができ
る。
の左側の図面は本発明の第2の実施の形態の半導体装置
の製造方法を工程順に説明する断面図であり、図2
(a)〜(c)の右側の図面は平面図である。図2
(a)〜(c)の左側の断面図は右側の平面図のV−
V、VI―VI及びVII−VIIに沿った断面を示
す。第2の実施の形態の半導体装置の製造方法において
は、a−Si膜14cをパターニングした後に溶融・結
晶化させてp−Si膜パターン14dを形成し、かつa
−Si膜パターン14c上のレーザー光を透光させるた
めのSiO2 膜パターン16b及びレーザー光を反射さ
せるための金属膜パターン18bをそのまま残して、そ
れぞれゲート絶縁膜及びゲート電極として用いているこ
とを特徴としている。
VD(Plasma enhanced chemicalvapor deposition)に
より、絶縁性基板であるガラス基板10a上に下から順
に、SiO2 、及び非単結晶シリコンである非晶質シリ
コン(以下、a−Siという)を連続成長させ、それぞ
れ、下地SiO2 膜12a、及びa−Si膜を形成す
る。a−Si膜の膜厚は例えば50nmとする。なお、
ガラス基板10a上にシリカコートされたものを使用し
てもよい。
ィーによりレジスト膜(図示せず)をパターニングし、
これをマスクにしてa−Si膜を島状にパターニングし
てa−Si膜パターン14cを形成する。次に、図2
(b)に示すように、a−Si膜パターン14cの上
に、CVD法にてSiO2 膜を50nm成膜し、スパッ
タリングによりSiO2 膜12a上にMo膜を300n
m成膜する。フォトリソグラフィーにてレジスト膜(図
示せず)をa−Si膜パターン14cの面積より小さく
なるようにパターニングし、これをマスクにしてMo膜
をエッチングして、ゲート電極18bを形成する。ゲー
ト電極18bの幅は2μm以下で形成するのが好まし
く、例えば、0.8μmで形成する。
ォトリソグラフィーでレジスト膜(図示せず)をa−S
i膜パターン14cの面積より小さく、かつゲート電極
18bより大きい面積になるようにパターニングし、こ
れをマスクにしてSiO2 膜をエッチングして、ゲート
絶縁膜16bを形成する。これにより、a−Si膜パタ
ーン14c、ゲート絶縁膜16b及びゲート電極18b
が下から順に階段形状になるように形成される。
持した状態で、パルス幅が40nsec〜数100ns
ecのパルス状の紫外線レーザー、例えば、Xe−Cl
エキシマレーザー(波長308nm)を用いて、エネル
ギー密度約350mJ/cm 2 で、ガラス基板10a上
のa−Si膜パターン14cに照射する。パルス状の紫
外線レーザーを用いているのはガラス基板10に影響を
与えないで、a−Si膜14cを加熱するためである。
レーザー光を照射したときのa−Si膜パターン14c
からp−Si膜(多結晶シリコン膜)14dへの変換の
様子を詳細に説明する。図3は図2(b)で示す工程が
完了した後、試料にレーザー光を照射している状態を示
す断面図である。すなわち、図2(c)を拡大したもの
である。
シマレーザー光を照射したときの温度分布を示すグラフ
である。図4のA領域はMoからなるゲート電極18b
の下のa−Si膜パターン14cの温度分布を示し、B
領域及びC領域は金属膜パターン18bの外側両側のゲ
ート絶縁膜16bの下のa−Si膜パターン14cの温
度分布を示している。また、D領域及びE領域はゲート
絶縁膜16bの両側外側のa−Si膜パターン14cが
露出している部分の温度分布を示している。
Moからなり、その下にはレーザーの反射が最小になる
膜厚で形成されたゲート絶縁膜16bが、ゲート電極1
8bより大きく形成されている。図3に示すように、レ
ーザー光を照射したとき、レーザー光はゲート電極18
bにより反射されて、その下のa−Si膜パターン14
cには達しない。一方、ゲート絶縁膜16bは透光性で
あるのでその下のa−Si膜パターン14cにレーザー
が到達する。レーザー光が照射されるとB領域及びC領
域からの熱の拡散によりA領域の温度も上昇する。この
とき、ゲート電極18bの下のa−Si膜パターン14
cのA領域では、レーザー光の照射を直接受けないた
め、B領域及びC領域より温度が低くなる。なお、D領
域及びE領域がB領域及びC領域より温度が低くなって
いるのは入射状態及び放熱状態が違うためである。
とにより、a−Si膜パターン14cでは図4のような
温度分布を保ちながら全体にわたってa−Si膜パター
ン14cが溶融する。その後、レーザー光のパルスが終
わると、溶融したa−Si膜パターン14cは冷却され
て結晶化する。ここで、領域Aと領域B及び領域Cとの
冷却速度は異なる。これは、領域Aの上方には熱伝導率
の大きいゲート電極18bがあり、領域B及び領域Cの
上方には熱伝導率の小さいゲート絶縁膜16bがあり、
放熱状態が異なるためである。すなわち、領域Aでは熱
が逃げやすいので冷却速度が速く、領域B及び領域Cの
上部には熱が逃げにくいので冷却速度が遅い。従って、
図4の温度分布はA領域とB,C領域との温度差が拡大
するように変化していく。
a−Si膜パターン14cはA領域からB領域及びC領
域に向かって結晶化が進む。すなわち、金属膜パター1
8bの下部の中心部から金属膜パターン18bの短手方
向の両側外側に向かって結晶化が進む。これにより、ゲ
ート電極18bの短手方向の全体の幅である0.8μm
程度にわたって一つの結晶粒を成長させることができ
る。一方、ゲート電極18bの長手方向には一つの結晶
粒が複数個連なるように形成される。このようにして、
ゲート電極18bの下部に局所的に結晶粒径が大きいp
−Si膜パターン14dを得ることができる。
粒が一つのみ形成されたチャネル部をゲート電極18b
に対して自己整合的に形成することができる。次に、ゲ
ート電極18bをマスクにして、イオンドーピング法な
どによりリンなどの導電型不純物をp−Si膜14dに
注入する。続いて、アニールし、導電型不純物を活性化
させて、ソース15bとドレイン15aとを形成する。
このイオンドーピング法は発生させた導電型不純物のイ
オン種を質量分離することなくすべて打ち込む方法であ
る。これにより、プラズマ中の水素も同時に打ち込ま
れ、イオン電流密度が高くなるので、p−Si膜14d
の温度が上昇する。従って、p−Si膜14dの結晶性
が維持されるため、低温アニール、例えば、300℃の
温度でリンなどの導電型不純物を活性化させることがで
きる。
造とする場合,まず、低濃度のリンなどの導電型不純物
をゲート絶縁膜16bを突き抜ける加速エネルギーに設
定してp−Si膜パターン14dに注入する。その後、
高濃度のリンなどの導電型不純物をゲート絶縁膜16b
がマスクになる加速エネルギーでp−Si膜パターン1
4dに注入する。
びドレイン15aが形成され、素子サイズ及び寄生容量
が小さいLDD構造を有するトランジスタをガラス基板
10a上に容易に形成することができる。次に、図2
(d)に示すように、カバーSiO2 膜24をCVD法
にて形成し、続いて、フォトリソグラフィーとエッチン
グによりドレイン15aのコンタクト窓を開口する。そ
して、ITO(Indium tin oxide) をスパッタリングに
て成膜し、フォトリソグラフィー及びエッチングによ
り、ITOをパターニングして画素電極26を形成す
る。
グラフィー及びエッチングによりソース15b部のコン
タクト窓を形成する。そして、Alをスパッタリングに
て成膜し、フォトリソグラフィー及びエッチングによ
り、Alをパターニングして、ソース電極28を形成す
る。以上により、図1の半導体装置が完成する。
ガラス基板10a上のa−Si膜パターン14cにゲー
ト絶縁膜16b及びゲート電極18bを階段形状で形成
し、レーザー光を照射することにより、チャネル長の方
向に結晶粒が一つのみ形成されたチャネル部をゲート電
極18bに対して自己整合的に形成することができる。
に位置合わせする必要がない。従って、ゲート電極18
bの短手方向の幅を縮小することができるため、容易に
チャネル長を短くすることができる。これにより、トラ
ンジスタの応答速度をはじめとする特性を向上させるこ
とができる。また、上記階段形状をガラス基板10a上
の多数のトランジスタを形成する領域に形成しておくこ
とにより、特にその能動層に限って電流担体の移動度が
高い多結晶シリコンを均一に形成することができる。
トランジスタを歩留りよく製造することができ、また、
TFTとドライバICとを同時に形成することができ
る。そして、TFTとドライバICとを同時に形成する
ことができるので、駆動回路一体型の液晶パネルを容易
に製造することができる。また、予め、a−Si膜を島
状にエッチングしてa−Si膜パターン14cを形成し
てからレーザー光を照射している。このため、a−Si
膜パターン14cからの放熱は少ないので、低いエネル
ギーのレーザー光で効率よくa−Si膜パターン14c
を溶融して、結晶を得ることができる。また、複数のa
−Si膜パターン14c間での温度差を小さくすること
ができるので、ガラス基板10a上に、均一なp−Si
結晶粒17bを有する複数のp−Si膜パターン14を
広い範囲にわたって得ることができる。
射後にソース及びドレインに導電型不純物を注入し、そ
の後、導電型不純物の活性化アニールを行っているが、
レーザー照射の工程の前にソース15b及びドレイン1
5aに導電型不純物の注入を行い、レーザー光の照射で
a−Si膜パターン14cの溶融と導電型不純物の活性
化とを同時に行ってもよい。このときのレーザーのエネ
ルギー密度は、例えば、a−Si膜パターン14cの溶
融エネルギ密度350mJ/cm2 とする。なお、一般
に不純物の活性化のみが目的のときは250mJ/cm
2 〜280mJ/cm2 である。
の左側の図面は本発明の第3の実施の形態の半導体装置
の製造方法を工程順に示す断面図であり、図5(a)〜
(d)の右側の図面は平面図である。図5(b)〜
(d)の断面図はそれぞれ同平面図のI−I、II―I
I及びIII―IIIに沿った断面を示す。
膜14をパターニングせずにそのまま溶融・結晶化させ
た後、p−Si膜をパターニングし、かつ形成されたp
−Si膜パターン14b上のレーザー光を透光させるた
めのSiO2 膜パターン16a及びレーザー光を反射さ
せるための金属膜パターン18aを除去し、新たにゲー
ト絶縁膜13及びゲート電極18cを形成していること
である。
板であるガラス基板10に下から順に、下地SiO2 膜
12、a−Si膜14及びSiO2 膜16を形成する。
a−Si膜14の膜厚は例えば50nmとする。SiO
2 膜16の膜厚はレーザ光に対する反射防止膜になる膜
厚に設定し、例えば50nmとする。その後、SiO2
膜16の上にMo(モリブデン)をスパッタリングによ
り、20nmの厚さで成膜し、金属膜18を形成する。
ソグラフィーにより、レジスト膜(図せず)をパターニ
ングし、このレジスト膜をマスクとして金属膜18をエ
ッチングして、金属膜パターン18aを形成する。a−
Si膜14をレーザー光で溶融する際、金属膜パターン
18aの直下のa−Si膜14は金属膜パターン18a
の両側外側の下のa−Si膜14から、すなわち、左右
からの熱拡散により溶融するので、ガラス基板10が耐
えられる温度で溶融できるa−Si膜14の幅Wとして
は2μm程度が限界である。従って、金属膜パターン1
8aの幅Wは2μm以下とすることが好ましい。
膜パターン18aを被覆し、かつその面積より大きくレ
ジスト膜(図示せず)をパターニングし、これをマスク
にしてSiO2 膜16をエッチングして、SiO2 膜パ
ターン16aを形成する。なお、金属膜パターン18a
から側方にSiO2 膜パターン16aがはみ出す寸法W
aは3μmより小さくすることが好ましい。
ら順に、SiO2 膜パターン16aとこのSiO2 パタ
ーン16aより小さい面積を有する金属膜パターン18
aを積層した構造、いわゆる階段形状を形成することが
できる。次に、ガラス基板10全面にパルス幅が40n
sec〜数100nsecのパルス状の紫外線レーザー
を照射し、a−Si膜14を多結晶シリコン膜(以下、
p−Siという)に変換する。紫外線レーザとしてXe
−Clエキシマレーザー(波長308nm)を用い、エ
ネルギー密度を約350mJ/cm2 とする。このと
き、a−Si膜14、SiO2 膜パターン16a及び金
属膜パターン18aはいわゆる、階段形状に形成されて
いるので、第2の実施の形態と同様に、金属膜パターン
18aはレーザー光を反射し、金属膜パターン18aの
外側両側のSiO2 膜パターン16aの領域のみがレー
ザー光を透過し、この下のa−Si膜14の温度が上昇
する。
−Si膜14は横からの熱拡散で温度上昇しa−Si膜
14全体にわたって溶融する。これが冷却されて、金属
膜パターン18aの中心から外側両側に向かって結晶化
が進む。これにより、金属膜パターン18aの短手方向
の全体の幅である2.0μm程度にわたって一つの結晶
粒を成長させることができる。一方、金属膜パターン1
8aの長手方向には一つの結晶粒が連なるように形成さ
れる。このようにして、金属膜パターン18aの下部に
局所的に結晶粒径が大きいp−Si膜14aを得ること
ができる。
膜パターン16aを除去した後、図1(d)に示すよう
に、p−Si膜14a上にフォトリソグラフィーにより
レジスト膜(図示せず)のマスクを形成し、このマスク
に従って、p−Si膜14aをエッチングして、p−S
i膜パターン14bを形成する。このp−Si膜パター
ン14bはガラス基板10上に多数形成され、これをト
ランジスタの能動層として使用するすることができる。
VD(chemical vapor deposition)法により、シリコン
酸化膜からなるゲート絶縁膜13を形成する。続いて、
ゲート絶縁膜13の上に、スパッタ法によりAl膜を形
成する。次に、Al膜の上に、フォトリソグラフィーに
より、レジスト膜(図示せず)のマスクを形成する。こ
のとき、複数のトランジスタのゲートパターンを有する
露光用マスクを、p−Si膜パターン14bの中に形成
されている大きな結晶粒の長手方向の幅がトランジスタ
のゲート長、すなわち、チャネル長になるように位置合
わせし、露光、現像して、レジスト膜をパターニングす
る。続いて、このレジスト膜をマスクにして、Al膜を
エッチングして、ゲート電極18cを形成する。
型不純物を導入し、ソース及びドレインを形成して、T
FTなどのトランジスタを形成する。以上により、図1
の半導体装置が完成する。上記第3の実施の形態によれ
ば、上記のような階段形状をガラス基板10上の予め決
まられたトランジスタを形成する領域に多数形成し、こ
れにレーザー光を照射することにより、a−Si膜14
の所望の領域、すなわち、a−Si膜14のトランジス
タを形成するための領域をp−Si膜14aに変換する
ことができる。また、a−Si膜14をSiO2 膜パタ
ーン16aで覆われた状態でレーザーを照射するので、
平坦性のよいp−Si膜14を得ることができる。
多数のトランジスタを形成する領域に形成しておくこと
により、特にその能動層に限って単結晶に近い電流担体
の移動度をもつ多結晶シリコンを広い範囲にわたって均
一に、かつ平坦に形成することができる。この各トラン
ジスタを形成する領域のp−Si膜パターン14bには
一つの大きな結晶粒が複数連なって形成された領域があ
り、この一つの結晶粒の長手方向の幅がトランジスタの
チャネル長になるようにして、トランジスタを形成して
いる。これにより、トランジスタのチャネル長には結晶
と結晶の粒界が存在しないので、単結晶を能動層に用い
たトランジスタと同等の応答速度をもつトランジスタを
ガラス基板10上に容易に形成することができる。
晶を能動層としたトランジスタに近い応答速度をもつ、
高性能なトランジスタを歩留りよく形成することができ
る。また、大口径のガラス基板上にTFTとドライバI
Cとを同時に形成することができるので、駆動回路一体
型の液晶パネルを容易に製造することができる。前述の
実施の形態はあらゆる点で単なる例示にすぎず、限定的
に解釈してはならない。本発明は、その要旨から逸脱す
ることなく、他のいろいろな形で実施することができ
る。本発明の範囲は、特許請求範囲によって示すもので
あって、実施の形態には、なんら拘束されない。
に、非単結晶シリコン膜と透光性の絶縁膜のパターン
と、前記絶縁膜のパターンの面積より小さい面積を有す
る金属膜のパターンとが積層された構造を形成する工程
と、前記金属膜のパターンをマスクとして、かつ前記絶
縁膜のパターンを通して、前記非単結晶シリコン膜にレ
ーザー光を照射して加熱し、前記非単結晶シリコン膜の
一部を溶融させる工程とを有し、熱伝導により前記非単
結晶シリコン膜の溶融領域を広げて、前記金属膜のパタ
ーンの下の前記非単結晶シリコン膜を溶融させた後、前
記溶融した非単結晶シリコン膜が冷却されて、結晶化
し、多結晶シリコンを形成することを特徴とする半導体
装置の製造方法。
以外のガラス基板であるか、又は前記ガラス基板上にシ
リコン含有絶縁膜が形成されたものであることを特徴と
する付記1に記載の半導体装置の製造方法。 (付記3) 前記金属膜のパターンの幅が2μm以下で
あることを特徴とする付記1に記載の半導体装置の製造
方法。
レーザー光に対する反射防止膜であることを特徴とする
付記1〜3のいずれか1項に記載の半導体装置の製造方
法。 (付記5) 前記非単結晶シリコン膜にレーザー光を照
射して加熱する工程の前に、前記金属膜のパターンをマ
スクとして前記非単結晶シリコン膜に導電型不純物を導
入する工程を有し、前記非単結晶シリコン膜にレーザー
光を照射して加熱する工程で前記非単結晶シリコン膜の
溶融とともに前記導電型不純物の活性化を行うことを特
徴とする付記1〜4のいずれか1項に記載の半導体装置
の製造方法。
金属膜のパターンの下がチャネル領域となっており、か
つ前記金属膜のパターンの両側がソース/ドレイン領域
となっているトランジスタの能動層であり、前記絶縁膜
のパターンはゲート絶縁膜であり、前記金属膜のパター
ンはゲート電極であることを特徴とする付記1〜5のい
ずれか1項に記載の半導体装置の製造方法。
板上に形成された多結晶シリコン膜と、前記多結晶シリ
コン膜の上に形成された、前記多結晶シリコン膜の形成
領域よりも小さい面積を有する透光性の絶縁膜のパター
ンと、前記絶縁膜のパターン上に形成された、前記絶縁
膜のパターンの面積よりも小さい面積を有する金属膜の
パターンとを有する半導体装置であって、前記多結晶シ
リコン膜は前記金属膜のパターンの下がチャネル領域と
なっており、かつ前記金属膜のパターンの両側がソース
/ドレイン領域となっているトランジスタの能動層であ
り、前記絶縁膜のパターンはゲート絶縁膜であり、前記
金属膜のパターンはゲート電極であり、前記金属膜のパ
ターンの下の多結晶シリコンはチャネル長の方向で結晶
粒が一つとなっていることを特徴とする半導体装置。
下であることを特徴とする付記7に記載の半導体装置。
膜上に下から順に透光性の絶縁膜のパターンと、この絶
縁膜のパターンより小さい面積を有する金属膜のパター
ンとを積層した構造、いわゆる、階段形状を形成してい
る。そして、この階段形状で絶縁膜のパターンを通して
レーザー光を照射し、非単結晶シリコン膜を全体にわた
って溶融している。これが冷却されると、金属膜のパタ
ーンと、絶縁膜のパターンとの熱伝導度の違いにより、
金属膜のパターンの下の中央部から外側両側に向かって
結晶化が進むことになる。これにより、絶縁性基板上の
非単結晶シリコン膜の所望の領域を自己整合的に結晶粒
径が均一で、かつ大きな多結晶シリコンに変換すること
ができる。
多数のトランジスタを形成する領域に形成しておくこと
により、特にその能動層に限って電流担体の移動度が高
い多結晶シリコンを広い範囲にわたって均一に形成する
ことができる。従って、高性能なトランジスタを大口径
の絶縁性基板上に歩留りよく形成することが可能とな
る。さらに、絶縁性基板上に駆動回路一体型の液晶パネ
ルを容易に製造することが可能となる。
示す断面図であり、(b)は同じく平面図であり、
(a)は(b)のIV−IV線に沿う断面図に相当す
る。
体装置の製造方法を工程順に示す断面図及び平面図であ
る。
照射によりa−Si膜を溶融している状態を示す。
ある。
体装置の製造方法を工程順に示す断面図及び平面図であ
る。
面内にわたって示すグラフである。
Claims (3)
- 【請求項1】 絶縁性基板の上に、下から順に、非単結
晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁
膜のパターンの面積より小さい面積を有する金属膜のパ
ターンとが積層された構造を形成する工程と、 前記金属膜のパターンをマスクとして、かつ前記絶縁膜
のパターンを通して、前記非単結晶シリコン膜にレーザ
ー光を照射して加熱し、前記非単結晶シリコン膜の一部
を溶融させる工程とを有し、 熱伝導により前記非単結晶シリコン膜の溶融領域を広げ
て、前記金属膜のパターンの下の前記非単結晶シリコン
膜を溶融させた後、 前記溶融した非単結晶シリコン膜が冷却されて、結晶化
し、多結晶シリコンを形成することを特徴とする半導体
装置の製造方法。 - 【請求項2】 前記非単結晶シリコン膜にレーザー光を
照射して加熱する工程の前に、 前記金属膜のパターンをマスクとして前記非単結晶シリ
コン膜に導電型不純物を導入する工程を有し、前記非単
結晶シリコン膜にレーザー光を照射して加熱する工程で
前記非単結晶シリコン膜の溶融とともに前記導電型不純
物の活性化を行うことを特徴とする請求項1に記載の半
導体装置の製造方法。 - 【請求項3】 絶縁性基板と、 前記絶縁性基板上に形成された多結晶シリコン膜と、 前記多結晶シリコン膜の上に形成された、前記多結晶シ
リコン膜の形成領域よりも小さい面積を有する透光性の
絶縁膜のパターンと、 前記絶縁膜のパターン上に形成された、前記絶縁膜のパ
ターンの面積よりも小さい面積を有する金属膜のパター
ンとを有する半導体装置であって、 前記多結晶シリコン膜は前記金属膜のパターンの下がチ
ャネル領域となっており、かつ前記金属膜のパターンの
両側がソース/ドレイン領域となっているトランジスタ
の能動層であり、前記絶縁膜のパターンはゲート絶縁膜
であり、前記金属膜のパターンはゲート電極であり、前
記金属膜のパターンの下の多結晶シリコンはチャネル長
の方向で結晶粒が一つとなっていることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000205412A JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000205412A JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002025906A true JP2002025906A (ja) | 2002-01-25 |
JP4514908B2 JP4514908B2 (ja) | 2010-07-28 |
Family
ID=18702501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000205412A Expired - Fee Related JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4514908B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310445A (ja) * | 2005-04-27 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR20220070600A (ko) * | 2020-11-23 | 2022-05-31 | 김성진 | 산화물 박막 트랜지스터 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
JPS60245124A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 半導体装置の製法 |
JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Soi形成方法 |
JPS6235571A (ja) * | 1985-08-08 | 1987-02-16 | Sony Corp | 半導体装置の製造方法 |
JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
-
2000
- 2000-07-06 JP JP2000205412A patent/JP4514908B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
JPS60245124A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 半導体装置の製法 |
JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Soi形成方法 |
JPS6235571A (ja) * | 1985-08-08 | 1987-02-16 | Sony Corp | 半導体装置の製造方法 |
JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310445A (ja) * | 2005-04-27 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR20220070600A (ko) * | 2020-11-23 | 2022-05-31 | 김성진 | 산화물 박막 트랜지스터 |
KR102431926B1 (ko) * | 2020-11-23 | 2022-08-11 | 김성진 | 산화물 박막 트랜지스터 |
Also Published As
Publication number | Publication date |
---|---|
JP4514908B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
US7056775B2 (en) | Semiconductor device and process for fabricating the same | |
JPH0758339A (ja) | 半導体装置およびその作製方法 | |
US7235828B2 (en) | Semiconductor device with residual nickel from crystallization of semiconductor film | |
JPH0794757A (ja) | 半導体装置の作製方法 | |
JPH07249779A (ja) | 半導体装置の作製方法 | |
JP2003332346A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
JPH11354463A (ja) | レーザアニール装置及び多結晶半導体膜の製造方法 | |
US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
US5580801A (en) | Method for processing a thin film using an energy beam | |
JP2000260709A (ja) | 半導体薄膜の結晶化方法及びそれを用いた半導体装置 | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
JPH08339960A (ja) | 半導体装置の作製方法 | |
JPH0917729A (ja) | 半導体装置の製造方法 | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
JP2002025906A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
JP4035019B2 (ja) | 半導体装置の製造方法 | |
JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |