JP2002024077A - Write controller of semiconductor memory and its method - Google Patents
Write controller of semiconductor memory and its methodInfo
- Publication number
- JP2002024077A JP2002024077A JP2000208542A JP2000208542A JP2002024077A JP 2002024077 A JP2002024077 A JP 2002024077A JP 2000208542 A JP2000208542 A JP 2000208542A JP 2000208542 A JP2000208542 A JP 2000208542A JP 2002024077 A JP2002024077 A JP 2002024077A
- Authority
- JP
- Japan
- Prior art keywords
- data
- physical block
- write
- block
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、データを記憶す
る複数の物理ブロックを有し、上位システムから論理ブ
ロックを指定したデータ書込みが行われる半導体メモリ
における書込制御装置及びその方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a write control apparatus and method for a semiconductor memory having a plurality of physical blocks for storing data and writing data by designating a logical block from an upper system. .
【０００２】[0002]
【従来の技術】従来のフラッシュメモリ等の半導体メモ
リにおいては、特定領域のデータの書き換え頻度が高い
ことによるメモリの一部領域の劣化によって、記憶装置
全体の寿命が短縮化されることを防止するため、物理ブ
ロックの消去回数をカウントしておき、消去回数が一定
となった場合に、その物理ブロックのデータを別の物理
ブロックへコピーする装置が知られている（例えば、特
開２０００−２０２５２参照）。2. Description of the Related Art In a conventional semiconductor memory such as a flash memory, it is prevented that the life of the entire storage device is shortened due to deterioration of a partial area of the memory due to high frequency of rewriting data in a specific area. Therefore, there is known an apparatus which counts the number of erasures of a physical block, and copies the data of the physical block to another physical block when the number of erasures becomes constant (for example, Japanese Patent Application Laid-Open No. 2000-20252). reference).
【０００３】上記の従来例によると、消去回数のカウン
トを各物理ブロックで行う必要があり煩わしい。According to the above conventional example, it is necessary to count the number of erasures in each physical block, which is troublesome.
【０００４】[0004]
【発明が解決しようとする課題】本発明は上記のような
従来の半導体メモリにおける問題点を解決せんとしてな
されたもので、その目的は、消去回数のカウントを各物
理ブロックで行うことなく、特定論理ブロック（論理ア
ドレス）へのデータ書込み頻度が高い場合にもメモリ全
体の寿命が短くなることを防止し得る半導体メモリの書
込制御装置及びその方法を提供することである。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems in the conventional semiconductor memory, and has as its object to specify the number of erasures without counting the number of times in each physical block. An object of the present invention is to provide a semiconductor memory write control device and method capable of preventing the life of the entire memory from being shortened even when the frequency of writing data to a logical block (logical address) is high.
【０００５】[0005]
【課題を解決するための手段】本発明に係る半導体メモ
リの書込制御装置は、データを記憶する複数の物理ブロ
ックを有し、上位システムから論理ブロックを指定した
データ書込みが行われる半導体メモリの書込制御装置に
おいて、データを書き込むべき物理ブロックの指定が均
等となるように物理ブロックを指定する指定手段と、デ
ータの書込み指示があると前記指定手段が指示する物理
ブロックに対するデータ書込の可否を検出する検出手段
と、前記検出手段により書込み可と判定された場合に
は、前記指示手段が指示する物理ブロックにデータを書
き込む一方、書込み不可と判定された場合には、前記指
示手段が指示する物理ブロックのデータを消去された空
き物理ブロックに、移動すると共に、前記指示手段が指
示する物理ブロックへ前記書込み指示に係るデータを書
き込む書込制御手段と、前記書込制御手段による書込み
動作に応じて、論理ブロックと物理ブロックのアドレス
を対応付けるアドレス制御手段とを具備することを特徴
とする。これにより、書込みに係る物理ブロックが自動
的に均等に指定されて書込みが行なわれることになり、
半導体メモリの寿命を長くすることができる。According to the present invention, there is provided a write control apparatus for a semiconductor memory having a plurality of physical blocks for storing data, wherein a data write is performed by designating a logical block from an upper system. In a write control device, a designation unit for designating a physical block so that designation of a physical block to which data is to be written becomes uniform, and whether or not data can be written to the physical block designated by the designation unit when there is a data write instruction Detection means for detecting the data, and when the detection means determines that writing is possible, writes the data to the physical block specified by the instruction means. The data of the physical block to be moved to the empty physical block from which data has been A write control means for writing data according to the write instruction, in response to said write operation by the write control means, characterized by comprising an address control means for associating the address of the logical block and a physical block. As a result, the physical blocks related to the writing are automatically and equally specified and the writing is performed.
The life of the semiconductor memory can be extended.
【０００６】また本発明に係る半導体メモリの書込制御
装置は、物理ブロックの空きブロックを監視する空きブ
ロック監視手段と、前記空きブロック監視手段による監
視結果に応じて前記書込制御手段の稼働を制御する稼働
制御手段とを具備することを特徴とする。これにより、
物理ブロックの空き状態に応じて、書込みに係る物理ブ
ロックが自動的に均等に指定されて書込みがなされる動
作の採用が決められる。Further, according to the present invention, there is provided a write control apparatus for a semiconductor memory, wherein a free block monitoring means for monitoring a free block of a physical block, and an operation of the write control means according to a monitoring result by the free block monitoring means. And an operation control means for controlling the operation. This allows
In accordance with the free state of the physical block, the adoption of the operation of automatically specifying the physical blocks related to the writing and performing the writing is determined.
【０００７】また本発明に係る半導体メモリの書込制御
装置は、各物理ブロックと各論理ブロックに、前記書込
制御手段の稼働を制御する属性情報を付加し、前記属性
情報に応じて前記書込制御手段の稼働を制御する稼働制
御手段とを具備することを特徴とする。これによって、
物理ブロックと論理ブロックにより書込みの制御方式を
変えることができる。Further, the write control device for a semiconductor memory according to the present invention adds attribute information for controlling the operation of the write control means to each physical block and each logical block, and writes the attribute information in accordance with the attribute information. Operation control means for controlling the operation of the load control means. by this,
The write control method can be changed depending on the physical block and the logical block.
【０００８】また本発明に係る半導体メモリの書込制御
装置は、予め定められた領域であるか否かに基づき前記
書込制御手段の稼働を制御する稼働制御手段とを具備す
ることを特徴とする。これにより、予め定められた領域
であるか否かにより書込みの制御方式を変えることがで
きる。Further, a write control device for a semiconductor memory according to the present invention comprises an operation control means for controlling the operation of the write control means based on whether or not the area is a predetermined area. I do. This makes it possible to change the write control method depending on whether the area is a predetermined area.
【０００９】また本発明に係る半導体メモリの書込制御
装置は、上位システムからの指示に基づき前記書込制御
手段の稼働を制御する稼働制御手段とを具備することを
特徴とする。これによって上位システムからの指示によ
り書込みの制御方式を変えることができる。Further, a write control device for a semiconductor memory according to the present invention comprises an operation control means for controlling the operation of the write control means based on an instruction from a host system. As a result, the write control method can be changed according to an instruction from the host system.
【００１０】また本発明に係る半導体メモリの書込制御
装置は、指示手段が指示する物理ブロックの範囲を設定
する設定手段を具備することを特徴とする。これによっ
て指示手段が指示する物理ブロックの範囲を設定するこ
とが可能となる。The writing control apparatus for a semiconductor memory according to the present invention is characterized in that it comprises a setting means for setting a range of a physical block specified by the specifying means. This makes it possible to set the range of the physical block specified by the specifying means.
【００１１】更に本発明に係る半導体メモリの書込制御
方法は、データを記憶する複数の物理ブロックを有し、
上位システムから論理ブロックを指定したデータ書込み
が行われる半導体メモリにおける書込制御方法におい
て、データを書き込むべき物理ブロックの指定が均等と
なるように物理ブロックを指定する第１のステップと、
データの書込み指示があると前記第１のステップにて指
定された物理ブロックに対するデータ書込の可否を検出
する第２のステップと、前記第２のステップにより書込
み可と判定された場合には、前記第１のステップにて指
示された物理ブロックにデータを書き込む一方、書込み
不可と判定された場合には、前記第１のステップにて指
示された物理ブロックのデータを消去された空き物理ブ
ロックに移動すると共に、前記第１のステップにて指示
された物理ブロックへ前記書込み指示に係るデータを書
き込む第３のステップと、前記第３のステップによる書
込み動作に応じて、論理ブロックと物理ブロックのアド
レスを対応付ける第４のステップとを含むことを特徴と
する。これにより、書込みに係る物理ブロックが自動的
に均等に指定されて書込みがなされてゆくことになる。Further, a write control method for a semiconductor memory according to the present invention has a plurality of physical blocks for storing data,
In a write control method in a semiconductor memory in which data writing is performed by designating a logical block from a host system, a first step of designating a physical block so that the designation of a physical block to which data is to be written becomes uniform;
When there is a data write instruction, a second step of detecting whether or not data can be written to the physical block specified in the first step, and if it is determined that the data can be written by the second step, While writing data to the physical block specified in the first step, if it is determined that writing is not possible, the data of the physical block specified in the first step is written to the erased free physical block. A third step of writing data according to the write instruction to the physical block instructed in the first step, and an address of a logical block and a physical block in response to a write operation in the third step; And a fourth step of associating As a result, the physical blocks to be written are automatically and evenly designated, and writing is performed.
【００１２】[0012]
【発明の実施の形態】以下添付図面を参照して、本発明
の実施の形態に係る半導体メモリの書込制御装置及びそ
の方法を説明する。図１には、本発明の装置を用いて構
成したデータ処理システムが示されている。このシステ
ムは、上位システムであるホストコンピュータ１００と
半導体不揮発性メモリカード１０１を備えるものであ
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a write control apparatus for a semiconductor memory according to an embodiment of the present invention; FIG. 1 shows a data processing system configured using the apparatus of the present invention. This system includes a host computer 100 as a host system and a semiconductor nonvolatile memory card 101.
【００１３】半導体不揮発性メモリカード１０１には、
インタフェース回路１０２、メモリ制御回路１０３、フ
ラッシュメモリ１０４が含まれており、インタフェース
回路１０２がバス１０５を介してホストコンピュータ１
００に接続されている。上記において、インタフェース
回路１０２は、ホストコンピュータ１００との間におい
てコマンドやデータを受け取り、また応答やデータを返
送するものである。メモリ制御回路１０３は、書込み及
び読出し制御装置であり、フラッシュメモリ１０４に対
するデータのリードライトを行うものである。The semiconductor nonvolatile memory card 101 includes:
An interface circuit 102, a memory control circuit 103, and a flash memory 104 are included, and the interface circuit 102 is connected to the host computer 1 via a bus 105.
00 is connected. In the above, the interface circuit 102 receives commands and data with the host computer 100 and returns responses and data. The memory control circuit 103 is a write and read control device that reads and writes data from and to the flash memory 104.
【００１４】フラッシュメモリ１０４は、図２に示され
る物理ブロックをライト及び消去のアクセス単位として
いる。物理ブロックは、データが記憶されるデータ部
と、属性情報が記憶される属性部とを有する。そして、
フラッシュメモリ１０４には、図３に示されるように物
理ブロックが複数ブロック備えられている。The flash memory 104 uses the physical block shown in FIG. 2 as a write and erase access unit. The physical block has a data section in which data is stored and an attribute section in which attribute information is stored. And
The flash memory 104 includes a plurality of physical blocks as shown in FIG.
【００１５】本実施の形態においては、メモリ制御回路
１０３には、図４に示されるような論理ブロック／物理
ブロックに係るブロック番号の変換テーブルが備えられ
ており、メモリ制御回路１０３はこの変換テーブルを用
いてフラッシュメモリ１０４のアクセスを行い、また必
要な場合に、この変換テーブルの内容を更新する。In the present embodiment, the memory control circuit 103 is provided with a block number conversion table for logical blocks / physical blocks as shown in FIG. Is used to access the flash memory 104, and if necessary, the contents of the conversion table are updated.
【００１６】次にメモリカード１０１の基本動作につい
て説明する。ホストコンピュータ１００からメモリカー
ド１０１ヘリードやライト等のコマンドが発行される
と、システムバス１０５を通してインターフェース回路
１０２へこれらのコマンドが通知される。これらのコマ
ンドがフラッシュメモリ１０４のアクセスに関するもの
であった場合には、インターフェース回路１０２はメモ
リ制御回路１０３にコマンドを通知する。メモリ制御回
路１０３は通知されたコマンドに従ってフラッシュメモ
リ１０４ヘアクセスを行い、その結果をインターフエー
ス回路１０２へ返す。インターフェース回路１０２はメ
モリ制御回路１０３からの結果をホストコンピュータ１
００ヘ返す。Next, the basic operation of the memory card 101 will be described. When commands such as read and write are issued from the host computer 100 to the memory card 101, these commands are notified to the interface circuit 102 through the system bus 105. When these commands are related to access to the flash memory 104, the interface circuit 102 notifies the commands to the memory control circuit 103. The memory control circuit 103 accesses the flash memory 104 according to the notified command, and returns the result to the interface circuit 102. The interface circuit 102 transmits the result from the memory control circuit 103 to the host computer 1
Return to 00.
【００１７】ホストコンピュータ１００からメモリカー
ド１０１へ発行されるリードやライトコマンドのアドレ
スは、論理アドレスまたは論理ブロックで指示され、メ
モリ制御回路１０３にて論理アドレスから論理ブロック
への変換、論理ブロックから物理ブロックへの変換が行
われる。論理ブロックから物理ブロックへの変換は、図
４のような変換テーブルを参照することで行われ、フラ
ッシュメモリ１０４は変換された物理ブロックへアクセ
スされる。The address of a read or write command issued from the host computer 100 to the memory card 101 is indicated by a logical address or a logical block. The memory control circuit 103 converts the logical address into a logical block, and converts the logical block into a physical block. Conversion to a block is performed. The conversion from the logical block to the physical block is performed by referring to a conversion table as shown in FIG. 4, and the flash memory 104 accesses the converted physical block.
【００１８】メモリ制御回路１０３は、ホストコンピュ
ータ１００からデータのライトコマンドを受けると、図
５に示すフローチャートに従った処理を行い、１つの物
理ブロックにライトアクセスが集中しないように動作す
る。この動作を行うため、メモリ制御回路１０３は、図
６に示すように、データを書き込むべき物理ブロックの
指定が均等となるように物理ブロックを指定するライト
ポインタＷＰ（指定手段）を備える。ここでは、ライト
ポインタＷＰは、データを書き込むべき物理ブロックの
指定が均等となるように物理ブロック番号の小さい方か
ら大きい方へ（或いは、その逆に）順次に進められ、終
端へ到ると再び先頭を指定するように進められる。Upon receiving a data write command from the host computer 100, the memory control circuit 103 performs processing according to the flowchart shown in FIG. 5 and operates so that write accesses do not concentrate on one physical block. To perform this operation, the memory control circuit 103 includes, as shown in FIG. 6, a write pointer WP (designating means) for designating a physical block to which data is to be written so that the designation of the physical block is equal. Here, the write pointer WP is sequentially advanced from the smaller physical block number to the larger physical block number (or vice versa) so that the designation of the physical block in which the data is to be written becomes uniform, and again when reaching the end. Proceed to specify the beginning.
【００１９】以下、メモリ制御回路１０３が行うライト
動作を図５、図６を参照して説明する。ここでは、ホス
トコンピュータ１００から論理ブロック（Ｎ−２）へ連
続してライトコマンドが発行された場合の例を示す。
尚、図６の左側が論理ブロックから物理ブロックへの変
換テーブルであり、右側がフラッシュメモリ１０４であ
る。The write operation performed by the memory control circuit 103 will be described below with reference to FIGS. Here, an example is shown in which a write command is continuously issued from the host computer 100 to the logical block (N-2).
The left side of FIG. 6 is a conversion table from logical blocks to physical blocks, and the right side is the flash memory 104.
【００２０】最初の状態は、図６のステップ１に示され
るように論理ブロック番号０〜Ｎ−２に対応する物理ブ
ロック番号０〜Ｎ−２にデータＤ［０］〜Ｄ［Ｎ−２］
が格納されている状態では、ライトポインタＷＰが物理
ブロック番号（Ｎ−１）を指示している。ここで、論理
ブロック番号（Ｎ−２）に対して連続してライトが行な
われた場合、その時ホスト１００からライトコマンドを
受けたメモリ制御回路１０３は、変換テーブルを用いて
論理ブロック番号番号（Ｎ−２）に対応する物理ブロッ
ク番号（Ｎ−２）について書き換えデータ（記憶されて
いるデータ）を消去する（Ｓ１）。In the first state, as shown in step 1 of FIG. 6, data D [0] to D [N-2] are assigned to physical block numbers 0 to N-2 corresponding to logical block numbers 0 to N-2.
Is stored, the write pointer WP indicates the physical block number (N-1). Here, when writing is continuously performed on the logical block number (N−2), the memory control circuit 103 that has received the write command from the host 100 at that time uses the conversion table to make the logical block number number (N The rewrite data (stored data) for the physical block number (N-2) corresponding to (-2) is erased (S1).
【００２１】次に、ライトポインタＷＰが指示する物理
ブロック番号（Ｎ−１）のブロックにデータが記憶され
ているか否かを検出する（Ｓ２（検出手段））。ここで
は、図６のステップ１に示されるように、物理ブロック
番号（Ｎ−１）にブロックにデータが記憶されていない
ので、ホスト１００からのデータＤ［Ｎ−２］をライト
ポインタＷＰが指示する物理ブロック番号（Ｎ−１）の
ブロックに書き込む（Ｓ５（書込制御手段））。次へ進
み、ライトポインタＷＰをインクリメントする（Ｓ
６）。本例では、ライトポインタＷＰが末端に位置して
いたために、ステップＳ７においてＹＥＳへ分岐し、ス
テップＳ８において先頭の物理ブロック番号（０）を指
す位置へ戻される（図６のステップ２参照）。Next, it is detected whether or not data is stored in the block of the physical block number (N-1) indicated by the write pointer WP (S2 (detection means)). Here, as shown in Step 1 of FIG. 6, since no data is stored in the block at the physical block number (N-1), the write pointer WP points to the data D [N-2] from the host 100. (S5 (write control means)). Next, the write pointer WP is incremented (S
6). In this example, since the write pointer WP is located at the end, the process branches to YES in step S7, and returns to the position indicating the first physical block number (0) in step S8 (see step 2 in FIG. 6).
【００２２】初期状態では図６のステップ１に示すよう
に、変換テーブルにおいては、論理ブロック番号（Ｎ−
２）が物理ブロック番号（Ｎ−２）に対応付けられ、ま
た論理ブロック番号（Ｎ−１）が物理ブロック番号（Ｎ
−１）に対応付けられていたが、上記データのライトに
より、論理ブロック番号（Ｎ−２）が物理ブロック番号
（Ｎ−１）に対応し、また論理ブロック番号（Ｎ−１）
が物理ブロック番号（Ｎ−２）に対応するするように変
換テーブルの内容が更新される（Ｓ９（アドレス制御手
段））。この結果、変換テーブルは図６のステップ２に
示されるようになる。In the initial state, as shown in step 1 of FIG. 6, the logical table number (N-
2) is associated with the physical block number (N-2), and the logical block number (N-1) is associated with the physical block number (N
-1), the logical block number (N-2) corresponds to the physical block number (N-1) and the logical block number (N-1)
Corresponds to the physical block number (N-2), the content of the conversion table is updated (S9 (address control means)). As a result, the conversion table is as shown in step 2 of FIG.
【００２３】ここで更に、ホスト１００から論理ブロッ
ク番号（Ｎ−２）へ同じデータＤ［Ｎ−２］のライトコ
マンドを受けたメモリ制御回路１０３は、図６のステッ
プ２に示される変換テーブルを用いて論理ブロック番号
（Ｎ−２）に対応する物理ブロック番号（Ｎ−１）につ
いて書き換えデータ（記憶されているデータ）を消去す
る（Ｓ１）。この結果、物理ブロック番号（Ｎ−１）で
は、記憶されているデータが図６のステップ３に示され
るように消去される。Further, the memory control circuit 103, which has received a write command of the same data D [N-2] to the logical block number (N-2) from the host 100, stores the conversion table shown in step 2 in FIG. The rewrite data (stored data) is erased for the physical block number (N-1) corresponding to the logical block number (N-2) (S1). As a result, at the physical block number (N-1), the stored data is erased as shown in step 3 of FIG.
【００２４】次に、ライトポインタＷＰが指示する物理
ブロック番号（０）のブロックにデータが記憶されてい
るか否かを検出する（Ｓ２）。ここでは、図６のステッ
プ２に示されるように、物理ブロック番号（０）にブロ
ックにデータＤ［０］が記憶されているので、このデー
タＤ［０］を先に消去を行った物理ブロック番号（Ｎ−
２）のブロックに移動する（Ｓ３（書込制御手段））。Next, it is detected whether data is stored in the block of the physical block number (0) indicated by the write pointer WP (S2). Here, as shown in step 2 of FIG. 6, since the data D [0] is stored in the block at the physical block number (0), the physical block which erased this data D [0] first Number (N-
It moves to the block of 2) (S3 (write control means)).
【００２５】次へ進み、ライトポインタＷＰが指示する
物理ブロック番号（０）のブロックのデータを消去し
（Ｓ４）、データＤ［Ｎ−２］をライトポインタＷＰが
指示する物理ブロック番号（０）のブロックに書き込む
（ステップＳ５）。更にライトポインタＷＰをインクリ
メントする（Ｓ６）。本例では、ライトポインタＷＰが
物理ブロック番号（０）に位置していたために、ステッ
プＳ７においてＮＯへ分岐して、ライトポインタＷＰは
次の物理ブロック番号（１）に位置する（図６のステッ
プ３）。Next, the data of the block of the physical block number (0) indicated by the write pointer WP is erased (S4), and the data D [N-2] is deleted by the physical block number (0) indicated by the write pointer WP. (Step S5). Further, the write pointer WP is incremented (S6). In this example, since the write pointer WP is located at the physical block number (0), the process branches to NO in step S7, and the write pointer WP is located at the next physical block number (1) (step in FIG. 6). 3).
【００２６】前状態では図６のステップ２に示すよう
に、変換テーブルにおいては、論理ブロック番号（Ｎ−
２）が物理ブロック番号（Ｎ−１）に対応付けられ、ま
た論理ブロック番号（Ｎ−１）が物理ブロック番号（Ｎ
−２）に対応付けられていたが、上記データのライトに
より、論理ブロック番号（０）が物理ブロック番号（Ｎ
−２）に対応し、また論理ブロック番号（Ｎ−２）が物
理ブロック番号（０）に対応するするように変換テーブ
ルの内容が更新される（Ｓ９）。この結果、変換テーブ
ルは図６のステップ３に示されるようになる。In the previous state, as shown in step 2 of FIG. 6, the logical table number (N-
2) is associated with the physical block number (N-1), and the logical block number (N-1) is associated with the physical block number (N
-2), the logical block number (0) is changed to the physical block number (N
-2), and the contents of the conversion table are updated so that the logical block number (N-2) corresponds to the physical block number (0) (S9). As a result, the conversion table is as shown in step 3 of FIG.
【００２７】更に、ホスト１００から論理ブロック番号
（Ｎ−２）へ同じデータも［Ｎ−２］のライトコマンド
を受けた場合には、上記と同様の処理がなされて、最終
的に変換テーブルとフラッシュメモリ１０４の内容は図
６のステップ４に示されるようになる。Further, when the same data is also received from the host 100 to the logical block number (N-2) for the write command of [N-2], the same processing as described above is performed, and finally the conversion table and The contents of the flash memory 104 are as shown in step 4 of FIG.
【００２８】このように論理ブロック（Ｎ−２）へのラ
イトが集中した場合にも、同一の物理ブロックへのライ
トが行われることなく、順次にライトする物理ブロック
が変更されてゆき、全ての物理ブロックに均一にライト
が行われる。しかも変換テーブルの更新により、ホスト
コンピュータ側から見える論理アドレスまたは論理ブロ
ックに変更はなく、本装置の変換テーブルの更新制御が
外部に及ぼす影響はないという利点がある。そして、ラ
イトが全ての物理ブロックへ均一に分散されることによ
り、通常のフラッシュメモリの消去回数の制限が数十万
回以上であることから、メモリカード１０１の寿命の問
題をほぼ解消することが可能である。Even when the write to the logical block (N-2) is concentrated in this way, the write to the same physical block is not performed, and the physical blocks to be sequentially written are changed, and all the write to the physical block are changed. Writing is performed uniformly on the physical block. Moreover, there is an advantage that the update of the conversion table does not change the logical address or the logical block seen from the host computer side, and the update control of the conversion table of the present apparatus does not affect the outside. Since the write is evenly distributed to all the physical blocks, the number of erasures of the normal flash memory is limited to hundreds of thousands or more. Therefore, the problem of the life of the memory card 101 can be almost eliminated. It is possible.
【００２９】上記の実施の形態では、全てのライトコマ
ンドに関してライトする物理ブロックを分散させる処理
を行うようにしたが、物理ブロックの空塞情報を得てお
き（空塞監視手段）、空状態の物理ブロックの割合が所
定以上であるときには、上記分散の処理を行わぬように
しても良い（稼働制御手段）。つまり、ライトポインタ
が指示する物理ブロックにデータが記憶されている場合
のデータ移動を行うことなく、空き状態の物理ブロック
にデータライトを行うと共に変換テーブルの更新を行
う。これにより、上記実施の形態におけるデータ移動の
ときのリードライト及び消去により発生するオーバーヘ
ッドを回避できると共に、空き状態の物理ブロックが順
次使用されほぼ全ての物理ブロックが均一にライトされ
る。In the above embodiment, the processing for distributing the physical blocks to be written is performed for all write commands. When the ratio of the physical blocks is equal to or more than a predetermined value, the above-described distribution processing may not be performed (operation control unit). That is, data is written to an empty physical block and the conversion table is updated without performing data movement when data is stored in the physical block indicated by the write pointer. This can avoid the overhead caused by read / write and erasure at the time of data movement in the above-described embodiment, and can use empty physical blocks sequentially and write almost all physical blocks uniformly.
【００３０】また、物理ブロックや変換テーブルに付加
する属性情報として、上記の実施の形態の処理を行うか
否かを示すフラグを設けるなどにより、同一論理ブロッ
クへのライトが生じそうなブロックに対して当該処理を
行うように設定しても良い（稼働制御手段）。このよう
にすると、必要な部分だけに処理が限定され、データ移
動のときのリードライト及び消去により発生するオーバ
ーヘッドを回避できる。この処理を行わぬことを設定し
たブロックでは、同一論理ブロックへのライトが同一物
理ブロックへのライトとなるが、頻度が低ければ寿命へ
影響することはない。Also, a flag indicating whether or not to perform the processing of the above-described embodiment is provided as attribute information to be added to a physical block or a conversion table, so that writing to the same logical block is likely to occur. (Operation control means). In this way, the processing is limited to only the necessary parts, and the overhead caused by read / write and erase during data movement can be avoided. In a block in which this process is not performed, writing to the same logical block is writing to the same physical block. However, if the frequency is low, the life is not affected.
【００３１】更に、予め定められた領域であるか否かに
基づき当該処理を行うように設定しても良い（稼働制御
手段）。これにより、所定領域だけに処理が限定され、
その他の領域ではデータ移動のときのリードライト及び
消去により発生するオーバーヘッドを回避できる。ま
た、上位システムであるホストコンピュータ１００から
の指示に基づき当該処理を行うように設定しても良い
（稼働制御手段）。これにより、ホストコンピュータ１
００からフレキシブルに当該処理の実行の有無を制御可
能である。Further, it may be set so that the processing is performed based on whether or not the area is a predetermined area (operation control means). As a result, the processing is limited to only a predetermined area,
In other areas, overhead caused by read / write and erase during data movement can be avoided. Further, it may be set so that the processing is performed based on an instruction from the host computer 100 which is a host system (operation control means). Thereby, the host computer 1
From 00, it is possible to flexibly control the execution of the process.
【００３２】また、ライトポインタＷＰはライト毎に順
にインクリメントするようにしたが、特定の物理ブロッ
クに集中しないようにランダムに物理ブロックをしてい
るようにしてもよい。上記実施の形態では全物理ブロッ
クが均一にアクセスされるようにするため、全物理ブロ
ック番号が現れるようにライトポインタＷＰをインクリ
メントする例を示したが、ライトポインタＷＰのインク
リメントする範囲を全物理ブロックの後半のみで行い、
前半部はライトポインタＷＰが指さないように設定して
も良い。設定は予め行うか、後にホストコンピュータ１
００から行う。このようにライトポインタＷＰの指す領
域を制限し、前半部には重要な書き換えしないデータを
保存し、後半部には書き換え頻度が高いデータを保存す
ることで、前半部の重要なデータを守りかつ後半部にあ
る書き換え頻度の高いデータが格納されている物理ブロ
ック部分の寿命の短縮化を介することも可能である。Although the write pointer WP is incremented sequentially for each write, physical blocks may be randomly arranged so as not to concentrate on a specific physical block. In the above-described embodiment, an example has been shown in which the write pointer WP is incremented so that all physical block numbers appear in order to uniformly access all physical blocks. Done only in the second half of
The first half may be set so that the light pointer WP does not point. The setting is performed in advance, or the host computer 1
Start from 00. In this way, the area pointed to by the write pointer WP is restricted, and important data that is not rewritten is stored in the first half, and data that is frequently rewritten is stored in the second half. It is also possible to shorten the life of the physical block portion in the latter half where frequently-rewritten data is stored.
【００３３】[0033]
【発明の効果】以上説明したように本発明に係る半導体
メモリの書込制御装置によれば、データを書き込むべき
物理ブロックの指定が均等となるように物理ブロックを
指定し、データの書込み指示があると上記指定された物
理ブロックに対するデータ書込の可否を検出して、書込
み不可の場合には、前記指定に係る物理ブロックのデー
タを消去された空き物理ブロックに移動すると共に、移
動により空いた物理ブロックへ前記書込み指示に係るデ
ータを書き込み、書込み動作に応じて、論理ブロックと
物理ブロックのアドレスを対応付けるので、書込みに係
る物理ブロックが自動的に均等に指定されて書込みが行
なわれる。これにより半導体メモリの書き込みが特定の
物理ブロックに集中することによる寿命低下を防止する
ことができる。As described above, according to the semiconductor memory write control apparatus of the present invention, a physical block is specified so that the specification of a physical block to which data is to be written is equal, and a data write instruction is issued. If there is, whether the data writing to the specified physical block is possible or not is detected. If the writing is not possible, the data of the specified physical block is moved to the erased free physical block, and the data is vacated by the movement. Since the data according to the write instruction is written to the physical block and the addresses of the logical block and the physical block are associated with each other in accordance with the write operation, the physical block related to the write is automatically and equally designated to perform the write. As a result, it is possible to prevent the life from being shortened due to the concentration of writing of the semiconductor memory in a specific physical block.
【図１】本発明に係る半導体メモリの書込制御装置を含
むデータ処理システムのブロック図。FIG. 1 is a block diagram of a data processing system including a semiconductor memory write control device according to the present invention.
【図２】フラッシュメモリの物理ブロックの構成を示す
図。FIG. 2 is a diagram showing a configuration of a physical block of the flash memory.
【図３】フラッシュメモリの構成を示す図。FIG. 3 is a diagram showing a configuration of a flash memory.
【図４】本発明に係る半導体メモリの書込制御装置に用
いられる論理ブロック／物理ブロックの変換テーブルを
示す図。FIG. 4 is a diagram showing a logical block / physical block conversion table used in the semiconductor memory write control device according to the present invention;
【図５】本発明に係る半導体メモリの書込制御装置の動
作を説明するためのフローチャート。FIG. 5 is a flowchart for explaining the operation of the semiconductor memory write control device according to the present invention;
【図６】本発明に係る半導体メモリの書込制御装置によ
るライト動作によるフラッシュメモリと変換テーブルの
内容遷移を説明するための図。FIG. 6 is a diagram for explaining transition of contents of the flash memory and the conversion table by a write operation by the write control device of the semiconductor memory according to the present invention;
１００ ホストコンピュータ １０１ 半導体不
揮発性メモリ １０２ インタフェース回路 １０３ メモリ制
御回路 １０４ フラッシュメモリ １０５ バスREFERENCE SIGNS LIST 100 host computer 101 semiconductor nonvolatile memory 102 interface circuit 103 memory control circuit 104 flash memory 105 bus
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/16 ３１０ Ｇ０６Ｆ 12/16 ３１０Ａ Ｇ１１Ｃ 16/02 Ｇ１１Ｃ 17/00 ６０１Ｃ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G06F 12/16 310 G06F 12/16 310A G11C 16/02 G11C 17/00 601C
Claims (7)
有し、上位システムから論理ブロックを指定したデータ
書込みが行われる半導体メモリの書込制御装置におい
て、 データを書き込むべき物理ブロックの指定が均等となる
ように物理ブロックを指定する指定手段と、 データの書込み指示があると前記指定手段が指示する物
理ブロックに対するデータ書込の可否を検出する検出手
段と、 前記検出手段により書込み可と判定された場合には、前
記指示手段が指示する物理ブロックにデータを書き込む
一方、書込み不可と判定された場合には、前記指示手段
が指示する物理ブロックのデータを消去された空き物理
ブロックに移動すると共に、前記指示手段が指示する物
理ブロックへ前記書込み指示に係るデータを書き込む書
込制御手段と、 前記書込制御手段による書込み動作に
応じて、論理ブロックと物理ブロックのアドレスを対応
付けるアドレス制御手段とを具備することを特徴とする
半導体メモリの書込制御装置。In a semiconductor memory write control device having a plurality of physical blocks for storing data and performing data writing by designating a logical block from an upper system, the specification of physical blocks to which data is to be written is equal. Designation means for designating a physical block so as to be read; detection means for detecting whether data can be written to a physical block designated by the designation means when there is a data write instruction; and determination of writability by the detection means In the case, while writing data to the physical block specified by the instruction means, if it is determined that writing is not possible, the data of the physical block specified by the instruction means is moved to the erased free physical block, Write control means for writing data according to the write instruction to a physical block designated by the instruction means; According to the write operation by the write control unit, the writing control apparatus of a semiconductor memory characterized by comprising an address control means for associating the address of the logical block and a physical block.
空きブロック監視手段と、 前記空きブロック監視手段による監視結果に応じて前記
書込制御手段の稼働を制御する稼働制御手段とを具備す
ることを特徴とする請求項１に記載の半導体メモリの書
込制御装置。2. An apparatus according to claim 1, further comprising: an empty block monitoring unit that monitors an empty block of the physical block; and an operation control unit that controls an operation of the write control unit in accordance with a monitoring result of the empty block monitoring unit. 2. The write control device for a semiconductor memory according to claim 1, wherein:
記書込制御手段の稼働を制御する属性情報を付加し、 前記属性情報に応じて前記書込制御手段の稼働を制御す
る稼働制御手段とを具備することを特徴とする請求項１
に記載の半導体メモリの書込制御装置。3. An operation control unit that adds attribute information for controlling the operation of the write control unit to each physical block and each logical block, and controls the operation of the write control unit according to the attribute information. 2. The method according to claim 1, further comprising:
3. The write control device for a semiconductor memory according to claim 1.
き前記書込制御手段の稼働を制御する稼働制御手段とを
具備することを特徴とする請求項１に記載の半導体メモ
リの書込制御装置。4. The semiconductor memory according to claim 1, further comprising operation control means for controlling the operation of said write control means based on whether or not the area is a predetermined area. Control device.
込制御手段の稼働を制御する稼働制御手段とを具備する
ことを特徴とする請求項１に記載の半導体メモリの書込
制御装置。5. The write control device for a semiconductor memory according to claim 1, further comprising an operation control means for controlling the operation of said write control means based on an instruction from a host system.
を設定する設定手段を具備することを特徴とする請求項
１に記載の半導体メモリの書込制御装置。6. The write control device for a semiconductor memory according to claim 1, further comprising setting means for setting a range of the physical block specified by the specifying means.
有し、上位システムから論理ブロックを指定したデータ
書込みが行われる半導体メモリにおける書込制御方法に
おいて、 データを書き込むべき物理ブロックの指定が均等となる
ように物理ブロックを指定する第１のステップと、 データの書込み指示があると前記第１のステップにて指
定された物理ブロックに対するデータ書込の可否を検出
する第２のステップと、 前記第２のステップにより書込み可と判定された場合に
は、前記第１のステップにて指示された物理ブロックに
データを書き込む一方、書込み不可と判定された場合に
は、前記第１のステップにて指示された物理ブロックの
データを消去された空き物理ブロックに移動すると共
に、前記第１のステップにて指示された物理ブロックへ
前記書込み指示に係るデータを書き込む第３のステップ
と、 前記第３のステップによる書込み動作に応じて、論理ブ
ロックと物理ブロックのアドレスを対応付ける第４のス
テップとを含むことを特徴とする半導体メモリの書込制
御方法。7. A write control method in a semiconductor memory having a plurality of physical blocks for storing data and performing data writing by designating a logical block from an upper system, wherein a physical block to which data is to be written is equally specified. A first step of designating a physical block so as to become, a second step of detecting whether data can be written to the physical block designated in the first step when a data write instruction is issued, If it is determined in step 2 that writing is possible, data is written to the physical block specified in the first step. If it is determined that writing is not possible, the data is written in the first step. The data of the erased physical block is moved to the erased free physical block, and the physical block designated in the first step is moved. A semiconductor device comprising: a third step of writing data according to the write instruction to a lock; and a fourth step of associating a logical block with an address of a physical block in accordance with the write operation in the third step. Memory write control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208542A JP4149640B2 (en) | 2000-07-10 | 2000-07-10 | Semiconductor memory writing control apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208542A JP4149640B2 (en) | 2000-07-10 | 2000-07-10 | Semiconductor memory writing control apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002024077A true JP2002024077A (en) | 2002-01-25 |
| JP4149640B2 JP4149640B2 (en) | 2008-09-10 |
Family
ID=18705107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000208542A Expired - Fee Related JP4149640B2 (en) | 2000-07-10 | 2000-07-10 | Semiconductor memory writing control apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4149640B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7949910B2 (en) | 2008-04-24 | 2011-05-24 | Kabushiki Kaisha Toshiba | Memory system and control method thereof |
-
2000
- 2000-07-10 JP JP2000208542A patent/JP4149640B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7949910B2 (en) | 2008-04-24 | 2011-05-24 | Kabushiki Kaisha Toshiba | Memory system and control method thereof |
| US7958411B2 (en) | 2008-04-24 | 2011-06-07 | Kabushiki Kaisha Toshiba | Memory system and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4149640B2 (en) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3485938B2 (en) | Nonvolatile semiconductor memory device | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| EP0544252A2 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| US20010023472A1 (en) | Data storage control method and apparatus for external storage device using a plurality of flash memories | |
| KR930010981A (en) | Storage device using flash memory | |
| JP2004342126A (en) | Increasing memory performance in flash memory device by simultaneously writing sectors to multiple devices | |
| KR19990029196A (en) | Semiconductor Memory and Data Management Method | |
| US20240078155A1 (en) | Multi-time programmable electronic fuse apparatus | |
| US5748537A (en) | Method and apparatus for storing items in flash memory | |
| JP2005115561A (en) | Flash rom controller | |
| JPH113287A (en) | Storage device and storage area management method used for the device | |
| JP2002024077A (en) | Write controller of semiconductor memory and its method | |
| JPH07210468A (en) | Semiconductor auxiliary memory | |
| CN109147847B (en) | Semiconductor device and flash memory control method | |
| JPH0778485A (en) | Nonvolatile semiconductor storage device and data rewriting/reading out method | |
| JP2000276461A (en) | Microcomputer | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JP3313576B2 (en) | Memory access control method and device | |
| JP2000243093A (en) | Data storing method for flash memory and data reading out method from flash memory | |
| JP3271935B2 (en) | Control system | |
| JPH06162786A (en) | Information processor using flash memory | |
| JPH0764831A (en) | Data storage device | |
| JPH05258585A (en) | Filing device | |
| JP2000035916A (en) | Memory operation management method | |
| JP2005222531A (en) | Data recording apparatus and data recording method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |