JP2002017037A - Pcm carrier relay - Google Patents
Pcm carrier relayInfo
- Publication number
- JP2002017037A JP2002017037A JP2000195521A JP2000195521A JP2002017037A JP 2002017037 A JP2002017037 A JP 2002017037A JP 2000195521 A JP2000195521 A JP 2000195521A JP 2000195521 A JP2000195521 A JP 2000195521A JP 2002017037 A JP2002017037 A JP 2002017037A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- failure
- current
- occurred
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、電力系統の送電
線を保護するＰＣＭキャリアーリレー（電流作動リレ
ー）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PCM carrier relay (current-operated relay) for protecting a transmission line of a power system.
【０００２】[0002]
【従来の技術】図９は、例えば特公平１−２４０１３号
公報に示された、差動保護を行う従来のＰＣＭキャリア
ーリレーの構成を示すブロック図である。（ただし、こ
の公報では、３端子保護の場合を説明しているが、ここ
では簡単のため、２端子保護で記述する）。図におい
て、４０は系統の送電線、１ａ、１ｂは送電線４０の両
端Ａ、Ｂにそれぞれ設置された電流変成器（以下、ＣＴ
と称す）、２はＣＴ１ａ、１ｂによって得た電流ｉａ、
ｉｂのベクトル和の絶対値｜ｉａ＋ｉｂ｜を差動電流Ｉ
ｄとして算出する差動電流計算回路、３は電流ｉａ、ｉ
ｂのスカラー和｜ｉａ｜＋｜ｉｂ｜を抑制電流Ｉｒとし
て算出する抑制電流計算回路、４は差動電流計算回路２
で算出した｜ｉａ＋ｉｂ｜の、ある一定期間前から現在
までの間の最小値をとって差動電流Ｉｄとして置き換え
るＩｄ算出回路、５は次に２つの動作式で表される判定
を行う動作判定回路である。 Ｉｄ＞Ｒ１・Ｉｒ＋Ｋ１ ・・・（１） Ｉｄ＞Ｒ２・Ｉｒ＋Ｋ２ ・・・（２） ただし、Ｒ１、Ｒ２、Ｋ１、Ｋ２は定数である。以上の
２〜５により、端子Ａ、Ｂの内部の故障を識別して検出
する電流差動リレー要素３０を構成している。2. Description of the Related Art FIG. 9 is a block diagram showing a configuration of a conventional PCM carrier relay for performing differential protection disclosed in Japanese Patent Publication No. 1-24013, for example. (However, in this publication, the case of three-terminal protection is described, but for simplicity, two-terminal protection is described here). In the figure, reference numeral 40 denotes a system transmission line, and 1a and 1b denote current transformers (hereinafter referred to as CTs) installed at both ends A and B of the transmission line 40, respectively.
2 is the current ia obtained by the CTs 1a and 1b,
The absolute value | ia + ib |
a differential current calculation circuit for calculating d;
a suppression current calculation circuit for calculating a scalar sum | ia | + | ib | of b as a suppression current Ir;
The Id calculation circuit 5 which takes the minimum value of | ia + ib | calculated from the period from a certain period before to the present and replaces it with the differential current Id, and the operation determination 5 that makes a determination expressed by two operation expressions next Circuit. Id> R1 · Ir + K1 (1) Id> R2 · Ir + K2 (2) where R1, R2, K1, and K2 are constants. The current differential relay element 30 configured to identify and detect a failure inside the terminals A and B by the above 2 to 5 is configured.
【０００３】次に動作について説明する。図１０は、動
作判定回路５の動作領域を示す説明図であり、（１）式
および（２）式を満足する領域Ｃが動作域であることを
示す。両端のＣＴ１ａ、１ｂが飽和の生じない、しかも
誤差がなく、リレーも誤差のない理想的な場合、外部故
障では、各端子Ａ、Ｂの電流ｉａ、ｉｂのベクトル和は
零になり差動電流Ｉｄは発生しない。一方、内部故障で
は、電流ｉａ、ｉｂのベクトル和であるＩｄとスカラー
和であるＩｒは同じ量になるので、図１０の動作領域内
になり動作する。これで内外部故障が識別される。Next, the operation will be described. FIG. 10 is an explanatory diagram showing an operation region of the operation determination circuit 5, and shows that the region C satisfying the expressions (1) and (2) is the operation region. In an ideal case where no saturation occurs in the CTs 1a and 1b at both ends and there is no error and the relay has no error, the vector sum of the currents ia and ib of the terminals A and B becomes zero and the differential current Id does not occur. On the other hand, in the case of an internal fault, since Id, which is the vector sum of the currents ia and ib, and Ir, which is the scalar sum, have the same amount, they operate within the operation region shown in FIG. This identifies internal and external faults.
【０００４】図１１は、外部故障時のＣＴの飽和の影響
を説明するための電流図である。片方のＣＴ１ａのみが
飽和して、他方のＣＴ１ｂは飽和していない場合を示
す。破線で表した電流Ｉａの斜線部分は、ＣＴ１ａが未
飽和であることを示す。またＣＴ１ａの飽和の程度を見
やすくするために、両ＣＴ１ａ、１ｂの極性を逆にして
重ね合わせている。Ｉｄ、Ｉｒはベクトル和（瞬時値の
和の絶対値）およびスカラー和（それぞれの絶対値の
和）で演算時の遅れを加味している。FIG. 11 is a current diagram for explaining the effect of saturation of CT at the time of an external failure. This shows a case where only one CT1a is saturated and the other CT1b is not saturated. The hatched portion of the current Ia represented by the broken line indicates that CT1a is not saturated. In order to make it easy to see the degree of saturation of CT1a, the CT1a and CT1b are superposed with the polarities reversed. Id and Ir are vector sums (absolute values of sums of instantaneous values) and scalar sums (sums of the respective absolute values), taking into account the delay in calculation.
【０００５】図１１に示したように、ＣＴが飽和すると
外部故障でもＩｄが発生するが、故障が発生した時、ス
タート時点では未飽和であるので、従来技術でのＣＴ飽
和対策として、電流ｉａ、ｉｂのベクトル和の、一定期
間前から現在までの間の最小値をとり、これを差動電流
Ｉｄとして用いることにより、ＣＴ飽和に起因するＩｄ
の増加を抑えて対処している。[0005] As shown in FIG. 11, when CT is saturated, Id is generated even by an external failure. However, when a failure occurs, the current is not saturated at the start time. , Ib taken as a differential current Id by taking the minimum value between a certain period before and the present time, the Id due to CT saturation is obtained.
We are dealing with the increase.
【０００６】[0006]
【発明が解決しようとする課題】従来のＰＣＭキャリー
リレーは、以上のように構成されていて、外部故障電流
でＣＴの一方だけ飽和する場合や、両ＣＴがアンバラン
スに飽和する場合、ＣＴの飽和によって生じる差動電流
に対して、一定期間前から現在までの間の最小値を使う
ことで対処している。この場合、差動電流Ｉｄが増加し
ている期間は抑制電流Ｉｒが減少するので、最小値をと
る上記一定期間をある程度長くする（例えば数サイクル
間）必要がある。そして、この期間を長くすると、判定
のために用いる差動電流Ｉｄの最小値の増加が遅れるの
で、動作検出期間が遅くなるという問題があった。The conventional PCM carry relay is configured as described above. When only one of the CTs is saturated by an external fault current, or when both CTs are unbalancedly saturated, the conventional PCM carry relay has the following structure. The differential current caused by saturation is dealt with by using the minimum value from a certain period before to the present. In this case, since the suppression current Ir decreases while the differential current Id is increasing, it is necessary to lengthen the above-mentioned fixed period having the minimum value to some extent (for example, for several cycles). If this period is lengthened, the increase of the minimum value of the differential current Id used for the determination is delayed, so that there is a problem that the operation detection period is delayed.
【０００７】この発明は、上記のような問題点を解決す
るためになされたものであり、外部故障でＣＴの飽和が
発生しても正しく外部故障の判定ができ、また、内部故
障に対して判定動作遅れの小さいＰＣＭキャリアーリレ
ーを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. Even if CT saturation occurs due to an external fault, an external fault can be correctly determined. It is an object of the present invention to provide a PCM carrier relay having a small determination operation delay.
【０００８】[0008]
【課題を解決するための手段】請求項１に係るＰＣＭキ
ャリアーリレーは、送電線の各端電流から差動電流およ
び抑制電流を演算する回路と、差動電流が抑制電流との
関係において所定値よりも大きいときに内部故障である
と判定する動作判定回路とを備えて送電線の内部故障を
検出するＰＣＭキャリアーリレーにおいて、抑制電流の
変化が設定値より大きいときに故障が発生したと判定す
る故障発生検出回路と、差動電流が抑制電流との関係に
おいて別の所定値よりも小さいときに外部故障であると
判定する外部故障判定回路と、故障発生検出回路および
外部故障判定回路の出力により動作判定回路の動作領域
設定を変更する回路とを備えたものである。According to a first aspect of the present invention, there is provided a PCM carrier relay comprising: a circuit for calculating a differential current and a suppression current from each current of a transmission line; An operation determination circuit that determines that an internal failure has occurred when the change is larger than a predetermined value. A failure occurrence detection circuit, an external failure determination circuit that determines an external failure when the differential current is smaller than another predetermined value in relation to the suppression current, and an output of the failure occurrence detection circuit and the external failure determination circuit. And a circuit for changing the operation area setting of the operation determination circuit.
【０００９】請求項２に係るＰＣＭキャリアーリレー
は、請求項１記載のものにおいて、抑制電流の変化が設
定値より小さいことを検出するＩｒ一定検出回路と、こ
のＩｒ一定検出回路の出力により外部故障判定回路の出
力をロックして動作判定回路の動作領域設定を元に復帰
させる回路とを備えたものである。According to a second aspect of the present invention, there is provided a PCM carrier relay according to the first aspect, wherein an Ir constant detection circuit for detecting that a change in a suppression current is smaller than a set value, and an external fault detected by an output of the Ir constant detection circuit. And a circuit for locking the output of the judgment circuit and restoring the operation area setting of the operation judgment circuit to its original state.
【００１０】請求項３に係るＰＣＭキャリアーリレー
は、請求項１記載のものにおいて、差動電流の変化が設
定値より小さいことを検出するＩｄ一定検出回路と、こ
のＩｄ一定検出回路の出力により外部故障判定回路の出
力をロックして動作判定回路の動作領域設定を元に復帰
させる回路とを備えたものである。According to a third aspect of the present invention, there is provided a PCM carrier relay according to the first aspect, wherein an Id constant detection circuit for detecting that a change in differential current is smaller than a set value, and an output from the Id constant detection circuit. And a circuit for locking the output of the failure determination circuit and restoring the operation area setting of the operation determination circuit to its original state.
【００１１】請求項４に係るＰＣＭキャリアーリレー
は、請求項１記載のものにおいて、差動電流が設定値よ
り大きい期間の時間幅を測定する時間幅測定回路と、こ
の時間幅測定回路によって測定された時間幅から動作判
定回路の動作領域設定の変更量を制御する回路とを備え
たものである。A PCM carrier relay according to a fourth aspect of the present invention is the PCM carrier relay according to the first aspect, wherein a time width measuring circuit for measuring a time width during a period when the differential current is larger than a set value, and the time width measuring circuit measures the time width. And a circuit for controlling the amount of change in the setting of the operation area of the operation determination circuit based on the determined time width.
【００１２】請求項５に係るＰＣＭキャリアーリレー
は、送電線の各端電流から差動電流および抑制電流を演
算する回路と、差動電流が抑制電流との関係において所
定値よりも大きいときに内部故障であると判定する動作
判定回路とを備えて送電線の内部故障を検出するＰＣＭ
キャリアーリレーにおいて、抑制電流の変化が設定値よ
り大きいときに故障が発生したと判定する故障発生検出
回路と、差動電流が抑制電流との関係において別の所定
値よりも小さいときに外部故障であると判定する外部故
障判定回路と、故障発生検出回路および外部故障判定回
路の出力により差動電流の値を変えて動作判定回路に入
力する回路とを備えたものである。According to a fifth aspect of the present invention, there is provided a PCM carrier relay comprising: a circuit for calculating a differential current and a suppression current from each end current of a transmission line; and an internal circuit when the differential current is larger than a predetermined value in relation to the suppression current. PCM for detecting an internal failure of a transmission line, comprising: an operation determination circuit for determining a failure.
In a carrier relay, a failure occurrence detection circuit that determines that a failure has occurred when a change in suppression current is greater than a set value, and an external failure when the differential current is smaller than another predetermined value in relation to the suppression current. The circuit includes an external failure determination circuit that determines that there is a circuit, and a circuit that changes the value of the differential current based on the outputs of the failure occurrence detection circuit and the external failure determination circuit and inputs the differential current to the operation determination circuit.
【００１３】請求項６に係るＰＣＭキャリアーリレー
は、送電線の各端電流から差動電流および抑制電流を演
算する回路と、差動電流が抑制電流との関係において所
定値よりも大きいときに内部故障であると判定する動作
判定回路とを備えて送電線の内部故障を検出するＰＣＭ
キャリアーリレーにおいて、抑制電流の変化が設定値よ
り大きいときに故障が発生したと判定する故障発生検出
回路と、差動電流が抑制電流との関係において別の所定
値よりも小さいときに外部故障であると判定する外部故
障判定回路と、故障発生検出回路および外部故障判定回
路の出力により抑制電流の値を変えて動作判定回路に入
力する回路とを備えたものである。According to a sixth aspect of the present invention, there is provided a PCM carrier relay comprising: a circuit for calculating a differential current and a suppression current from each end current of a transmission line; and an internal circuit when the differential current is larger than a predetermined value in relation to the suppression current. PCM for detecting an internal failure of a transmission line, comprising: an operation determination circuit for determining a failure.
In a carrier relay, a failure occurrence detection circuit that determines that a failure has occurred when a change in suppression current is greater than a set value, and an external failure when the differential current is smaller than another predetermined value in relation to the suppression current. The circuit includes an external failure determination circuit that determines that there is a circuit, and a circuit that changes the value of the suppression current based on the output of the failure occurrence detection circuit and the external failure determination circuit and inputs the value to the operation determination circuit.
【００１４】請求項７に係るＰＣＭキャリアーリレー
は、請求項１から請求項６のいずれかに記載のものにお
いて、抑制電流の変化が設定値より大きいときに故障が
発生したと判定する故障発生検出回路に代えて、送電線
の各端電流のいずれかの変化が設定値より大きいときに
故障が発生したと判定する故障発生検出回路を備えたも
のである。According to a seventh aspect of the present invention, in the PCM carrier relay according to any one of the first to sixth aspects, it is determined that a failure has occurred when a change in the suppression current is larger than a set value. Instead of the circuit, a failure occurrence detection circuit that determines that a failure has occurred when any change in the current at each end of the transmission line is greater than a set value is provided.
【００１５】請求項８に係るＰＣＭキャリアーリレー
は、請求項１から請求項６のいずれかに記載のものにお
いて、抑制電流の変化が設定値より大きいときに故障が
発生したと判定する故障発生検出回路に代えて、送電線
の電圧の変化が設定値より大きいときに故障が発生した
と判定する故障発生検出回路を備えたものである。According to an eighth aspect of the present invention, there is provided a PCM carrier relay according to any one of the first to sixth aspects, wherein a failure has occurred when a change in the suppression current is larger than a set value. In place of the circuit, a failure occurrence detection circuit that determines that a failure has occurred when a change in the voltage of the transmission line is greater than a set value is provided.
【００１６】[0016]
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図１、図２により説明する。図１は、実
施の形態１におけるＰＣＭキャリアーリレーを示すブロ
ック図、図２は、その動作領域の説明図である。図１に
おいて、４０は系統の送電線、１ａ、１ｂは送電線４０
の両端Ａ、Ｂにそれぞれ設置されたＣＴ、２はＣＴ１
ａ、１ｂによって得た電流ｉａ、ｉｂのベクトル和の絶
対値｜ｉａ＋ｉｂ｜を差動電流Ｉｄとして演算する差動
電流計算回路、３は電流ｉａ、ｉｂのスカラー和｜ｉａ
｜＋｜ｉｂ｜を抑制電流Ｉｒとして演算する抑制電流計
算回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a PCM carrier relay according to the first embodiment, and FIG. 2 is an explanatory diagram of its operation area. In FIG. 1, reference numeral 40 denotes a transmission line of a system, 1 a and 1 b denote transmission lines 40.
CT installed at both ends A and B of the
a, a differential current calculation circuit for calculating the absolute value | ia + ib | of the vector sum of the currents ia, ib obtained by 1a and 1b as a differential current Id;
This is a suppression current calculation circuit that calculates | + | ib | as the suppression current Ir.
【００１７】６は抑制電流計算回路３で算出した抑制電
流Ｉｒを入力してその変化がある設定値ｍより大きい場
合に故障が発生した判定して出力する故障発生検出回路
であり、故障期間中出力できるように図示しない復帰タ
イマーを有している。７は作動電流Ｉｄおよび抑制電流
Ｉｒを入力とする外部故障判定回路であり、差動電流Ｉ
ｄが抑制電流Ｉｒとの関係において所定値、すなわち
（３）式の右辺の値より小さいとき、外部故障であると
判定する。 Ｉｄ＜Ｒ３・Ｉｒ＋Ｋ３ ・・・（３） つまり、（３）式を満足するとき外部故障であると判定
する。ただし、Ｒ３、Ｋ３は定数である。Reference numeral 6 denotes a failure occurrence detection circuit which inputs the suppression current Ir calculated by the suppression current calculation circuit 3 and determines that a failure has occurred when the change is larger than a certain set value m. A return timer (not shown) is provided so as to enable output. Reference numeral 7 denotes an external failure determination circuit which receives the operating current Id and the suppression current Ir as inputs.
When d is smaller than a predetermined value in relation to the suppression current Ir, that is, the value on the right side of the equation (3), it is determined that an external failure has occurred. Id <R3 · Ir + K3 (3) That is, when the expression (3) is satisfied, it is determined that an external failure has occurred. Here, R3 and K3 are constants.
【００１８】８は故障発生検出回路６と外部故障判定回
路７の両出力のＡＮＤをとるＡＮＤ回路、９は動作タイ
マーｔ１、復帰タイマーｔ２からなるタイマー回路、１
０はタイマー回路９の出力があるとき、次に述べる動作
判定回路１１の定数Ｋ２をＫ４に置き換えることにより
その動作領域設定を制御するＫ２制御回路、１１は内部
故障を判定する動作判定回路であり、差動電流Ｉｄが抑
制電流Ｉｒとの関係において、外部故障判定回路７で用
いたのとは別の所定値、すなわち（１）式の右辺および
（４）式の右辺の値より大きいとき、内部故障であると
判定する。 Ｉｄ＞Ｒ１・Ｉｒ＋Ｋ１ ・・・（１） Ｉｄ＞Ｒ２・Ｉｒ＋Ｋ２（またはＫ４） ・・・（４） つまり、（１）式と（４）式の両方を満足するとき内部
故障であると判定する。ただし、Ｒ１、Ｒ２、Ｋ１、Ｋ
２、Ｋ４は定数であり、動作判定回路１１はＫ２制御回
路１０の出力を受けて（４）式中のＫ２をＫ４に変える
機能を備えている。Reference numeral 8 denotes an AND circuit for ANDing both outputs of the failure occurrence detection circuit 6 and the external failure determination circuit 7; 9 a timer circuit including an operation timer t1 and a recovery timer t2;
0 is a K2 control circuit for controlling the setting of the operation area by replacing the constant K2 of the operation determination circuit 11 described below with K4 when there is an output of the timer circuit 9, and 11 is an operation determination circuit for determining an internal failure. When the differential current Id is larger than the predetermined value different from that used in the external failure determination circuit 7, that is, the value on the right side of the equation (1) and the value on the right side of the equation (4), in relation to the suppression current Ir, It is determined that an internal failure has occurred. Id> R1 · Ir + K1 (1) Id> R2 · Ir + K2 (or K4) (4) That is, it is determined that an internal failure occurs when both equations (1) and (4) are satisfied. . Where R1, R2, K1, K
2, K4 is a constant, and the operation determination circuit 11 has a function of receiving the output of the K2 control circuit 10 and changing K2 in equation (4) to K4.
【００１９】次に、動作について説明する。送電線４０
の両端Ａ、ＢのＣＴ１ａ、１ｂからそれぞれ伝送し、互
いに時刻同期した電流ｉａとｉｂを差動電流計算回路２
および抑制電流計算回路３に入力し、それぞれ差動電流
Ｉｄおよび抑制電流Ｉｒを算出する。故障発生検出回路
６へは抑制電流Ｉｒを入力し、ある一定時間でのその変
化が設定値ｍより大きいとき、ＡＮＤ回路８へ出力す
る。Next, the operation will be described. Transmission line 40
The currents ia and ib transmitted from the CTs 1a and 1b of the two ends A and B respectively and synchronized with each other are calculated by the differential current calculation circuit 2.
And a suppression current calculation circuit 3 to calculate a differential current Id and a suppression current Ir, respectively. The suppression current Ir is input to the failure occurrence detection circuit 6, and is output to the AND circuit 8 when the change during a certain period of time is larger than the set value m.
【００２０】一方、外部故障判定回路７へは差動電流Ｉ
ｄと抑制電流Ｉｒを入力し、（３）式を満足していると
きは、ＡＮＤ回路８へ出力する。ＡＮＤ回路８では、故
障発生検出回路６と外部故障判定回路７の両方から信号
が入力されたときにタイマー回路９へ出力し、タイマー
回路９からＫ２制御回路１０へ出力する。Ｋ２制御回路
１０では、タイマー回路９から信号が入力されたとき、
動作判定回路１１の中のＫ２の値をＫ４に置き換える。On the other hand, the differential current I
d and the suppression current Ir are input, and when the expression (3) is satisfied, the signal is output to the AND circuit 8. The AND circuit 8 outputs a signal to the timer circuit 9 when a signal is input from both the failure occurrence detection circuit 6 and the external failure determination circuit 7, and outputs the signal from the timer circuit 9 to the K2 control circuit 10. In the K2 control circuit 10, when a signal is input from the timer circuit 9,
The value of K2 in the operation determination circuit 11 is replaced with K4.
【００２１】また、差動電流計算回路２と抑制電流計算
回路３から差動電流Ｉｄと抑制電流Ｉｒの値を動作判定
回路１１へ送る。動作判定回路１１では、（１）式と
（４）式の両方を満足しているとき、内部故障と判定す
るのであるが、Ｋ２制御回路１０の出力がないときは
（４）式でＫ２を用い、Ｋ２制御回路１０の出力がある
ときは（４）式でＫ４を用いて判定する。The differential current calculation circuit 2 and the suppression current calculation circuit 3 send the values of the differential current Id and the suppression current Ir to the operation determination circuit 11. When both the equations (1) and (4) are satisfied, the operation determination circuit 11 determines that an internal failure has occurred. If there is no output from the K2 control circuit 10, K2 is determined by the equation (4). When there is an output from the K2 control circuit 10, the determination is made using K4 in equation (4).
【００２２】以上のようにして、電流変化から故障発生
を検出する故障発生検出回路６で、抑制電流Ｉｒの変化
を用いているので送電線４０の一端側が非電源で、他端
側の電流しか変化しない場合でも故障発生を検出するこ
とができる。As described above, the failure occurrence detection circuit 6 for detecting the occurrence of a failure from a change in the current uses the change in the suppression current Ir. Even if it does not change, the occurrence of a failure can be detected.
【００２３】図２は、外部故障判定回路７と動作判定回
路１１の動作領域を示す説明図である。Ｄは外部故障判
定回路７の動作領域であり、外部故障電流や負荷電流の
ときは、ＣＴが飽和していない間は差動電流Ｉｄが小さ
いのでこの領域にくる。そして、外部故障判定回路７と
故障発生検出回路６の出力とＡＮＤをとることで外部故
障時に限定できる。FIG. 2 is an explanatory diagram showing the operation areas of the external failure judgment circuit 7 and the operation judgment circuit 11. D is an operation area of the external fault judging circuit 7. In the case of an external fault current or a load current, since the differential current Id is small while CT is not saturated, this area comes. And, by taking the AND of the output of the external failure determination circuit 7 and the output of the failure occurrence detection circuit 6, it is possible to limit the occurrence of an external failure.
【００２４】ＣＴが飽和する場合でも、最初の数ｍｓは
飽和しない期間がある。その期間をタイマー回路９の動
作タイマーｔ１で外部故障とし、またＣＴが飽和して差
動電流Ｉｄが大きくなり、外部故障判定回路７の動作領
域外になっても出力信号が継続できるように復帰タイマ
ーｔ２を付加する。すなわち、タイマー回路９で、ＣＴ
が飽和するしないにかかわらず外部故障と識別できる。
そして、動作判定回路１１の動作領域を、外部故障でＣ
Ｔが飽和しても動作しない領域にまで縮小すれば、ＣＴ
の飽和による誤動作を防止することができる。この実施
の形態では、図２のように（４）式で設定されていたＫ
２をＫ４に変更して、動作領域を図示のＥからＦに縮小
している。Even if CT is saturated, there is a period during which the first few ms do not saturate. The period is regarded as an external failure by the operation timer t1 of the timer circuit 9, and the CT is saturated so that the differential current Id increases, so that the output signal can be continued even if the operation signal is out of the operation range of the external failure determination circuit 7. A timer t2 is added. That is, in the timer circuit 9, CT
Can be identified as an external fault regardless of whether or not is saturated.
Then, the operation area of the operation determination circuit 11
If it is reduced to a region where it does not operate even if T is saturated, CT
Can be prevented from malfunctioning due to saturation of. In this embodiment, as shown in FIG. 2, K is set by equation (4).
2 is changed to K4, and the operation area is reduced from E to F in the drawing.
【００２５】以上の方法で、例えばＲ２≦１、Ｋ４＜０
としておけば、外部故障から内部故障への故障が進展し
た場合も、Ｆで示す縮小された動作領域に依然として内
部故障（Ｉｄ＝Ｉｒ）の領域が含まれるので、内部故障
への進展のときも動作させることができる。In the above method, for example, R2 ≦ 1, K4 <0
Therefore, even when a failure progresses from an external failure to an internal failure, the reduced operation region indicated by F still includes an internal failure (Id = Ir) region. Can work.
【００２６】実施の形態２．実施の形態１ではＫ２の値
を変更して動作領域を縮小したが、差動電流Ｉｄ、抑制
電流Ｉｒを制御することでも同様に、ＣＴの飽和時に外
部故障で動作するのを防止することができる。図３は、
この発明の実施の形態２におけるＰＣＭキャリアーリレ
ーを示すブロック図である。図において、１２はタイマ
ー回路９からの信号を受けて、差動電流Ｉｄと抑制電流
Ｉｒの変更比率を決めるＩｄ・Ｉｒ制御量設定回路、１
３、１４はＩｄ・Ｉｒ制御量設定回路１２からの信号を
もとにそれぞれ差動電流Ｉｄと抑制電流Ｉｒの値を変更
するＩｄ制御回路とＩｒ制御回路であり、差動電流計算
回路２と抑制電流計算回路３で計算した差動電流Ｉｄと
抑制電流Ｉｒをここで変更して動作判定回路１１へ送
る。動作判定回路では、（１）式および（２）式を満足
するとき、内部故障と判定する。 Ｉｄ＞Ｒ１・Ｉｒ＋Ｋ１ ・・・（１） Ｉｄ＞Ｒ２・Ｉｒ＋Ｋ２ ・・・（２） その他は実施の形態１の場合と同様であるので説明を省
略する。Embodiment 2 FIG. In the first embodiment, the operation area is reduced by changing the value of K2. However, similarly, by controlling the differential current Id and the suppression current Ir, it is possible to prevent the operation due to the external failure when the CT is saturated. it can. FIG.
FIG. 9 is a block diagram showing a PCM carrier relay according to Embodiment 2 of the present invention. In the figure, reference numeral 12 denotes an Id / Ir control amount setting circuit which receives a signal from the timer circuit 9 and determines a change ratio between the differential current Id and the suppression current Ir.
Reference numerals 3 and 14 denote an Id control circuit and an Ir control circuit that change the values of the differential current Id and the suppression current Ir based on the signal from the Id / Ir control amount setting circuit 12, respectively. The differential current Id and the suppression current Ir calculated by the suppression current calculation circuit 3 are changed here and sent to the operation determination circuit 11. The operation determination circuit determines that an internal failure has occurred when the expressions (1) and (2) are satisfied. Id> R1 · Ir + K1 (1) Id> R2 · Ir + K2 (2) Other details are the same as those in the first embodiment, and a description thereof will be omitted.
【００２７】図の６〜９により外部故障検出したとき
に、例えば差動電流Ｉｄを１／２に、抑制電流を２倍に
することで、ＣＴの飽和による影響を少なくできる。な
お、このとき差動電流Ｉｄと抑制電球Ｉｒの両方を同時
に変更してもよいし、いずれか一方のみ変更するように
してもよい。上記の方法は、Ｉｄ−Ｉｒ動作領域の変更
で、Ｒ１、Ｒ２などを同時に大きくすることと同じ意味
を持つ。例えば、差動電流Ｉｄだけの変更でＲ１、Ｒ
２、Ｋ１、Ｋ２を同時に変更したのと同じになり、変更
がより簡単になる。When an external fault is detected by 6 to 9 in the drawing, for example, by halving the differential current Id and doubling the suppression current, the influence of CT saturation can be reduced. At this time, both the differential current Id and the suppression lamp Ir may be changed at the same time, or only one of them may be changed. The above method has the same meaning as changing the Id-Ir operation region and simultaneously increasing R1, R2, and the like. For example, by changing only the differential current Id, R1, R
2, K1 and K2 are changed at the same time, and the change becomes easier.
【００２８】実施の形態３．実施の形態１および２で
は、外部故障検出時に動作領域を縮小したが、この縮小
が故障継続中行われるので、外部故障から内部故障へ進
展した場合は、領域縮小による応答遅れなどで動作時間
遅れが生じる。この実施の形態は、その問題を解消する
ために、ＣＴが飽和していないと判断できたときには、
速やかに動作領域を元に復帰させるようにしている。Embodiment 3 In Embodiments 1 and 2, the operation area is reduced when an external failure is detected. However, since the reduction is performed while the failure continues, when the external failure progresses to an internal failure, the operation time delay is reduced due to a response delay due to the reduction of the area. Occurs. In this embodiment, in order to solve the problem, when it is determined that CT is not saturated,
The operation area is quickly restored to the original.
【００２９】図４は、この発明の実施の形態３における
ＰＣＭキャリアーリレーを示すブロック図である。図に
おいて、１５は抑制電流Ｉｒが入力されて、その変化が
ある設定値ｎよりも小さいときにこれを検出するＩｒ一
定検出回路、１６は動作タイマーｔ３、復帰タイマーｔ
４からなるタイマー回路、１７はタイマー回路９の出力
とタイマー回路１６の出力のＮＯＴ信号とのＡＮＤをと
るＡＮＤ回路であり、その出力をＫ２制御回路１０へ送
る。その他は、実施の形態１の場合と同様であるので説
明を省略する。FIG. 4 is a block diagram showing a PCM carrier relay according to Embodiment 3 of the present invention. In the figure, reference numeral 15 denotes an Ir constant detection circuit which receives a suppression current Ir and detects a change when the change is smaller than a certain set value n, and 16 denotes an operation timer t3 and a recovery timer t.
A timer circuit 17 includes an AND circuit 17 for ANDing the output of the timer circuit 9 and the NOT signal of the output of the timer circuit 16, and sends the output to the K2 control circuit 10. Other configurations are the same as those in the first embodiment, and a description thereof will not be repeated.
【００３０】図１１に示したように、ＣＴが飽和した場
合は抑制電流Ｉｒが脈動していて、その変化量△Ｉｒは
常に変化している。しかし、ＣＴが不飽和の場合は、故
障発生時に抑制電流Ｉｒが大きく変化するが、故障継続
中は変化が少なく、Ｉｒ一定検出回路１５でＣＴの不飽
和を検出できる。これをタイマー回路１６の動作タイマ
ーｔ３で、脈動が故障発生時のみか、その後も脈動して
いるのかを識別する。脈動している場合は、動作タイマ
ーｔ３で吸収できる。すなわち、ＣＴが不飽和のときは
タイマー回路１６で、タイマー回路９の出力をロックす
るものである。復帰タイマーｔ４は、復帰タイマーｔ２
との協調用につけてロックを完全にするためのものであ
る。As shown in FIG. 11, when the CT is saturated, the suppression current Ir is pulsating, and the variation ΔIr is constantly changing. However, when the CT is unsaturated, the suppression current Ir greatly changes when a failure occurs, but the change is small during the failure and the Ir constant detection circuit 15 can detect the CT unsaturation. This is determined by the operation timer t3 of the timer circuit 16 as to whether the pulsation is only at the time of occurrence of a failure or whether the pulsation continues thereafter. When pulsating, it can be absorbed by the operation timer t3. That is, when CT is unsaturated, the output of the timer circuit 9 is locked by the timer circuit 16. The return timer t4 is the return timer t2
It is intended to complete the lock by cooperating with.
【００３１】このように、ＣＴの飽和時にＩｒ一定検出
回路１５でＣＴの不飽和を検出し、動作領域を元に復帰
させる。このため、外部故障から内部故障へ故障が進展
したときでも、動作領域が元に状態に戻っているので、
内部故障の判定動作遅れを回避できる。As described above, when the CT is saturated, the Ir constant detection circuit 15 detects the unsaturation of the CT and restores the operation area. For this reason, even when a failure progresses from an external failure to an internal failure, the operation area returns to the original state,
It is possible to avoid a delay in the operation for determining an internal failure.
【００３２】実施の形態４．実施の形態３では、ＣＴの
不飽和を検出するために、抑制電流Ｉｒの一定検出を利
用したが、差動電流Ｉｄを用いても同様の効果が得られ
る。図５は、この発明の実施の形態４におけるＰＣＭキ
ャリアーリレーを示すブロック図である。図において、
１８は差動電流が入力されて、その変化がある設定値ｎ
よりも小さいときにこれを検出するＩｄ一定検出回路、
１９は動作タイマーｔ５と復帰タイマーｔ６からなるタ
イマー回路、１７はタイマー回路９の出力と、タイマー
回路１９の出力のＮＯＴ信号とのＡＮＤをとるＡＮＤ回
路であり、その出力をＫ２制御回路１０へ送る。その他
は実施の形態１の場合と同様であるので説明を省略す
る。Embodiment 4 FIG. In the third embodiment, the constant detection of the suppression current Ir is used to detect the CT unsaturation. However, the same effect can be obtained by using the differential current Id. FIG. 5 is a block diagram showing a PCM carrier relay according to Embodiment 4 of the present invention. In the figure,
Reference numeral 18 denotes a set value n to which a differential current is input and which changes
A constant Id detection circuit that detects this when it is smaller than
Reference numeral 19 denotes a timer circuit including an operation timer t5 and a recovery timer t6. Reference numeral 17 denotes an AND circuit for ANDing the output of the timer circuit 9 and the NOT signal of the output of the timer circuit 19, and sends the output to the K2 control circuit 10. . Other configurations are the same as those in the first embodiment, and a description thereof will be omitted.
【００３３】図１１に示したように、ＣＴが飽和した場
合は差動電流Ｉｄが脈動しているので、タイマー回路１
９の動作タイマーｔ５でこの脈動を吸収することによ
り、実施の形態３と同様の効果が得られる。さらに、図
１１から分かるように、差動電流Ｉｄの方が抑制電流Ｉ
ｒよりも脈動の程度が大きいので、実施の形態３よりも
確実な判定ができる。As shown in FIG. 11, when the CT is saturated, the differential current Id is pulsating.
By absorbing this pulsation with the ninth operation timer t5, the same effect as in the third embodiment can be obtained. Further, as can be seen from FIG. 11, the differential current Id is smaller than the suppression current Id.
Since the degree of pulsation is larger than r, a more reliable determination can be made than in the third embodiment.
【００３４】実施の形態５．実施の形態１では、Ｋ４と
して予めある値を決めておき、タイマー回路９からの外
部故障検出を示す信号でＫ２をＫ４に変更したが、ＣＴ
の飽和度が前もって不明である場合、Ｋ４としてかなり
余裕をみて設定しておく必要がある。この実施の形態で
は、差動電流Ｉｄがあるレベルを超えて発生する時間を
測定して、その時間からＣＴの飽和度を予測し、Ｋ４の
値を自動的に設定する回路を備えている。Embodiment 5 In the first embodiment, a certain value is determined in advance as K4, and K2 is changed to K4 by the signal indicating the detection of the external failure from the timer circuit 9.
If the degree of saturation is unknown in advance, it is necessary to set K4 with a sufficient margin. In this embodiment, a circuit is provided which measures the time during which the differential current Id exceeds a certain level, predicts the CT saturation from the time, and automatically sets the value of K4.
【００３５】図６は、この発明の実施の形態５における
ＰＣＭキャリアーリレーを示すブロック図である。図に
おいて、２０は差動電流Ｉｄがある設定値Ｋ６よりも大
きい期間の時間幅を測定するＩｄ検出時間幅測定回路、
２１はＩｄ検出時間幅測定回路２０で測定した時間幅か
らＣＴの飽和度を予測してＫ４の値を設定するＫ４制御
回路である。ＣＴの飽和度が大きいときは上記時間幅が
大きくなるので、そのときはＫ４の値をより大きく（マ
イナス値をより小さく）、そして時間幅が小さいときは
Ｋ４の値をＫ２のそれよりも僅かだけ大きく（マイナス
値を僅かだけ小さく）するというようにして、自動的に
設定する。FIG. 6 is a block diagram showing a PCM carrier relay according to the fifth embodiment of the present invention. In the figure, reference numeral 20 denotes an Id detection time width measurement circuit for measuring a time width of a period in which the differential current Id is larger than a certain set value K6;
Reference numeral 21 denotes a K4 control circuit that predicts the saturation of CT from the time width measured by the Id detection time width measurement circuit 20 and sets the value of K4. When the degree of saturation of CT is large, the above-mentioned time width becomes large. At that time, the value of K4 is made larger (the minus value is made smaller), and when the time width is small, the value of K4 is made slightly smaller than that of K2. The value is automatically set, for example, by increasing the value (slightly decreasing the negative value).
【００３６】以上により、ＣＴの飽和度に応じてＫ４の
値を変えて設定できるので、Ｋ４のマイナス値を必要以
上に小さくせずに済み、外部故障から内部故障へ進展し
たときの時間遅れを縮減できる。As described above, the value of K4 can be changed and set in accordance with the degree of saturation of CT, so that the negative value of K4 does not need to be reduced unnecessarily, and the time delay when an external failure progresses to an internal failure is reduced. Can be reduced.
【００３７】実施の形態６．実施の形態１〜５では、故
障発生検出として抑制電流Ｉｒの急変から検出する故障
発生検出回路６を使っているが、これに代えて、送電線
両端に設置したＣＴの電流ｉａ、ｉｂの急変検出を使っ
てもよい。図７は、この発明の実施の形態６におけるＰ
ＣＭキャリアーリレーの故障発生検出回路を示すブロッ
ク図である。図において、２２、２３は送電線各端のＣ
Ｔからの電流ｉａ、ｉｂの変化がそれぞれ設定値ｍ１、
ｍ２よりも大きいときに出力する電流急変検出回路、２
４は電流急変検出回路２２、２３からの信号のＯＲをと
るＯＲ回路であり、その出力を故障発生検出信号とす
る。２２〜２４で故障発生検出回路を構成する。その他
は実施の形態１〜５のいずれかの場合と同様であるので
説明を省略する。Embodiment 6 FIG. In the first to fifth embodiments, the fault occurrence detection circuit 6 for detecting a sudden change in the suppression current Ir is used as a fault occurrence detection. However, instead of this, a sudden change in the CT currents ia and ib installed at both ends of the transmission line is used. Detection may be used. FIG. 7 is a diagram showing P in Embodiment 6 of the present invention.
It is a block diagram which shows the failure occurrence detection circuit of CM carrier relay. In the figure, 22 and 23 are Cs at each end of the transmission line.
Changes in currents ia and ib from T are set values m1 and m1, respectively.
a sudden current change detection circuit that outputs when it is larger than m2;
Reference numeral 4 denotes an OR circuit for ORing signals from the sudden current change detection circuits 22 and 23, and the output thereof is used as a failure occurrence detection signal. 22 to 24 constitute a failure occurrence detection circuit. Other configurations are the same as those in any of the first to fifth embodiments, and thus description thereof is omitted.
【００３８】通常のリレーでは、電流急変検出回路２
２、２３が、他の用途で故障検出回路として既に存在す
る場合が多いので、その信号を使うことで、実施の形態
１〜５で示した故障発生検出回路６を用意する場合に比
べて簡単、安価となる。In an ordinary relay, a sudden current change detection circuit 2
In many cases, the signals 2 and 23 already exist as a failure detection circuit for other uses. By using the signal, the signal can be simplified compared to the case where the failure detection circuit 6 described in the first to fifth embodiments is prepared. , Will be cheaper.
【００３９】実施の形態７．実施の形態６では、故障発
生検出に電流急変を利用したが、電圧急変を利用しても
よい。図８は、この発明の実施の形態７におけるＰＣＭ
キャリアーリレーの故障発生検出回路を示すブロック図
である。図において、２５は送電線４０の電圧からリレ
ー入力電圧へ変換する電圧変成器（ＰＴ）、２６は故障
発生検出回路として、ＰＴからの電圧ｖａの変化を検出
する電圧急変検出回路であり、電圧ｖａの変化が設定値
ｍ３よりも大きいときに出力し、これを故障発生検出信
号とする。その他は実施の形態１〜５のいずれかの場合
と同様であるので説明を省略する。Embodiment 7 In the sixth embodiment, a sudden current change is used for detecting a failure, but a sudden voltage change may be used. FIG. 8 shows a PCM according to the seventh embodiment of the present invention.
FIG. 3 is a block diagram illustrating a failure detection circuit of a carrier relay. In the figure, 25 is a voltage transformer (PT) for converting the voltage of the transmission line 40 to the relay input voltage, 26 is a failure detection circuit for detecting a sudden change in the voltage va from the PT, Output when the change in va is larger than the set value m3, and this is used as a failure occurrence detection signal. Other configurations are the same as those in any of the first to fifth embodiments, and thus description thereof is omitted.
【００４０】実施の形態６では、送電線の一端側が非電
源である場合には電流変化を期待できないことがあるた
め、図７で示したように両電流急変回路２２、２３の出
力のＯＲをとる必要があったが、この実施の形態では電
圧を使うので、非電源端での故障検出が確実にできる。
すなわち、電源端では図７の電流急変検出回路２２また
は２３、そして非電源端では電圧急変検出回路２６とい
う故障発生検出の組み合わせができ、故障発生検出の信
頼性を上げることができる。In the sixth embodiment, when one end of the transmission line is a non-power source, a change in current may not be expected. Therefore, as shown in FIG. Although it was necessary to take this, in this embodiment, a voltage is used, so that failure detection at the non-power supply end can be reliably performed.
That is, the combination of the sudden occurrence change detection circuit 22 or 23 in FIG. 7 at the power supply end and the sudden voltage change detection circuit 26 at the non-power supply end can be combined, thereby increasing the reliability of the failure occurrence detection.
【００４１】なお、上記では電力系統として２端子の場
合で説明したが、３端子以上の場合であっても、それら
端子全てのベトクル和とスカラー和を演算して、上記と
同様の構成とすることにより同様の効果を奏する。ま
た、上記で示した実施の形態を組み合わせて用いること
もできる。例えば実施の形態２と実施の形態３を組み合
わせて、Ｉｒ一定検出回路１５の出力により、Ｉｄ・Ｉ
ｒ制御回路の設定を元に復帰させるようにすることも可
能である。Although the above description has been made of the case where there are two terminals as the power system, even if there are three or more terminals, the vector sum and the scalar sum of all the terminals are calculated to obtain the same configuration as above. Thereby, a similar effect is achieved. Further, the embodiments described above can be used in combination. For example, by combining the second embodiment and the third embodiment, the output of the Ir
It is also possible to return to the original setting of the r control circuit.
【００４２】[0042]
【発明の効果】請求項１に係るＰＣＭキャリアーリレー
によれば、差動電流が小さいときに外部故障であると判
定する外部故障判定回路と、内部故障を判定する動作判
定回路の動作領域を、外部故障判定回路の出力により変
更する回路を備えているので、外部故障時において、Ｃ
Ｔの飽和に起因する誤動作を回避することができる。According to the PCM carrier relay according to the first aspect, the operation area of the external failure judging circuit for judging an external fault when the differential current is small and the operation judging circuit for judging the internal fault are as follows: Since there is a circuit that changes according to the output of the external failure determination circuit, C
Malfunction due to saturation of T can be avoided.
【００４３】請求項２に係るＰＣＭキャリアーリレーに
よれば、抑制電流の変化が小さいときにこれを検出する
Ｉｒ一定検出回路と、このＩｒ一定検出回路の出力によ
り動作判定回路の動作領域設定を元に復帰させる回路と
を備えているので、外部故障から内部故障へ進展したと
きに、内部故障の判定動作遅れを防止できる。また、請
求項３に係るＰＣＭキャリアーリレーによれば、差動電
流の変化が小さいときにこれを検出するＩｄ一定検出回
路と、このＩｄ一定検出回路の出力により動作判定回路
の動作領域設定を元に復帰させる回路を備えているの
で、同様の効果を奏する。According to the PCM carrier relay according to the second aspect, the Ir constant detection circuit for detecting when the change in the suppression current is small, and the operation area setting of the operation determination circuit based on the output of the Ir constant detection circuit. And a circuit for restoring the internal failure can be prevented from delaying the operation of determining the internal failure when the internal failure has progressed from the external failure. Further, according to the PCM carrier relay according to the third aspect, the constant Id detection circuit for detecting when the change in the differential current is small, and the operation area setting of the operation determination circuit based on the output of the constant Id detection circuit. The same effect can be obtained because of the provision of the circuit for returning to.
【００４４】請求項４に係るＰＣＭキャリアーリレーに
よれば、差動電流が大きい時間幅を測定する時間幅測定
回路と、測定された時間幅から、動作判定回路の動作領
域設定の変更量を制御する回路を備えているので、外部
故障判定があったときに、ＣＴの飽和度に応じた動作領
域の変更をすることにより、動作領域を必要以上に縮小
せずに済み、内部故障への進展時の動作時間遅れを縮減
できる。According to the PCM carrier relay of the fourth aspect, the time width measuring circuit for measuring the time width during which the differential current is large, and the amount of change in the setting of the operation area of the operation determining circuit is controlled based on the measured time width. The operation area is changed according to the degree of saturation of CT when an external failure is determined, so that the operation area does not need to be reduced unnecessarily, and progress to internal failure can be prevented. Operating time delay can be reduced.
【００４５】請求項５に係るＰＣＭキャリアーリレーに
よれば、差動電流が小さいときに外部故障であると判定
する外部故障判定回路と、この外部故障判定回路の出力
により差動電流の値を変えて動作判定回路に入力する回
路を備えているので、外部故障時に、ＣＴの飽和のため
に生じる誤動作を回避することができる。また、請求項
６に係るＰＣＭキャリアーリレーによれば、差動電流が
小さいときに外部故障であると判定する外部故障判定回
路と、この外部故障判定回路の出力により抑制電流の値
を変えて動作判定回路に入力する回路を備えているの
で、同様の効果を奏する。According to the PCM carrier relay according to the fifth aspect, an external fault judging circuit for judging an external fault when the differential current is small, and changing the value of the differential current by the output of the external fault judging circuit. Therefore, a malfunction that occurs due to saturation of CT at the time of an external failure can be avoided. Further, according to the PCM carrier relay according to claim 6, an external failure determination circuit that determines that an external failure has occurred when the differential current is small, and operates by changing the value of the suppression current based on the output of the external failure determination circuit. Since a circuit for inputting to the determination circuit is provided, a similar effect is obtained.
【００４６】請求項７に係るＰＣＭキャリアーリレーに
よれば、送電線の各端電流のいずれかの変化が大きいと
きに故障発生検出するので、各端電流の変化を検出する
回路が他の用途で準備されている場合、それを共用する
ことができ、簡単、安価になる。According to the PCM carrier relay according to the seventh aspect, the failure is detected when any of the currents at each end of the transmission line is large, so that the circuit for detecting the change at each end current is used for other purposes. If prepared, it can be shared, simple and cheap.
【００４７】請求項８に係るＰＣＭキャリアーリレーに
よれば、送電線の電圧変化が大きいときに故障発生検出
するので、非電源である送電線端部において、故障を確
実に検出できる。According to the PCM carrier relay according to the eighth aspect, the occurrence of a failure is detected when the voltage of the transmission line is largely changed, so that the failure can be reliably detected at the end of the transmission line which is a non-power source.
【図１】 この発明の実施の形態１におけるＰＣＭキャ
リアーリレーを示すブロック図である。FIG. 1 is a block diagram showing a PCM carrier relay according to Embodiment 1 of the present invention.
【図２】 図１のＰＣＭキャリアーリレーの動作領域を
示す説明図である。FIG. 2 is an explanatory diagram showing an operation area of the PCM carrier relay of FIG.
【図３】 この発明の実施の形態２におけるＰＣＭキャ
リアーリレーを示すブロック図である。FIG. 3 is a block diagram showing a PCM carrier relay according to Embodiment 2 of the present invention.
【図４】 この発明の実施の形態３におけるＰＣＭキャ
リアーリレーを示すブロック図である。FIG. 4 is a block diagram showing a PCM carrier relay according to Embodiment 3 of the present invention.
【図５】 この発明の実施の形態４におけるＰＣＭキャ
リアーリレーを示すブロック図である。FIG. 5 is a block diagram showing a PCM carrier relay according to Embodiment 4 of the present invention.
【図６】 この発明の実施の形態５におけるＰＣＭキャ
リアーリレーを示すブロック図である。FIG. 6 is a block diagram showing a PCM carrier relay according to Embodiment 5 of the present invention.
【図７】 この発明の実施の形態６におけるＰＣＭキャ
リアーリレーの故障発生検出回路を示すブロック図であ
る。FIG. 7 is a block diagram showing a failure detection circuit of a PCM carrier relay according to a sixth embodiment of the present invention.
【図８】 この発明の実施の形態７におけるＰＣＭキャ
リアーリレーの故障発生検出回路を示すブロック図であ
る。FIG. 8 is a block diagram illustrating a failure detection circuit for a PCM carrier relay according to a seventh embodiment of the present invention.
【図９】 従来のＰＣＭキャリアーリレーを示すブロッ
ク図である。FIG. 9 is a block diagram showing a conventional PCM carrier relay.
【図１０】 図９のＰＣＭキャリアーリレーの動作領域
を示す説明図である。FIG. 10 is an explanatory diagram showing an operation area of the PCM carrier relay of FIG. 9;
【図１１】 外部故障時のＣＴの飽和の影響を示す電流
図である。FIG. 11 is a current diagram showing the effect of CT saturation at the time of an external failure.
２ 差動電流計算回路、３ 抑制電流計算回路、６ 故
障発生検出回路、７ 外部故障判定回路、１０ Ｋ２制
御回路、１１ 動作判定回路、１２ Ｉｄ・Ｉｒ制御量
設定回路、１３ Ｉｄ制御回路、１４ Ｉｒ制御回路、
１５ Ｉｒ一定検出回路、１７ ＡＮＤ回路、１８ Ｉ
ｄ一定検出回路、２０ Ｉｄ検出時間幅測定回路、２１
Ｋ４制御回路、２２,２３ 電流急変検出回路、２４
ＯＲ回路、２６ 電圧急変回路。2 differential current calculation circuit, 3 suppression current calculation circuit, 6 failure occurrence detection circuit, 7 external failure determination circuit, 10 K2 control circuit, 11 operation determination circuit, 12 Id / Ir control amount setting circuit, 13 Id control circuit, 14 Ir control circuit,
15 Ir constant detection circuit, 17 AND circuit, 18 I
d constant detection circuit, 20 Id detection time width measurement circuit, 21
K4 control circuit, 22, 23 Current sudden change detection circuit, 24
OR circuit, 26 voltage sudden change circuit.
Claims (8)
制電流を演算する回路と、上記差動電流が抑制電流との
関係において所定値よりも大きいときに内部故障である
と判定する動作判定回路とを備えて上記送電線の内部故
障を検出するＰＣＭキャリアーリレーにおいて、上記抑
制電流の変化が設定値より大きいときに故障が発生した
と判定する故障発生検出回路と、上記差動電流が抑制電
流との関係において別の所定値よりも小さいときに外部
故障であると判定する外部故障判定回路と、上記故障発
生検出回路および外部故障判定回路の出力により上記動
作判定回路の動作領域設定を変更する回路とを備えたこ
とを特徴とするＰＣＭキャリアーリレー。1. A circuit for calculating a differential current and a suppression current from each end current of a transmission line, and an operation of determining that an internal failure has occurred when the differential current is larger than a predetermined value in relation to the suppression current. A PCM carrier relay including a determination circuit for detecting an internal failure of the transmission line, wherein a failure occurrence detection circuit that determines that a failure has occurred when the change in the suppression current is greater than a set value; An external failure determination circuit that determines that an external failure has occurred when the value is smaller than another predetermined value in relation to the suppression current; and an operation area setting of the operation determination circuit based on outputs of the failure occurrence detection circuit and the external failure determination circuit. A PCM carrier relay, comprising a circuit for changing.
を検出するＩｒ一定検出回路と、このＩｒ一定検出回路
の出力により外部故障判定回路の出力をロックして動作
判定回路の動作領域設定を元に復帰させる回路とを備え
たことを特徴とする請求項１記載のＰＣＭキャリアーリ
レー。2. An Ir constant detection circuit for detecting that a change in the suppression current is smaller than a set value, and an output of the external failure judgment circuit is locked by an output of the Ir constant detection circuit to set an operation area of the operation judgment circuit. The PCM carrier relay according to claim 1, further comprising a circuit for returning the carrier to its original state.
を検出するＩｄ一定検出回路と、このＩｄ一定検出回路
の出力により外部故障判定回路の出力をロックして動作
判定回路の動作領域設定を元に復帰させる回路とを備え
たことを特徴とする請求項１記載のＰＣＭキャリアーリ
レー。3. An Id constant detection circuit for detecting that a change in differential current is smaller than a set value, and an output of the Id constant detection circuit locking an output of an external failure determination circuit to set an operation area of the operation determination circuit. 2. The PCM carrier relay according to claim 1, further comprising: a circuit for returning to the original state.
幅を測定する時間幅測定回路と、この時間幅測定回路に
よって測定された時間幅から動作判定回路の動作領域設
定の変更量を制御する回路とを備えたことを特徴とする
請求項１記載のＰＣＭキャリアーリレー。4. A time width measuring circuit for measuring a time width of a period in which the differential current is larger than a set value, and a change amount of an operation area setting of the operation determining circuit is controlled based on the time width measured by the time width measuring circuit. The PCM carrier relay according to claim 1, further comprising:
制電流を演算する回路と、上記差動電流が抑制電流との
関係において所定値よりも大きいときに内部故障である
と判定する動作判定回路とを備えて上記送電線の内部故
障を検出するＰＣＭキャリアーリレーにおいて、上記抑
制電流の変化が設定値より大きいときに故障が発生した
と判定する故障発生検出回路と、上記差動電流が抑制電
流との関係において別の所定値よりも小さいときに外部
故障であると判定する外部故障判定回路と、上記故障発
生検出回路および外部故障判定回路の出力により上記差
動電流の値を変えて上記動作判定回路に入力する回路と
を備えたことを特徴とするＰＣＭキャリアーリレー。5. A circuit for calculating a differential current and a suppression current from each end current of a transmission line, and an operation of determining that an internal failure has occurred when the differential current is larger than a predetermined value in relation to the suppression current. A PCM carrier relay including a determination circuit for detecting an internal failure of the transmission line, wherein a failure occurrence detection circuit that determines that a failure has occurred when the change in the suppression current is greater than a set value; An external failure determination circuit that determines that an external failure has occurred when the value is smaller than another predetermined value in relation to the suppression current, and changing the value of the differential current according to the outputs of the failure occurrence detection circuit and the external failure determination circuit A PCM carrier relay comprising: a circuit for inputting to the operation determination circuit.
制電流を演算する回路と、上記差動電流が抑制電流との
関係において所定値よりも大きいときに内部故障である
と判定する動作判定回路とを備えて上記送電線の内部故
障を検出するＰＣＭキャリアーリレーにおいて、上記抑
制電流の変化が設定値より大きいときに故障が発生した
と判定する故障発生検出回路と、上記差動電流が抑制電
流との関係において別の所定値よりも小さいときに外部
故障であると判定する外部故障判定回路と、上記故障発
生検出回路および外部故障判定回路の出力により上記抑
制電流の値を変えて上記動作判定回路に入力する回路と
を備えたことを特徴とするＰＣＭキャリアーリレー。6. A circuit for calculating a differential current and a suppression current from each end current of a transmission line, and an operation of determining that an internal failure has occurred when the differential current is larger than a predetermined value in relation to the suppression current. A PCM carrier relay including a determination circuit for detecting an internal failure of the transmission line, wherein a failure occurrence detection circuit that determines that a failure has occurred when the change in the suppression current is greater than a set value; An external failure determination circuit that determines that an external failure has occurred when the value is smaller than another predetermined value in relation to the suppression current, and changing the value of the suppression current based on the output of the failure occurrence detection circuit and the external failure determination circuit. A PCM carrier relay comprising: a circuit for inputting to an operation determination circuit.
のＰＣＭキャリアーリレーにおいて、抑制電流の変化が
設定値より大きいときに故障が発生したと判定する故障
発生検出回路に代えて、送電線の各端電流のいずれかの
変化が設定値より大きいときに故障が発生したと判定す
る故障発生検出回路を備えたことを特徴とするＰＣＭキ
ャリアーリレー。7. The PCM carrier relay according to any one of claims 1 to 6, wherein, when the change in the suppression current is larger than a set value, a failure occurrence detection circuit that determines that a failure has occurred occurs. A PCM carrier relay, comprising: a failure occurrence detection circuit that determines that a failure has occurred when any change in current at each end of an electric wire is greater than a set value.
のＰＣＭキャリアーリレーにおいて、抑制電流の変化が
設定値より大きいときに故障が発生したと判定する故障
発生検出回路に代えて、送電線の電圧の変化が設定値よ
り大きいときに故障が発生したと判定する故障発生検出
回路を備えたことを特徴とするＰＣＭキャリアーリレ
ー。8. The PCM carrier relay according to claim 1, wherein, when a change in the suppression current is larger than a set value, a failure occurrence detection circuit that determines that a failure has occurred occurs. A PCM carrier relay, comprising: a failure occurrence detection circuit that determines that a failure has occurred when a change in voltage of an electric wire is greater than a set value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195521A JP3716385B2 (en) | 2000-06-29 | 2000-06-29 | PCM carrier relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195521A JP3716385B2 (en) | 2000-06-29 | 2000-06-29 | PCM carrier relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002017037A true JP2002017037A (en) | 2002-01-18 |
| JP3716385B2 JP3716385B2 (en) | 2005-11-16 |
Family
ID=18694176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000195521A Expired - Fee Related JP3716385B2 (en) | 2000-06-29 | 2000-06-29 | PCM carrier relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716385B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1295834C (en) * | 2003-08-08 | 2007-01-17 | 国电南京自动化股份有限公司 | Judging method for heavy saturation of current transformer by time-difference method for relay protection |
| JP2010207032A (en) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | Bus protection relay system |
| JP2011193609A (en) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | Current differential relay device |
| WO2012001964A1 (en) | 2010-06-30 | 2012-01-05 | 株式会社 東芝 | Current differential relay apparatus |
-
2000
- 2000-06-29 JP JP2000195521A patent/JP3716385B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1295834C (en) * | 2003-08-08 | 2007-01-17 | 国电南京自动化股份有限公司 | Judging method for heavy saturation of current transformer by time-difference method for relay protection |
| JP2010207032A (en) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | Bus protection relay system |
| JP2011193609A (en) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | Current differential relay device |
| WO2012001964A1 (en) | 2010-06-30 | 2012-01-05 | 株式会社 東芝 | Current differential relay apparatus |
| JP2012016151A (en) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | Current differential relay apparatus |
| CN102959817A (en) * | 2010-06-30 | 2013-03-06 | 株式会社东芝 | Current differential relay apparatus |
| CN102959817B (en) * | 2010-06-30 | 2014-09-24 | 株式会社东芝 | Current differential relay apparatus |
| US8861153B2 (en) | 2010-06-30 | 2014-10-14 | Kabushiki Kaisha Toshiba | Current differential replay apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716385B2 (en) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007017187A (en) | Phase interruption detection circuit | |
| JP2002017037A (en) | Pcm carrier relay | |
| JP2009100551A (en) | Current detector | |
| JP3768441B2 (en) | Busbar protection relay | |
| JP2006014515A (en) | Dc ground fault detector | |
| JP2006166585A (en) | Power conversion device | |
| JPH11326393A (en) | Fault detector circuit for dc current detector | |
| JP3462033B2 (en) | Ratio differential relay | |
| JP3746493B2 (en) | Ratio differential relay | |
| JP2005006407A (en) | Digital protective relay device | |
| JPH0654439A (en) | Digital type transformer protection relay device | |
| JP2740024B2 (en) | Digital relay automatic inspection system | |
| JP5094455B2 (en) | Zero-phase current differential relay | |
| JP3940492B2 (en) | Digital type protective relay | |
| JP2856826B2 (en) | Differential relay | |
| JP2001033495A (en) | Maximum current measuring device for electric power system | |
| JP2000155614A (en) | Fault detection system | |
| JP3880941B2 (en) | Digital protective relay device | |
| KR101556352B1 (en) | An apparatus and a method for protecting a grid connected inverter according to generating of grid under voltage | |
| JPH0438118A (en) | Variation width detector | |
| JP3053533B2 (en) | Current differential relay | |
| JPH04312315A (en) | Current differential relay unit | |
| JP2000354324A (en) | Overcurrent protection relay and voltage protection relay | |
| JPH0139300B2 (en) | ||
| JPH02280619A (en) | Control device of switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |