JP2002009221A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2002009221A JP2002009221A JP2000190856A JP2000190856A JP2002009221A JP 2002009221 A JP2002009221 A JP 2002009221A JP 2000190856 A JP2000190856 A JP 2000190856A JP 2000190856 A JP2000190856 A JP 2000190856A JP 2002009221 A JP2002009221 A JP 2002009221A
- Authority
- JP
- Japan
- Prior art keywords
- islands
- island
- die bonding
- bonding material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複数の集積回路
(IC)チップや、ダイオードチップや、コンデンサチ
ップなどの回路チップを1つのパッケージ内にダイボン
ディングした半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a plurality of circuit chips such as integrated circuit (IC) chips, diode chips, and capacitor chips are die-bonded in one package, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】複数のICチップを1つまたは複数のア
イランドにダイボンディングしたマルチチップ構成の半
導体装置が従来より用いられている。2. Description of the Related Art A semiconductor device having a multi-chip structure in which a plurality of IC chips are die-bonded to one or a plurality of islands has been used.
【0003】図5は、従来のマルチチップ構成の半導体
装置のパッケージング前の構造例を示すものである。図
5において、リードフレームを用いて形成したアイラン
ド51及びアイランド52の上にそれぞれ構造の異なる
ICチップ53及びICチップ54を搭載し、Au−S
iの共晶合金や導電性樹脂等のダイボンディング材を用
いてダイボンディングによりICチップ53,54をア
イランド51,52にそれぞれ固着する。そして、同じ
くリードフレームを用いて形成したインナーリード55
とICチップ53,54の各パッドとが、ワイヤボンデ
ィングにより相互に接続されている。なお、56はタブ
レット吊りリードである。この状態のものが一般的なモ
ールドまたはパッケージングなどの組立工程を経て、1
つの半導体装置になる。FIG. 5 shows an example of a structure of a conventional multi-chip semiconductor device before packaging. In FIG. 5, an IC chip 53 and an IC chip 54 having different structures are mounted on islands 51 and 52 formed using a lead frame, respectively.
The IC chips 53 and 54 are fixed to the islands 51 and 52 by die bonding using a die bonding material such as a eutectic alloy of i or a conductive resin. Then, the inner lead 55 similarly formed using the lead frame is used.
And the pads of the IC chips 53 and 54 are connected to each other by wire bonding. 56 is a tablet suspension lead. In this state, through an assembly process such as general molding or packaging, 1
Semiconductor devices.
【0004】このようなアイランドが複数あるマルチチ
ップ構成の半導体装置は、ICチップ53,54を搭載
するアイランド51,52を別々に設定しなければなら
ない場合や、各ICチップの温度の影響を他のICチッ
プに及ぼすことを減少する場合に用いられている。In such a multi-chip semiconductor device having a plurality of islands, it is necessary to separately set the islands 51 and 52 on which the IC chips 53 and 54 are mounted. To reduce the effect on the IC chip.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図6に
示すように、ダイボンディングに際し、アイランド5
1,52にダイボンディング材57を塗布し、その上に
ICチップ53,54を搭載するが、ICチップ搭載時
の圧力や、ダイボンディング材の粘度や量の条件によ
り、ダイボンディング材がアイランド部よりもはみ出し
てしまうことがある。アイランド51,52間の寸法
は、高密度実装を図るために絶縁を維持できる最小の寸
法とすることが多いので、はみ出したダイボンディング
材57a,57bにより、アイランド間がショートして
しまうことがあるという問題があった。[0006] However, as shown in FIG.
The die bonding material 57 is applied to the IC chips 1 and 52, and the IC chips 53 and 54 are mounted on the die bonding material. It may protrude more. Since the dimension between the islands 51 and 52 is often the minimum dimension that can maintain insulation in order to achieve high-density mounting, the protruding die bonding materials 57a and 57b may cause a short between the islands. There was a problem.
【0006】そこで、本発明は、ICチップやダイオー
ドチップやコンデンサチップなどの回路チップを搭載す
るアイランドを複数設けたマルチチップ構成の半導体装
置において、アイランド間の寸法を大幅に大きくするこ
となく、ダイボンディング材によるアイランド間のショ
ートを防止することができる半導体装置及びその製造方
法を提供することを目的とする。Accordingly, the present invention provides a multi-chip semiconductor device having a plurality of islands on which circuit chips such as an IC chip, a diode chip, and a capacitor chip are mounted, without significantly increasing the dimension between the islands. It is an object of the present invention to provide a semiconductor device capable of preventing a short circuit between islands due to a bonding material and a method of manufacturing the same.
【0007】[0007]
【課題を解決するための手段】請求項1の半導体装置
は、回路チップがダイボンディング材により固着された
複数のアイランドを有する半導体装置において、前記複
数のアイランド11,12の少なくともアイランドの端
部同志が対向する端11a,12aが、ダイボンディン
グ材を用いる側に高く形成されていることを特徴とす
る。According to a first aspect of the present invention, there is provided a semiconductor device having a plurality of islands to each of which a circuit chip is fixed by a die bonding material. Are formed higher on the side where the die bonding material is used.
【0008】請求項1の半導体装置によれば、複数の回
路チップ13,14を、複数のアイランドにダイボンデ
ィングしたマルチチップ構成の半導体装置において、ダ
イボンディング材を介して、回路チップ同志がショート
することが防止できる。したがって、ダイボン時に発生
する不良数を減少させ、歩留まりが向上する。According to the semiconductor device of the first aspect, in a semiconductor device having a multi-chip configuration in which the plurality of circuit chips 13 and 14 are die-bonded to the plurality of islands, the circuit chips are short-circuited via the die bonding material. Can be prevented. Therefore, the number of defects generated during die bonding is reduced, and the yield is improved.
【0009】また、対向するアイランド間の間隔を拡げ
る必要がないので、高密度に実装することができる。Further, since it is not necessary to increase the interval between the opposing islands, mounting can be performed at a high density.
【0010】請求項2の半導体装置は、請求項1の半導
体装置において、前記アイランドの高く形成されている
端部は、アイランドの端部が曲げられていることを特徴
とする。A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein an end of the island that is formed high is bent at an end of the island.
【0011】請求項2の半導体装置によれば、さらに、
平板状のアイランド以外に何らの部品も必要としない。According to the semiconductor device of the second aspect, further,
No components are required other than a flat island.
【0012】請求項3の半導体装置の製造方法は、回路
チップがダイボンディング材により固着された複数のア
イランドを1つのパッケージに納めた半導体装置の製造
方法であって、金属製薄板21に、一面側から所定の第
1の幅寸法d1でアイランド間の間隔となる間隙部26
を打ち抜くに際して、他面側で前記所定の第1の幅寸法
より大きい間隔d3で支持させた状態で行って、少なく
ともアイランド24,25の端部同志が対向する端24
a、25aが他面側に曲がっている前記複数のアイラン
ドを形成し、前記複数のアイランドの端が曲がっている
側に、ダイボンディング材を設け、回路チップをダイボ
ンディングすることを特徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a plurality of islands to which a circuit chip is fixed by a die bonding material are housed in one package. A gap portion 26 having a predetermined first width dimension d1 and being an interval between islands from the side
Is punched out with the other surface being supported at a distance d3 larger than the predetermined first width dimension, so that at least the ends 24 of the islands 24 and 25 face each other.
a, 25a forming the plurality of islands bent to the other surface side, a die bonding material is provided on the side where the ends of the plurality of islands are bent, and the circuit chip is die-bonded.
【0013】本発明の請求項3の半導体装置の製造方法
によれば、金属製薄板21を、他面側で打ち抜き寸法よ
り大きい間隔d3で支持させた状態で、一面側から打ち
抜くから、アイランド24,25の対向する端24a,
25aが打ち抜きと略同時に曲げられて所定の高さh1
に形成される。このように、アイランド端部の曲げ加工
をアイランドの形成時に一工程で行えるので、製造が容
易である。According to the semiconductor device manufacturing method of the third aspect of the present invention, since the metal thin plate 21 is punched from one surface side while being supported at the other surface at a distance d3 larger than the punching size, the island 24 is formed. , 25 opposite ends 24a,
25a is bent almost at the same time as the punching, and has a predetermined height h1.
Formed. As described above, since the bending of the end of the island can be performed in one step when the island is formed, the manufacturing is easy.
【0014】請求項4の半導体装置の製造方法は、回路
チップがダイボンディング材により固着された複数のア
イランドを有する半導体装置の製造方法であって、金属
製薄板31に所定の第1の幅寸法d4の切り欠け部を形
成し、この金属製薄板31の所定の第1の幅寸法d4の
切り欠け部に、一面側から前記所定の第1の幅寸法より
大きい間隔d6で支持させた状態で、他面側から所定の
傾斜面と第2の幅寸法d5(但し第2の幅寸法d5>第
1の幅寸法d4)を有する部材35で押圧し、少なくと
もアイランド32,33の端部同志が対向する端32
a、33aが曲がっている前記複数のアイランドを形成
し、前記複数のアイランドの端が曲がっている側に、ダ
イボンディング材を設け、回路チップをダイボンディン
グすることを特徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a plurality of islands to each of which a circuit chip is fixed by a die bonding material. A notch portion of d4 is formed, and the metal thin plate 31 is supported by the notch portion of the predetermined first width dimension d4 from the one surface side at an interval d6 larger than the predetermined first width dimension. Then, from the other surface side, a predetermined inclined surface and a member 35 having a second width dimension d5 (where the second width dimension d5> the first width dimension d4) are pressed so that at least the end portions of the islands 32, 33 are joined together. Opposite edge 32
a, 33a forming the plurality of bent islands, a die bonding material is provided on the side where the ends of the plurality of islands are bent, and the circuit chip is die-bonded.
【0015】本発明の請求項4の半導体装置の製造方法
によれば、金属製薄板に所定の第1の幅寸法d4の切り
欠け部を形成し、この金属製薄板の一面側で切り欠け寸
法d4より大きい間隔d6で支持させた状態で、他面側
から第1の幅寸法d4の切り欠け部を押圧するから、ア
イランド32,33の対向する端32a、33aが同時
に曲げられ、この曲げ高さh2がより正確に所定の高さ
に形成される。このように、アイランド端部の曲げ加工
をアイランドの形成時に同時に行えるので、製造が容易
である。According to a fourth aspect of the present invention, a notch having a predetermined first width d4 is formed in a thin metal plate, and a notch is formed on one side of the thin metal plate. Since the notch of the first width dimension d4 is pressed from the other surface side while being supported at the interval d6 larger than d4, the opposite ends 32a and 33a of the islands 32 and 33 are simultaneously bent, and the bending height is increased. The height h2 is more accurately formed at the predetermined height. As described above, since the bending of the end of the island can be performed simultaneously with the formation of the island, manufacturing is easy.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置について、図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
【0017】図1は、本発明のマルチチップ半導体装置
における実施の形態を示す図である。この図1におい
て、第1アイランド11、および第2アイランド12
は、例えば銅や銅合金のリードフレームなどから形成さ
れており、前述の図5のように搭載される回路チップの
形状に合わせて矩形状とされる。通常これらアイランド
11,12の厚さは、数百μm(例えば200μm)で
ある。これらのアイランド11,12は、その上に搭載
される回路チップの基板電位を基準電位VssまたはV
ccに接続する等別々に設定したり、ある回路チップの
温度の影響を他の回路チップに及ぼすことを減少させる
ために、分離して別々に形成されている。FIG. 1 is a diagram showing an embodiment of a multichip semiconductor device according to the present invention. In FIG. 1, a first island 11 and a second island 12
Is formed of, for example, a lead frame made of copper or a copper alloy, and has a rectangular shape according to the shape of the mounted circuit chip as shown in FIG. Usually, the thickness of these islands 11 and 12 is several hundred μm (for example, 200 μm). These islands 11 and 12 are connected to a substrate potential of a circuit chip mounted thereon by reference potential Vss or Vs.
In order to reduce the influence of the temperature of one circuit chip on other circuit chips, they are separately formed so as to be connected separately to cc, for example.
【0018】そして、これらのアイランド11,12
は、互いに向き合って対向する辺の端部11a,12a
が、図のように上方側に曲がっており、その曲がりの高
さhは、ダイボンディング材17の粘度や量、回路チッ
プ13の重みや、載置時の押圧とかの条件に応じて設定
される。例えば50〜150μm程度とされている。These islands 11 and 12
Are end portions 11a and 12a of opposite sides facing each other.
However, it is bent upward as shown in the figure, and the height h of the bending is set in accordance with the conditions such as the viscosity and amount of the die bonding material 17, the weight of the circuit chip 13, and the pressing during mounting. You. For example, it is about 50 to 150 μm.
【0019】第1回路チップ13は、第1アイランド1
1に搭載され、はんだとか、Au−Siの共晶合金や導
電性樹脂等のダイボンディング材17を用いてダイボン
ディングにより固着される。同様に、第2回路チップ1
3は、第2アイランド12に搭載され、はんだとか、A
u−Siの共晶合金や導電性樹脂等のダイボンディング
材17を用いてダイボンディングにより固着される。The first circuit chip 13 includes the first island 1
1 and fixed by die bonding using a die bonding material 17 such as solder or a eutectic alloy of Au-Si or a conductive resin. Similarly, the second circuit chip 1
No. 3 is mounted on the second island 12, and solder or A
It is fixed by die bonding using a die bonding material 17 such as a eutectic alloy of u-Si or a conductive resin.
【0020】さて、第1アイランド11に回路チップ1
3を固着するために、付加、塗布されているダイボンデ
ィング材17が、回路チップ載置時の押圧や、載置され
た回路チップ13の重みとか、ダイボンディング材17
の粘度や量の条件に応じて、第1アイランド11と第1
回路チップ13との間から、はみ出してしまう。The first island 11 has the circuit chip 1
The die bonding material 17 that has been added and applied in order to fix the circuit chip 3 is pressed when the circuit chip is mounted, the weight of the mounted circuit chip 13, the die bonding material 17.
Depending on the viscosity and amount conditions of the first island 11 and the first island 11
It protrudes from between the circuit chip 13.
【0021】しかし、第1アイランド11の端部11a
が、図のように上方側に高さhだけ曲げられているか
ら、第1アイランド11と第1回路チップ13との間か
らはみ出したダイボンディング材17は、第1アイラン
ド11の端部11aと第1回路チップ13の側部との間
で滞留し、滞留部17aを形成する。同様に、第2アイ
ランド12の端部が、図のように上方側に高さhだけ曲
げられているから、第2アイランド12と第2回路チッ
プ14との間からはみ出したダイボンディング材17
は、第2アイランド12の端部12aと第2回路チップ
14の側部との間で滞留し、滞留部17bを形成する。However, the end 11a of the first island 11
However, the die bonding material 17 protruding from between the first island 11 and the first circuit chip 13 is bent upward by the height h as shown in FIG. It stays between the side of the first circuit chip 13 and forms a staying portion 17a. Similarly, since the end of the second island 12 is bent upward by a height h as shown in the figure, the die bonding material 17 protruding from between the second island 12 and the second circuit chip 14.
Stays between the end 12a of the second island 12 and the side of the second circuit chip 14 to form a stay 17b.
【0022】このように、はみ出したダイボンディング
材17は、第1,第2アイランド11,12の端部11
a、12aと第1,第2回路チップ13,14の側部と
の間で滞留するから、はみ出したダイボンディング材1
7が、第1及び第2アイランド11,12の曲げられた
端部11a、12aを越えてオーバーフローすることが
阻止される。また、ダイボンディング材17が、第1及
び第2アイランド11,12の曲げられた端部11a、
12aを越えてオーバーフローした場合でも、第1,第
2アイランド11,12の端部11a、12aと第1,
第2回路チップ13,14の側部との間での滞留分があ
るから、オーバーフローする量は少なくなる。As described above, the protruding die bonding material 17 is applied to the end portions 11 of the first and second islands 11 and 12.
a, 12 a and the side portions of the first and second circuit chips 13, 14.
7 is prevented from overflowing beyond the bent ends 11a, 12a of the first and second islands 11,12. Further, the die bonding material 17 is formed by bending the end portions 11 a of the first and second islands 11 and 12,
Even when overflow occurs beyond 12a, the ends 11a and 12a of the first and second islands 11 and 12 are
Since there is a stagnation between the side portions of the second circuit chips 13 and 14, the amount of overflow is reduced.
【0023】したがって、本実施の形態によれば、はみ
出したダイボンディング材17により、第1アイランド
11と第2アイランド12間がショートし難くなる。Therefore, according to the present embodiment, the protruding die bonding material 17 makes it difficult for the first island 11 and the second island 12 to be short-circuited.
【0024】また、対向するアイランド11,12間の
間隔を大幅に拡げなくても済むので、高密度に実装する
ことができる。Further, since the space between the opposing islands 11 and 12 does not need to be greatly increased, high-density mounting can be achieved.
【0025】また、図示省略するが、第1アイランド1
1,第2アイランド12と同じくリードフレームを用い
て形成したインナーリードと回路チップ13,14の各
パッド及び回路チップ13,14の各パッド同志が、ワ
イヤボンディングにより相互に接続されている。回路チ
ップの厚みは、少なくとも100μm程度以上あり、通
常300〜400μm程度以上であるから、第1,第2
アイランド11,12の端部が、図1のように上方側に
高さh(約50〜150μm)だけ曲げられていても、
回路チップ間配線などに障害となることはない。Although not shown, the first island 1
Similarly to the first and second islands 12, the inner leads formed by using a lead frame and the pads of the circuit chips 13 and 14 and the pads of the circuit chips 13 and 14 are connected to each other by wire bonding. The thickness of the circuit chip is at least about 100 μm or more, and usually about 300 to 400 μm or more.
Even if the ends of the islands 11 and 12 are bent upward by a height h (about 50 to 150 μm) as shown in FIG.
There is no obstacle to wiring between circuit chips.
【0026】なお、以上の実施の形態では、アイランド
の端部の折り曲げを、互いに向き合って対向する辺につ
いて実施することとして説明しているが、これに限るこ
となく、アイランドの他の辺の端部をも折り曲げた形状
とすることができる。この場合には、さらにはみ出した
ダイボンディング材17がアイランドから、外側にでる
ことがなくなるから、他のリードなどへのショートを防
ぐことができる。In the above embodiment, the bending of the end of the island is performed on the sides facing each other. However, the present invention is not limited to this. The part can also be formed in a bent shape. In this case, the protruding die bonding material 17 does not go outside from the island, so that a short circuit to another lead or the like can be prevented.
【0027】次に、本発明の半導体装置の製造方法につ
いて説明する。Next, a method of manufacturing a semiconductor device according to the present invention will be described.
【0028】図2は、本発明の製造方法の第1の実施の
形態を示す図である。図2において、金属製薄板である
リードフレーム21は、数百μm(例えば200μm)
の厚さを有し、銅や銅合金から形成されている。ポンチ
22は、上金型として機能するものであり、所定の第1
の幅寸法d1の細幅部22aと、傾斜部22bと、所定
の第2の幅寸法d2の太幅部22cとを有しており、細
幅部22aの第1の幅寸法d1は金属製薄板21に打ち
抜くべき間隙に対応した寸法となっている。ダイ23
は、下金型として機能するものであり、所定の第3の幅
寸法d3を有しており、ポンチ22と対応して設置され
る。この第3の幅寸法d3は、ポンチ22の細幅部22
aの幅寸法d1より一定量だけ大きく設定されている。
なお、ポンチ22の太幅部22cの幅寸法d2は、ダイ
23の第3の幅寸法d3より、図ではやや大きいが、小
さくても良い。FIG. 2 is a diagram showing a first embodiment of the manufacturing method of the present invention. In FIG. 2, a lead frame 21 which is a thin metal plate has a thickness of several hundred μm (for example, 200 μm).
And formed of copper or a copper alloy. The punch 22 functions as an upper mold, and has a predetermined first shape.
Has a narrow width portion 22a having a width d1, a slope portion 22b, and a wide width portion 22c having a predetermined second width d2. The first width d1 of the narrow width 22a is made of metal. The dimensions correspond to the gap to be punched in the thin plate 21. Die 23
Functions as a lower mold, has a predetermined third width dimension d3, and is installed corresponding to the punch 22. The third width dimension d3 is the width of the narrow portion 22 of the punch 22.
The width is set to be larger than the width dimension d1 by a certain amount.
The width d2 of the large width portion 22c of the punch 22 is slightly larger than the third width d3 of the die 23 in the drawing, but may be smaller.
【0029】さて、同図(a)のように、リードフレー
ム21をダイ23の上の所定の位置にセットし、ポンチ
22を上方から図示矢印のように押し下げていく。ま
ず、その押し下げの第1段階で、ポンチ22の細幅部2
2aにより、リードフレーム21に第1の幅寸法d1で
アイランド間の間隔となる間隙部26が打ち抜かれる。Now, as shown in FIG. 2A, the lead frame 21 is set at a predetermined position on the die 23, and the punch 22 is pushed down from above as shown by the arrow. First, in the first stage of the pressing down, the narrow portion 2 of the punch 22 is pressed.
Due to 2a, a gap 26 is punched out in the lead frame 21 with a first width dimension d1 and an interval between islands.
【0030】引き続いて、同図(b)のように、さらに
ポンチ22を押し下げていくと、その押し下げの第2段
階で、ポンチ22の太幅部22aに続く傾斜部22bに
より、幅寸法d1で打ち抜かれたリードフレーム21、
則ち第1アイランド24,第2アイランド25の端部が
押圧される。この状態で、その他面側からは所定の幅寸
法d3でダイ23により支持されているから、第1アイ
ランド24の端部24a及び第2アイランド25の端部
25aはそれぞれ折り曲げられ、所定の高さh1(例え
ば、50〜150μm程度)に形成される。このよう
に、複数のアイランド24,25の端部の曲げ加工がア
イランドの形成時に一工程で行える。Subsequently, as shown in FIG. 3B, when the punch 22 is further pushed down, in the second stage of the pushing down, the inclined portion 22b following the wide portion 22a of the punch 22 has a width d1. Punched lead frame 21,
That is, the ends of the first island 24 and the second island 25 are pressed. In this state, the end 23a of the first island 24 and the end 25a of the second island 25 are each bent to have a predetermined height since the other surface side is supported by the die 23 with a predetermined width dimension d3. h1 (for example, about 50 to 150 μm). In this manner, the bending of the ends of the plurality of islands 24 and 25 can be performed in one step when the islands are formed.
【0031】その後、各アイランド24,25の端部2
4a、25aが上方に曲がっている側に、図1によう
に、ダイボンディング材を塗布し、回路チップをダイボ
ンディングする。Thereafter, the end 2 of each of the islands 24, 25
As shown in FIG. 1, a die bonding material is applied to the side where 4a and 25a are bent upward, and the circuit chip is die bonded.
【0032】したがって、このように、第1の製造方法
では、金属製薄板21を、他面側で打ち抜き寸法d1よ
り大きい間隔d3で支持させた状態で、一面側から打ち
抜き、引き続いて斜面部で押圧するから、アイランド2
4,25の対向する端24a,25aが同時に曲げられ
て所定の高さh1に形成される。このように、アイラン
ド24,25の形成とその端部24a、25aの曲げ加
工を同時にしかも一工程で行えるので、製造が容易であ
る。Thus, according to the first manufacturing method, the metal thin plate 21 is punched out from one surface side while being supported on the other surface at an interval d3 larger than the punching size d1, and subsequently, the metal sheet 21 is formed on the slope portion. Press, Island 2
The opposing ends 24a, 25a of the 4, 25 are simultaneously bent to form a predetermined height h1. As described above, since the formation of the islands 24 and 25 and the bending of the ends 24a and 25a can be performed simultaneously and in one step, manufacturing is easy.
【0033】図3は、本発明の製造方法の第2の実施の
形態を示す図である。図3において、金属製薄板である
リードフレーム31は、図2のリードフレーム21と同
様であり、第1の幅寸法d4の間隙が形成されている。
ポンチ35は、上金型として機能するものであり、所定
の第2の幅寸法d5の本体部35aと、その先端の傾斜
部35bとを有している。ダイ36は、下金型として機
能するものであり、所定の第3の幅寸法d6を有してお
り、ポンチ35と対応して設置される。この第3の幅寸
法d6は、リードフレーム31に形成された第1の幅寸
法d4より一定量だけ大きく設定されている。なお、ポ
ンチ35の本体部35aの幅寸法d5は、ダイ36の第
3の幅寸法d6より、図ではやや小さくされているが、
大きくても良い。FIG. 3 is a view showing a second embodiment of the manufacturing method of the present invention. In FIG. 3, a lead frame 31 which is a thin metal plate is similar to the lead frame 21 of FIG. 2, and a gap having a first width dimension d4 is formed.
The punch 35 functions as an upper mold, and has a main body 35a having a predetermined second width dimension d5 and an inclined portion 35b at the tip thereof. The die 36 functions as a lower die, has a predetermined third width dimension d6, and is installed corresponding to the punch 35. The third width d6 is set to be larger by a certain amount than the first width d4 formed on the lead frame 31. Although the width d5 of the main body 35a of the punch 35 is slightly smaller than the third width d6 of the die 36 in the figure,
It may be large.
【0034】次に、この構成による製造手順について説
明する。まず、同図(a)、(b)のように、まず、リ
ードフレーム31の所定の位置に、第1の幅寸法d4で
第1アイランド32と第2アイランド33間の間隔とな
る間隙部34が形成される。なお、この間隙部34は、
例えばエッチング処理により形成したり、或いはプレス
加工にて打ち抜いて形成するなど、適当な手段で形成す
ることができる。Next, a manufacturing procedure using this configuration will be described. First, as shown in FIGS. 7A and 7B, a gap portion 34 having a first width dimension d4 and an interval between the first island 32 and the second island 33 is provided at a predetermined position of the lead frame 31. Is formed. The gap 34 is
For example, it can be formed by an appropriate means such as forming by etching or punching out by pressing.
【0035】次に、同図(c)のように、第1の幅寸法
d4で間隙部34が形成された第1アイランド32と第
2アイランド33をダイ36の上の所定の位置にセット
し、ポンチ35を上方から図示矢印のように押し下げて
いく。Next, as shown in FIG. 3C, the first island 32 and the second island 33 in which the gap 34 is formed with the first width dimension d4 are set at predetermined positions on the die 36. Then, the punch 35 is pushed down from above as shown by the arrow in the figure.
【0036】ポンチ35の先端部35aが、まず、アイ
ランド間の間隙部34に侵入し、さらにポンチ35を押
し下げていくと、その傾斜部35bにより、幅寸法d4
で形成された第1アイランド32,第2アイランド33
の端部が押圧される。この状態で、その他面側からは所
定の幅寸法d6でダイ36により支持されているから、
同図(d)のように、第1アイランド32の端部32a
及び第2アイランド33の端部33aはそれぞれ折り曲
げられ、所定の高さh2(例えば、50〜150μm程
度)に形成される。このように、まず第1段階でリード
フレーム31に所定の第1の幅寸法d4で間隙部34を
形成し、次いでその間隙部34の両側の第1、第2アイ
ランド32,33の各端部をポンチ35の斜面部35b
とダイ36とで折り曲げるから、各端部32a、33a
は所定の高さh2に正確に形成される。When the tip 35a of the punch 35 first enters the gap 34 between the islands and further pushes down the punch 35, the inclined portion 35b causes the width d4.
The first island 32 and the second island 33 formed by
Is pressed. In this state, since it is supported by the die 36 with a predetermined width dimension d6 from the other surface side,
As shown in FIG. 3D, the end 32a of the first island 32
The end 33a of the second island 33 is bent to have a predetermined height h2 (for example, about 50 to 150 μm). As described above, first, in the first stage, the gap portion 34 is formed on the lead frame 31 with the predetermined first width dimension d4, and then the end portions of the first and second islands 32, 33 on both sides of the gap portion 34 are formed. To the slope 35b of the punch 35
And the die 36, the end portions 32a, 33a
Is accurately formed at a predetermined height h2.
【0037】その後、各アイランド32,33の端部3
2a、33aが上方に曲がっている側に、ダイボンディ
ング材を塗布し、図1のように、回路チップをダイボン
ディングする。Thereafter, the end 3 of each of the islands 32, 33
A die bonding material is applied to the side where 2a and 33a are bent upward, and the circuit chip is die bonded as shown in FIG.
【0038】このように、第2の製造方法では、まず、
金属製薄板31に所定の第1の幅寸法d4の切り欠け部
(間隙部)34を形成し、この切り欠け部34を形成し
た金属製薄板の一面側で切り欠け寸法d4より大きい間
隔d6を持つダイ36で支持させた状態で、他面側から
第1の幅寸法d4の切り欠け部34、則ちアイランド3
2,33の端部をポンチ35の斜面部35bで押圧する
から、アイランド32,33の対向する端32a、33
aが同時に曲げられ、この曲げ高さh2がより正確に所
定の高さに形成される。このように、アイランド端部の
曲げ加工をアイランドの形成後に行うので、上金型の構
造が簡単になってその形成が容易になり、金型の費用を
抑えられるようになる。As described above, in the second manufacturing method, first,
A notch (gap) 34 having a predetermined first width d4 is formed in the metal thin plate 31, and a gap d6 larger than the notch d4 is formed on one surface of the metal thin plate on which the notch 34 is formed. While being supported by the holding die 36, the cutout portion 34 having the first width dimension d4, that is, the island 3
Since the ends of the islands 32 and 33 are pressed by the slope 35b of the punch 35, the opposite ends 32a and 33 of the islands 32 and 33 are pressed.
a is bent at the same time, and the bending height h2 is more accurately formed to a predetermined height. As described above, since the island end is bent after the island is formed, the structure of the upper die is simplified, the formation thereof is facilitated, and the cost of the die can be reduced.
【0039】また、図2の第1の製造方法、及び図3の
第2の製造方法では、複数のアイランド24,25(3
2,33)の対向する端部に曲げ加工をアイランドの形
成と同時に行うこととしているが、これらの製造時に各
アイランドの他の辺の端部をも同時に折り曲げた形状に
加工することもできる。In the first manufacturing method of FIG. 2 and the second manufacturing method of FIG. 3, the plurality of islands 24, 25 (3
Although the bending process is performed simultaneously with the formation of the islands on the opposite ends of (2, 33), the end portions of the other sides of each island can also be processed to be bent at the same time during the production thereof.
【0040】図4は、他のアイランドの構成例を示す図
であり、この図では4つのアイランド41〜44を形成
している。本発明は、アイランドの数としては2個に限
らず、この図のように4個の場合や、他の任意の数及び
形状のアイランドの場合にも、同様に適用することがで
きる。FIG. 4 is a diagram showing a configuration example of another island. In this figure, four islands 41 to 44 are formed. The present invention is not limited to two islands, but can be similarly applied to four islands as shown in this figure, or to islands of any other number and shape.
【0041】また、以上の実施例では、アイランドの端
部を折り曲げた場合のみについて説明したが、端部に凸
状の壁を別途形成したり、アイランドの端部以外を薄く
することによって壁を形成しても良い。In the above embodiment, only the case where the end of the island is bent has been described. However, a convex wall may be separately formed at the end, or the wall may be formed by thinning the part other than the end of the island. It may be formed.
【0042】[0042]
【発明の効果】請求項1の半導体装置によれば、複数の
回路チップを、複数のアイランドにダイボンディングし
たマルチチップ構成の半導体装置において、ダイボンデ
ィング材を介して、回路チップ同志がショートすること
が防止できる。したがって、ダイボン時に発生する不良
数を減少させ、歩留まりが向上する。According to the semiconductor device of the first aspect, in a semiconductor device having a multi-chip configuration in which a plurality of circuit chips are die-bonded to a plurality of islands, the circuit chips are short-circuited via the die bonding material. Can be prevented. Therefore, the number of defects generated during die bonding is reduced, and the yield is improved.
【0043】また、対向するアイランド間の間隔を拡げ
る必要がないので、高密度に実装することができる。Further, since it is not necessary to increase the interval between the opposing islands, it is possible to mount the devices at a high density.
【0044】請求項2の半導体装置によれば、さらに、
平板状のアイランド以外に何らの部品も必要としない。According to the semiconductor device of the second aspect, further,
No components are required other than a flat island.
【0045】本発明の請求項3の半導体装置の製造方法
によれば、金属製薄板を、他面側で打ち抜き寸法より大
きい間隔で支持させた状態で、一面側から打ち抜くか
ら、アイランドの対向する端が打ち抜きと略同時に曲げ
られて所定の高さに形成される。このように、アイラン
ド端部の曲げ加工をアイランドの形成時に一工程で行え
るので、製造が容易である。According to the method of manufacturing a semiconductor device of the third aspect of the present invention, since the metal thin plate is punched from one side while being supported at intervals larger than the punching dimension on the other side, the islands are opposed to each other. The end is bent at substantially the same time as punching to form a predetermined height. As described above, since the bending of the end of the island can be performed in one step when the island is formed, the manufacturing is easy.
【0046】本発明の請求項4の半導体装置の製造方法
によれば、金属製薄板に所定の第1の幅寸法の切り欠け
部を形成し、この金属製薄板の一面側で切り欠け寸法よ
り大きい間隔で支持させた状態で、他面側から第1の幅
寸法の切り欠け部を押圧するから、アイランドの対向す
る端が同時に曲げられ、この曲げ高さがより正確に所定
の高さに形成される。このように、アイランド端部の曲
げ加工をアイランドの形成時に同時に行えるので、製造
が容易である。According to the method of manufacturing a semiconductor device of the fourth aspect of the present invention, a notch having a predetermined first width is formed in a thin metal plate, and the notch is formed on one side of the thin metal plate. Since the notch of the first width dimension is pressed from the other side while being supported at a large interval, the opposite ends of the island are simultaneously bent, and the bending height is more accurately adjusted to the predetermined height. It is formed. As described above, since the bending of the end of the island can be performed simultaneously with the formation of the island, manufacturing is easy.
【図1】本発明の実施の形態に係る半導体集積回路装置
のアイランドの構成図。FIG. 1 is a configuration diagram of an island of a semiconductor integrated circuit device according to an embodiment of the present invention.
【図2】本発明の実施の形態に係る第1の製造方法を示
す図。FIG. 2 is a diagram showing a first manufacturing method according to the embodiment of the present invention.
【図3】本発明の実施の形態に係る第2の製造方法を示
す図。FIG. 3 is a view showing a second manufacturing method according to the embodiment of the present invention.
【図4】他のアイランドの構成例を示す図。FIG. 4 is a diagram showing a configuration example of another island.
【図5】マルチチップ半導体装置の構成例を示す図。FIG. 5 illustrates a configuration example of a multichip semiconductor device.
【図6】従来の半導体集積回路装置のアイランドの構成
図。FIG. 6 is a configuration diagram of an island of a conventional semiconductor integrated circuit device.
11,24,32 第1アイランド 12,25,33 第2アイランド 11a,24a,32a アイランド端部 12a,25a,33a アイランド端部 13,14 回路チップ 17 ダイボンディング材 17a、17b 滞留部 21,31 リードフレーム 22,35 ポンチ 23,36 ダイ 11, 24, 32 First island 12, 25, 33 Second island 11a, 24a, 32a Island end 12a, 25a, 33a Island end 13, 14, Circuit chip 17 Die bonding material 17a, 17b Staying part 21, 31 Lead Frame 22,35 punch 23,36 die
Claims (4)
固着された複数のアイランドを有する半導体装置におい
て、 前記複数のアイランドの少なくともアイランドの端部同
志が対向する端が、ダイボンディング材を用いる側に高
く形成されていることを特徴とする半導体装置。1. A semiconductor device having a plurality of islands to which a circuit chip is fixed by a die bonding material, wherein at least ends of the plurality of islands where the ends of the islands face each other are formed higher on the side using the die bonding material. A semiconductor device characterized by being performed.
イランドの高く形成されている端部は、アイランドの端
部が曲げられていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein an end of the island that is formed high is bent at an end of the island.
固着された複数のアイランドを1つのパッケージに納め
た半導体装置の製造方法であって、 金属製薄板に、一面側から所定の第1の幅寸法でアイラ
ンド間の間隔となる間隙部を打ち抜くに際して、他面側
で前記所定の第1の幅寸法より大きい間隔で支持させた
状態で行って、少なくともアイランドの端部同志が対向
する端が他面側に曲がっている前記複数のアイランドを
形成し、 前記複数のアイランドの端が曲がっている側に、ダイボ
ンディング材を設け、回路チップをダイボンディングす
ることを特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device in which a plurality of islands to which a circuit chip is fixed by a die bonding material are housed in one package, wherein the metal chip has a predetermined first width from one surface side on a thin metal plate. When punching a gap portion that is an interval between islands, the punching is performed in a state where the other surface side is supported at an interval larger than the predetermined first width dimension, and at least the end of the islands facing each other is opposite to the other surface side. Forming a plurality of islands that are bent in a curved line, providing a die bonding material on a side where the ends of the plurality of islands are bent, and die-bonding a circuit chip.
固着された複数のアイランドを有する半導体装置の製造
方法であって、 金属製薄板に所定の第1の幅寸法の切り欠け部を形成
し、 この金属製薄板の所定の第1の幅寸法の切り欠け部に、
一面側から前記所定の第1の幅寸法より大きい間隔で支
持させた状態で、他面側から所定の傾斜面と第2の幅寸
法(但し第2の幅寸法>第1の幅寸法)を有する部材で
押圧し、 少なくともアイランドの端部同志が対向する端が曲がっ
ている前記複数のアイランドを形成し、 前記複数のアイランドの端が曲がっている側に、ダイボ
ンディング材を設け、回路チップをダイボンディングす
ることを特徴とする半導体装置の製造方法。4. A method for manufacturing a semiconductor device having a plurality of islands to which a circuit chip is fixed by a die bonding material, wherein a notch having a predetermined first width is formed in a thin metal plate. In the notch of the predetermined first width dimension of the thin plate,
In a state of being supported from one surface side at an interval larger than the predetermined first width dimension, a predetermined inclined surface and a second width dimension (where the second width dimension> the first width dimension) are set from the other surface side. By pressing with a member having, at least the ends of the islands form the plurality of islands whose ends facing each other are bent, and a die bonding material is provided on the side where the ends of the plurality of islands are bent, and the circuit chip is mounted. A method for manufacturing a semiconductor device, comprising die bonding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190856A JP2002009221A (en) | 2000-06-26 | 2000-06-26 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190856A JP2002009221A (en) | 2000-06-26 | 2000-06-26 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002009221A true JP2002009221A (en) | 2002-01-11 |
Family
ID=18690257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190856A Pending JP2002009221A (en) | 2000-06-26 | 2000-06-26 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002009221A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004139554A (en) * | 2002-08-19 | 2004-05-13 | Kazushi Maekawa | Organizer proxy system, organizer proxy method, and program for organizer proxy |
KR20130136446A (en) * | 2010-09-02 | 2013-12-12 | 오라클 인터내셔날 코포레이션 | Ramp-stack chip package with static bends |
JP2020047627A (en) * | 2018-09-14 | 2020-03-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2000
- 2000-06-26 JP JP2000190856A patent/JP2002009221A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004139554A (en) * | 2002-08-19 | 2004-05-13 | Kazushi Maekawa | Organizer proxy system, organizer proxy method, and program for organizer proxy |
KR20130136446A (en) * | 2010-09-02 | 2013-12-12 | 오라클 인터내셔날 코포레이션 | Ramp-stack chip package with static bends |
KR101853754B1 (en) * | 2010-09-02 | 2018-06-20 | 오라클 인터내셔날 코포레이션 | Ramp-stack chip package with static bends |
JP2020047627A (en) * | 2018-09-14 | 2020-03-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP7089995B2 (en) | 2018-09-14 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6548911B2 (en) | Multimedia chip package | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
US5479051A (en) | Semiconductor device having a plurality of semiconductor chips | |
US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
US11031356B2 (en) | Semiconductor package structure for improving die warpage and manufacturing method thereof | |
US6392305B1 (en) | Chip scale package of semiconductor | |
JP2011066327A (en) | Resin-sealed semiconductor device and method for manufacturing the same | |
JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
JP2005294443A (en) | Semiconductor device and its manufacturing method | |
JP2002009221A (en) | Semiconductor device and its manufacturing method | |
JP4207791B2 (en) | Semiconductor device | |
KR100726762B1 (en) | Semiconductor lead frame and semiconductor package applying the same | |
KR100422608B1 (en) | Stack chip package | |
JP3173493B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006269719A (en) | Electronic device | |
US7183631B2 (en) | Package structure module of bump posited type lead frame | |
JP4881369B2 (en) | Manufacturing method of semiconductor device | |
KR100819794B1 (en) | Lead-frame and method for manufacturing semi-conductor package using such | |
KR19980084769A (en) | High heat dissipation package and its manufacturing method | |
KR200159861Y1 (en) | Semiconductor package | |
JP4123131B2 (en) | Semiconductor device | |
JPH03265148A (en) | Semiconductor device and manufacture thereof | |
JPH10154723A (en) | Structure of wire bonding for resin packaged semiconductor device | |
JP2504901B2 (en) | Method for manufacturing multiple electronic component packages | |
JP2002299357A (en) | Semiconductor device and its manufacturing method |