JP2002009112A - 半導体素子の位置決め方法 - Google Patents
半導体素子の位置決め方法Info
- Publication number
- JP2002009112A JP2002009112A JP2000185863A JP2000185863A JP2002009112A JP 2002009112 A JP2002009112 A JP 2002009112A JP 2000185863 A JP2000185863 A JP 2000185863A JP 2000185863 A JP2000185863 A JP 2000185863A JP 2002009112 A JP2002009112 A JP 2002009112A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- recognition
- alignment mark
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と基板との接続時の加熱状態にお
いては、認識カメラの鏡筒部が温度上昇のために膨張し
て、2台の認識カメラの位置が初期の状態から変化し、
半導体素子と基板との高精度な位置決めができなくな
る。 【解決手段】 半導体素子2を基板3に実装する工程に
おける半導体素子2の位置決め方法であって、透光性材
料を用いた基板3を通して、半導体素子2上に形成され
たアライメントマーク4と基板3上に形成されたリード
6とを認識カメラ8により認識し、半導体素子2と基板
3との高精度な位置決めを行う。
いては、認識カメラの鏡筒部が温度上昇のために膨張し
て、2台の認識カメラの位置が初期の状態から変化し、
半導体素子と基板との高精度な位置決めができなくな
る。 【解決手段】 半導体素子2を基板3に実装する工程に
おける半導体素子2の位置決め方法であって、透光性材
料を用いた基板3を通して、半導体素子2上に形成され
たアライメントマーク4と基板3上に形成されたリード
6とを認識カメラ8により認識し、半導体素子2と基板
3との高精度な位置決めを行う。
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子の電極
形成面を基板に対向させて実装する工程における半導体
素子の位置決め方法に関するもので、TCP(Tape
CarrierPackage)、COF(Chip
On Film)、CSP(ChipSize Pa
ckage)などの半導体装置の組立工程において利用
される。
形成面を基板に対向させて実装する工程における半導体
素子の位置決め方法に関するもので、TCP(Tape
CarrierPackage)、COF(Chip
On Film)、CSP(ChipSize Pa
ckage)などの半導体装置の組立工程において利用
される。
【0002】
【従来の技術】半導体装置の組立工程において、半導体
素子を基板に実装する場合は半導体素子および基板の位
置を認識して、それぞれの電極部あるいは配線部とを位
置合わせして電気的に接続する。従来は、半導体素子お
よび基板の認識面は互いに対向しているために、半導体
素子の認識用カメラと基板の認識用カメラをそれぞれ1
台、合計2台用いていた。これらの認識カメラは、半導
体素子および基板の認識物にそれぞれ対向して配置され
独立して認識を行っていた。したがって、2個のカメラ
の相対的な位置を正確に設定しておく必要があり、通常
はあらかじめ、キャリブレーションティーチング等の手
法を用いて、それぞれの認識カメラの位置を設定してい
た。
素子を基板に実装する場合は半導体素子および基板の位
置を認識して、それぞれの電極部あるいは配線部とを位
置合わせして電気的に接続する。従来は、半導体素子お
よび基板の認識面は互いに対向しているために、半導体
素子の認識用カメラと基板の認識用カメラをそれぞれ1
台、合計2台用いていた。これらの認識カメラは、半導
体素子および基板の認識物にそれぞれ対向して配置され
独立して認識を行っていた。したがって、2個のカメラ
の相対的な位置を正確に設定しておく必要があり、通常
はあらかじめ、キャリブレーションティーチング等の手
法を用いて、それぞれの認識カメラの位置を設定してい
た。
【0003】また、最近では2台の認識カメラの鏡筒を
一体で形成し、プリズムを介して鏡筒の上下に配置して
半導体素子と基板をそれぞれの認識カメラによって認識
する光学系(上下2視野一体型鏡筒)もある。
一体で形成し、プリズムを介して鏡筒の上下に配置して
半導体素子と基板をそれぞれの認識カメラによって認識
する光学系(上下2視野一体型鏡筒)もある。
【0004】図4は、従来の半導体素子を基板に実装す
る工程における半導体素子と基板との位置決め装置を示
した断面図である。
る工程における半導体素子と基板との位置決め装置を示
した断面図である。
【0005】図4に示すように、ステージ1に搭載した
半導体素子2と、透光性材料を基材とした基板3とを認
識して位置合わせする場合、半導体素子2に形成された
アライメントマーク4を、半導体素子2に対向して配置
された第1の認識カメラ5によって認識するとともに、
基板3に形成されたリード6を、第2の認識カメラ7に
よって認識することで、それぞれの認識カメラが認識し
た位置データに基づいて、半導体素子2と基板3を位置
合わせする。
半導体素子2と、透光性材料を基材とした基板3とを認
識して位置合わせする場合、半導体素子2に形成された
アライメントマーク4を、半導体素子2に対向して配置
された第1の認識カメラ5によって認識するとともに、
基板3に形成されたリード6を、第2の認識カメラ7に
よって認識することで、それぞれの認識カメラが認識し
た位置データに基づいて、半導体素子2と基板3を位置
合わせする。
【0006】なお、図4中に示した矢印の方向は、第1
の認識カメラ5および第2の認識カメラ7に対する認識
対象の方向を示している。
の認識カメラ5および第2の認識カメラ7に対する認識
対象の方向を示している。
【0007】
【発明が解決しようとする課題】ところが、従来の認識
方法では、2台の認識カメラを独立して用いるという2
系統の光学系であったために、半導体素子と基板との接
続時の加熱状態においては、認識カメラの鏡筒部が温度
上昇のために膨張するので、2台の認識カメラの位置が
初期の状態から変化し、半導体素子と基板との高精度な
位置決めができなくなるという課題があった。
方法では、2台の認識カメラを独立して用いるという2
系統の光学系であったために、半導体素子と基板との接
続時の加熱状態においては、認識カメラの鏡筒部が温度
上昇のために膨張するので、2台の認識カメラの位置が
初期の状態から変化し、半導体素子と基板との高精度な
位置決めができなくなるという課題があった。
【0008】半導体素子に形成されている電極のピッチ
が100[μm]程度以上であれば、このような認識カメ
ラに対する外乱による影響はほとんど無視できるが、電
極のピッチが100[μm]程度よりも小さくなると、5
[μm]程度以下の位置決め精度が必要となるので、認識
カメラの鏡筒部の膨張による影響は無視できない。
が100[μm]程度以上であれば、このような認識カメ
ラに対する外乱による影響はほとんど無視できるが、電
極のピッチが100[μm]程度よりも小さくなると、5
[μm]程度以下の位置決め精度が必要となるので、認識
カメラの鏡筒部の膨張による影響は無視できない。
【0009】また、2台の認識カメラの鏡筒を一体で形
成した上下2視野一体型鏡筒を用いても、半導体素子と
基板との位置決め精度5[μm]を実現するには、温度上
昇による認識カメラの鏡筒の膨張を無視することはでき
ない。
成した上下2視野一体型鏡筒を用いても、半導体素子と
基板との位置決め精度5[μm]を実現するには、温度上
昇による認識カメラの鏡筒の膨張を無視することはでき
ない。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体素子の位置決め方法は、保持
された半導体素子の主面と、透光性材料からなる基板と
を配置し、前記基板の側から認識カメラにより前記基板
の認識位置を認識するとともに、前記基板を通して前記
半導体素子の認識位置を認識して、前記基板と前記半導
体素子とを位置合わせする。
めに、本発明に係る半導体素子の位置決め方法は、保持
された半導体素子の主面と、透光性材料からなる基板と
を配置し、前記基板の側から認識カメラにより前記基板
の認識位置を認識するとともに、前記基板を通して前記
半導体素子の認識位置を認識して、前記基板と前記半導
体素子とを位置合わせする。
【0011】このような半導体素子の位置決め方法を用
いることによって、加熱状態における認識カメラの鏡筒
が膨張するなど、いわゆる外乱の影響により位置合わせ
精度が低下することなく、半導体素子に形成された電極
の配置が100[μm]以下の狭ピッチであっても、高精
度な位置決めを実現することが可能である。
いることによって、加熱状態における認識カメラの鏡筒
が膨張するなど、いわゆる外乱の影響により位置合わせ
精度が低下することなく、半導体素子に形成された電極
の配置が100[μm]以下の狭ピッチであっても、高精
度な位置決めを実現することが可能である。
【0012】また、半導体素子の認識位置は前記半導体
素子上の電極に形成された突起電極である。
素子上の電極に形成された突起電極である。
【0013】このような半導体素子と基板との認識方法
を用いることによって、特にアライメントマークが形成
されていない半導体素子に対しても、認識カメラによる
認識が可能となるばかりではなく、半導体素子の回路形
成部あるいは回路と同時に形成されたアライメントマー
クよりも突起電極の認識性が良好であるので、認識精度
が向上する。
を用いることによって、特にアライメントマークが形成
されていない半導体素子に対しても、認識カメラによる
認識が可能となるばかりではなく、半導体素子の回路形
成部あるいは回路と同時に形成されたアライメントマー
クよりも突起電極の認識性が良好であるので、認識精度
が向上する。
【0014】さらに、1台の認識カメラにより半導体素
子のアライメントマークあるいは突起電極と、基板上の
リードとを認識することにより、認識カメラの鏡筒が加
熱されて膨張するなどの要因により認識精度が低下する
ことなく、半導体素子に形成された電極の配置が100
[μm]以下の狭ピッチであっても、高精度な認識と位置
決めを達成することが可能である。
子のアライメントマークあるいは突起電極と、基板上の
リードとを認識することにより、認識カメラの鏡筒が加
熱されて膨張するなどの要因により認識精度が低下する
ことなく、半導体素子に形成された電極の配置が100
[μm]以下の狭ピッチであっても、高精度な認識と位置
決めを達成することが可能である。
【0015】また、アライメントマークと突起電極を有
した半導体素子であって、前記アライメントマークの材
質と前記突起電極の材質とが同一であり、前記アライメ
ントマークと前記突起電極とが同時に形成された半導体
素子である。
した半導体素子であって、前記アライメントマークの材
質と前記突起電極の材質とが同一であり、前記アライメ
ントマークと前記突起電極とが同時に形成された半導体
素子である。
【0016】このように、半導体素子上のアライメント
マークと突起電極を同一の材質として、突起電極の形成
と同時にアライメントマークも形成し、そのアライメン
トマークを認識カメラにより認識することにより、半導
体素子と基板の位置合わせを行うことができる。
マークと突起電極を同一の材質として、突起電極の形成
と同時にアライメントマークも形成し、そのアライメン
トマークを認識カメラにより認識することにより、半導
体素子と基板の位置合わせを行うことができる。
【0017】
【発明の実施の形態】以下、半導体素子の位置決め方法
の一実施形態について、図面を参照しながら説明する。
ただし、従来例で用いた符号と同一の符号は、従来例と
同一の構成要件を現している。
の一実施形態について、図面を参照しながら説明する。
ただし、従来例で用いた符号と同一の符号は、従来例と
同一の構成要件を現している。
【0018】本実施形態では、フィルム状の基板に半導
体素子を実装するパッケージ形態であるCOF(Chi
p On Film)に応用した場合を示しているが、
TCP(Tape Carrier Packag
e)、CSP(Chip Size Package)
などの半導体装置の組立工程における半導体素子の位置
合わせにおいても応用が可能である。
体素子を実装するパッケージ形態であるCOF(Chi
p On Film)に応用した場合を示しているが、
TCP(Tape Carrier Packag
e)、CSP(Chip Size Package)
などの半導体装置の組立工程における半導体素子の位置
合わせにおいても応用が可能である。
【0019】まず、本発明の第1の実施形態について説
明する。
明する。
【0020】図1は、本実施形態の半導体素子の位置決
め装置を示す断面図である。また、図2は、認識カメラ
のモニターに写った半導体素子と基板との実装時の画像
を示した図である。
め装置を示す断面図である。また、図2は、認識カメラ
のモニターに写った半導体素子と基板との実装時の画像
を示した図である。
【0021】図1に示すように、真空吸着などの手段に
より、半導体素子2がステージ1上に固定され、半導体
素子2の上部には、基板3および認識カメラ8が配置さ
れている。半導体素子2上には、電極9とアライメント
マーク4が形成されており、半導体素子2と対向する基
板3の下面には、リード6が形成されている。基板3の
基材としては、光が透過する透光性材料で、本実施形態
では厚みが38[μm]のポリイミドフィルムを用いてい
るが、20〜38[μm]の厚みのものであれば透光性も
良好で耐久性もある。
より、半導体素子2がステージ1上に固定され、半導体
素子2の上部には、基板3および認識カメラ8が配置さ
れている。半導体素子2上には、電極9とアライメント
マーク4が形成されており、半導体素子2と対向する基
板3の下面には、リード6が形成されている。基板3の
基材としては、光が透過する透光性材料で、本実施形態
では厚みが38[μm]のポリイミドフィルムを用いてい
るが、20〜38[μm]の厚みのものであれば透光性も
良好で耐久性もある。
【0022】また、基板は、厚み38[μm]のポリイミ
ドフィルムの片面に接着剤により、厚み8[μm]のリー
ドが接着されているフィルム・キャリアである。
ドフィルムの片面に接着剤により、厚み8[μm]のリー
ドが接着されているフィルム・キャリアである。
【0023】次に図2に示すように、基板3に形成され
たリード6は、半導体素子2の各電極に対応した位置に
リードの先端部が配置されるようにエッチングにより先
端部が分離された形状となっている。
たリード6は、半導体素子2の各電極に対応した位置に
リードの先端部が配置されるようにエッチングにより先
端部が分離された形状となっている。
【0024】次に、半導体素子と基板との認識方法につ
いて説明する。
いて説明する。
【0025】図1および図2に示すように、認識カメラ
8の焦点を半導体素子2上のアライメントマーク4に合
わせて認識するとともに、基板3上のリード6に焦点を
合わせて認識を行う。すなわち、基板3上のリード6が
形成された領域以外の透光性材料からなる部分を通し
て、半導体素子2上の電極9あるいはアライメントマー
ク4と基板3上のリード6を写した画像を取り込むこと
により、認識カメラ8によって認識することが可能であ
る。したがって、このような半導体素子2、基板3およ
び認識カメラ8の配置において、1台の認識カメラ8に
より半導体素子2のアライメントマーク4と基板3上の
リードとの認識を行うことが可能となる。
8の焦点を半導体素子2上のアライメントマーク4に合
わせて認識するとともに、基板3上のリード6に焦点を
合わせて認識を行う。すなわち、基板3上のリード6が
形成された領域以外の透光性材料からなる部分を通し
て、半導体素子2上の電極9あるいはアライメントマー
ク4と基板3上のリード6を写した画像を取り込むこと
により、認識カメラ8によって認識することが可能であ
る。したがって、このような半導体素子2、基板3およ
び認識カメラ8の配置において、1台の認識カメラ8に
より半導体素子2のアライメントマーク4と基板3上の
リードとの認識を行うことが可能となる。
【0026】なお、認識を行うときは半導体素子2のア
ライメントマーク4に対する照明の照度を大きくする
と、さらに認識精度が向上する。
ライメントマーク4に対する照明の照度を大きくする
と、さらに認識精度が向上する。
【0027】このように、1台の認識カメラによる認識
は従来の2台の認識カメラを用いた認識と比較して、加
熱状態における認識カメラを固定する2つの鏡筒の膨張
量の差などによる外乱の影響を受けることがないので、
高精度な認識とともに、半導体素子と基板との位置合わ
せの精度向上を達成することができる。
は従来の2台の認識カメラを用いた認識と比較して、加
熱状態における認識カメラを固定する2つの鏡筒の膨張
量の差などによる外乱の影響を受けることがないので、
高精度な認識とともに、半導体素子と基板との位置合わ
せの精度向上を達成することができる。
【0028】また、基板3上には同一パターンのリード
6が、一定のピッチで形成されており、1つの半導体素
子2が基板3上のリードに実装されると、基板3が搬送
されて、隣のリード6が形成された接続部がステージ1
の上方の接続位置で停止する。同時に、ステージ1上に
は実装工程前の半導体素子2が新たに搭載される。
6が、一定のピッチで形成されており、1つの半導体素
子2が基板3上のリードに実装されると、基板3が搬送
されて、隣のリード6が形成された接続部がステージ1
の上方の接続位置で停止する。同時に、ステージ1上に
は実装工程前の半導体素子2が新たに搭載される。
【0029】このように、半導体素子の供給形態と基板
の連続した一定ピッチの移動のタイミングを合わせて、
連続した複数の半導体素子の実装を可能にしている。
の連続した一定ピッチの移動のタイミングを合わせて、
連続した複数の半導体素子の実装を可能にしている。
【0030】さらに、半導体素子2と基板3の認識終了
後はステージの温度を400[℃]程度、加圧ツール(図
示せず)の温度を200〜300[℃]程度に保った状態
で、基板3を半導体素子2に加圧することによって電気
的に接続する。
後はステージの温度を400[℃]程度、加圧ツール(図
示せず)の温度を200〜300[℃]程度に保った状態
で、基板3を半導体素子2に加圧することによって電気
的に接続する。
【0031】次に、本発明の第2の実施の形態について
説明する。
説明する。
【0032】図3は、突起電極が形成された半導体素子
を基板に実装する前に認識する工程を示した断面図であ
る。
を基板に実装する前に認識する工程を示した断面図であ
る。
【0033】図3に示すように、認識カメラ8により、
半導体素子2上の電極9に形成された突起電極10を基
材として透光性材料を用いた基板3を通して認識し、さ
らに、基板3上のリード6を認識することで、半導体素
子2と基板3の位置合わせをすることができる。また、
突起電極10の材料は、金、はんだ等を使用し、形状に
ついては、少なくとも突起電極10の一部に半導体素子
2の表面と平行な平坦部を有するものであれば、認識カ
メラ8によって認識可能である。突起電極10は、めっ
き法により形成し、半導体素子2の電極9の表面からの
高さは、本実施形態では18[μm]である。
半導体素子2上の電極9に形成された突起電極10を基
材として透光性材料を用いた基板3を通して認識し、さ
らに、基板3上のリード6を認識することで、半導体素
子2と基板3の位置合わせをすることができる。また、
突起電極10の材料は、金、はんだ等を使用し、形状に
ついては、少なくとも突起電極10の一部に半導体素子
2の表面と平行な平坦部を有するものであれば、認識カ
メラ8によって認識可能である。突起電極10は、めっ
き法により形成し、半導体素子2の電極9の表面からの
高さは、本実施形態では18[μm]である。
【0034】このように、本実施形態では半導体素子上
の電極に形成された突起電極を認識したが、基板の透光
性材料を通して認識する場合、半導体素子上のアライメ
ントマークを認識することと比較して、突起電極を認識
するほうが認識性が良好であるので、認識精度が向上す
ることもある。
の電極に形成された突起電極を認識したが、基板の透光
性材料を通して認識する場合、半導体素子上のアライメ
ントマークを認識することと比較して、突起電極を認識
するほうが認識性が良好であるので、認識精度が向上す
ることもある。
【0035】なお、第1の実施形態および第2の実施形
態では、半導体素子2上のアライメントマーク4あるい
は突起電極10および基板3上のリードにおいて、それ
ぞれ2点ずつ認識し、半導体素子2が搭載されたステー
ジ1をXYθ方向に補正した後、半導体素子2上の電極
9に形成された突起電極10と基板3上のリード6とを
位置合わせして、熱圧着により電気的に接続する。
態では、半導体素子2上のアライメントマーク4あるい
は突起電極10および基板3上のリードにおいて、それ
ぞれ2点ずつ認識し、半導体素子2が搭載されたステー
ジ1をXYθ方向に補正した後、半導体素子2上の電極
9に形成された突起電極10と基板3上のリード6とを
位置合わせして、熱圧着により電気的に接続する。
【0036】次に、本発明の第3の実施の形態について
説明する。
説明する。
【0037】図3に示すように、半導体素子2上には突
起電極10とアライメントマーク4が形成されている。
突起電極10は半導体素子2上の電極9に、アライメン
トマーク4は半導体素子2上のアルミ層(図示せず)に
それぞれ、めっき法により形成され、突起電極10とア
ライメントマーク4は同時に形成可能である。このよう
にして製造された半導体素子を用いれば、突起電極とと
もに形成されたアライメントマークを認識して、半導体
素子と基板との位置合わせを行うことができる。
起電極10とアライメントマーク4が形成されている。
突起電極10は半導体素子2上の電極9に、アライメン
トマーク4は半導体素子2上のアルミ層(図示せず)に
それぞれ、めっき法により形成され、突起電極10とア
ライメントマーク4は同時に形成可能である。このよう
にして製造された半導体素子を用いれば、突起電極とと
もに形成されたアライメントマークを認識して、半導体
素子と基板との位置合わせを行うことができる。
【0038】また、図1および図3中に示した矢印の方
向は、認識カメラ8に対する認識対象の方向を示してい
る。
向は、認識カメラ8に対する認識対象の方向を示してい
る。
【0039】なお、いずれの実施形態においても位置合
わせの前は、半導体素子をステージ上に搭載した場合を
示しているが、半導体素子の裏面をツールの先端に吸着
し、半導体素子の主面と基板のリード形成面を対向さ
せ、さらに基板側に認識カメラを配置することによって
も同様な認識が可能であり、高精度な位置合わせを実現
できる。
わせの前は、半導体素子をステージ上に搭載した場合を
示しているが、半導体素子の裏面をツールの先端に吸着
し、半導体素子の主面と基板のリード形成面を対向さ
せ、さらに基板側に認識カメラを配置することによって
も同様な認識が可能であり、高精度な位置合わせを実現
できる。
【0040】
【発明の効果】以上、本発明の半導体素子の位置決め方
法により、基材として透光性材料を用いた基板を通し
て、半導体素子上のアライメントマークおよび基板上の
リードを1台の認識カメラによって認識することによ
り、半導体素子と基板との高精度な認識と位置合わせを
達成することが可能となる。
法により、基材として透光性材料を用いた基板を通し
て、半導体素子上のアライメントマークおよび基板上の
リードを1台の認識カメラによって認識することによ
り、半導体素子と基板との高精度な認識と位置合わせを
達成することが可能となる。
【0041】また、半導体素子上の電極に形成された突
起電極を認識することも可能であり、半導体素子上にア
ライメントマークが形成されていなくとも、位置合わせ
が可能となるばかりではなく、突起電極における認識性
が良好であることから、認識精度も向上する。
起電極を認識することも可能であり、半導体素子上にア
ライメントマークが形成されていなくとも、位置合わせ
が可能となるばかりではなく、突起電極における認識性
が良好であることから、認識精度も向上する。
【0042】また、半導体素子上のアライメントマーク
と突起電極を同一の材質として、突起電極の形成と同時
にアライメントマークも形成し、そのアライメントマー
クを認識カメラにより認識することにより、半導体素子
と基板との位置合わせを行うことができる。
と突起電極を同一の材質として、突起電極の形成と同時
にアライメントマークも形成し、そのアライメントマー
クを認識カメラにより認識することにより、半導体素子
と基板との位置合わせを行うことができる。
【図1】本発明の一実施形態の半導体素子の位置決め装
置を示す断面図
置を示す断面図
【図2】本発明の一実施形態の認識カメラに写った画像
を示す図
を示す図
【図3】本発明の一実施形態の半導体素子の位置決め装
置を示す断面図
置を示す断面図
【図4】従来の半導体素子の位置決め装置を示す断面図
1 ステージ 2 半導体素子 3 基板 4 アライメントマーク 5 第1の認識カメラ 6 リード 7 第2の認識カメラ 8 認識カメラ 9 電極 10 突起電極
Claims (3)
- 【請求項1】 保持された半導体素子の主面と、透光性
材料からなる基板とを配置し、前記基板の側から認識カ
メラにより前記基板の認識位置を認識するとともに、前
記基板を通して前記半導体素子の認識位置を認識して、
前記基板と前記半導体素子とを位置合わせすることを特
徴とする半導体素子の位置決め方法。 - 【請求項2】 半導体素子の認識位置は、前記半導体素
子上の電極に形成された突起電極であることを特徴とす
る請求項1に記載の半導体素子の位置決め方法。 - 【請求項3】 アライメントマークと突起電極を有した
半導体素子であって、前記アライメントマークの材質と
前記突起電極の材質とが同一であり、前記アライメント
マークと前記突起電極とが同時に形成された半導体素子
であることを特徴とする請求項1に記載の半導体素子の
位置決め方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000185863A JP2002009112A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の位置決め方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000185863A JP2002009112A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の位置決め方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002009112A true JP2002009112A (ja) | 2002-01-11 |
Family
ID=18686120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000185863A Pending JP2002009112A (ja) | 2000-06-21 | 2000-06-21 | 半導体素子の位置決め方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002009112A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8958011B2 (en) | 2012-03-30 | 2015-02-17 | Samsung Electronics Co., Ltd. | Bi-directional camera module and flip chip bonder including the same |
JP2022535301A (ja) * | 2019-10-29 | 2022-08-05 | チップモア テクノロジー コーポレーション リミテッド | Cofパッケージ方法 |
-
2000
- 2000-06-21 JP JP2000185863A patent/JP2002009112A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8958011B2 (en) | 2012-03-30 | 2015-02-17 | Samsung Electronics Co., Ltd. | Bi-directional camera module and flip chip bonder including the same |
JP2022535301A (ja) * | 2019-10-29 | 2022-08-05 | チップモア テクノロジー コーポレーション リミテッド | Cofパッケージ方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7251883B2 (en) | Electronic-component alignment method and apparatus therefor | |
TWI627683B (zh) | 半導體裝置的製造裝置 | |
CN109906029B (zh) | 电子部件安装装置以及电子部件安装方法 | |
JP2013516656A (ja) | 成形テープフリップチップ画像装置実装を備えたカメラモジュールおよび製造方法 | |
US20180235080A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
CN113035763A (zh) | 一种高精度芯片转移方法 | |
TWI423351B (zh) | Image identification installation method | |
CN109315067B (zh) | 转印方法以及安装方法 | |
KR102186384B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP4593429B2 (ja) | ダイボンダ | |
JP2005093839A (ja) | 電子回路装置の製造方法および電子回路装置 | |
JP2002009112A (ja) | 半導体素子の位置決め方法 | |
JPH10177183A (ja) | フレキシブル基板貼り合わせ装置及び貼り合わせ方法 | |
US6954272B2 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
JP2006041006A (ja) | 半導体チップのボンディング方法及び装置 | |
JPH05152794A (ja) | Icチツプ実装装置 | |
JPH0870013A (ja) | ボンディング方法及びその装置 | |
JP2004289423A (ja) | 光モジュール及びその製造方法並びに電子機器 | |
JP2002330358A (ja) | 光学素子とレンズアセンブリとの位置合わせ方法 | |
JP4083533B2 (ja) | 半導体装置の製造方法 | |
JP3209623B2 (ja) | マウンタ | |
JP2005223202A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP3285087B2 (ja) | テープ検査装置および方法 | |
JPH06334022A (ja) | 半導***置決め方法 | |
US10446501B2 (en) | Semiconductor device, method of positioning semiconductor device, and positioning apparatus for semiconductor device |