JP2002007321A - バス転送方式 - Google Patents
バス転送方式Info
- Publication number
- JP2002007321A JP2002007321A JP2000190078A JP2000190078A JP2002007321A JP 2002007321 A JP2002007321 A JP 2002007321A JP 2000190078 A JP2000190078 A JP 2000190078A JP 2000190078 A JP2000190078 A JP 2000190078A JP 2002007321 A JP2002007321 A JP 2002007321A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- bus
- edge
- signal
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】３３ＭＨｚで動作するバスエージェントと６６
ＭＨｚで動作可能なバスエージェントが同一バス上に混
在する場合、６６ＭＨｚの周波数に同期した転送が可能
なバスエージェントは全エージェントの転送スピードを
揃える為、３３ＭＨｚで動作することになる。 【解決手段】コンピュータ装置において、同期バス１０
２に接続された複数のバスエージェント間のインタフェ
ースに同期クロックの立ち上がりエッジと立ち下がりエ
ッジの両エッジで動作可能であることの確認を行う専用
信号線を設け、当該専用信号によって片エッジを使用し
てた片エッジ転送と両エッジを使用した両エッジ転送を
切り替える機能すなわちエッジ転送切り替え制御部１０
７を両エッジによる転送が可能なバスエージェント内に
設ける。
ＭＨｚで動作可能なバスエージェントが同一バス上に混
在する場合、６６ＭＨｚの周波数に同期した転送が可能
なバスエージェントは全エージェントの転送スピードを
揃える為、３３ＭＨｚで動作することになる。 【解決手段】コンピュータ装置において、同期バス１０
２に接続された複数のバスエージェント間のインタフェ
ースに同期クロックの立ち上がりエッジと立ち下がりエ
ッジの両エッジで動作可能であることの確認を行う専用
信号線を設け、当該専用信号によって片エッジを使用し
てた片エッジ転送と両エッジを使用した両エッジ転送を
切り替える機能すなわちエッジ転送切り替え制御部１０
７を両エッジによる転送が可能なバスエージェント内に
設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムにおいてのバス転送方式に関し、特に異なる転送能
力を有するバスエージェントが同一バスに混在する時、
高速なバスの転送能力を有するバスエージェントのバス
転送能力を低下させることなく接続を行うバス転送方式
に関する。
テムにおいてのバス転送方式に関し、特に異なる転送能
力を有するバスエージェントが同一バスに混在する時、
高速なバスの転送能力を有するバスエージェントのバス
転送能力を低下させることなく接続を行うバス転送方式
に関する。
【０００２】
【従来の技術】コンピュータ装置における同期バス転送
方式では、一般的に同期クロックを使用してバスエージ
ェント間でデータのやり取りを行うため、バスの転送性
能を向上させる一つの手法として同期クロックの周波数
を上げるという方法があげられる。近年、コンピュータ
装置における処理データ量の増大と共にファイル系装
置、通信系装置等ＩＯ系デバイスに対する転送性能の向
上が要求されている。
方式では、一般的に同期クロックを使用してバスエージ
ェント間でデータのやり取りを行うため、バスの転送性
能を向上させる一つの手法として同期クロックの周波数
を上げるという方法があげられる。近年、コンピュータ
装置における処理データ量の増大と共にファイル系装
置、通信系装置等ＩＯ系デバイスに対する転送性能の向
上が要求されている。
【０００３】この要請に応えるために、例えば、標準的
なＩＯバスの一つであるＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ
Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バ
スでは、同期クロックの周波数を３３ＭＨｚから６６Ｍ
Ｈｚへ増加させることによる性能向上が行われており、
更にそれ以上のクロック周波数に上げていくことで、転
送性能向上を計ることが提案されている。このＰＣＩバ
スで開示されている手法は、バスのリセット解除時にバ
ス上の全てのエージェントが同じクロック周波数（例え
ば６６ＭＨｚ）で動作できることを確認することでバス
の動作クロックを決定するという方法であり、バスクロ
ックの周波数を変更するため、例えば３３ＭＨｚで動作
するバスエージェントと６６ＭＨｚで動作可能なバスエ
ージェントが同一バス上に混在する場合、６６ＭＨｚの
周波数に同期した転送が可能なバスエージェントは３３
ＭＨｚで動作することになる。
なＩＯバスの一つであるＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ
Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バ
スでは、同期クロックの周波数を３３ＭＨｚから６６Ｍ
Ｈｚへ増加させることによる性能向上が行われており、
更にそれ以上のクロック周波数に上げていくことで、転
送性能向上を計ることが提案されている。このＰＣＩバ
スで開示されている手法は、バスのリセット解除時にバ
ス上の全てのエージェントが同じクロック周波数（例え
ば６６ＭＨｚ）で動作できることを確認することでバス
の動作クロックを決定するという方法であり、バスクロ
ックの周波数を変更するため、例えば３３ＭＨｚで動作
するバスエージェントと６６ＭＨｚで動作可能なバスエ
ージェントが同一バス上に混在する場合、６６ＭＨｚの
周波数に同期した転送が可能なバスエージェントは３３
ＭＨｚで動作することになる。
【０００４】
【発明が解決しようとする課題】その結果、６６ＭＨｚ
に同期した転送が可能なバスエージェントは、本来の性
能を出すことが出来ないという欠点がある。さらにはバ
スエージェントを６６ＭＨｚで動作させたい場合には、
６６ＭＨｚで動作不可能な低速なバスエージェントは、
バスに接続出来なくなるという欠点もある。
に同期した転送が可能なバスエージェントは、本来の性
能を出すことが出来ないという欠点がある。さらにはバ
スエージェントを６６ＭＨｚで動作させたい場合には、
６６ＭＨｚで動作不可能な低速なバスエージェントは、
バスに接続出来なくなるという欠点もある。
【０００５】本発明の主な目的は、異なる転送速度をも
つバスエージェントを同一バス上に混在可能な手法を提
供することで、近年要求されているＩＯ性能の向上を実
現する上で、従来の低速デバイスの利用と新たな高速デ
バイスとの混在を同一バス上で可能とし、より広範囲な
コンピュータシステムの構築を提供することにある。
つバスエージェントを同一バス上に混在可能な手法を提
供することで、近年要求されているＩＯ性能の向上を実
現する上で、従来の低速デバイスの利用と新たな高速デ
バイスとの混在を同一バス上で可能とし、より広範囲な
コンピュータシステムの構築を提供することにある。
【０００６】本発明におけるバス転送方式は、特にコン
ピュータ装置において同期バス上に接続される異なる転
送性能を持ったバスエージェントの混在を可能とするよ
う構成される。
ピュータ装置において同期バス上に接続される異なる転
送性能を持ったバスエージェントの混在を可能とするよ
う構成される。
【０００７】
【課題を解決するための手段】本願の第１の発明のバス
転送方式は、クロックによる同期バス転送方式におい
て、クロックの立ち上がりエッジを使用する転送モード
と、立ち上がりエッジと立ち下がりエッジの両エッジを
使用する転送モードとを切り換えるエッジ転送切り替え
制御部をバスエージェントに備える。
転送方式は、クロックによる同期バス転送方式におい
て、クロックの立ち上がりエッジを使用する転送モード
と、立ち上がりエッジと立ち下がりエッジの両エッジを
使用する転送モードとを切り換えるエッジ転送切り替え
制御部をバスエージェントに備える。
【０００８】本願の第２の発明のバス転送方式は、第１
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタの通信開始時において、該バスマスタは通
信相手のエージェントに対し両エッジを使用する転送モ
ードを要求するＤＥＲＥＱ信号を送出し、該信号に対す
る許諾応答をＤＥＡＣＫ信号として受信すると前記転送
切り替え制御部を両エッジを使用する転送モードとし、
前記エージェントから前記ＤＥＡＣＫ信号による応答が
無い場合は立ち上がりエッジによる転送モードとするこ
とを備える。
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタの通信開始時において、該バスマスタは通
信相手のエージェントに対し両エッジを使用する転送モ
ードを要求するＤＥＲＥＱ信号を送出し、該信号に対す
る許諾応答をＤＥＡＣＫ信号として受信すると前記転送
切り替え制御部を両エッジを使用する転送モードとし、
前記エージェントから前記ＤＥＡＣＫ信号による応答が
無い場合は立ち上がりエッジによる転送モードとするこ
とを備える。
【０００９】本願の第３の発明のバス転送方式は、第１
の発明において、前記通信相手のエージェントは、前記
ＤＥＡＣＫ信号を前記バスマスタに応答する時、前記エ
ージェントの有するエッジ切り替え制御部を両エッジを
使用する転送モードに切り換えることを備える。
の発明において、前記通信相手のエージェントは、前記
ＤＥＡＣＫ信号を前記バスマスタに応答する時、前記エ
ージェントの有するエッジ切り替え制御部を両エッジを
使用する転送モードに切り換えることを備える。
【００１０】本願の第４の発明のバス転送方式は、第１
の発明において、前記エッジ転送切り替え制御部を有す
るエージェント間を前記ＤＥＲＥＱ信号を送出する信号
線と前記ＤＥＡＣＫ信号を送出する信号線との２本の信
号線により接続することを備える。
の発明において、前記エッジ転送切り替え制御部を有す
るエージェント間を前記ＤＥＲＥＱ信号を送出する信号
線と前記ＤＥＡＣＫ信号を送出する信号線との２本の信
号線により接続することを備える。
【００１１】本願の第５の発明のバス転送方式は、第１
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタ及びエージェント間においては、立ち上が
りエッジと立ち下がりエッジの両エッジを使用する転送
モードで転送を行うことを備える。
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタ及びエージェント間においては、立ち上が
りエッジと立ち下がりエッジの両エッジを使用する転送
モードで転送を行うことを備える。
【００１２】本願の第６の発明のバス転送方式は、第１
の発明において、立ち上がりエッジと立ち下がりエッジ
の両エッジを使用する転送モードによる転送が終了する
とエッジ転送切り替え制御部を立ち上がりエッジによる
転送モードとすることを備える。
の発明において、立ち上がりエッジと立ち下がりエッジ
の両エッジを使用する転送モードによる転送が終了する
とエッジ転送切り替え制御部を立ち上がりエッジによる
転送モードとすることを備える。
【００１３】本願の第７の発明のバス転送方式は、第１
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタと、前記エッジ転送切り替え制御部を有し
ないバスマスタとが同一バス上に混在することを備え
る。
の発明において、前記エッジ転送切り替え制御部を有す
るバスマスタと、前記エッジ転送切り替え制御部を有し
ないバスマスタとが同一バス上に混在することを備え
る。
【００１４】本願の第８の発明のバス転送方式は、第１
の発明において、前記ＤＥＲＥＱ信号を送出する信号線
と前記ＤＥＡＣＫ信号を送出する信号線に代替して信号
の有効時をロウとする１本のオープンコレクタ信号線で
前記エッジ転送切り替え制御部を有するエージェント間
を接続して転送モードの切り替えを制御することを備え
る。
の発明において、前記ＤＥＲＥＱ信号を送出する信号線
と前記ＤＥＡＣＫ信号を送出する信号線に代替して信号
の有効時をロウとする１本のオープンコレクタ信号線で
前記エッジ転送切り替え制御部を有するエージェント間
を接続して転送モードの切り替えを制御することを備え
る。
【００１５】
【発明の実施の形態】次に、本発明の第１の実施例につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１６】本発明の一実施例として図１には、コンピ
ュータ装置における同期バス１０２を中心とした接続例
が示されている。本実施例ではＣＰＵ、主記憶メモリ等
の接続されたシステムバス等の上位バス１０８と、下位
バスであるＰＣＩバス等の同期バス１０２と、２つのバ
ス間のブリッジ機能を有するバスブリッジ１０１と、同
期バス１０２に接続されたエージェントＡ１０３と、エ
ージェントＢ１０４と、を有する。
ュータ装置における同期バス１０２を中心とした接続例
が示されている。本実施例ではＣＰＵ、主記憶メモリ等
の接続されたシステムバス等の上位バス１０８と、下位
バスであるＰＣＩバス等の同期バス１０２と、２つのバ
ス間のブリッジ機能を有するバスブリッジ１０１と、同
期バス１０２に接続されたエージェントＡ１０３と、エ
ージェントＢ１０４と、を有する。
【００１７】各エージェントとバスブリッジ１０１は、
図示されていないバスクロック制御／生成回路から出力
される同一周波数のクロックを使用して動作するものと
する。例えば、このバス能力としてクロック周波数は、
３３ＭＨｚが適用されているものとし、このクロックの
両エッジを使用可能な装置間では６６ＭＨｚのクロック
と同等の転送性能を発揮できるものとする。又、バスブ
リッジ１０１は、バスのアービタとしての調停機能を有
するものとする。
図示されていないバスクロック制御／生成回路から出力
される同一周波数のクロックを使用して動作するものと
する。例えば、このバス能力としてクロック周波数は、
３３ＭＨｚが適用されているものとし、このクロックの
両エッジを使用可能な装置間では６６ＭＨｚのクロック
と同等の転送性能を発揮できるものとする。又、バスブ
リッジ１０１は、バスのアービタとしての調停機能を有
するものとする。
【００１８】同期バス１０２のエージェントＡ１０３
は、バスクロックの立ち上がりエッジの片エッジを使っ
て動作する。バスブリッジ１０１とエージェントＢ１０
４は、エージェントＡと同様にバスクロックの立ち上が
りエッジを使用して動作もできるが、又、バスクロック
の立ち上がり／立ち下がりの両エッジを使っても動作で
きるものとする。そのため、バスブリッジ１０１とエー
ジェントＢ１０４は、データの送受信において、立ち上
がりエッジを使用する片エッジによる転送モードと立ち
上がり／立ち下がりの両エッジを使用する転送モードと
を持ち、２つの転送モードの切り換えを行うエッジ転送
切り替え制御部１０７を備える。エッジ転送切り替え制
御部１０７のデフォールトの転送モードは立ち上がりエ
ッジを使用する転送モードである。
は、バスクロックの立ち上がりエッジの片エッジを使っ
て動作する。バスブリッジ１０１とエージェントＢ１０
４は、エージェントＡと同様にバスクロックの立ち上が
りエッジを使用して動作もできるが、又、バスクロック
の立ち上がり／立ち下がりの両エッジを使っても動作で
きるものとする。そのため、バスブリッジ１０１とエー
ジェントＢ１０４は、データの送受信において、立ち上
がりエッジを使用する片エッジによる転送モードと立ち
上がり／立ち下がりの両エッジを使用する転送モードと
を持ち、２つの転送モードの切り換えを行うエッジ転送
切り替え制御部１０７を備える。エッジ転送切り替え制
御部１０７のデフォールトの転送モードは立ち上がりエ
ッジを使用する転送モードである。
【００１９】更に、両エッジを使用可能なバスマスタ
は、バスの使用権を獲得後、クロックの両エッジを使用
してバス上に転送することを要求する要求信号として転
送相手方のエージェントに対してＤＥＲＥＱ（Ｄｏｕｂ
ｌｅ Ｅｄｇｅ Ｒｅｑｕｅｓｔ）信号１０５を出力
し、当該ＤＥＲＥＱ信号１０５を受信したエージェント
は、両エッジを使用した転送の開始許可をバスマスタに
応答する為のＤＥＡＣＫ（Ｄｏｕｂｌｅ Ｅｄｇｅ Ａ
ｃｋｎｏｗｌｅｄｇｅ）信号１０６を備え、以上の２本
の信号線を、両エッジを使用する転送が可能なエージェ
ント間全てに設けている。
は、バスの使用権を獲得後、クロックの両エッジを使用
してバス上に転送することを要求する要求信号として転
送相手方のエージェントに対してＤＥＲＥＱ（Ｄｏｕｂ
ｌｅ Ｅｄｇｅ Ｒｅｑｕｅｓｔ）信号１０５を出力
し、当該ＤＥＲＥＱ信号１０５を受信したエージェント
は、両エッジを使用した転送の開始許可をバスマスタに
応答する為のＤＥＡＣＫ（Ｄｏｕｂｌｅ Ｅｄｇｅ Ａ
ｃｋｎｏｗｌｅｄｇｅ）信号１０６を備え、以上の２本
の信号線を、両エッジを使用する転送が可能なエージェ
ント間全てに設けている。
【００２０】以上により、両エッジの使用が可能なエー
ジェント間では両エッジを使用した転送を行い、それ以
外の組み合わせのエージェント間（立ち上がりエッジの
みのエージェント間、立ち上がりエッジのエージェント
と両エッジの使用ができるエージェント間）では、立ち
上がりエッジによる転送が行われることになる。尚、２
つのエージェント間で両エッジを使用する転送が終了す
ると、両エージェントともエッジ転送切り替え制御部１
０７の状態を立ち上がりエッジを使用する転送モードに
切り替える。
ジェント間では両エッジを使用した転送を行い、それ以
外の組み合わせのエージェント間（立ち上がりエッジの
みのエージェント間、立ち上がりエッジのエージェント
と両エッジの使用ができるエージェント間）では、立ち
上がりエッジによる転送が行われることになる。尚、２
つのエージェント間で両エッジを使用する転送が終了す
ると、両エージェントともエッジ転送切り替え制御部１
０７の状態を立ち上がりエッジを使用する転送モードに
切り替える。
【００２１】図１において、ＤＥＲＥＱの信号線とＤＥ
ＡＣＫの信号線は、エッジ転送切り替え制御部１０７を
備えたバスブリッジ１０１とエージェントＢ１０４間に
それぞれ設定され、エッジ転送切り替え制御部１０７を
備えていないエージェントＡ１０３と他のエージェント
間には設けられていない。
ＡＣＫの信号線は、エッジ転送切り替え制御部１０７を
備えたバスブリッジ１０１とエージェントＢ１０４間に
それぞれ設定され、エッジ転送切り替え制御部１０７を
備えていないエージェントＡ１０３と他のエージェント
間には設けられていない。
【００２２】ここで、バスブリッジ１０１がバスマスタ
となり、エージェントＡ１０３に対してＩＯトランザク
ションを発行しようとしているとする。エッジ転送切り
替え制御部１０７を備えたバスブリッジ１０１は、ＤＥ
ＲＥＱ信号１０５をエージェントＡ１０３に対してアサ
ート（アクティベイト）するが、ＤＥＲＥＱ信号線はエ
ージェントＡ１０３との間には無いため、ある一定の時
間監視を行っても、バスブリッジ１０１に対するエージ
ェントＡ１０３からのＤＥＡＣＫ信号１０６による応答
は無い。これによりバスブリッジ１０１は、エージェン
トＡ１０３がエッジ転送切り替え制御部１０７を備えて
いないことを知り、エージェントＡ１０３に対するＩＯ
トランザクションは、クロックの立ち上りエッジを使用
して行うことになる。バスブリッジ１０１は、自身の有
するエッジ転送切り替え部１０７を立ち上がりエッジに
よる転送モードに設定する。
となり、エージェントＡ１０３に対してＩＯトランザク
ションを発行しようとしているとする。エッジ転送切り
替え制御部１０７を備えたバスブリッジ１０１は、ＤＥ
ＲＥＱ信号１０５をエージェントＡ１０３に対してアサ
ート（アクティベイト）するが、ＤＥＲＥＱ信号線はエ
ージェントＡ１０３との間には無いため、ある一定の時
間監視を行っても、バスブリッジ１０１に対するエージ
ェントＡ１０３からのＤＥＡＣＫ信号１０６による応答
は無い。これによりバスブリッジ１０１は、エージェン
トＡ１０３がエッジ転送切り替え制御部１０７を備えて
いないことを知り、エージェントＡ１０３に対するＩＯ
トランザクションは、クロックの立ち上りエッジを使用
して行うことになる。バスブリッジ１０１は、自身の有
するエッジ転送切り替え部１０７を立ち上がりエッジに
よる転送モードに設定する。
【００２３】次に、バスブリッジ１０１がバスマスタと
なり、エージェントＢ１０４に対してＩＯトランザクシ
ョンを発行しようとする場合を説明する。エッジ転送切
り替え制御部１０７を備えたバスブリッジ１０１は、Ｄ
ＥＲＥＱ信号１０５をアサートし、同じくエッジ転送切
り替え制御部１０７を備えたエージェントＢ１０３は、
ＤＥＲＥＱ信号１０５のアサートに対して、ＤＥＡＣＫ
信号１０６をアサートして応答し、両エッジ転送が可能
であることをバスブリッジ１０１に通知する。これによ
りバスブリッジ１０１のエッジ転送切り替え制御部１０
７とエージェントＢ１０４のエッジ転送切り替え制御部
１０７とはクロックの両エッジを使用する転送に切り替
えを行う。これにより、バスブリッジ１０１とエージェ
ントＡ１０３の間では両エッジ転送の実行が可能とな
る。転送の終了時にはそれぞれの転送切り替え部１０７
は、クロックの立ち上がりエッジによる転送モードに復
帰する。
なり、エージェントＢ１０４に対してＩＯトランザクシ
ョンを発行しようとする場合を説明する。エッジ転送切
り替え制御部１０７を備えたバスブリッジ１０１は、Ｄ
ＥＲＥＱ信号１０５をアサートし、同じくエッジ転送切
り替え制御部１０７を備えたエージェントＢ１０３は、
ＤＥＲＥＱ信号１０５のアサートに対して、ＤＥＡＣＫ
信号１０６をアサートして応答し、両エッジ転送が可能
であることをバスブリッジ１０１に通知する。これによ
りバスブリッジ１０１のエッジ転送切り替え制御部１０
７とエージェントＢ１０４のエッジ転送切り替え制御部
１０７とはクロックの両エッジを使用する転送に切り替
えを行う。これにより、バスブリッジ１０１とエージェ
ントＡ１０３の間では両エッジ転送の実行が可能とな
る。転送の終了時にはそれぞれの転送切り替え部１０７
は、クロックの立ち上がりエッジによる転送モードに復
帰する。
【００２４】さらに、エージェントＡ１０３がバスマス
タとなり、バスブリッジ１０１に対してＩＯトランザク
ションを発行しようとする時は、エージェントＡ１０３
からＤＥＲＥＱ信号１０５がアサートされることはない
のでＩＯトランザクションはクロックの立ち上りエッジ
を使用して行うことになる。
タとなり、バスブリッジ１０１に対してＩＯトランザク
ションを発行しようとする時は、エージェントＡ１０３
からＤＥＲＥＱ信号１０５がアサートされることはない
のでＩＯトランザクションはクロックの立ち上りエッジ
を使用して行うことになる。
【００２５】最後に、エージェントＢ１０４がバスマス
タとなり、バスブリッジ１０１に対してＩＯトランザク
ションを発行しようとする時は、ＤＥＲＥＱ信号１０５
をアサートしエッジ転送切り替え制御部１０７を備えた
バスブリッジ１０１は、エージェントＢ１０４からのＤ
ＥＲＥＱ信号１０５に対して、ＤＥＡＣＫ信号１０６を
アサートし、エージェントＢ１０４に通知する。これに
より、エージェントＢ１０４からバスブリッジ１０１へ
の転送では両エッジを使用した転送が可能となる。
タとなり、バスブリッジ１０１に対してＩＯトランザク
ションを発行しようとする時は、ＤＥＲＥＱ信号１０５
をアサートしエッジ転送切り替え制御部１０７を備えた
バスブリッジ１０１は、エージェントＢ１０４からのＤ
ＥＲＥＱ信号１０５に対して、ＤＥＡＣＫ信号１０６を
アサートし、エージェントＢ１０４に通知する。これに
より、エージェントＢ１０４からバスブリッジ１０１へ
の転送では両エッジを使用した転送が可能となる。
【００２６】以下、本実施例の動作につき図１に示した
構成に基づき説明する。
構成に基づき説明する。
【００２７】まずエッジ転送切り替え動作について図２
のＩＯ転送タイミング図を用いて説明する。ここではバ
スブリッジ１０１がバス１０２のバスマスタとなり、Ｉ
Ｏトランザクションを発行する。また両エッジを使用す
る転送要求信号であるＤＥＲＥＱ信号１０５と両エッジ
を使用する転送要求に対する許可信号ＤＥＡＣＫ信号１
０６は、バスブリッジ１０１とエージェントＢ１０４に
接続された信号線における双方向信号である。尚、図２
のクロックの状態で、Ｒは立ち上がり、Ｆは立ち下がり
のタイミングをそれぞれ示す。
のＩＯ転送タイミング図を用いて説明する。ここではバ
スブリッジ１０１がバス１０２のバスマスタとなり、Ｉ
Ｏトランザクションを発行する。また両エッジを使用す
る転送要求信号であるＤＥＲＥＱ信号１０５と両エッジ
を使用する転送要求に対する許可信号ＤＥＡＣＫ信号１
０６は、バスブリッジ１０１とエージェントＢ１０４に
接続された信号線における双方向信号である。尚、図２
のクロックの状態で、Ｒは立ち上がり、Ｆは立ち下がり
のタイミングをそれぞれ示す。
【００２８】バスブリッジ１０１からエージェントＡ１
０３に対するＩＯトランザクションでは、バスブリッジ
１０１は、クロックＴ１の立ち上がりを示す時刻Ｔ１−
Ｒで、エージェントＡ１０３に対するアドレスの送出と
ＤＥＲＥＱ信号１０５をアサートする。これに対してエ
ージェントＡ１０３とバスブリッジ１０１との間はＤＥ
ＲＥＱ信号１０５を送出する信号線が接続されていず、
エージェントＡからのＤＥＡＣＫ信号１０６がアサート
されることはなく、時刻Ｔ３−Ｒ、時刻Ｔ４−Ｒでそれ
ぞれデータＤ１、Ｄ２が立ち上がりエッジを使用して出
力されている。
０３に対するＩＯトランザクションでは、バスブリッジ
１０１は、クロックＴ１の立ち上がりを示す時刻Ｔ１−
Ｒで、エージェントＡ１０３に対するアドレスの送出と
ＤＥＲＥＱ信号１０５をアサートする。これに対してエ
ージェントＡ１０３とバスブリッジ１０１との間はＤＥ
ＲＥＱ信号１０５を送出する信号線が接続されていず、
エージェントＡからのＤＥＡＣＫ信号１０６がアサート
されることはなく、時刻Ｔ３−Ｒ、時刻Ｔ４−Ｒでそれ
ぞれデータＤ１、Ｄ２が立ち上がりエッジを使用して出
力されている。
【００２９】次に、バスブリッジ１０１からエージェン
トＢ１０４に対するＩＯトランザクションでは、続く時
刻Ｔ６−Ｒでバスブリッジ１０１からエージェントＢ１
０４に対するＩＯトランザクションが発行され、時刻Ｔ
６−ＲでエージェントＢ１０４に対するアドレスとＤＥ
ＲＥＱ信号をエージェントＢ１０４に対してアサートし
ている。
トＢ１０４に対するＩＯトランザクションでは、続く時
刻Ｔ６−Ｒでバスブリッジ１０１からエージェントＢ１
０４に対するＩＯトランザクションが発行され、時刻Ｔ
６−ＲでエージェントＢ１０４に対するアドレスとＤＥ
ＲＥＱ信号をエージェントＢ１０４に対してアサートし
ている。
【００３０】エッジ転送切り替え制御部１０７を備えた
エージェントＢ１０４は、時刻Ｔ６−ＦでＤＥＡＣＫ信
号をアサートし、両エッジ転送が可能であることをバス
ブリッジ１０１に通知する。バスブリッジ１０１とエー
ジェントＢ１０４の間ではデータＤ１、Ｄ２は、時刻Ｔ
８−Ｒ、時刻Ｔ８−Ｆで出力されている。バスブリッジ
１０１とエージェントＢ１０４のデータ転送時間は、エ
ージェントＡ１０３の半分の時間で済むことが判る。
尚、バスブリッジ１０１は、バスマスタでバスの調停者
の為、調停用の信号は、図２には無い。
エージェントＢ１０４は、時刻Ｔ６−ＦでＤＥＡＣＫ信
号をアサートし、両エッジ転送が可能であることをバス
ブリッジ１０１に通知する。バスブリッジ１０１とエー
ジェントＢ１０４の間ではデータＤ１、Ｄ２は、時刻Ｔ
８−Ｒ、時刻Ｔ８−Ｆで出力されている。バスブリッジ
１０１とエージェントＢ１０４のデータ転送時間は、エ
ージェントＡ１０３の半分の時間で済むことが判る。
尚、バスブリッジ１０１は、バスマスタでバスの調停者
の為、調停用の信号は、図２には無い。
【００３１】逆に、エージェントＡ１０３及びエージェ
ントＢ１０４からバスブリッジ１０１へのＩＯトランザ
クションの転送動作については、図３のタイミング図に
従って実行される。尚、図２と同様に図３においても、
クロックの状態で、Ｒは立ち上がり、Ｆは立ち下がりの
タイミングをそれぞれ示す。
ントＢ１０４からバスブリッジ１０１へのＩＯトランザ
クションの転送動作については、図３のタイミング図に
従って実行される。尚、図２と同様に図３においても、
クロックの状態で、Ｒは立ち上がり、Ｆは立ち下がりの
タイミングをそれぞれ示す。
【００３２】即ち、エージェントＡ１０３は、バスの使
用権の獲得要求信号ＢＲＥＱＡを時刻Ｔ１−Ｒでバス調
停機能を持つバスブリッジ１０１に対してアサートし、
それに対するバス使用許可信号ＢＡＣＫＡはバスブリッ
ジ１０１により時刻Ｔ２−Ｒでアサートされる。これに
より、バスマスタとなったエージェントＡ１０３は、Ｄ
ＥＲＥＱ信号１０５をアサートすることなく、時刻Ｔ３
−Ｒでアドレスを出力し、データＤ１、Ｄ２の転送は、
時刻Ｔ５−Ｒ、時刻Ｔ６−Ｒを使って行われている。
用権の獲得要求信号ＢＲＥＱＡを時刻Ｔ１−Ｒでバス調
停機能を持つバスブリッジ１０１に対してアサートし、
それに対するバス使用許可信号ＢＡＣＫＡはバスブリッ
ジ１０１により時刻Ｔ２−Ｒでアサートされる。これに
より、バスマスタとなったエージェントＡ１０３は、Ｄ
ＥＲＥＱ信号１０５をアサートすることなく、時刻Ｔ３
−Ｒでアドレスを出力し、データＤ１、Ｄ２の転送は、
時刻Ｔ５−Ｒ、時刻Ｔ６−Ｒを使って行われている。
【００３３】次に、エージェントＢ１０４がバス獲得要
求信号ＢＲＥＱＢを時刻Ｔ７−Ｒでアサートしそれに対
するバス使用許可信号ＢＡＣＫＢがバスブリッジ１０１
により時刻Ｔ８−Ｒでアサートされたとする。エッジ転
送切り替え制御部１０７を備えたエージェントＢ１０４
は、時刻Ｔ８−ＦでＤＥＲＥＱ信号１０５をバスブリッ
ジ１０１に対してアサートし両エッジ転送要求をバスブ
リッジ１０１に対して行う。エージェントＢ１０４は、
時刻Ｔ９−Ｒではアドレスを出力する。ＤＥＲＥＱ信号
１０５に対する許可信号ＤＥＡＣＫ１０６が時刻Ｔ９−
Ｒでエッジ転送切り替え制御部１０７を備えたバスブリ
ッジ１０１によりアサートされるとデータＤ１、Ｄ２の
転送は時刻Ｔ１０−Ｆ、時刻Ｔ１１−Ｒを使って行わ
れ、バスブリッジ１０１とエージェントＢ１０４間での
ＤＭＡ転送におけるデータ転送時間は、バスブリッジ１
０１とエージェントＡ１０３間でのＩＯトランザクショ
ン転送におけるデータ転送時間の半分で済むことが判
る。
求信号ＢＲＥＱＢを時刻Ｔ７−Ｒでアサートしそれに対
するバス使用許可信号ＢＡＣＫＢがバスブリッジ１０１
により時刻Ｔ８−Ｒでアサートされたとする。エッジ転
送切り替え制御部１０７を備えたエージェントＢ１０４
は、時刻Ｔ８−ＦでＤＥＲＥＱ信号１０５をバスブリッ
ジ１０１に対してアサートし両エッジ転送要求をバスブ
リッジ１０１に対して行う。エージェントＢ１０４は、
時刻Ｔ９−Ｒではアドレスを出力する。ＤＥＲＥＱ信号
１０５に対する許可信号ＤＥＡＣＫ１０６が時刻Ｔ９−
Ｒでエッジ転送切り替え制御部１０７を備えたバスブリ
ッジ１０１によりアサートされるとデータＤ１、Ｄ２の
転送は時刻Ｔ１０−Ｆ、時刻Ｔ１１−Ｒを使って行わ
れ、バスブリッジ１０１とエージェントＢ１０４間での
ＤＭＡ転送におけるデータ転送時間は、バスブリッジ１
０１とエージェントＡ１０３間でのＩＯトランザクショ
ン転送におけるデータ転送時間の半分で済むことが判
る。
【００３４】なお、上記実施例では、両エッジによる転
送制御信号として、２本の制御信号すなわちＤＥＲＥＱ
信号１０５、ＤＥＡＣＫ信号１０６を設けた説明をして
きたが、エッジ転送切り替え制御部１０７を備えるエー
ジェント間において両エッジによる転送制御信号をＤＥ
ＴＥＮ（Ｄｏｕｂｌｅ Ｅｄｇｅ Ｔｒａｎｓａｃｔｉ
ｏｎ ＥＮａｂｌｅ）信号１本で実現することも可能で
ある。例えばこの信号は双方向信号で、信号の有効時
は、ロウ（Ｌｏｗ）のオープンコレクタ信号とする。バ
スブリッジ１０１はアドレス出力タイミングでＤＥＴＥ
Ｎ信号をロウにするが、エージェントＡにはＤＥＴＥＮ
信号は伝わらない。エージェントＡがデータを出力する
場合にもＤＥＴＥＮ信号はロウになることはないので、
この転送は両エッジで転送されることは無い。バスブリ
ッジ１０１からエージェントＢ（もしくはエージェント
Ｂからバスブリッジ１０１）への転送ではこの信号を双
方が利用して両エッジ転送が可能となる。
送制御信号として、２本の制御信号すなわちＤＥＲＥＱ
信号１０５、ＤＥＡＣＫ信号１０６を設けた説明をして
きたが、エッジ転送切り替え制御部１０７を備えるエー
ジェント間において両エッジによる転送制御信号をＤＥ
ＴＥＮ（Ｄｏｕｂｌｅ Ｅｄｇｅ Ｔｒａｎｓａｃｔｉ
ｏｎ ＥＮａｂｌｅ）信号１本で実現することも可能で
ある。例えばこの信号は双方向信号で、信号の有効時
は、ロウ（Ｌｏｗ）のオープンコレクタ信号とする。バ
スブリッジ１０１はアドレス出力タイミングでＤＥＴＥ
Ｎ信号をロウにするが、エージェントＡにはＤＥＴＥＮ
信号は伝わらない。エージェントＡがデータを出力する
場合にもＤＥＴＥＮ信号はロウになることはないので、
この転送は両エッジで転送されることは無い。バスブリ
ッジ１０１からエージェントＢ（もしくはエージェント
Ｂからバスブリッジ１０１）への転送ではこの信号を双
方が利用して両エッジ転送が可能となる。
【００３５】以上のように、本発明の目的は、クロック
の片エッジを使用した転送と両エッジを使用した転送と
を同一バス上で使い分けることにあり、制御信号の種類
や本数で特化されるものではない。
の片エッジを使用した転送と両エッジを使用した転送と
を同一バス上で使い分けることにあり、制御信号の種類
や本数で特化されるものではない。
【００３６】
【発明の効果】このように、本発明により専用制御信号
を追加することにより転送速度の異なるデバイスの同一
バス上での混在が可能となる。従って、従来、例えば３
３ＭＨｚで動作するバスに６６ＭＨｚ動作可能なデバイ
スが接続されるような場合においては６６ＭＨｚ動作可
能なデバイスを３３ＭＨｚの低速デバイスに動作を合わ
せるしかなく、また６６ＭＨｚで動作するバスに３３Ｍ
Ｈｚで動作するデバイスを接続することは不可能であっ
たが、本発明により３３ＭＨｚクロックのエッジをデバ
イス間で使い分けることにより、これまで排他的な接続
しか出来なかった接続構成の構築が可能となる。また、
ＰＣＩ拡張スロットに代表されるような拡張ＩＯスロッ
トに本発明を適用することでコンピュータ装置の利用者
は、より自由なシステムを構成することができる。
を追加することにより転送速度の異なるデバイスの同一
バス上での混在が可能となる。従って、従来、例えば３
３ＭＨｚで動作するバスに６６ＭＨｚ動作可能なデバイ
スが接続されるような場合においては６６ＭＨｚ動作可
能なデバイスを３３ＭＨｚの低速デバイスに動作を合わ
せるしかなく、また６６ＭＨｚで動作するバスに３３Ｍ
Ｈｚで動作するデバイスを接続することは不可能であっ
たが、本発明により３３ＭＨｚクロックのエッジをデバ
イス間で使い分けることにより、これまで排他的な接続
しか出来なかった接続構成の構築が可能となる。また、
ＰＣＩ拡張スロットに代表されるような拡張ＩＯスロッ
トに本発明を適用することでコンピュータ装置の利用者
は、より自由なシステムを構成することができる。
【図１】本発明の第１の実施例の構成を説明するブロッ
ク図である。
ク図である。
【図２】本発明の第１の実施例の詳細な構成を説明する
ブロック図である。
ブロック図である。
【図３】本発明の第１の実施例の詳細な構成を説明する
ブロック図である。
ブロック図である。
１０１ バスブリッジ １０２ 同期バス １０３ エージェントＡ １０４ エージェントＢ １０５ ＤＥＲＥＱ信号 １０６ ＤＥＡＣＫ信号 １０７ エッジ転送切り替え制御部 １０８ 上位バス
Claims (8)
- 【請求項１】 クロックによる同期バス転送方式におい
て、クロックの立ち上がりエッジを使用する転送モード
と、立ち上がりエッジと立ち下がりエッジの両エッジを
使用する転送モードとを切り換えるエッジ転送切り替え
制御部をバスエージェントに備えることを特徴とするバ
ス転送方式。 - 【請求項２】 前記エッジ転送切り替え制御部を有する
バスマスタの通信開始時において、該バスマスタは通信
相手のエージェントに対し両エッジを使用する転送モー
ドを要求するＤＥＲＥＱ信号を送出し、該信号に対する
許諾応答をＤＥＡＣＫ信号として受信すると前記転送切
り替え制御部を両エッジを使用する転送モードとし、前
記エージェントから前記ＤＥＡＣＫ信号による応答が無
い場合は立ち上がりエッジによる転送モードとすること
を特徴とする請求項１記載のバス転送方式。 - 【請求項３】 前記通信相手のエージェントは、前記Ｄ
ＥＡＣＫ信号を前記バスマスタに応答する時、前記エー
ジェントの有するエッジ切り替え制御部を両エッジを使
用する転送モードに切り換えることを特徴とする請求項
１記載のバス転送方式。 - 【請求項４】 前記エッジ転送切り替え制御部を有する
エージェント間を前記ＤＥＲＥＱ信号を送出する信号線
と前記ＤＥＡＣＫ信号を送出する信号線との２本の信号
線により接続することを特徴とする請求項１記載のバス
転送方式。 - 【請求項５】 前記エッジ転送切り替え制御部を有する
バスマスタ及びエージェント間においては、立ち上がり
エッジと立ち下がりエッジの両エッジを使用する転送モ
ードで転送を行うことを特徴とする請求項１記載のバス
転送方式。 - 【請求項６】 前記バスマスタ間において、立ち上がり
エッジと立ち下がりエッジの両エッジを使用する転送モ
ードによる転送が終了するとエッジ転送切り替え制御部
を立ち上がりエッジによる転送モードとすることを特徴
とする請求項１記載のバス転送方式。 - 【請求項７】 前記エッジ転送切り替え制御部を有する
バスマスタと、前記エッジ転送切り替え制御部を有しな
いバスマスタとが同一バス上に混在することを特徴とす
る請求項１記載のバス転送方式。 - 【請求項８】 前記ＤＥＲＥＱ信号を送出する信号線と
前記ＤＥＡＣＫ信号を送出する信号線とに代替して信号
の有効時をロウとする１本のオープンコレクタ信号線で
前記エッジ転送切り替え制御部を有するエージェント間
を接続して転送モードの切り替えを制御することを特徴
とする請求項１記載のバス転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190078A JP2002007321A (ja) | 2000-06-23 | 2000-06-23 | バス転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190078A JP2002007321A (ja) | 2000-06-23 | 2000-06-23 | バス転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007321A true JP2002007321A (ja) | 2002-01-11 |
Family
ID=18689606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190078A Pending JP2002007321A (ja) | 2000-06-23 | 2000-06-23 | バス転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007321A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007011788A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | メモリカード及びそのホスト機器 |
| JP2010267259A (ja) * | 2009-04-16 | 2010-11-25 | Panasonic Corp | メモリデバイスおよびメモリデバイス制御装置 |
| US8064305B2 (en) | 2002-10-10 | 2011-11-22 | Samsung Electronics Co., Ltd. | Method of and apparatus for managing disc defects in disc, and disc on which defects are managed |
-
2000
- 2000-06-23 JP JP2000190078A patent/JP2002007321A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8064305B2 (en) | 2002-10-10 | 2011-11-22 | Samsung Electronics Co., Ltd. | Method of and apparatus for managing disc defects in disc, and disc on which defects are managed |
| US8081547B2 (en) | 2002-10-10 | 2011-12-20 | Samsung Electronics Co., Ltd. | Method of and apparatus for managing disc defects in disc, and disc on which defects are managed |
| JP2007011788A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | メモリカード及びそのホスト機器 |
| US8924678B2 (en) | 2005-06-30 | 2014-12-30 | Kabushiki Kaisha Toshiba | Memory card and host device thereof |
| US9465545B2 (en) | 2005-06-30 | 2016-10-11 | Kabushiki Kaisha Toshiba | Memory card and host device thereof |
| US9857991B2 (en) | 2005-06-30 | 2018-01-02 | Toshiba Memory Corporation | Memory card and host device thereof |
| US10198191B2 (en) | 2005-06-30 | 2019-02-05 | Toshiba Memory Corporation | Memory card and host device thereof |
| US10732850B2 (en) | 2005-06-30 | 2020-08-04 | Toshiba Memory Corporation | Memory card and host device thereof |
| US11016672B2 (en) | 2005-06-30 | 2021-05-25 | Toshiba Memory Coiporation | Memory card and host device thereof |
| US11550478B2 (en) | 2005-06-30 | 2023-01-10 | Kioxia Corporation | Method for transferring data on a memory card in synchonism with a rise edge and a fall edge of a clock signal |
| US11922022B2 (en) | 2005-06-30 | 2024-03-05 | Kioxia Corporation | Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal |
| JP2010267259A (ja) * | 2009-04-16 | 2010-11-25 | Panasonic Corp | メモリデバイスおよびメモリデバイス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3254203B1 (en) | Receive clock calibration for a serial bus | |
| EP3095038B1 (en) | Camera control interface extension with in-band interrupt | |
| US9684624B2 (en) | Receive clock calibration for a serial bus | |
| EP1027657B1 (en) | A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation | |
| US5835752A (en) | PCI interface synchronization | |
| JP3084218B2 (ja) | 通信方法及び同期通信システム | |
| KR20050080828A (ko) | 개방형 코어 프로토콜을 기반으로 하는 버스 시스템 | |
| US20080084862A1 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
| JP4565459B2 (ja) | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 | |
| CN101498952B (zh) | 一种同步时钟的装置和方法 | |
| JP2002007321A (ja) | バス転送方式 | |
| JP2002024166A (ja) | 画像処理システム並びにそれを用いた半導体装置およびディジタルスチルカメラ装置 | |
| JP2000020462A (ja) | コンピュータシステムに適用するバスシステム | |
| KR100630693B1 (ko) | 소비 전력을 절감시키는 버스 중재 시스템 및 방법 | |
| JP3550155B2 (ja) | 選択可能な中央処理ユニット付きワークステーションのアーキテクチャー | |
| JP4124579B2 (ja) | バス制御システム | |
| KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
| JP2979778B2 (ja) | 信号線共有化方式 | |
| JP2004265265A (ja) | データ転送制御装置 | |
| JPH09185582A (ja) | ローカルバスのクロック制御方式およびクロック制御方法 | |
| JP2010128793A (ja) | バスクロック制御装置とその制御方法とメモリカードコントローラ | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| KR20020069012A (ko) | 통신 버스에서의 차동 스트로빙 방법 및 장치 | |
| JPH11122274A (ja) | データ通信装置 | |
| JPS63237157A (ja) | デ−タ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |