JP2002006475A - Method for designing mask pattern and mask formed by the method - Google Patents
Method for designing mask pattern and mask formed by the methodInfo
- Publication number
- JP2002006475A JP2002006475A JP2000187867A JP2000187867A JP2002006475A JP 2002006475 A JP2002006475 A JP 2002006475A JP 2000187867 A JP2000187867 A JP 2000187867A JP 2000187867 A JP2000187867 A JP 2000187867A JP 2002006475 A JP2002006475 A JP 2002006475A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- original design
- simulation
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置におけ
るリソグラフィ工程で用いられるマスクパターン設計方
法及びその方法により形成されるマスクに関する。The present invention relates to a method of designing a mask pattern used in a lithography process in a semiconductor device and a mask formed by the method.
【０００２】[0002]
【従来の技術】近年、半導体デバイスの微細化に伴い、
露光で解像する寸法が小さくなると、実際のマスクパタ
ーン通りに像を転写することができなくなり、仕上がり
のデザインが設計デザインと異なるという問題が生じて
いた。2. Description of the Related Art In recent years, with the miniaturization of semiconductor devices,
When the dimension resolved by exposure becomes small, it becomes impossible to transfer an image according to an actual mask pattern, and there has been a problem that a finished design is different from a design design.
【０００３】この問題は、例えば、パターンニングする
配線の周囲の環境が異なる場合、すなわち、隣り合う配
線までの距離が異なる場合、この距離の異なりにより、
ウエハ上に仕上がった配線幅が設計と異なってくるとい
う問題があった。[0003] This problem arises, for example, when the environment around the wiring to be patterned is different, that is, when the distance between adjacent wirings is different, this difference in distance causes
There is a problem that the finished wiring width on the wafer differs from the design.
【０００４】これを回避するために、従来は、例えば線
幅と隣り合う配線間の距離とに応じて補正量を定め、設
計パターン上の補正を行うパターンと隣接するパターン
までの距離に応じて補正量を変化させる補正技術（ＯＰ
Ｃ＝Optical Proximity Correction）を用いて、設計パ
ターンを補正し、マスクパターンを作成してきた。In order to avoid this, conventionally, a correction amount is determined in accordance with, for example, a line width and a distance between adjacent wirings, and a correction amount on a design pattern is determined in accordance with a distance between the pattern to be corrected and an adjacent pattern. A correction technique for changing the correction amount (OP
Using C = Optical Proximity Correction), a mask pattern has been created by correcting a design pattern.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記方
法を用いた場合、例えば、配線が交差する領域、配線が
短く１次元的な補正では完全に補正ができないような設
計パターンの領域などでは、十分な補正精度が得られて
いなかった。However, when the above method is used, for example, in a region where wirings cross each other, or in a region of a design pattern where wiring is short and cannot be completely corrected by one-dimensional correction, it is not sufficient. Correction accuracy has not been obtained.
【０００６】そこで、十分な補正精度が得るために、設
計段階でリソグラフィシミュレーションなどを用いて、
設計パターンに補正図形を追加する方法も考えられる。
しかし、設計後に行われるＯＰＣにおいて、設計段階で
補正されたパターンも再度補正の対象となるため、過補
正になるという問題があった。Therefore, in order to obtain sufficient correction accuracy, lithography simulation or the like is used at the design stage,
A method of adding a correction figure to the design pattern is also conceivable.
However, in the OPC performed after the design, the pattern corrected in the design stage is also subject to correction again, so that there is a problem that the pattern is overcorrected.
【０００７】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、厳密なパター
ン補正が可能なマスクパターン設計方法及びその方法に
より形成されるマスクを提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a mask pattern designing method capable of strict pattern correction and a mask formed by the method. is there.
【０００８】[0008]
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。The present invention uses the following means to achieve the above object.
【０００９】本発明の第１のマスクパターン設計方法
は、目標パターンを形成するための第１のオリジナル設
計パターンを用意する工程と、前記第１のオリジナル設
計パターンに対してシミュレーションによる計算を行
い、シミュレーションパターンを作成する工程と、前記
目標パターンと前記シミュレーションパターンとを比較
し、差異Ｘが規定値以下となるまで前記第１のオリジナ
ル設計パターンの変更を行い、前記差異Ｘが規定値以下
となる第２のオリジナル設計パターンを作成する工程
と、前記第２のオリジナル設計パターンと前記目標パタ
ーンとの差異Ｙを抽出する工程と、前記差異Ｙを考慮し
て、前記第２のオリジナル設計パターンに対してプラス
補正レイヤー及びマイナス補正レイヤーを作成する工程
と、ＯＰＣツールを用いて、前記第２のオリジナル設計
パターンに対してＯＰＣ補正を行い、ＯＰＣ補正パター
ンを作成する工程と、前記ＯＰＣ補正パターンに前記プ
ラス補正レイヤー及び前記マイナス補正レイヤーを合成
することにより、マスクパターンを作成する工程とを含
んでいる。According to a first mask pattern designing method of the present invention, there is provided a step of preparing a first original design pattern for forming a target pattern, and performing calculation by simulation on the first original design pattern. A step of creating a simulation pattern, comparing the target pattern and the simulation pattern, and changing the first original design pattern until the difference X is equal to or less than a specified value, and the difference X is equal to or less than a specified value. A step of creating a second original design pattern; a step of extracting a difference Y between the second original design pattern and the target pattern; To create a plus correction layer and a minus correction layer by using the OPC tool Performing an OPC correction on the second original design pattern to generate an OPC correction pattern, and generating a mask pattern by combining the positive correction layer and the negative correction layer with the OPC correction pattern. Process.
【００１０】本発明の第２のマスクパターン設計方法
は、目標パターンを形成するための第１のオリジナル設
計パターンを用意する工程と、前記第１のオリジナル設
計パターンに対してＯＰＣ補正を行い、第１のＯＰＣ補
正パターンを作成する工程と、前記、第１のＯＰＣ補正
パターンに対してシミュレーションによる計算を行い、
シミュレーションパターンを作成する工程と、前記目標
パターンと前記シミュレーションパターンとを比較し、
差異Ｘが規定値以下となるまで前記第１のオリジナル設
計パターンの変更を行い、前記差異Ｘが規定値以下とな
る第２のオリジナル設計パターンを作成する工程と、前
記第２のオリジナル設計パターンと前記目標パターンと
の差異Ｙを抽出する工程と、前記差異Ｙを考慮して、前
記第２のオリジナル設計パターンに対してプラス補正レ
イヤー及びマイナス補正レイヤーを作成する工程と、前
記第２のオリジナル設計パターンに対してＯＰＣ補正を
行い、第２のＯＰＣ補正パターンを作成する工程と、前
記第２のＯＰＣ補正パターンに前記プラス補正レイヤー
及び前記マイナス補正レイヤーを合成することにより、
マスクパターンを作成する工程とを含んでいる。According to a second mask pattern designing method of the present invention, a step of preparing a first original design pattern for forming a target pattern, and performing an OPC correction on the first original design pattern, A step of creating one OPC correction pattern, and performing calculation by simulation on the first OPC correction pattern;
Step of creating a simulation pattern, comparing the target pattern and the simulation pattern,
Changing the first original design pattern until the difference X is equal to or less than a specified value, and creating a second original design pattern in which the difference X is equal to or less than a specified value; Extracting a difference Y from the target pattern; creating a plus correction layer and a minus correction layer for the second original design pattern in consideration of the difference Y; Performing a OPC correction on the pattern to create a second OPC correction pattern, and combining the plus correction layer and the minus correction layer with the second OPC correction pattern,
Creating a mask pattern.
【００１１】上記本発明の第１、第２のマスクパターン
設計方法による前記シミュレーションパターンを作成す
る工程において、前記シミュレーションに、実際のマス
ク作成時に使用することが想定される照明条件及びプロ
セス条件のパラメータを入力することが望ましい。In the step of creating the simulation pattern according to the first and second mask pattern designing methods of the present invention, parameters of illumination conditions and process conditions assumed to be used at the time of actual mask creation in the simulation. It is desirable to enter
【００１２】本発明の第１のマスクは、目標パターンを
形成するための第１のオリジナル設計パターンを用意す
る工程と、前記第１のオリジナル設計パターンに対して
シミュレーションによる計算を行い、シミュレーション
パターンを作成する工程と、前記目標パターンと前記シ
ミュレーションパターンとを比較し、差異Ｘが規定値以
下となるまで前記第１のオリジナル設計パターンの変更
を行い、前記差異Ｘが規定値以下となる第２のオリジナ
ル設計パターンを作成する工程と、前記第２のオリジナ
ル設計パターンと前記目標パターンとの差異Ｙを抽出す
る工程と、前記差異Ｙを考慮して、前記第２のオリジナ
ル設計パターンに対してプラス補正レイヤー及びマイナ
ス補正レイヤーを作成する工程と、ＯＰＣツールを用い
て、前記第２のオリジナル設計パターンに対してＯＰＣ
補正を行い、ＯＰＣ補正パターンを作成する工程と、前
記ＯＰＣ補正パターンに前記プラス補正レイヤー及び前
記マイナス補正レイヤーを合成することにより、マスク
パターンを作成する工程により形成されている。According to the first mask of the present invention, there is provided a step of preparing a first original design pattern for forming a target pattern, and performing a calculation by a simulation on the first original design pattern to convert the simulation pattern. A step of creating, comparing the target pattern and the simulation pattern, and changing the first original design pattern until the difference X is equal to or less than a specified value, and a second method in which the difference X is equal to or less than a specified value. A step of creating an original design pattern, a step of extracting a difference Y between the second original design pattern and the target pattern, and a plus correction of the second original design pattern in consideration of the difference Y Creating a layer and a minus correction layer, and using the OPC tool to perform the second OPC for the Virginal design pattern
The OPC correction pattern is formed by performing a correction, and the mask pattern is formed by combining the OPC correction pattern with the plus correction layer and the minus correction layer.
【００１３】本発明の第２のマスク、目標パターンを形
成するための第１のオリジナル設計パターンを用意する
工程と、前記第１のオリジナル設計パターンに対してＯ
ＰＣ補正を行い、第１のＯＰＣ補正パターンを作成する
工程と、前記、第１のＯＰＣ補正パターンに対してシミ
ュレーションによる計算を行い、シミュレーションパタ
ーンを作成する工程と、前記目標パターンと前記シミュ
レーションパターンとを比較し、差異Ｘが規定値以下と
なるまで前記第１のオリジナル設計パターンの変更を行
い、前記差異Ｘが規定値以下となる第２のオリジナル設
計パターンを作成する工程と、前記第２のオリジナル設
計パターンと前記目標パターンとの差異Ｙを抽出する工
程と、前記差異Ｙを考慮して、前記第２のオリジナル設
計パターンに対してプラス補正レイヤー及びマイナス補
正レイヤーを作成する工程と、前記第２のオリジナル設
計パターンに対してＯＰＣ補正を行い、第２のＯＰＣ補
正パターンを作成する工程と、前記第２のＯＰＣ補正パ
ターンに前記プラス補正レイヤー及び前記マイナス補正
レイヤーを合成することにより、マスクパターンを作成
する工程により形成されている。A step of preparing a second original design pattern for forming a second mask and a target pattern of the present invention;
Performing a PC correction to create a first OPC correction pattern; performing a calculation by simulation on the first OPC correction pattern to create a simulation pattern; Comparing the first original design pattern until the difference X is equal to or less than a specified value, and creating a second original design pattern in which the difference X is equal to or less than a specified value; Extracting a difference Y between an original design pattern and the target pattern; creating a plus correction layer and a minus correction layer for the second original design pattern in consideration of the difference Y; Performs OPC correction on the original design pattern No. 2 and creates a second OPC correction pattern That a step, by synthesizing the positive correction layer and the negative correction layer on the second OPC correction pattern is formed by the steps of creating a mask pattern.
【００１４】上記本発明の第１、第２のマスクによる前
記シミュレーションパターンを作成する工程において、
前記シミュレーションに、実際のマスク作成時に使用す
ることが想定される照明条件及びプロセス条件のパラメ
ータを入力することが望ましい。In the step of forming the simulation pattern using the first and second masks according to the present invention,
In the simulation, it is desirable to input parameters of illumination conditions and process conditions that are assumed to be used when actually producing a mask.
【００１５】[0015]
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１６】本発明の第１、第２の実施例では、市販の
リソグラフィシミュレータと市販のＯＰＣ（Optical Pr
oximity Correction）ツールを用いて所望のパターンを
形成する方法を説明する。尚、本発明を説明するために
本発明のフローを経る前の設計パターンを「オリジナル
設計パターン」といい、ウエハ上で所望する形状のパタ
ーンを「目標パターン」という。In the first and second embodiments of the present invention, a commercially available lithography simulator and a commercially available OPC (Optical Prism) are used.
A method for forming a desired pattern using an oximity correction (tool) will be described. In order to explain the present invention, a design pattern before going through the flow of the present invention is called an “original design pattern”, and a pattern having a desired shape on a wafer is called a “target pattern”.
【００１７】［第１の実施例］第１の実施例は、目標パ
ターンに対する実際のパターンの差異からプラス・マイ
ナス補正量を検討し、このプラス・マイナス補正をＯＰ
Ｃ補正が行われた後に行うことに特徴がある。[First Embodiment] In the first embodiment, the amount of plus / minus correction is examined based on the difference between the actual pattern and the target pattern, and this plus / minus correction is performed by OP.
The characteristic is that the correction is performed after the C correction is performed.
【００１８】図１は、本発明の第１の実施例によるマス
クパターンの設計方法を示す。ここで、ＳＴ１乃至ＳＴ
９はマスクを補正するための検討工程を示し、ＳＴ１０
乃至ＳＴ１２はマスクの補正工程を示している。以下、
図１に示すフローチャートに沿って、第１の実施例に係
るマスクパターンの設計方法について説明する。FIG. 1 shows a method of designing a mask pattern according to a first embodiment of the present invention. Here, ST1 to ST
9 shows a study step for correcting the mask, and ST10
Steps ST12 to ST12 indicate a mask correction step. Less than,
A method of designing a mask pattern according to the first embodiment will be described with reference to the flowchart shown in FIG.
【００１９】まず、図２に示すように、ウエハ上で所望
する形状のパターンを検討し、目標パターン１１を決定
する（ＳＴ１）。次に、目標パターン１１が形成できる
と予想されるオリジナル設計パターンを用意する（ＳＴ
２）。First, as shown in FIG. 2, a pattern having a desired shape on a wafer is examined, and a target pattern 11 is determined (ST1). Next, an original design pattern expected to form the target pattern 11 is prepared (ST).
2).
【００２０】次に、市販のリソグラフィシミュレーショ
ンに、実際のマスク作成時に使用することが想定される
照明条件（例えば、ＮＡ、σ、ε（輪帯遮蔽率）、defo
cusなど）と、必要な場合はプロセス条件（例えば、レ
ジストの光学定数、レジスト特性、エッチング特性な
ど）などのパラメータが入力される（ＳＴ３）。Next, in a commercially available lithography simulation, illumination conditions (eg, NA, σ, ε (ring zone shielding ratio), defo
cus) and, if necessary, parameters such as process conditions (eg, optical constants of the resist, resist characteristics, etching characteristics, etc.) (ST3).
【００２１】次に、前記パラメータを用いて、オリジナ
ル設計パターンに対してリソグラフィシミュレーション
による計算が行われる。その結果、図２に示すように、
ウエハ上で得られるパターン（以下、シミュレーション
パターンと称す）１２が作成される（ＳＴ４）。Next, using the above parameters, a calculation is performed on the original design pattern by lithography simulation. As a result, as shown in FIG.
A pattern (hereinafter, referred to as a simulation pattern) 12 obtained on the wafer is created (ST4).
【００２２】次に、目標パターン１１とシミュレーショ
ンパターン１２とを比較し（ＳＴ５）、差異Ｘが規定値
ａ（例えばａ＝１０ｎｍ）以下であるか否かを判断する
（ＳＴ６）。Next, the target pattern 11 and the simulation pattern 12 are compared (ST5), and it is determined whether or not the difference X is equal to or smaller than a specified value a (for example, a = 10 nm) (ST6).
【００２３】ここで、差異Ｘが規定値ａ以上である場
合、オリジナル設計パターンの変更が行われ（ＳＴ
７）、新たなオリジナル設計パターンが形成される。こ
こで、変更後のオリジナル設計パターンとしては、例え
ば、ショートニングを考慮して変更前のオリジナル設計
パターンよりも大面積を有するパターンの形状が用意さ
れる。If the difference X is equal to or larger than the specified value a, the original design pattern is changed (ST).
7), a new original design pattern is formed. Here, as the original design pattern after the change, for example, a pattern shape having a larger area than the original design pattern before the change is prepared in consideration of shortening.
【００２４】その後、再度、前記パラメータを用いて、
変更後のオリジナル設計パターンに対してリソグラフィ
シミュレーションによる計算が行われる。その結果、シ
ミュレーションパターンが得られ（ＳＴ４）、このシミ
ュレーションパターンと目標パターンとの差異Ｘが比較
される（ＳＴ５）。Then, using the above parameters again,
Calculation by lithography simulation is performed on the original design pattern after the change. As a result, a simulation pattern is obtained (ST4), and the difference X between the simulation pattern and the target pattern is compared (ST5).
【００２５】このように、ＳＴ４乃至ＳＴ７の処理が繰
り返され、シミュレーションパターンと目標パターンと
の差異Ｘが規定値ａ以下となるまでオリジナル設計パタ
ーンの変更が行われる。As described above, the processing of ST4 to ST7 is repeated, and the original design pattern is changed until the difference X between the simulation pattern and the target pattern becomes equal to or smaller than the specified value a.
【００２６】次に、シミュレーションパターンと目標パ
ターンとの差異Ｘが規定値ａ以下となった後、この際用
いられた変更後のオリジナル設計パターンと目標パター
ンとの差異Ｙが抽出される（ＳＴ８）。Next, after the difference X between the simulation pattern and the target pattern becomes equal to or smaller than the specified value a, the difference Y between the changed original design pattern used at this time and the target pattern is extracted (ST8). .
【００２７】ここで、図２に示すように、領域Ａにおい
ては、目標パターン１１よりもシミュレーションパター
ン１２が細くなっている。また、領域Ｂにおいては、目
標パターン１１よりもシミュレーションパターン１２が
太くなっている。Here, as shown in FIG. 2, in the area A, the simulation pattern 12 is thinner than the target pattern 11. In the region B, the simulation pattern 12 is thicker than the target pattern 11.
【００２８】したがって、図３に示すように、例えば領
域Ａに対しては、オリジナル設計パターン１３に加える
レイヤー（プラス補正レイヤー）１４が作成され、例え
ば領域Ｂに対しては、オリジナル設計パターンから削る
レイヤー（マイナス補正レイヤー）１５が作成される
（ＳＴ９）。Accordingly, as shown in FIG. 3, for example, a layer (plus correction layer) 14 to be added to the original design pattern 13 is created for the region A, and for example, the region B is cut from the original design pattern. A layer (minus correction layer) 15 is created (ST9).
【００２９】次に、市販のＯＰＣツールなどを用いて、
変更後のオリジナル設計パターンに対してＯＰＣ補正を
実施し、図４に示すように、ＯＰＣ補正パターン１６を
作成する（ＳＴ１０）。Next, using a commercially available OPC tool or the like,
OPC correction is performed on the changed original design pattern, and an OPC correction pattern 16 is created as shown in FIG. 4 (ST10).
【００３０】次に、図５に示すように、ＯＰＣ補正パタ
ーン１６にプラス補正レイヤー１４を加え、ＯＰＣ補正
パターン１６からマイナス補正レイヤー１５を削除する
（ＳＴ１１）。その結果、図６に示すように、ウエハ上
で所望するパターンを得ることのできるマスクパターン
１７が作成される（ＳＴ１２）。Next, as shown in FIG. 5, the plus correction layer 14 is added to the OPC correction pattern 16, and the minus correction layer 15 is deleted from the OPC correction pattern 16 (ST11). As a result, as shown in FIG. 6, a mask pattern 17 capable of obtaining a desired pattern on the wafer is created (ST12).
【００３１】上記第１の実施例によれば、補正の必要な
領域を検討した後、この領域のみにプラス・マイナス補
正が行われるため、厳密なマスクパターンの形成が可能
となる。According to the first embodiment, since a region requiring correction is examined and then plus / minus correction is performed only on this region, a precise mask pattern can be formed.
【００３２】また、ＯＰＣ補正とプラス・マイナス補正
とを組み合わせた処理を行うことにより、従来技術より
もさらに厳密なマスクパターンの形成が可能となる。し
たがって、従来よりも厳密な補正パターンができるまで
の最終的な処理時間を短縮することができる。Further, by performing a process in which the OPC correction and the plus / minus correction are combined, it is possible to form a mask pattern more strictly than in the prior art. Therefore, it is possible to reduce the final processing time until a stricter correction pattern is formed than before.
【００３３】さらに、リソグラフィシミュレーション
に、実際のマスク作成時に使用することが想定される照
明条件やプロセス条件などのパラメータを入力し、シミ
ュレーションパターンを形成することにより、実際のマ
スクパターンの形成に必要な補正パターンを厳密に検討
することができる。Further, by inputting parameters such as illumination conditions and process conditions that are assumed to be used at the time of actual mask production into the lithography simulation, and forming a simulation pattern, it is necessary to form an actual mask pattern. The correction pattern can be strictly considered.
【００３４】［第２の実施例］第２の実施例は、第１の
実施例と同様に、目標パターンに対する実際のパターン
の差異からプラス・マイナス補正量を検討し、このプラ
ス・マイナス補正をＯＰＣ補正が行われた後に行い、さ
らに、プラス・マイナス補正量の検討においてＯＰＣ補
正による結果を用いていることに特徴がある。[Second Embodiment] In the second embodiment, as in the first embodiment, the amount of plus / minus correction is examined from the difference between the actual pattern and the target pattern, and this plus / minus correction is performed. It is characterized in that it is performed after the OPC correction is performed, and that the result of the OPC correction is used in the study of the plus / minus correction amount.
【００３５】第２の実施例において、上記第１の実施例
と同様の工程については説明を簡略化し、異なる工程の
み詳細に説明する。In the second embodiment, the description of the same steps as in the first embodiment will be simplified, and only the different steps will be described in detail.
【００３６】図７は、本発明の第２の実施例によるマス
クパターンの設計方法を示す。ここで、ＳＴ１乃至ＳＴ
９はマスクを補正するための検討処理を示し、ＳＴ１０
乃至ＳＴ１２はマスクの補正処理を示している。以下、
図７に示すフローチャートに沿って、第２の実施例に係
るマスクパターンの設計方法について説明する。FIG. 7 shows a method of designing a mask pattern according to a second embodiment of the present invention. Here, ST1 to ST
9 shows a study process for correcting the mask, and ST10
Steps ST12 to ST12 indicate mask correction processing. Less than,
A method of designing a mask pattern according to the second embodiment will be described with reference to the flowchart shown in FIG.
【００３７】まず、第１の実施例と同様に、図２に示す
ように、ウエハ上で所望する形状のパターンを検討し、
目標パターン１１を決定する（ＳＴ１）。次に、目標パ
ターン１１が形成できると予想されるオリジナル設計パ
ターンを用意する（ＳＴ２）。その後、オリジナル設計
パターンに対してＯＰＣを実施し、ＯＰＣ補正パターン
が作成される（ＳＴ２’）。First, similarly to the first embodiment, as shown in FIG. 2, a pattern having a desired shape is examined on a wafer.
The target pattern 11 is determined (ST1). Next, an original design pattern that is expected to form the target pattern 11 is prepared (ST2). After that, OPC is performed on the original design pattern, and an OPC correction pattern is created (ST2 ').
【００３８】次に、市販のリソグラフィシミュレーショ
ンに、実際にマスク作成時に使用することが想定される
照明条件（例えば、ＮＡ、σ、ε（輪帯遮蔽率）、defo
cusなど）と、必要な場合は、プロセス条件（例えば、
レジストの光学定数、レジスト特性、エッチング特性な
ど）などのパラメータが入力される（ＳＴ３）。Next, in a commercially available lithography simulation, illumination conditions (for example, NA, σ, ε (ring zone shielding ratio),
cus) and, if necessary, process conditions (for example,
Parameters such as optical constants of the resist, resist characteristics, etching characteristics, etc.) are input (ST3).
【００３９】次に、前記パラメータを用いて、ＯＰＣ補
正パターンに対してリソグラフィシミュレーションによ
る計算が行われる。その結果、ウエハ上で得られるパタ
ーン（以下、シミュレーションパターンと称す）１２が
得られる（ＳＴ４）。Next, the lithography simulation is performed on the OPC correction pattern using the above parameters. As a result, a pattern (hereinafter, referred to as a simulation pattern) 12 obtained on the wafer is obtained (ST4).
【００４０】次に、目標パターン１１とシミュレーショ
ンパターン１２とを比較し（ＳＴ５）、差異Ｘが規定値
ａ（例えばａ＝１０ｎｍ）以下であるか否かを判断する
（ＳＴ６）。Next, the target pattern 11 is compared with the simulation pattern 12 (ST5), and it is determined whether or not the difference X is equal to or smaller than a specified value a (for example, a = 10 nm) (ST6).
【００４１】ここで、差異Ｘが規定値ａ以上である場
合、オリジナル設計パターンの変更が行われ（ＳＴ
７）、新たなオリジナル設計パターンが形成される。If the difference X is equal to or larger than the specified value a, the original design pattern is changed (ST).
7), a new original design pattern is formed.
【００４２】その後、再度、前記パラメータを用いて、
変更後のオリジナル設計パターンに対してリソグラフィ
シミュレーションによる計算が行われる。その結果、シ
ミュレーションパターンが得られ（ＳＴ４）、このシミ
ュレーションパターンと目標パターンとの差異Ｘが比較
される（ＳＴ５）。Thereafter, using the above parameters again,
Calculation by lithography simulation is performed on the original design pattern after the change. As a result, a simulation pattern is obtained (ST4), and the difference X between the simulation pattern and the target pattern is compared (ST5).
【００４３】このように、シミュレーションパターンと
目標パターンとの差異Ｘが規定値ａ以下となるまでオリ
ジナル設計パターンの変更が行われ、ＳＴ４乃至ＳＴ７
の処理が繰り返される。As described above, the change of the original design pattern is performed until the difference X between the simulation pattern and the target pattern becomes equal to or smaller than the specified value a.
Is repeated.
【００４４】次に、シミュレーションパターンと目標パ
ターンとの差異Ｘが規定値ａ以下となった後、この際用
いられた変更後のオリジナル設計パターンと目標パター
ンとの差異Ｙが抽出される（ＳＴ８）。Next, after the difference X between the simulation pattern and the target pattern becomes equal to or smaller than the specified value a, the difference Y between the changed original design pattern used at this time and the target pattern is extracted (ST8). .
【００４５】次に、オリジナル設計パターンに加えるレ
イヤー（プラス補正レイヤー）１３、オリジナル設計パ
ターンから削るレイヤー（マイナス補正レイヤー）１４
が作成される（ＳＴ９）。Next, a layer (plus correction layer) 13 to be added to the original design pattern, and a layer (minus correction layer) 14 to be removed from the original design pattern 14
Is created (ST9).
【００４６】次に、市販のＯＰＣツールなどを用いて、
変更後のオリジナル設計パターンに対してＯＰＣを実施
し、ＯＰＣ補正パターン１６を作成する（ＳＴ１０）。Next, using a commercially available OPC tool,
OPC is performed on the changed original design pattern to create an OPC correction pattern 16 (ST10).
【００４７】次に、ＯＰＣ補正パターン１６にプラス補
正レイヤー１４を加え、ＯＰＣ補正パターン１６からマ
イナス補正レイヤー１５を削除する（ＳＴ１１）。その
結果、ウエハ上で所望するパターンを得ることのできる
マスクパターン１６が作成される（ＳＴ１２）。Next, the plus correction layer 14 is added to the OPC correction pattern 16, and the minus correction layer 15 is deleted from the OPC correction pattern 16 (ST11). As a result, a mask pattern 16 that can obtain a desired pattern on the wafer is created (ST12).
【００４８】上記第２の実施例によれば、第１の実施例
と同様の効果が得られる。さらに、プラス・マイナス補
正量の検討においてＯＰＣ補正による結果を用いている
ため、第１の実施例よりもさらに厳密にマスク補正パタ
ーンを形成できる。According to the second embodiment, the same effects as in the first embodiment can be obtained. Further, since the result of the OPC correction is used in the examination of the plus / minus correction amount, the mask correction pattern can be formed more strictly than in the first embodiment.
【００４９】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。In addition, the present invention can be variously modified and implemented without departing from the gist thereof.
【００５０】[0050]
【発明の効果】以上説明したように本発明によれば、厳
密なパターン補正が可能なマスクパターン設計方法及び
その方法により形成されるマスクを提供できる。As described above, according to the present invention, it is possible to provide a mask pattern designing method capable of strict pattern correction and a mask formed by the method.
【図１】本発明の第１の実施例に係わるマスクパターン
設計方法のフローチャート。FIG. 1 is a flowchart of a mask pattern designing method according to a first embodiment of the present invention.
【図２】本発明の第１の実施例に係わるマスクパターン
設計方法（ＳＴ１乃至ＳＴ８）を示す図。FIG. 2 is a view showing a mask pattern designing method (ST1 to ST8) according to the first embodiment of the present invention.
【図３】本発明の第１の実施例に係わるマスクパターン
設計方法（ＳＴ９）を示す図。FIG. 3 is a view showing a mask pattern designing method (ST9) according to the first embodiment of the present invention.
【図４】本発明の第１の実施例に係わるマスクパターン
設計方法（ＳＴ１０）を示す図。FIG. 4 is a view showing a mask pattern designing method (ST10) according to the first embodiment of the present invention.
【図５】本発明の第１の実施例に係わるマスクパターン
設計方法（ＳＴ１１）を示す図。FIG. 5 is a view showing a mask pattern designing method (ST11) according to the first embodiment of the present invention.
【図６】本発明の第１の実施例に係わるマスクパターン
設計方法（ＳＴ１２）を示す図。FIG. 6 is a view showing a mask pattern designing method (ST12) according to the first embodiment of the present invention.
【図７】本発明の第２の実施例に係わるマスクパターン
設計方法のフローチャート。FIG. 7 is a flowchart of a mask pattern designing method according to a second embodiment of the present invention.
１１…目標パターン、 １２…シミュレーションパターン、 １３…変更後のオリジナル設計パターン、 １４…プラス補正レイヤー、 １５…マイナス補正レイヤー、 １６…ＯＰＣ補正パターン、 １７…マスクパターン。 11 target pattern, 12 simulation pattern, 13 original design pattern after change, 14 plus correction layer, 15 minus correction layer, 16 OPC correction pattern, 17 mask pattern.
Claims (6)
リジナル設計パターンを用意する工程と、 前記第１のオリジナル設計パターンに対してシミュレー
ションによる計算を行い、シミュレーションパターンを
作成する工程と、 前記目標パターンと前記シミュレーションパターンとを
比較し、差異Ｘが規定値以下となるまで前記第１のオリ
ジナル設計パターンの変更を行い、前記差異Ｘが規定値
以下となる第２のオリジナル設計パターンを作成する工
程と、 前記第２のオリジナル設計パターンと前記目標パターン
との差異Ｙを抽出する工程と、 前記差異Ｙを考慮して、前記第２のオリジナル設計パタ
ーンに対してプラス補正レイヤー及びマイナス補正レイ
ヤーを作成する工程と、 ＯＰＣツールを用いて、前記第２のオリジナル設計パタ
ーンに対してＯＰＣ補正を行い、ＯＰＣ補正パターンを
作成する工程と、 前記ＯＰＣ補正パターンに前記プラス補正レイヤー及び
前記マイナス補正レイヤーを合成することにより、マス
クパターンを作成する工程とを含むことを特徴とするマ
スクパターン設計方法。A step of preparing a first original design pattern for forming a target pattern; a step of performing a calculation by simulation on the first original design pattern to create a simulation pattern; Comparing the pattern with the simulation pattern, changing the first original design pattern until the difference X is equal to or less than a specified value, and creating a second original design pattern in which the difference X is equal to or less than a specified value. Extracting a difference Y between the second original design pattern and the target pattern; and creating a plus correction layer and a minus correction layer for the second original design pattern in consideration of the difference Y. And the second original design pattern using an OPC tool. OPC correction is performed on the OPC correction pattern to generate an OPC correction pattern; and a mask pattern is generated by combining the OPC correction pattern with the plus correction layer and the minus correction layer. Mask pattern design method.
リジナル設計パターンを用意する工程と、 前記第１のオリジナル設計パターンに対してＯＰＣ補正
を行い、第１のＯＰＣ補正パターンを作成する工程と、 前記、第１のＯＰＣ補正パターンに対してシミュレーシ
ョンによる計算を行い、シミュレーションパターンを作
成する工程と、 前記目標パターンと前記シミュレーションパターンとを
比較し、差異Ｘが規定値以下となるまで前記第１のオリ
ジナル設計パターンの変更を行い、前記差異Ｘが規定値
以下となる第２のオリジナル設計パターンを作成する工
程と、 前記第２のオリジナル設計パターンと前記目標パターン
との差異Ｙを抽出する工程と、 前記差異Ｙを考慮して、前記第２のオリジナル設計パタ
ーンに対してプラス補正レイヤー及びマイナス補正レイ
ヤーを作成する工程と、 前記第２のオリジナル設計パターンに対してＯＰＣ補正
を行い、第２のＯＰＣ補正パターンを作成する工程と、 前記第２のＯＰＣ補正パターンに前記プラス補正レイヤ
ー及び前記マイナス補正レイヤーを合成することによ
り、マスクパターンを作成する工程とを含むことを特徴
とするマスクパターン設計方法。2. A step of preparing a first original design pattern for forming a target pattern; and a step of performing an OPC correction on the first original design pattern to create a first OPC correction pattern. Performing a calculation by simulation on the first OPC correction pattern to create a simulation pattern; comparing the target pattern with the simulation pattern; and comparing the first pattern until the difference X becomes a specified value or less. Creating a second original design pattern in which the difference X is equal to or less than a specified value, and extracting a difference Y between the second original design pattern and the target pattern. In consideration of the difference Y, a positive correction layer is added to the second original design pattern. And a step of creating a minus correction layer; a step of performing OPC correction on the second original design pattern to create a second OPC correction pattern; Creating a mask pattern by synthesizing the minus correction layer.
る工程において、前記シミュレーションに、実際のマス
ク作成時に使用することが想定される照明条件及びプロ
セス条件のパラメータを入力することを特徴とする請求
項１又は２記載のマスクパターンの設計方法。3. The method according to claim 1, wherein, in the step of creating the simulation pattern, parameters of an illumination condition and a process condition that are assumed to be used when an actual mask is created are input to the simulation. Design method of the mask pattern described.
リジナル設計パターンを用意する工程と、 前記第１のオリジナル設計パターンに対してシミュレー
ションによる計算を行い、シミュレーションパターンを
作成する工程と、 前記目標パターンと前記シミュレーションパターンとを
比較し、差異Ｘが規定値以下となるまで前記第１のオリ
ジナル設計パターンの変更を行い、前記差異Ｘが規定値
以下となる第２のオリジナル設計パターンを作成する工
程と、 前記第２のオリジナル設計パターンと前記目標パターン
との差異Ｙを抽出する工程と、 前記差異Ｙを考慮して、前記第２のオリジナル設計パタ
ーンに対してプラス補正レイヤー及びマイナス補正レイ
ヤーを作成する工程と、 ＯＰＣツールを用いて、前記第２のオリジナル設計パタ
ーンに対してＯＰＣ補正を行い、ＯＰＣ補正パターンを
作成する工程と、 前記ＯＰＣ補正パターンに前記プラス補正レイヤー及び
前記マイナス補正レイヤーを合成することにより、マス
クパターンを作成する工程とにより形成されることを特
徴とするマスク。4. A step of preparing a first original design pattern for forming a target pattern; a step of performing a calculation by simulation on the first original design pattern to create a simulation pattern; Comparing the pattern with the simulation pattern, changing the first original design pattern until the difference X is equal to or less than a specified value, and creating a second original design pattern in which the difference X is equal to or less than a specified value. Extracting a difference Y between the second original design pattern and the target pattern; and creating a plus correction layer and a minus correction layer for the second original design pattern in consideration of the difference Y. And the second original design pattern using an OPC tool. OPC correction is performed on the OPC correction pattern to form an OPC correction pattern; and a mask pattern is formed by combining the OPC correction pattern with the plus correction layer and the minus correction layer. Mask.
リジナル設計パターンを用意する工程と、 前記第１のオリジナル設計パターンに対してＯＰＣ補正
を行い、第１のＯＰＣ補正パターンを作成する工程と、 前記、第１のＯＰＣ補正パターンに対してシミュレーシ
ョンによる計算を行い、シミュレーションパターンを作
成する工程と、 前記目標パターンと前記シミュレーションパターンとを
比較し、差異Ｘが規定値以下となるまで前記第１のオリ
ジナル設計パターンの変更を行い、前記差異Ｘが規定値
以下となる第２のオリジナル設計パターンを作成する工
程と、 前記第２のオリジナル設計パターンと前記目標パターン
との差異Ｙを抽出する工程と、 前記差異Ｙを考慮して、前記第２のオリジナル設計パタ
ーンに対してプラス補正レイヤー及びマイナス補正レイ
ヤーを作成する工程と、 前記第２のオリジナル設計パターンに対してＯＰＣ補正
を行い、第２のＯＰＣ補正パターンを作成する工程と、 前記第２のＯＰＣ補正パターンに前記プラス補正レイヤ
ー及び前記マイナス補正レイヤーを合成することによ
り、マスクパターンを作成する工程とにより形成される
ことを特徴とするマスク。5. A step of preparing a first original design pattern for forming a target pattern; and a step of performing an OPC correction on the first original design pattern to create a first OPC correction pattern. Performing a calculation by simulation on the first OPC correction pattern to create a simulation pattern; comparing the target pattern with the simulation pattern; and comparing the first pattern until the difference X becomes a specified value or less. Creating a second original design pattern in which the difference X is equal to or less than a specified value, and extracting a difference Y between the second original design pattern and the target pattern. In consideration of the difference Y, a positive correction layer is added to the second original design pattern. And a step of creating a minus correction layer; a step of performing OPC correction on the second original design pattern to create a second OPC correction pattern; Forming a mask pattern by synthesizing the negative correction layer.
る工程において、前記シミュレーションに、実際のマス
ク作成時に使用することが想定される照明条件及びプロ
セス条件のパラメータを入力することを特徴とする請求
項４又は５記載のマスク。6. The method according to claim 4, wherein in the step of creating the simulation pattern, parameters of an illumination condition and a process condition which are assumed to be used when an actual mask is created are input to the simulation. The mask as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000187867A JP2002006475A (en) | 2000-06-22 | 2000-06-22 | Method for designing mask pattern and mask formed by the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000187867A JP2002006475A (en) | 2000-06-22 | 2000-06-22 | Method for designing mask pattern and mask formed by the method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002006475A true JP2002006475A (en) | 2002-01-09 |
Family
ID=18687758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000187867A Pending JP2002006475A (en) | 2000-06-22 | 2000-06-22 | Method for designing mask pattern and mask formed by the method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002006475A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004177961A (en) * | 2002-11-26 | 2004-06-24 | Lsi Logic Corp | Automatic calibration method and system for masking process simulator |
| US6977133B2 (en) | 2002-03-20 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd | Photomask and pattern forming method |
| US7002665B2 (en) | 2003-02-21 | 2006-02-21 | Kabushiki Kaisha Toshiba | Lithography simulation method, mask pattern correction method, and substrate topography correction method |
| JP2006053248A (en) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | Method for creating design pattern data, method for creating mask pattern data, method for manufacturing mask, and method and program for manufacturing semiconductor device |
| KR100607779B1 (en) | 2004-12-28 | 2006-08-01 | 동부일렉트로닉스 주식회사 | Method for forming mask in semiconductor manufacturing process |
| JP2007086717A (en) * | 2005-09-20 | 2007-04-05 | Hynix Semiconductor Inc | Method for verifying optical proximity effect correction using layout-to-layout inspection method |
| JP2008122948A (en) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | Method of creating design layout, method of manufacturing semiconductor device, and computer-readable medium |
| JP2011176046A (en) * | 2010-02-23 | 2011-09-08 | Fujitsu Semiconductor Ltd | Exposure method and method of making semiconductor device |
| US8230379B2 (en) | 2006-10-20 | 2012-07-24 | Kabushiki Kaisha Toshiba | Layout generating method for semiconductor integrated circuits |
| KR20190054933A (en) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Optical proximity correction and photomasks |
-
2000
- 2000-06-22 JP JP2000187867A patent/JP2002006475A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977133B2 (en) | 2002-03-20 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd | Photomask and pattern forming method |
| JP2004177961A (en) * | 2002-11-26 | 2004-06-24 | Lsi Logic Corp | Automatic calibration method and system for masking process simulator |
| US7002665B2 (en) | 2003-02-21 | 2006-02-21 | Kabushiki Kaisha Toshiba | Lithography simulation method, mask pattern correction method, and substrate topography correction method |
| JP2006053248A (en) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | Method for creating design pattern data, method for creating mask pattern data, method for manufacturing mask, and method and program for manufacturing semiconductor device |
| KR100607779B1 (en) | 2004-12-28 | 2006-08-01 | 동부일렉트로닉스 주식회사 | Method for forming mask in semiconductor manufacturing process |
| JP2007086717A (en) * | 2005-09-20 | 2007-04-05 | Hynix Semiconductor Inc | Method for verifying optical proximity effect correction using layout-to-layout inspection method |
| JP2008122948A (en) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | Method of creating design layout, method of manufacturing semiconductor device, and computer-readable medium |
| US8230379B2 (en) | 2006-10-20 | 2012-07-24 | Kabushiki Kaisha Toshiba | Layout generating method for semiconductor integrated circuits |
| TWI401581B (en) * | 2006-10-20 | 2013-07-11 | Toshiba Kk | Design layout generation method for semiconductor integrated circuits, semiconductor device manufacturing method, and computer-readable medium |
| JP2011176046A (en) * | 2010-02-23 | 2011-09-08 | Fujitsu Semiconductor Ltd | Exposure method and method of making semiconductor device |
| KR20190054933A (en) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Optical proximity correction and photomasks |
| KR102170578B1 (en) * | 2017-11-14 | 2020-10-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Optical proximity correction and photomasks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7475383B2 (en) | Method of fabricating photo mask | |
| US8762900B2 (en) | Method for proximity correction | |
| US8745550B2 (en) | Fracture aware OPC | |
| US8745554B2 (en) | Practical approach to layout migration | |
| CN110456610B (en) | Auxiliary graph and method for optimizing process window of through hole layer | |
| TWI806863B (en) | Method for generating a photomask that includs sub-resolution assist features for target features | |
| JP4165401B2 (en) | Mask pattern correction device, mask pattern correction method, mask manufacturing method, and semiconductor device manufacturing method | |
| WO2004072735A1 (en) | Mask correcting method | |
| KR100506106B1 (en) | Method of generating mask pattern and method of manufacturing semiconductor device | |
| US8806386B2 (en) | Customized patterning modulation and optimization | |
| US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
| CN106469235A (en) | Integrated circuit method and IC design system | |
| KR100470375B1 (en) | Pattern correction method of exposure mask, producing method of semiconductor device including pattern forming process and computer readable recording medium | |
| CN103149792A (en) | Optical proximity correction method | |
| JP2011059513A (en) | Pattern forming method, method for manufacturing mask, and method for manufacturing semiconductor device | |
| JP2002006475A (en) | Method for designing mask pattern and mask formed by the method | |
| JP2007286362A (en) | Lithography simulation method, program and method for manufacturing semiconductor device | |
| CN110824831B (en) | Method and system for improving critical dimension uniformity | |
| CN112485976A (en) | Method for determining optical proximity correction photoetching target pattern based on reverse etching model | |
| JP2004333529A (en) | Method for manufacturing exposure mask | |
| JP5395340B2 (en) | Process model creation method, process model creation program, and pattern correction method | |
| JP2004157475A (en) | Method for designing pattern of integrated circuit, method for forming exposure mask, exposure mask, and method for manufacturing integrated circuit device | |
| WO2022075989A1 (en) | Optical proximity correction for free form shapes | |
| JP4876299B2 (en) | Photomask pattern data creation method | |
| KR20090069093A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |