JP2001519955A - 先進のプロセッサのための変換メモリ保護装置 - Google Patents
先進のプロセッサのための変換メモリ保護装置Info
- Publication number
- JP2001519955A JP2001519955A JP51207299A JP51207299A JP2001519955A JP 2001519955 A JP2001519955 A JP 2001519955A JP 51207299 A JP51207299 A JP 51207299A JP 51207299 A JP51207299 A JP 51207299A JP 2001519955 A JP2001519955 A JP 2001519955A
- Authority
- JP
- Japan
- Prior art keywords
- target
- instruction
- host
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 211
- 238000013519 translation Methods 0.000 title claims abstract description 64
- 230000001012 protector Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 101
- 230000014616 translation Effects 0.000 claims description 62
- 239000000872 buffer Substances 0.000 claims description 59
- 238000003860 storage Methods 0.000 claims description 43
- 230000009466 transformation Effects 0.000 claims description 28
- 230000009471 action Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 12
- 238000000844 transformation Methods 0.000 claims description 5
- 238000005457 optimization Methods 0.000 description 53
- 238000012545 processing Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 18
- 230000006658 host protein synthesis Effects 0.000 description 17
- 239000012536 storage buffer Substances 0.000 description 16
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000005055 memory storage Effects 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000006399 behavior Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000002860 competitive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000003936 working memory Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.ホスト命令セットの命令を実行するように設計されたホスト・プロセッサと 、ターゲット命令セットからの命令を前記ホスト命令セットの命令に変換するソ フトウエアとを含むコンピュータにおいて、メモリを書き込みから保護するシス テムであって、 メモリ・アドレスが、ホスト命令に変換されたターゲット命令を格納している か否かについて示すハードウエア手段と、 メモリ・アドレスがホスト命令に変換されたターゲット命令を格納しているこ との指示に応答して、一旦前記メモリ・アドレスに書き込まれたなら、更新され る前に、前記メモリ・アドレスに関連する変換が利用されないことが確認される まで、前記メモリ・アドレスへの書き込みを保護するソフトウエア手段と、 を備えることを特徴とするシステム。 2.請求項1記載のメモリを書き込みから保護するシステムにおいて、前記ハー ドウエア手段が、 仮想アドレスと、関連する物理アドレスとのための複数の格納ロケーションを 含むルック・アサイド・バッファと、 前記変換ルック・アサイド・バッファの各格納ロケーションにおける格納位置 と、 を備えることを特徴とするシステム。 3.請求項1記載のメモリを書き込みから保護するシステムにおいて、前記メモ リ・アドレスへの書き込みを保護する前記ソフトウエア手段が、前記メモリ・ア ドレスに関連する変換を無効化することを特徴とするシステム。 4.請求項1記載のメモリを書き込みから保護するシステムにおいて、前記ハー ドウエア手段が、 仮想アドレスと、関連する物理アドレスとに対する複数の格納ロケーションを 含むルック・アサイド・バッファと、 前記変換ルック・アサイド・バッファの各格納ロケーションにおける格納位置 と、 を備え、 前記メモリ・アドレスへの書き込みを保護する前記ソフトウエア手段が、前記 メモリ・アドレスに関連する変換を無効化することを特徴とするシステム。 5.請求項1記載のメモリを書き込みから保護するシステムにおいて、前記メモ リ・アドレスへの書き込みを保護する前記ソフトウエア手段が、前記メモリ・ア ドレスに関連する変換を除去することを特徴とするシステム。 6.請求項1記載のメモリを書き込みから保護するシステムにおいて、前記ハー ドウエア手段が、 仮想アドレスと、関連する物理アドレスとのための複数の格納ロケーションを 含むルック・アサイド・バッファと、 前記変換ルック・アサイド・バッファの各格納ロケーションにおける格納位置 と、 を備え、 前記メモリ・アドレスへの書き込みを保護する前記ソフトウエア手段が、前記 メモリ・アドレスに関連する変換を除去することを特徴とするシステム。 7.コンピュータ・システムであって、 ホスト命令セットの命令を実行するように設計されたホスト・プロセッサと、 ターゲット命令セットからの命令を前記ホスト命令セットの命令に変換するソ フトウエアと、 変換されたプログラムからのターゲット命令を格納する手段と、 ターゲット命令から変換されたホスト命令を、実行のために、格納する変換バ ッファと、 ホスト命令に変換されたターゲット命令を格納するターゲット・アドレスへの 書き込みアクセスに対して例外を発生するハードウエア手段と、 を備えることを特徴とするコンピュータ・システム。 8.請求項7記載のコンピュータ・システムにおいて、前記例外を発生するハー ドウエア手段が、最近アクセスされたメモリの仮想および物理アドレスに対する 複数の格納ロケーションを含む変換ルック・アサイド・バッファを備え、前記格 納ロケーションの各々が、ターゲット・アドレスにおける命令がホスト命令に変 換されていることを示す格納位置を含むことを特徴とするコンピュータ・システ ム。 9.請求項7記載のコンピュータ・システムであって、更に、ホスト命令に変換 されたターゲット命令を格納するターゲット・アドレスへの書き込みアクセスに 対する例外に応答し、前記メモリ・アドレスに関連する変換が、更新される前に 、利用されないことが確認されるまで、前記メモリ・アドレスへの書き込みを保 護するソフトウエア手段を備えることを特徴とするコンピュータ・システム。 10.請求項9記載のコンピュータ・システムにおいて、書き込みアクセスに対 する例外に応答する前記ソフトウエア手段が、前記メモリ・アドレスに関連する 変換を無効化するソフトウエア手段を備えることを特徴とするコンピュータ・シ ステム。 11.請求項9記載のコンピュータ・システムにおいて、書き込みアクセスに対 する例外に応答する前記ソフトウエア手段が、前記メモリ・アドレスに関連する 変換を除去するソフトウエア手段を備えることを特徴とするコンピュータ・シス テム。 12.ホスト・プロセッサによる実行のために、ホスト命令に変換されたターゲ ット命令を含むメモリ・アドレスへの書き込みの試行に応答する方法であって、 ホスト命令に変換されたターゲット命令を含むメモリ・アドレスをマークする ステップと、 前記メモリ・アドレスに対する書き込みが試行されたときに、マークされたメ モリ・アドレスを検出するステップと、 前記メモリ・アドレスに関連する変換が、更新される前に、利用されないこと が確認されるまで、前記メモリ・アドレスにおけるターゲット命令を保護するこ とによって、マークされたメモリ・アドレスの検出に応答するステップと、 から成ることを特徴とする方法。 13.請求項12記載の方法において、ホスト命令に変換されたターゲット命令 を含むメモリ・アドレスをマークする前記ステップが、変換ルック・アサイド・ バッファのメモリ・ロケーションにおいて、ターゲット・アドレスが前記ターゲ ット命令の物理アドレスで変換されたことの指示を格納するステップから成るこ とを特徴とする方法。 14.請求項12記載の方法において、前記メモリ・アドレスに関連する変換が 、更新される前に、利用されないことが確認されるまで、前記メモリ・アドレス におけるターゲット命令を保護することによって、マークされたメモリ・アドレ スの検出に応答する前記ステップが、 マークされたメモリ・アドレスの検出に応答して例外を発生するステップと、 前記メモリ・アドレスに書き込む前に、前記メモリ・アドレスに関連する変換 を無効化することによって、前記例外に応答するステップと、 から成ることを特徴とする方法。 15.マイクロプロセッサであって、 第1命令セットを実行可能なホスト・プロセッサと、 第2の異なる命令セットを有するターゲット・プロセッサに対して書かれたプ ログラムを、前記ホスト・プロセッサによる実行のために、前記第1命令セット の命令に変換するコード・モーフィング・ソフトウエアと、 メモリ・コントローラと、 を備え、前記メモリ・コントローラが、 最近アクセスされた仮想ターゲット・アドレスと、該仮想ターゲット・アドレ スによって表わされる物理アドレスとを記録する、複数の格納ロケーションを含 むアドレス変換バッファと、 前記格納ロケーションの各々が、物理アドレスにおけるターゲット命令がホス ト命令に変換されたか否かについて指示する手段を含み、 前記指示する手段が、物理アドレスにおけるターゲット命令がホスト命令に変 換されたことを示す、前記アドレス変換バッファの格納ロケーションにおけるア ドレスの書き込みアクセスに応答して、前記メモリ・アドレスに関連する変換が 、更新される前に、利用されないことを確認されるまで、前記メモリ・アドレス への書き込みを保護する手段と、 を備えることを特徴とするマイクロプロセッサ。 16.請求項15記載のマイクロプロセッサにおいて、前記指示する手段が、物 理アドレスにおけるターゲット命令がホスト命令に変換されたことを示す、前記 アドレス変換バッファの格納ロケーションにおけるアドレスの書き込みアクセス に応答して、前記メモリ・アドレスへの書き込みを保護する前記手段が、 指示の検出に応答して例外を発生する手段と、 前記例外に応答して、前記メモリ・アドレスにアクセスする前に行うべき後続 の動作を指示する手段と、 を備えることを特徴とするマイクロプロセッサ。 17.請求項16記載のマイクロプロセッサにおいて、物理アドレスにおけるタ ーゲット命令がホスト命令に変換されたか否かについて指示する前記手段が、格 納ロケーション内に格納位置を備えることを特徴とするマイクロプロセッサ。 18.メモリ・コントローラであって、 最近アクセスされた仮想アドレスと、該仮想アドレスによって表わされる物理 アドレスとを記録する、複数の格納ロケーションを含むアドレス変換バッファと 、 前記格納ロケーションの各々が、物理アドレスが、ホスト命令セットの命令に 変換されたターゲット命令セットの命令を格納しているかか否かについて指示す る手段を含み、 格納ロケーションにおける指示を検出し、前記物理アドレスへの書き込みアク セスを防止し、前記アドレスにアクセスする前に後続の動作を指示する手段と、 を備えることを特徴とするメモリ・コントローラ。 19.請求項18記載のメモリ・コントローラにおいて、格納ロケーションにお ける指示を検出し、前記物理アドレスへの書き込みアクセスを防止し、前記アド レスにアクセスする前に後続の動作を指示する前記手段が、 指示の検出に応答して、例外を発生する手段と、 前記例外に応答して、前記アドレスにアクセスする前に、前記変換されたホス ト命令に関して行うべき後続の動作を指示する手段と、 を備えることを特徴とするメモリ・コントローラ。 20.請求項18記載のメモリ・コントローラにおいて、前記指示する手段が、 格納ロケーション内に格納位置を備えることを特徴とするメモリ・コントローラ 。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US1997/014117 WO1999008191A1 (en) | 1997-08-11 | 1997-08-11 | Translated memory protection apparatus for an advanced microprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001519955A true JP2001519955A (ja) | 2001-10-23 |
JP3621116B2 JP3621116B2 (ja) | 2005-02-16 |
Family
ID=22261430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51207299A Expired - Fee Related JP3621116B2 (ja) | 1997-08-11 | 1997-08-11 | 先進のプロセッサのための変換メモリ保護装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1004075A4 (ja) |
JP (1) | JP3621116B2 (ja) |
KR (1) | KR100421687B1 (ja) |
CA (1) | CA2283560C (ja) |
WO (1) | WO1999008191A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015179318A (ja) * | 2014-03-18 | 2015-10-08 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | バイナリコードの実行を制御する装置及び方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7111290B1 (en) | 1999-01-28 | 2006-09-19 | Ati International Srl | Profiling program execution to identify frequently-executed portions and to assist binary translation |
US6954923B1 (en) | 1999-01-28 | 2005-10-11 | Ati International Srl | Recording classification of instructions executed by a computer |
US7254806B1 (en) | 1999-08-30 | 2007-08-07 | Ati International Srl | Detecting reordered side-effects |
US6751583B1 (en) | 1999-10-29 | 2004-06-15 | Vast Systems Technology Corporation | Hardware and software co-simulation including simulating a target processor using binary translation |
US7424620B2 (en) | 2003-09-25 | 2008-09-09 | Sun Microsystems, Inc. | Interleaved data and instruction streams for application program obfuscation |
US8220058B2 (en) | 2003-09-25 | 2012-07-10 | Oracle America, Inc. | Rendering and encryption engine for application program obfuscation |
US7353499B2 (en) | 2003-09-25 | 2008-04-01 | Sun Microsystems, Inc. | Multiple instruction dispatch tables for application program obfuscation |
US7415618B2 (en) | 2003-09-25 | 2008-08-19 | Sun Microsystems, Inc. | Permutation of opcode values for application program obfuscation |
US7363620B2 (en) | 2003-09-25 | 2008-04-22 | Sun Microsystems, Inc. | Non-linear execution of application program instructions for application program obfuscation |
US10754790B2 (en) | 2018-04-26 | 2020-08-25 | Qualcomm Incorporated | Translation of virtual addresses to physical addresses using translation lookaside buffer information |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4481573A (en) * | 1980-11-17 | 1984-11-06 | Hitachi, Ltd. | Shared virtual address translation unit for a multiprocessor system |
US4914577A (en) * | 1987-07-16 | 1990-04-03 | Icon International, Inc. | Dynamic memory management system and method |
US4825412A (en) * | 1988-04-01 | 1989-04-25 | Digital Equipment Corporation | Lockout registers |
GB2239724B (en) * | 1990-01-05 | 1993-11-24 | Sun Microsystems Inc | Apparatus for maintaining consistency in a multi-processor computer system using virtual caching |
US5282274A (en) * | 1990-05-24 | 1994-01-25 | International Business Machines Corporation | Translation of multiple virtual pages upon a TLB miss |
US5437017A (en) * | 1992-10-09 | 1995-07-25 | International Business Machines Corporation | Method and system for maintaining translation lookaside buffer coherency in a multiprocessor data processing system |
US5577231A (en) * | 1994-12-06 | 1996-11-19 | International Business Machines Corporation | Storage access authorization controls in a computer system using dynamic translation of large addresses |
-
1997
- 1997-08-11 WO PCT/US1997/014117 patent/WO1999008191A1/en not_active Application Discontinuation
- 1997-08-11 JP JP51207299A patent/JP3621116B2/ja not_active Expired - Fee Related
- 1997-08-11 KR KR10-1999-7012140A patent/KR100421687B1/ko not_active IP Right Cessation
- 1997-08-11 CA CA002283560A patent/CA2283560C/en not_active Expired - Fee Related
- 1997-08-11 EP EP97939380A patent/EP1004075A4/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015179318A (ja) * | 2014-03-18 | 2015-10-08 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | バイナリコードの実行を制御する装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1004075A1 (en) | 2000-05-31 |
KR100421687B1 (ko) | 2004-03-10 |
WO1999008191A1 (en) | 1999-02-18 |
KR20010014096A (ko) | 2001-02-26 |
JP3621116B2 (ja) | 2005-02-16 |
EP1004075A4 (en) | 2001-01-17 |
CA2283560A1 (en) | 1999-02-18 |
CA2283560C (en) | 2003-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3753743B2 (ja) | 先進のプロセッサにおけるメモリ・データ・エリアシング方法および装置 | |
JP3615770B2 (ja) | アドレスされた構成部分の思索の失敗を検出するメモリ・コントローラ | |
US7716452B1 (en) | Translated memory protection apparatus for an advanced microprocessor | |
US5958061A (en) | Host microprocessor with apparatus for temporarily holding target processor state | |
US6011908A (en) | Gated store buffer for an advanced microprocessor | |
JP3776132B2 (ja) | マイクロプロセッサの改良 | |
JP3621116B2 (ja) | 先進のプロセッサのための変換メモリ保護装置 | |
JP3654913B2 (ja) | 一時的にターゲット・プロセッサの状態を保持する装置を備えたホスト・マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |