JP2001516948A - Shield or ring surrounding semiconductor workpiece in plasma chamber - Google Patents

Abstract

(57)【要約】 プラズマチャンバの半導体ワークピースを取り囲むリング又はカラー。１つの態様によれば、リングは、ワークピースの平面に対して鈍角に方向付けられたインナ表面を有する高架カラー部分を有し、この角度は、１３５°であることが好ましい。この角度の方向付けにより、ワークピースの平面により平行な方向に拡散するように、高架カラーのインナ表面に衝撃を与えるイオンを生じ、それによって、ワークピースの周辺のあらゆる誘電体シールドの腐食を減少し、且つその周辺近くの過剰イオン密度によるプラズマプロセスの空間不均一性を改善する。第２の態様において、ワークピースは、誘電体シールドによって取り囲まれ、またシールドは、プロセスガスとの反応又はプロセスガスによる腐食から誘電体シールドを保護する非誘電リングによってカバーされている。第３の態様において、誘電体シールドは、陰極からプラズマにかなりのパワーを結合するのに十分な薄いリングであり、それによって、ワークピースの周辺近くのプラズマプロセスの空間均一性を改善する。第４の態様において、プロセス性能における方位角不均一性は、高架カラー及び／又はワークピースを取り囲む誘電体シールドの大きさにおいて方位角変化を修正することによって改善されることが可能である。 (57) [Abstract] A ring or collar surrounding a semiconductor workpiece in a plasma chamber. According to one aspect, the ring has an elevated collar portion having an inner surface oriented at an obtuse angle to the plane of the workpiece, preferably at an angle of 135 °. This angular orientation produces ions that bombard the inner surface of the elevated collar so that they diffuse in a direction more parallel to the plane of the workpiece, thereby reducing corrosion of any dielectric shield around the workpiece And improve the spatial non-uniformity of the plasma process due to the excess ion density near the periphery. In a second aspect, the workpiece is surrounded by a dielectric shield, and the shield is covered by a non-dielectric ring that protects the dielectric shield from reaction with or erosion by the process gas. In a third aspect, the dielectric shield is a thin ring sufficient to couple significant power from the cathode to the plasma, thereby improving the spatial uniformity of the plasma process near the periphery of the workpiece. In a fourth aspect, azimuthal non-uniformities in process performance can be improved by correcting azimuthal variations in the size of the elevated collar and / or the dielectric shield surrounding the workpiece.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】 （関連出願に対する説明） 本特許出願は、「Apparatus for Improving Wafer and Chuck Edge Protection
（ウェーハ及びチャックエッジ保護を改善する装置）」と称するBryan Pu et el
によって1996年11月29日出願の出願番号SN 08/758,531の一部継続出願であり、且
つ「Magnetically-Enhanced Plasma Chamber with Non-Uniform Magnetic Field （不平等磁界を有する磁気的強化プラズマチャンバ）」と称するHongching Shan
et elによって1997年1月2日出願の出願番号SN 08/735.444の一部継続出願であ る。(Explanation for Related Application) This patent application is based on “Apparatus for Improving Wafer and Chuck Edge Protection”.
(Device to improve wafer and chuck edge protection) "Bryan Pu et el
No. SN 08 / 758,531, filed Nov. 29, 1996, and entitled "Magnetically-Enhanced Plasma Chamber with Non-Uniform Magnetic Field". Hongching Shan
It is a continuation-in-part of Ser. No. SN 08 / 735.444 filed on Jan. 2, 1997 by et el.

【０００２】 （発明の分野） 本発明は、一般に、半導体ワークピースがプラズマチャンバに取り付けられる
電極に関する。特に、本発明は、チャンバで行われる半導体製造プロセスの空間
均一性を改善することが可能であるワークピースを取り囲むカラー又はリングに
関する。FIELD OF THE INVENTION [0002] The present invention generally relates to electrodes where a semiconductor workpiece is mounted in a plasma chamber. In particular, the invention relates to a collar or ring surrounding a workpiece that can improve the spatial uniformity of a semiconductor manufacturing process performed in a chamber.

【０００３】 （発明の背景） プラズマ援用エッチング又は化学堆積などの様々な半導体製造プロセスは、半
導体ワークピース２０が、メタル電極２２に取り付けられるプラズマチャンバで
行われる（図１及び図２参照）。ワークピース２０が、円形半導体ウェーハであ
るとき、電極２２は、一般に、ウェーハが位置を占める円形上面を有する。一般
に、プロセス試薬ガスの混合物は、チャンバに供給され、ポンプは、チャンバ内
に真空を維持する。電源は、プロセスガス混合物をプラズマ状態に励起する。一
般に、高周波（ＲＦ）電源２４は、プラズマ本体に対して負バイアス電圧を電極
に生成するように容量性に電極２２に結合される。バイアス電圧は、所望の製造
プロセスを促進するようにワークピースに衝撃を与えるためにイオンを誘引する
。それが陰電気を帯びてバイアスをかけられるので、電極２２は、陰極電極又は
陰極と呼ばれることが多い。BACKGROUND OF THE INVENTION Various semiconductor manufacturing processes, such as plasma assisted etching or chemical deposition, are performed in a plasma chamber in which a semiconductor workpiece 20 is attached to a metal electrode 22 (see FIGS. 1 and 2). When the workpiece 20 is a circular semiconductor wafer, the electrodes 22 generally have a circular top surface on which the wafer occupies. Generally, a mixture of process reagent gases is supplied to the chamber and a pump maintains a vacuum within the chamber. The power supply excites the process gas mixture to a plasma state. Generally, a radio frequency (RF) power supply 24 is capacitively coupled to the electrode 22 to generate a negative bias voltage at the electrode relative to the plasma body. The bias voltage attracts ions to bombard the workpiece to facilitate a desired manufacturing process. Electrode 22 is often referred to as a cathode electrode or cathode because it is biased negatively.

【０００４】 プラズマプロセスチャンバを設計する１つの目的は、チャンバで行われるプラ
ズマ強化プロセスの反応速度を最大化することである。プロセス速度は、プラズ
マからワークピースよりむしろ陰極の陰極衝撃露呈部分にイオン束のあらゆる部
分にまで好ましくなく減速される。結果的に、ワークピース２０の方にＲＦ電流
の流れを集束するために、従来は、プラズマと陰極の側との間のＲＦ電流の流れ
に高い電気インピーダンスを与えるのに十分厚い誘電側シールド２８で陰極２２
の側をカバーしていた。One purpose of designing a plasma processing chamber is to maximize the reaction rate of a plasma enhanced process performed in the chamber. The process speed is undesirably reduced from the plasma to any portion of the ion flux to the cathode impact exposed portion of the cathode rather than the workpiece. Consequently, to focus the RF current flow toward the workpiece 20, the dielectric side shield 28 is conventionally thick enough to provide a high electrical impedance to the RF current flow between the plasma and the cathode side. At cathode 22
Had to cover the side.

【０００５】 従来の多くのプラズマチャンバにおいて、陰極２２は、ワークピースより実質
的に大きい直径を有している。プラズマとワークピースの周辺外側の陰極の部分
との間にＲＦ電流の流れを保護するために、陰極のその部分は、従来、誘電上部
シールド又はカラー３０によってカバーされていた。側部シールド２８のように
、上部シールド３０は、十分に厚く、その電気インピーダンスは、プラズマとワ
ークピースの周辺の外側の陰極の部分との間のＲＦ電流の流れをごくわずかなレ
ベルに減少する。In many conventional plasma chambers, the cathode 22 has a diameter that is substantially larger than the workpiece. In order to protect the flow of RF current between the plasma and the portion of the cathode outside the periphery of the workpiece, that portion of the cathode was conventionally covered by a dielectric top shield or collar 30. Like the side shield 28, the top shield 30 is sufficiently thick that its electrical impedance reduces the flow of RF current between the plasma and the portion of the cathode outside the periphery of the workpiece to negligible levels. .

【０００６】 従来の誘電シールド２８，３０についての１つの問題は、プロセスの化学現象
により、上部シールド３０の露呈表面は、プラズマにある幾つかの化学種に腐食
されることがあるので、上部シールドは定期的に取り換えられる必要があること
である。上部シールド３０がないチャンバにおいて、側部シールド２８はプラズ
マに露呈され、同様な腐食問題を欠点として持つ。チャンバが閉鎖される間、製
造工程ラインを中止する必要があるので、頻繁に取り換えることは好ましくない
。誘電シールドの腐食は、誘電層をエッチングする腐食液種が誘電体カラーをエ
ッチングするので、特に、半導体ワークピースのエッチング誘電層のためのプロ
セスにとって厳しいものである。One problem with conventional dielectric shields 28, 30 is that the exposed chemistry of the upper shield 30 can be eroded by some chemical species in the plasma due to process chemistry, so that the upper shield Need to be replaced on a regular basis. In chambers without the upper shield 30, the side shield 28 is exposed to the plasma and suffers from a similar corrosion problem. Frequent replacement is not preferred as the manufacturing process line must be stopped while the chamber is closed. Corrosion of the dielectric shield is particularly severe for processes for etching dielectric layers of semiconductor workpieces, since the etchant species that etches the dielectric layer etches the dielectric collar.

【０００７】 半導体プロセスプラズマチャンバを設計する他の目的は、ワークピースの表面
の製造プロセスの空間均一性を達成することである。例えば、反応イオン、腐食
プロセス及び化学堆積プロセスにおいて、プロセス速度（即ち、腐食速度及び堆
積速度それぞれに）は、反応種が周辺近くよりもワークピースの中心近くにより
減損されるので、周辺よりワークピースの中心が遅い。換言すれば、そのような
プロセスは、半径方向不均一性をこうむる。Another object of designing a semiconductor process plasma chamber is to achieve spatial uniformity of the manufacturing process on the surface of the workpiece. For example, in reactive ion, corrosion and chemical deposition processes, the process rate (i.e., at the corrosion rate and the deposition rate, respectively) is more depleted in the workpiece than in the periphery because the reactive species is more depleted near the center of the workpiece than near the periphery. The center of is slow. In other words, such a process suffers from radial non-uniformities.

【０００８】 半径方向の大きさの空間均一性を改善する１つの従来の方法は、時には集束リ
ングと呼ばれる高架円筒形カラー又はシュラウドでワークピースの周辺を取り囲
むことである。高架カラーは、少なくとも３つの効果を生じ、その２つは、一般
に、ウェーハの周辺近くのプロセス速度を減少する。高架カラー又はシュラウド
の１つの効果は、ウェーハ中心近くの空乏により合致するため、ウェーハ周辺近
くの反応種の空乏を増加するために、カラーが、カラー外側の反応プロセスガス
をウェーハの方に移動しないようにすることである。高架カラーの他の効果は、
それがワークピース周辺外側のプラズマシース上方軸方向に変位し、それによっ
て、更にワークピース周辺からプラズマシースを移動し、その結果として、ワー
クピースの周辺近くの反応種集束を減少する。第３の効果は、高架カラーが、行
われる特定のプロセスの化学現象により、ウェーハ周辺近くのプロセス速度を増
大するか、或いは減少するかの何れかであるウェーハの周辺近くの反応種の常駐
時間を増大することである。One conventional method of improving the spatial uniformity of the radial dimension is to surround the periphery of the workpiece with an elevated cylindrical collar or shroud, sometimes called a focusing ring. Elevated collars produce at least three effects, two of which generally reduce process speed near the periphery of the wafer. One effect of the elevated collar or shroud is to better match the depletion near the center of the wafer, so that the collar does not move reactive process gases outside the collar towards the wafer to increase the depletion of reactive species near the wafer periphery. Is to do so. Other effects of elevated colors
It is displaced axially above the plasma sheath outside the perimeter of the workpiece, thereby further moving the plasma sheath from the perimeter of the workpiece, thereby reducing reactive species focusing near the perimeter of the workpiece. The third effect is that the elevated color increases or decreases the process speed near the wafer periphery, depending on the chemistry of the particular process being performed, and the residence time of the reactive species near the periphery of the wafer. Is to increase.

【０００９】 高架カラー又はシュラウドは、上述の効果を達成するために誘電物質である必
要はない。しかし、高架カラーが誘電物質を含んでいない場合、それは、更にプ
ラズマからワークピース周辺外側の陰極の部分にイオン束を迂回することを減少
する初期に記述した機能を行うことが可能である。図１に示す従来の設計におい
て、誘電体カラー３０は、高架カラーと誘電体シールドとの両方の以前に記述し
た機能を兼ね合わせるように、ウェーハの表面の上軸方向に延びている。[0009] The elevated collar or shroud need not be a dielectric material to achieve the effects described above. However, if the elevated collar does not contain a dielectric material, it can perform the functions described earlier, further reducing the diversion of the ion flux from the plasma to the portion of the cathode outside the periphery of the workpiece. In the conventional design shown in FIG. 1, the dielectric collar 30 extends axially above the surface of the wafer so as to combine the previously described functions of both the elevated collar and the dielectric shield.

【００１０】 従来の高架カラーは、半導体製造プロセスの空間均一性を改良するするが、更
に空間均一性の改良が好ましいことも判明した。[0010] While conventional elevated collars improve spatial uniformity of the semiconductor manufacturing process, it has also been found that improved spatial uniformity is preferred.

【００１１】 （発明の概要） 本発明の１つの態様は、特に、酸化物腐食プロセスと、誘電物質と高度に反応
するプラズマ援用半導体製造プロセスとに有用である。本発明のこの態様におい
て、プラズマからのイオン衝撃にさらされる陰極電極の部分は、誘電体シールド
によってカバーされ、そのシールドは、非誘電物質の保護リングによってカバー
されている。この保護リングは、高度に、プロセスガスと反応しない、又はプロ
セスガスの腐食に耐性のある物質から成る。SUMMARY OF THE INVENTION One aspect of the present invention is particularly useful for oxide corrosion processes and plasma assisted semiconductor manufacturing processes that are highly reactive with dielectric materials. In this aspect of the invention, the portion of the cathode electrode that is exposed to ion bombardment from the plasma is covered by a dielectric shield, which is covered by a protective ring of non-dielectric material. The protective ring is made of a material that is highly reactive with the process gas or resistant to the corrosion of the process gas.

【００１２】 そのような保護リングは、根本的な誘電体より遅い速度で腐食され、それによ
って、従来の誘電体シールドの取り換え回数を減少することが可能となる。保護
リングは、更に、プロセスガスを有する誘電リングの反応によって放出される反
応種が半導体製造プロセスを反対に影響を及ぼさないようにすることが可能であ
る。[0012] Such protective rings erode at a slower rate than the underlying dielectric, thereby making it possible to reduce the number of replacements of conventional dielectric shields. The guard ring may further prevent reactive species released by the reaction of the dielectric ring with the process gas from adversely affecting the semiconductor manufacturing process.

【００１３】 また、プロセスガスと反応しない代わりに、保護リングは、半導体製造プロ
セスの性能を反対に影響を及ぼさないように、プロセスガスと反応する物質から
構成されることが可能である。Also, instead of not reacting with the process gas, the guard ring can be made of a material that reacts with the process gas so as not to adversely affect the performance of the semiconductor manufacturing process.

【００１４】 シリコンウェーハの酸化物腐食プロセスにおいて、誘電体シールドは、石英で
あることが好ましく、非反応性保護リングは、シリコンであることが好ましい。In the silicon wafer oxide corrosion process, the dielectric shield is preferably made of quartz and the non-reactive protection ring is preferably made of silicon.

【００１５】 本発明の第２態様で、誘電体シールドは、軸方向に厚いアウタシールドと、ワ
ークピースの周辺を取り囲む軸方向に薄いインナシールドとを備えている。厚い
アウタ誘電体シールドは、プラズマからアウタシールドによってカバーされてい
る陰極の部分にイオン束を減少するため、比較的高いＲＦインピーダンスを供給
する。薄いインナ誘電体シールドは、プラズマからワークピースの周辺外側の陰
極の部分にイオン束を増進する低いＲＦインピーダンスを供給する。その結果と
して、薄いインナ誘電体シールドは、ワークピースの周辺を超えてプラズマシー
スを延び、それによって、周辺近くのプラズマシースにおいてあらゆる断絶を減
少する。インナ誘電体シールドの軸方向の厚さは、ワークピースの上のプラズマ
プロセスの半径方向均一性を最も効果的にするために、経験に基づいて調節され
ることが好ましい。In a second aspect of the present invention, a dielectric shield comprises an axially thick outer shield and an axially thin inner shield surrounding the periphery of a workpiece. A thick outer dielectric shield provides a relatively high RF impedance to reduce ion flux from the plasma to the portion of the cathode covered by the outer shield. The thin inner dielectric shield provides a low RF impedance that enhances ion flux from the plasma to the portion of the cathode outside the periphery of the workpiece. As a result, the thin inner dielectric shield extends the plasma sheath beyond the periphery of the workpiece, thereby reducing any breaks in the plasma sheath near the periphery. The axial thickness of the inner dielectric shield is preferably adjusted empirically to maximize the radial uniformity of the plasma process on the workpiece.

【００１６】 そのような誘電体シールドの任意の実施形態において、非誘電カラーは、薄い
インナシールドの少なくとも１部分をカバーし、ワークピースの表面の上軸方向
に延びる。それがワークピースの上に延びるので、非誘電カラーは、反応プロセ
スガスがワークピースの方に移動させないことによって従来の高架カラー又は集
束リングのように機能し、カラーが、ワークピース中心近くの空乏により厳密に
合致するように、ワークピース周辺近くの反応種の空乏を増大する。しかし、従
来の設計とは違って、本発明の実施形態は、インナ誘電体シールドの厚さと非誘
電カラーの高さとをプラズマプロセスの半径方向均一性を最も効果的にするため
に独立して調整させることが可能である。[0016] In any such embodiments of the dielectric shield, the non-dielectric collar covers at least a portion of the thin inner shield and extends axially above the surface of the workpiece. As it extends above the workpiece, the non-dielectric collar acts like a conventional elevated collar or focusing ring by preventing the reactive process gases from moving towards the workpiece, where the collar is depleted near the workpiece center. Increase the depletion of reactive species near the periphery of the workpiece to more closely match. However, unlike conventional designs, embodiments of the present invention independently adjust the thickness of the inner dielectric shield and the height of the non-dielectric collar to maximize the radial uniformity of the plasma process. It is possible to do.

【００１７】 本発明の第３の態様において、非誘電リングは、ワークピースを取り囲み、電
気的に接触する。このような非誘電リングは、ワークピースの周辺近くのプラズ
マシースにおいて断絶を減少するか、或いは回避することによって、半導体製造
プロセスの空間均一性を改善することが可能である。In a third aspect of the invention, a non-dielectric ring surrounds and makes electrical contact with the workpiece. Such non-dielectric rings can improve the spatial uniformity of the semiconductor manufacturing process by reducing or avoiding breaks in the plasma sheath near the periphery of the workpiece.

【００１８】 本発明の第４の態様において、プロセス性能の方位角不均一性は、ワークピー
スを取り囲む誘電体シールド及び／又は高架カラーの大きさの対応する方位角変
形によって改善されることが可能である。In a fourth aspect of the invention, the azimuthal non-uniformity of the process performance can be improved by a corresponding azimuthal deformation of the dimensions of the dielectric shield and / or the elevated collar surrounding the workpiece. It is.

【００１９】 本発明の第５の態様において、ワークピースの周辺に隣接したプロセスキット
の部分の腐食は、ワークピースの表面に対して１１０°から１４５°の角度で方
向付けされる高架部分を有するカラーでワークピースを取り囲むことによって最
小とされる。In a fifth aspect of the invention, the erosion of the portion of the process kit adjacent to the periphery of the workpiece has an elevated portion oriented at an angle of 110 ° to 145 ° with respect to the surface of the workpiece. Minimized by surrounding the workpiece with a collar.

【００２０】 （好ましい実施形態の詳細な説明） １．従来のプラズマチャンバ 図２は、本発明に使用されることが可能な一般の半導体製造プロセスを示して
いる。図示したチャンバは、エッチング或いは化学堆積（ＣＶＤ）の何れかに適
する磁気的強化プラズマチャンバである。(Detailed Description of Preferred Embodiments) Conventional Plasma Chamber FIG. 2 illustrates a general semiconductor manufacturing process that can be used in the present invention. The illustrated chamber is a magnetically enhanced plasma chamber suitable for either etching or chemical vapor deposition (CVD).

【００２１】 真空チャンバは、円筒形側面壁１２と、円形底面壁１４と、円形上面壁又はリ
ド１６とによって囲まれている。電気的に接地された陽極電極１８は、リド１６
の底部に取り付けられている。陽極電極は、プロセスガスがチャンバに入るガス
入口として機能するように穴が開けられている。側面壁１２は、誘電性又は金属
性である。それが金属性の場合、陽極の部分として機能する。The vacuum chamber is surrounded by a cylindrical side wall 12, a circular bottom wall 14, and a circular top wall or lid 16. The anode 18 electrically grounded is connected to the lid 16.
It is attached to the bottom. The anode electrode is perforated to function as a gas inlet for the process gas to enter the chamber. The side wall 12 is dielectric or metallic. If it is metallic, it functions as the anode part.

【００２２】 半導体ウェーハ又はワークピース２０は、順番に、チャンバの下方端部に取り
付けられる陰極電極２２に取り付けられる。ワークピース２０は、一般に、機械
的締め付けリング又は静電チャック（図示せず）などの従来のチャックによって
陰極２２の上面に対して締め付けられるか、或いは保持される。図示しない真空
ポンプは、排気マニホルド２３を通してチャンバからガスを排気し、エッチング
及びＣＶＤプロセスそれぞれに典型的である高低の範囲を有する、一般的に、１
０ミリトールから２０トールの範囲でのプラズマの作成を促進するのに十分低い
レベルでチャンバの全ガス圧を維持する。The semiconductor wafer or workpiece 20 is in turn attached to a cathode electrode 22 which is attached to the lower end of the chamber. Workpiece 20 is typically clamped or held against the top surface of cathode 22 by a conventional chuck, such as a mechanical clamping ring or an electrostatic chuck (not shown). A vacuum pump, not shown, evacuates gases from the chamber through the exhaust manifold 23 and has a high and low range, typically one to one, typical of etch and CVD processes, respectively.
Maintain the total gas pressure in the chamber at a level low enough to facilitate plasma creation in the range of 0 mTorr to 20 Torr.

【００２３】 高周波（ＲＦ）電源２４は、直列結合コンデンサ２６を介して陰極電極２２に
接続される。ＲＦ給電は、チャンバ内のガスをプラズマ状態に励磁する陰極電極
と接地された陽極電極１８との間にＲＦ電圧を供給する。プラズマ本体は、陰極
と陽極電極とに衝撃を与えるためにイオン化プロセスガス構成要素を促進する陰
極と陽極とに対してタイム平均陽極ＤＣポテンシャル又は電圧を有している。A high frequency (RF) power supply 24 is connected to the cathode electrode 22 via a series coupling capacitor 26. The RF power supply supplies an RF voltage between a cathode electrode that excites the gas in the chamber to a plasma state and an anode electrode 18 that is grounded. The plasma body has a time-average anode DC potential or voltage with respect to the cathode and anode that facilitate the ionization process gas component to bombard the cathode and anode electrodes.

【００２４】 ウェーハ２０の表面の反応種及び荷電粒子の集束を最大化するために、それに
よって、チャンバで行われるプラズマ強化プロセスの反応速度を最大化するため
に、プラズマと陰極電極２２との間のＲＦ電流の流れはできる限り多く、陰極の
前部表面にウェーハ２０によって占められる領域に集束されるべきである。その
ために、ウェーハによってカバーされていない陰極のすべての前部と側部表面は
、従来、薄い誘電体でカバーされている。図２は、誘電シリンダ２８が、陰極の
側部表面をカバーし、誘電体シールド３０が、ウェーハ２０の周辺外側にある陰
極の上面に置かれ、且つカバーする。（図２に示される誘電体シールド３０及び
保護リング５０は従来のものでないが、以下に記述する本発明の実施形態のもの
である。） ２．誘電体シールドの腐食を保護する保護リング 図２及び図３は、誘電体シールド３０の半径方向インナ部分３８の上に広がる
、即ち、ウェーハ２０の周辺に密接する誘電体の上に広がる保護リング又は耐腐
食リング５０を示している。In order to maximize the focusing of reactive species and charged particles on the surface of the wafer 20, thereby maximizing the reaction rate of the plasma-enhanced process performed in the chamber, the distance between the plasma and the cathode electrode 22 is increased. RF current flow should be focused as much as possible on the area occupied by the wafer 20 on the front surface of the cathode. To that end, all front and side surfaces of the cathode not covered by the wafer are conventionally covered with a thin dielectric. FIG. 2 shows that a dielectric cylinder 28 covers the side surface of the cathode, and a dielectric shield 30 is placed on and covers the top of the cathode outside the periphery of the wafer 20. (The dielectric shield 30 and the protection ring 50 shown in FIG. 2 are not conventional ones, but are of the embodiment of the present invention described below.) Protective Ring Protecting Corrosion of Dielectric Shield FIGS. 2 and 3 illustrate a protective ring extending over the radially inner portion 38 of the dielectric shield 30, that is, over the dielectric closely adjacent the periphery of the wafer 20. A corrosion resistant ring 50 is shown.

【００２５】 誘電体シールド又はカラー３０、及び保護リング５０は、これら２つのコンポ
ーネントの何れかが、顕著に腐食されたとき、定期的に取り換えられる必要があ
る「プロセスキット」を共に構成する。連続するウェーハがチャンバで処理され
るとき、プロセスキットは徐々に腐食する。プロセスキットのコンポーネントの
大きさは、プラズマ密度と、ウェーハの端部近くのプロセスガスの分配とに影響
を及ぼすので、連続的な腐食は、チャンバで行われる半導体製造プロセスの特性
を変える。そのため、プロセスの一貫性及び均一性を維持するには、一般に、こ
れらのコンポーネントがかなり腐食された場合、取り換える必要がある。The dielectric shield or collar 30 and the guard ring 50 together make up a “process kit” that needs to be replaced periodically when either of these two components is significantly eroded. As successive wafers are processed in the chamber, the process kit gradually corrodes. Since the size of the components of the process kit affects the plasma density and the distribution of the process gas near the edge of the wafer, continuous erosion alters the characteristics of the semiconductor manufacturing process performed in the chamber. Therefore, to maintain process consistency and uniformity, these components generally need to be replaced if they are significantly corroded.

【００２６】 保護リング（図１を参照）のない従来の誘電体シールド３０において、通常ウ
ェーハ２０の周辺外側の誘電体の露呈表面１０４は、最も早く腐食する誘電体シ
ールドの部分である。薄い誘電体３０により、プラズマがウェーハの周辺を超え
てかなり延びることを防止し、それによって、腐食の一因となるイオンの束を減
少するので、腐食の問題は、ウェーハ周辺から徐々に外側の点に減少される。In a conventional dielectric shield 30 without a guard ring (see FIG. 1), the exposed surface 104 of the dielectric, typically on the outer periphery of the wafer 20, is the portion of the dielectric shield that corrodes most quickly. The thin dielectric 30 prevents the plasma from extending significantly beyond the periphery of the wafer, thereby reducing the flux of ions contributing to corrosion, so that the corrosion problem is gradually out of the wafer periphery. Reduced to points.

【００２７】 プラズマチャンバで行われるプロセスの化学現象により、耐腐食保護リング５
０を有する誘電体シールドの露呈インナ表面１０４をカバーすることは、画期的
に腐食を減少し、プロセスキットの寿命を延ばすことが可能である。Due to the chemical phenomena of the process performed in the plasma chamber, the corrosion protection ring 5
Covering the exposed inner surface 104 of the dielectric shield with a zero can significantly reduce corrosion and extend the life of the process kit.

【００２８】 図３の実施形態のインナ誘電体シールド３８は、図１の従来の設計より軸方向
に薄く、半径方向に広い。これは、下記で十分に説明される本発明の別の態様で
ある。簡単に、インナシールド３８は、陰極２２とプラズマ４０との間に特定量
のＲＦパワーを、インナシールを介して結合するために薄く、それによって、ワ
ークピース２０の周辺を超えて外側半径方向にプラズマを延長する。図４は、図
３の実施形態におけるよりもインナシールド３８が半径方向に広く、それによっ
て、更に外側半径方向にプラズマを延長する別の実施形態を示している。両実施
形態において、インナ誘電体シールド３８は、薄く、陰極とプラズマとの間のか
なりのＲＦパワーを結合するのに十分であるので、プラズマからインナ誘電体シ
ールドの方に、インナ誘電体シールドの露呈部分の腐食を促進するたくさんのイ
オン束がある。このような腐食を防止するために、保護リング５０が、誘電体シ
ールド３０の薄いインナ部分３８の露呈上部全表面をカバーすべきである。The inner dielectric shield 38 of the embodiment of FIG. 3 is axially thinner and radially wider than the conventional design of FIG. This is another aspect of the invention that is described more fully below. Briefly, the inner shield 38 is thin to couple a certain amount of RF power between the cathode 22 and the plasma 40 via the inner seal, thereby radially outwardly beyond the periphery of the workpiece 20. Extend the plasma. FIG. 4 shows another embodiment in which the inner shield 38 is radially wider than in the embodiment of FIG. 3, thereby extending the plasma further radially outward. In both embodiments, the inner dielectric shield 38 is thin and is sufficient to couple significant RF power between the cathode and the plasma, so that the plasma from the inner dielectric shield to the inner dielectric shield is reduced. There are many ion fluxes that promote corrosion of exposed parts. To prevent such corrosion, a protective ring 50 should cover the entire exposed upper surface of the thin inner portion 38 of the dielectric shield 30.

【００２９】 耐腐食リング５０は、チャンバで行われる特定のプラズマ強化プロセスの周囲
環境のインナシールド３８の誘電物質よりも腐食に耐える物質から構成される。
インナ誘電体シールド３８が、プロセスガスにより腐食されやすい場合、そのと
きには、実質的により耐腐食性の物質の最良のものは、金属又は半導体などの非
誘電体物質が好ましい。The corrosion resistant ring 50 is composed of a material that is more resistant to corrosion than the dielectric material of the inner shield 38 in the environment surrounding the particular plasma-enhanced process performed in the chamber.
If the inner dielectric shield 38 is susceptible to corrosion by process gases, then the best of the substantially more corrosion resistant materials is preferably a non-dielectric material such as a metal or semiconductor.

【００３０】 ワークピース２０の誘電層をエッチングするプラズマ強化プロセスにおいて、
ワークピースの誘電体を腐食するプロセスガス成分は、誘電体シールド３０を腐
食するようである。例えば、薄いインナ部分３８を含む誘電体シールド３０は、
１枚の石英としての条件を満たすことが好ましい。石英は、プロセスチャンバに
汚染物質を放出するのを回避するのに重要である非常に低い不純物濃度で使用可
能であるので都合がよい。しかし、腐食されるか鉱物の誘電層が、二酸化ケイ素
である場合、そのときには、それは、化学的に石英と同一であり、腐食プロセス
は、石英シールド３０を腐食する。結果的に、二酸化ケイ素腐食チャンバにおい
て、保護リング５０は、腐食からプロセスキットを保護するのに非常に好都合で
ある。In a plasma-enhanced process for etching the dielectric layer of the workpiece 20,
Process gas components that erode the dielectric of the workpiece are likely to erode the dielectric shield 30. For example, the dielectric shield 30 including the thin inner portion 38
It is preferable that the condition as one piece of quartz is satisfied. Quartz is advantageous because it can be used at very low impurity concentrations, which is important to avoid releasing contaminants into the process chamber. However, if the corroded or mineral dielectric layer is silicon dioxide, then it is chemically identical to quartz and the erosion process will erode the quartz shield 30. Consequently, in a silicon dioxide corrosion chamber, the protection ring 50 is very advantageous for protecting the process kit from corrosion.

【００３１】 二酸化ケイ素腐食チャンバにおいて、保護リング５０は、純シリコンで構成さ
れることが好ましい。シリコンは、酸化物腐食プロセスに一般に使用される反応
種による腐食に耐性であるので、またそれは、チャンバに汚染物質を放出するの
を回避するように、非常に低い不純物濃度を有する形状で使用可能であるので、
好都合である。単一の結晶シリコンは、高純度で使用できるので、好ましい。In the silicon dioxide corrosion chamber, the protection ring 50 is preferably composed of pure silicon. Since silicon is resistant to corrosion by reactive species commonly used in oxide corrosion processes, it can also be used in configurations with very low impurity concentrations to avoid releasing contaminants into the chamber So that
It is convenient. Single crystalline silicon is preferred because it can be used with high purity.

【００３２】 シリコンウェーハに二酸化ケイ素をエッチングする標準プロセスを用いる本テ
ストにおいて、シリコン保護リング５０は、石英の腐食速度より少なくとも１０
倍遅い速度で腐食される。シリコン保護リングが、腐食のため顕著な凹状表面に
なり始めるとき、誘電体シールド３０を取り換えることなく、シリコンリングは
、簡単に取り換えられることが可能である。更に、シリコンリングの有効寿命は
、上面が凹状になった後、それを逆にして２倍にすることが可能である。In this test, which uses a standard process for etching silicon dioxide on a silicon wafer, the silicon protection ring 50 has a corrosion rate of at least 10
Corroded at twice the speed. When the silicon protection ring begins to become noticeably concave due to corrosion, the silicon ring can be easily replaced without replacing the dielectric shield 30. In addition, the useful life of the silicon ring can be doubled after the top surface has been recessed and then reversed.

【００３３】 逆に言えば、誘電体インナシールド３８は、別の簡単に使用可能な物質と同じ
耐腐食性である場合、保護リング５０は、省かれることが可能である。例えば、
石英シールドが、金属エッチング及びシリコンエッチングに一般に用いられる反
応種による腐食に対して耐性であるので、保護リング５０は、金属又はシリコン
をエッチングするために使用されるチャンバには不必要である。Conversely, if the dielectric inner shield 38 is the same corrosion resistant as another readily available material, the guard ring 50 can be omitted. For example,
Because the quartz shield is resistant to corrosion by reactive species commonly used for metal and silicon etching, guard ring 50 is not required for chambers used to etch metal or silicon.

【００３４】 保護リング５０が、シリコンなどの非誘電物質である場合、またウェーハ２０
が、電気的に陰極２２から絶縁されている場合（ウェーハが、陰極とウェーハと
の間に誘電層５２を有する静電チャックによって陰極に取り付けられている場合
のように）、そのとき、それは、一般に、陰極の隣接して表面５４から非誘電保
護リング５０を電気的に絶縁することが好都合である。ウェーハが陰極から絶縁
されるが、非誘電リングが絶縁されない場合、非誘電リングは、ウェーハより低
いインピーダンスによって陰極に結合され、ウェーハを通る代わりに、シリコン
リングを通ってプラズマに結合される過度のＲＦパワーを生ずる結果となる。When the protection ring 50 is made of a non-dielectric material such as silicon,
Is electrically insulated from the cathode 22 (such as when the wafer is attached to the cathode by an electrostatic chuck having a dielectric layer 52 between the cathode and the wafer), then: Generally, it is advantageous to electrically insulate the non-dielectric protection ring 50 from the surface 54 adjacent to the cathode. If the wafer is insulated from the cathode, but the non-dielectric ring is not, the non-dielectric ring is coupled to the cathode with a lower impedance than the wafer and excessively coupled to the plasma through the silicon ring instead of through the wafer. The result is RF power.

【００３５】 陰極と非誘電保護リング５０との間の電気絶縁は、保護リングに隣接した陰極
の表面５４の酸化物又は他の誘電体の層になり得る。好ましい実施形態において
、陰極は、アルミニウムであり、酸化物層は、陰極の外側全表面を陽極酸化処理
することによって得られる。或いは、非誘電保護リング５０は、保護リングと陰
極との間の間隙を維持するように誘電体シールドに取り付けられることが可能で
あり、真空間隙が、リング５０と陰極との間に電気絶縁を設ける。 ３．誘電体シールドがプロセス化学現象を変えないようにする保護リング 記述された（図２から図４に示される２つの実施形態によって例示された）保
護リング５０は、プロセスキットの寿命を延ばすほかに、他の利点を有している
。幾つかの半導体製造プロセスにおいて、誘電体シールド３０は、シールド付近
の、即ち、ワークピース２０の周辺近くで、製造化学現象を変える化学種を放出
するように、プロセスガスの化学現象と反応したり、或いはイオン衝撃によって
腐食されたりする。ワークピースの周辺近くのプロセス化学現象（例えば、様々
な化学種の割合）が、ワークピースの中心近く化学現象と異なる場合、製造プロ
セスの性能は、対応する半径方向不均一性を有する。無保護の誘電体シールド３
０によって放出される種と比べて、プロセルガスとの反応がかなり少なく、又は
製造プロセルにより好都合の（又は不都合の少ない）効果を有する化学種を放出
する物質から構成される場合、本保護リング５０は、プロセス空間均一性を改善
することが可能である。The electrical insulation between the cathode and the non-dielectric guard ring 50 can be an oxide or other dielectric layer on the cathode surface 54 adjacent to the guard ring. In a preferred embodiment, the cathode is aluminum and the oxide layer is obtained by anodizing the entire outer surface of the cathode. Alternatively, a non-dielectric guard ring 50 can be attached to the dielectric shield to maintain a gap between the guard ring and the cathode, and a vacuum gap provides electrical insulation between the ring 50 and the cathode. Provide. 3. Protective Ring to Prevent Dielectric Shield from Changing Process Chemistry The described protective ring 50 (exemplified by the two embodiments shown in FIGS. 2-4), in addition to extending the life of the process kit, It has other advantages. In some semiconductor manufacturing processes, the dielectric shield 30 reacts with the process gas chemistry near the shield, i.e., near the periphery of the workpiece 20, to emit chemical species that alter the manufacturing chemistry. Or corrosion by ion bombardment. If the process chemistry near the periphery of the workpiece (eg, the percentage of various species) differs from the chemistry near the center of the workpiece, the performance of the manufacturing process will have a corresponding radial non-uniformity. Unprotected dielectric shield 3
The protective ring 50 may be made of material that reacts significantly less with the process gas compared to the species released by zero or that releases species that have a more favorable (or less inconvenient) effect on the production process. , It is possible to improve the process space uniformity.

【００３６】 例えば、石英シールド３０が、スパッタリングすることによって、又はプロセ
スガスとの反応によって腐食されるとき、それは、一般に酸素を放出する。特定
の半導体製造プロセスにおいて、酸素は、反応速度にかなり影響を及ぼす。特に
、フォトレジスト平坦化エッチングなどの炭化水素エッチングのプロセスは、酸
素の濃度増加によって促進される。同様な効果は、スピン−オン−ガラス（ＳＯ
Ｇ）誘電体をエッチングするプロセスで生ずる。というのは、ＳＯＧが、一般に
、かなりの炭素含有量を有しているからである。これらの腐食プロセスについて
、露呈石英シールド３０は、ウェーハ周辺近くで腐食速度を増大し、それによっ
て、腐食速度の空間均一性を低下する。When, for example, the quartz shield 30 is eroded by sputtering or by reaction with a process gas, it generally releases oxygen. In certain semiconductor manufacturing processes, oxygen significantly affects the reaction rate. In particular, hydrocarbon etching processes such as photoresist planarization etching are facilitated by an increase in oxygen concentration. A similar effect is achieved by spin-on-glass (SO
G) occurs in the process of etching the dielectric. This is because SOG generally has a significant carbon content. For these corrosion processes, the exposed quartz shield 30 increases the corrosion rate near the wafer perimeter, thereby reducing the spatial uniformity of the corrosion rate.

【００３７】 別の例として、石英シールド３０の腐食によって放出される酸素は、ウェーハ
の二酸化ケイ素をエッチングするプロセスに異なる効果を有している。そのよう
な腐食プロセスが、ウェーハに露呈されるあらゆるシリコンのエッチングに対し
てできる限り選択的であることが望ましい。典型的な酸化物腐食プロセスにおい
て、酸素は、二酸化ケイ素のエッチングを促進しないが、シリコンのエッチング
を促進する。その結果、石英シールド３０の腐食は、一般に、ウェーハの周辺近
くの腐食プロセスの選択性を減少する。As another example, the oxygen released by erosion of the quartz shield 30 has a different effect on the process of etching silicon dioxide on a wafer. It is desirable that such a corrosion process be as selective as possible with respect to any etching of silicon exposed on the wafer. In a typical oxide corrosion process, oxygen does not promote the etching of silicon dioxide, but does promote the etching of silicon. As a result, corrosion of the quartz shield 30 generally reduces the selectivity of the corrosion process near the periphery of the wafer.

【００３８】 両例示において、ウェーハの周辺近くの空間均一性又は選択性の低下は、腐食
プロセスにかなり影響を及ぼす化学種を放出しない物質から構成される保護リン
グ５０を有する石英シールド３０のインナ部分３８をカバーすることによって改
善されることが可能である。初期に説明されたように、イオン束が、石英シール
ドの露呈表面とプロセスガスとの間の反応速度を一般に減速するワークピースの
周辺から下に傾いているので、保護リングを有する石英シールド３０のアウタ部
分をカバーする必要はない。In both examples, reduced spatial uniformity or selectivity near the perimeter of the wafer results in an inner portion of the quartz shield 30 having a protective ring 50 composed of a material that does not emit species that significantly affect the erosion process. 38 can be improved. As described earlier, the ion flux is inclined down from the periphery of the workpiece, which generally slows down the reaction rate between the exposed surface of the quartz shield and the process gas, so that the quartz shield 30 with the guard ring is There is no need to cover the outer part.

【００３９】 シリコンは、プロセスキットの寿命を延ばすのに効果的であるとして、即ち、
誘電体及び金属をエッチングするのに一般に使用される試薬による腐食に対して
良好な耐性及び低い不純物レベルを有する簡単な利用性として、初期に記述され
たのと同一理由で、保護リング５０にとって好ましい物質である。シリコンは、
ＣＦ₄又はＣＨＦ₃などのフッ素含有試薬を使用する腐食プロセスの均一性を改善
するのに別の利点を有している。プラズマのフッ素イオンの高濃度は、一般に、
腐食プロセスの選択性を減少する。ワークピースと隣接してシリコン物質を供給
すると、ワークピースに隣接してフッ素イオン濃度を減少するため、シリコンは
、フッ素イオンと反応し、フッ素イオンを消耗する（「化学的に除去する」）。
例えば、酸化ケイ素をエッチングするためのプロセスにおいて、シリコンリング
５０の存在により、フォトレジストに対する腐食の選択性を改善すると考えられ
ている、即ち、フォトレジストの腐食速度を減少すると考えられている。Silicon is said to be effective in extending the life of a process kit, ie,
Preferred for the protective ring 50 for the same reasons as described earlier, for its simple use with good resistance to corrosion by reagents commonly used to etch dielectrics and metals and low impurity levels Substance. Silicon is
It has another advantage in improving the uniformity of the corrosion process using a fluorine-containing reagent such as CF ₄ or CHF _3. The high concentration of fluorine ions in the plasma is generally
Decreases the selectivity of the corrosion process. When the silicon material is provided adjacent to the workpiece, the silicon reacts with the fluorine ions to deplete the fluorine ions ("chemically remove") to reduce the fluorine ion concentration adjacent to the workpiece.
For example, in a process for etching silicon oxide, it is believed that the presence of the silicon ring 50 improves the selectivity of the corrosion to the photoresist, i.e., reduces the corrosion rate of the photoresist.

【００４０】 図７は、保護リング５０が誘電体シールド３０の露呈表面のより大きい部分を
カバーし、それによって、腐食から保護される誘電体シールド３０の領域を増大
するということを除いては、図４の設計と類似する別の設計を示している。特に
、図示されている保護リング５０は、上方に面する全表面と、誘電体シールド３
０の内方に面する全表面をカバーしている。その結果として、図７は、保護リン
グ５０の以前に記述した両機能、即ち、プロセスキットの寿命を延ばすことと、
誘電体シールド３０とプロセスガスとの間の化学的相互作用のよって生ずる半導
体製造プロセスの空間不均一性を減少することとをさらなる進歩を設計している
。FIG. 7 shows that, except that protective ring 50 covers a larger portion of the exposed surface of dielectric shield 30, thereby increasing the area of dielectric shield 30 that is protected from corrosion. 5 shows another design similar to that of FIG. In particular, the illustrated guard ring 50 has an overall upwardly facing surface and a dielectric shield 3.
0 covers the entire surface facing inward. As a result, FIG. 7 illustrates both the previously described features of the guard ring 50, ie, extending the life of the process kit,
A further advance is designed to reduce the spatial non-uniformity of the semiconductor manufacturing process caused by chemical interactions between the dielectric shield 30 and the process gas.

【００４１】 図５及び図６は、更に、保護リング５０が、図４の設計におけるよりも多い誘
電体シールドをカバーするが、図７の設計におけるよりも少ない誘電体シールド
をカバーする図４と図７との間の中間の別の設計を示している。特に、図５及び
図６において、保護リング５０は、下部リング５６と上部リング５８とを備え、
上部リング５８は、部分的に、又は全体的に、誘電体シールド３０の内方に面す
る高架表面３２をカバーしている。プロセスにより、図５又は図６の設計は、誘
電体シールド３０が腐食するのを適切に防止し、それによって、プロセスの化学
現象を変える。FIGS. 5 and 6 further illustrate that FIG. 4 shows that the guard ring 50 covers more dielectric shield than in the design of FIG. 4, but covers less dielectric shield than in the design of FIG. 8 shows another design intermediate between FIG. 7 and FIG. In particular, in FIGS. 5 and 6, the protection ring 50 includes a lower ring 56 and an upper ring 58,
The upper ring 58 partially or entirely covers the inwardly facing elevated surface 32 of the dielectric shield 30. Depending on the process, the design of FIG. 5 or FIG. 6 properly prevents the dielectric shield 30 from corroding, thereby altering the chemistry of the process.

【００４２】 図７の設計が、特に、石英誘電体シールド３０の腐食から放出される酸素によ
って強度に作用されない半導体製造プロセスに好都合であると考えられている。
初期に記述したように、そのようなプロセスはフォトレジスト平坦化エッチング
プロセスと、スピン−オンーガラスエッチングプロセスとを含む。保護リング５
０によってカバーされる石英シールド３０の領域を増加することは、更に、石英
から酸素を放出することを減少する。そのような放出は、ワークピースの中心に
対してか鉱物の周辺近くの腐食速度を増大し、それによって、ワークピースを上
の腐食速度の空間均一性を低下する。It is believed that the design of FIG. 7 is particularly advantageous for semiconductor manufacturing processes that are not strongly affected by oxygen released from corrosion of the quartz dielectric shield 30.
As described earlier, such processes include a photoresist planarization etch process and a spin-on-glass etch process. Protection ring 5
Increasing the area of the quartz shield 30 covered by zeros further reduces the release of oxygen from the quartz. Such discharge increases the corrosion rate relative to the center of the workpiece or near the periphery of the mineral, thereby reducing the spatial uniformity of the corrosion rate over the workpiece.

【００４３】 保護シールド５０は、初期に記述したようにフッ素イオンを化学的に除去する
利点を有するシリコンで構成されることが好ましい。フッ素含有試薬を使用して
酸化ケイ素をエッチングするプロセスにおいて、図７の設計は、プラズマに露呈
されるシリコンシールド５０の表面領域を増大するので、ワークピースに隣接し
たフッ素イオンの濃度を更に減少し、それによって、腐食プロセスの選択性を改
善する。The protective shield 50 is preferably made of silicon which has the advantage of chemically removing fluorine ions as described earlier. In the process of etching silicon oxide using a fluorine-containing reagent, the design of FIG. 7 further increases the surface area of the silicon shield 50 exposed to the plasma, thus further reducing the concentration of fluorine ions adjacent to the workpiece. , Thereby improving the selectivity of the corrosion process.

【００４４】 シリコンシールドの露呈表面領域を増大する１つの可能な利点は、エッチング
プロセスの効果がかなりのもとなり、その温度感度をよりよく表示させることで
ある。プラズマ腐食チャンバで通常生ずる温度の範囲内で、シリコンシールドの
温度を増大すると、フッ素との反応性を増大する。その結果、シリコンシールド
が、プラズマに対して露呈される大きな表面領域を有する設計において、良好な
プロセスの反復性を確実にするために、シリコンシールドの温度を調整する必要
がある。 ４．ワークピース近くに低インピーダンス部分を有する誘電体シールド 発明の背景において上記に説明したように、図１に示される従来の誘電体シー
ルド３０は、２つの機能を行う。第１に、誘電体シールドは、陰極電極２２と誘
電体を介してプラズマとの間を結合するＲＦ電源に高い電気的インピーダンスを
供給するために、軸方向の大きさに十分薄い。ワークピース２０の周辺外側を結
合するこのようなＲＦパワーを最小とすると、ワークピースで行われる製造プロ
セスの速度を最小とする。第２に、誘電体シールド３０は、ウェーハ周辺近くと
ウェーハ中心近くとの反応種濃度の間の相違を減少することによってプロセス性
能の半径方向の均一性を改善するように、ワークピースの表面の上軸方向に延び
ている。One possible advantage of increasing the exposed surface area of the silicon shield is that the effect of the etching process can be significant, giving a better indication of its temperature sensitivity. Increasing the temperature of the silicon shield, within the range normally encountered in plasma erosion chambers, increases the reactivity with fluorine. As a result, in designs where the silicon shield has a large surface area exposed to the plasma, the temperature of the silicon shield needs to be adjusted to ensure good process repeatability. 4. Dielectric Shield With Low Impedance Portion Near the Workpiece As described above in the background of the invention, the conventional dielectric shield 30 shown in FIG. 1 performs two functions. First, the dielectric shield is axially thin enough to provide a high electrical impedance to the RF power supply coupling between the cathode electrode 22 and the plasma via the dielectric. Minimizing such RF power coupling the outer periphery of the workpiece 20 minimizes the speed of the manufacturing process performed on the workpiece. Second, the dielectric shield 30 provides a surface roughness of the workpiece to improve radial uniformity of process performance by reducing the difference between the reactant concentrations near the wafer periphery and near the wafer center. It extends in the upper axial direction.

【００４５】 ウェーハ２０の表面上の製造プロセスの空間均一性は、更に、ＲＦパワーが陰
極電極２２からプラズマ４０に結合されるウェーハを取り囲む環状領域を供給す
ることによって改善されることが多いということが分かった。そのようなＲＦ結
合は、誘電体シールド３０に、ＲＦインピーダンスが実質的に誘電体シールドの
周囲部分の物より小さいインナ部分３８を備えることによって達成される。陰極
２２と、インナ誘電体シールド３８の比較的低いインピーダンスを介してプラズ
マとの間を結合するＲＦパワーは、プラズマシース４２をワークピース２０の周
辺を超えて軸方向に延ばす。こうして、ワークピース周辺近くのプラズマシース
のあらゆる不連続性を最小にすることによりワークピース上で行われるプラズマ
半導体製造工程の軸上の均一性を向上する。That the spatial uniformity of the manufacturing process on the surface of the wafer 20 is often further improved by providing an annular region surrounding the wafer where RF power is coupled from the cathode electrode 22 to the plasma 40. I understood. Such RF coupling is achieved by providing the dielectric shield 30 with an inner portion 38 whose RF impedance is substantially less than that of the surrounding portion of the dielectric shield. The RF power coupling between the cathode 22 and the plasma via the relatively low impedance of the inner dielectric shield 38 extends the plasma sheath 42 axially beyond the periphery of the workpiece 20. Thus, the axial uniformity of the plasma semiconductor manufacturing process performed on the workpiece is improved by minimizing any discontinuities in the plasma sheath near the periphery of the workpiece.

【００４６】 インナ部分３８を取り囲む誘電体シールド３０の残部は、ワークピースで行わ
れる製造プロセスにかなり貢献するため、ワークピースからかなり離れた領域へ
のＲＦパワーの結合を最小とする実質的に、高い電気インピーダンスを有してい
る。ワークピースの周辺外側を結合するＲＦパワーは、高架カラー３０の厚さ（
即ち、軸方向の高さ）を増大することによって、また下方誘電性定数を有する誘
電物質でそれを製造することによって、最小とされることが可能である。石英は
、チャンバへの汚染物質の放出を最小とするように、非常に低い不純物レベルで
簡単に使用可能なので、高架カラー３０の適切な誘電物質である。The remainder of the dielectric shield 30 surrounding the inner portion 38 substantially contributes to the manufacturing process performed on the workpiece, thus substantially minimizing the coupling of RF power to areas far away from the workpiece. Has high electrical impedance. The RF power coupling the outer perimeter of the workpiece depends on the thickness of the elevated collar 30 (
That is, it can be minimized by increasing the axial height) and by manufacturing it with a dielectric material having a lower dielectric constant. Quartz is a suitable dielectric material for the elevated collar 30 because it can be easily used with very low impurity levels to minimize the emission of contaminants into the chamber.

【００４７】 インナ誘電体シールド３８の電気インピーダンスは、図３に図示されるように
、軸方向の大きさが実質的に薄くインナシールド３８を作成することによって、
誘電体シールド３０の残りのアウタ部分をより小さく作成されることが可能にな
る。好ましい実施形態において、誘電体シールド３０は、インナ部分３８でより
薄い図示された形状に製造される１枚の石英である。或いは、インナ誘電体シー
ルド３８の電気インピーダンスは、シールド３０の残りのアウタ部分より高い誘
電定数を有する物質でそれを製造することによって減少される。The electrical impedance of the inner dielectric shield 38 can be reduced by making the inner shield 38 substantially thinner in the axial direction as shown in FIG.
The remaining outer portion of the dielectric shield 30 can be made smaller. In a preferred embodiment, the dielectric shield 30 is a piece of quartz manufactured in the illustrated shape with a thinner inner portion 38. Alternatively, the electrical impedance of the inner dielectric shield 38 is reduced by manufacturing it with a material having a higher dielectric constant than the remaining outer portion of the shield 30.

【００４８】 実際問題として、誘電体シールド３０のインナとアウタ部分の電気インピーダ
ンスは、ＲＦ周波数で変わる。本特許の明細書に参照されているインピーダンス
は、陰極２２に接続されるＲＦ電源２４の周波数のことであり、この周波数は、
好ましい実施形態において１３．５６ＭＨである。As a practical matter, the electrical impedance of the inner and outer portions of the dielectric shield 30 will change at RF frequencies. The impedance referred to in the specification of this patent refers to the frequency of the RF power supply 24 connected to the cathode 22, which frequency
In a preferred embodiment, it is 13.56 MH.

【００４９】 腐食速度の空間均一性に最も強度に影響を及ぼすプロセスキットの寸法のパラ
メータは、薄いインナ誘電体シールド３８の軸方向の厚さ又は深さＤと、薄いイ
ンナ誘電体シールド３８の半径方向の幅Ｗと、プロセスキットの高架部分３０の
ウェーハの上の高さＨと、高架部分とウェーハ周辺との間のスペーシングＳとで
ある。（参照文字Ｄ、Ｗ、Ｈ、Ｓは、図４に適用しているが、他の実施形態にも
等しく適用する。） 陰極電極２２とインナ誘電体シールド３８を介してプラズマ４０との間を容量
的に結合されるＲＦパワーは、インナ誘電体シールドの電気インピーダンスに反
比例する。そのようなインピーダンスは、薄いインナ誘電体シールド３８の深さ
Ｄによって分割される半径方向の幅Ｗに比例し、インナ誘電体シールドの物質の
誘電率に反比例する。ＲＦパワーの結合は、インナ誘電体シールド３８上のプラ
ズマプレシース及びシース４２の荷電粒子濃度において対応する増加を生成し、
インナ誘電体シールドの方にイオン束において対応する増加を生成する。The dimensions of the process kit that most strongly affect the spatial uniformity of corrosion rate are the axial thickness or depth D of the thin inner dielectric shield 38 and the radius of the thin inner dielectric shield 38. The width W in the direction, the height H above the wafer of the elevated portion 30 of the process kit, and the spacing S between the elevated portion and the periphery of the wafer. (The reference characters D, W, H, and S apply to FIG. 4 but apply equally to other embodiments.) Between the cathode electrode 22 and the plasma 40 via the inner dielectric shield 38. The capacitively coupled RF power is inversely proportional to the electrical impedance of the inner dielectric shield. Such impedance is proportional to the radial width W divided by the depth D of the thin inner dielectric shield 38 and inversely proportional to the dielectric constant of the material of the inner dielectric shield. The coupling of the RF power produces a corresponding increase in the charged particle concentration of the plasma pre-sheath and sheath 42 on the inner dielectric shield 38,
Producing a corresponding increase in ion flux towards the inner dielectric shield.

【００５０】 どの設計が、空間均一性と、特定の半導体製造プロセスのためのスループット
との最善の組み合わせを供給するのかを決定するために、異なる寸法及び形状を
有する誘電体シールドと保護リングで実験することは望ましいことである。この
節の始めに記述したように、陰極からウェーハによって占められる領域の外側の
プラズマに結合されるＲＦパワーは、ウェーハ表面でイオンの濃度と反応種とを
減少する。その結果、薄いインナ誘電体シールド３８を介してＲＦパワーの結合
を増大することによって得られる空間均一性におけるどのような改善も、ウェー
ハで行われるプロセスの平均速度（即ち、スループット）で結果として生ずる減
少に対して平衡を保つ。Experiments with dielectric shields and guard rings with different dimensions and shapes to determine which design provides the best combination of spatial uniformity and throughput for a particular semiconductor manufacturing process It is desirable to do so. As described earlier in this section, the RF power coupled from the cathode to the plasma outside the area occupied by the wafer reduces the concentration of ions and reactive species at the wafer surface. As a result, any improvement in spatial uniformity obtained by increasing the coupling of RF power through the thin inner dielectric shield 38 results in the average speed (ie, throughput) of the process performed on the wafer. Balance against reduction.

【００５１】 例えば、図４は、半径方向の幅Ｗが、図３に示される実施形態のものよりかな
り大きい誘電体インナシールド３８及び非誘電保護リング５０を示している。（
図面を簡単化するために、図４から図６には、図３におけるように、誘電体イン
ナシールド３８とウェーハ２０との下に配置される陰極電極２２が示されていな
い。）図４の設計は、ウェーハの端部近くのプロセスのあらゆる空間不均一性を
減少するように、ウェーハの端部を超えて更に軸方向にプラズマシースを延びる
ために、図３の設計より好ましい。For example, FIG. 4 shows a dielectric inner shield 38 and a non-dielectric guard ring 50 whose radial width W is significantly larger than that of the embodiment shown in FIG. (
For simplicity of the drawing, FIGS. 4 to 6 do not show the cathode electrode 22 disposed below the dielectric inner shield 38 and the wafer 20 as in FIG. 4) is preferred over the design of FIG. 3 because it extends the plasma sheath further axially beyond the edge of the wafer so as to reduce any spatial non-uniformities in the process near the edge of the wafer. .

【００５２】 誘電体インナシールド３８の半径方向の幅が、それぞれに６ｍｍと１４ｍｍで
あった図３及び図４の設計を比較するため、標準二酸化ケイ素腐食プロセスの腐
食速度と腐食速度均一性とが測定された。（誘電体インナシールドの厚さＤは、
２つの場合、４ｍｍであった。）テストにおいて、均一性は、図３と図４との間
では差ほど違いはなかった。予期されるように、更に多くのＲＦパワーが、ウェ
ーハ２０から離れた領域にインナ誘電体シールドを通って迂回されたので、腐食
速度は、図４の設計においてわずかにより遅かった。その結果、この特定のプロ
セスについて少なくとも、図３の設計の方が好まれる。To compare the designs of FIGS. 3 and 4 where the radial width of the dielectric inner shield 38 was 6 mm and 14 mm, respectively, the corrosion rate and corrosion rate uniformity of the standard silicon dioxide corrosion process were determined. Measured. (The thickness D of the dielectric inner shield is
In two cases, it was 4 mm. 3.) In the test, the uniformity was not as different between FIGS. 3 and 4. As expected, the erosion rate was slightly slower in the design of FIG. 4, as more RF power was diverted through the inner dielectric shield to areas away from the wafer 20. As a result, at least the design of FIG. 3 is preferred for this particular process.

【００５３】 プロセスキットの高架部分３０の高さＨの効果は、かなり複雑である。多くの
構成において、高架部分の優れた効果は、高架部分３０が、反応プロセスガスを
ウェーハの方に移動させないようにする「陰影」効果又は「空乏」効果である。
その結果として、空乏効果は、ウェーハ中心近くの空乏にかなり密接に合致する
ため、ウェーハ周辺近くの反応種の空乏を増大する。一般に、ウェーハ周辺近く
の活性種の空乏を増大すると、その周辺近くのプロセス速度を減少する。第２に
、高架部分は、特定のプロセスが行われる化学現象により、ウェーハ周辺近くの
プロセス速度を増大したり、或いは減少したりするウェーハの周辺近くの反応種
の残留時間を増大する「閉じ込め」又は「残留時間」効果を生成する。第３に、
シールドの高架部分は、プラズマシースから下方に加速されるイオン３４が、高
架部分の内方に面する表面３２及びウェーハの方に跳飛３６に衝突するので、ウ
ェーハの周辺近くのイオン束を増大する「集束」効果を生成する（図３を参照）
。集束効果は、ウェーハ表面とウェーハに面する高架部分の面３２との間の角度
に強く左右され、ここでは、１３５°の角度（鉛直面から４５°）が、ウェーハ
の中心の方にイオンの最大偏向を生成すると予期される。高架カラーの第４の効
果は、ワークピース周辺外側のプラズマシース上方軸方向に変位し、それによっ
て、ワークピース周辺から更にプラズマシーツを移動し、その結果として、ワー
クピースの周辺近くの反応種濃度を減少することである。The effect of the height H of the elevated portion 30 of the process kit is quite complicated. In many configurations, the superior effect of the elevated portion is a "shadow" or "depletion" effect that prevents the elevated portion 30 from moving reactive process gases toward the wafer.
As a result, the depletion effect increases the depletion of reactive species near the periphery of the wafer because the depletion effect matches closely with the depletion near the center of the wafer. In general, increasing the depletion of active species near the periphery of a wafer decreases the process speed near that periphery. Second, the elevated portion increases or decreases the process speed near the wafer perimeter, depending on the chemistry in which the particular process is performed. Or create a "residual time" effect. Third,
The elevated portion of the shield increases the ion flux near the periphery of the wafer as ions 34 accelerated downward from the plasma sheath impinge on the inwardly facing surface 32 of the elevated portion and bounce 36 toward the wafer. Create a "focusing" effect (see Figure 3)
. The focusing effect is strongly dependent on the angle between the wafer surface and the surface 32 of the elevated section facing the wafer, where an angle of 135 ° (45 ° from the vertical) causes the ion to move toward the center of the wafer. It is expected to produce maximum deflection. A fourth effect of the elevated collar is to displace axially above the plasma sheath outside the periphery of the workpiece, thereby displacing further plasma sheets from the periphery of the workpiece, and consequently the concentration of the reactive species near the periphery of the workpiece. Is to reduce.

【００５４】 上記の節は、プロセス速度における高さＨの効果を記述した。「空乏」効果及
び「残留時間」効果は、そのうえ、腐食プロセスにおける選択性、又は堆積プロ
セスにおけるフィルム品質などのその他のプロセス性能パラメータに影響を及ぼ
す。本発明は、ワークピース周辺を超えるＲＦ結合が高架カラー３０の高さを独
立して調節させることによって、これらの性能のパラメータを最適化する多くの
オプションを提供する（「空乏」及び「残留時間」効果は、効果カラーによって
制御される）。The above section described the effect of height H on process speed. The "depletion" and "residence time" effects also affect other process performance parameters, such as selectivity in a corrosion process or film quality in a deposition process. The present invention provides a number of options to optimize these performance parameters by allowing the RF coupling beyond the workpiece periphery to independently adjust the height of the elevated collar 30 ("depletion" and "residence time"). The effect is controlled by the effect color).

【００５５】 空乏効果、残量時間効果、集束効果及びプラズマ変位効果のすべては、高さＨ
が増大されるとき、より著しくなる傾向がある。これらの効果すべては、更に、
高架部分の内方面３２とウェーハの周辺との間の半径方向スペーシングＳによっ
て影響を及ぼされる。集束効果は、特定のスペーシングＳ（経験に基づいて決定
される必要がある）で最大化されることが予期されるが、その他のこれらの効果
は、スペーシングＳを増大すると徐々に減少する。The depletion effect, remaining time effect, focusing effect and plasma displacement effect all have a height H
Tend to be more pronounced when is increased. All of these effects, in addition,
Affected by the radial spacing S between the inner surface 32 of the overpass and the periphery of the wafer. The focusing effect is expected to be maximized at a particular spacing S (needs to be determined empirically), while these other effects gradually decrease with increasing spacing S .

【００５６】 図５は、非誘電保護リング５０が、ウェーハ２０の表面より高く延び、且つ高
架シールド３０のインナ表面３２のような鉛直面から４５°の角度のあるインナ
とアウタ表面を有する第２非誘電リングが配置される図４のリング５０のような
フラットなリング５６から成る別の設計を示している。高架非誘電リング５８は
、図３に示される高架誘電体シールド３０の類似して配置されるインナ表面３２
に類似の方法でウェーハ端部近くに反応種の物理的構成を供給する。しかし、図
３の設計の誘電体シールド３０と対照的に、図５の第２非誘電リング５８は、Ｒ
Ｆ電源を備えた陰極２２とプラズマとの間に比較的小さな電気インピーダンスを
押し付け、それによって、図４の設計の薄いインナ誘電体シールド３８を介して
ＲＦ結合の高いレベルを保つ。FIG. 5 shows that the non-dielectric protection ring 50 extends above the surface of the wafer 20 and has an inner and outer surface 45 ° from a vertical plane, such as the inner surface 32 of the elevated shield 30. 5 shows another design consisting of a flat ring 56, such as the ring 50 of FIG. 4, in which a non-dielectric ring is placed. The elevated non-dielectric ring 58 is provided on the similarly positioned inner surface 32 of the elevated dielectric shield 30 shown in FIG.
Provide a physical composition of the reactive species near the edge of the wafer in a manner similar to that described above. However, in contrast to the dielectric shield 30 of the design of FIG. 3, the second non-dielectric ring 58 of FIG.
A relatively small electrical impedance is imposed between the cathode 22 with the F power supply and the plasma, thereby maintaining a high level of RF coupling through the thin inner dielectric shield 38 of the design of FIG.

【００５７】 異なる半径方向の幅を有する異なる非誘電リング５８を取り換えることによっ
て、スペーシングＳは、インナ誘電体３８の幅Ｗを独立して変えることが可能で
あり、それによって、半導体製造プロセスの空間均一性を最適化する別の設計パ
ラメータを供給する。By replacing different non-dielectric rings 58 having different radial widths, the spacing S allows the width W of the inner dielectric 38 to be independently changed, thereby reducing the width of the semiconductor manufacturing process. Provide another design parameter that optimizes spatial uniformity.

【００５８】 図６は、第２非誘電リング５８の軸方向の高さが、高架カラー３０の高さの半
分であり、それによって、ウェーハの端部近くに反応種の中間量の物理的閉じ込
めを供給する図５と異なる別の設計を示している。FIG. 6 shows that the axial height of the second non-dielectric ring 58 is half the height of the elevated collar 30, thereby providing an intermediate amount of physical confinement of reactive species near the edge of the wafer. 6 shows another design different from that of FIG.

【００５９】 図５及び図６に示される第２非誘電リング５８が、半径方向の位置の機能とし
て電気インピーダンスの漸進的遷移を供給するように、誘電高架カラー３０のイ
ンナ表面３２と重なり、それによって、ウェーハの端部近くのプラズマシースの
均一性を高め、半導体製造プロセスの空間均一性を高める。プラズマシースのあ
らゆる不連続性を更に減少するために、第２非誘電リング５８の半径方向アウタ
部分は、それが誘電高架カラー３０のインナ部分３２と重なるとき、徐々に縮小
する先細り厚さを有し、それによって、シリコンリングから高架カラーに電気特
性の漸進的遷移を供給する。The second non-dielectric ring 58 shown in FIGS. 5 and 6 overlaps the inner surface 32 of the dielectric elevated collar 30 so as to provide a gradual transition of the electrical impedance as a function of the radial position. This enhances the uniformity of the plasma sheath near the edge of the wafer and enhances the spatial uniformity of the semiconductor manufacturing process. To further reduce any discontinuities in the plasma sheath, the radially outer portion of the second non-dielectric ring 58 has a tapering thickness that gradually decreases as it overlaps the inner portion 32 of the dielectric elevated collar 30. Thereby providing a gradual transition of electrical properties from the silicon ring to the elevated collar.

【００６０】 誘電体インナシールド３８の所望のインピーダンスに影響を及ぼす別のファク
タは、陰極電極２２にウェーハ２０を保持するために、チャンバが静電チャック
５２を使用するかどうかである（図３を参照）。使用する場合、静電チャックは
、陰極とウェーハとの間に誘電体を挿入し、そのために、陰極とプラズマとの間
に容量インピーダンスを挿入する。ウェーハを介して結合されるＲＦパワーと、
薄いインナ誘電体シールド３８との間に一定の平衡を維持するために、インナ誘
電体シールドは、静電チャックのインピーダンスに比例して増大される。インナ
誘電体シールド３８のインピーダンスは、半径方向幅Ｗによって分割される軸方
向の厚さＤに比例し、且つ誘電率に反比例する。Another factor affecting the desired impedance of the dielectric inner shield 38 is whether the chamber uses an electrostatic chuck 52 to hold the wafer 20 on the cathode electrode 22 (see FIG. 3). reference). When used, the electrostatic chuck inserts a dielectric between the cathode and the wafer, thus inserting a capacitive impedance between the cathode and the plasma. RF power coupled through the wafer;
To maintain a constant balance with the thin inner dielectric shield 38, the inner dielectric shield is increased in proportion to the electrostatic chuck impedance. The impedance of the inner dielectric shield 38 is proportional to the axial thickness D divided by the radial width W and inversely proportional to the dielectric constant.

【００６１】 図示したシリコン保護リング５０の電気インピーダンスは、インナ誘電体シー
ルド３８の電気インピーダンスより更に少ないので、陰極電極とプラズマとの間
のＲＦパワーの結合に実質的効果を持たず、そのため、保護リングの軸方向の深
さＤ（即ち、厚さ）がウェーハを超えるイオン束分配に実質的効果を持たないと
考える。実際問題として、シリコンリングが補修作業員によって設置されるとき
、偶発的損傷を防止するのに十分な厚さであるべきである。更に、厚いシリコン
保護リングは、取り換えられる前に、更に腐食に耐えることが可能である。 例示 保護リング５０と改良された薄いインナ部分３８を有する誘電体シールドとを
備える図４の本発明の設計と図１の従来の誘電体シールド３０を比較した。Since the electrical impedance of the illustrated silicon protection ring 50 is even less than the electrical impedance of the inner dielectric shield 38, it has no substantial effect on the coupling of the RF power between the cathode electrode and the plasma, and therefore the protection Consider that the axial depth D (ie, thickness) of the ring has no substantial effect on ion flux distribution across the wafer. As a practical matter, the silicon ring should be thick enough to prevent accidental damage when it is installed by the service personnel. In addition, thicker silicon guard rings can withstand further corrosion before being replaced. EXAMPLE A comparison was made between the inventive design of FIG. 4 with a protective ring 50 and a dielectric shield having an improved thin inner portion 38 and the conventional dielectric shield 30 of FIG.

【００６２】 テストは、図９Ａ及び図９Ｂに示されている磁気的強化したプラズマチャンバ
で２００ｍｍの直径のシリコンウェーハ２０から二酸化ケイ素の層をエッチング
するプロセスを使用して行われた。ＤＣ電源は、２つの隣接した電磁コイル７１
と７４のそれぞれに４Ａの電流供給し、ウェーハの中心での磁界の強さは、約３
０Ｇであった。その他の２つのコイル７２，７３には電流は供給されなかった。
プロセスガスの流量は、４５ｓｃｃｍＣＨＦ₃、１５ｓｃｃｍＣＦ₄、及び１５０
ｓｃｃｍＡｒであった。チャンバ圧力は、２００ｍＴであった。ＲＦ電源２４は
１３．５６ＭＨｚで１０００ワットのパワーを陰極線２２に供給する。各ウェー
ハは、６０秒間腐食され、その結果、二酸化ケイ素は約４０００オングストロー
ムから４４００オングストローム、ウェーハ表面から腐食された。The tests were performed using the process of etching a layer of silicon dioxide from a 200 mm diameter silicon wafer 20 in a magnetically enhanced plasma chamber shown in FIGS. 9A and 9B. The DC power supply comprises two adjacent electromagnetic coils 71
4 and 4A each, and the magnetic field strength at the center of the wafer is about 3
It was 0G. No current was supplied to the other two coils 72, 73.
The process gas flow rates were 45 sccm CHF ₃ , 15 sccm CF ₄ , and 150 sccm
sccmAr. The chamber pressure was 200 mT. The RF power supply 24 supplies 1000 watts of power to the cathode ray 22 at 13.56 MHz. Each wafer was eroded for 60 seconds, resulting in silicon dioxide being eroded from the wafer surface by about 4000 Å to 4400 Å.

【００６３】 図１１Ａ及び図１１Ｂは、ウェーハの表面の腐食速度の相違を示した干渉計に
よって生成されたアイソメトリックチャートである。太くて黒いアイソメトリッ
クラインは、中間の腐食速度を表わしている。プラス符号及びマイナス符号は、
それぞれに中間より速い腐食速度及び遅い腐食速度を表わしている。各アイソメ
トリックラインの間のインクレメント（増分）は、１００オングストローム／分
である。FIGS. 11A and 11B are isometric charts generated by an interferometer showing differences in the corrosion rates of the surface of the wafer. The thick black isometric line represents an intermediate corrosion rate. The plus and minus signs are
Each represents a faster and slower corrosion rate than the middle. The increment between each isometric line is 100 Å / min.

【００６４】 図１１Ａは、ウェーハの端部より下に８ｍｍ、且つウェーハの周辺外側のシー
ルドの高架部分で１５ｍｍの厚さ又は深さＤを有する図１に示される従来の誘電
体シールドの結果を示している。図１１Ｂは、半径方向幅Ｗが１４ｍｍ、厚さ又
は深さＤが４ｍｍの薄いインナ部分３８を有する図４の改良された誘電体シール
ド３０の結果を示している。FIG. 11A shows the results of the conventional dielectric shield shown in FIG. 1 having a thickness or depth D of 8 mm below the edge of the wafer and 15 mm at the elevated portion of the shield at the outer periphery of the wafer. Is shown. FIG. 11B shows the results of the improved dielectric shield 30 of FIG. 4 having a thin inner portion 38 having a radial width W of 14 mm and a thickness or depth D of 4 mm.

【００６５】 図１の従来の設計と比較すれば、図４の改良された誘電体シールドは、最小腐
食速度及び最大腐食速度の中間からの偏差を減少し、中間からの最も悪い負偏差
は、−１０６０から−８５０オングストローム／分に減少され、中間からの最も
悪い正偏差は、＋１２５０から＋１０５０オングストローム／分に減少された。 ５．ウェーハを電気的に接触する非誘電リング 図８Ａ及び図８Ｂは、半導体ワークピース又はウェーハ２０が、周囲非誘電リ
ング５０又は６０に対して押され、そして電気的に接触される別のプロセスキッ
ト設計を示している。良好な電気的接触を確実にするために、プロセスキットは
、ウェーハ２０と非誘電リング６０との間に均一圧力を印可するため、ばね又は
エラストマを備えている。図８Ａ及びず８Ｂに示される実施形態において、エラ
ストマは、非誘電リング５０又は６０に対して上方圧力を印可し、それによって
、ウェーハに対して非誘電リングを押す静止下方部分６６と可動弾性のあるリッ
プシール６８とを有するＯ−リングである。As compared to the conventional design of FIG. 1, the improved dielectric shield of FIG. 4 reduces the deviation from the middle of the minimum and maximum corrosion rates, with the worst negative deviation from the middle being It was reduced from -1060 to -850 angstroms / minute, and the worst positive deviation from the middle was reduced from +1250 to +1050 angstroms / minute. 5. Non-Dielectric Rings That Make Electrical Contact with Wafers FIGS. 8A and 8B illustrate another process kit design in which a semiconductor workpiece or wafer 20 is pressed against and makes electrical contact with a surrounding non-dielectric ring 50 or 60. Is shown. To ensure good electrical contact, the process kit includes a spring or elastomer to apply a uniform pressure between the wafer 20 and the non-dielectric ring 60. In the embodiment shown in FIGS. 8A and 8B, the elastomer applies an upward pressure on the non-dielectric ring 50 or 60, thereby causing the stationary lower portion 66 and the movable elastic to push the non-dielectric ring against the wafer. This is an O-ring having a certain lip seal 68.

【００６６】 図８Ａの設計において、非誘電リング５０は、図３の設計と同一であるが、誘
電体シールド３０のインナ部分３８は、エストラマ−６６，６８と取り換えられ
る。図８Ｂの設計は、下記に記述される特有の非誘電リング６０を使用している
。In the design of FIG. 8A, the non-dielectric ring 50 is the same as the design of FIG. 3, but the inner portion 38 of the dielectric shield 30 is replaced by estramers 66, 68. The design of FIG. 8B uses the unique non-dielectric ring 60 described below.

【００６７】 図８Ａ及び図８Ｂの設計において、非誘電リングは、電気的にウェーハと接触
するので、非誘電リングは、効果的に、ウェーハを電気的に延長し、このため、
陰極電極２２を電気的に延長することになる。その結果として、これらの設計は
、非誘電リング６０下の陰極電極の部分をカバーするためのあらゆる誘電体イン
ナシールド３８を必要としない。In the designs of FIGS. 8A and 8B, the non-dielectric ring effectively contacts the wafer, so that the non-dielectric ring effectively extends the wafer, thus:
The cathode electrode 22 is electrically extended. As a result, these designs do not require any dielectric inner shield 38 to cover the portion of the cathode electrode under the non-dielectric ring 60.

【００６８】 ウェーハ２０の端部上方のプラズマシースの連続性を最大化するために、非誘
電リング５０又は６０は、ウェーハ基板と同一の物質で構成されるべきである。
特に、ワークピース２０がシリコンウェーハである場合、非誘電リングはシリコ
ンであることが好ましい。To maximize the continuity of the plasma sheath over the edge of the wafer 20, the non-dielectric ring 50 or 60 should be made of the same material as the wafer substrate.
In particular, if the work piece 20 is a silicon wafer, the non-dielectric ring is preferably silicon.

【００６９】 図８Ａ及び図８Ｂの設計において、シリコンリング５０又は６０を介して結合
されるＲＦパワーは、シリコンリング５０又は６０がワークピース２０の周辺外
側に延びる半径方向の幅Ｗ′に比例する。結合されたＲＦパワーは、更に、シリ
コンリングの電気抵抗に反比例する。これを図３から図７と比較すると、そのよ
うなパワーは、インナ誘電体シールド３８の幅Ｗに比例する。In the designs of FIGS. 8A and 8B, the RF power coupled through the silicon ring 50 or 60 is proportional to the radial width W ′ where the silicon ring 50 or 60 extends outwardly around the workpiece 20. . The combined RF power is further inversely proportional to the electrical resistance of the silicon ring. Comparing this with FIGS. 3 to 7, such power is proportional to the width W of the inner dielectric shield 38.

【００７０】 ウェーハ２０が除去される場合、弾性リング６６，６８が定位置から移動しな
いように、弾性リングの静止下方部分６６が、誘電体シールド３０と陰極電極２
０との間に密接して取り付けることが好ましい。When the wafer 20 is removed, the stationary lower portion 66 of the elastic ring is used to prevent the elastic rings 66 and 68 from moving from the home position.
It is preferable to mount it in close contact with the zero.

【００７１】 シリコンリング５０又は６０は、自由に上下に移動するので、シリコンリング
と誘電体シールド３０との間に多少の間隙がある。この間隙は、プラズマがこの
間隙を貫通するのを防ぎ、ばね６８、静電チャック５２、ウェーハ２０の外側な
どに達するのを防ぐのに十分な程度小さいことが好ましい。この間隙は、周知の
ようにチャンバ圧力又はそのたのファクタの機能であるプラズマシースの幅より
小さくて十分である。Since the silicon ring 50 or 60 moves freely up and down, there is some gap between the silicon ring and the dielectric shield 30. The gap is preferably small enough to prevent plasma from penetrating through the gap and from reaching the spring 68, the electrostatic chuck 52, the outside of the wafer 20, and the like. This gap is sufficient to be less than the width of the plasma sheath, which is a function of the chamber pressure or other factors, as is well known.

【００７２】 ウェーハ２０に下方締め付け力がないと、ばね又はエラストマ６８が、静電チ
ェック５２の上面上にそれを上げるために、シリコンリング６０を押し上げる。
その結果、ウェーハ２０が、最初に、チャンバに運ばれ、静電チャック５２の上
に置かれるとき、ウェーハは、静電チャックよりむしろ高架シリコンリング６０
に載せられる。ウェーハ底部表面とチャック上面との間の結果として生ずる間隙
が、非常に大きい場合、チャック）は、チャックの上面に対してウェーハを締め
付けるように、エラストマ６８のばねの力に打ち勝つための十分な静電力をウェ
ーハに生成することができない。この問題を防止するために、エラストマ６８が
、静電チャックが開けられる前に、わずかの量だけシリコンリング６０とウェー
ハ２０とを上げるように、上方に制限して延長されることである。チャックされ
ていない（抑制されていない）ウェーハの最大許容上昇は、エラストマが弱いば
ね係数を有する場合、又は静電チャックが強い場合、より大きい。本プロトタイ
プにおけるチャックされていないウェーハの上昇は、静電チャック５２の上、約
０．０００３から０．０１０インチ（０．０８から０．２５ｍｍ）であることが
統計的に予測される。しかし、チャンバ内が真空であるので、ウェーハの上昇を
測定することは難しい。When there is no downward clamping force on the wafer 20, a spring or elastomer 68 pushes up the silicon ring 60 to raise it above the top surface of the electrostatic check 52.
As a result, when the wafer 20 is first transported to the chamber and placed on the electrostatic chuck 52, the wafer is placed on the elevated silicon ring 60 rather than the electrostatic chuck.
Be placed on If the resulting gap between the wafer bottom surface and the chuck top surface is very large, the chuck will have sufficient static force to overcome the spring force of the elastomer 68 so as to clamp the wafer against the chuck top surface. Power cannot be generated on the wafer. To prevent this problem, the elastomer 68 is limitedly extended upward to raise the silicon ring 60 and the wafer 20 by a small amount before the electrostatic chuck is opened. The maximum allowable lift of an unchucked (unconstrained) wafer is greater if the elastomer has a weak spring coefficient or if the electrostatic chuck is strong. The unchucked wafer lift in this prototype is statistically expected to be about 0.0003 to 0.010 inches (0.08 to 0.25 mm) above the electrostatic chuck 52. However, since the inside of the chamber is vacuum, it is difficult to measure the elevation of the wafer.

【００７３】 逆に言えば、ウェーハが、静電チャックによってではなくむしろ機械的クラン
プによって陰極電極に取り付けられる場合、エラストマがシリコンリングを上げ
る量を制限する必要がない。Conversely, if the wafer is attached to the cathode electrode by a mechanical clamp rather than by an electrostatic chuck, there is no need to limit the amount by which the elastomer raises the silicon ring.

【００７４】 ウェーハ２０が、ウェーハが誘電層５２を有する静電チャックによって陰極に
取り付けられる場合のように、電気的に陰極から絶縁される場合、陰極からシリ
コンリング５０又は６０を電気的に絶縁することが重要である。電気的絶縁は、
陰極がアルミニウムである場合、陰極の表面を陽極酸化処理して得られる。ウェ
ーハが陰極から絶縁されるが、シリコンリングが絶縁されない場合、シリコンリ
ングは、ウェーハより下方のインピーダンスを介して陰極に結合されることが可
能である。その結果、過度のＲＦパワーはウェーハでなくシリコンリングを介し
て転送される。When the wafer 20 is electrically insulated from the cathode, such as when the wafer is attached to the cathode by an electrostatic chuck having a dielectric layer 52, the silicon ring 50 or 60 is electrically insulated from the cathode. This is very important. Electrical insulation is
When the cathode is aluminum, it is obtained by anodizing the surface of the cathode. If the wafer is insulated from the cathode, but not the silicon ring, the silicon ring can be coupled to the cathode via an impedance below the wafer. As a result, excess RF power is transferred through the silicon ring instead of the wafer.

【００７５】 すべての点で従来のプラズマ腐食チャンバにおいて図３と図８Ａとの実施形態
を比較するテストを行った。シリコンウェーハの二酸化ケイ素をエッチングする
プロセスにおいて、図３の設計と比べて図８Ａの設計では、約３０パーセント良
い空間均一性の腐食速度を測定した。In all respects, tests were performed comparing the embodiment of FIGS. 3 and 8A in a conventional plasma erosion chamber. In the process of etching silicon dioxide on a silicon wafer, the design of FIG. 8A measured a corrosion rate of spatial uniformity that was about 30 percent better than the design of FIG.

【００７６】 図８Ｂは、図８Ａの実施形態の簡単な環状非誘電リング５０より複雑な形状の
非誘電リング６０を有する実施形態を示している。FIG. 8B shows an embodiment having a more complex shaped non-electric ring 60 than the simple annular non-electric ring 50 of the embodiment of FIG. 8A.

【００７７】 図８Ｂの設計の１つの特有な特徴は、シリコンリング６０が段付き表面を有し
ていることである。特に、ウェーハ２０の周辺外側にあるシリコンリング６０の
部分６４は、ウェーハの下にあるシリコンの部分６２の上面に対してわずかに高
く上げられている上面を有している。１段高い上面６４は、ウェーハの周辺に隣
接したプラズマシースにおける不連続性を最小とするように、ウェーハの上面と
平面であるのに十分であるほど上げられ、それによって、ウェーハで行われるプ
ロセスの空間均一性を高める。One unique feature of the design of FIG. 8B is that the silicon ring 60 has a stepped surface. In particular, the portion 64 of the silicon ring 60 outside the periphery of the wafer 20 has an upper surface that is raised slightly above the upper surface of the silicon portion 62 below the wafer. The stepped upper surface 64 is raised enough to be flush with the upper surface of the wafer so as to minimize discontinuities in the plasma sheath adjacent to the periphery of the wafer, and thereby the process performed on the wafer. The spatial uniformity of the

【００７８】 プラズマシースにおけるあらゆる不連続性更に減少するために、シリコンリン
グのアウタ部分６４は、それが高架誘電カラー３０のインナ部分３２とオーバラ
ップするとき徐々に縮小する先細りの厚さを有し、それによって、シリコンリン
グから高架カラーへと電気的特徴の漸進的遷移を行う。To further reduce any discontinuities in the plasma sheath, the outer portion 64 of the silicon ring has a tapering thickness that gradually decreases as it overlaps the inner portion 32 of the elevated dielectric collar 30. , Thereby providing a gradual transition of electrical features from the silicon ring to the elevated collar.

【００７９】 本テストにおいて、図８Ｂのこれらの特徴は、図８Ａの簡単な設計より空間均
一性の良好な腐食速度を計れるほどには示さなかった。シリコンリング５０が、
簡単に製造されるので、またシリコンリングが、腐食されるときサービス寿命期
間を２倍にするために、シリコンリングが、さかさまに裏返えせるので、一般に
、図８Ａの設計の方が好まれている。 ６．カラー又は誘電体シールドの方位角変化 プラズマ強化半導体製造プロセスの空間均一性は、プロセスチャンバのコン
ポーネントの形状又は機械的レイアウトの非対称又は不均一性によって損なわれ
る。特に、ワークピースが、円形半導体ウェーハである場合、プロセスは、プロ
セスチャンバコンポーネントがウェーハの軸に対して円筒形的に対称でない場合
、方位角の不均一性を有する。本発明の１つの態様において、これらの方位角不
均一性は、高架カラー及び／又はワークピースを取り囲む誘電体シールドの大き
さにおいて対応する方位角の変化によってオフセットされる。In this test, these features of FIG. 8B did not show as good a corrosion rate with better spatial uniformity than the simple design of FIG. 8A. Silicon ring 50
The design of FIG. 8A is generally preferred because it is easily manufactured and because the silicon ring can be turned upside down, to double the service life when the silicon ring is eroded. ing. 6. Azimuthal Variation of Color or Dielectric Shield The spatial uniformity of a plasma enhanced semiconductor manufacturing process is compromised by asymmetries or non-uniformities in the shape or mechanical layout of process chamber components. In particular, if the workpiece is a circular semiconductor wafer, the process will have azimuthal non-uniformity if the process chamber components are not cylindrically symmetric about the axis of the wafer. In one aspect of the invention, these azimuthal non-uniformities are offset by corresponding azimuthal changes in the size of the elevated collar and / or the dielectric shield surrounding the workpiece.

【００８０】 図９Ａ及び図９Ｂは、円筒形非対称の２つの電源を有する従来のプロセスチャ
ンバを示している。図示されたチャンバは、本特許明細書に参照として記載され
ている元のままの内容であるＱｉａｎらに一般に譲渡された米国特許第５，５３
４，１０８号において詳細に記述されている磁気的強化反応イオン腐食（ＭＥＲ
ＩＥ）チャンバである。チャンバ壁１２は、円筒形インナ表面と、横断面が八辺
形であるアウタ表面とを有している。八辺形のアウタ表面の互い違いの面に取り
付けられた４つの電磁コイル７１，７２，７３，７４が、チャンバ壁のまわり配
置されている。図示されていない電源は、ウェーハの平面に平衡であり、またウ
ェーハの軸まわりにゆっくり回転する磁界を生成するように、４つの電磁石に電
流を供給する。（図９Ａは、取り付けられるウェーハ２０を持たない上面陰極２
２を示している。ウェーハの平面は、本質的に陰極２２の図示されている上面の
平面と同一である。）緩慢な回転は、「直角位相」の電磁石を駆動して、即ち、
第２コイル及び第４コイル７２，７４に印可される制限電流を有する位相から９
０°である第１コイル及び第３コイル７１，７３に印可される正弦電流を有する
４つの磁気コイルに低周波数正弦電流を供給して達成される。FIGS. 9A and 9B show a conventional process chamber having two cylindrically asymmetric power supplies. The illustrated chamber is shown in U.S. Pat. No. 5,533, commonly assigned to Qian et al., Which is incorporated by reference herein in its entirety.
Magnetically Enhanced Reactive Ion Corrosion (MER) described in detail in US Pat.
IE) Chamber. The chamber wall 12 has a cylindrical inner surface and an outer surface having an octagonal cross section. Four electromagnetic coils 71, 72, 73, 74 mounted on alternating faces of the octagonal outer surface are arranged around the chamber wall. A power supply, not shown, supplies current to the four electromagnets to create a magnetic field that is balanced in the plane of the wafer and that rotates slowly about the axis of the wafer. (FIG. 9A shows top cathode 2 without wafer 20 attached)
2 is shown. The plane of the wafer is essentially the same as the plane of the illustrated top surface of cathode 22. ) Slow rotation drives the “quadrature” electromagnet, ie
9 from the phase having the limited current applied to the second coil and the fourth coil 72, 74
This is achieved by supplying a low frequency sinusoidal current to four magnetic coils with sinusoidal currents applied to the first and third coils 71, 73 being 0 °.

【００８１】 磁界を保持する理由は、ウェーハで行われる腐食プロセスの方位角対称を最小
とするためである。しかし、方位角非対称は、前述のＱｉａｎら特許に述べられ
ているように、各電磁石の軸近くのタイム平均磁界（即ち、０°、９０°，１８
０°及び２７０°の方位角で）隣接した電磁石コイルの端部に密接する位置７６
近くのタイム平均磁界より少ない（即ち、４５°，１３５°，２２５°及び３１
５°の方位角で）。その結果として、ウェーハの周辺近くのプロセス速度は、４
５°の奇数マルチプルである方位角より９０°のマルチプルである方位角で低い
。The reason for maintaining the magnetic field is to minimize the azimuthal symmetry of the corrosion process performed on the wafer. However, azimuthal asymmetry can result in a time averaged magnetic field near the axis of each electromagnet (ie, 0 °, 90 °, 18 °), as described in the aforementioned Qian et al. Patent.
A position 76 close to the end of an adjacent electromagnet coil (at azimuths of 0 ° and 270 °)
Less than nearby time averaged magnetic fields (ie, 45 °, 135 °, 225 ° and 31 °)
5 ° azimuth). As a result, the process speed near the periphery of the wafer is 4
The azimuth angle of 90 ° is lower than the azimuth angle of 5 ° odd.

【００８２】 図９Ａに示されているチャンバの別の方位角非対称は、ロボットアーム７９が
、チャンバの中又は外にウェーハ２０を運ぶチャンバの壁の開口又はスリット７
８から生ずる。スリット７８は、プロセスガス試薬の量がウェーハの慮域でスリ
ット内側のプロセスガスの量によって効果的に増大される化学的反応に有効なの
で、スリット近く（即ち、図示されているチャンバの９０°方位角近く）のウェ
ーハの領域でプロセスの特性を変えることが分かった。例えば、腐食液としてＣ
ＨＦ₃及びＣＦ₄の混合物を使用してウェーハの窒化ケイ素誘電層をエッチングす
るプロセスにおいて、スリットバルブに密接する（即ち、９０°の方位角で）ウ
ェーハの周辺近くでより高い腐食速度であることが分かった。この方位角不均一
性は、その位置で誘電体を腐食するのに有効であるフッ素イオンの量が多いこと
を示す。Another azimuthal asymmetry of the chamber shown in FIG. 9A is that the robot arm 79 carries wafers 20 into or out of the chamber.
Arising from 8. The slit 78 is effective for chemical reactions where the amount of process gas reagent is effectively increased by the amount of process gas inside the slit in the area of the wafer, so that the slit 78 is near the slit (ie, the 90 ° orientation of the illustrated chamber). It has been found that in the area of the wafer (near the corner) the process characteristics change. For example, C as a corrosive liquid
Using a mixture of HF ₃ and CF ₄ in the process of etching the silicon nitride dielectric layer of the wafer, closely to the slit valve (i.e., the azimuth angle of 90 °) it is higher corrosion rate near the wafer periphery I understood. This azimuthal non-uniformity indicates that the amount of fluorine ions that is effective at corroding the dielectric at that location is high.

【００８３】 本発明において、プロセスの性能におけるそのような方位角不均一性は、チャ
ンバ非対称によるプロセスの性能における方位角不均一性をオフセットするよう
に、硬化シュラウド又はカラー３０及び／又は形状が方位角で変わる誘電体イン
ナシールド３８によって半導体ウェーハ又はワークピース２０を取り囲むことに
よって改善されることが可能である。特に、誘電体インナシールド３８は、方位
角の機能として厚さ又は内径を変えることが可能であり、又は高架カラー３０ａ
は、方位角の機能として高さ又は内径を変えること可能である。In the present invention, such azimuthal non-uniformity in the performance of the process is such that the cured shroud or collar 30 and / or the shape is azimuthal so as to offset the azimuthal non-uniformity in the performance of the process due to chamber asymmetry. It can be improved by surrounding the semiconductor wafer or workpiece 20 with a corner-varying dielectric inner shield 38. In particular, the dielectric inner shield 38 can vary in thickness or inner diameter as a function of azimuth, or
Can change height or inner diameter as a function of azimuth.

【００８４】 例えば、図１０Ａから図１０Ｅは、高さが方位角で変わる「波形」シュラウド
又はカラー３０aを示している。カラー３０aの波形は、隣接した電磁石コイルの
端部７６近くの磁界の強さより低い各電磁石コイルの軸近くの磁界の強さを生成
する電磁石７１から７４を保証する。特に、波形コイル３０ａは、９０°（±２
０°）の倍角を有し、また４５°（±２０°）の奇数倍を有する方位角で高い位
置８１を有する。図示されている好ましい実施形態において、高い及び低い部分
８１と８２の高さは、それぞれに、９ｍｍと５ｍｍである。波形カラー３０ａの
最も内側端部は、カラーの方位角整列を維持するように、陰極２２の対応するフ
ラット部分と噛合う０°及び９０°の方位角のフラット部分８４を有している。For example, FIGS. 10A through 10E show a “waveform” shroud or collar 30 a where the height varies with azimuth. The waveform of collar 30a assures electromagnets 71-74 that produce a magnetic field strength near the axis of each electromagnet coil that is lower than the field strength near end 76 of the adjacent electromagnet coil. In particular, the waveform coil 30a is 90 ° (± 2
0 °) and an azimuthal angle 81 with an odd multiple of 45 ° (± 20 °). In the preferred embodiment shown, the heights of the high and low portions 81 and 82 are 9 mm and 5 mm, respectively. The innermost end of the corrugated collar 30a has 0 ° and 90 ° azimuthal flat portions 84 that mate with corresponding flat portions of the cathode 22 to maintain azimuthal alignment of the collar.

【００８５】 上述した波形カラー３０ａと均一の高さを有する従来のカラー３０とを比較し
た。すべてのテストは、上述のように直角位相で駆動される４つの電磁石を用い
た図９Ａ及び図９Ｂに示したものと類似のＭＥＲＩＥチャンバで行われた。テス
トされた各ワークピース２０は、二酸化ケイ素の層が従来の熱化学堆積プロセス
によって置かれた２００ｍｍの直径のシリコンウェーハであった。従来のカラー
及び波形カラーは、２０３ｍｍの内径を有する。テストは、酸化物層をエッチン
グするプロセスの空間均一性を測定した。腐食プロセスのパラメータは、５０ｓ
ｃｃｍ ＣＨＦ₃、１０ｓｃｃｍ ＣＦ₄、１５０ｓｃｃｍ Ａｒ、２５０ｍＴｏ
ｏｒチャンバ圧力、１０００ワットＲＦ電源及び５０Ｇａｕｓｓ（ガウス）磁界
の強さであった。ウェーハ表面に均一に分配された２２５部分で腐食速度をサン
プルした１つのテストにおいて、腐食速度の１シグマ空間均一性は、従来のカラ
ーで２．１％、波形カラーで１．５％であり、２８％の改善であった。ウェーハ
の周辺近くの異なる方位角の１７部分で腐食速度をサンプルした別のテストにお
いて、腐食速度の１誌熊空間均一性は、従来のカラーで８．２％、波型カラーで
４．３％であり、４７％の改善であった。A comparison was made between the waveform color 30a described above and the conventional color 30 having a uniform height. All tests were performed in a MERIE chamber similar to that shown in FIGS. 9A and 9B with four electromagnets driven in quadrature as described above. Each workpiece 20 tested was a 200 mm diameter silicon wafer on which a layer of silicon dioxide was placed by a conventional thermochemical deposition process. Conventional collars and corrugated collars have an inner diameter of 203 mm. The test measured the spatial uniformity of the process of etching the oxide layer. The parameters of the corrosion process are 50s
ccm CHF ₃ , 10 sccm CF ₄ , 150 sccm Ar, 250 mTo
or chamber pressure, 1000 watt RF power and 50 Gauss field strength. In one test where the corrosion rate was sampled at 225 portions evenly distributed over the wafer surface, the 1 sigma spatial uniformity of the corrosion rate was 2.1% for the conventional color and 1.5% for the corrugated color; An improvement of 28%. In another test, which sampled the corrosion rate at 17 different azimuthal angles near the periphery of the wafer, the spatial uniformity of the corrosion rate was 8.2% for the conventional color and 4.3% for the corrugated color. , A 47% improvement.

【００８６】 従来のカラー３０について、空間不均一性は、磁界が最も弱い９０°のマルチ
プルである方位角の低い腐食によって大幅に生じた。波形カラー３０ａは、高さ
が９０°のマルチプルである方位角で最高であり、それによって、磁界が最も弱
いこれらの領域の腐食速度が増大したので、本テストの腐食速度の空間不均一性
は改善された。波形カラー３０ａが最も高い所での腐食速度の増大は、図３に図
示されるように高架カラーのインナ表面３２が、ウェーハ２０の方に荷電粒子３
６を拡散する「集束効果」によって生じると考えられる。更に、波形カラーの最
も高い部分８１での腐食速度の増大は、インナ表面３２が、図３に示されるよう
に、且つ下記により完全に記述されるように、ワークピースの平面で略１３５°
の角度を形成する場合、最大にされることが可能であると考える。For the conventional collar 30, spatial non-uniformity was largely caused by low azimuthal erosion, a multiple of 90 ° where the magnetic field was weakest. The corrugation collar 30a is highest at multiple azimuth angles of 90 ° height, thereby increasing the corrosion rate in those areas where the magnetic field is weakest, so that the spatial non-uniformity of the corrosion rate in this test is Improved. The increase in corrosion rate where the corrugated collar 30a is highest is due to the fact that the inner surface 32 of the elevated collar causes the charged particles 3
It is thought to be caused by the “focusing effect” that diffuses 6. Further, the increase in corrosion rate at the highest portion 81 of the corrugated collar is such that the inner surface 32 is approximately 135 ° in the plane of the workpiece, as shown in FIG. 3 and as described more fully below.
It is believed that it can be maximized when forming an angle of.

【００８７】 幾つかの半導体製造プロセスにおいて、カラーの高さを増大すると、上述した
二酸化ケイ素腐食プロセスで観察されたように逆効果となることがある。特に、
カラーの高さを増大すると、２つのメカニズム：カラーの内径外側の領域からワ
ークピースへのプロセスガス成分の移動を妨げること（「陰影」又は「空乏」効
果）によって、またワークピースから離れて上方軸方向にプラズマを押し上げる
ことによって、プロセス速度が減少する。更に、カラーの高さを増大すると、以
前に記述したように、プロセス依存して、プロセスを増大するか、又は減少する
かである「抵抗時間」効果を増大する。その結果、波形リングを新規プロセスに
適用するとき、プロセス速度が、隣接した波形リングの高い部分８１（又は低い
部分８２）を増大するか、又は減少するかを決定するために、ワークピースの周
辺まわりの幾つかの部分でプロセス速度（例えば、プロセスにより、腐食速度又
は堆積速度）を測定することは慎重になる。In some semiconductor manufacturing processes, increasing the height of the collar may have the opposite effect as observed in the silicon dioxide corrosion process described above. In particular,
Increasing the height of the collar has two mechanisms: by impeding the transfer of process gas components from the region outside the inner diameter of the collar to the workpiece (the "shading" or "depletion" effect), and also upwards away from the workpiece By pushing the plasma up in the axial direction, the process speed is reduced. In addition, increasing the height of the collar increases the "resistance time" effect, which increases or decreases the process, depending on the process, as previously described. As a result, when applying the wavy ring to a new process, the process speed may be increased around the workpiece to determine whether to increase or decrease the high portion 81 (or low portion 82) of the adjacent wavy ring. Measuring the process speed (e.g., the corrosion rate or the deposition rate, depending on the process) in several parts around it becomes careful.

【００８８】 集束効果が閉じ込め効果より優るテストされた二酸化ケイ素腐食プロセスなど
のプロセスにおいて、閉じ込め効果は、カラーの高さが更に増大される場合、優
勢であると考える。特に、特定の部分を超えてカラーの高さを増大すると、集束
効果によりプロセス速度が増大するよりも閉じ込め効果によりプロセス速度が減
少すると予想される。結果的に、スリット７８近くでの以前に記述したプロセス
速度拡張に対する解決は、高架カラーをスリットに隣接して特に高くし、高いア
カラーが、スリットとワークピースとの間の試薬の移動を妨げるようにすること
であると考える。In processes such as the silicon dioxide corrosion process where the focusing effect is superior to the confinement effect, the confinement effect is considered to predominate if the height of the collar is further increased. In particular, it is expected that increasing the height of the collar beyond a certain portion will reduce the process speed due to confinement effects rather than increase the process speed due to focusing effects. Consequently, a solution to the previously described process speed expansion near the slit 78 is that the elevated collar is particularly high adjacent to the slit, such that the high collar is preventing the reagent from moving between the slit and the workpiece. Think of it as

【００８９】 高架カラーの高さに方位角変形を与える別の方法は、カラーの高架部分の内径
に方位角の変形を設けること、即ち、ワークピース２０の周辺とカラーの高架部
分のインナ表面３２との間の間隙を変えることである。内径を減少する（即ち、
間隙を減少する）と、一般に、カラーの高さを増大するのと同じようにプロセス
速度を変化する。Another method of imparting azimuthal deformation to the height of the elevated collar is to provide an azimuthal deformation in the inner diameter of the elevated portion of the collar, ie, the periphery of the workpiece 20 and the inner surface 32 of the elevated portion of the collar. To change the gap between Reduce the inner diameter (ie,
Decreasing the gap) generally changes the process speed in the same way as increasing the height of the collar.

【００９０】 更に、プロセス速度における方位角変化をオフセットする別の方法は、ワーク
ピースの周辺を取り囲む誘電体インナシールド３８の軸方向の厚さＤ、又は半径
方向の幅Ｗに対応する方位角変化を設けることである。チャンバの不均一性又は
非対称が反応を減少する傾向がある方位角で、誘電体インナシールド３８が、陰
極電極２２からプラズマに多少のＲＦパワーを結合するように、薄く又は広くす
ることである。逆に言えば、チャンバの不均一性又は非対称が反応速度を増大す
る傾向にある方位角で、誘電体インナシールド３８が、陰極電極２２からプラズ
マにより少ないＲＦパワーを結合するように、厚く又は狭くすることである。薄
い部分を介して誘電体インナシールド３８を結合する増大されたＲＦパワーは、
これらの方位角でプラズマの密度を増大し、その結果として、これらの方位角で
反応速度を増大する。その結果、プロセス速度又はその他のプロセス性能パラメ
ータにおける方位角不均一性は、方位角の変化をオフセットするように、誘電体
インナシールド３８を製造することによって修正されることが可能である。Further, another method of offsetting the azimuthal change in process speed is to use an azimuthal change corresponding to the axial thickness D or radial width W of the dielectric inner shield 38 surrounding the periphery of the workpiece. Is provided. The dielectric inner shield 38 should be thinner or wider so that chamber inhomogeneities or asymmetries tend to reduce the response, with the dielectric inner shield 38 coupling some RF power from the cathode electrode 22 to the plasma. Conversely, at azimuths where chamber non-uniformities or asymmetries tend to increase the reaction rate, the dielectric inner shield 38 is made thicker or narrower to couple less RF power from the cathode electrode 22 to the plasma. It is to be. The increased RF power coupling the dielectric inner shield 38 through the thin section
At these azimuths, the density of the plasma is increased, and consequently at these azimuths, the reaction rate is increased. As a result, azimuthal non-uniformities in process speed or other process performance parameters can be corrected by fabricating the dielectric inner shield 38 to offset azimuthal changes.

【００９１】 例えば、図９Ａに示した例示的なプロセスチャンバは、スリット７８が、ウェ
ーハの隣接した領域近くに多量の試薬を供給し、それによって、ウェーハ２０の
領域の反応速度増大するので、方位角不均一性を生ずる。この不均一性は、厚さ
が、他の方位角位置におけるよりもスリット７８近くで大きい環状誘電体インナ
シールド３８でウェーハを取り囲むことによって改善される。For example, the exemplary process chamber shown in FIG. 9A is oriented such that the slit 78 supplies a large amount of reagent near an adjacent area of the wafer, thereby increasing the reaction rate of the area of the wafer 20. This produces angular non-uniformity. This non-uniformity is improved by surrounding the wafer with an annular dielectric inner shield 38 whose thickness is greater near the slit 78 than at other azimuthal locations.

【００９２】 高架カラー３０ａと異なり、誘電体インナシールド３８は、半導体ワークピー
スの平面の上を延びる必要はない。実際に、チャンバで行われるプロセスの副作
用として誘電体シールドに避け難い蒸着する物質によるワークピースの閉じ込め
を最小とするために、誘電体シールドが、全体にワークピースの平面の下にある
ことは好都合である。誘電体シールドがワークピースの平面の下にある場合、誘
電体シールドから剥がれるか、又は分離する堆積物質のあらゆる粒子は、ワーク
ピースには落ちることはない。 ７．誘電カラーインナ表面の光角 発明の背景に述べたように、従来のプロセスキットの問題は、プロセスキット
が、プラズマシースからのイオンの衝撃によって高速で腐食されることであり、
それによって、首尾一貫したプロセス性能を維持するために頻繁に取り換える必
要があることである。腐食は、一般に、ウェーハの周辺に密接したプロセスキッ
トの部分デ最も速い。そこで腐食が最も早い理由は、イオン（図１に矢印１０６
で示されている）が、高架カラー３０の露呈される内方に面する壁３２に衝撃を
与え、そして荷電粒子（矢印１０８で示されている）を、ワークピース２０の周
辺近くの領域１０４の方に拡散させるからである。[0092] Unlike the elevated collar 30a, the dielectric inner shield 38 need not extend above the plane of the semiconductor workpiece. Indeed, it is advantageous for the dielectric shield to be entirely below the plane of the workpiece in order to minimize the containment of the workpiece by inevitable deposited material on the dielectric shield as a side effect of the process performed in the chamber. It is. If the dielectric shield is below the plane of the workpiece, any particles of deposited material that break off or separate from the dielectric shield will not fall onto the workpiece. 7. Light Angle of Dielectric Color Inner Surface As mentioned in the background of the invention, a problem with conventional process kits is that the process kit is rapidly eroded by bombardment of ions from the plasma sheath,
Thereby, frequent replacements are required to maintain consistent process performance. Corrosion is generally fastest in portions of the process kit that are close to the periphery of the wafer. Therefore, the reason for the fastest corrosion is that ions (arrow 106 in FIG. 1).
) Impacts the exposed inwardly facing wall 32 of the elevated collar 30 and causes charged particles (indicated by arrow 108) to be exposed in an area 104 near the periphery of the workpiece 20. This is because it is diffused toward.

【００９３】 ウェーハの周辺近くのプロセスキットの露呈部分の腐食は、一般に、図２及び
図３に示されるようにウェーハの中心軸に対してある角度をなして高架カラー又
はシュラウド３０の露呈されている内方に面している表面３２を方向付けするこ
とによって減少されることが可能であり、この角度は、約２０°から３５°の範
囲にあることが好ましく、約３０°から４５°の範囲にあることがより好ましい
。また、カラーの露呈インナ表面３２は、ウェーハの表面と鈍角を形成し、この
角度は、１１０°から１４５°であることが好ましく、１２０°から１３５°で
あることがより好ましい。カラーのインナ表面のこの角度方向付けのため、イン
ナ表面３２（矢印３６で示されている）に衝撃を与えるイオン（図３の矢印３４
で示されている）は、図１に示される従来の誘電カラー３０のように下方に拡散
するよりむしろウェーハの中心軸の方に横方向に拡散され、このインナ表面３２
は、更に鉛直に方向付けられる。その結果、本発明において、拡散されたイオン
は、従来の誘電カラーに対するようにウェーハの端部に集中されるよりむしろ、
ウェーハの上方の広い領域一面に分配される。[0093] Corrosion of the exposed portions of the process kit near the periphery of the wafer is generally due to the exposure of the elevated collar or shroud 30 at an angle to the central axis of the wafer as shown in FIGS. The angle can be reduced by orienting the inward facing surface 32, which angle is preferably in the range of about 20 ° to 35 °, and about 30 ° to 45 °. More preferably, it is within the range. Also, the exposed inner surface 32 of the collar forms an obtuse angle with the surface of the wafer, preferably between 110 ° and 145 °, and more preferably between 120 ° and 135 °. Due to this angular orientation of the inner surface of the collar, ions (arrow 34 in FIG. 3) impacting the inner surface 32 (indicated by arrow 36).
Are diffused laterally toward the central axis of the wafer, rather than downwardly, as in the conventional dielectric collar 30 shown in FIG.
Are further oriented vertically. As a result, in the present invention, the diffused ions are rather concentrated at the edge of the wafer, as for a conventional dielectric collar.
It is distributed over a large area above the wafer.

【００９４】 上述の角度の方向付けにより、ワークピース２０の端部に密接するプロセスキ
ットの部分の腐食を減少する。例えば、腐食が減少されるプロセスキットの部分
は、図３及び図８Ａの実施形態の非誘電リング５０と、図８Ｂの非誘電リング６
０とである。更に、この角度の方向付けにより、ワークピースの周辺近くの過剰
のオン密度により、プラズマプロセスの空間不均一性を改善する。The angular orientation described above reduces corrosion of portions of the process kit that are in close proximity to the end of the workpiece 20. For example, the portions of the process kit where corrosion is reduced include the non-electric ring 50 of the embodiment of FIGS. 3 and 8A and the non-electric ring 6 of FIG. 8B.
0. In addition, this angular orientation improves spatial non-uniformity of the plasma process due to excessive on-density near the periphery of the workpiece.

【００９５】 ウェーハの表面に対する１３５°の角度は、荷電粒子の水平拡散を最大化する
ので、理想的であるが、プラズマ強化プロセスの空間均一性を最適化するために
、多少異なる角度を選択するという実際的な理由がある。特に、ウェーハ周辺と
シュラウドのインナ表面３２との間の間隙がきわめて小さいとき、更に鉛直な角
度（即ち、９０°に近い）が望ましい。An angle of 135 ° with respect to the surface of the wafer is ideal because it maximizes the horizontal diffusion of charged particles, but chooses a slightly different angle to optimize the spatial uniformity of the plasma enhanced process. There is a practical reason. Particularly when the gap between the wafer periphery and the shroud inner surface 32 is very small, a more vertical angle (i.e., close to 90 [deg.]) Is desirable.

【００９６】 図５及び図７に図示されるように、露呈される内方に面する表面が、ワークピ
ース２０に面する高架カラーは、誘電体シールド３０よりむしろ非誘電リング５
０であるべきである。ワークピース２０の端部に隣接した非誘電リング５６（図
５）又は５０（図７）の露呈部分の腐食を最小にするために、非誘電体の露呈さ
れる内方に面する表面５９は、上述されるようにワークピース表面に対してある
角度をなすことが好ましい。図６に図示されように、高架カラー又はシュラウド
の露呈される内方に面する表面は非誘電リング５０の露呈されている表面５９と
ともに誘電体シールド３０の露呈されている表面３２を含んでもよい。内方に面
する表面３２，５９は、上述のように角度をなすことが好ましい。 ８．その他 「上」「下」「上方」「下方」などの方向に関する明細書及び請求項における
すべての引用は、互いにコンポーネントの位置を単に示すものであり、重力の方
向に対するコンポーネントの方向付けを示すものではない。地球の重力の方向は
本発明には関係ない。例えば、図示されている設計は、半導体ウェーハの処理を
逆さにすることが可能であり、この場合、本特許明細書及び請求書に「上」及び
「下」として記述されている方向は、実際には、地球の重力の方向に対してそれ
ぞれに「下」「上」となる。As shown in FIGS. 5 and 7, the elevated collar facing the workpiece 20 with the exposed inwardly facing surface facing the workpiece 20 is a non-dielectric ring 5 rather than a dielectric shield 30.
Should be 0. To minimize corrosion of the exposed portion of non-dielectric ring 56 (FIG. 5) or 50 (FIG. 7) adjacent the end of workpiece 20, the exposed inwardly facing surface 59 of the non-dielectric is reduced. Preferably, it is at an angle to the workpiece surface as described above. As shown in FIG. 6, the exposed inward facing surface of the elevated collar or shroud may include the exposed surface 32 of dielectric shield 30 along with the exposed surface 59 of non-dielectric ring 50. . The inwardly facing surfaces 32, 59 are preferably angled as described above. 8. Others All references in the specification and claims relating to directions such as "up,""down,""up,""down," etc., merely indicate the location of the component with respect to one another and indicate the orientation of the component with respect to the direction of gravity. is not. The direction of the Earth's gravity is not relevant to the present invention. For example, the design shown can reverse the processing of a semiconductor wafer, in which case the directions described as "above" and "below" in this patent specification and in the claims will not Is “down” and “up” with respect to the direction of the Earth's gravity.

【００９７】 第１コンポーネントが、保護リングの周辺を取り巻く誘電体シールドのアウタ
部分、又はワークピースの周辺を取り巻く保護リングのアウタ部分など第２コン
ポーネントの周辺を「取り巻く」又は「取り囲む」するとき、２つのコンポーネ
ントが同一平面上であることを含意すること意味していない。例えば、リングが
ウェーハの平面の下にあるとしても、図３のウェーハ２０の周辺を取り巻くよう
な保護リング５０のアウタ部分と記述する。更に、「取り巻く」という言葉は、
円形状に限定されるものではない。When the first component “surrounds” or “surrounds” the periphery of the second component, such as the outer portion of a dielectric shield surrounding the periphery of the protection ring, or the outer portion of the protection ring surrounding the periphery of the workpiece, It is not meant to imply that the two components are coplanar. For example, the outer portion of the protection ring 50 may be described as surrounding the periphery of the wafer 20 of FIG. 3, even though the ring is below the plane of the wafer. Furthermore, the word “surrounding”
It is not limited to a circular shape.

【００９８】 より精密に「取り巻く」又は「取り囲む」を定義する１つの方法は、第１コン
ポーネントは、半径方向位置が外側にある、又は第２コンポーネントの周辺を越
えるアウタ部分を含むことである。より精密に「取り巻く」又は「取り囲む」を
定義する別の方法は、第２コンポーネントが、実質的に二次元表面にあるとき、
表面の上の第１コンポーネントのアウタ部分の突起は、その表面の上の第２コン
ポーネントの周辺の突起を取り囲むことである。更に、「取り巻く」又は「取り
囲む」の別の定義は、第２コンポーネントが対称の軸を有するとき、対称の軸に
垂直な表面の上の第１コンポーネントのアウタ部分の突起は、その表面の上の第
２コンポーネントの周辺の突起を取り囲むことである。これらの定義のすべては
、ワークピースが、本質的にフラットである最も普通の状態において同等である
。ワークピースがフラットでない場合、そのとき、最も適切な定義は、ワークピ
ースの幾何図形的配列によって異なる。One way to more precisely define “surrounding” or “surrounding” is for the first component to include an outer portion whose radial position is outside or beyond the periphery of the second component. Another way to more precisely define "surrounding" or "surrounding" is when the second component is substantially on a two-dimensional surface.
The protrusion of the outer part of the first component on the surface is to surround the protrusion of the periphery of the second component on the surface. Furthermore, another definition of "surrounding" or "surrounding" is that when the second component has an axis of symmetry, the protrusion of the outer part of the first component above the surface perpendicular to the axis of symmetry, Surrounding the protrusions around the second component. All of these definitions are equivalent in the most common situations where the workpiece is essentially flat. If the workpiece is not flat, then the most appropriate definition will depend on the geometry of the workpiece.

【００９９】 「リング」という言葉は、軸を取り巻くオブジェクトを記述するために用いる
が、リングは、円形対称ではない。The term “ring” is used to describe the object surrounding the axis, but the ring is not circularly symmetric.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 先行技術の誘電体シールドの断面図である。FIG. 1 is a cross-sectional view of a prior art dielectric shield.

【図２】 厚いアウタ誘電体シールドと薄いインナ誘電体シールドとを備える誘電体シー
ルドを有し、且つインナシールドをカバーする非誘電カラーを有する本発明によ
るプラズマチャンバの概略長手方向断面図である。FIG. 2 is a schematic longitudinal sectional view of a plasma chamber according to the present invention having a dielectric shield with a thick outer dielectric shield and a thin inner dielectric shield, and having a non-dielectric collar covering the inner shield.

【図３】 図２の誘電体シールド及び非誘電カラーのクローズアップ断面図である。FIG. 3 is a close-up sectional view of the dielectric shield and the non-dielectric collar of FIG. 2;

【図４】 薄いインナ誘電体シールド及び非誘電カラーが、図３の実施形態より計方向に
広い誘電体シールド及び非誘電カラーの別の実施形態の断面図である。FIG. 4 is a cross-sectional view of another embodiment of the dielectric shield and non-dielectric collar where the thin inner dielectric shield and non-dielectric collar are wider than the embodiment of FIG. 3;

【図５】 ウェーハの表面より軸方向に高く延びる第２非誘電カラーを更に備える本発明
の２つの別の実施形態の断面図であり、第２リングが、図６の実施形態における
より図５の実施形態において依り大きく、軸方向に高い図である。FIG. 5 is a cross-sectional view of two alternative embodiments of the present invention further comprising a second non-dielectric collar extending axially above the surface of the wafer, wherein the second ring is different from the embodiment of FIG. FIG. 6 is a diagram that is larger in the embodiment of FIG.

【図６】 ウェーハの表面より軸方向に高く延びる第２非誘電カラーを更に備える本発明
の２つの別の実施形態の断面図であり、第２リングが、図６の実施形態における
より図５の実施形態において依り大きく、軸方向に高い図である。FIG. 6 is a cross-sectional view of two alternative embodiments of the present invention further comprising a second non-dielectric collar extending axially higher than the surface of the wafer, wherein the second ring is of the same type as the embodiment of FIG. FIG. 6 is a diagram that is larger in the embodiment of FIG.

【図７】 非誘電保護カラーが、誘電体シールドの全上部とインナ表面をカバーする実施
形態の断面図である。FIG. 7 is a cross-sectional view of an embodiment where a non-dielectric protective collar covers the entire top and inner surface of the dielectric shield.

【図８Ａ】 ばねが、非誘電リングをウェーハと良好な電気接触するように押す実施形態の
断面図である。FIG. 8A is a cross-sectional view of an embodiment in which a spring pushes a non-dielectric ring into good electrical contact with the wafer.

【図８Ｂ】 図８Ａの実施形態より複雑な形状の非誘電リングを有する実施形態の断面図で
ある。FIG. 8B is a cross-sectional view of an embodiment having a non-dielectric ring with a more complex shape than the embodiment of FIG. 8A.

【図９Ａ】 先行技術のＭＥＲＩＥチャンバの部分切り欠き斜視図である。FIG. 9A is a partially cutaway perspective view of a prior art MERIE chamber.

【図９Ｂ】 図９Ａのチャンバの電磁石の概略平面図である。FIG. 9B is a schematic plan view of the electromagnet of the chamber of FIG. 9A.

【図１０】 本発明による波形カラーの平面図である。図１０Ｂ乃至１０Ｅは、波形カラー
の断面図である。FIG. 10 is a plan view of a waveform collar according to the present invention. 10B to 10E are cross-sectional views of the waveform collar.

【図１１Ａ】 図１の従来の誘電体シールド及び図４の新規な誘電体シールをそれぞれに使用
するウェーハの表面の腐食速度のアイソメトリックチャートである。11A is an isometric chart of the corrosion rate on the surface of a wafer using the conventional dielectric shield of FIG. 1 and the novel dielectric seal of FIG. 4, respectively.

【図１１Ｂ】 図１の従来の誘電体シールド及び図４の新規な誘電体シールをそれぞれに使用
するウェーハの表面の腐食速度のアイソメトリックチャートである。11B is an isometric chart of the corrosion rate on the surface of a wafer using the conventional dielectric shield of FIG. 1 and the novel dielectric seal of FIG. 4, respectively.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 プ， ブライアン， ワイ. アメリカ合衆国， カリフォルニア州， サン ノゼ， ロサト コート 3064 (72)発明者 シャン， ホンチン アメリカ合衆国， カリフォルニア州， サン ノゼ， タンブル ウェイ 3630 (72)発明者 ワン， ジェイムズ アメリカ合衆国， カリフォルニア州， サラトガ， モンペール ウェイ 18430 (72)発明者 フォン， ヘンリー アメリカ合衆国， カリフォルニア州， ダリー シティ， ウォーウィック スト リート 294 (72)発明者 リ， ゾンギュ アメリカ合衆国， カリフォルニア州， サニーヴェイル， ミラマー ウェイ 3781， ナンバー６ (72)発明者 ウェルチ， マイケル， ディ. アメリカ合衆国， カリフォルニア州， リヴァーモア， ローマ ストリート 940 【要約の続き】 架カラー及び／又はワークピースを取り囲む誘電体シー ルドの大きさにおいて方位角変化を修正することによっ て改善されることが可能である。──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor P, Brian, Wy. United States, California, San Jose, Rosat Court 3064 (72) Inventor Shang, Honchin United States of America, California, San Jose, Tumbleway 3630 (72) ) Inventor One, James United States of America, Saratoga, Saratoga, Montpelle Way 18430 (72) Inventor Fon, Henry United States of America, California, Darry City, Warwick Street 294 (72) Inventor Li, Zongyu United States of America, California, Sunnyvale, Miramar Way 3781, Number 6 (72) Inventor Welch, Michael, Di. Roma Street, Livermore, California, United States 940 [Continued Summary] Can be improved by correcting for azimuthal changes in the mounting collar and / or the size of the dielectric shield surrounding the workpiece. It is.

Claims (47)

【特許請求の範囲】[Claims] 【請求項１】 ワークピースの半導体製造プロセスを行うプラズマチャンバ
であって、 前記チャンバの内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面と平行且つその真上にあるワー
クピース領域を占めるように、前記ワークピースを保持するためのチャックと、 前記ワークピース領域の周辺を取り巻く誘電体物質で構成されるシールドと、 前記誘電体シールドの少なくとも１部分の上に重なる非誘電体物質で構成され
るリングと、 を備えるプラズマチャンバ。1. A plasma chamber for performing a semiconductor manufacturing process of a workpiece, comprising: a cathode electrode having an upper surface facing an inner region of the chamber; and wherein the workpiece is parallel to and directly parallel to the upper surface of the cathode electrode. A chuck for holding the workpiece to occupy an overlying workpiece area; a shield comprising a dielectric material surrounding a periphery of the workpiece area; and at least a portion of the dielectric shield. A ring composed of a non-dielectric material overlying the substrate. 【請求項２】 前記非誘電リングが、前記誘電体シールドの半径方向インナ
部分の上に重なる請求項１に記載のチャンバ。2. The chamber of claim 1, wherein said non-dielectric ring overlies a radially inner portion of said dielectric shield. 【請求項３】 前記非誘電リングと前記陰極電極との間に誘電体の層を備え
る請求項１に記載のチャンバ。3. The chamber of claim 1, further comprising a dielectric layer between said non-dielectric ring and said cathode electrode. 【請求項４】 前記非誘電リングと前記陰極電極との間の誘電体の層が、前
記陰極電極の表面にコーティングされた酸化物を備える請求項３に記載のチャン
バ。4. The chamber of claim 3, wherein the layer of dielectric between the non-dielectric ring and the cathode electrode comprises an oxide coated on the surface of the cathode electrode. 【請求項５】 前記非誘電リングが、前記リングと前記陰極電極との間に間
隙が存在するように、前記陰極電極から離間され取り付けられ、 前記非誘電リングと前記陰極電極との間の誘電体の層が、前記間隙を含む、 請求項３に記載のチャンバ。5. The non-dielectric ring is mounted spaced apart from the cathode electrode such that there is a gap between the ring and the cathode electrode, and a dielectric between the non-dielectric ring and the cathode electrode. 4. The chamber of claim 3, wherein a body layer includes the gap. 【請求項６】 前記非誘電体物質が、金属である請求項１に記載のチャンバ
。6. The chamber according to claim 1, wherein the non-dielectric substance is a metal. 【請求項７】 前記非誘電体物質が、半導体である請求項１に記載のチャン
バ。7. The chamber according to claim 1, wherein said non-dielectric material is a semiconductor. 【請求項８】 前記非誘電体物質が、シリコン及びシリコンを含むワークピ
ースである請求項７に記載のチャンバ。8. The chamber of claim 7, wherein said non-dielectric material is silicon and a workpiece comprising silicon. 【請求項９】 前記陰極電極の上面が、前記ワークピース領域の周辺を越え
て半径方向に延びるアウタ部分を有し、また 前記シールドが、前記陰極の上面のアウタ部分に取り付けられた誘電体物質の
層を含む請求項１に記載のチャンバ。9. A dielectric material wherein an upper surface of the cathode electrode has an outer portion extending radially beyond a periphery of the workpiece region, and wherein the shield is attached to the outer portion of the upper surface of the cathode. The chamber of claim 1 comprising: 【請求項１０】 前記陰極電極の上面が、前記ワークピース領域の周辺を越
えて半径方向に延びるアウタ部分を有し、また 前記シールドが、環状形状であり、且つ前記陰極の上面のアウタ部分より上に
配置された請求項１に記載のチャンバ。10. An upper surface of the cathode electrode has an outer portion extending radially beyond a periphery of the workpiece region, and the shield has an annular shape, and has a lower portion than an outer portion of the upper surface of the cathode. The chamber of claim 1 disposed above. 【請求項１１】 前記非誘電体物質が、前記半導体製造プロセスによる腐食
に対して前記誘電体物質よりも耐性を有する請求項１に記載のチャンバ。11. The chamber of claim 1, wherein said non-dielectric material is more resistant to corrosion by said semiconductor manufacturing process than said dielectric material. 【請求項１２】 前記チャンバの内側領域にプラズマを生成することによっ
て、ワークピースの半導体製造プロセスを行うプラズマチャンバであって、 ＲＦ電源と、 前記ＲＦ電源に接続され、且つ前記チャンバの前記内側領域に面する上面を有
する陰極電極と、 前記ワークピースが前記陰極電極の前記上面に平行で且つその真上にあるワー
クピース領域を占めるように、前記ワークピースを保持するためのチャックであ
って、前記陰極電極の上面が、前記ワークピース領域の周辺を取り巻く周辺を有
し、また、前記ワークピースが厚さにより特徴付けられるチャックと、 前記ワークピース領域の周辺外側にある前記陰極の上面の部分上に重なってい
る誘電体物質で構成されるシールドとを備え、 前記誘電体シールドが、前記陰極から前記プラズマに実質的なＲＦパワーを結
合するために十分に薄いプラズマチャンバ。12. A plasma chamber for performing a semiconductor manufacturing process of a workpiece by generating a plasma in an inner region of the chamber, the plasma chamber being connected to an RF power source and being connected to the RF power source. A cathode electrode having an upper surface facing the workpiece, and a chuck for holding the workpiece such that the workpiece occupies a workpiece area parallel to and directly above the upper surface of the cathode electrode, A top surface of the cathode electrode having a perimeter surrounding a periphery of the workpiece region, and a chuck wherein the workpiece is characterized by a thickness; and a portion of the top surface of the cathode outside the periphery of the workpiece region. A shield made of a dielectric material overlying the dielectric material, wherein the dielectric shield is connected to the cathode from the cathode. Sufficiently thin plasma chamber in order to bind a substantial RF power Zuma. 【請求項１３】 前記誘電体シールドが、前記陰極電極から前記プラズマに
結合される前記ＲＦパワーが、前記プラズマに、前記誘電体シールドを超えて外
側半径方向に延びる前記陰極上面上にシースを持たせるように十分に薄い請求項
１２に記載のプラズマチャンバ。13. The dielectric shield, wherein the RF power coupled from the cathode electrode to the plasma has a sheath on the top surface of the cathode, the RF power extending radially outward beyond the dielectric shield. 13. The plasma chamber of claim 12, wherein the plasma chamber is thin enough. 【請求項１４】 前記チャンバの内側領域にプラズマを生成することによっ
て、ワークピースの半導体製造プロセスを行うプラズマチャンバであって、 ＲＦ周波数で電圧を供給するＲＦ電源と、 前記ＲＦ電源に接続され、且つ前記チャンバの前記内側領域に面する上面を有
する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックで
あって、前記陰極電極の上面が、前記ワークピース領域の周辺を取り巻く周辺を
有し、また、前記ワークピースが、厚さにより特徴付けられるチャックと、 前記ワークピース領域の周辺外側にある前記陰極の上面の部分上に重なる誘電
体物質で構成されるシールドであって、 前記誘電体シールドが、半径方向インナ部分と、前記インナ部分を取り囲む半
径方向アウタ部分とを有し、 前記インナ部分が、前記前記ＲＦ周波数で前記アウタ部分の電気インピーダン
スより実質的に少ない前記ＲＦ周波数で電気インピーダンスを有するシールドと
を備えるプラズマチャンバ。14. A plasma chamber for performing a semiconductor manufacturing process of a workpiece by generating a plasma in a region inside the chamber, comprising: an RF power supply for supplying a voltage at an RF frequency; and an RF power supply connected to the RF power supply; And a cathode electrode having an upper surface facing the inner region of the chamber; and holding the workpiece such that the workpiece occupies a workpiece region parallel to and directly above the upper surface of the cathode electrode. A top surface of the cathode electrode having a periphery surrounding a periphery of the workpiece region, and wherein the workpiece is characterized by a chuck characterized by a thickness; and a periphery of the workpiece region. A shield comprising a dielectric material overlying a portion of an upper surface of said cathode on the outside, said dielectric seal comprising: Has a radially inner portion and a radially outer portion surrounding the inner portion, wherein the inner portion has an electrical impedance at the RF frequency substantially less than the electrical impedance of the outer portion at the RF frequency. A plasma chamber comprising: 【請求項１５】 前記チャンバの内側領域にプラズマを生成することによっ
て、ワークピースの半導体製造プロセスを行うプラズマチャンバであって、 前記チャンバの前記内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックで
あって、前記陰極電極の上面が、前記ワークピース領域の周辺を取り巻く周辺を
有し、また、前記ワークピースが、厚さにより特徴付けられるチャックと、 前記ワークピース領域の周辺外側にある前記陰極の上面の部分上に重なる誘電
体物質で構成されるシールドであって、 前記誘電体シールドが、半径方向インナ部分と、前記インナ部分を取り囲む半
径方向アウタ部分とを有し、また 前記半径方向インナ部分が、前記アウタ部分より軸方向により薄いシールドとを
備えるプラズマチャンバ。15. A plasma chamber for performing a semiconductor manufacturing process of a workpiece by generating a plasma in an inner region of the chamber, wherein the cathode electrode has an upper surface facing the inner region of the chamber; A chuck for holding the workpiece such that the piece occupies a workpiece area parallel to and directly above the top surface of the cathode electrode, wherein the top surface of the cathode electrode is in contact with the workpiece area; Wherein the workpiece comprises a chuck characterized by a thickness, and a dielectric material overlying a portion of the top surface of the cathode outside the periphery of the workpiece region. A shield, wherein the dielectric shield comprises a radial inner portion, and a radial outer surrounding the inner portion. It has a minute and also the radially inner portion, a plasma chamber and a thin shield by axially from the outer portion. 【請求項１６】 前記誘電体シールドのアウタ部分が、前記ワークピース領
域の上に延び、且つ１１０°から１４５°の範囲での前記ワークピース領域に対
してある角度をなして方向付けられる半径方向インナ表面を有する上部部分を備
える請求項１５に記載のチャンバ。16. A radial direction in which an outer portion of the dielectric shield extends above the workpiece area and is oriented at an angle to the workpiece area in a range of 110 ° to 145 °. The chamber of claim 15, comprising a top portion having an inner surface. 【請求項１７】 前記誘電体シールドのインナ部分の少なくとも１部分の上
に重なる非誘電リングであって、 前記誘電体シールド及び非誘電リングが、が各々、前記ワークピース領域より
も実質的に高い上部部分を有する非誘電リングを備える請求項１５に記載のチャ
ンバ。17. A non-dielectric ring overlying at least a portion of an inner portion of the dielectric shield, wherein the dielectric shield and the non-dielectric ring are each substantially higher than the workpiece area. The chamber of claim 15, comprising a non-dielectric ring having a top portion. 【請求項１８】 前記誘電体シールド及び非誘電リングが各々、前記ワーク
ピース領域の上と略同じ高さの上面を有する請求項１７に記載のチャンバ。18. The chamber of claim 17, wherein said dielectric shield and said non-dielectric ring each have a top surface substantially flush with said workpiece area. 【請求項１９】 前記誘電体シールドが、前記ワークピース領域の上の前記
非誘電リングより実質的に高く延びる上部部分を備える請求項１７に記載のチャ
ンバ。19. The chamber of claim 17, wherein said dielectric shield comprises an upper portion extending substantially higher than said non-dielectric ring above said workpiece region. 【請求項２０】 前記非誘電リング及び前記誘電体シールドのアウタ部分が
各々前記ワークピース領域の上に延び、且つ１１０°から１４５°の範囲に前記
ワークピース領域に対してある角度をなして方向付けられる半径方向インナ表面
を有する上部部分を備える請求項１７に記載のチャンバ。20. The non-dielectric ring and an outer portion of the dielectric shield each extend above the workpiece area and are oriented at an angle to the workpiece area in a range of 110 ° to 145 °. 18. The chamber of claim 17, comprising an upper portion having a radially inner surface attached thereto. 【請求項２１】 前記非誘電リングのアウタ部分が、前記誘電体シールドの
一部分に重なりし、また 前記非誘電リングの前記アウタ部分が、周囲に向かって減少する軸方向先細り
厚さを有する請求項１７に記載のチャンバ。21. The outer portion of the non-dielectric ring overlaps a portion of the dielectric shield, and the outer portion of the non-dielectric ring has an axially tapering thickness that decreases toward the periphery. 18. The chamber according to 17. 【請求項２２】 ワークピースの半導体製造プロセスを行うプラズマチャン
バであって、 前記チャンバの内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックと
、 前記ワークピース領域の周辺を越えて延びる非誘電リングであって、 前記非誘電リングが、前記ワークピースが、前記チャックによって前記ワーク
ピース領域に保持されるとき、前記ワークピースと電気的に接触するように配置
され、 前記非誘電リングが、前記陰極電極から電気的に絶縁される非誘電リングと を備えるプラズマチャンバ。22. A plasma chamber for performing a semiconductor manufacturing process of a workpiece, comprising: a cathode electrode having an upper surface facing an inner region of the chamber; and the workpiece is parallel to and above the upper surface of the cathode electrode. A chuck for holding the workpiece so as to occupy the workpiece area directly above; and a non-dielectric ring extending beyond the periphery of the workpiece area, wherein the non-dielectric ring is such that the workpiece is A non-dielectric ring that is arranged to be in electrical contact with the workpiece when held in the workpiece region by the chuck, wherein the non-dielectric ring comprises a non-dielectric ring that is electrically insulated from the cathode electrode. Plasma chamber. 【請求項２３】 前記リングを押し上げるように、前記非誘電リングの下に
取り付けられたばねであって、 前記ワークピースが前記チャックで前記ワークピース領域に保持されるときに
、前記ばねが前記ワークピースの周辺の下側と電気接触する方に前記リングを押
し上げるように、前記非誘電リングのインナ部分が、前記ワークピース領域の周
辺下に延びるばねを備える請求項２２に記載のチャンバ。23. A spring mounted below said non-dielectric ring to push up said ring, said spring being said workpiece when said workpiece is held in said workpiece area by said chuck. 23. The chamber of claim 22, wherein the inner portion of the non-dielectric ring comprises a spring extending below a periphery of the workpiece region to push the ring up into electrical contact with a lower side of a periphery of the workpiece. 【請求項２４】 前記非誘電リングが、 前記ワークピース領域の周辺下に配置されるインナ部分と、 前記ワークピース領域の周辺を取り巻くアウタ部分とを備え、 前記非誘電リングの前記アウタ部分が、前記インナ部分よりも高く、且つ前記
ワークピースの上面と同一平面上にある上面を有する請求項２２に記載のチャン
バ。24. The non-dielectric ring, comprising: an inner portion disposed below a periphery of the workpiece region; and an outer portion surrounding the periphery of the workpiece region, wherein the outer portion of the non-dielectric ring comprises: 23. The chamber of claim 22, having an upper surface that is higher than the inner portion and coplanar with the upper surface of the workpiece. 【請求項２５】 ワークピースの半導体製造プロセスを行うプラズマチャン
バであって、 前記チャンバの内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックと
、 前記ワークピース領域の周辺を越えて延びた非誘電リングであって、 前記非誘電リングが、前記ワークピースが、前記チャックによって前記ワーク
ピース領域に保持されるときに、前記ワークピースと電気的に接触するように配
置されるチャックと、 誘電体物質で構成されるシールドであって、前記シールドの少なくとも１部が
、前記非誘電リングを取り巻くシールドと、 を備えるプラズマチャンバ。25. A plasma chamber for performing a semiconductor manufacturing process of a workpiece, comprising: a cathode electrode having an upper surface facing an inner region of the chamber; and the workpiece is parallel to and above the upper surface of the cathode electrode. A chuck for holding the workpiece so as to occupy the workpiece area directly above; and a non-dielectric ring extending beyond a periphery of the workpiece area, wherein the non-dielectric ring comprises the workpiece. A chuck disposed in electrical contact with the workpiece when held in the workpiece area by the chuck; and a shield comprising a dielectric material, wherein at least one of the shields comprises a dielectric material. And a shield surrounding the non-dielectric ring. 【請求項２６】 前記誘電リングのアウタ部分が、前記誘電体シールドの１
部と重なり、 前記非誘電リングのアウタ部分が、周囲に向かって減少する軸方向に先細りの
厚さを有する請求項２５に記載のチャンバ。26. An outer part of the dielectric ring is formed on one of the dielectric shields.
26. The chamber of claim 25, wherein the outer portion of the non-dielectric ring has an axially tapering thickness that decreases toward the periphery. 【請求項２７】 ワークピースの半導体製造プロセスを行うプラズマチャン
バであって、 前記チャンバの内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックと
、 前記ワークピース領域の周辺を取り巻くカラーであって、 前記カラーが、前記プロセスの方位角均一性を改善するように、異なる方位角
で異なる物理的寸法を有するカラーとを備えるプラズマチャンバ。27. A plasma chamber for performing a semiconductor manufacturing process of a workpiece, comprising: a cathode electrode having an upper surface facing an inner region of the chamber; and the workpiece is parallel to and above the upper surface of the cathode electrode. A chuck for holding the workpiece so as to occupy the workpiece area directly above; and a collar surrounding the periphery of the workpiece area, the collar improving azimuthal uniformity of the process. And a collar having different physical dimensions at different azimuth angles. 【請求項２８】 前記プロセスの前記方位角均一性を改善するように、前記
カラーが、異なる方位角で異なる前記陰極電極の上面より上の高さを有する高架
部分を備える請求項２７に記載のチャンバ。28. The method of claim 27, wherein the collar comprises elevated portions having different azimuth angles and different heights above the top surface of the cathode electrode to improve the azimuthal uniformity of the process. Chamber. 【請求項２９】 前記プロセスの方位角均一性を改善するように、前記カラ
ーが、異なる方位角で異なる内径を有する高架部分を備える請求項２７に記載の
チャンバ。29. The chamber of claim 27, wherein the collar comprises elevated portions having different azimuth angles and different inner diameters to improve azimuthal uniformity of the process. 【請求項３０】 前記陰極電極の上面が、前記加工領域の周辺を取り囲み、
且つそれよりも大きい周辺を有し、 前記カラーが、前記ワークピース領域の周辺外側にある前記陰極の上面の１部
分の上に重なる誘電体シールドを備え、 前記プロセスの前記方位角均一性を改善するように、前記誘電体シールドが、
異なる方位角で異なる厚さを有する請求項２７に記載のチャンバ。30. An upper surface of the cathode electrode surrounds a periphery of the processing area,
And a dielectric shield overlying a portion of the top surface of the cathode outside the periphery of the workpiece region, the collar having a larger perimeter to improve the azimuthal uniformity of the process. So that the dielectric shield
28. The chamber of claim 27 having different thicknesses at different azimuths. 【請求項３１】 前記チャンバの予め定められた方位角位置にある空洞を備
え、 前記物理的寸法の範囲が、方位角の機能として第１制限と第２制限との間の範
囲にあり、また 前記カラーの前記物理的寸法が、前記空洞の方位角近くにある前記カラーの方
位角の第１制限に等しい請求項２７に記載のチャンバ。31. A method comprising: providing a cavity at a predetermined azimuthal location in the chamber; wherein the range of physical dimensions is in a range between a first limit and a second limit as a function of azimuth; 28. The chamber of claim 27, wherein the physical dimension of the collar is equal to a first limit of an azimuth of the collar that is near an azimuth of the cavity. 【請求項３２】 前記空洞が、ワークピースが前記チャンバに運ばれ、また
そこから運び出されるスリットである請求項３１に記載のチャンバ。32. The chamber according to claim 31, wherein the cavity is a slit through which a workpiece is carried into and out of the chamber. 【請求項３３】 半導体ワークピースを処理する磁気的強化プラズマチャン
バであって、 前記チャンバの内側領域に面する上面を有する陰極電極と、 前記ワークピースが、前記陰極電極の前記上面に平行で且つその真上にあるワ
ークピース領域を占めるように、前記ワークピースを保持するためのチャックと
、 前記ワークピース領域の周辺まわりに離間した位置にある複数の磁極であって
、各磁極が２つの端部を有し、間で磁極が方位角に延び、各磁極が、方位が磁極
の２つの端部の各方位角の中間である虚像中間点（imaginary midpoint)により 特徴付けられた磁極と、 前記ワークピース領域の周辺と取り巻くカラーであって、 前記カラーが、方位角の機能として第１制限と第２制限との間の範囲にある物
理的寸法を有し、 前記寸法が、前記各々の磁極の各々の端部近くの第１の複数の方位角での前記
第１制限と等しく、 前記寸法が、前記各々の磁極の前記各々の中間点近くの少なくとも複数の方位
角で前記第２制限と等しいカラーと を備える磁気的強化プラズマチャンバ。33. A magnetically enhanced plasma chamber for processing a semiconductor workpiece, comprising: a cathode electrode having an upper surface facing an interior region of the chamber; and the workpiece is parallel to the upper surface of the cathode electrode and A chuck for holding the workpiece so as to occupy a workpiece area directly above the workpiece area; and a plurality of magnetic poles spaced apart around the periphery of the workpiece area, each magnetic pole having two ends. A magnetic pole characterized by an imaginary midpoint, wherein the magnetic poles extend in azimuthal angles, each magnetic pole having an azimuth halfway between each azimuthal angle of the two ends of the magnetic pole; A collar surrounding a periphery of a workpiece area, wherein the collar has a physical dimension in a range between a first limit and a second limit as a function of azimuthal angle, wherein the dimension comprises Equal to said first limit at a first plurality of azimuths near each end of said magnetic pole, said dimension being at least a plurality of azimuths near said respective midpoint of said respective magnetic pole. A magnetically enhanced plasma chamber comprising: a collar equal to the limit. 【請求項３４】 前記カラーが、前記ワークピース領域より上の高さに延び
、また、 前記カラーの前記物理的寸法が、前記カラーの高さである請求項３３に記載の
チャンバ。34. The chamber of claim 33, wherein the collar extends to a height above the workpiece area, and wherein the physical dimension of the collar is the height of the collar. 【請求項３５】 前記第１制限が、前記第２制限よりも高さが低い請求項３
４に記載のチャンバ。35. The system according to claim 3, wherein the first limit is lower in height than the second limit.
5. The chamber according to 4. 【請求項３６】 前記カラーが、１１０°から１４５°の範囲に前記ワーク
ピース領域に対してある角度をなして方向付けられる半径方向インナ表面を有す
る高架部分を有する請求項３４に記載のチャンバ。36. The chamber of claim 34, wherein the collar has an elevated portion having a radial inner surface oriented at an angle to the workpiece region in the range of 110 ° to 145 °. 【請求項３７】 前記カラーが、１２０°から１３５°の範囲に前記ワーク
ピース領域に対してある角度をなして方向付けられる半径方向インナ表面を有す
る高架部分を有する請求項３４に記載のチャンバ。37. The chamber of claim 34, wherein the collar has an elevated portion having a radial inner surface oriented at an angle to the workpiece region in the range of 120 ° to 135 °. 【請求項３８】 プラズマ強化半導体製造プロセスであって、 プラズマチャンバの内側にプロセスガス混合物を供給するステップと、 前記チャンバ内のプロセスガス混合物の少なくとも１部分からプラズマを形成
するステップと、 プラズマに面する上面を有する陰極電極を前記チャンバ内に供給するステップ
と、 前記陰極電極の上面に隣接してワークピースを保持するステップと、 前記ワークピースの周辺を取り巻くように、誘電体物質で構成されるシールド
を配置するステップと、 前記誘電体シールドの少なくとも１部分の上に重なっている非誘電体物資で構
成されるリングを配置するステップとを含むプラズマ強化半導体製造プロセス。38. A plasma enhanced semiconductor manufacturing process, comprising: supplying a process gas mixture inside a plasma chamber; forming a plasma from at least a portion of the process gas mixture in the chamber; Supplying a cathode electrode having an upper surface to the chamber into the chamber; holding a workpiece adjacent to the upper surface of the cathode electrode; and being formed of a dielectric material so as to surround a periphery of the workpiece. A plasma enhanced semiconductor manufacturing process, comprising: disposing a shield; and disposing a ring of non-dielectric material overlying at least a portion of the dielectric shield. 【請求項３９】 前記非誘電体物質が、プラズマに含有される化学種による
腐食に対して誘電体物質よりも耐性を有する請求項３８に記載の方法。39. The method of claim 38, wherein said non-dielectric material is more resistant to corrosion by species contained in the plasma than a dielectric material. 【請求項４０】 ワークピースの炭化水素層をエッチングするプラズマ強化
プロセスであって、 前記炭化水素層をエッチングするプロセスガス混合物をプラズマチャンバの内
側に供給するステップと、 前記チャンバ内の前記プロセスガス混合物の少なくとも１部からプラズマを形
成するステップと、 前記プラズマに面する上面を有する陰極電極を前記チャンバ内に供給するステ
ップと、 前記陰極電極の上面に隣接して前記ワークピースを保持するステップと、 前記ワークピースの周辺を取り巻くように、誘電体物質で構成されるシールド
を配置するステップと、 前記誘電体シールドの少なくとも１部分の上に重なるリングを配置するステッ
プとを含み、 前記リングが、前記プラズマに含有される化学種による腐食に対して前記誘電
体物質よりも耐性を有する非誘電体物資で構成されるプラズマ強化半導体製造プ
ロセス。40. A plasma-enhanced process for etching a hydrocarbon layer of a workpiece, comprising: supplying a process gas mixture for etching the hydrocarbon layer to an interior of a plasma chamber; and the process gas mixture in the chamber. Forming a plasma from at least a portion of; supplying a cathode electrode having an upper surface facing the plasma into the chamber; holding the workpiece adjacent an upper surface of the cathode electrode; Disposing a shield composed of a dielectric material to surround a periphery of the workpiece; and disposing a ring overlying at least a portion of the dielectric shield, the ring comprising: Dielectric material against corrosion by species contained in the plasma Plasma-enhanced semiconductor fabrication process consists of a non-dielectric materials having a remote resistance. 【請求項４１】 前記シールドが、二酸化ケイ素で構成され、また前記リン
グが、シリコンで構成される請求項４０に記載のプロセス。41. The process of claim 40, wherein said shield is comprised of silicon dioxide and said ring is comprised of silicon. 【請求項４２】 前記炭化水素層が、リソグラフ耐性物質である請求項４０
に記載のプロセス。42. The hydrocarbon layer is a lithographic resistant material.
The process described in. 【請求項４３】 ワークピースのスピン−オンガラス層をエッチングするプ
ラズマ強化プロセスであって、 前記スピン−オンガラス層をエッチングするプロセスガス混合物をプラズマチ
ャンバの内側に供給するステップと、 前記チャンバ内の前記プロセスガス混合物の少なくとも１部からプラズマを形
成するステップと、 前記プラズマに面する上面を有する陰極電極を前記チャンバ内に供給するステ
ップと、 前記陰極電極の上面に隣接して前記ワークピースを保持するステップと、 前記ワークピースの周辺を取り巻くように、誘電体物質で構成されるシールド
を配置するステップと、 前記誘電体シールドの少なくとも１部分の上に重なるリングを配置するステッ
プとを含み、 前記リングが、前記プラズマに含有される化学種による腐食に対して前記誘電
体物質よりも耐性を有する非誘電体物資で構成されるプラズマ強化半導体製造プ
ロセス。43. A plasma-enhanced process for etching a spin-on glass layer of a workpiece, comprising: supplying a process gas mixture that etches the spin-on glass layer to an interior of a plasma chamber; Forming a plasma from at least a portion of the process gas mixture; supplying a cathode electrode having an upper surface facing the plasma into the chamber; holding the workpiece adjacent an upper surface of the cathode electrode Disposing a shield made of a dielectric material so as to surround a periphery of the workpiece; and disposing a ring overlying at least a portion of the dielectric shield. The ring is subject to corrosion by species contained in the plasma. Plasma-enhanced semiconductor fabrication process consists of a non-dielectric materials having resistance than the dielectric material then. 【請求項４４】 前記シールドが、二酸化ケイ素で構成され、前記リングが
、シリコンで構成される請求項４３に記載のプロセス。44. The process of claim 43, wherein said shield is comprised of silicon dioxide and said ring is comprised of silicon. 【請求項４５】 プラズマチャンバのワークピースの周辺に隣接して設置さ
れるあらゆる物質の腐食を減少する方法であって、 プラズマチャンバの内側にプロセスガス混合物を供給するステップと、 前記チャンバ内の前記プロセスガス混合物の少なくとも１部からプラズマを形
成するステップと、 前記プラズマに面する上面を有する陰極電極を前記チャンバ内に供給するステ
ップと、 前記陰極電極の上面に隣接して前記ワークピースを保持するステップと、 前記ワークピースの周辺を取り巻くように、カラーを配置するステップと、 を含み、 前記カラーが、前記ワークピース領域より上に延びる高架部分を有し、また 前記カラーの前記高架部分が、１１０°から１４５°の範囲に前記ワークピー
スに対してある角度をなして方向付けられる半径方向インナ表面を有する方法。45. A method for reducing corrosion of any material located adjacent a periphery of a workpiece of a plasma chamber, the method comprising: providing a process gas mixture inside a plasma chamber; Forming a plasma from at least a portion of the process gas mixture; supplying a cathode electrode having an upper surface facing the plasma into the chamber; holding the workpiece adjacent the upper surface of the cathode electrode Disposing a collar so as to surround a periphery of the workpiece, wherein the collar has an elevated portion extending above the workpiece region, and wherein the elevated portion of the collar comprises: Oriented at an angle to the workpiece in the range of 110 ° to 145 ° A method having a radial inner surface. 【請求項４６】 前記角度が、１２０°から１３５°の範囲である請求項４
５に記載の方法。46. The angle according to claim 4, wherein the angle ranges from 120 ° to 135 °.
5. The method according to 5. 【請求項４７】 前記カラーが、誘電体である請求項４５に記載の方法。47. The method of claim 45, wherein said collar is a dielectric.