JP2001352764A - Inverter controller - Google Patents
Inverter controllerInfo
- Publication number
- JP2001352764A JP2001352764A JP2000173153A JP2000173153A JP2001352764A JP 2001352764 A JP2001352764 A JP 2001352764A JP 2000173153 A JP2000173153 A JP 2000173153A JP 2000173153 A JP2000173153 A JP 2000173153A JP 2001352764 A JP2001352764 A JP 2001352764A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inverter
- output
- error
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電動機の駆動装置
等に利用されるインバータ制御装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter control device used for a drive device of a motor.
【０００２】[0002]
【従来の技術】図４に一般的なインバータ及びインバー
タ制御装置を用いたシステム構成の一例を示す。図中に
おいて、主回路は直流電源１と、スイッチング素子を直
列に２個接続したものを３組並列に接続してなり、直流
電力を交流電力に変換するインバータ２と、インバータ
２により変換された交流電力により駆動する電動機３か
ら構成されている。2. Description of the Related Art FIG. 4 shows an example of a system configuration using a general inverter and an inverter control device. In the figure, the main circuit is composed of a DC power supply 1 and three sets of two switching elements connected in series, which are connected in parallel. The inverter 2 converts DC power into AC power, and the inverter 2 converts the DC power into AC power. The motor 3 is driven by AC power.
【０００３】一方、制御回路では、主回路に取り付けら
れた電流検出器１５ａ、１５ｂ、１５ｃ及び電流検出回
路１６より検出された出力電流iと、外部より与えられ
た電流指令値i*とを入力して電流誤差を演算する電流誤
差演算器１７と、電流誤差より電圧指令値v*を出力する
電流制御演算器１８と、電流制御演算器１８から得られ
た電圧指令値v*とキャリア発生回路からのキャリア信号
とを比較して、インバータ２のスイッチング素子に対す
るゲート信号を出力するPWM信号生成回路１１から構成
されている。On the other hand, a control circuit inputs an output current i detected by current detectors 15a, 15b, 15c and a current detection circuit 16 attached to a main circuit, and a current command value i * given from outside. a current error calculator 17 for calculating a current error, a current control calculator 18 which outputs a voltage command value v * than the current error, the voltage command value obtained from the current control calculation unit 18 v * and the carrier generating circuit And a PWM signal generation circuit 11 which compares the carrier signal from the inverter 2 and outputs a gate signal to the switching element of the inverter 2.
【０００４】ところで、同図のようなインバータ制御装
置では、インバータ２の上下アームの短絡を防止するた
めに、インバータ２のスイッチング素子のゲート信号に
は、デットタイムが付加されて出力される。そのため、
電圧指令値v*と実際の出力電圧vとの間に誤差が生じ、
出力電流波形に歪が生じるという問題がある。By the way, in the inverter control device shown in FIG. 1, a dead time is added to a gate signal of a switching element of the inverter 2 and output in order to prevent a short circuit between the upper and lower arms of the inverter 2. for that reason,
An error occurs between the voltage command value v * and the actual output voltage v,
There is a problem that distortion occurs in the output current waveform.
【０００５】そこで、このような問題を解消するため、
最近では、様々なデットタイム補償装置が提案されてお
り、その一例としては、次のようなものがある。In order to solve such a problem,
Recently, various dead time compensating devices have been proposed, and examples thereof include the following.
【０００６】すなわち、電流制御演算器１８において電
流指令値i*の極性に応じて一定の電圧を重畳させること
により、デットタイム補償を行なうものである。That is, dead time compensation is performed by superimposing a constant voltage in the current control calculator 18 in accordance with the polarity of the current command value i * .
【０００７】しかしながら、このようなインバータ制御
装置のデットタイム補償においては、ある程度までデッ
トタイムの補償効果が得られているが、出力電流波形が
ゼロクロス地点において幾らか歪が残っており、電動機
３の高精度な制御が要求される今日では、十分なものと
は言えない。However, in such a dead time compensation of the inverter control device, a dead time compensation effect is obtained to some extent, but the output current waveform has some distortion at the zero crossing point, and the motor 3 Today, high-precision control is required, which is not enough.
【０００８】そのため、例えば図５に示す特開平１０−
１６４８５０号公報に記載のインバータ制御装置が提案
されている。図４に示す一般的なインバータ制御装置と
同じ構成要素は同一符号で示してあり、その説明は重複
するので省略し、ここでは異なる部分についてのみ述べ
る。For this reason, for example, Japanese Patent Application Laid-Open No.
An inverter control device described in 164850 has been proposed. The same components as those of the general inverter control device shown in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted because they are duplicated, and only different portions will be described here.
【０００９】図５において、出力電圧検出回路１３で検
出したインバータの出力電圧vと電圧指令値v*との電圧
誤差を電圧誤差演算器１４で算出する。電流検出器１５
ａ、１５ｂ、１５ｃ及び電流検出回路１６で検出した出
力電流iと電圧誤差演算器１４で算出した電圧誤差量を
デットタイム補償量の演算データとしてデットタイム補
償量記憶部５１で記憶し、出力電流iと電圧誤差との関
係を補正する。出力電流iまたは電流指令値に応じてデ
ットタイム補償量演算部５２がデットタイム記憶部５１
に記憶されているデータに基づきデットタイム補償量を
算出する。算出されたデットタイム補償量と電圧指令値
をv*を加算器５３によって加算した補正電圧指令値をPW
M信号生成回路１１に入力する。In FIG. 5, a voltage error between an output voltage v of the inverter detected by an output voltage detection circuit 13 and a voltage command value v * is calculated by a voltage error calculator 14. Current detector 15
a, 15b, and 15c, the output current i detected by the current detection circuit 16, and the voltage error amount calculated by the voltage error calculator 14 are stored in the dead time compensation amount storage unit 51 as operation data of the dead time compensation amount. Correct the relationship between i and the voltage error. The dead time compensation amount calculation unit 52 is controlled by the dead time storage unit 51 according to the output current i or the current command value.
The dead time compensation amount is calculated based on the data stored in. A correction voltage command value obtained by adding the calculated dead time compensation amount and the voltage command value to v * by the adder 53 is PW
Input to the M signal generation circuit 11.
【００１０】[0010]
【発明が解決しようとする課題】従来のインバータ制御
装置においては、演算の増加に伴う回路構成の複雑化又
は演算装置の容量増大によるコストアップ、及び演算時
間の増大に伴う出力電圧vの電圧指令値v*への追従性に
問題があり、急峻な電圧変動があった場合、直ちに指令
通りの電圧を出力することができない。そのため、出力
電流波形に歪が生じてしまう。In the conventional inverter control device, the circuit configuration becomes complicated due to an increase in the operation or the cost increases due to an increase in the capacity of the operation device, and the voltage command of the output voltage v accompanying the increase in the operation time. If there is a problem in the ability to follow the value v *, and there is a steep voltage change, it is not possible to immediately output the voltage as instructed. Therefore, distortion occurs in the output current waveform.
【００１１】本発明はこのような従来の課題を解決する
ものであり、デットタイム及び素子での電圧降下分を補
償し、指令通りの電圧を出力することによりインバータ
の出力電流波形の歪をなくし、より安価で高精度な電流
制御が可能なインバータ制御装置を提供することを目的
とする。The present invention solves such a conventional problem, and compensates for a dead time and a voltage drop in an element, and outputs a voltage as instructed, thereby eliminating distortion of an output current waveform of an inverter. It is another object of the present invention to provide an inverter control device which is more inexpensive and capable of high-precision current control.
【００１２】[0012]
【課題を解決するための手段】請求項１記載の本発明の
インバータ制御装置は、複数個のスイッチング素子によ
り構成されたインバータを制御するインバータ制御装置
であって、外部から与えられた電流指令値と前記インバ
ータの出力電流検出値との電流誤差に基づき前記インバ
ータを構成するスイッチング素子に対する電圧指令値を
生成し、前記電圧指令値と前記インバータの出力電圧検
出値との電圧誤差に基づき前記インバータを構成するス
イッチング素子に対する電圧制御率を生成し、前記電圧
制御率の正負判別に基づきパルス幅変調を行なうインバ
ータ制御装置において、前記インバータの出力電流を検
出する電流検出手段と、前記電流指令値と前記出力電流
検出値との電流誤差を求める出力電流誤差検出手段と、
前記出力電流誤差検出手段から求められる前記電流誤差
より前記電圧指令値を出力する電流制御演算手段と、前
記インバータの出力電圧を検出する電圧検出手段と、前
記電圧指令値と前記出力電圧検出値との電圧誤差を求め
る出力電圧誤差検出手段と、前記出力電圧誤差検出手段
から求められる前記電圧誤差より前記電圧制御率を出力
する電圧制御演算手段を有することを特徴とする。According to a first aspect of the present invention, there is provided an inverter control device for controlling an inverter constituted by a plurality of switching elements, wherein an externally supplied current command value is provided. And a voltage command value for a switching element constituting the inverter is generated based on a current error between the output current detection value of the inverter and the inverter, and the inverter is controlled based on a voltage error between the voltage command value and the output voltage detection value of the inverter. In an inverter control device that generates a voltage control ratio for a switching element to be configured and performs pulse width modulation based on the positive / negative discrimination of the voltage control ratio, a current detection unit that detects an output current of the inverter; Output current error detection means for obtaining a current error from the output current detection value;
A current control operation unit that outputs the voltage command value from the current error obtained from the output current error detection unit; a voltage detection unit that detects an output voltage of the inverter; and the voltage command value and the output voltage detection value. And an output voltage error calculating means for outputting the voltage control rate from the voltage error obtained from the output voltage error detecting means.
【００１３】請求項２記載の本発明は、請求項１記載の
のインバータ制御装置において、前記電圧検出手段は1
次遅れ回路であり、前記1次遅れ回路の時間遅れを補償
する手段を備えることを特徴とする。According to a second aspect of the present invention, in the inverter control device according to the first aspect, the voltage detecting means includes:
A second-order delay circuit, comprising means for compensating for a time delay of the first-order delay circuit.
【００１４】請求項３記載の本発明は、請求項１記載の
インバータ制御装置において、前記電圧検出手段は1次
遅れ回路であり、前記インバータの出力電圧は、前記1
次遅れ回路の出力電圧を演算装置に取り込んだものを遅
れ補償演算することにより求めることを特徴とする。According to a third aspect of the present invention, in the inverter control device according to the first aspect, the voltage detecting means is a first-order delay circuit, and the output voltage of the inverter is the first order delay circuit.
It is characterized in that the output voltage of the next delay circuit is obtained by a delay compensation calculation of a value taken into an arithmetic unit.
【００１５】請求項４記載の本発明は、請求項１記載の
インバータ制御装置において、前記電圧検出手段は1次
遅れ回路であり、前記出力電圧誤差検出手段は、前記電
圧指令値を遅れ補償演算したものと前記1次遅れ回路の
出力電圧との誤差を求めることを特徴とする。According to a fourth aspect of the present invention, in the inverter control device according to the first aspect, the voltage detecting means is a primary delay circuit, and the output voltage error detecting means calculates a delay compensation operation of the voltage command value. An error between the calculated value and the output voltage of the first-order delay circuit is obtained.
【００１６】請求項５記載の本発明は、請求項１〜４い
ずれか記載のインバータ制御装置において、急峻な電圧
変動を抑える電圧変動抑制手段を有することを特徴とす
る。According to a fifth aspect of the present invention, there is provided the inverter control device according to any one of the first to fourth aspects, further comprising voltage fluctuation suppressing means for suppressing a steep voltage fluctuation.
【００１７】請求項６記載の本発明は、請求項５記載の
インバータ制御装置において、前記電圧変動抑制手段は
PI補償であることを特徴とする。According to a sixth aspect of the present invention, in the inverter control device according to the fifth aspect, the voltage fluctuation suppressing means is provided.
It is characterized by PI compensation.
【００１８】[0018]
【発明の実施の形態】第1の発明の実施の形態は、イン
バータの出力電流を検出する電流検出手段と、電流指令
値と出力電流検出値との電流誤差を求める出力電流誤差
検出手段と、出力電流誤差検出手段から求められる電流
誤差より電圧指令値を出力する電流制御演算手段と、イ
ンバータの出力電圧を検出する電圧検出手段と、電圧指
令値と出力電圧検出値との電圧誤差を求める出力電圧誤
差検出手段と、出力電圧誤差検出手段から求められる電
圧誤差より電圧制御率を出力する電圧制御演算手段を有
することを特徴とするインバータ制御装置である。そし
てこの構成によれば、電流誤差に基づく電圧指令値とイ
ンバータ出力電圧との電圧誤差を零とするようにパルス
幅変調を行なうことで、デットタイム及びスイッチング
素子での電圧降下分を補償し、指令通りの電圧を出力す
ることによりインバータの出力電流の歪をなくし、高精
度な電流制御を行なうことができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention comprises a current detection means for detecting an output current of an inverter, an output current error detection means for obtaining a current error between a current command value and an output current detection value, Current control calculating means for outputting a voltage command value from a current error obtained from the output current error detecting means, voltage detecting means for detecting an output voltage of the inverter, and an output for obtaining a voltage error between the voltage command value and the output voltage detected value An inverter control device comprising: a voltage error detection unit; and a voltage control operation unit that outputs a voltage control ratio based on a voltage error obtained from the output voltage error detection unit. According to this configuration, by performing pulse width modulation so that the voltage error between the voltage command value based on the current error and the inverter output voltage becomes zero, the dead time and the voltage drop at the switching element are compensated, By outputting the voltage as instructed, distortion of the output current of the inverter can be eliminated, and highly accurate current control can be performed.
【００１９】第２の発明の実施の形態は、電圧検出手段
は1次遅れ回路であり、1次遅れ回路の時間遅れを補償す
る手段を備えることを特徴とするインバータ制御装置で
あり、時間遅れなく高精度にインバータの出力電圧を検
出することができる。According to a second embodiment of the present invention, there is provided an inverter control device characterized in that the voltage detecting means is a primary delay circuit and is provided with means for compensating a time delay of the primary delay circuit. And the output voltage of the inverter can be detected with high accuracy.
【００２０】第３の発明の実施の形態は、電圧検出手段
は1次遅れ回路であり、インバータの出力電圧は、1次遅
れ回路の出力電圧を演算装置に取り込んだものを遅れ補
償演算することにより求めることを特徴とするインバー
タ制御装置であり、１次遅れ回路の出力電圧を演算する
ことにより求めることで、電圧検出回路の部品数を減少
でき、部品公差によるバラつきの影響を受けずに済むこ
とができる。According to a third embodiment of the present invention, the voltage detecting means is a first-order delay circuit, and the inverter output voltage is obtained by taking the output voltage of the first-order delay circuit into an arithmetic unit for delay compensation calculation. An inverter control device characterized by the following formula: By calculating the output voltage of the first-order delay circuit, the number of components of the voltage detection circuit can be reduced, and there is no need to be affected by variations due to component tolerances. be able to.
【００２１】第４の発明の実施の形態は、電圧検出手段
は1次遅れ回路であり、出力電圧誤差検出手段は、電圧
指令値を遅れ補償演算したものと1次遅れ回路の出力電
圧との誤差を求めることを特徴とするインバータ制御装
置であり、１次遅れ回路の出力電圧を演算装置に取り込
む必要がないため、電圧検出回路において主回路と制御
回路とを絶縁する手段を無くすことができる。In a fourth embodiment of the present invention, the voltage detecting means is a first-order delay circuit, and the output voltage error detecting means calculates the delay compensation of the voltage command value and the output voltage of the first-order delay circuit. An inverter control device characterized in that an error is obtained. Since it is not necessary to take the output voltage of the primary delay circuit into an arithmetic device, it is possible to eliminate a means for insulating the main circuit and the control circuit in the voltage detection circuit. .
【００２２】第５の発明の実施の形態は、急峻な電圧変
動を抑える電圧変動抑制手段を有することを特徴とする
インバータ制御装置であり、急峻な電圧変動に伴うハン
チング等を抑制することで、安定性に優れた制御系を構
築することができる。A fifth embodiment of the present invention is an inverter control device characterized by having a voltage fluctuation suppressing means for suppressing a steep voltage fluctuation, and suppressing hunting and the like caused by a steep voltage fluctuation. A control system with excellent stability can be constructed.
【００２３】第６の発明の実施の形態は、電圧変動抑制
手段はPI補償であることを特徴とするインバータ制御装
置であり、新たなハードウェアを追加すること無く、マ
イコン等で演算することが可能である。A sixth embodiment of the present invention is an inverter control device characterized in that the voltage fluctuation suppressing means is PI compensation, and can be operated by a microcomputer or the like without adding new hardware. It is possible.
【００２４】[0024]
【実施例】以下本発明の実施例について図面を参照して
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２５】（実施例１）本発明に係るインバータ制御
装置の一実施例のシステム構成を図１に示す。図４及び
図５に示す従来のインバータ制御装置と同じ構成要素は
同一符号で示してあり、その説明は重複するので省略
し、ここでは異なる部分についてのみ述べる。(Embodiment 1) FIG. 1 shows a system configuration of an embodiment of an inverter control device according to the present invention. The same components as those of the conventional inverter control device shown in FIGS. 4 and 5 are denoted by the same reference numerals, and the description thereof will be omitted because they are duplicated, and only different portions will be described here.
【００２６】図１において、主回路に取り付けられた電
流検出器１５ａ、１５ｂ、１５ｃ及び電流検出回路１６
より検出された出力電流iと、外部より与えられた電流
指令値i*との電流誤差を電流誤差演算器１７で演算す
る。その電流誤差を電流制御演算器１８に入力して演算
により得られた電圧指令値v*と、出力電圧検出回路１３
で検出されたインバータの出力電圧vとの電圧誤差を電
圧誤差演算器１４で演算する。また、その電圧誤差を電
圧制御演算器１２に入力して演算により得られた電圧制
御率をＰＷＭ信号生成回路１１に出力する。ここで、Ｐ
ＷＭ信号生成回路１１では、電圧制御率の正負判別に基
づきインバータ２のスイッチング素子に対するゲート信
号を出力する。In FIG. 1, current detectors 15a, 15b, 15c and a current detector 16 attached to a main circuit are shown.
The current error calculator 17 calculates a current error between the detected output current i and an externally supplied current command value i * . The current error is input to a current control calculator 18 and a voltage command value v * obtained by calculation and an output voltage detection circuit 13
The voltage error between the output voltage v of the inverter and the voltage error detected by the above is calculated by the voltage error calculator 14. Further, the voltage error is input to the voltage control calculator 12 and the voltage control ratio obtained by the calculation is output to the PWM signal generation circuit 11. Where P
The WM signal generation circuit 11 outputs a gate signal to the switching element of the inverter 2 based on whether the voltage control rate is positive or negative.
【００２７】具体的には、電圧誤差をΔvj(j=u,v,w)と
すると、電圧指令値vj *と出力電圧vjより数１のように
表される。Specifically, assuming that the voltage error is Δv j (j = u, v, w), the voltage error is represented by Expression 1 from the voltage command value v j * and the output voltage v j .
【００２８】[0028]
【数１】 (Equation 1)
【００２９】また、電圧制御率をεjは電圧誤差Δvjよ
り数２のように表される。The voltage control ratio ε j is represented by Equation 2 from the voltage error Δv j .
【００３０】[0030]
【数２】 (Equation 2)
【００３１】ここで、Kは定数である。よって、スイッ
チング素子に対するゲート信号Tjは数３のようになる。Here, K is a constant. Therefore, the gate signal T j to the switching element becomes as Equation 3.
【００３２】[0032]
【数３】 (Equation 3)
【００３３】ここで、Tjが１のときに上アームのスイッ
チング素子がオン、かつ下アームのスイッチング素子が
オフ、Tjが０のときに上アームのスイッチング素子がオ
フ、かつ下アームのスイッチング素子がオンするものと
する。即ち、電圧誤差Δvjが生じた瞬間にスイッチング
に転じ、電圧誤差Δvjを零とするように上下アームがス
イッチングを繰り返すことにより、指令通りの電圧を出
力することができる。以上により、デットタイムやスイ
ッチング素子での電圧降下による電圧誤差を零とするよ
うにパルス幅変調を行なうことが可能であり、指令通り
の電圧を出力することでインバータ出力電流の歪をなく
し、高精度な電流制御を行なうことができる。Here, when T j is 1, the switching element of the upper arm is on, and the switching element of the lower arm is off. When T j is 0, the switching element of the upper arm is off. It is assumed that the element is turned on. That is, turned to switching at the moment the voltage error Delta] v j occurs, the upper and lower arms so as to zero the voltage error Delta] v j By repeating switching, it is possible to output a voltage as commanded. As described above, it is possible to perform pulse width modulation so that a voltage error due to a dead time or a voltage drop in a switching element becomes zero. Accurate current control can be performed.
【００３４】なお、負荷として電動機に本発明を適用す
る場合について説明してきたが、これに限らずどのよう
な負荷に対しても本発明を適用することが可能である。Although the case where the present invention is applied to a motor as a load has been described, the present invention is not limited to this and can be applied to any load.
【００３５】なお、電流検出器１５ａ、１５ｂ、１５ｃ
を必要としない場合に対しても本発明を適用することが
可能であり、その場合、コスト低減を図ることができ
る。The current detectors 15a, 15b, 15c
The present invention can be applied to a case where is not required, and in that case, cost can be reduced.
【００３６】（実施例２）本発明に係るインバータ制御
装置における出力電圧検出回路の一実施例を図２に示
す。(Embodiment 2) FIG. 2 shows an embodiment of the output voltage detection circuit in the inverter control device according to the present invention.
【００３７】図２は、インバータの一相分の回路構成を
示したものであり、トランジスタ２１ａ、２１ｂ及びダ
イオード２２ａ、２２ｂの素子で構成されている。本発
明に係るインバータ制御装置における出力電圧検出回路
は、インバータの出力端に１次遅れ回路を挿入するもの
であり、同図においては、一例として、抵抗器２３ａ、
２３ｂ及びコンデンサ２４から構成された１次遅れ回路
をインバータの出力端に挿入したものについて説明す
る。FIG. 2 shows a circuit configuration for one phase of the inverter, which is composed of transistors 21a and 21b and diodes 22a and 22b. The output voltage detection circuit in the inverter control device according to the present invention has a first-order delay circuit inserted at the output terminal of the inverter. In FIG.
A description will be given of a case where a first-order lag circuit including the capacitor 23b and the capacitor 24 is inserted at the output terminal of the inverter.
【００３８】ここで、抵抗器２３ａ、２３ｂの抵抗値を
それぞれR1、R2とし、コンデンサ２４の容量をCとす
る。また、インバータ出力端電位をηj、１次遅れ回路
の出力電圧をηj 'とすると、ηj'は数４で表される。Here, the resistances of the resistors 23a and 23b are R 1 and R 2 , respectively, and the capacitance of the capacitor 24 is C. If the inverter output terminal potential is η j and the output voltage of the primary delay circuit is η j ′ , η j ′ is expressed by Equation 4.
【００３９】[0039]
【数４】 (Equation 4)
【００４０】ただし、Pは微分演算子である。ここで、
１次遅れ回路は一種のローパスフィルタであるから、１
次遅れ回路の時定数Tを適切に選べば、パルス幅変調に
起因する側帯波及びノイズを除去することができる。特
に、負荷として電動機に適用した場合には、全周波数領
域においてほぼ一定の振幅で出力電圧を検出できるた
め、高精度な電圧検出をすることができる。しかし、η
j 'は１次遅れ回路の時定数Tに伴う時間遅れを生じるた
め、このままでは指令通りの電圧を出力することができ
ない。Here, P is a differential operator. here,
Since the primary delay circuit is a kind of low-pass filter,
By appropriately selecting the time constant T of the next delay circuit, sidebands and noise caused by pulse width modulation can be removed. In particular, when the present invention is applied to a motor as a load, the output voltage can be detected with a substantially constant amplitude in the entire frequency range, so that highly accurate voltage detection can be performed. However, η
Since j ' causes a time delay due to the time constant T of the first-order delay circuit, the voltage as commanded cannot be output as it is.
【００４１】そこで、実施例２のインバータ制御装置で
は、上記時間遅れを補償する手段を出力電圧検出回路に
付加するものである。具体的には、位相調整器や進み回
路等を備えることによって、時間遅れなく高精度にイン
バータ出力電圧を検出することができる。Therefore, in the inverter control device according to the second embodiment, means for compensating for the time delay is added to the output voltage detection circuit. Specifically, by providing a phase adjuster, a lead circuit, and the like, the inverter output voltage can be detected with high accuracy without a time delay.
【００４２】（実施例３）次に、実施例３のインバータ
制御装置では、前述の時間遅れを補償する手段が不必要
であり、１次遅れ回路の出力電圧を演算装置に取り込ん
だものを演算することにより時間遅れを補償するもので
ある。(Embodiment 3) Next, in the inverter control apparatus of the embodiment 3, the means for compensating for the above-mentioned time delay is unnecessary, and the inverter voltage obtained by taking the output voltage of the primary delay circuit into the arithmetic unit is calculated. By doing so, the time delay is compensated.
【００４３】具体的には、インバータ出力端電位η
jは、パルス幅変調に起因する側帯波ej及びインバータ
出力電圧vjにより数５のように表される。Specifically, the inverter output terminal potential η
j is represented by Equation 5 by a sideband e j caused by the pulse width modulation and the inverter output voltage v j .
【００４４】[0044]
【数５】 (Equation 5)
【００４５】ここで、数５を数４に代入すると、数６の
ように表される。Here, when Equation 5 is substituted into Equation 4, it is expressed as Equation 6.
【００４６】[0046]
【数６】 (Equation 6)
【００４７】また、数６を変形すると数７のように表さ
れる。When Expression 6 is transformed, Expression 7 is obtained.
【００４８】[0048]
【数７】 (Equation 7)
【００４９】よって、数７により１次遅れ回路に伴う時
間遅れを補償することが可能であり、実施例２のインバ
ータ制御装置に比べ、回路部品数を減少することがで
き、コスト低減を図ることができる。また、回路の部品
公差に伴う回路定数のバラつきの影響を受けずに済むこ
とができる。Therefore, it is possible to compensate for the time delay associated with the first-order delay circuit according to Equation 7, and it is possible to reduce the number of circuit components as compared with the inverter control device according to the second embodiment, thereby achieving cost reduction. Can be. In addition, it is possible to avoid the influence of the variation of the circuit constant due to the component tolerance of the circuit.
【００５０】（実施例４）本発明に係るインバータ制御
装置の他の実施例を図３に示す。図１、図４及び図５に
示すインバータ制御装置と同じ構成要素は同一符号で示
してあり、その説明は重複するので省略し、ここでは異
なる部分についてのみ述べる。(Embodiment 4) Another embodiment of the inverter control apparatus according to the present invention is shown in FIG. The same components as those of the inverter control device shown in FIGS. 1, 4 and 5 are denoted by the same reference numerals, and description thereof will be omitted because they are duplicated, and only different portions will be described here.
【００５１】図３において、出力電圧検出回路１３は、
図２のものと同じ１次遅れ回路である。電圧指令値vj *
を演算器３１で演算することにより得られたηj '*と出
力電圧検出回路１３より検出された１次遅れ回路の出力
電圧ηj 'との電圧誤差を電圧誤差演算器１４で演算する
ものである。ここでは、１次遅れ回路に伴う時間遅れを
検出側で補償するのではなく、指令値側で補償すること
が特徴である。具体的には、数８による演算でηj '*を
求める。In FIG. 3, the output voltage detection circuit 13
This is the same primary delay circuit as that of FIG. Voltage command value v j *
Is calculated by the calculator 31 and the voltage error between η j ′ * obtained by the calculator 31 and the output voltage η j ′ of the primary delay circuit detected by the output voltage detector 13 is calculated by the voltage error calculator 14. It is. Here, the characteristic is that the time delay caused by the primary delay circuit is not compensated on the detection side but compensated on the command value side. Specifically, η j ′ * is obtained by an operation according to Expression 8.
【００５２】[0052]
【数８】 (Equation 8)
【００５３】よって、数８により１次遅れ回路に伴う時
間遅れは補償可能である。実施例４のインバータ制御装
置では、１次遅れ回路の出力電圧を演算装置に取り込む
必要があり、例えば、絶縁アンプ等の出力電圧検出回路
１３の主回路側と制御回路側を絶縁する手段が必要とな
る。しかし、本実施例では、絶縁する手段が不必要であ
り、演算装置への取り込みに伴う手段も不必要であり、
実施例４に比べてより低コスト化が可能である。Therefore, the time delay associated with the first-order delay circuit can be compensated according to Equation 8. In the inverter control device according to the fourth embodiment, it is necessary to take in the output voltage of the first-order lag circuit into the arithmetic device. For example, means for insulating the main circuit side and the control circuit side of the output voltage detection circuit 13 such as an insulation amplifier is required Becomes However, in the present embodiment, there is no need for a means for insulating, and no means for taking in the arithmetic device is necessary.
The cost can be reduced as compared with the fourth embodiment.
【００５４】（実施例５）実施例１〜４のインバータ制
御装置における電圧制御率εjは数２で表されるが、急
峻な電圧変動に対して、より安定性に優れた制御系を構
築するために、急峻な電圧変動を抑制する手段を備える
ことが必要である。(Embodiment 5) The voltage control ratio ε j in the inverter control devices of Embodiments 1 to 4 is expressed by the following equation (2). In order to achieve this, it is necessary to provide a means for suppressing steep voltage fluctuations.
【００５５】具体的には、電圧制御率εjを数９のよう
に与えればよい。More specifically, the voltage control ratio ε j may be given as shown in Expression 9.
【００５６】[0056]
【数９】 (Equation 9)
【００５７】ここで、KP、KIはそれぞれ比例ゲイン及び
積分ゲインである。即ち、数９はPI補償を行なうもので
ある。そこで、KP、KIを適切に選ぶことにより急峻な電
圧変動を抑制することができる。Here, K P and K I are a proportional gain and an integral gain, respectively. That is, Equation 9 performs PI compensation. Therefore, steep voltage fluctuation can be suppressed by appropriately selecting K P and K I.
【００５８】なお、上記説明では演算により急峻な電圧
変動を抑制することが可能であるが、例えば、ヒステリ
シスコンパレータ等の回路素子を用いる場合にも同等の
効果が得られる。In the above description, it is possible to suppress steep voltage fluctuations by calculation. However, for example, the same effect can be obtained when a circuit element such as a hysteresis comparator is used.
【００５９】[0059]
【発明の効果】上記実施例から明らかなように、請求項
１に記載の発明は、インバータの出力電流を検出する電
流検出手段と、電流指令値と出力電流検出値との電流誤
差を求める出力電流誤差検出手段と、出力電流誤差検出
手段から求められる電流誤差より電圧指令値を出力する
電流制御演算手段と、インバータの出力電圧を検出する
電圧検出手段と、電圧指令値と出力電圧検出値との電圧
誤差を求める出力電圧誤差検出手段と、出力電圧誤差検
出手段から求められる電圧誤差より電圧制御率を出力す
る電圧制御演算手段を有することを特徴とするもので、
電流脈動の減少に伴う電動機の騒音・振動の低減が可能
であるという効果を奏する。As is clear from the above embodiment, the invention according to claim 1 is a current detecting means for detecting an output current of an inverter, and an output for obtaining a current error between a current command value and an output current detected value. Current error detecting means, current control calculating means for outputting a voltage command value from a current error obtained from the output current error detecting means, voltage detecting means for detecting an output voltage of the inverter, a voltage command value and an output voltage detected value. Output voltage error detection means for obtaining a voltage error of, and a voltage control operation means for outputting a voltage control rate from the voltage error obtained from the output voltage error detection means,
It is possible to reduce the noise and vibration of the electric motor due to the reduction of the current pulsation.
【００６０】請求項２に記載の発明は、電圧検出手段は
1次遅れ回路であり、1次遅れ回路の時間遅れを補償する
手段を備えることを特徴とするものであり、速度及び位
置センサレス制御等のセンサレス制御にも適用可能であ
るという効果を奏する。According to a second aspect of the present invention, the voltage detecting means is
This is a first-order delay circuit and includes means for compensating for a time delay of the first-order delay circuit, and has an effect of being applicable to sensorless control such as speed and position sensorless control.
【００６１】請求項３に記載の発明は、電圧検出手段は
1次遅れ回路であり、インバータの出力電圧は、1次遅れ
回路の出力電圧を演算装置に取り込んだものを遅れ補償
演算することにより求めることを特徴とするものであ
り、出力電圧検出回路の部品数の減少による低コスト化
及び部品公差によるバラつきの影響に非干渉のため高精
度化が可能であるという効果を奏する。According to a third aspect of the present invention, the voltage detecting means is
A first-order lag circuit, wherein the output voltage of the inverter is obtained by calculating the output voltage of the first-order lag circuit into an arithmetic unit and performing a delay compensation operation. The effect is that the cost can be reduced due to the reduction in the number, and the accuracy can be improved because there is no interference with the influence of the variation due to the component tolerance.
【００６２】請求項４に記載の発明は、電圧検出手段は
1次遅れ回路であり、出力電圧誤差検出手段は、電圧指
令値を遅れ補償演算したものと1次遅れ回路の出力電圧
との誤差を求めることを特徴とするものであり、この構
成によれば、１次遅れ回路の出力電圧を演算装置に取り
込む必要がないため、電圧検出回路において主回路と制
御回路とを絶縁する手段を無くすことができ、更に演算
装置への取り込みに用いる手段も不必要であるため、よ
り低コスト化が図れるという効果を奏する。According to a fourth aspect of the present invention, the voltage detecting means is
This is a first-order lag circuit, and the output voltage error detection means is characterized in that an error between the output voltage of the first-order lag circuit and a voltage compensation value obtained by delay compensation calculation of the voltage command value is obtained. (1) Since it is not necessary to take in the output voltage of the first-order lag circuit into the arithmetic unit, the means for insulating the main circuit from the control circuit in the voltage detection circuit can be eliminated, and the means used for taking into the arithmetic unit is unnecessary. Therefore, there is an effect that the cost can be further reduced.
【００６３】請求項５に記載の発明は、急峻な電圧変動
を抑える手段を有することを特徴とするものであり、こ
の構成によれば、急峻な電圧変動に伴うハンチング等を
抑制することで、安定性に優れた制御系を構築すること
ができ、より高精度な電流制御が実現可能であるという
効果を奏する。According to a fifth aspect of the present invention, there is provided means for suppressing steep voltage fluctuations. According to this configuration, hunting or the like due to steep voltage fluctuations is suppressed. It is possible to construct a control system having excellent stability, and it is possible to achieve more accurate current control.
【００６４】請求項６に記載の発明は、電圧変動抑制手
段はPI補償であることを特徴とするものであり、新たな
ハードウェアを追加すること無く、マイコン等で演算す
ることが可能であり、同等のコストを維持することがで
きるという効果を奏する。The invention according to claim 6 is characterized in that the voltage fluctuation suppressing means is PI compensation, and can be operated by a microcomputer or the like without adding new hardware. This has the effect that the same cost can be maintained.
【図１】本発明に係るインバータ制御装置の一実施例を
示すブロック図FIG. 1 is a block diagram showing an embodiment of an inverter control device according to the present invention.
【図２】本発明に係るインバータ制御装置における出力
電圧検出回路の一実施例を示す図FIG. 2 is a diagram showing one embodiment of an output voltage detection circuit in the inverter control device according to the present invention.
【図３】本発明に係るインバータ制御装置の他の実施例
を示すブロック図FIG. 3 is a block diagram showing another embodiment of the inverter control device according to the present invention.
【図４】一般的なインバータ制御装置のシステム構成を
示すブロック図FIG. 4 is a block diagram showing a system configuration of a general inverter control device.
【図５】従来のインバータ制御装置のシステム構成を示
すブロック図FIG. 5 is a block diagram showing a system configuration of a conventional inverter control device.
１ 直流電源 ２ インバータ ３ 電動機 １１ PWM信号生成回路 １２ 電圧制御演算器 １３ 出力電圧検出器 １４ 電圧誤差演算器 １５ａ 電流検出器 １５ｂ 電流検出器 １５ｃ 電流検出器 １６ 電流検出回路 １７ 電流誤差演算器 １８ 電流制御演算器 ２１ａ トランジスタ ２１ｂ トランジスタ ２２ａ ダイオード ２２ｂ ダイオード ２３ａ 抵抗器 ２３ｂ 抵抗器 ２４ コンデンサ ３１ 演算器 ５１ デットタイム補償量記憶部 ５２ デットタイム補償量演算部 ５３ 加算器 REFERENCE SIGNS LIST 1 DC power supply 2 Inverter 3 Motor 11 PWM signal generation circuit 12 Voltage control calculator 13 Output voltage detector 14 Voltage error calculator 15 a Current detector 15 b Current detector 15 c Current detector 16 Current detection circuit 17 Current error calculator 18 Current Control computing unit 21a Transistor 21b Transistor 22a Diode 22b Diode 23a Resistor 23b Resistor 24 Capacitor 31 Computing unit 51 Dead time compensation amount storage unit 52 Dead time compensation amount computing unit 53 Adder
Claims (6)
れたインバータを制御するインバータ制御装置であっ
て、外部から与えられた電流指令値と前記インバータの
出力電流検出値との電流誤差に基づき前記インバータを
構成するスイッチング素子に対する電圧指令値を生成
し、前記電圧指令値と前記インバータの出力電圧検出値
との電圧誤差に基づき前記インバータを構成するスイッ
チング素子に対する電圧制御率を生成し、前記電圧制御
率の正負判別に基づきパルス幅変調を行なうインバータ
制御装置において、前記インバータの出力電流を検出す
る電流検出手段と、前記電流指令値と前記出力電流検出
値との電流誤差を求める出力電流誤差検出手段と、前記
出力電流誤差検出手段から求められる前記電流誤差より
前記電圧指令値を出力する電流制御演算手段と、前記イ
ンバータの出力電圧を検出する電圧検出手段と、前記電
圧指令値と前記出力電圧検出値との電圧誤差を求める出
力電圧誤差検出手段と、前記出力電圧誤差検出手段から
求められる前記電圧誤差より前記電圧制御率を出力する
電圧制御演算手段を有することを特徴とするインバータ
制御装置。An inverter control device for controlling an inverter constituted by a plurality of switching elements, wherein the inverter is controlled based on a current error between an externally applied current command value and an output current detection value of the inverter. Generating a voltage command value for the switching element constituting the inverter; generating a voltage control rate for the switching element constituting the inverter based on a voltage error between the voltage command value and an output voltage detection value of the inverter; In an inverter control device that performs pulse width modulation based on positive / negative discrimination, current detection means for detecting an output current of the inverter, output current error detection means for obtaining a current error between the current command value and the output current detection value, The voltage command value is output from the current error obtained from the output current error detection means. Current control operation means, voltage detection means for detecting the output voltage of the inverter, output voltage error detection means for obtaining a voltage error between the voltage command value and the output voltage detection value, and output voltage error detection means. An inverter control device, comprising: a voltage control operation unit that outputs the voltage control ratio from the obtained voltage error.
り、前記1次遅れ回路の時間遅れを補償する手段を備え
ることを特徴とする請求項１記載のインバータ制御装
置。2. The inverter control device according to claim 1, wherein said voltage detection means is a first-order delay circuit, and further comprises means for compensating for a time delay of said first-order delay circuit.
り、前記インバータの出力電圧は、前記1次遅れ回路の
出力電圧を演算装置に取り込んだものを遅れ補償演算す
ることにより求めることを特徴とする請求項１記載のイ
ンバータ制御装置。3. The voltage detection means is a first-order lag circuit, and the output voltage of the inverter is obtained by performing a delay compensation calculation on an output voltage of the first-order lag circuit taken into an arithmetic unit. The inverter control device according to claim 1, wherein
り、前記出力電圧誤差検出手段は、前記電圧指令値を遅
れ補償演算したものと前記1次遅れ回路の出力電圧との
誤差を求めることを特徴とする請求項１記載のインバー
タ制御装置。4. The voltage detection means is a primary delay circuit, and the output voltage error detection means obtains an error between a delay compensation operation of the voltage command value and an output voltage of the primary delay circuit. The inverter control device according to claim 1, wherein:
段を有することを特徴とする請求項１〜４いずれか一項
記載のインバータ制御装置。5. The inverter control device according to claim 1, further comprising a voltage fluctuation suppressing unit that suppresses a steep voltage fluctuation.
とを特徴とする請求項５記載のインバータ制御装置。6. The inverter control device according to claim 5, wherein said voltage fluctuation suppressing means is PI compensation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173153A JP2001352764A (en) | 2000-06-09 | 2000-06-09 | Inverter controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173153A JP2001352764A (en) | 2000-06-09 | 2000-06-09 | Inverter controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001352764A true JP2001352764A (en) | 2001-12-21 |
Family
ID=18675436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000173153A Pending JP2001352764A (en) | 2000-06-09 | 2000-06-09 | Inverter controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001352764A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166664A (en) * | 2004-12-09 | 2006-06-22 | Fuji Electric Fa Components & Systems Co Ltd | Control method of voltage type inverter |
| JP2009011017A (en) * | 2007-06-26 | 2009-01-15 | Fuji Electric Systems Co Ltd | Controller for voltage type inverter |
| US7944720B2 (en) | 2007-09-07 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor integrated circuit, PWM signal output device, and power conversion control apparatus |
| JP2012100444A (en) * | 2010-11-02 | 2012-05-24 | Nippon Soken Inc | Power conversion apparatus |
| JP2018137982A (en) * | 2016-07-20 | 2018-08-30 | 日本精工株式会社 | Electric power steering device |
-
2000
- 2000-06-09 JP JP2000173153A patent/JP2001352764A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166664A (en) * | 2004-12-09 | 2006-06-22 | Fuji Electric Fa Components & Systems Co Ltd | Control method of voltage type inverter |
| JP4661197B2 (en) * | 2004-12-09 | 2011-03-30 | 富士電機システムズ株式会社 | Control method of voltage source inverter |
| JP2009011017A (en) * | 2007-06-26 | 2009-01-15 | Fuji Electric Systems Co Ltd | Controller for voltage type inverter |
| US7944720B2 (en) | 2007-09-07 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor integrated circuit, PWM signal output device, and power conversion control apparatus |
| JP2012100444A (en) * | 2010-11-02 | 2012-05-24 | Nippon Soken Inc | Power conversion apparatus |
| US8693221B2 (en) | 2010-11-02 | 2014-04-08 | Denso Corporation | Electric power converter apparatus |
| JP2018137982A (en) * | 2016-07-20 | 2018-08-30 | 日本精工株式会社 | Electric power steering device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221811B1 (en) | Power converter | |
| US9294019B2 (en) | Method and apparatus for controlling power converter with inverter output filter | |
| US7977898B2 (en) | Current sensing for a multi-phase DC/DC boost converter | |
| EP1921740B1 (en) | Power converter control | |
| US10389245B2 (en) | Electric power converter and driving apparatus | |
| JPH10164850A (en) | Inverter controller | |
| JP5949929B2 (en) | Motor control device and motor control method | |
| US10056836B2 (en) | DC power source apparatus | |
| EP3365969B1 (en) | Power modules with programmed virtual resistance | |
| JP2013247725A (en) | Electric power conversion system | |
| JP2018057157A (en) | Electric power conversion system | |
| JP5189627B2 (en) | Power converter | |
| US10439504B2 (en) | Power converter device and control method thereof | |
| JP2001352764A (en) | Inverter controller | |
| JP5521291B2 (en) | Control device and control method for power conversion device | |
| JP5104083B2 (en) | Power conversion device and power conversion method | |
| JP4541059B2 (en) | Inverter device | |
| JP7501995B2 (en) | CONVERTER CONTROL METHOD AND CONTROL DEVICE | |
| JPH1127951A (en) | Pwm inverter controller | |
| JPH0984385A (en) | Motor controller | |
| JP6685967B2 (en) | Control device for DC / DC converter | |
| JP2018166376A (en) | Switching power supply device and method for controlling the same | |
| JP4498891B2 (en) | Semiconductor power converter | |
| JPH05176594A (en) | Inverter device for induction motor | |
| US20240072710A1 (en) | Power conversion device |