JP2001352258A - 復号装置及び復号方法 - Google Patents

復号装置及び復号方法

Info

Publication number
JP2001352258A
JP2001352258A JP2000172681A JP2000172681A JP2001352258A JP 2001352258 A JP2001352258 A JP 2001352258A JP 2000172681 A JP2000172681 A JP 2000172681A JP 2000172681 A JP2000172681 A JP 2000172681A JP 2001352258 A JP2001352258 A JP 2001352258A
Authority
JP
Japan
Prior art keywords
log likelihood
log
linear approximation
probability
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000172681A
Other languages
English (en)
Inventor
Toshiyuki Miyauchi
俊之 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000172681A priority Critical patent/JP2001352258A/ja
Priority to US09/875,310 priority patent/US6993703B2/en
Priority to EP01304994A priority patent/EP1162750B1/en
Priority to DE60102261T priority patent/DE60102261D1/de
Publication of JP2001352258A publication Critical patent/JP2001352258A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3911—Correction factor, e.g. approximations of the exp(1+x) function

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 速度を重視した線形近似によりｌｏｇ−ｓｕ
ｍ補正を行い、性能を劣化させることなく、高速化を図
る。 【解決手段】 復号装置は、対数尤度を与えるために追
加され、変数に対する１次元の関数で表される補正項を
線形近似により算出する線形近似回路６８を備える。線
形近似回路６８は、関数Ｆ＝−ａ｜Ｐ−Ｑ｜＋ｂの傾き
を表す係数−ａと切片を表す係数ｂとを２のべき乗を用
いて表現して線形近似法によるｌｏｇ−ｓｕｍ補正を行
い、補正項を算出する。この線形近似回路６８は、係数
ａを−２-kで表現し、係数ｂを２m−１で表現したと
き、絶対値データ｜Ｐ−Ｑ｜の下位１ビット目から下位
ｋビット目までを切り捨ててビットシフトし、下位ｋ＋
１ビット目から下位ｍ＋ｋビット目までのｍビットをイ
ンバータ９１により反転する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、軟出力復号を行う
復号装置及び復号方法に関する。
【０００２】
【従来の技術】近年、連接符号における内符号の復号出
力や繰り返し復号法における各繰り返し復号動作の出力
を軟出力とすることで、シンボル誤り率を小さくする研
究がなされており、それに適した復号法に関する研究が
盛んに行われている。例えば畳み込み符号等の所定の符
号を復号した際のシンボル誤り率を最小にする方法とし
ては、「Bahl, Cocke, Jelinek and Raviv, “Optimal
decoding of linear codes for minimizing symbol err
or rate”, IEEE Trans. Inf. Theory, vol. IT-20, p
p. 284-287, Mar. 1974」に記載されているＢＣＪＲア
ルゴリズムが知られている。このＢＣＪＲアルゴリズム
においては、復号結果として各シンボルを出力するので
はなく、各シンボルの尤度を出力する。このような出力
は、軟出力（soft-output）と呼ばれる。以下、このＢ
ＣＪＲアルゴリズムの内容について説明する。なお、以
下の説明では、図１５に示すように、ディジタル情報を
図示しない送信装置が備える符号化装置２０１により畳
み込み符号化し、その出力を雑音のある無記憶通信路２
０２を介して図示しない受信装置に入力して、この受信
装置が備える復号装置２０３により復号し、観測する場
合を考える。
【０００３】まず、符号化装置２０１が備えるシフトレ
ジスタの内容を表すＭ個のステート（遷移状態）をｍ
（０，１，・・・，Ｍ−１）で表し、時刻ｔのステート
をＳtで表す。また、１タイムスロットにｋビットの情
報が入力されるものとすると、時刻ｔにおける入力をｉ
t＝（ｉt1，ｉt2，・・・，ｉtk）で表し、入力系統を
Ｉ1 T＝（ｉ1，ｉ2，・・・，ｉT）で表す。このとき、
ステートｍ’からステートｍへの遷移がある場合には、
その遷移に対応する情報ビットをｉ（ｍ’，ｍ）＝（ｉ
1（ｍ’，ｍ），ｉ2（ｍ’，ｍ），・・・，ｉ
k（ｍ’，ｍ））で表す。さらに、１タイムスロットに
ｎビットの符号が出力されるものとすると、時刻ｔにお
ける出力をｘt＝（ｘt1，ｘt2，・・・，ｘtn）で表
し、出力系統をＸ1 T＝（ｘ1，ｘ2，・・・，ｘT）で表
す。このとき、ステートｍ’からステートｍへの遷移が
ある場合には、その遷移に対応する符号ビットをｘ
（ｍ’，ｍ）＝（ｘ 1（ｍ’，ｍ），ｘ2（ｍ’，ｍ），
・・・，ｘn（ｍ’，ｍ））で表す。
【０００４】符号化装置２０１による畳み込み符号化
は、ステートＳ0＝０から始まり、Ｘ1 Tを出力してＳT＝
０で終了するものとする。ここで、各ステート間の遷移
確率Ｐ t（ｍ｜ｍ’）を次式（１）により定義する。
【０００５】
【数１】
【０００６】なお、上式（１）における右辺に示すＰｒ
｛Ａ｜Ｂ｝は、Ｂが生じた条件の下でのＡが生じる条件
付き確率である。この遷移確率Ｐt（ｍ｜ｍ’）は、次
式（２）に示すように、入力ｉでステートｍ’からステ
ートｍへと遷移するときに、時刻ｔでの入力ｉtがｉで
ある確率Ｐｒ｛ｉt＝ｉ｝と等しいものである。
【０００７】
【数２】
【０００８】雑音のある無記憶通信路２０２は、Ｘ1 Tを
入力とし、Ｙ1 Tを出力する。ここで、１タイムスロット
にｎビットの受信値が出力されるものとすると、時刻ｔ
における出力をｙt＝（ｙt1，ｙt2，・・・，ｙtn）で
表し、Ｙ1 T＝（ｙ1，ｙ2，・・・，ｙT）で表す。雑音
のある無記憶通信路２０２の遷移確率は、全てのｔ（１
≦ｔ≦Ｔ）について、次式（３）に示すように、各シン
ボルの遷移確率Ｐｒ｛ｙj｜ｘj｝を用いて定義すること
ができる。
【０００９】
【数３】
【００１０】ここで、次式（４）のようにλtjを定義す
る。この次式（４）に示すλtjは、Ｙ1 Tを受信した際の
時刻ｔでの入力情報の尤度を表し、本来求めるべき軟出
力である。
【００１１】
【数４】
【００１２】ＢＣＪＲアルゴリズムにおいては、次式
（５）乃至次式（７）に示すような確率αt，βt及びγ
tを定義する。なお、Ｐｒ｛Ａ；Ｂ｝は、ＡとＢとがと
もに生じる確率を表すものとする。
【００１３】
【数５】
【００１４】
【数６】
【００１５】
【数７】
【００１６】ここで、これらの確率αt，βt及びγtの
内容について、符号化装置２０１における状態遷移図で
あるトレリスを図１６を用いて説明する。同図におい
て、α t-1は、符号化開始ステートＳ0＝０から受信値を
もとに時系列順に算出した時刻ｔ−１における各ステー
トの通過確率に対応する。また、βtは、符号化終了ス
テートＳT＝０から受信値をもとに時系列の逆順に算出
した時刻ｔにおける各ステートの通過確率に対応する。
さらに、γtは、時刻ｔにおける受信値と入力確率とを
もとに算出した時刻ｔにステート間を遷移する各枝の出
力の受信確率に対応する。
【００１７】これらの確率αt，βt及びγtを用いる
と、軟出力λtjは、次式（８）のように表すことができ
る。
【００１８】
【数８】
【００１９】ところで、ｔ＝１，２，・・・，Ｔについ
て、次式（９）が成立する。
【００２０】
【数９】
【００２１】同様に、ｔ＝１，２，・・・，Ｔについ
て、次式（１０）が成立する。
【００２２】
【数１０】
【００２３】さらに、γtについて、次式（１１）が成
立する。
【００２４】
【数１１】
【００２５】したがって、復号装置２０３は、ＢＣＪＲ
アルゴリズムを適用して軟出力復号を行う場合には、こ
れらの関係に基づいて、図１７に示す一連の工程を経る
ことにより軟出力λtを求める。
【００２６】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２０１において、ｙ tを受信する毎に、
上式（９）及び上式（１１）を用いて、確率αt（ｍ）
及びγ t（ｍ’，ｍ）を算出する。
【００２７】続いて、復号装置２０３は、ステップＳ２
０２において、系列Ｙ1 Tの全てを受信した後に、上式
（１０）を用いて、全ての時刻ｔにおける各ステートｍ
について、確率βt（ｍ）を算出する。
【００２８】そして、復号装置２０３は、ステップＳ２
０３において、ステップＳ２０１及びステップＳ２０２
において算出した確率αt，βt及びγtを上式（８）に
代入し、各時刻ｔにおける軟出力λtを算出する。
【００２９】復号装置２０３は、このような一連の処理
を経ることによって、ＢＣＪＲアルゴリズムを適用した
軟出力復号を行うことができる。
【００３０】ところで、このようなＢＣＪＲアルゴリズ
ムにおいては、確率を直接値として保持して演算を行う
必要があり、積演算を含むために演算量が大きいという
問題があった。そこで、演算量を削減する手法として、
「Robertson, Villebrun andHoeher, “A comparison o
f optimal and sub-optimal MAP decoding algorithms
operating in the domain”, IEEE Int. Conf. on Comm
unications, pp. 1009-1013, June 1995」に記載されて
いるＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム及びＬｏｇ−
ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲ
アルゴリズム及びＬｏｇ−ＢＣＪＲアルゴリズムと称す
る。）がある。
【００３１】まず、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズムについて説明する。Ｍａｘ−Ｌｏｇ−ＢＣＪＲアル
ゴリズムは、確率αt，βt並びにγt、及び軟出力λtを
自然対数を用いて対数表記し、次式（１２）に示すよう
に、確率の積演算を対数の和演算に置き換えるととも
に、次式（１３）に示すように、確率の和演算を対数の
最大値演算で近似するものである。なお、次式（１３）
に示すｍａｘ（ｘ，ｙ）は、ｘ，ｙのうち大きい値を有
するものを選択する関数である。
【００３２】
【数１２】
【００３３】
【数１３】
【００３４】ここで、記載を簡略化するため、自然対数
をＩと略記し、αt，βt，γt，λtの自然対数値を、そ
れぞれ、次式（１４）に示すように、Ｉαt，Ｉβt，Ｉ
γt，Ｉλtと表すものとする。
【００３５】
【数１４】
【００３６】Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムに
おいては、これらの対数尤度（loglikelihood）Ｉαt，
Ｉβt，Ｉγtを、それぞれ、次式（１５）乃至次式（１
７）に示すように近似する。ここで、次式（１５）にお
ける右辺のステートｍ’における最大値ｍａｘは、ステ
ートｍへの遷移が存在するステートｍ’の中で求めるも
のとし、次式（１６）における右辺のステートｍ’にお
ける最大値ｍａｘは、ステートｍからの遷移が存在する
ステートｍ’の中で求めるものとする。
【００３７】
【数１５】
【００３８】
【数１６】
【００３９】
【数１７】
【００４０】また、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズムにおいては、対数軟出力Ｉλtについても同様に、
次式（１８）に示すように近似する。ここで、次式（１
８）における右辺第１項の最大値ｍａｘは、入力が
“１”のときにステートｍへの遷移が存在するステート
ｍ’の中で求め、第２項の最大値ｍａｘは、入力が
“０”のときにステートｍへの遷移が存在するステート
ｍ’の中で求めるものとする。
【００４１】
【数１８】
【００４２】したがって、復号装置２０３は、Ｍａｘ−
Ｌｏｇ−ＢＣＪＲアルゴリズムを適用して軟出力復号を
行う場合には、これらの関係に基づいて、図１８に示す
一連の工程を経ることにより軟出力λtを求める。
【００４３】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２１１において、ｙ tを受信する毎に、
上式（１５）及び上式（１７）を用いて、対数尤度Ｉα
t（ｍ）及びＩγt（ｍ’，ｍ）を算出する。
【００４４】続いて、復号装置２０３は、ステップＳ２
１２において、系列Ｙ1 Tの全てを受信した後に、上式
（１６）を用いて、全ての時刻ｔにおける各ステートｍ
について、対数尤度Ｉβt（ｍ）を算出する。
【００４５】そして、復号装置２０３は、ステップＳ２
１３において、ステップＳ２１１及びステップＳ２１２
において算出した対数尤度Ｉαt，Ｉβt及びＩγtを上
式（１８）に代入し、各時刻ｔにおける対数軟出力Ｉλ
tを算出する。
【００４６】復号装置２０３は、このような一連の処理
を経ることによって、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴ
リズムを適用した軟出力復号を行うことができる。
【００４７】このように、Ｍａｘ−Ｌｏｇ−ＢＣＪＲア
ルゴリズムは、積演算が含まれないことから、ＢＣＪＲ
アルゴリズムと比較して、演算量を大幅に削減すること
ができる。
【００４８】つぎに、Ｌｏｇ−ＢＣＪＲアルゴリズムに
ついて説明する。Ｌｏｇ−ＢＣＪＲアルゴリズムは、Ｍ
ａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムによる近似の精度
をより向上させたものである。具体的には、Ｌｏｇ−Ｂ
ＣＪＲアルゴリズムは、上式（１３）に示した確率の和
演算を次式（１９）に示すように補正項を追加すること
で変形し、和演算の正確な対数値を求めるものである。
ここでは、このような補正をｌｏｇ−ｓｕｍ補正と称す
るものとする。
【００４９】
【数１９】
【００５０】ここで、上式（１９）における左辺に示す
演算をｌｏｇ−ｓｕｍ演算と称するものとし、このｌｏ
ｇ−ｓｕｍ演算の演算子を、「S. S. Pietrobon, “Imp
lemntation and performance of a turbo/MAP decode
r”, Int. J. Satellite Commun., vol. 16, pp. 23-4
6, Jan.-Feb. 1998」に記載されている記数法を踏襲
し、次式（２０）に示すように、便宜上“＃”（ただ
し、同論文中では、“Ｅ”。）と表すものとする。さら
に、ｌｏｇ−ｓｕｍ演算の累積加算演算の演算子を、次
式（２１）に示すように、“＃Σ”（ただし、同論文中
では、“Ｅ”。）と表すものとする。
【００５１】
【数２０】
【００５２】
【数２１】
【００５３】これらの演算子を用いると、Ｌｏｇ−ＢＣ
ＪＲアルゴリズムにおける対数尤度Ｉαt，Ｉβt及び対
数軟出力Ｉλtは、それぞれ、次式（２２）乃至次式
（２４）に示すように表すことができる。なお、対数尤
度Ｉγtは、上式（１７）で表されるため、ここでは、
その記述を省略する。
【００５４】
【数２２】
【００５５】
【数２３】
【００５６】
【数２４】
【００５７】なお、上式（２２）における右辺のステー
トｍ’におけるｌｏｇ−ｓｕｍ演算の累積加算演算は、
ステートｍへの遷移が存在するステートｍ’の中で求め
るものとし、上式（２３）における右辺のステートｍ’
におけるｌｏｇ−ｓｕｍ演算の累積加算演算は、ステー
トｍからの遷移が存在するステートｍ’の中で求めるも
のとする。また、上式（２４）における右辺第１項のｌ
ｏｇ−ｓｕｍ演算の累積加算演算は、入力が“１”のと
きにステートｍへの遷移が存在するステートｍ’の中で
求め、第２項のｌｏｇ−ｓｕｍ演算の累積加算演算は、
入力が“０”のときにステートｍへの遷移が存在するス
テートｍ’の中で求めるものとする。
【００５８】したがって、復号装置２０３は、Ｌｏｇ−
ＢＣＪＲアルゴリズムを適用して軟出力復号を行う場合
には、これらの関係に基づいて、先に図１８に示した一
連の工程を経ることにより軟出力λtを求めることがで
きる。
【００５９】まず、復号装置２０３は、同図に示すよう
に、ステップＳ２１１において、ｙ tを受信する毎に、
上式（２２）及び上式（１７）を用いて、対数尤度Ｉα
t（ｍ）及びＩγt（ｍ’，ｍ）を算出する。
【００６０】続いて、復号装置２０３は、ステップＳ２
１２において、系列Ｙ1 Tの全てを受信した後に、上式
（２３）を用いて、全ての時刻ｔにおける各ステートｍ
について、対数尤度Ｉβt（ｍ）を算出する。
【００６１】そして、復号装置２０３は、ステップＳ２
１３において、ステップＳ２１１及びステップＳ２１２
において算出した対数尤度Ｉαt，Ｉβt及びＩγtを上
式（２４）に代入し、各時刻ｔにおける対数軟出力Ｉλ
tを算出する。
【００６２】復号装置２０３は、このような一連の処理
を経ることによって、Ｌｏｇ−ＢＣＪＲアルゴリズムを
適用した軟出力復号を行うことができる。なお、上式
（１９）において、右辺第２項に示す補正項は、変数｜
ｘ−ｙ｜に対する１次元の関数で表されることから、復
号装置２０３は、この値を図示しないＲＯＭ（Read Onl
y Memory）等にテーブルとして予め記憶させておくこと
によって、正確な確率計算を行うことができる。
【００６３】このようなＬｏｇ−ＢＣＪＲアルゴリズム
は、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズムと比較する
と演算量は増えるものの積演算を含むものではなく、そ
の出力は、量子化誤差を除けば、ＢＣＪＲアルゴリズム
の軟出力の対数値そのものに他ならない。
【００６４】
【発明が解決しようとする課題】ところで、上述したｌ
ｏｇ−ｓｕｍ補正の方法としては、上述したように、補
正項の値をテーブル化しておく方法の他に、変数｜ｘ−
ｙ｜との関係をいわゆる２次近似により近似する２次近
似法、変数｜ｘ−ｙ｜を任意の区間に分割して各区間毎
に所定の値を与える区間分割法等がある。補正項の値を
テーブル化しておく方法を含め、これらの方法は、補正
項の値をいかに正確に求めるかといった性能を重視した
補正である。しかしながら、これらの方法は、回路規模
の増大や速度の遅延を招くといった問題があった。
【００６５】そこで、ｌｏｇ−ｓｕｍ補正の方法として
は、速度を重視した方法が検討されている。この方法と
しては、変数｜ｘ−ｙ｜との関係をいわゆる線形近似に
より近似する線形近似法、変数｜ｘ−ｙ｜における所定
の区間の値を所定の閾値で決定する閾値近似法がある。
【００６６】線形近似法は、図１９（Ａ）に示すよう
に、曲線Ｃに示す関数Ｆ＝ｌｏｇ｛１＋ｅ＾（−｜ｘ−
ｙ｜）｝を直線Ｌに示す線形関数で近似するものであ
る。同図においては、直線Ｌとして、Ｆ＝−０．３（｜
ｘ−ｙ｜）＋ｌｏｇ２を用いており、この場合、約０．
１ｄＢ程度の劣化で補正項を求めることができる。
【００６７】また、閾値近似法は、同図（Ｂ）に示すよ
うに、曲線Ｃに示す関数Ｆ＝ｌｏｇ｛１＋ｅ＾（−｜ｘ
−ｙ｜）｝を曲線Ｔに示す階段関数で近似するものであ
る。同図においては、曲線Ｔとして、０≦｜ｘ−ｙ｜＜
１の区間ではｌｏｇ２を与え、｜ｘ−ｙ｜≧１の区間で
は０を与えるような関数を用いている。この場合、約
０．２ｄＢ程度の劣化で補正項を求めることができる。
【００６８】このように、ｌｏｇ−ｓｕｍ補正として
は、様々な方法が検討されているが、一方で、未だ改善
の余地が残るのが現状である。
【００６９】本発明は、このような実情に鑑みてなされ
たものであり、速度を重視した線形近似によりｌｏｇ−
ｓｕｍ補正を行い、性能を劣化させることなく、高速化
を図ることができる復号装置及び復号方法を提供するこ
とを目的とする。
【００７０】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる復号装置は、軟入力とされる受信値に基
づいて任意のステートを通過する確率を対数表記した対
数尤度を求め、この対数尤度を用いて復号を行う復号装
置であって、対数尤度を与えるために追加され、変数に
対する１次元の関数で表される補正項を線形近似により
算出する線形近似手段を備え、この線形近似手段は、少
なくとも変数に乗算すべき関数の傾きを表す係数を２の
べき乗を用いて表現して補正項を算出することを特徴と
している。
【００７１】このような本発明にかかる復号装置は、線
形近似手段によって、２のべき乗を用いて表現された係
数を有する関数で表される補正項を算出する。
【００７２】また、上述した目的を達成する本発明にか
かる復号方法は、軟入力とされる受信値に基づいて任意
のステートを通過する確率を対数表記した対数尤度を求
め、この対数尤度を用いて復号を行う復号方法であっ
て、対数尤度を与えるために追加され、変数に対する１
次元の関数で表される補正項を線形近似により算出する
線形近似工程を備え、この線形近似工程では、少なくと
も変数に乗算すべき関数の傾きを表す係数を２のべき乗
を用いて表現して補正項を算出することを特徴としてい
る。
【００７３】このような本発明にかかる復号方法は、線
形近似工程にて、２のべき乗を用いて表現された係数を
有する関数で表される補正項を算出する。
【００７４】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。
【００７５】この実施の形態は、図１に示すように、デ
ィジタル情報を図示しない送信装置が備える符号化装置
１により畳み込み符号化し、その出力を雑音のある無記
憶通信路２を介して図示しない受信装置に入力して、こ
の受信装置が備える復号装置３により復号する通信モデ
ルに適用したデータ送受信システムである。
【００７６】このデータ送受信システムにおいて、復号
装置３は、符号化装置１により畳み込み符号化がなされ
た符号の復号を行うものであって、「Robertson, Ville
brunand Hoeher, “A comparison of optimal and sub-
optimal MAP decoding algorithms operating in the d
omain”, IEEE Int. Conf. on Communications, pp.100
9-1013, June 1995」に記載されているＬｏｇ−ＭＡＰ
アルゴリズム（以下、Ｌｏｇ−ＢＣＪＲアルゴリズムと
称する。）に基づく最大事後確率（MaximumA Posterior
i probability；以下、ＭＡＰと記す。）復号を行うも
のとして構成され、いわゆる確率αt，βt，γt、及び
軟出力（soft-output）λtを自然対数を用いて対数表記
した対数尤度（log likelihood）Ｉαt，Ｉβt，Ｉ
γt、及び対数軟出力Ｉλtを線形近似によるｌｏｇ−ｓ
ｕｍ補正を行うことで求めるものである。
【００７７】なお、以下では、符号化装置１が備えるシ
フトレジスタの内容を表すＭ個のステート（遷移状態）
をｍ（０，１，・・・，Ｍ−１）で表し、時刻ｔのステ
ートをＳtで表す。また、１タイムスロットにｋビット
の情報が入力されるものとすると、時刻ｔにおける入力
をｉt＝（ｉt1，ｉt2，・・・，ｉtk）で表し、入力系
統をＩ1 T＝（ｉ1，ｉ2，・・・，ｉT）で表す。このと
き、ステートｍ’からステートｍへの遷移がある場合に
は、その遷移に対応する情報ビットをｉ（ｍ’，ｍ）＝
（ｉ1（ｍ’，ｍ），ｉ2（ｍ’，ｍ），・・・，ｉ
k（ｍ’，ｍ））で表す。さらに、１タイムスロットに
ｎビットの符号が出力されるものとすると、時刻ｔにお
ける出力をｘt＝（ｘt1，ｘt2，・・・，ｘtn）で表
し、出力系統をＸ1 T＝（ｘ1，ｘ2，・・・，ｘT）で表
す。このとき、ステートｍ’からステートｍへの遷移が
ある場合には、その遷移に対応する符号ビットをｘ
（ｍ’，ｍ）＝（ｘ1（ｍ’，ｍ），ｘ2（ｍ’，ｍ），
・・・，ｘn（ｍ’，ｍ））で表す。さらにまた、無記
憶通信路２は、Ｘ1 Tを入力とし、Ｙ1 Tを出力するものと
する。ここで、１タイムスロットにｎビットの受信値が
出力されるものとすると、時刻ｔにおける出力をｙt＝
（ｙt1，ｙt2，・・・，ｙtn）で表し、Ｙ1 T＝（ｙ1，
ｙ 2，・・・，ｙT）で表す。
【００７８】符号化装置１は、例えば図２に示すよう
に、３つの排他的論理和回路１１，１３，１５と、２つ
のシフトレジスタ１２，１４とを有し、拘束長が“３”
の畳み込み演算を行うものとして構成される。
【００７９】排他的論理和回路１１は、１ビットの入力
データｉt1と、排他的論理和回路１３から供給されるデ
ータとを用いて排他的論理和演算を行い、演算結果をシ
フトレジスタ１２及び排他的論理和回路１５に供給す
る。
【００８０】シフトレジスタ１２は、保持している１ビ
ットのデータを排他的論理和回路１３及びシフトレジス
タ１４に供給し続ける。そして、シフトレジスタ１２
は、クロックに同期させて、排他的論理和回路１１から
供給される１ビットのデータを新たに保持し、このデー
タを排他的論理和回路１３及びシフトレジスタ１４に新
たに供給する。
【００８１】排他的論理和回路１３は、シフトレジスタ
１２，１４から供給されるデータを用いて排他的論理和
演算を行い、演算結果を排他的論理和回路１１に供給す
る。
【００８２】シフトレジスタ１４は、保持している１ビ
ットのデータを排他的論理和回路１３，１５に供給し続
ける。そして、シフトレジスタ１４は、クロックに同期
させて、シフトレジスタ１２から供給される１ビットの
データを新たに保持し、このデータを排他的論理和回路
１３，１５に新たに供給する。
【００８３】排他的論理和回路１５は、排他的論理和回
路１１から供給されるデータと、シフトレジスタ１４か
ら供給されるデータとを用いて排他的論理和演算を行
い、演算結果を２ビットの出力データｘtのうちの１ビ
ットの出力データｘt2として外部に出力する。
【００８４】このような符号化装置１は、１ビットの入
力データｉt1を入力すると、この入力データｉt1を、２
ビットの出力データｘtのうちの組織成分の１ビットの
出力データｘt1として、そのまま外部に出力するととも
に、入力データｉt1に対して再帰的畳み込み演算を行
い、演算結果を２ビットの出力データｘtのうちの他方
の１ビットの出力データｘt2として外部に出力する。す
なわち、符号化装置１は、符号化率が“１／２”の再帰
的組織畳み込み演算を行い、出力データｘtを外部に出
力する。
【００８５】この符号化装置１におけるトレリスを記述
すると、図３に示すようになる。同図において、破線で
示すパスは、入力データｉt1が“０”の場合を示し、実
線で示すパスは、入力データｉt1が“１”の場合を示し
ている。また、各パスに付与されているラベルは、２ビ
ットの出力データｘtを示している。ここでは、ステー
トは、シフトレジスタ１２の内容とシフトレジスタ１４
の内容とを順次並べたものであり、“００”、“１
０”、“０１”、“１１”のステート番号を、それぞ
れ、“０”、“１”、“２”、“３”と表している。こ
のように、符号化装置１におけるステート数Ｍは４とな
り、トレリスは、各ステートから次時刻におけるステー
トへと２本のパスが到達する構造を有する。なお、以下
の説明では、各ステート番号に対応するステートを指示
する場合には、それぞれ、ステート０、ステート１、ス
テート２、ステート３と称するものとする。
【００８６】このような符号化装置１により符号化され
た出力データｘtは、無記憶通信路２を介して受信装置
に出力される。
【００８７】一方、復号装置３は、図４に示すように、
各部を制御するコントローラ３１と、第１の対数尤度で
ある対数尤度Ｉγを算出して記憶する第１の確率算出手
段であるＩγ算出・記憶回路３２と、第２の対数尤度で
ある対数尤度Ｉαを算出して記憶する第２の確率算出手
段であるＩα算出・記憶回路３３と、第３の対数尤度で
ある対数尤度Ｉβを算出して記憶する第３の確率算出手
段であるＩβ算出・記憶回路３４と、対数軟出力Ｉλt
を算出する軟出力算出手段である軟出力算出回路３５と
を備える。この復号装置３は、無記憶通信路２上で発生
したノイズの影響によりアナログ値をとり軟入力（soft
-input）とされる受信値ｙtから対数軟出力Ｉλtを求め
ることによって、符号化装置１における入力データｉt1
を推定するものである。
【００８８】コントローラ３１は、Ｉγ算出・記憶回路
３２、Ｉα算出・記憶回路３３及びＩβ算出・記憶回路
３４に対して、それぞれ、コントロール信号ＳＣγ，Ｓ
Ｃα及びＳＣβを供給し、各部の動作を制御する。
【００８９】Ｉγ算出・記憶回路３２は、コントローラ
３１から供給されたコントロール信号ＳＣγによる制御
の下に、受信値ｙtと、事前確率情報（a priori probab
ility information）Ｐｒtとを用いて、受信値ｙt毎
に、次式（２５）に示す演算を行い、各時刻ｔにおける
対数尤度Ｉγtを算出して記憶する。すなわち、Ｉγ算
出・記憶回路３２は、受信値ｙt毎に、符号の出力パタ
ーンと受信値により決定される確率γを対数表記した対
数尤度Ｉγを算出する。
【００９０】
【数２５】
【００９１】なお、事前確率情報Ｐｒtは、次式（２
６）に示すように、入力データｉt1が“１”である確率
Ｐｒ｛ｉt1＝１｝又は入力データｉt1が“０”である確
率Ｐｒ｛ｉt1＝０｝として与えられる。また、事前確率
情報Ｐｒtは、確率Ｐｒ｛ｉt1＝１｝と確率Ｐｒ｛ｉt1
＝０｝との比の自然対数値である対数尤度比（log like
lihood ratio）を入力し、確率Ｐｒ｛ｉt1＝１｝と確率
Ｐｒ｛ｉt1＝０｝との和が“１”であることを考慮し
て、確率Ｐｒ｛ｉt1＝１｝又は確率Ｐｒ｛ｉt1＝０｝と
して求められてもよい。
【００９２】
【数２６】
【００９３】そして、Ｉγ算出・記憶回路３２は、記憶
した対数尤度ＩγtをＩα算出・記憶回路３３、Ｉβ算
出・記憶回路３４及び軟出力算出回路３５に供給する。
このとき、Ｉγ算出・記憶回路３２は、Ｉα算出・記憶
回路３３、Ｉβ算出・記憶回路３４及び軟出力算出回路
３５のそれぞれにおける処理に適した順序で対数尤度Ｉ
γtを供給する。なお、以下の説明では、Ｉγ算出・記
憶回路３２からＩα算出・記憶回路３３に供給される対
数尤度ＩγtをＩγ（α）と表し、Ｉγ算出・記憶回路
３２からＩβ算出・記憶回路３４に供給される対数尤度
ＩγtをＩγ（β１），Ｉγ（β２）と表し、Ｉγ算出
・記憶回路３２から軟出力算出回路３５に供給される対
数尤度ＩγtをＩγ（λ）と表すものとする。
【００９４】Ｉα算出・記憶回路３３は、コントローラ
３１から供給されたコントロール信号ＳＣαによる制御
の下に、Ｉγ算出・記憶回路３２から供給された対数尤
度Ｉγ（α）を用いて、次式（２７）に示す演算を行
い、各時刻ｔにおける対数尤度Ｉαtを算出して記憶す
る。なお、次式（２７）における演算子“＃”は、いわ
ゆるｌｏｇ−ｓｕｍ演算を示すものであり、入力“０”
でステートｍ’からステートｍへと遷移するときにおけ
る対数尤度と、入力“１”でステートｍ’’からステー
トｍへと遷移するときにおける対数尤度とのｌｏｇ−ｓ
ｕｍ演算を示すものである。より具体的には、Ｉα算出
・記憶回路３３は、次式（２８）に示す演算を行うこと
によって、各時刻ｔにおける対数尤度Ｉαtを算出す
る。すなわち、Ｉα算出・記憶回路３３は、対数尤度Ｉ
γに基づいて、受信値ｙt毎に、符号化開始ステートか
ら時系列順に各ステートに至る確率αを対数表記した対
数尤度Ｉαを算出する。そして、Ｉα算出・記憶回路３
３は、記憶した対数尤度Ｉαtを軟出力算出回路３５に
供給する。このとき、Ｉα算出・記憶回路３３は、軟出
力算出回路３５における処理に適した順序で対数尤度Ｉ
αtを供給する。なお、以下の説明では、Ｉα算出・記
憶回路３３から軟出力算出回路３５に供給される対数尤
度ＩαtをＩα（λ）と表すものとする。
【００９５】
【数２７】
【００９６】
【数２８】
【００９７】Ｉβ算出・記憶回路３４は、コントローラ
３１から供給されたコントロール信号ＳＣβによる制御
の下に、Ｉγ算出・記憶回路３２から供給された対数尤
度Ｉγ（β１），Ｉγ（β２）を用いて、次式（２９）
に示す演算を行い、各時刻における２系統の対数尤度Ｉ
βtを並列的に算出して記憶する。なお、次式（２９）
における演算子“＃”は、上述したように、ｌｏｇ−ｓ
ｕｍ演算を示すものであり、入力“０”でステートｍ’
からステートｍへと遷移するときにおける対数尤度と、
入力“１”でステートｍ’’からステートｍへと遷移す
るときにおける対数尤度とのｌｏｇ−ｓｕｍ演算を示す
ものである。より具体的には、Ｉβ算出・記憶回路３４
は、次式（３０）に示す演算を行うことによって、各時
刻ｔにおける対数尤度Ｉβtを算出する。すなわち、Ｉ
β算出・記憶回路３４は、対数尤度Ｉγに基づいて、受
信値ｙt毎に、打ち切りステートから時系列の逆順に各
ステートに至る確率βを対数表記した対数尤度Ｉβを算
出する。そして、Ｉβ算出・記憶回路３４は、記憶した
対数尤度Ｉβtのうち、１系統の対数尤度Ｉβtを軟出力
算出回路３５に供給する。このとき、Ｉβ算出・記憶回
路３４は、軟出力算出回路３５における処理に適した順
序で対数尤度Ｉβtを供給する。なお、以下の説明で
は、Ｉβ算出・記憶回路３４から軟出力算出回路３５に
供給される対数尤度ＩβtをＩβ（λ）と表すものとす
る。
【００９８】
【数２９】
【００９９】
【数３０】
【０１００】軟出力算出回路３５は、Ｉγ算出・記憶回
路３２から供給された対数尤度Ｉγ（λ）と、Ｉα算出
・記憶回路３３から供給された対数尤度Ｉα（λ）と、
Ｉβ算出・記憶回路３４から供給された対数尤度Ｉβ
（λ）とを用いて、次式（３１）に示す演算を行い、各
時刻における対数軟出力Ｉλtを算出して記憶する。そ
して、軟出力算出回路３５は、記憶した対数軟出力Ｉλ
tを時系列順に並べ替えた後、外部に出力する。なお、
次式（３１）における演算子“＃Σ”は、上述した演算
子“＃”で表されるｌｏｇ−ｓｕｍ演算の累積加算演算
を示すものである。
【０１０１】
【数３１】
【０１０２】このような復号装置３は、受信装置により
受信された軟入力の受信値ｙtを入力すると、Ｉγ算出
・記憶回路３２によって、受信値ｙtを受信する毎に、
対数尤度Ｉγt（ｍ’，ｍ）を算出し、Ｉα算出・記憶
回路３３によって、対数尤度Ｉαt（ｍ）を算出した
後、全ての受信値ｙtを受信すると、Ｉβ算出・記憶回
路３４によって、全ての時刻ｔにおける各ステートｍに
ついて、対数尤度Ｉβt（ｍ）を算出する。そして、復
号装置３は、軟出力算出回路３５によって、算出した対
数尤度Ｉαt，Ｉβt及びＩγtを用いて、各時刻ｔにお
ける対数軟出力Ｉλtを算出する。このように、復号装
置３は、Ｌｏｇ−ＢＣＪＲアルゴリズムを適用した軟出
力復号を行うことができる。
【０１０３】さて、復号装置３は、Ｉα算出・記憶回路
３３及びＩβ算出・記憶回路３４における対数尤度Ｉα
t，Ｉβtを算出する回路規模を削減したものである。そ
こで、以下では、Ｉα算出・記憶回路３３及びＩβ算出
・記憶回路３４について、より具体的に詳述する。
【０１０４】まず、Ｉα算出・記憶回路３３について説
明する。Ｉα算出・記憶回路３３は、図５に示すよう
に、算出された対数尤度Ｉαと対数尤度の初期値Ｉα0
とのいずれか一方を選択するセレクタ４１と、初期値Ｉ
α0又は対数尤度Ｉαを保持するレジスタ４２と、各ス
テートにおける対数尤度Ｉαを算出するＩα算出回路４
３と、各ステートにおける対数尤度Ｉαを順次保持する
ＲＡＭ（Random AccessMemory）４４，４５と、これら
のＲＡＭ４４，４５から読み出した対数尤度Ｉαを選択
的に取り出す選択回路４６とを有する。
【０１０５】セレクタ４１は、コントローラ３１から供
給されたコントロール信号ＳＣαによる制御の下に、初
期化時には対数尤度の初期値Ｉα0を選択し、初期化時
以外の時にはＩα算出回路４３から供給される対数尤度
Ｉαを選択する。なお、初期化は、Ｉγ算出・記憶回路
３２からの対数尤度Ｉγ（α）の出力が開始される１時
刻前の時点で行われる。ここで、復号装置３が符号化装
置１による符号化の開始時点を把握している場合には、
初期値Ｉα0としては、ステート０における値としてｌ
ｏｇ１＝０が与えられ、その他のステートにおける値と
してｌｏｇ０＝−∞が与えられる。一方、復号装置３が
符号化装置１による符号化の開始時点を把握していない
場合には、初期値Ｉα0としては、全てのステートに対
してｌｏｇ（１／Ｍ）、ここではｌｏｇ（１／４）が与
えられるが、実際には、全てのステートに対して同じ値
が与えられればよく、例えば全てのステートに対して０
が与えられてもよい。セレクタ４１は、初期値Ｉα0又
は対数尤度Ｉαのうちの選択した一方をレジスタ４２に
供給する。
【０１０６】レジスタ４２は、セレクタ４１から供給さ
れる初期値Ｉα0又は対数尤度Ｉαを保持する。そし
て、レジスタ４２は、次時刻において、保持している初
期値Ｉα0又は対数尤度ＩαをＩα算出回路４３及びＲ
ＡＭ４４，４５に供給する。
【０１０７】Ｉα算出回路４３は、図６に示すように、
各ステートに応じた数、ここでは４つの加算比較選択回
路４７0，４７1，４７2，４７3を有する。
【０１０８】加算比較選択回路４７0，４７1，４７2，
４７3には、それぞれ、トレリス上の遷移に基づいて、
Ｉγ算出・記憶回路３２により算出されたトレリス上の
出力“００”、“１０”、“０１”、“１１”に対応す
る枝の対数尤度Ｉγt［００］，Ｉγt［１０］，Ｉγt
［０１］，Ｉγt［１１］と、各ステートにおける１時
刻前の対数尤度Ｉαt-1（０），Ｉαt-1（１），Ｉα
t-1（２），Ｉαt-1（３）が供給される。そして、加算
比較選択回路４７0，４７1，４７2，４７3は、それぞ
れ、次時刻のステート０、ステート１、ステート２、ス
テート３における対数尤度Ｉαを求める。
【０１０９】具体的には、加算比較選択回路４７0は、
対数尤度Ｉγt［００］，Ｉγt［１１］を入力するとと
もに、対数尤度Ｉαt-1（０），Ｉαt-1（２）を入力
し、ステート０における対数尤度Ｉαt（０）を求め
る。
【０１１０】また、加算比較選択回路４７1は、対数尤
度Ｉγt［１１］，Ｉγt［００］を入力するとともに、
対数尤度Ｉαt-1（０），Ｉαt-1（２）を入力し、ステ
ート１における対数尤度Ｉαt（１）を求める。
【０１１１】さらに、加算比較選択回路４７2は、対数
尤度Ｉγt［１０］，Ｉγt［０１］を入力するととも
に、対数尤度Ｉαt-1（１），Ｉαt-1（３）を入力し、
ステート２における対数尤度Ｉαt（２）を求める。
【０１１２】さらにまた、加算比較選択回路４７3は、
対数尤度Ｉγt［０１］，Ｉγt［１０］を入力するとと
もに、対数尤度Ｉαt-1（１），Ｉαt-1（３）を入力
し、ステート３における対数尤度Ｉαt（３）を求め
る。
【０１１３】このようなＩα算出回路４３は、Ｉγ算出
・記憶回路３２から供給された対数尤度Ｉγ（α）と、
レジスタ４２に保持されていた１時刻前の初期値Ｉα0
又は対数尤度Ｉαとを用いて、上式（２７）に示した演
算、すなわち、上式（２８）に示した演算を行い、次時
刻の各ステートにおける対数尤度Ｉαを算出する。Ｉα
算出回路４３は、算出した対数尤度Ｉαをセレクタ４１
に供給する。なお、加算比較選択回路４７0，４７1，４
７2，４７3については、後に詳述する。
【０１１４】ＲＡＭ４４，４５は、それぞれ、コントロ
ーラ３１から供給されたコントロール信号ＳＣαによる
制御の下に、レジスタ４２から供給された対数尤度Ｉα
（０），Ｉα（１），Ｉα（２），Ｉα（３）を順次保
持する。ここで、対数尤度Ｉα（０），Ｉα（１），Ｉ
α（２），Ｉα（３）のビット数を、それぞれ、例えば
８ビットとすると、ＲＡＭ４４，４５は、それぞれ、３
２ビットを１ワードとして、対数尤度Ｉα（０），Ｉα
（１），Ｉα（２），Ｉα（３）を保持する。これらの
ＲＡＭ４４，４５に保持された対数尤度Ｉα（０），Ｉ
α（１），Ｉα（２），Ｉα（３）は、選択回路４６に
より所定の順序で読み出される。
【０１１５】選択回路４６は、コントローラ３１から供
給されたコントロール信号ＳＣαによる制御の下に、Ｒ
ＡＭ４４，４５から読み出した対数尤度Ｉα（０），Ｉ
α（１），Ｉα（２），Ｉα（３）を選択的に取り出
し、対数尤度Ｉα（λ）として軟出力算出回路３５に供
給する。
【０１１６】このようなＩα算出・記憶回路３３は、Ｉ
γ算出・記憶回路３２からの対数尤度Ｉγ（α）の出力
が開始される１時刻前の時点で初期化を行い、セレクタ
４１により選択された初期値Ｉα0をレジスタ４２に保
持させる。そして、Ｉα算出・記憶回路３３は、以後の
クロック周期において、Ｉα算出回路４３によって、Ｉ
γ算出・記憶回路３２から供給された対数尤度Ｉγ
（α）と、レジスタ４２から供給された１時刻前の対数
尤度Ｉαとを用いて、次時刻における対数尤度Ｉαを順
次算出し、その対数尤度Ｉαをレジスタ４２に新たに保
持させる。また、Ｉα算出・記憶回路３３は、レジスタ
４２に保持された各ステートにおける対数尤度Ｉα
（０），Ｉα（１），Ｉα（２），Ｉα（３）を順次Ｒ
ＡＭ４４，４５に保持させるとともに、選択回路４６に
より所定の順序で読み出し、対数尤度Ｉα（λ）として
軟出力算出回路３５に供給する。
【０１１７】つぎに、Ｉβ算出・記憶回路３４について
説明する。Ｉβ算出・記憶回路３４は、図７に示すよう
に、各ステートにおける対数尤度Ｉβを算出するＩβ算
出回路５１1，５１2と、算出された対数尤度Ｉβと対数
尤度の初期値Ｉβａ，Ｉβｂとのいずれか一方を選択す
るセレクタ５２1，５２2と、初期値Ｉβａ，Ｉβｂ又は
対数尤度Ｉβを保持するレジスタ５３1，５３2と、これ
らのレジスタ５３1，５３2から供給された対数尤度Ｉβ
を選択的に取り出す選択回路５４とを有する。
【０１１８】Ｉβ算出回路５１1，５１2は、それぞれ、
図８に示すように、各ステートに応じた数、ここでは４
つの加算比較選択回路５５0，５５1，５５2，５５3を有
する。
【０１１９】加算比較選択回路５５0，５５1，５５2，
５５3には、それぞれ、トレリス上の遷移に基づいて、
Ｉγ算出・記憶回路３２により算出されたトレリス上の
出力“００”、“１０”、“０１”、“１１”に対応す
る枝の対数尤度Ｉγt［００］，Ｉγt［１０］，Ｉγt
［０１］，Ｉγt［１１］と、各ステートにおける対数
尤度Ｉβt（０），Ｉβt（１），Ｉβt（２），Ｉβ
t（３）が供給される。そして、加算比較選択回路５
５0，５５1，５５2，５５3は、それぞれ、１時刻前のス
テート０、ステート１、ステート２、ステート３におけ
る対数尤度Ｉβを求める。
【０１２０】具体的には、加算比較選択回路５５0は、
対数尤度Ｉγt［００］，Ｉγt［１１］を入力するとと
もに、対数尤度Ｉβt（０），Ｉβt（１）を入力し、ス
テート０における対数尤度Ｉβt-1（０）を求める。
【０１２１】また、加算比較選択回路５５1は、対数尤
度Ｉγt［１０］，Ｉγt［０１］を入力するとともに、
対数尤度Ｉβt（２），Ｉβt（３）を入力し、ステート
１における対数尤度Ｉβt-1（１）を求める。
【０１２２】さらに、加算比較選択回路５５2は、対数
尤度Ｉγt［１１］，Ｉγt［００］を入力するととも
に、対数尤度Ｉβt（０），Ｉβt（１）を入力し、ステ
ート２における対数尤度Ｉβt-1（２）を求める。
【０１２３】さらにまた、加算比較選択回路５５3は、
対数尤度Ｉγt［０１］，Ｉγt［１０］を入力するとと
もに、対数尤度Ｉβt（２），Ｉβt（３）を入力し、ス
テート３における対数尤度Ｉβt-1（３）を求める。
【０１２４】このようなＩβ算出回路５１1，５１2は、
それぞれ、Ｉγ算出・記憶回路３２から供給された対数
尤度Ｉγ（β１），Ｉγ（β２）と、レジスタ５３1，
５３2に保持されていた初期値Ｉβａ，Ｉβｂ又は対数
尤度Ｉβとを用いて、上式（２９）に示した演算、すな
わち、上式（３０）に示した演算を行い、１時刻前の各
ステートにおける対数尤度Ｉβを算出する。ここで、対
数尤度Ｉβ（０），Ｉβ（１），Ｉβ（２），Ｉβ
（３）のビット数は、それぞれ、例えば８ビットであ
り、総ビット数は、３２ビットとなる。Ｉβ算出回路５
１1，５１2は、それぞれ、算出した対数尤度Ｉβをセレ
クタ５２1，５２2に供給する。なお、加算比較選択回路
５５0，５５1，５５2，５５3については、後に詳述す
る。
【０１２５】セレクタ５２1，５２2は、それぞれ、コン
トローラ３１から供給されたコントロール信号ＳＣβに
よる制御の下に、初期化時には対数尤度の初期値Ｉβ
ａ，Ｉβｂを選択し、初期化時以外の時にはＩβ算出回
路５１1，５１2のそれぞれから供給される対数尤度Ｉβ
を選択する。なお、初期化は、Ｉγ算出・記憶回路３２
からの対数尤度Ｉγ（β１），Ｉγ（β２）の出力が開
始される１時刻前の時点で行われ、以後打ち切り長の２
倍の長さの周期毎に行われる。ここで、初期値Ｉβａ，
Ｉβｂとしては、通常、全てのステートに対して例えば
０やｌｏｇ（１／Ｍ）、ここではｌｏｇ（１／４）とい
ったように、同じ値が与えられるが、終結された符号を
復号する際には、終結するステートにおける値としてｌ
ｏｇ１＝０が与えられ、その他のステートにおける値と
してｌｏｇ０＝−∞が与えられる。セレクタ５２1，５
２2は、それぞれ、初期値Ｉβａ，Ｉβｂ又は対数尤度
Ｉβのうちの選択した一方をレジスタ５３1，５３2に供
給する。
【０１２６】レジスタ５３1，５３2は、それぞれ、セレ
クタ５２1，５２2から供給される初期値Ｉβａ，Ｉβｂ
又は対数尤度Ｉβを保持する。そして、レジスタ５
３1，５３2は、それぞれ、次時刻において、保持してい
る初期値Ｉβａ，Ｉβｂ又は対数尤度ＩβをＩβ算出回
路５１1，５１2及び選択回路５４に供給する。
【０１２７】選択回路５４は、コントローラ３１から供
給されたコントロール信号ＳＣβによる制御の下に、レ
ジスタ５３1，５３2のそれぞれから供給された対数尤度
Ｉβ（０），Ｉβ（１），Ｉβ（２），Ｉβ（３）を選
択的に取り出し、対数尤度Ｉβ（λ）として軟出力算出
回路３５に供給する。
【０１２８】このようなＩβ算出・記憶回路３４は、Ｉ
γ算出・記憶回路３２からの対数尤度Ｉγ（β１）の出
力が開始される１時刻前の時点及び以後打ち切り長の２
倍の長さの周期毎に初期化を行い、セレクタ５２1によ
り選択された初期値Ｉβａをレジスタ５３1に保持させ
る。そして、Ｉβ算出・記憶回路３４は、以後のクロッ
ク周期において、Ｉβ算出回路５１1によって、Ｉγ算
出・記憶回路３２から供給された対数尤度Ｉγ（β１）
と、レジスタ５２1から供給された対数尤度Ｉβとを用
いて、１時刻前における対数尤度Ｉβを順次算出し、そ
の対数尤度Ｉβをレジスタ５３1に新たに保持させる。
【０１２９】また、Ｉβ算出・記憶回路３４は、Ｉγ算
出・記憶回路３２からの対数尤度Ｉγ（β２）の出力が
開始される１時刻前の時点及び以後打ち切り長の２倍の
長さの周期毎に初期化を行い、セレクタ５２2により選
択された初期値Ｉβｂをレジスタ５３2に保持させる。
そして、Ｉβ算出・記憶回路３４は、以後のクロック周
期において、Ｉβ算出回路５１2によって、Ｉγ算出・
記憶回路３２から供給された対数尤度Ｉγ（β２）と、
レジスタ５２2から供給された対数尤度Ｉβとを用い
て、１時刻前における対数尤度Ｉβを順次算出し、その
対数尤度Ｉβをレジスタ５３2に新たに保持させる。そ
して、Ｉβ算出・記憶回路３４は、レジスタ５３1，５
３2のそれぞれに保持された各ステートにおける対数尤
度Ｉβ（０），Ｉβ（１），Ｉβ（２），Ｉβ（３）を
選択回路５４により所定の順序で読み出し、対数尤度Ｉ
β（λ）として軟出力算出回路３５に供給する。
【０１３０】さて、Ｉα算出・記憶回路３３が有する加
算比較選択回路４７0，４７1，４７ 2，４７3と、Ｉβ算
出・記憶回路３４が有する加算比較選択回路５５0，５
５1，５５2，５５3について説明するが、これらの加算
比較選択回路４７0，４７1，４７2，４７3，５５0，５
５1，５５2，５５3は、それぞれ、入力と出力が異なる
ものの同一の構成からなる。そこで、以下では、加算比
較選択回路４７0，４７1，４７2，４７3，５５0，５
５1，５５2，５５3を、加算比較選択回路６０と総称し
て説明する。また、以下では、加算比較選択回路４
７0，４７1，４７2，４７3のそれぞれに入力される２つ
の対数尤度Ｉγ及び加算比較選択回路５５0，５５1，５
５2，５５3のそれぞれに入力される２つの対数尤度Ｉγ
を、ＩＡ，ＩＢと総称し、加算比較選択回路４７0，４
７1，４７2，４７3のそれぞれに入力される２つの対数
尤度Ｉα及び加算比較選択回路５５0，５５1，５５2，
５５3のそれぞれに入力される２つの対数尤度Ｉβを、
ＩＣ，ＩＤと総称し、加算比較選択回路４７ 0，４７1，
４７2，４７3のそれぞれから出力される対数尤度Ｉα及
び加算比較選択回路５５0，５５1，５５2，５５3のそれ
ぞれから出力される対数尤度Ｉβを、ＩＥと総称して説
明する。なお、以下の説明では、ハードウェアとして実
装することを考慮して、確率を０以上の値で表し、確率
が低いものほど大きな値で表すものとする。
【０１３１】加算比較選択回路６０は、図９に示すよう
に、２つのデータを加算する加算器６１，６２と、これ
らの加算器６１，６２からの出力の大小を比較する比較
回路６３と、加算器６１，６２のそれぞれからの出力の
いずれか一方を選択するセレクタ６４と、Ｌｏｇ−ＢＣ
ＪＲアルゴリズムにおける補正項の値を算出する補正項
算出回路６５と、２つのデータの差分をとる差分器６６
とを有する。
【０１３２】加算器６１は、対数尤度ＩＡ，ＩＣを入力
し、これらの対数尤度ＩＡ，ＩＣを加算する。例えば、
加算比較選択回路６０が加算比較選択回路４７0の場合
には、加算器６１は、対数尤度Ｉγt［００］，対数尤
度Ｉαt-1（０）を入力し、これらの対数尤度Ｉγt［０
０］，対数尤度Ｉαt-1（０）を加算する。加算器６１
は、加算して得られたデータを比較回路６３、セレクタ
６４及び補正項算出回路６５に供給する。なお、以下で
は、加算器６１から出力されるデータをＰとして説明す
る。
【０１３３】加算器６２は、対数尤度ＩＢ，ＩＤを入力
し、これらの対数尤度ＩＢ，ＩＤを加算する。例えば、
加算比較選択回路６０が加算比較選択回路４７0の場合
には、加算器６２は、対数尤度Ｉγt［１１］，対数尤
度Ｉαt-1（２）を入力し、これらの対数尤度Ｉγt［１
１］，対数尤度Ｉαt-1（２）を加算する。加算器６２
は、加算して得られたデータを比較回路６３、セレクタ
６４及び補正項算出回路６５に供給する。なお、以下で
は、加算器６２から出力されるデータをＱとして説明す
る。
【０１３４】比較回路６３は、加算器６１から供給され
たデータＰの値と、加算器６２から供給されたデータＱ
の値との大小を比較する。比較回路６３は、比較結果を
示す比較結果情報をセレクタ６４に供給する。
【０１３５】セレクタ６４は、比較回路６３から供給さ
れた比較結果情報に基づいて、加算器６１から供給され
たデータＰと、加算器６２から供給されたデータＱとの
うち、値が小さいもの、すなわち、確率が高いものを選
択する。セレクタ６４は、選択したデータを差分器６６
に供給する。なお、このセレクタ６４により選択された
データは、上式（２８）又は上式（３０）における右辺
第１項を示すものに他ならない。
【０１３６】補正項算出回路６５は、加算器６１から供
給されたデータＰと、加算器６２から供給されたデータ
Ｑとの差分値の絶対値を算出する絶対値算出回路６７
と、この絶対値算出回路６７により算出された絶対値を
用いて補正項を線形近似により算出する線形近似手段で
ある線形近似回路６８とを有する。補正項算出回路６５
は、Ｌｏｇ−ＢＣＪＲアルゴリズムにおける補正項、す
なわち、上式（２８）又は上式（３０）における右辺第
２項の値を算出する。具体的には、補正項算出回路６５
は、補正項を、変数｜Ｐ−Ｑ｜に対する１次元の関数で
表し、この関数の傾きを表す係数−ａ（ａ＞０）と、関
数の切片を表す係数ｂとを用いて−ａ｜Ｐ−Ｑ｜＋ｂの
形に線形近似した値を算出する。補正項算出回路６５
は、算出して得られたデータＺを差分器６６に供給す
る。
【０１３７】差分器６６は、セレクタ６４により選択さ
れたデータと、補正項算出回路６５から供給されたデー
タＺとの差分値を求め、この差分値を対数尤度ＩＥとし
て出力する。例えば、加算比較選択回路６０が加算比較
選択回路４７0の場合には、差分器６６は、対数尤度Ｉ
αt（０）を出力する。
【０１３８】以下では、このような加算比較選択回路６
０における遅延量を見積もることを考える。なお、比較
回路による遅延量及び差分器による遅延量は、ともに、
加算器６１，６２のような通常の加算器による遅延量と
同じものとする。
【０１３９】加算比較選択回路６０において回避できな
い遅延量は、同図から明らかなように、１つの加算器に
相当するものとして、加算器６１，６２による遅延量
と、比較回路６３による遅延量と、差分器６６による遅
延量とがある。すなわち、加算比較選択回路６０は、少
なくとも３つの加算器分の遅延量を有することになる。
【０１４０】したがって、加算比較選択回路６０におけ
る遅延量を可能な限り小さくするためには、補正項算出
回路６５による遅延量を小さくする必要がある。そこ
で、補正項算出回路６５による遅延量を見積もることを
考える。
【０１４１】まず、絶対値算出回路６７による遅延量を
見積もる。絶対値算出回路６７は、例えば図１０に示す
ように、加算器６１，６２からの出力の大小を比較する
比較回路７１と、２つのデータの差分をとる２つの差分
器７２，７３と、これらの差分器７２，７３のそれぞれ
からの出力のいずれか一方を選択するセレクタ７４とを
有するものとして実装することができる。
【０１４２】すなわち、絶対値算出回路６７は、比較回
路７１によって、加算器６１から供給されたデータＰの
値と、加算器６２から供給されたデータＱの値との大小
を比較する。これと同時に、絶対値算出回路６７は、差
分器７２によって、加算器６１から供給されたデータＰ
と、加算器６２から供給されたデータＱとの差分値（Ｐ
−Ｑ）を求めるとともに、差分器７３によって、加算器
６２から供給されたデータＱと、加算器６１から供給さ
れたデータＰとの差分値（Ｑ−Ｐ）を求める。そして、
絶対値算出回路６７は、セレクタ７４によって、比較回
路７１による比較結果を示す比較結果情報に基づいて、
差分値（Ｐ−Ｑ）と差分値（Ｑ−Ｐ）とのうち、正の値
を有するものを選択し、選択した差分値を絶対値データ
｜Ｐ−Ｑ｜として線形近似回路６８に供給する。
【０１４３】このような絶対値算出回路６７は、比較回
路７１による処理と、差分器７２，７３による処理とが
並列的に行われることから、１つの加算器と１つのセレ
クタ分の遅延量を有するものと見積もることができる。
【０１４４】つぎに、線形近似回路６８による遅延量を
見積もる。線形近似回路６８は、図１１に示すように、
曲線Ｃに示す関数Ｆ＝ｌｏｇ｛１＋ｅ＾（−｜Ｐ−Ｑ
｜）｝を直線Ｌ1，Ｌ2に示すような関数Ｆ＝−ａ｜Ｐ−
Ｑ｜＋ｂで近似するいわゆる線形近似法によるｌｏｇ−
ｓｕｍ補正を行い、補正項の値を算出する。このとき、
線形近似回路６８は、少なくとも変数｜Ｐ−Ｑ｜に乗算
すべき関数Ｆ＝−ａ｜Ｐ−Ｑ｜＋ｂの傾きを表す係数−
ａを２のべき乗を用いて表現して補正項の値を算出す
る。ここで、同図を参照すると、２のべき乗を用いて表
現される係数−ａとしては、直線Ｌ1に示すように、−
ａ＝−２-1＝−０．５とするか、若しくは、直線Ｌ2に
示すように、−ａ＝−２-2＝−０．２５とすることが考
えられる。ここでは、−ａ＝−０．２５として説明す
る。この場合、線形近似回路６８は、図１２に示すよう
に、差分器８１と、比較回路８２と、セレクタ８３とを
有するものとして実装することができる。
【０１４５】差分器８１は、関数Ｆ＝−ａ｜Ｐ−Ｑ｜＋
ｂの切片を表す係数ｂと、絶対値算出回路６７から供給
されたｎビットからなる絶対値データ｜Ｐ−Ｑ｜のうち
の上位ｎ−２ビットとの差分値を求め、この差分値をセ
レクタ８３に供給する。
【０１４６】比較回路８２は、係数ｂの値と、絶対値デ
ータ｜Ｐ−Ｑ｜のうちの上位ｎ−２ビットで表されるデ
ータ｜Ｐ−Ｑ｜［ｎ：３］の値との大小を比較する。比
較回路８２は、比較結果を示す比較結果情報をセレクタ
８３に供給する。
【０１４７】セレクタ８３は、比較回路８２から供給さ
れた比較結果情報に基づいて、差分器８１から供給され
たデータと、“０”とのうち、いずれか一方を選択す
る。具体的には、セレクタ８３は、比較回路８２による
比較の結果、｜Ｐ−Ｑ｜［ｎ：３］≦ｂであった場合に
は、差分器８１から供給されたデータを選択し、｜Ｐ−
Ｑ｜［ｎ：３］＞ｂであった場合には、“０”を選択す
る。セレクタ８３は、選択したデータを補正項を示すデ
ータＺとして、差分器６６に供給する。
【０１４８】このような線形近似回路６８は、絶対値算
出回路６７から供給されたｎビットからなる絶対値デー
タ｜Ｐ−Ｑ｜の下位１ビット目から下位２ビット目まで
を切り捨て、残りの上位ｎ−２ビットで表されるデータ
を係数ｂから差分する。すなわち、線形近似回路６８
は、絶対値データ｜Ｐ−Ｑ｜のうちの下位２ビットを切
り捨ててビットシフトすることによって、｜Ｐ−Ｑ｜を
１／４＝０．２５倍することができ、残りの上位ｎ−２
ビットで表されるデータを係数ｂから差分することによ
って、結果として“−０．２５｜Ｐ−Ｑ｜＋ｂ”の演算
を実現することができる。
【０１４９】また、線形近似回路６８は、補正項が正値
であることから、比較回路８２による比較の結果、差分
器８１から出力されたデータの値が負であった場合、す
なわち、補正項が負値として算出された場合には、セレ
クタ８３により“０”を出力することによって、補正項
が負値をとることを回避することができる。
【０１５０】なお、例えば−ａ＝−２-1＝−０．５とし
た場合には、線形近似回路６８は、絶対値データ｜Ｐ−
Ｑ｜の下位１ビットを切り捨ててビットシフトすればよ
く、係数−ａを表現するべき数に応じて、絶対値データ
｜Ｐ−Ｑ｜の下位ビットから切り捨てるようにすればよ
い。
【０１５１】このような線形近似回路６８は、実際の乗
算器を不要とし、差分器８１による処理と、比較回路８
２による処理とが並列的に行われることから、１つの加
算器と１つのセレクタ分の遅延量を有するものと見積も
ることができる。
【０１５２】さらに、線形近似回路６８としては、係数
ｂをも２のべき乗を用いて表現して補正項の値を算出す
るものも考えられる。すなわち、係数ｂを２m−１で表
現される値とし、−ａ＝−０．２５とした場合、線形近
似回路６８は、図１３に示すように、インバータ９１
と、ＯＲゲート９２と、セレクタ９３とを有するものと
して実装することができる。
【０１５３】インバータ９１は、絶対値算出回路６７か
ら供給されたｎビットからなる絶対値データ｜Ｐ−Ｑ｜
のうちの下位３ビット目から下位ｍ＋２ビット目までの
ｍビットを反転する。インバータ９１は、反転して得ら
れたデータをセレクタ９３に供給する。
【０１５４】ＯＲゲート９２は、絶対値算出回路６７か
ら供給されたｎビットからなる絶対値データ｜Ｐ−Ｑ｜
のうちの下位ｍ＋３ビット目からｎビット目までの上位
ｎ−ｍ−２ビットの論理和をとる。ＯＲゲート９２は、
求めた論理和をセレクタ９３に供給する。
【０１５５】セレクタ９３は、ＯＲゲート９２から供給
された論理和に基づいて、インバータ９１から供給され
たデータと、“０”とのうち、いずれか一方を選択す
る。具体的には、セレクタ９３は、ＯＲゲート９２から
供給された論理和が“０”であった場合には、インバー
タ９１から供給されたデータを選択し、ＯＲゲート９２
から供給された論理和が“１”であった場合には、
“０”を選択する。セレクタ９３は、選択したデータを
補正項を示すデータＺとして、差分器６６に供給する。
【０１５６】このような線形近似回路６８は、絶対値算
出回路６７から供給されたｎビットからなる絶対値デー
タ｜Ｐ−Ｑ｜の下位１ビット目から下位２ビット目まで
を切り捨て、残りの上位ｎ−２ビットのうちの下位３ビ
ット目から下位ｍ＋２ビット目までのｍビットをインバ
ータ９１により反転する。これと同時に、線形近似回路
６８は、ＯＲゲート９２によって、下位ｍ＋３ビット目
からｎビット目までのｎ−ｍ−２ビットの論理和をと
る。
【０１５７】すなわち、線形近似回路６８は、上述した
ように、絶対値データ｜Ｐ−Ｑ｜のうちの下位２ビット
を切り捨ててビットシフトすることによって、｜Ｐ−Ｑ
｜を１／４＝０．２５倍することができる。したがっ
て、線形近似回路６８は、絶対値データ｜Ｐ−Ｑ｜のう
ちの上位ｎ−２ビットで表されるデータ｜Ｐ−Ｑ｜
［ｎ：３］、すなわち、０．２５｜Ｐ−Ｑ｜を−１倍
し、この値に２m−１で表現される係数ｂを加算すれば
よい。
【０１５８】ここで、線形近似回路６８による演算を論
理式で表現するために、図１４（Ａ）に示すように、ｎ
ビットからなる絶対値データ｜Ｐ−Ｑ｜の下位２ビット
を切り捨てて得られる０．２５｜Ｐ−Ｑ｜をＡ＝
（Ａn，Ａn-1，・・・，Ａm+3，Ａm +2，・・・，Ａ3）
とし、残りの上位ｎ−２ビットのうちの下位３ビット目
から下位ｍ＋２ビット目までのｍビットと、下位ｍ＋３
ビット目からｎビット目までのｎ−ｍ−２ビットとを、
それぞれ、Ａ’，Ａ’’として説明する。
【０１５９】まず、線形近似回路６８により求めるべき
“−０．２５｜Ｐ−Ｑ｜＋２m−１＝−Ａ＋（２m−
１）”が負値をとる場合を考える。この場合、次式（３
２）に示す同値関係が成立する。すなわち、“−Ａ＋
（２m−１）”が負値をとる場合には、Ａ’’が正値を
とることになる。換言すれば、“−Ａ＋（２m−１）”
が負値をとる場合には、Ａ’’を構成する全てのビット
の論理和が“１”となることになる。
【０１６０】
【数３２】
【０１６１】一方、線形近似回路６８により求めるべき
“−０．２５｜Ｐ−Ｑ｜＋２m−１＝−Ａ＋（２m−
１）”が０以上の値をとる場合を考える。この場合、上
式（３２）に示した同値関係よりＡ’’＝０であること
から、次式（３３）が成立する。
【０１６２】
【数３３】
【０１６３】ここで、２m−１は、ｍビット全てが
“１”であるデータであることに着目すると、“−Ａ’
＋（２m−１）”は、同図（Ｂ）に示すように、Ａ’の
否定で表される。
【０１６４】以上の議論から、線形近似回路６８は、Ａ
の下位ｍビットの否定を求めればよいことになる。した
がって、線形近似回路６８は、絶対値データ｜Ｐ−Ｑ｜
のうちの下位３ビット目から下位ｍ＋２ビット目までの
ｍビットで表されるデータ｜Ｐ−Ｑ｜［ｍ＋２：２］を
インバータ９１により反転することによって、“−０．
２５｜Ｐ−Ｑ｜＋２m−１”の演算を実現することがで
きる。
【０１６５】また、線形近似回路６８は、ＯＲゲート９
２によって、絶対値データ｜Ｐ−Ｑ｜のうちの下位ｍ＋
３ビット目からｎビット目までのｎ−ｍ−２ビットで表
されるデータ｜Ｐ−Ｑ｜［ｍ＋３：ｎ］の論理和をとる
ことによって、“−０．２５｜Ｐ−Ｑ｜＋２m−１”の
値の正負を判断することができる。そのため、線形近似
回路６８は、補正項が正値であることから、ＯＲゲート
９２による論理和が“１”であった場合、すなわち、補
正項が負値として算出された場合には、セレクタ９３に
より“０”を出力することによって、補正項が負値をと
ることを回避することができる。
【０１６６】なお、線形近似回路６８は、係数ａを−２
-kで表現したとき、絶対値データ｜Ｐ−Ｑ｜の下位１ビ
ット目から下位ｋビット目までを切り捨ててビットシフ
トし、下位ｋ＋１ビット目から下位ｍ＋ｋビット目まで
のｍビットを反転することになる。例として、ｎ＝５、
ｍ＝２の場合、すなわち、“−０．２５｜Ｐ−Ｑ｜＋
３”の演算を行う場合において、絶対値データ｜Ｐ−Ｑ
｜とデータＺとの関係を求めると、次表１に示すように
なる。なお、同表には、上述したＡ’の否定、すなわ
ち、インバータ９１から出力されるデータについても示
している。
【０１６７】
【表１】
【０１６８】同表に示すように、線形近似回路６８は、
絶対値データ｜Ｐ−Ｑ｜が０乃至１２の範囲では、絶対
値データ｜Ｐ−Ｑ｜のうちの下位３ビット目から下位２
＋２＝４ビット目までの２ビットで表されるデータ｜Ｐ
−Ｑ｜［４：２］をインバータ９１により反転したもの
をデータＺとして出力し、絶対値データ｜Ｐ−Ｑ｜が１
３以上の範囲では、インバータ９１からの出力が負とな
ることから、０を出力する。
【０１６９】このような線形近似回路６８は、実際の乗
算器及び加算器を不要とし、ビットシフトとインバータ
のみで構成することができ、１つのセレクタ分の遅延量
を有するものと見積もることができる。
【０１７０】以上のように、補正項算出回路６５による
遅延量は、線形近似回路６８を図１２に示すように構成
することによって、２つの加算器と２つのセレクタ分と
して見積もることができ、線形近似回路６８を図１３に
示すように構成することによって、１つの加算器と２つ
のセレクタ分にまで抑えることができる。
【０１７１】したがって、加算比較選択回路６０におけ
る遅延量は、比較回路６３による処理と、絶対値算出回
路６７による処理とが並列的に行われることから、線形
近似回路６８を図１２に示すように構成した場合には、
４つの加算器と３つのセレクタ分となり、線形近似回路
６８を図１３に示すように構成した場合には、３つの加
算器と３つのセレクタ分にまで抑えることができる。す
なわち、加算比較選択回路６０は、元々少なくとも３つ
の加算器分の遅延量を有するが、補正項算出回路６５に
よる遅延の影響を殆ど受けることなく、対数尤度ＩＥを
求めることができる。
【０１７２】以上説明したように、符号化装置１と復号
装置３とを用いて構成されるデータ送受信システムは、
復号装置３において、線形近似によるｌｏｇ−ｓｕｍ補
正を行う際に、補正項を迅速に求めることができること
から、性能を劣化させることなく、動作速度を向上させ
ることができる。
【０１７３】すなわち、これらの符号化装置１と復号装
置３とを用いて構成されるデータ送受信システムは、高
性能且つ高速に畳み込み符号の復号を実現するものであ
り、ユーザに高い信頼性及び利便性を提供することがで
きるものである。
【０１７４】なお、本発明は、上述した実施の形態に限
定されるものではなく、例えば、符号化装置としては、
畳み込み演算を行うものでなくてもよく、いかなる符号
化率の符号化を行うものであってもよい。
【０１７５】また、本発明は、いわゆる並列連接畳み込
み符号、縦列連接畳み込み符号、ターボ符号化変調方式
による符号又は縦列連接符号化変調方式による符号とい
ったように、複数の要素符号を連接して構成される符号
の復号を行う場合にも容易に適用できるものである。
【０１７６】さらに、上述した実施の形態では、符号化
装置及び復号装置をデータ送受信システムにおける送信
装置及び受信装置に適用して説明したが、本発明は、例
えばフロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ又
はＭＯ（Magneto Optical）といった磁気、光又は光磁
気ディスク等の記録媒体に対する記録及び／又は再生を
行う記録及び／又は再生装置に適用することもできる。
この場合、符号化装置により符号化されたデータは、無
記憶通信路に等価とされる記録媒体に記録され、復号装
置により復号されて再生される。
【０１７７】以上のように、本発明は、その趣旨を逸脱
しない範囲で適宜変更が可能であることはいうまでもな
い。
【０１７８】
【発明の効果】以上詳細に説明したように、本発明にか
かる復号装置は、軟入力とされる受信値に基づいて任意
のステートを通過する確率を対数表記した対数尤度を求
め、この対数尤度を用いて復号を行う復号装置であっ
て、対数尤度を与えるために追加され、変数に対する１
次元の関数で表される補正項を線形近似により算出する
線形近似手段を備え、この線形近似手段は、少なくとも
変数に乗算すべき関数の傾きを表す係数を２のべき乗を
用いて表現して補正項を算出する。
【０１７９】したがって、本発明にかかる復号装置は、
線形近似手段によって、２のべき乗を用いて表現された
係数を有する関数で表される補正項を算出することによ
って、性能を劣化させることなく、高速化を図ることが
できる。
【０１８０】また、本発明にかかる復号方法は、軟入力
とされる受信値に基づいて任意のステートを通過する確
率を対数表記した対数尤度を求め、この対数尤度を用い
て復号を行う復号方法であって、対数尤度を与えるため
に追加され、変数に対する１次元の関数で表される補正
項を線形近似により算出する線形近似工程を備え、この
線形近似工程では、少なくとも変数に乗算すべき関数の
傾きを表す係数を２のべき乗を用いて表現して補正項を
算出する。
【０１８１】したがって、本発明にかかる復号方法は、
線形近似工程にて、２のべき乗を用いて表現された係数
を有する関数で表される補正項を算出することによっ
て、性能を劣化させることなく、高速化を図ることを可
能とする。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すデータ送受信シ
ステムを適用する通信モデルの構成を説明するブロック
図である。
【図２】同データ送受信システムにおける符号化装置の
構成を説明するブロック図である。
【図３】符号化装置におけるトレリスを説明する図であ
る。
【図４】同データ送受信システムにおける復号装置の構
成を説明するブロック図である。
【図５】復号装置が備えるＩα算出・記憶回路の構成を
説明するブロック図である。
【図６】Ｉα算出・記憶回路が有するＩα算出回路の構
成を説明するブロック図である。
【図７】復号装置が備えるＩβ算出・記憶回路の構成を
説明するブロック図である。
【図８】Ｉβ算出・記憶回路が有するＩβ算出回路の構
成を説明するブロック図である。
【図９】Ｉα算出回路又はＩβ算出回路が有する加算比
較選択回路の構成を説明するブロック図である。
【図１０】加算比較選択回路が有する絶対値算出回路の
構成を説明するブロック図である。
【図１１】加算比較選択回路が有する線形近似回路によ
るｌｏｇ−ｓｕｍ補正を説明する図であって、補正項を
示す関数と線形近似した関数とを示すグラフである。
【図１２】線形近似回路の構成を説明するブロック図で
あって、関数Ｆ＝−ａ｜Ｐ−Ｑ｜＋ｂの係数−ａを２の
べき乗を用いて表現して補正項の値を算出する線形近似
回路の構成を説明するブロック図である。
【図１３】図１２に示す線形近似回路とは異なる他の線
形近似回路の構成を説明するブロック図であって、関数
Ｆ＝−ａ｜Ｐ−Ｑ｜＋ｂの係数−ａと係数ｂとを２のべ
き乗を用いて表現して補正項の値を算出する線形近似回
路の構成を説明するブロック図である。
【図１４】図１３に示す線形近似回路による演算を説明
する図である。
【図１５】通信モデルの構成を説明するブロック図であ
る。
【図１６】従来の符号化装置におけるトレリスを説明す
る図であって、確率αt，βt及びγtの内容を説明する
ための図である。
【図１７】従来の復号装置において、ＢＣＪＲアルゴリ
ズムを適用して軟出力復号を行う際の一連の工程を説明
するフローチャートである。
【図１８】従来の復号装置において、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズムを適用して軟出力復号を行う際の
一連の工程を説明するフローチャートである。
【図１９】ｌｏｇ−ｓｕｍ補正を説明する図であって、
（Ａ）は、補正項を示す関数と線形近似法により近似し
た関数とを示すグラフであり、（Ｂ）は、補正項を示す
関数と閾値近似法により近似した関数とを示すグラフで
ある。
【符号の説明】
１ 符号化装置、 ３ 復号装置、 ３２ Ｉγ算出・
記憶回路、 ３３ Ｉα算出・記憶回路、 ３４ Ｉβ
算出・記憶回路、 ３５ 軟出力算出回路、４３ Ｉα
算出回路、 ４７0，４７1，４７2，４７3，５５0，５
５1，５５2，５５3，６０ 加算比較選択回路、 ５
１1，５１2 Ｉβ算出回路、 ６５ 補正項算出回路、
６７ 絶対値算出回路、 ６８ 線形近似回路

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 軟入力とされる受信値に基づいて任意の
    ステートを通過する確率を対数表記した対数尤度を求
    め、上記対数尤度を用いて復号を行う復号装置であっ
    て、 上記対数尤度を与えるために追加され、変数に対する１
    次元の関数で表される補正項を線形近似により算出する
    線形近似手段を備え、 上記線形近似手段は、少なくとも上記変数に乗算すべき
    上記関数の傾きを表す係数を２のべき乗を用いて表現し
    て上記補正項を算出することを特徴とする復号装置。
  2. 【請求項２】 上記線形近似手段は、上記関数の傾きを
    表す係数を表現するべき数に応じて、入力されたデータ
    の下位ビットから切り捨てることを特徴とする請求項１
    記載の復号装置。
  3. 【請求項３】 上記線形近似手段は、上記関数の傾きを
    表す係数を−２-kで表現したとき、入力されたデータの
    下位１ビット目から下位ｋビット目までを切り捨てるこ
    とを特徴とする請求項２記載の復号装置。
  4. 【請求項４】 上記線形近似手段は、上記関数の切片を
    表す係数を２のべき乗を用いて表現して上記補正項を算
    出することを特徴とする請求項１記載の復号装置。
  5. 【請求項５】 上記線形近似手段は、上記関数の切片を
    表す係数を２m−１で表現して上記補正項を算出するこ
    とを特徴とする請求項４記載の復号装置。
  6. 【請求項６】 上記線形近似手段は、上記関数の傾きを
    表す係数を−２-kで表現したとき、入力されたｎビット
    のデータの下位１ビット目から下位ｋビット目までを切
    り捨て、下位ｋ＋１ビット目から下位ｍ＋ｋビット目ま
    でのｍビットを反転することを特徴とする請求項５記載
    の復号装置。
  7. 【請求項７】 上記補正項は、正値であることを特徴と
    する請求項１記載の復号装置。
  8. 【請求項８】 上記線形近似手段は、上記補正項が負値
    として算出された場合には、上記補正項を０とすること
    を特徴とする請求項７記載の復号装置。
  9. 【請求項９】 上記対数尤度は、上記確率を自然対数を
    用いて対数表記したものであることを特徴とする請求項
    １記載の復号装置。
  10. 【請求項１０】 上記受信値毎に、符号の出力パターン
    と上記受信値により決定される第１の確率を対数表記し
    た第１の対数尤度を算出する第１の確率算出手段と、 上記第１の対数尤度に基づいて、上記受信値毎に、符号
    化開始ステートから時系列順に各ステートに至る第２の
    確率を対数表記した第２の対数尤度を算出する第２の確
    率算出手段と、 上記第１の対数尤度に基づいて、上記受信値毎に、打ち
    切りステートから時系列の逆順に各ステートに至る第３
    の確率を対数表記した第３の対数尤度を算出する第３の
    確率算出手段とを備え、 上記第２の確率算出手段及び上記第３の確率算出手段
    は、それぞれ、上記線形近似手段を有することを特徴と
    する請求項１記載の復号装置。
  11. 【請求項１１】 上記第１の対数尤度と、上記第２の対
    数尤度と、上記第３の対数尤度とを用いて、各時刻にお
    ける軟出力を対数表記した対数軟出力を算出する軟出力
    算出手段を備えることを特徴とする請求項１０記載の復
    号装置。
  12. 【請求項１２】 上記対数軟出力は、上記軟出力を自然
    対数を用いて対数表記したものであることを特徴とする
    請求項１１記載の復号装置。
  13. 【請求項１３】 上記対数尤度は、上記確率の積演算を
    対数の和演算に置き換えた計算を行うとともに、上記確
    率の和演算を対数の最大値演算と上記関数の演算とを行
    うことで求められることを特徴とする請求項１記載の復
    号装置。
  14. 【請求項１４】 Ｌｏｇ−ＢＣＪＲアルゴリズムに基づ
    く最大事後確率復号を行うことを特徴とする請求項１３
    記載の復号装置。
  15. 【請求項１５】 畳み込み符号の復号を行うことを特徴
    とする請求項１記載の復号装置。
  16. 【請求項１６】 軟入力とされる受信値に基づいて任意
    のステートを通過する確率を対数表記した対数尤度を求
    め、上記対数尤度を用いて復号を行う復号方法であっ
    て、 上記対数尤度を与えるために追加され、変数に対する１
    次元の関数で表される補正項を線形近似により算出する
    線形近似工程を備え、 上記線形近似工程では、少なくとも上記変数に乗算すべ
    き上記関数の傾きを表す係数を２のべき乗を用いて表現
    して上記補正項を算出することを特徴とする復号方法。
  17. 【請求項１７】 上記線形近似工程では、上記関数の傾
    きを表す係数を表現するべき数に応じて、入力されたデ
    ータの下位ビットから切り捨てることを特徴とする請求
    項１６記載の復号方法。
  18. 【請求項１８】 上記線形近似工程では、上記関数の傾
    きを表す係数を−２-kで表現したとき、入力されたデー
    タの下位１ビット目から下位ｋビット目までを切り捨て
    ることを特徴とする請求項１７記載の復号方法。
  19. 【請求項１９】 上記線形近似工程では、上記関数の切
    片を表す係数を２のべき乗を用いて表現して上記補正項
    を算出することを特徴とする請求項１６記載の復号方
    法。
  20. 【請求項２０】 上記線形近似工程では、上記関数の切
    片を表す係数を２m−１で表現して上記補正項を算出す
    ることを特徴とする請求項１９記載の復号方法。
  21. 【請求項２１】 上記線形近似工程では、上記関数の傾
    きを表す係数を−２-kで表現したとき、入力されたｎビ
    ットのデータの下位１ビット目から下位ｋビット目まで
    を切り捨て、下位ｋ＋１ビット目から下位ｍ＋ｋビット
    目までのｍビットを反転することを特徴とする請求項２
    ０記載の復号方法。
  22. 【請求項２２】 上記補正項は、正値であることを特徴
    とする請求項１６記載の復号方法。
  23. 【請求項２３】 上記線形近似工程では、上記補正項が
    負値として算出された場合には、上記補正項を０とする
    ことを特徴とする請求項２２記載の復号方法。
  24. 【請求項２４】 上記対数尤度は、上記確率を自然対数
    を用いて対数表記したものであることを特徴とする請求
    項１６記載の復号方法。
  25. 【請求項２５】 上記受信値毎に、符号の出力パターン
    と上記受信値により決定される第１の確率を対数表記し
    た第１の対数尤度を算出する第１の確率算出工程と、 上記第１の対数尤度に基づいて、上記受信値毎に、符号
    化開始ステートから時系列順に各ステートに至る第２の
    確率を対数表記した第２の対数尤度を算出する第２の確
    率算出工程と、 上記第１の対数尤度に基づいて、上記受信値毎に、打ち
    切りステートから時系列の逆順に各ステートに至る第３
    の確率を対数表記した第３の対数尤度を算出する第３の
    確率算出工程とを備え、 上記第２の確率算出工程及び上記第３の確率算出工程
    は、それぞれ、上記線形近似工程を有することを特徴と
    する請求項１６記載の復号方法。
  26. 【請求項２６】 上記第１の対数尤度と、上記第２の対
    数尤度と、上記第３の対数尤度とを用いて、各時刻にお
    ける軟出力を対数表記した対数軟出力を算出する軟出力
    算出工程を備えることを特徴とする請求項２５記載の復
    号方法。
  27. 【請求項２７】 上記対数軟出力は、上記軟出力を自然
    対数を用いて対数表記したものであることを特徴とする
    請求項２６記載の復号方法。
  28. 【請求項２８】 上記対数尤度を、上記確率の積演算を
    対数の和演算に置き換えた計算を行うとともに、上記確
    率の和演算を対数の最大値演算と上記関数の演算とを行
    うことで求めることを特徴とする請求項１６記載の復号
    方法。
  29. 【請求項２９】 Ｌｏｇ−ＢＣＪＲアルゴリズムに基づ
    く最大事後確率復号を行うことを特徴とする請求項２８
    記載の復号方法。
  30. 【請求項３０】 畳み込み符号の復号を行うことを特徴
    とする請求項１６記載の復号方法。
JP2000172681A 2000-06-08 2000-06-08 復号装置及び復号方法 Withdrawn JP2001352258A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000172681A JP2001352258A (ja) 2000-06-08 2000-06-08 復号装置及び復号方法
US09/875,310 US6993703B2 (en) 2000-06-08 2001-06-06 Decoder and decoding method
EP01304994A EP1162750B1 (en) 2000-06-08 2001-06-07 MAP decoder with correction function in LOG-MAX approximation
DE60102261T DE60102261D1 (de) 2000-06-08 2001-06-07 MAP Decodierer mit Korrekurfunktion in der LOG-MAX Approximation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172681A JP2001352258A (ja) 2000-06-08 2000-06-08 復号装置及び復号方法

Publications (1)

Publication Number Publication Date
JP2001352258A true JP2001352258A (ja) 2001-12-21

Family

ID=18675040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172681A Withdrawn JP2001352258A (ja) 2000-06-08 2000-06-08 復号装置及び復号方法

Country Status (4)

Country Link
US (1) US6993703B2 (ja)
EP (1) EP1162750B1 (ja)
JP (1) JP2001352258A (ja)
DE (1) DE60102261D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514347A (ja) * 2003-12-05 2007-05-31 フリースケール セミコンダクター インコーポレイテッド Ｌｏｇ−ｍａｐ復号用ｍａｘ＊演算の線形近似
JP2008078839A (ja) * 2006-09-20 2008-04-03 Nec Corp 復号器及びその復号方法
JP2014033259A (ja) * 2012-08-01 2014-02-20 Nec Engineering Ltd ターボ復号器及びそれに用いられる対数尤度比演算装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137059B2 (en) * 2002-11-20 2006-11-14 Broadcom Corporation Single stage implementation of min*, max*, min and /or max to perform state metric calculation in SISO decoder
KR100487183B1 (ko) * 2002-07-19 2005-05-03 삼성전자주식회사 터보 부호의 복호 장치 및 방법
KR20050042869A (ko) * 2003-11-04 2005-05-11 삼성전자주식회사 구현이 간단한 ｍａｐ디코더 및 그의 디코딩 방법
US7454333B2 (en) * 2004-09-13 2008-11-18 Mitsubishi Electric Research Lab, Inc. Separating multiple audio signals recorded as a single mixed signal
US7555071B2 (en) * 2005-09-29 2009-06-30 Agere Systems Inc. Method and apparatus for non-linear scaling of log likelihood ratio (LLR) values in a decoder
JP4152410B2 (ja) * 2005-12-20 2008-09-17 Ｎｅｃエレクトロニクス株式会社 演算回路
EP1821415B1 (en) * 2006-02-16 2009-03-11 Telefonaktiebolaget L M Ericsson (Publ) Hybrid decoding using multiple turbo decoders in parallel
US8194760B2 (en) 2006-06-01 2012-06-05 Ntt Docomo, Inc. Method and apparatus for distributed space-time coding in wireless radio networks
US8027407B2 (en) 2006-11-06 2011-09-27 Ntt Docomo, Inc. Method and apparatus for asynchronous space-time coded transmission from multiple base stations over wireless radio networks
US8059732B2 (en) 2006-11-28 2011-11-15 Ntt Docomo, Inc. Method and apparatus for wideband transmission from multiple non-collocated base stations over wireless radio networks
US8861356B2 (en) 2007-03-13 2014-10-14 Ntt Docomo, Inc. Method and apparatus for prioritized information delivery with network coding over time-varying network topologies
US8064548B2 (en) 2007-05-18 2011-11-22 Ntt Docomo, Inc. Adaptive MaxLogMAP-type receiver structures
US8325840B2 (en) 2008-02-25 2012-12-04 Ntt Docomo, Inc. Tree position adaptive soft output M-algorithm receiver structures
US8279954B2 (en) 2008-03-06 2012-10-02 Ntt Docomo, Inc. Adaptive forward-backward soft output M-algorithm receiver structures
US8565329B2 (en) 2008-06-03 2013-10-22 Ntt Docomo, Inc. Soft output M-algorithm receiver structures with generalized survivor selection criteria for MIMO systems
US8705484B2 (en) 2008-08-15 2014-04-22 Ntt Docomo, Inc. Method for varying transmit power patterns in a multi-cell environment
US8451951B2 (en) 2008-08-15 2013-05-28 Ntt Docomo, Inc. Channel classification and rate adaptation for SU-MIMO systems
US8542640B2 (en) 2008-08-28 2013-09-24 Ntt Docomo, Inc. Inter-cell approach to operating wireless beam-forming and user selection/scheduling in multi-cell environments based on limited signaling between patterns of subsets of cells
US8855221B2 (en) 2008-09-15 2014-10-07 Ntt Docomo, Inc. Method and apparatus for iterative receiver structures for OFDM/MIMO systems with bit interleaved coded modulation
US9048977B2 (en) 2009-05-05 2015-06-02 Ntt Docomo, Inc. Receiver terminal driven joint encoder and decoder mode adaptation for SU-MIMO systems
US8514961B2 (en) 2010-02-04 2013-08-20 Ntt Docomo, Inc. Method and apparatus for distributed space-time coding in wireless radio networks
RU2010152794A (ru) * 2010-12-24 2012-06-27 ЭлЭсАй Корпорейшн (US) Способ и устройство (варианты) для вычисления операции логарифма якоби

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393076B1 (en) * 2000-10-11 2002-05-21 Motorola, Inc. Decoding of turbo codes using data scaling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514347A (ja) * 2003-12-05 2007-05-31 フリースケール セミコンダクター インコーポレイテッド Ｌｏｇ−ｍａｐ復号用ｍａｘ＊演算の線形近似
JP2008078839A (ja) * 2006-09-20 2008-04-03 Nec Corp 復号器及びその復号方法
JP2014033259A (ja) * 2012-08-01 2014-02-20 Nec Engineering Ltd ターボ復号器及びそれに用いられる対数尤度比演算装置

Also Published As

Publication number Publication date
EP1162750A2 (en) 2001-12-12
US20020040461A1 (en) 2002-04-04
EP1162750A3 (en) 2002-03-13
US6993703B2 (en) 2006-01-31
DE60102261D1 (de) 2004-04-15
EP1162750B1 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
JP2001352258A (ja) 復号装置及び復号方法
JP4520122B2 (ja) 高次基数のｌｏｇｍａｐプロセッサ
EP2332260B1 (en) Channel adaptive iterative turbo decoder system and method
WO2001026257A1 (en) Component decoder and method thereof in mobile communication system
EP1130789A2 (en) Soft-decision decoding of convolutionally encoded codeword
EP1128560B1 (en) Apparatus and method for performing SISO decoding
US6877125B2 (en) Devices and methods for estimating a series of symbols
JP2001352254A (ja) 復号装置及び復号方法
JP4152410B2 (ja) 演算回路
JP2002064385A (ja) 復号装置及び復号方法
JP2001352256A (ja) 復号装置及び復号方法
KR100436434B1 (ko) 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법
KR20010113792A (ko) 재귀적 컨벌루션형 심벌들을 디코딩하기 위한 방법 및 장치
JP2002198829A (ja) 復号装置及び復号方法
JP2002043954A (ja) 復号装置及び復号方法
JP2001352257A (ja) 復号装置及び復号方法
JP2002171174A (ja) インターリーブ装置及びインターリーブ方法、並びに、復号装置及び復号方法
JP2002076912A (ja) 復号装置及び復号方法
JP2002076940A (ja) 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
JP2002043955A (ja) 復号装置及び復号方法
JP2002043956A (ja) 復号装置及び復号方法
JP2002076939A (ja) 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
JP2002076926A (ja) 復号装置及び復号方法
JP2002076944A (ja) 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
JP2002076911A (ja) 復号装置及び復号方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904