JP2001345728A - Orthogonal signal generation circuit - Google Patents
Orthogonal signal generation circuitInfo
- Publication number
- JP2001345728A JP2001345728A JP2000169413A JP2000169413A JP2001345728A JP 2001345728 A JP2001345728 A JP 2001345728A JP 2000169413 A JP2000169413 A JP 2000169413A JP 2000169413 A JP2000169413 A JP 2000169413A JP 2001345728 A JP2001345728 A JP 2001345728A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pass filter
- frequency
- low
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters And Equalizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直交信号発生回路
に係わり、特に、ダイレクトコンバージョン方式の局部
発振信号を発生するもので、それぞれ抵抗−容量素子か
らなるＣＲ微分回路型ハイパスフィルタとＣＲ積分回路
型ローパスフィルタとを用いて直交信号を形成し、低消
費電力化を図った直交信号発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quadrature signal generating circuit, and more particularly to a local oscillator signal of a direct conversion type. The present invention relates to a quadrature signal generation circuit that forms a quadrature signal using a low-pass filter and reduces power consumption.
【０００２】[0002]
【従来の技術】従来、テレビジョン（ＴＶ）放送やケー
ブルテレビジョン（ＣＡＴＶ）放送の受信チューナにお
いては、受信した高周波信号を中間周波信号に周波数変
換し、その中間周波信号からベースバンド信号を復調す
るスーパへテロダイン方式の受信チューナが用いられて
いた。このスーパへテロダイン方式の受信チューナは、
種々の利点を有する反面で、所望の選択特性を持った中
間周波信号を得るため、表面弾性波フィルタ（ＳＡＷ）
等の高精度、高選択性の中間周波フィルタを用いる必要
があり、その分、製造コストが高価になってしまうもの
であった。2. Description of the Related Art Conventionally, in a receiving tuner for television (TV) broadcasting or cable television (CATV) broadcasting, a received high-frequency signal is frequency-converted into an intermediate frequency signal, and a baseband signal is demodulated from the intermediate frequency signal. A superheterodyne receiving tuner has been used. This superheterodyne receiving tuner is
While having various advantages, a surface acoustic wave filter (SAW) is required to obtain an intermediate frequency signal having desired selection characteristics.
It is necessary to use a high-precision, high-selectivity intermediate frequency filter such as that described above, and the manufacturing cost is accordingly increased.
【０００３】最近になり、テレビジョン放送等を受信す
る際に、これまでのスーパへテロダイン方式の受信チュ
ーナに代わって、表面弾性波フィルタ（ＳＡＷ）等の高
精度、高選択性の中間周波フィルタを用いずに、受信し
た高周波信号を直接ベースバンド信号に復調し、製造コ
ストを安価にしたダイレクトコンバージョン方式の受信
チューナが注目を集めている。Recently, when receiving a television broadcast or the like, a high-precision and high-selectivity intermediate frequency filter such as a surface acoustic wave filter (SAW) is used in place of a conventional super heterodyne receiving tuner. A direct conversion type receiving tuner that demodulates a received high-frequency signal directly into a baseband signal without using the same and reduces manufacturing cost has attracted attention.
【０００４】このダイレクトコンバージョン方式の受信
チューナは、直交変調された高周波信号の受信を行うも
ので、２つの周波数変調段と１つの直交信号発生回路と
を備えており、直交信号発生回路が直交した２つの局部
発振信号、すなわち９０°の位相差を持つＩ側局部発振
信号とＱ側局部発振信号とを発生し、Ｉ側局部発振信号
を一方の周波数変調段に、Ｑ側局部発振信号を他方の周
波数変調段にそれぞれ供給して、高周波信号の直接復調
を行っているものである。The direct conversion type receiving tuner receives a quadrature-modulated high-frequency signal, and includes two frequency modulation stages and one quadrature signal generation circuit. Two local oscillation signals are generated, that is, an I-side local oscillation signal and a Q-side local oscillation signal having a phase difference of 90 °, the I-side local oscillation signal is applied to one frequency modulation stage, and the Q-side local oscillation signal is applied to the other. To perform direct demodulation of a high-frequency signal.
【０００５】ここで、図６は、このような既知のダイレ
クトコンバージョン方式の受信チューナの構成の一例を
示すブロック図である。FIG. 6 is a block diagram showing an example of the configuration of such a known direct conversion type receiving tuner.
【０００６】図６に示されるように、既知のダイレクト
コンバージョン方式の受信チューナは、高周波バンドパ
スフィルタ（ＲＦ ＢＰＦ）６１と、高周波増幅段（Ｒ
ＦＡＭＰ）６２と、Ｉ信号側周波数変換段（ＭＯＤ
Ｉ）６３と、Ｑ信号側周波数変換段（ＭＯＤ Ｑ）６４
と、直交信号発生回路６５と、Ｉ信号側ローパスフィル
タ（ＬＰＦ Ｉ）６６と、Ｑ信号側ローパスフィルタ
（ＬＰＦ Ｑ）６７と、Ｉ信号側ベースバンド増幅段
（ＡＭＰ Ｉ）６８と、Ｑ信号側ベースバンド増幅段
（ＡＭＰ Ｑ）６９と、Ｉ信号側出力端子７０と、Ｑ信
号側出力端子７１と、高周波信号入力端子７２とからな
る。As shown in FIG. 6, a known direct conversion type receiving tuner includes a high-frequency band-pass filter (RF BPF) 61 and a high-frequency amplification stage (R
FAMP) 62 and an I-signal-side frequency conversion stage (MOD)
I) 63 and Q signal side frequency conversion stage (MOD Q) 64
A quadrature signal generation circuit 65, an I signal side low-pass filter (LPF I) 66, a Q signal side low-pass filter (LPF Q) 67, an I signal side baseband amplification stage (AMP I) 68, and a Q signal side It comprises a baseband amplification stage (AMP Q) 69, an I signal side output terminal 70, a Q signal side output terminal 71, and a high frequency signal input terminal 72.
【０００７】また、直交信号発生回路６５は、電圧制御
発振器（ＶＣＯ）６５1 と、前置増幅段（Ｐ ＡＭＰ）
６５2 と、第１フリップフロップ（ＦＦ １）６５
3 と、第２フリップフロップ（ＦＦ ２）６５4 と、第
１出力増幅段（ＡＭＰ１）６５5と、第２出力増幅段
（ＡＭＰ２）６５6 とからなっている。The quadrature signal generation circuit 65 includes a voltage controlled oscillator (VCO) 65 1 and a preamplifier stage (PAMP)
65 2 and a first flip-flop (FF 1) 65
3, a second flip-flop (FF 2) 65 4, the first output amplifier stage (AMP1) 65 5, is made from the second output amplification stage (AMP2) 65 6 Metropolitan.
【０００８】そして、高周波バンドパスフィルタ６１
は、入力端が高周波信号入力端子７２に接続され、出力
端が高周波増幅段６２の入力端に接続される。Ｉ信号側
周波数変換段６３は、第１入力端が高周波増幅段６２の
出力端に接続され、第２入力端がＩ信号側出力増幅段６
５5 の出力端に接続され、出力端がＩ信号側ローパスフ
ィルタ６６の入力端に接続される。Ｑ信号側周波数変換
段６４は、第１入力端が高周波増幅段６２の出力端に接
続され、第２入力端がＱ信号側出力増幅段６５6の出力
端に接続され、出力端がＱ信号側ローパスフィルタ６７
の入力端に接続される。Ｉ信号側ベースバンド増幅段６
８は、入力端がＩ信号側ローパスフィルタ６６の出力端
に接続され、出力端がＩ信号側出力端子７０に接続され
る。Ｑ信号側ベースバンド増幅段６９は、入力端がＱ信
号側ローパスフィルタ６７の出力端に接続され、出力端
がＱ信号側出力端子７１に接続される。The high-frequency band-pass filter 61
Has an input terminal connected to the high-frequency signal input terminal 72 and an output terminal connected to the input terminal of the high-frequency amplification stage 62. The I signal side frequency conversion stage 63 has a first input terminal connected to the output terminal of the high frequency amplification stage 62 and a second input terminal connected to the I signal side output amplification stage 6.
It is connected to the 5 5 the output terminal, an output terminal connected to the input terminal of the I signal side low-pass filter 66. Q signal side frequency conversion stage 64 has a first input terminal connected to an output terminal of the high frequency amplifying stage 62, a second input terminal connected to the Q signal side output an output terminal of the amplifier stage 65 6, the output end Q signal Side low-pass filter 67
Is connected to the input terminal of I signal side baseband amplification stage 6
8 has an input terminal connected to the output terminal of the I signal side low-pass filter 66 and an output terminal connected to the I signal side output terminal 70. The Q signal side baseband amplification stage 69 has an input terminal connected to the output terminal of the Q signal side low-pass filter 67 and an output terminal connected to the Q signal side output terminal 71.
【０００９】また、直交信号発生回路６５において、前
置増幅段６５2 は、入力端が電圧制御発振器６５1 の出
力端に接続され、出力端が第１フリップフロップ６５3
と第２フリップフロップ６５4 の各クロック端ＣＰに接
続される。第１フリップフロップ６５3 は、出力端Ｑが
第１出力増幅段６５5 の入力端に接続され、反転出力端
Ｑ’が第２フリップフロップ６５4 の遅延端Ｄに接続さ
れる。第２フリップフロップ６５4 は、出力端Ｑが第２
出力増幅段６５6 の入力端と第１フリップフロップ６５
3 の遅延端Ｄに接続される。Further, in the quadrature signal generating circuit 65, preamplifier stage 65 2 is connected to an input terminal to the output terminal of the voltage controlled oscillator 65 1, output end first flip-flop 65 3
When connected to the clock terminal CP of the second flip-flop 65 4. The first flip-flop 65 3, the output terminal Q is connected to the input terminal of the first output amplification stage 65 5, the inverted output Q 'is connected to the delay terminal D of the second flip-flop 65 4. The second flip-flop 65 4 has an output terminal Q is second
Input a first flip-flop 65 of the output amplifier stage 65 6
3 is connected to the delay end D.
【００１０】次に、図７（ａ）、（ｂ）、（ｃ）は、図
６に図示の受信チューナにおいて直交信号発生回路６５
で得られるクロック信号ＣＰとＩ側局部発振信号ＩLO及
びＱ側局部発振信号ＱLOとを示す信号波形図であって、
（ａ）はクロック信号（ＣＰ）波形、（ｂ）はＩ側局部
発振信号（ＩLO）波形、（ｃ）はＱ側局部発振信号（Ｑ
LO）波形である。Next, FIGS. 7A, 7B and 7C show a quadrature signal generating circuit 65 in the receiving tuner shown in FIG.
FIG. 6 is a signal waveform diagram showing a clock signal CP, an I side local oscillation signal I LO and a Q side local oscillation signal Q LO obtained in
(A) is a clock signal (CP) waveform, (b) is an I side local oscillation signal (I LO ) waveform, and (c) is a Q side local oscillation signal (Q
LO ) Waveform.
【００１１】そして、クロック信号ＣＰは、電圧制御発
振器６５1 及び前置増幅段６５2 から出力されるもの
で、後述するＩ側局部発振信号ＩLO及びＱ側局部発振信
号ＱLOの２倍の角周波数２ωを有する。Ｉ側局部発振信
号ＩLOは、第１フリップフロップ６５3 の出力端Ｑ及び
第１出力増幅段６５5 から出力されるもので、クロック
信号の半分の角周波数ωを有し、各立上り部がクロック
信号の１つ置きの立上り部に一致している。Ｑ側局部発
振信号ＱLOは、第２フリップフロップ６５4 の出力端Ｑ
及び第２出力増幅段６５6 から出力されるもので、クロ
ック信号の半分の角周波数ωを有し、各立下がり部がク
ロック信号の１つ置きの立下がり部に一致し、Ｉ側局部
発振信号ＩLOと９０°の位相差を持っている。[0011] Then, the clock signal CP is intended to be outputted from the voltage controlled oscillator 65 1 and preamplifier stage 65 2, twice the later-described I-side local oscillation signal I LO and Q-side local oscillation signal Q LO It has an angular frequency 2ω. The I-side local oscillation signal I LO is output from the output terminal Q of the first flip-flop 65 3 and the first output amplifier stage 65 5 and has an angular frequency ω that is half that of the clock signal. It coincides with every other rising edge of the clock signal. Q-side local oscillation signal Q LO, the output terminal of the second flip-flop 65 4 Q
And intended to be outputted from the second output amplification stage 65 6, has a half of the angular frequency ω of the clock signal, the falling edge coincides with the falling part of every other clock signal, I side local oscillator It has a phase difference of 90 ° with the signal I LO .
【００１２】ここで、前記構成による既知のダイレクト
コンバージョン方式の受信チューナの動作を図６及び図
７（ａ）乃至（ｃ）を用いて説明する。アンテナ（図示
なし）で受信された直交変調された放送信号、例えば直
交振幅変調（ＱＡＭ）された放送信号が高周波信号とし
て高周波信号入力端子７２に供給されると、この高周波
信号は、高周波バンドパスフィルタ６１で不要な周波数
成分が除去され、高周波増幅段６２で所要レベルまで増
幅された後、Ｉ信号側周波数変換段６３及びＱ信号側周
波数変換段６４にそれぞれ供給される。Here, the operation of the known direct conversion type receiving tuner having the above configuration will be described with reference to FIGS. 6 and 7 (a) to 7 (c). When a quadrature modulated broadcast signal received by an antenna (not shown), for example, a quadrature amplitude modulated (QAM) broadcast signal, is supplied to the high frequency signal input terminal 72 as a high frequency signal, the high frequency signal is Unnecessary frequency components are removed by a filter 61 and amplified to a required level by a high frequency amplification stage 62, and then supplied to an I signal side frequency conversion stage 63 and a Q signal side frequency conversion stage 64, respectively.
【００１３】このとき、直交信号発生回路６５におい
て、図示されていない位相同期ループ（ＰＬＬ）によ
り、電圧制御発振器６５1 は、所望の放送信号を選局す
る角周波数２ωに位相同期されたクロック信号ＣＰを発
生し、このクロック信号ＣＰは前置増幅段６５2 で増幅
され、第１フリップフロップ６５3 と第２フリップフロ
ップ６５4 に供給される。第１フリップフロップ６５3
と第２フリップフロップ６５4 は、供給されたクロック
信号ＣＰに応答し、第１フリップフロップ６５3 から角
周波数ωのＩ側局部発振信号ＩLOを出力し、第２フリッ
プフロップ６５4 から角周波数ωで、Ｉ側局部発振信号
ＩLOと９０°の位相差を持つＱ側局部発振信号ＱLOを出
力する。この後、Ｉ側局部発振信号ＩLOは、第１出力増
幅段６５5 で増幅されてＩ信号側周波数変換段６３に供
給され、Ｑ側局部発振信号ＱLOは、第２出力増幅段６５
6 で増幅されてＱ信号側周波数変換段６４に供給され
る。At this time, in the quadrature signal generation circuit 65, a voltage-controlled oscillator 65 1 uses a phase-locked loop (PLL) (not shown) to generate a clock signal phase-locked to an angular frequency 2ω for selecting a desired broadcast signal. generates a CP, the clock signal CP is amplified by the preamplifier stage 652 is supplied to the first flip-flop 65 3 to the second flip-flop 65 4. First flip-flop 65 3
And the second flip-flop 65 4 outputs the I-side local oscillation signal I LO having the angular frequency ω from the first flip-flop 65 3 in response to the supplied clock signal CP, and outputs the angular frequency from the second flip-flop 65 4. At ω, a Q-side local oscillation signal Q LO having a phase difference of 90 ° with the I-side local oscillation signal I LO is output. Thereafter, the I side local oscillation signal I LO is amplified by the first output amplification stage 65 5 and supplied to the I signal side frequency conversion stage 63, and the Q side local oscillation signal Q LO is amplified by the second output amplification stage 65
The signal is amplified at 6 and supplied to the Q signal side frequency conversion stage 64.
【００１４】Ｉ信号側周波数変換段６３は、供給された
高周波信号とＩ側局部発振信号ＩLOとを乗算し、その乗
算によってＩ信号を出力する。Ｉ信号側周波数変換段６
３で形成されたＩ信号は、Ｉ信号側ローパスフィルタ６
６で不要な周波数成分が除去され、次いでＩ信号側ベー
スバンド増幅段６８で所定のレベルまで増幅され、Ｉ信
号側出力端子７０からＩベースバンド信号として導出さ
れる。同じように、Ｑ信号側周波数変換段６４は、供給
された高周波信号とＱ側局部発振信号ＱLOとを乗算し、
その乗算によってＱ信号を出力する。Ｑ信号側周波数変
換段６４から出力されたＱ信号は、Ｑ信号側ローパスフ
ィルタ６７で不要な周波数成分が除去され、次いでＱ信
号側ベースバンド増幅段６９で所要レベルまで増幅さ
れ、Ｑ信号側出力端子７１からＱベースバンド信号とし
て導出される。The I signal side frequency conversion stage 63 multiplies the supplied high frequency signal by the I side local oscillation signal I LO, and outputs an I signal by the multiplication. I signal side frequency conversion stage 6
The I signal formed by I.3 is a low-pass filter 6 on the I signal side.
Unnecessary frequency components are removed at 6 and then amplified to a predetermined level by an I signal side baseband amplification stage 68, and are derived from an I signal side output terminal 70 as an I baseband signal. Similarly, the Q signal side frequency conversion stage 64 multiplies the supplied high frequency signal by the Q side local oscillation signal Q LO ,
A Q signal is output by the multiplication. Unnecessary frequency components are removed from the Q signal output from the Q signal side frequency conversion stage 64 by the Q signal side low-pass filter 67, and then amplified to a required level by the Q signal side baseband amplification stage 69. It is derived from the terminal 71 as a Q baseband signal.
【００１５】[0015]
【発明が解決しようとする課題】前記既知のダイレクト
コンバージョン方式の受信チューナは、表面弾性波フィ
ルタ（ＳＡＷ）等の高精度、高選択特性の高価な中間周
波フィルタを用いなくても済むという利点を有する反
面、直交信号発生回路６５に第１フリップフロップ６５
3 と第２フリップフロップ６５4 とを用い、電圧制御発
振器６５1 の周波数を、受信した高周波信号の周波数の
約２倍という高い発振周波数に選び、第１フリップフロ
ップ６５3 と第２フリップフロップ６５4 によってスイ
ッチング動作によって電圧制御発振器６５1 の周波数を
２分周しているので、高い繰り返し周期のスイッチング
動作によって消費電力が大きくなり、この受信チューナ
を携帯用機器に用いたとき、電力消費の点で不利にな
り、しかも、電圧制御発振器６５ 1 において受信高周波
信号周波数の約２倍という高い発振周波数を発生させる
場合、発振信号と雑音信号との比（Ｃ／Ｎ）が低下し、
４相差動位相変調（ＱＰＳＫ）が主として用いられるデ
ジタル放送やデジタル通信を行う場合に所望の比（Ｃ／
Ｎ）が得られないとの点で不利になる。The above-mentioned known direct
The conversion type tuner uses a surface acoustic wave filter.
High accuracy and high selection characteristics such as a ruta (SAW)
Has the advantage of not using a wave filter.
Plane, the first flip-flop 65
ThreeAnd the second flip-flop 65FourVoltage control
Shaker 651Of the frequency of the received high-frequency signal
Select a high oscillation frequency of about twice, and
Top 65ThreeAnd the second flip-flop 65FourSui by
The voltage controlled oscillator 65 is controlled by the switching operation.1The frequency of
Switching at a high repetition cycle due to frequency division by 2
The operation increases power consumption, and this tuner
When used in portable devices, there is a disadvantage in terms of power consumption.
And the voltage controlled oscillator 65 1At the receiving high frequency
Generates an oscillation frequency as high as twice the signal frequency
In this case, the ratio (C / N) between the oscillation signal and the noise signal decreases,
Data mainly using four-phase differential phase modulation (QPSK)
When performing digital broadcasting or digital communication, the desired ratio (C /
This is disadvantageous in that N) cannot be obtained.
【００１６】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、電圧制御発振器の発振周
波数を受信高周波信号周波数に近い値にするとともに、
消費電力の増大を避けることが可能なダイレクトコンバ
ージョン方式に用いる直交信号発生回路を提供すること
にある。The present invention has been made in view of such a technical background, and an object of the present invention is to make the oscillation frequency of a voltage-controlled oscillator close to the frequency of a received high-frequency signal,
An object of the present invention is to provide a quadrature signal generation circuit used in a direct conversion method capable of avoiding an increase in power consumption.
【００１７】[0017]
【課題を解決するための手段】前記目的を達成するため
に、本発明による直交信号発生回路は、ダイレクトコン
バージョン方式の局部発振信号を発生するものであっ
て、基本周波数信号を発生する信号発生段と、抵抗と容
量素子とからなり、基本周波数信号をそれより約４５°
遅相させた第１局部発振信号を出力する微分回路型ハイ
パスフィルタと、抵抗と容量素子とからなり、基本周波
数信号をそれより約４５°進相させた第２局部発振信号
を出力する積分回路型ローパスフィルタとからなる手段
を備える。In order to achieve the above object, a quadrature signal generation circuit according to the present invention generates a local oscillation signal of a direct conversion type, and includes a signal generation stage for generating a fundamental frequency signal. , And a resistor and a capacitor. The fundamental frequency signal is approximately 45 °
An integrating circuit comprising a differentiating circuit type high-pass filter for outputting a delayed first local oscillation signal, and a resistor and a capacitor element, for outputting a second local oscillation signal whose fundamental frequency signal is advanced by about 45 ° therefrom. A low-pass filter.
【００１８】前記手段によれば、基本周波数信号から９
０°の位相差を持つ第１局部発振信号と第２局部発振信
号とを得る場合に、微分回路型ハイパスフィルタと積分
回路型ローパスフィルタとを用い、周波数変換を行うこ
となく、位相変換を行うだけであるので、基本周波数の
信号を、受信した高周波信号の周波数とほぼ同じに選べ
ばよく、その結果、既知の直交信号発生回路のように、
スイッチング動作による消費電力の増大を招くことがな
く、しかも、高い発振周波数を発生することにより発振
信号と雑音信号との比（Ｃ／Ｎ）を悪化させることもな
い。According to the above means, 9
When a first local oscillation signal and a second local oscillation signal having a phase difference of 0 ° are obtained, phase conversion is performed without performing frequency conversion using a differential circuit type high-pass filter and an integrating circuit type low-pass filter. Therefore, the signal of the fundamental frequency may be selected to be substantially the same as the frequency of the received high-frequency signal. As a result, as in a known quadrature signal generation circuit,
The switching operation does not cause an increase in power consumption, and the generation of a high oscillation frequency does not deteriorate the ratio (C / N) between the oscillation signal and the noise signal.
【００１９】この場合、前記手段におけるハイパスフィ
ルタ及びローパスフィルタは、基本周波数に略等しいカ
ットオフ周波数を有するものである。In this case, the high-pass filter and the low-pass filter in the means have a cutoff frequency substantially equal to the fundamental frequency.
【００２０】このような構成にすれば、ハイパスフィル
タ及びローパスフィルタの構成が簡素化され、かつ、容
易に９０°の位相差を持つ第１局部発振信号と第２局部
発振信号とを発生させることができる。With this configuration, the configuration of the high-pass filter and the low-pass filter is simplified, and the first local oscillation signal and the second local oscillation signal having a phase difference of 90 ° can be easily generated. Can be.
【００２１】また、前記手段におけるハイパスフィルタ
及びローパスフィルタは、容量素子に固定容量素子と電
圧可変容量素子とを用い、電圧可変容量素子に信号発生
段に加える周波数制御電圧と同じ周波数制御電圧を供給
し、基本周波数信号の変化に伴いカットオフ周波数を変
化させるものである。The high-pass filter and the low-pass filter in the above means use a fixed capacitance element and a voltage variable capacitance element for the capacitance element, and supply the same frequency control voltage to the signal generation stage to the voltage variable capacitance element. Then, the cutoff frequency is changed according to the change of the fundamental frequency signal.
【００２２】このような構成にすれば、所望チャネルの
高周波信号の選局を行うために、信号発生段が発生する
基本周波数信号を変化させた場合であっても、ハイパス
フィルタ及びローパスフィルタにおける位相変動分の発
生がなくなり、常時、９０°の位相差を持つ第１局部発
振信号と第２局部発振信号とを発生させることができ
る。With this configuration, even if the fundamental frequency signal generated by the signal generation stage is changed in order to select a high-frequency signal of a desired channel, the phase in the high-pass filter and the low-pass filter is changed. The generation of the fluctuation component is eliminated, and the first local oscillation signal and the second local oscillation signal having a phase difference of 90 ° can always be generated.
【００２３】さらに、前記構成における電圧可変容量素
子は、固定容量素子に直列または並列に接続し、電圧可
変容量素子と固定容量素子の総合容量変化率を電圧可変
容量素子単独の容量変化率の約半分にしているものであ
る。Further, the voltage variable capacitance element in the above configuration is connected in series or parallel to the fixed capacitance element, and the total capacitance change rate of the voltage variable capacitance element and the fixed capacitance element is approximately equal to the capacitance change rate of the voltage variable capacitance element alone. That's half.
【００２４】このような構成にすれば、ハイパスフィル
タ及びローパスフィルタに比較的簡単な構成を付加する
だけで、ハイパスフィルタ及びローパスフィルタにおけ
る位相変動分の発生をなくすことが可能になる。With this configuration, it is possible to eliminate the occurrence of phase fluctuations in the high-pass filter and the low-pass filter by adding a relatively simple configuration to the high-pass filter and the low-pass filter.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２６】図１は、本発明による直交信号発生回路の
一つの実施の形態を示すもので、直交信号発生回路を含
むダイレクトコンバージョン方式の受信チューナの要部
構成を示すブロック図である。FIG. 1 shows one embodiment of a quadrature signal generation circuit according to the present invention, and is a block diagram showing a main configuration of a direct conversion type receiving tuner including a quadrature signal generation circuit.
【００２７】図１に示されるように、この実施の形態に
よる直交信号発生回路５を有するダイレクトコンバージ
ョン方式の受信チューナは、高周波バンドパスフィルタ
（ＲＦ ＢＰＦ）１と、高周波増幅段（ＲＦ ＡＭＰ）
２と、Ｉ信号側周波数変換段（ＭＯＤ Ｉ）３と、Ｑ信
号側周波数変換段（ＭＯＤ Ｑ）４と、直交信号発生回
路５と、Ｉ信号側ローパスフィルタ（ＬＰＦ Ｉ）６
と、Ｑ信号側ローパスフィルタ（ＬＰＦ Ｑ）７と、Ｉ
信号側ベースバンド増幅段（ＡＭＰ Ｉ）８と、Ｑ信号
側ベースバンド増幅段（ＡＭＰ Ｑ）９と、Ｉ信号側出
力端子１０と、Ｑ信号側出力端子１１と、高周波信号入
力端子１２とからなる。As shown in FIG. 1, a direct conversion type receiving tuner having a quadrature signal generating circuit 5 according to this embodiment includes a high-frequency band-pass filter (RF BPF) 1 and a high-frequency amplification stage (RF AMP).
2, an I signal side frequency conversion stage (MOD I) 3, a Q signal side frequency conversion stage (MOD Q) 4, a quadrature signal generation circuit 5, and an I signal side low-pass filter (LPF I) 6.
, Q signal side low-pass filter (LPF Q) 7, I
The signal-side baseband amplification stage (AMP I) 8, the Q-signal-side baseband amplification stage (AMP Q) 9, the I-signal-side output terminal 10, the Q-signal-side output terminal 11, and the high-frequency signal input terminal 12 Become.
【００２８】この場合、直交信号発生回路５は、電圧制
御発振器（ＶＣＯ、信号発振段）１３と、Ｉ側前置増幅
段（Ｉ ＰＡＭＰ）１４と、Ｑ側前置増幅段（Ｑ ＰＡ
ＭＰ）１５と、ハイパスフィルタ（ＨＰＦ）１６と、ロ
ーパスフィルタ（ＬＰＦ）１７と、Ｉ側出力増幅段（Ｉ
ＡＭＰ）１８と、Ｑ側出力増幅段（Ｑ ＡＭＰ）１９
とからなっている。In this case, the quadrature signal generation circuit 5 includes a voltage controlled oscillator (VCO, signal oscillation stage) 13, an I-side preamplifier (I PAMP) 14, and a Q-side preamplifier (Q PA
MP) 15, a high-pass filter (HPF) 16, a low-pass filter (LPF) 17, and an I-side output amplification stage (I
AMP) 18 and a Q-side output amplification stage (Q AMP) 19
It consists of
【００２９】そして、高周波バンドパスフィルタ１は、
入力端が高周波信号入力端子１２に接続され、出力端が
高周波増幅段２の入力端に接続される。Ｉ信号側周波数
変換段３は、第１入力端が高周波増幅段２の出力端に接
続され、第２入力端がＩ信号側出力増幅段１８の出力端
に接続され、出力端がＩ信号側ローパスフィルタ６の入
力端に接続される。Ｑ信号側周波数変換段４は、第１入
力端が高周波増幅段２の出力端に接続され、第２入力端
がＱ信号側出力増幅段１９の出力端に接続され、出力端
がＱ信号側ローパスフィルタ７の入力端に接続される。
Ｉ信号側ベースバンド増幅段８は、入力端がＩ信号側ロ
ーパスフィルタ６の出力端に接続され、出力端がＩ信号
側出力端子１０に接続される。Ｑ信号側ベースバンド増
幅段９は、入力端がＱ信号側ローパスフィルタ７の出力
端に接続され、出力端がＱ信号側出力端子１１に接続さ
れる。Then, the high-frequency band-pass filter 1
The input terminal is connected to the high-frequency signal input terminal 12, and the output terminal is connected to the input terminal of the high-frequency amplification stage 2. The I signal side frequency conversion stage 3 has a first input terminal connected to an output terminal of the high frequency amplification stage 2, a second input terminal connected to an output terminal of the I signal side output amplification stage 18, and an output terminal connected to the I signal side. Connected to the input end of low-pass filter 6. The Q signal side frequency conversion stage 4 has a first input terminal connected to the output terminal of the high frequency amplification stage 2, a second input terminal connected to the output terminal of the Q signal side output amplification stage 19, and an output terminal connected to the Q signal side. Connected to the input terminal of low-pass filter 7.
The input terminal of the I signal side baseband amplification stage 8 is connected to the output terminal of the I signal side low-pass filter 6, and the output terminal is connected to the I signal side output terminal 10. The Q signal side baseband amplification stage 9 has an input terminal connected to the output terminal of the Q signal side low-pass filter 7 and an output terminal connected to the Q signal side output terminal 11.
【００３０】また、直交信号発生回路５において、Ｉ側
前置増幅段１４は、入力端が電圧制御発振器１３の出力
端に接続され、出力端がハイパスフィルタ１６の入力端
に接続される。Ｑ側前置増幅段１５は、入力端が電圧制
御発振器１３の出力端に接続され、出力端がローパスフ
ィルタ１７の入力端に接続される。ハイパスフィルタ１
６は、出力端がＩ側出力増幅段１８の入力端に接続さ
れ、ローパスフィルタ１７は、出力端がＱ側出力増幅段
１９の入力端に接続される。In the quadrature signal generating circuit 5, the input terminal of the I-side preamplifier 14 is connected to the output terminal of the voltage controlled oscillator 13, and the output terminal is connected to the input terminal of the high-pass filter 16. The Q-side preamplifier stage 15 has an input terminal connected to the output terminal of the voltage controlled oscillator 13 and an output terminal connected to the input terminal of the low-pass filter 17. High pass filter 1
6 has an output terminal connected to the input terminal of the I-side output amplification stage 18, and the low-pass filter 17 has an output terminal connected to the input terminal of the Q-side output amplification stage 19.
【００３１】次いで、図２（ａ）は、図１に図示の直交
信号発生回路５に用いるハイパスフィルタ１６及びロー
パスフィルタ１７の構成の一例を示す部分回路図であ
り、図２（ｂ）は、ハイパスフィルタ１６及びローパス
フィルタ１７の出力信号の位相関係を示す説明図であ
る。Next, FIG. 2A is a partial circuit diagram showing an example of the configuration of the high-pass filter 16 and the low-pass filter 17 used in the orthogonal signal generating circuit 5 shown in FIG. 1, and FIG. FIG. 3 is an explanatory diagram illustrating a phase relationship between output signals of a high-pass filter 16 and a low-pass filter 17.
【００３２】図２（ａ）に示されるように、ハイパスフ
ィルタ１６は、入力端子１６1 と出力端子１６2 間に直
列接続されたコンデンサ１６3 と、出力端子１６1 と接
地間に分路接続された抵抗１６4 とからなり、全体とし
て微分回路を構成している。また、ローパスフィルタ１
７は、入力端子１７1 と出力端子１７2 間に直列接続さ
れた抵抗１７3 と、出力端子１７2 接地間に分路接続さ
れたコンデンサ１７4とからなり、全体として積分回路
を構成している。この場合、ハイパスフィルタ１６は、
容量値Ｃの直列コンデンサ１６3 と抵抗値Ｒの分路抵抗
１６4 とによって構成されており、ローパスフィルタ１
７は、抵抗値Ｒの直列抵抗１７3 と容量値Ｃの分路コン
デンサ１７4 とによって構成されている。なお、図２
（ａ）において、図１に図示の構成要素と同じ構成要素
については同じ符号を付けている。[0032] As shown in FIG. 2 (a), the high-pass filter 16, shunt-connected between the ground input terminal 16 1 and the capacitor 16 3 connected in series between the output terminals 16 2, output terminals 16 1 and It consists a resistor 16 4 which constitute a differentiation circuit as a whole. In addition, low-pass filter 1
7 includes a series connected resistor 17 3 between input terminals 17 1 and the output terminal 17 2, made of shunt-connected capacitor 17 4 which between the output terminals 17 2 grounded, to constitute an integrating circuit as a whole I have. In this case, the high-pass filter 16
It is constituted by the series capacitor 16 3 of the capacitance C and the shunt resistor 16 4 of the resistance value R, the low-pass filter 1
7 is constituted by a series resistor 17 3 and shunt capacitor 17 4 capacitance value C of the resistance value R. Note that FIG.
In (a), the same components as those shown in FIG. 1 are denoted by the same reference numerals.
【００３３】ここで、この実施の形態によるダイレクト
コンバージョン方式の受信チューナの動作を図１及び図
２（ａ）、（ｂ）を用いて説明する。アンテナ（図示な
し）で直交変調された放送信号が受信されると、高周波
信号として高周波信号入力端子１２に供給される。この
高周波信号は、高周波バンドパスフィルタ１で不要な周
波数成分が除去され、次いで高周波増幅段２で所要レベ
ルまで増幅され、Ｉ信号側周波数変換段３及びＱ信号側
周波数変換段４にそれぞれ供給される。Here, the operation of the direct conversion type receiving tuner according to this embodiment will be described with reference to FIGS. 1 and 2 (a) and 2 (b). When an orthogonally modulated broadcast signal is received by an antenna (not shown), it is supplied to the high frequency signal input terminal 12 as a high frequency signal. This high-frequency signal is filtered by a high-frequency bandpass filter 1 to remove unnecessary frequency components, then amplified to a required level by a high-frequency amplification stage 2 and supplied to an I-signal-side frequency conversion stage 3 and a Q-signal-side frequency conversion stage 4, respectively. You.
【００３４】このとき、直交信号発生回路５において、
電圧制御発振器１３は、図示されない位相同期ループ
（ＰＬＬ）によって所望の放送信号を選局する基本周波
数信号を発生する。基本周波数信号は、Ｉ側前置増幅段
１４で所定レベルに増幅されてハイパスフィルタ１６に
供給され、同様に、Ｑ側前置増幅段１５で所定レベルに
増幅されてローパスフィルタ１７に供給される。At this time, in the orthogonal signal generation circuit 5,
The voltage controlled oscillator 13 generates a fundamental frequency signal for selecting a desired broadcast signal by a phase locked loop (PLL) (not shown). The fundamental frequency signal is amplified to a predetermined level by the I-side preamplifier stage 14 and supplied to the high-pass filter 16, and similarly, is amplified to a predetermined level by the Q-side preamplifier stage 15 and supplied to the low-pass filter 17. .
【００３５】ここで、基本周波数信号をａｓｉｎωｔと
し、その基本周波数信号がハイパスフィルタ１６及びロ
ーパスフィルタ１７にそれぞれが入力されたき、ハイパ
スフィルタ１６の出力信号Ｖ1 及びローパスフィルタ１
７の出力信号Ｖ2 は、次式（１）、（２）に示すものに
なる。Here, the fundamental frequency signal is defined as asinωt, and when the fundamental frequency signal is input to the high-pass filter 16 and the low-pass filter 17, respectively, the output signal V 1 of the high-pass filter 16 and the low-pass filter 1
The output signal V 2 of 7, the following equation (1) becomes as shown in (2).
【００３６】[0036]
【数１】 (Equation 1)
【数２】 図２（ｂ）に示されるように、出力信号Ｖ1 及び出力信
号Ｖ2 は、抵抗値Ｒや容量リアクタンス値（１／ωＣ）
に係わりなく、それらの位相差が９０°（一定）になる
もので、出力信号Ｖ1 の振幅がＲになり、出力信号Ｖ2
の振幅が１／ωＣになる。そして、Ｒ＝１／ωＣに設定
すれば、出力信号Ｖ1 及び出力信号Ｖ2の振幅が等し
く、出力信号Ｖ1 が基本周波数信号に対して約４５°遅
相したものになり、出力信号Ｖ2 が基本周波数信号に対
して約４５°進相したものになる。(Equation 2) As shown in FIG. 2B, the output signal V 1 and the output signal V 2 are represented by a resistance value R and a capacitance reactance value (1 / ωC).
Irrespective of the above, the phase difference between them becomes 90 ° (constant), the amplitude of the output signal V 1 becomes R, and the output signal V 2
Becomes 1 / ωC. If R = 1 / ωC, the output signal V 1 and the output signal V 2 have the same amplitude, and the output signal V 1 is delayed by about 45 ° with respect to the fundamental frequency signal. 2 is about 45 ° advanced from the fundamental frequency signal.
【００３７】この後、ハイパスフィルタ１６の出力信号
Ｖ1 は、Ｉ側出力増幅段１８で所定レベルまで増幅さ
れ、Ｉ側局部発振信号ＩLOとしてＩ信号側周波数変換段
３に供給され、ローパスフィルタ１７の出力信号Ｖ
2 は、Ｑ側出力増幅段１９で所定レベルまで増幅され、
Ｑ側局部発振信号ＱLOとしてＱ信号側周波数変換段４に
供給される。Thereafter, the output signal V 1 of the high-pass filter 16 is amplified to a predetermined level by the I-side output amplifying stage 18 and supplied to the I-signal side frequency converting stage 3 as the I-side local oscillation signal I LO. 17 output signal V
2 is amplified to a predetermined level in a Q-side output amplification stage 19,
It is supplied to the Q signal side frequency conversion stage 4 as the Q side local oscillation signal Q LO .
【００３８】Ｉ信号側周波数変換段３は、供給された高
周波信号とＩ側局部発振信号ＩLOとを乗算し、その乗算
によってＩ信号を出力する。Ｉ信号側周波数変換段３か
ら出力されたＩ信号は、Ｉ信号側ローパスフィルタ６で
不要な周波数成分が除去され、次いでＩ信号側ベースバ
ンド増幅段８で所定のレベルまで増幅され、Ｉ信号側出
力端子１０からＩベースバンド信号として導出される。
同じように、Ｑ信号側周波数変換段４は、供給された高
周波信号とＱ側局部発振信号ＱLOとを乗算し、その乗算
によりＱ信号を出力する。Ｑ信号側周波数変換段４から
出力されたＱ信号は、Ｑ信号側ローパスフィルタ７で不
要な周波数成分が除去され、次いでＱ信号側ベースバン
ド増幅段９で所定のレベルまで増幅され、Ｑ信号側出力
端子１１からＱベースバンド信号として導出される。The I signal side frequency conversion stage 3 multiplies the supplied high frequency signal by the I side local oscillation signal I LO, and outputs an I signal by the multiplication. Unnecessary frequency components are removed from the I signal output from the I signal side frequency conversion stage 3 by the I signal side low-pass filter 6 and then amplified to a predetermined level by the I signal side baseband amplification stage 8. It is derived from the output terminal 10 as an I baseband signal.
Similarly, the Q signal side frequency conversion stage 4 multiplies the supplied high frequency signal by the Q side local oscillation signal Q LO, and outputs a Q signal by the multiplication. Unnecessary frequency components are removed from the Q signal output from the Q signal side frequency conversion stage 4 by the Q signal side low-pass filter 7, and then amplified to a predetermined level by the Q signal side baseband amplification stage 9. It is derived from the output terminal 11 as a Q baseband signal.
【００３９】このように、この実施の形態による直交信
号発生回路５によれば、微分回路型ハイパスフィルタ１
６及び積分回路型ローパスフィルタ１７を用い、周波数
変換を行わずに、位相変換だけを行っているので、基本
周波数信号の周波数を、受信した高周波信号の周波数と
ほぼ同じに選択することができる。このため、既知の直
交信号発生回路６５（図６参照）のように、基本周波数
信号を２つのフリップフロップを用いて２分周する際に
高い繰り返し周期のスイッチング動作によって消費電力
が大きくなることはなく、かつ、高い周波数の基本周波
数信号の発生によって発振信号と雑音信号との比（Ｃ／
Ｎ）が悪化するのを回避できる。As described above, according to the orthogonal signal generating circuit 5 of this embodiment, the differential circuit type high-pass filter 1
Since only the phase conversion is performed without performing the frequency conversion using the low pass filter 6 and the integrating circuit type 17, the frequency of the fundamental frequency signal can be selected to be substantially the same as the frequency of the received high frequency signal. For this reason, as in the known quadrature signal generation circuit 65 (see FIG. 6), when the fundamental frequency signal is frequency-divided by two using two flip-flops, the switching operation with a high repetition period does not increase power consumption. And the ratio of the oscillation signal to the noise signal (C /
N) can be prevented from becoming worse.
【００４０】次に、図３は、図１に図示された直交信号
発生回路５に用いるハイパスフィルタ１６とローパスフ
ィルタ１７の構成の他の回路例を示す部分回路図であ
り、図２に図示のハイパスフィルタ１６及びローパスフ
ィルタ１７のコンデンサ１６3、１７4 に直列に可変容
量ダイオードを接続したものである。FIG. 3 is a partial circuit diagram showing another example of the configuration of the high-pass filter 16 and the low-pass filter 17 used in the quadrature signal generation circuit 5 shown in FIG. 1, and FIG. A variable capacitance diode is connected in series with the capacitors 16 3 and 17 4 of the high-pass filter 16 and the low-pass filter 17.
【００４１】図３に示されるように、ハイパスフィルタ
１６において、コンデンサ１６3 は、一端が可変容量ダ
イオード１６5 のカソードに接続され、他端が出力端子
１６ 2 に接続されるとともに、抵抗１６4 を通して接地
接続される。可変容量ダイオード１６5 は、アノードが
入力端子１６1 に接続されるとともに、バッファインダ
クタ１６6 とバッファ抵抗１６7 の直列回路を通して接
地接続され、カソードがバッファインダクタ１６8 とバ
ッファ抵抗１６9 の直列回路を通して制御電圧供給端子
１６10に接続される。また、ローパスフィルタ１７にお
いて、抵抗１７ 3 は、一端が入力端子１７1 に接続さ
れ、他端が出力端子１７2 に接続されるとともに、コン
デンサ１７4 の一端に接続される。コンデンサ１７
4 は、他端が可変容量ダイオード１７5 のカソードに接
続されるとともに、バッファインダクタ１７6 とバッフ
ァ抵抗１７7 の直列回路を通して制御電圧供給端子１７
8 に接続される。可変容量ダイオード１７5 は、アノー
ドが接地接続される。As shown in FIG. 3, a high-pass filter
At 16, the capacitor 16ThreeHas a variable capacitance
Iod 16FiveThe other end is the output terminal
16 TwoAnd the resistor 16FourGround through
Connected. Variable capacitance diode 16FiveIs the anode
Input terminal 161Connected to the buffer
Kuta 166And buffer resistor 167Through the series circuit of
Grounded and the cathode connected to the buffer inductor 168And ba
Buffer resistance 169Control voltage supply terminal through the series circuit of
16TenConnected to. Also, the low-pass filter 17
And the resistance 17 ThreeIs one end of the input terminal 171Connected to
Output terminal 17TwoConnected to
Densa 17FourTo one end. Capacitor 17
FourThe other end is a variable capacitance diode 17FiveConnected to the cathode
And the buffer inductor 176And buff
A resistance 177Control voltage supply terminal 17 through the series circuit of
8Connected to. Variable capacitance diode 17FiveIs an an
Is connected to ground.
【００４２】この場合、制御電圧供給端子１６10及び制
御電圧供給端子１７8 には、電圧制御発振器１３のＬＣ
並列共振回路（図示なし）の一部となる可変容量ダイオ
ード（同じく図示なし）に供給される選局用制御電圧と
同じ制御電圧が供給され、それによって可変容量ダイオ
ード１６5 の容量及び可変容量ダイオード１７5 の容量
は電圧制御発振器１３の可変容量ダイオードの容量と同
じように変化する。その結果、電圧制御発振器１３から
発生される基本周波数信号の周波数が変化するのに伴
い、ハイパスフィルタ１６のカットオフ周波数及びロー
パスフィルタ１７のカットオフ周波数がそれぞれ変化
し、常時、ハイパスフィルタ１６のカットオフ周波数及
びローパスフィルタ１７のカットオフ周波数が基本周波
数信号の周波数に略一致したものになる。[0042] In this case, the control voltage supply terminal 16 10 and the control voltage supply terminal 17 8, LC voltage controlled oscillator 13
Parallel resonant circuit the same control voltage as a part to become variable capacitance diodes (also not shown) the control voltage for tuning to be supplied to the (not shown) is supplied, whereby the variable capacitance diode 16 5 capacity and variable capacitance diode 17 5 of the capacitance changes in the same manner as the capacitance of the variable capacitance diode of the voltage controlled oscillator 13. As a result, as the frequency of the fundamental frequency signal generated from the voltage controlled oscillator 13 changes, the cutoff frequency of the high-pass filter 16 and the cutoff frequency of the low-pass filter 17 change. The off-frequency and the cutoff frequency of the low-pass filter 17 substantially match the frequency of the fundamental frequency signal.
【００４３】ところで、電圧制御発振器１３におけるＬ
Ｃ並列共振回路は、インダクタのインダクタンス値を
Ｌ、可変容量ダイオードを含む可変容量の中心容量値を
Ｃ0 としたとき、ＬＣ並列共振回路の共振中心角周波数
ω0 は、By the way, L in the voltage controlled oscillator 13
When the inductance value of the inductor is L and the center capacitance value of the variable capacitance including the variable capacitance diode is C 0 , the resonance center angular frequency ω 0 of the LC parallel resonance circuit is
【数３】 になり、電圧制御発振器１３の発振角周波数も共振中心
角周波数ω0 に等しくなる。(Equation 3) And the oscillation angular frequency of the voltage controlled oscillator 13 is also equal to the resonance center angular frequency ω 0 .
【００４４】電圧制御発振器１３の可変容量ダイオード
に選局用制御電圧が供給され、可変容量ダイオードを含
む可変容量の容量値が中心容量値Ｃ0 からΔＣだけ変動
したとき、ＬＣ並列共振回路の共振角周波数が共振中心
角周波数ω0 からΔωだけ変動したとすると、そのとき
のＬＣ並列共振回路の共振角周波数（ω0 ＋Δω）は次
式（３）式に示すものになり、共振角周波数の変動分Δ
ωは、次式（４）に示すものになる。When the tuning control voltage is supplied to the variable capacitance diode of the voltage controlled oscillator 13 and the capacitance value of the variable capacitance including the variable capacitance diode fluctuates by ΔC from the center capacitance value C 0 , the resonance of the LC parallel resonance circuit occurs. Assuming that the angular frequency fluctuates by Δω from the resonance center angular frequency ω 0, the resonance angular frequency (ω 0 + Δω) of the LC parallel resonance circuit at that time is expressed by the following equation (3). Variation Δ
ω is expressed by the following equation (4).
【００４５】[0045]
【数４】 また、ハイパスフィルタ１６及びローパスフィルタ１７
において、コンデンサ１６3 と可変容量ダイオード１６
5 とからなる可変容量、及び、コンデンサ１７ 4 と可変
容量ダイオード１７5 とからなる可変容量の容量リアク
タンス（１／ωＣ）は、これら可変容量の容量値におけ
る中心容量値Ｃ0 からの変動分をΔＣ、中心カットオフ
角周波数ω0 からの変動分をΔωとすると、次式（５）
に示すものになる。(Equation 4)The high-pass filter 16 and the low-pass filter 17
At the capacitor 16ThreeAnd variable capacitance diode 16
FiveAnd a capacitor 17 comprising FourAnd variable
Capacitance diode 17FiveVariable capacity capacity reactor consisting of
The capacitance (1 / ωC) is the capacitance value of these variable capacitors.
Center capacitance value C0ΔC, center cutoff
Angular frequency ω0Assuming that the fluctuation from Δ is Δω, the following equation (5)
It becomes as shown in.
【００４６】[0046]
【数５】 （５）式において、（１／２）・（ΔＣ／Ｃ0 ）の項
は、可変容量の容量の変動に依存する項で、（３）式に
おける電圧制御発振器１３の可変容量の容量の変動に依
存する項（１／２）・（ΔＣ／Ｃ0 ）と同じである。ま
た、（５）式において、（ΔＣ’／Ｃ0 ’）の項は、ハ
イパスフィルタ１６及びローパスフィルタ１７における
位相シフトに関連する項で、（１／２）・（ΔＣ／
Ｃ0 ）の項と（ΔＣ’／Ｃ0 ’）の項とを等しくすれ
ば、（５）式は、（１／ωＣ）＝（１／ω 0 Ｃ0 ）とな
り、（１／ωＣ）は電圧制御発振器１３の発振周波数の
変化に関係なく、一定（１／ω0 Ｃ0 ）にする、すなわ
ち電圧制御発振器１３の発振周波数の変化に対応してハ
イパスフィルタ１６及びローパスフィルタ１７のカット
オフ周波数を変化させることができる。(Equation 5)In equation (5), (1/2) · (ΔC / C0) Section
Is a term that depends on the variation of the capacity of the variable capacitor.
Of the variable capacitance of the voltage controlled oscillator 13
Term (1/2) · (ΔC / C0Is the same as). Ma
Also, in equation (5), (ΔC ′ / C0’)
In the pass filter 16 and the low pass filter 17
The term related to the phase shift: (1/2) · (ΔC /
C0) And (ΔC ′ / C0’)
Equation (5) gives (1 / ωC) = (1 / ω 0C0) And
(1 / ωC) is the oscillation frequency of the voltage controlled oscillator 13
Constant (1 / ω0C0)
In response to a change in the oscillation frequency of the voltage controlled oscillator 13,
Cut of the pass filter 16 and the low pass filter 17
The off frequency can be changed.
【００４７】この場合、（１／２）・（ΔＣ／Ｃ0 ）の
項と（ΔＣ’／Ｃ0 ’）の項とを等しくするには、ハイ
パスフィルタ１６におけるコンデンサ１６3 の容量値と
可変容量ダイオード１６5 の中心容量値とを略等しく、
ローパスフィルタ１７におけるコンデンサ１７4 の容量
値と可変容量ダイオード１７5 の中心容量値とを略等し
くするとともに、可変容量ダイオード１６5 及び可変容
量ダイオード１７5 としてその特性が電圧制御発振器１
３のＬＣ並列共振回路の可変容量ダイオードの特性とほ
ぼ同じものを用い、かつ、可変容量ダイオード１６5 及
び可変容量ダイオード１７5 に、ＬＣ並列共振回路の可
変容量ダイオードに供給する選局用制御電圧と同じ制御
電圧を供給するようにすればよい。[0047] In this case, (1/2) to equal the term ([Delta] C / C 0) term and (ΔC '/ C 0'), the capacitance value of the capacitor 16 3 in the high pass filter 16 and a variable substantially equal to the center capacitance value of the capacitance diode 16 5,
As well as substantially equal to the center capacitance values of the variable capacitance diode 17 fifth capacitor 17 4 in the low-pass filter 17, a variable capacitance diode 16 5 and the variable capacitance diode 17 5 as a characteristic voltage controlled oscillator 1
Using substantially the same as the characteristics of the variable capacitance diode of the third LC parallel resonance circuit, and a variable capacitance diode 16 5 and the variable capacitance diode 17 5, the variable capacitance diode for supplying tuning control voltage of the LC parallel resonant circuit The same control voltage as described above may be supplied.
【００４８】次いで、図４は、図１に図示された直交信
号発生回路５に用いるハイパスフィルタ１６とローパス
フィルタ１７の構成のさらに他の回路例を示す部分回路
図であり、図２に図示のハイパスフィルタ１６及びロー
パスフィルタ１７のコンデンサ１６3 、１７4 に並列に
可変容量ダイオードを接続したものである。FIG. 4 is a partial circuit diagram showing still another example of the configuration of the high-pass filter 16 and the low-pass filter 17 used in the quadrature signal generation circuit 5 shown in FIG. 1, and FIG. A variable capacitance diode is connected in parallel with the capacitors 16 3 and 17 4 of the high-pass filter 16 and the low-pass filter 17.
【００４９】図４に示されるように、ハイパスフィルタ
１６において、コンデンサ１６3 は、一端が入力端子１
６1 に接続され、他端が出力端子１６2 に接続される。
抵抗１６4 は、一端が出力端子１６2 に接続され、他端
が接地接続される。可変容量ダイオード１６5 は、アノ
ードが入力端子１６1 に接続されるとともに、バッファ
インダクタ１６6 とバッファ抵抗１６7 の直列回路を通
して接地接続され、カソードが直流阻止コンデンサ１６
11を通して出力端子１６2 に接続されるとともに、バッ
ファインダクタ１６8 とバッファ抵抗１６9 の直列回路
を通して制御電圧供給端子１６10に接続される。また、
ローパスフィルタ１７において、抵抗１７3 は、一端が
入力端子１７1 に接続され、他端が出力端子１７2 に接
続される。コンデンサ１７4 は、一端が出力端子１７2
に接続され、他端が接地接続される。可変容量ダイオー
ド１７5 は、アノードが接地接続され、カソードが直流
阻止コンデンサ１７9 を通して出力端子１７2 に接続さ
れるとともに、インダクタ１７6 とバッファ抵抗１７7
の直列回路を通して制御電圧供給端子１７8 に接続され
る。[0049] As shown in FIG. 4, the high-pass filter 16, the capacitor 16 3, one end of the input terminal 1
It is connected to 61 and the other end connected to the output terminal 16 2.
Resistor 16 4 has one end connected to the output terminal 16 2 and the other end connected to ground. Variable capacitance diodes 16 5, together with the anode connected to the input terminal 16 1, is connected to ground through a series circuit of a buffer inductor 16 6 and a buffer resistor 16 7, cathode DC blocking capacitor 16
Is connected to the output terminal 16 2 through 11, it is connected to the control voltage supply terminal 16 10 through a series circuit of the buffer inductor 16 8 and a buffer resistor 16 9. Also,
In the low-pass filter 17, the resistor 17 3 has one end connected to the input terminal 17 1, the other end connected to the output terminal 17 2. Capacitor 17 4, one end of the output terminal 17 2
And the other end is grounded. Variable capacitance diodes 17 5 has an anode connected to ground, with the cathode connected to the output terminal 17 2 through the DC blocking capacitor 17 9, the inductor 17 6 and buffer resistor 17 7
It is connected through a series circuit to the control voltage supply terminal 17 8.
【００５０】この回路例においても、図３に図示の回路
例と同様に、ハイパスフィルタ１６におけるコンデンサ
１６3 の容量値と可変容量ダイオード１６5 の中心容量
値とを略等しく、ローパスフィルタ１７におけるコンデ
ンサ１７4 の容量値と可変容量ダイオード１７5 の中心
容量値とを略等しくするとともに、可変容量ダイオード
１６5 及び可変容量ダイオード１７5 としてその特性が
電圧制御発振器１３のＬＣ並列共振回路の可変容量ダイ
オードの特性とほぼ同じものを用い、かつ、可変容量ダ
イオード１６5 及び可変容量ダイオード１７5 に、ＬＣ
並列共振回路の可変容量ダイオードに供給する選局用制
御電圧と同じ制御電圧を供給するようにすれば、（１／
２）・（ΔＣ／Ｃ0 ）の項と（ΔＣ’／Ｃ0 ’）の項と
を等しくすることができ、電圧制御発振器１３の発振周
波数の変化に対応してハイパスフィルタ１６及びローパ
スフィルタ１７の各カットオフ周波数を変化させること
ができるものである。[0050] Also in this circuit example, similar to the circuit example shown in FIG. 3, substantially equal to the center capacitance values of the variable capacitance diode 16 fifth capacitor 16 3 in the high-pass filter 16, a capacitor in the low-pass filter 17 17 4 substantially with equal and the center capacitance values of the variable capacitance diode 17 5, the variable capacitance diode 16 5 and the variable capacitance diode 17 whose properties of the LC parallel resonance circuit of the voltage controlled oscillator 13 as a 5 variable capacitance diode characteristics and using substantially the same thing, and the variable capacitance diode 16 5 and the variable capacitance diode 17 5, LC
By supplying the same control voltage as the tuning control voltage supplied to the variable capacitance diode of the parallel resonance circuit, (1/1 /
2) The term of (ΔC / C 0 ) and the term of (ΔC ′ / C 0 ′) can be made equal, and the high-pass filter 16 and the low-pass filter 17 correspond to changes in the oscillation frequency of the voltage controlled oscillator 13. Can be changed.
【００５１】続いて、図５は、図３及び図４に図示され
たハイパスフィルタ１６及びローパスフィルタ１７に電
圧制御発振器１３に供給する選局用制御電圧と同じ制御
電圧を供給する回路例を示すブロック図である。FIG. 5 shows an example of a circuit for supplying the high-pass filter 16 and the low-pass filter 17 shown in FIGS. 3 and 4 with the same control voltage as the tuning control voltage supplied to the voltage-controlled oscillator 13. It is a block diagram.
【００５２】図５に示されるように、ハイパスフィルタ
１６は、制御電圧供給端子１６10がバッファ抵抗２１を
通して制御電圧発生部２０に接続され、ローパスフィル
タ１７は、制御電圧供給端子１７8 がバッファ抵抗２２
を通して制御電圧発生部２０に接続される。同じよう
に、電圧制御発振器１３も選局用制御電圧供給端子（図
番なし）がバッファ抵抗２３を通して制御電圧発生部２
０に接続される。[0052] As shown in FIG. 5, the high-pass filter 16, a control voltage supply terminal 16 10 is connected to the control voltage generator 20 via the buffer resistor 21, a low pass filter 17, a control voltage supply terminal 17 8 buffer resistor 22
Is connected to the control voltage generator 20 via Similarly, the voltage controlled oscillator 13 has a tuning control voltage supply terminal (not shown) connected through the buffer resistor 23 to the control voltage generator 2.
Connected to 0.
【００５３】このような構成にすれば、電圧制御発振器
１３に供給される選局用制御電圧と同じ制御電圧をハイ
パスフィルタ１６及びローパスフィルタ１７にそれぞれ
供給することができる。With this configuration, the same control voltage as the tuning control voltage supplied to the voltage controlled oscillator 13 can be supplied to the high-pass filter 16 and the low-pass filter 17, respectively.
【００５４】このように、前記実施の形態によれば、ハ
イパスフィルタ１６及びローパスフィルタ１７にそれぞ
れ供給される局部発振信号の周波数が選局によって変動
したとしても、ハイパスフィルタ１６から出力されるＩ
側（第１）局部発振信号ＩLOとローパスフィルタ１７か
ら出力されるＱ側（第２）局部発振信号ＱLOとの位相差
を常時９０°に維持させることができ、かつ、Ｉ側（第
１）局部発振信号ＩLOとＱ側（第２）局部発振信号ＱLO
の振幅をほぼ等しくすることができる。As described above, according to the above-described embodiment, even if the frequency of the local oscillation signal supplied to each of the high-pass filter 16 and the low-pass filter 17 fluctuates due to tuning, the I-level output from the high-pass filter 16 is changed.
The phase difference between the side (first) local oscillation signal I LO and the Q side (second) local oscillation signal Q LO output from the low-pass filter 17 can always be maintained at 90 °, and the I side (first) 1) Local oscillation signal I LO and Q side (second) local oscillation signal Q LO
Can be made substantially equal.
【００５５】なお、前記実施の形態においては、ハイパ
スフィルタ１６及びローパスフィルタ１７がそれぞれ基
本的に１個の抵抗１６4 、１７3 と、それぞれ１個のコ
ンデンサ１６3 、１７4 及び１個の可変容量ダイオード
１６5 、１７5 からなる例を挙げて説明したが、本発明
におけるハイパスフィルタ１６及びローパスフィルタ１
７の構成は前述のものに限られるものではなく、１個の
抵抗１６4 、１７3 または１個のコンデンサ１６3 、１
７4 のいずれか一方または双方に周波数特性補正用補助
素子を接続するようにしてもよい。[0055] Incidentally, in the above embodiment, the high pass filter 16 and low pass filter 17 is essentially a single resistor 16 4, respectively, 17 3, each one of the capacitor 16 3, 17 4 and one variable It has been described by way of example consisting of capacitance diodes 16 5, 17 5, the high pass filter 16 and low pass filter 1 of the present invention
Structure of 7 is not limited to the foregoing, one resistor 16 4, 17 3 or 1 of the capacitor 16 3, 1
7 to one or both of 4 may be connected to frequency characteristic correction auxiliary element.
【００５６】[0056]
【発明の効果】以上のように、本発明によれば、基本周
波数信号から９０°の位相差を持つ第１局部発振信号と
第２局部発振信号とを得る場合、微分回路型ハイパスフ
ィルタと積分回路型ローパスフィルタとを用い、周波数
変換を行うことなく、位相変換を行うだけであるので、
基本周波数信号として受信高周波信号周波数とほぼ同じ
周波数に選べばよく、スイッチング動作によって消費電
力が増大することがなくなり、しかも、高い発振周波数
の発生に伴う発振信号と雑音信号との比（Ｃ／Ｎ）が悪
化することもなくなるという効果がある。As described above, according to the present invention, when a first local oscillation signal and a second local oscillation signal having a phase difference of 90 ° from a fundamental frequency signal are obtained, a differential circuit type high-pass filter and an integrating circuit are used. Using a circuit-type low-pass filter and only performing phase conversion without performing frequency conversion,
The fundamental frequency signal may be selected to be substantially the same as the frequency of the received high-frequency signal, the switching operation does not increase power consumption, and the ratio of the oscillation signal to the noise signal (C / N ) Does not worsen.
【００５７】また、本発明によれば、ハイパスフィルタ
及びローパスフィルタに固定容量素子と電圧可変容量素
子とを用い、電圧可変容量素子に信号発生段に加える周
波数制御電圧と同じ周波数制御電圧を供給し、基本周波
数信号の変化に伴いカットオフ周波数を変化させるよう
にしているので、所望チャネルの高周波信号の選局を行
うため、信号発生段が発生する基本周波数信号を変化さ
せた場合であっても、ハイパスフィルタ及びローパスフ
ィルタにおける位相変動分の発生がなくなり、常時、９
０°の位相差を持つ第１局部発振信号と第２局部発振信
号とを発生させることができるという効果がある。Further, according to the present invention, a fixed capacitance element and a voltage variable capacitance element are used for the high-pass filter and the low-pass filter, and the same frequency control voltage as that applied to the signal generation stage is supplied to the voltage variable capacitance element. Since the cutoff frequency is changed in accordance with the change of the fundamental frequency signal, even if the fundamental frequency signal generated by the signal generation stage is changed to select the high frequency signal of the desired channel, , The occurrence of the phase variation in the high-pass filter and the low-pass filter disappears,
There is an effect that a first local oscillation signal and a second local oscillation signal having a phase difference of 0 ° can be generated.
【図１】本発明による直交信号発生回路の一つの実施の
形態を示すもので、直交信号発生回路を含むダイレクト
コンバージョン方式の受信チューナの要部構成を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a quadrature signal generation circuit according to the present invention, and showing a main configuration of a direct conversion type receiving tuner including a quadrature signal generation circuit.
【図２】図１に図示された直交信号発生回路に用いるハ
イパスフィルタ及びローパスフィルタの構成の基本回路
例を示す部分回路図である。FIG. 2 is a partial circuit diagram showing a basic circuit example of a configuration of a high-pass filter and a low-pass filter used in the orthogonal signal generation circuit shown in FIG.
【図３】図１に図示された直交信号発生回路に用いるハ
イパスフィルタ及びローパスフィルタの構成の他の回路
例を示す部分回路図である。FIG. 3 is a partial circuit diagram showing another example of the configuration of the high-pass filter and the low-pass filter used in the orthogonal signal generation circuit shown in FIG. 1;
【図４】図１に図示された直交信号発生回路に用いるハ
イパスフィルタ及びローパスフィルタの構成のさらに他
の回路例を示す部分回路図である。FIG. 4 is a partial circuit diagram showing still another circuit example of the configuration of the high-pass filter and the low-pass filter used in the orthogonal signal generation circuit shown in FIG.
【図５】図３及び図４に図示のハイパスフィルタ及びロ
ーパスフィルタに制御電圧を供給するときの一つの回路
例を示すブロック図である。FIG. 5 is a block diagram showing an example of a circuit when a control voltage is supplied to the high-pass filter and the low-pass filter shown in FIGS. 3 and 4.
【図６】既知のダイレクトコンバージョン方式の受信チ
ューナの構成の一例を示すブロック図である。FIG. 6 is a block diagram showing an example of a configuration of a known direct conversion type receiving tuner.
【図７】図６に図示のダイレクトコンバージョン方式の
受信チューナにおけるクロック信号とＩ信号及びＱ信号
の関係を示す波形図である。FIG. 7 is a waveform diagram showing a relationship between a clock signal, an I signal, and a Q signal in the receiving tuner of the direct conversion system shown in FIG.
１ 高周波バンドパスフィルタ（ＲＦ ＢＰＦ） ２ 高周波増幅段（ＲＦ ＡＭＰ） ３ Ｉ信号側周波数変換段（ＭＯＤ Ｉ） ４ Ｑ信号側周波数変換段（ＭＯＤ Ｑ） ５ 直交信号発生回路 ６ Ｉ信号側ローパスフィルタ（ＬＰＦ Ｉ） ７ Ｑ信号側ローパスフィルタ（ＬＰＦ Ｑ） ８ Ｉ信号側ベースバンド増幅段（ＡＭＰ Ｉ） ９ Ｑ信号側ベースバンド増幅段（ＡＭＰ Ｑ） １０ Ｉ信号側出力端子 １１ Ｑ信号側出力端子 １２ 高周波信号入力端子 １３ 電圧制御発振器（ＶＣＯ） １４ Ｉ側前置増幅段（Ｉ ＰＡＭＰ） １５ Ｑ側前置増幅段（Ｑ ＰＡＭＰ） １６ ハイパスフィルタ（ＨＰＦ） １７ ローパスフィルタ（ＬＰＦ） １８ Ｉ側出力増幅段（Ｉ ＡＭＰ） １９ Ｑ側出力増幅段（Ｑ ＡＭＰ） １６1 、１７1 入力端子 １６2 、１７2 出力端子 １６3 直列コンデンサ １６4 分路抵抗 １６5 、１７5 可変容量ダイオード １６6 、１６8 、１７6 バッファインダクタ １６7 、１６9 、１７7 バッファ抵抗 １６10、１７8 制御電圧供給端子 １６11、１７9 直流阻止コンデンサ １７3 直列抵抗 １７4 分路コンデンサDESCRIPTION OF SYMBOLS 1 High frequency band pass filter (RF BPF) 2 High frequency amplification stage (RF AMP) 3 I signal side frequency conversion stage (MOD I) 4 Q signal side frequency conversion stage (MOD Q) 5 Quadrature signal generation circuit 6 I signal side low pass filter (LPF I) 7 Q signal side low-pass filter (LPF Q) 8 I signal side baseband amplification stage (AMP I) 9 Q signal side baseband amplification stage (AMP Q) 10 I signal side output terminal 11 Q signal side output terminal Reference Signs List 12 High-frequency signal input terminal 13 Voltage controlled oscillator (VCO) 14 I-side preamplifier stage (I PAMP) 15 Q-side preamplifier stage (Q PAMP) 16 High-pass filter (HPF) 17 Low-pass filter (LPF) 18 I-side output Amplification stage (I AMP) 19 Q-side output amplification stage (Q AMP) 16 1 , 17 1 Input terminal 16 2 , 17 2 Output terminal 16 3 Series capacitor 16 4 shunt resistor 16 5, 17 5 variable capacitance diode 16 6, 16 8, 17 6 buffer inductor 16 7, 16 9, 17 7 buffer resistor 16 10, 17 8 control voltage supply terminal 16 11, 17 9 DC Blocking capacitor 17 3 Series resistor 17 4 Shunt capacitor
Claims (4)
振信号を発生する直交信号発生回路であって、基本周波
数信号を発生する信号発生段と、抵抗と容量素子とから
なり、前記基本周波数信号をそれより約４５°遅相させ
た第１局部発振信号を出力する微分回路型ハイパスフィ
ルタと、抵抗と容量素子とからなり、前記基本周波数信
号をそれより約４５°進相させた第２局部発振信号を出
力する積分回路型ローパスフィルタとからなることを特
徴とする直交信号発生回路。1. A quadrature signal generation circuit for generating a local oscillation signal of a direct conversion system, comprising: a signal generation stage for generating a fundamental frequency signal; and a resistor and a capacitor. A differential circuit type high-pass filter for outputting a first local oscillation signal delayed by 45 °, a resistor and a capacitor, and outputting a second local oscillation signal whose fundamental frequency signal is advanced by about 45 ° therefrom. A quadrature signal generating circuit comprising an integrating circuit type low-pass filter.
フィルタは、前記基本周波数に略等しいカットオフ周波
数を有するものであることを特徴とする請求項１に記載
の直交信号発生回路。2. The quadrature signal generation circuit according to claim 1, wherein the high-pass filter and the low-pass filter have a cutoff frequency substantially equal to the fundamental frequency.
フィルタは、容量素子に固定容量素子と電圧可変容量素
子とを用い、前記電圧可変容量素子に前記信号発生段に
加える周波数制御電圧と同じ周波数制御電圧を供給し、
前記基本周波数信号の変化に伴い前記カットオフ周波数
を変化させることを特徴とする請求項１に記載の直交信
号発生回路。3. The high-pass filter and the low-pass filter use a fixed capacitance element and a voltage variable capacitance element as capacitance elements, and apply the same frequency control voltage to the signal generation stage to the voltage variable capacitance element. Supply,
The quadrature signal generation circuit according to claim 1, wherein the cutoff frequency is changed according to a change in the fundamental frequency signal.
素子に直列または並列に接続し、前記電圧可変容量素子
と前記固定容量素子の総合容量変化率を前記電圧可変容
量素子単独の容量変化率の約半分にしていることを特徴
とする請求項３に記載の直交信号発生回路。4. The voltage variable capacitance element is connected in series or parallel to the fixed capacitance element, and the total capacitance change rate of the voltage variable capacitance element and the fixed capacitance element is determined by the capacitance change rate of the voltage variable capacitance element alone. 4. The quadrature signal generation circuit according to claim 3, wherein the half of the quadrature signal is set to about half.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169413A JP3902383B2 (en) | 2000-06-06 | 2000-06-06 | Quadrature signal generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169413A JP3902383B2 (en) | 2000-06-06 | 2000-06-06 | Quadrature signal generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345728A true JP2001345728A (en) | 2001-12-14 |
| JP3902383B2 JP3902383B2 (en) | 2007-04-04 |
Family
ID=18672279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169413A Expired - Fee Related JP3902383B2 (en) | 2000-06-06 | 2000-06-06 | Quadrature signal generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3902383B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121024A (en) * | 2005-10-26 | 2007-05-17 | Oki Electric Ind Co Ltd | Cardioid processing circuit in underwater receivers |
| JP2008125134A (en) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | Semiconductor device |
-
2000
- 2000-06-06 JP JP2000169413A patent/JP3902383B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121024A (en) * | 2005-10-26 | 2007-05-17 | Oki Electric Ind Co Ltd | Cardioid processing circuit in underwater receivers |
| JP2008125134A (en) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3902383B2 (en) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2912791B2 (en) | High frequency receiver | |
| JP5829264B2 (en) | Frequency multiplier transceiver | |
| CN101194417B (en) | Oscillator circuit and method for controlling oscillation frequency | |
| JP2008078995A (en) | Phase shifting circuit | |
| EP0920121B1 (en) | Frequency converter circuit for cable modem tuner | |
| EP0669721B1 (en) | Oscillator, synthesizer tuner circuit and AM synchronous detect circuit employing the oscillator | |
| JPS61251313A (en) | Electronic tuning type fm receiver | |
| JP2001345728A (en) | Orthogonal signal generation circuit | |
| JP4066446B2 (en) | Receiving apparatus and method | |
| US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
| JP2897661B2 (en) | Voltage controlled SAW oscillator | |
| JP3383619B2 (en) | Phase shifter and demodulator using the same | |
| WO1999007091A1 (en) | Radio receiver | |
| JP2004519159A (en) | Tunable quadrature phase shifter | |
| JP3932248B2 (en) | Receiver with built-in direct conversion tuner | |
| JP4536174B2 (en) | Television tuner | |
| JPH05160644A (en) | Phase difference oscillating circuit | |
| JP3492964B2 (en) | Phase shifter and demodulator using the same | |
| JP2644649B2 (en) | Phase difference oscillation circuit | |
| TW200301627A (en) | Receiver | |
| JP3490651B2 (en) | Phase shifter and demodulator using the same | |
| JP2005269512A (en) | Pll circuit, and tuner and receiver equipped with the same | |
| JPS6276914A (en) | Input filter circuit | |
| JP2820069B2 (en) | FM demodulator | |
| JPH0380607A (en) | Satellite broadcast receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |