JP2001345643A - Voltage controlled oscillator - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a voltage controlled oscillator suitable for size reduction. SOLUTION: Circuit elements, including capacitors C1-C10, resistors R1-R4, and coils L1-L4, and a conductive pattern P connected with these circuit elements are formed in thin film on an alumia substrate 1. Semiconductor bare chips, i.e., a diode D1 and transistors Tr1, Tr2, are then wire bonded onto the alumia substrate 1 and a ground electrode (GND electrode) is provided at each corner of two opposite sides of the alumia substrate 1. Input electrodes (Vcc, Vct1) and an output electrode (R Fout) are provided on the inside of these ground electrodes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、携帯電話等の無線
通信機器に組み込まれて使用される電圧制御発振器（Ｖ
ＣＯ）に係り、特に、小型化に好適な電圧制御発振器に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator (V) used in a wireless communication device such as a cellular phone.
More particularly, the present invention relates to a voltage controlled oscillator suitable for miniaturization.

【０００２】[0002]

【従来の技術】携帯電話等に組み込まれて使用される電
圧制御発振器は、一般的に、方形平板状の基板上に設け
られた導電パターンの半田ランドに共振回路と発振回路
およびバッファ回路の各回路部品を半田付けし、これら
回路部品をシールドカバーで覆うように概略構成されて
いる。基板は多層基板にて構成され、内層部に接地導体
に挟まれてマイクロストリップラインが設けられてい
る。また、基板の４辺のそれぞれの中央部に接地用電極
が設けられており、基板に被着されたシールドカバーの
脚片が接地用電極に半田付けされている。さらに、基板
の側面に複数の入力用電極と出力用電極が設けられてお
り、これら入力用電極および出力用電極は接地用電極を
避けるように基板の隅部（コーナ）近傍に設けられてい
る。これら接地用電極と入力用電極および出力用電極は
端面電極と称せられるもので、電圧制御発振器を母基板
上に面実装する際、各端面電極は母基板の半田ランドに
半田付けされる。2. Description of the Related Art In general, a voltage controlled oscillator incorporated in a cellular phone or the like is provided with a resonance circuit, an oscillation circuit, and a buffer circuit on solder lands of a conductive pattern provided on a rectangular flat substrate. The circuit components are soldered, and these circuit components are covered with a shield cover. The substrate is composed of a multi-layer substrate, and a microstrip line is provided in the inner layer between the ground conductors. A grounding electrode is provided at the center of each of the four sides of the substrate, and legs of the shield cover attached to the substrate are soldered to the grounding electrode. Further, a plurality of input electrodes and output electrodes are provided on the side surface of the substrate, and these input electrodes and output electrodes are provided near corners (corners) of the substrate so as to avoid the grounding electrodes. . These grounding electrode, input electrode and output electrode are called end face electrodes. When the voltage controlled oscillator is surface-mounted on the mother board, each end face electrode is soldered to a solder land of the mother board.

【０００３】共振回路はマイクロストリップラインとダ
イオードとチップコンデンサおよびインダクタの回路部
品で構成され、これらの部品は基板に設けられたスルー
ホールと導電パターンを介して接続されている。また、
発振回路はトランジスタとチップ抵抗とチップコンデン
サおよびインダクタの回路部品で構成され、同様にバッ
ファ回路もトランジスタとチップ抵抗とチップコンデン
サおよびインダクタの回路部品で構成され、これらの部
品は導電パターンを介して接続されている。A resonance circuit is composed of circuit components such as a microstrip line, a diode, a chip capacitor and an inductor, and these components are connected to a through hole provided on a substrate through a conductive pattern. Also,
The oscillating circuit is composed of transistor, chip resistor, chip capacitor and inductor circuit parts. Similarly, the buffer circuit is also composed of transistor, chip resistor, chip capacitor and inductor circuit parts, and these parts are connected via conductive patterns. Have been.

【０００４】[0004]

【発明が解決しようとする課題】ところで近年、チップ
部品やトランジスタ等の回路部品を小形化する技術は著
しく進歩しており、例えば外形寸法が0.6×0.3mm程度の
超小形のチップ抵抗やチップコンデンサも実用化され、
トランジスタやダイオード等の半導体部品の外形寸法も
小形化されつつある。したがって、前述した従来の電圧
制御発振器においても、このような小形のチップ部品や
半導体部品等を使用し、これらの回路部品を部品間ピッ
チを狭めた状態で基板上に実装すれば、電圧制御発振器
をある程度までは小型化することが可能となる。しかし
ながら、チップ部品や半導体部品等の回路部品の小形化
には限界があり、しかも、多数の回路部品を基板上に実
装する際に、各回路部品の半田付け部分が短絡しないよ
うにしなければならないため、部品間ピッチを狭めるの
にも限界があり、これらのことが電圧制御発振器の更な
る小型化を妨げる大きな要因となっていた。In recent years, the technology for reducing the size of circuit components such as chip components and transistors has been remarkably advanced. For example, ultra-small chip resistors and chip capacitors having external dimensions of about 0.6 × 0.3 mm have been developed. Has also been commercialized,
The external dimensions of semiconductor components such as transistors and diodes are also becoming smaller. Therefore, even in the conventional voltage-controlled oscillator described above, if such small chip components and semiconductor components are used and these circuit components are mounted on a substrate with a reduced pitch between components, the voltage-controlled oscillator can be reduced. Can be reduced to some extent. However, there is a limit to the miniaturization of circuit components such as chip components and semiconductor components, and furthermore, when mounting a large number of circuit components on a substrate, it is necessary to prevent short-circuiting of the soldered portion of each circuit component. Therefore, there is a limit in narrowing the pitch between components, and these are major factors that hinder further miniaturization of the voltage controlled oscillator.

【０００５】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適な電圧
制御発振器を提供することにある。[0005] The present invention has been made in view of such a situation of the prior art, and an object thereof is to provide a voltage controlled oscillator suitable for miniaturization.

【０００６】[0006]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電圧制御発振器では、方形平板状のアル
ミナ基板上にワイヤーボンディングされたトランジスタ
とダイオードを含む半導体ベアチップを備え、前記アル
ミナ基板の相対向する２辺のそれぞれの隅部に接地用電
極を設けると共に、前記隅部から離れた位置に入力用電
極と出力用電極を設けた。In order to achieve the above object, a voltage controlled oscillator according to the present invention comprises a semiconductor bare chip including a transistor and a diode wire-bonded on a rectangular plate-like alumina substrate. A grounding electrode was provided at each corner of two opposing sides of the substrate, and an input electrode and an output electrode were provided at positions away from the corners.

【０００７】このような構成によれば、アルミナ基板上
に必要とされる回路部品のうち、少なくとも半導体素子
はベアチップをワイヤーボンディングしたものであるた
め、この半導体素子を含めた回路部品がアルミナ基板上
に高密度に実装され、小型化に好適な面実装タイプの電
圧制御発振器を実現することができる。また、アルミナ
基板の相対向する２辺のそれぞれの隅部に接地用電極を
設けると共に、これら隅部から離れた位置に入力用電極
と出力用電極を設けたため、大版基板から多数のアルミ
ナ基板が短冊状に繋がった分割片を得た半製品の状態で
種々の調整／検査を行なった場合においても、隣接する
アルミナ基板上の回路への悪影響を接地用電極によって
解消することができる。According to such a configuration, among the circuit components required on the alumina substrate, at least the semiconductor element is formed by wire-bonding a bare chip, so that the circuit component including the semiconductor element is mounted on the alumina substrate. And a surface-mount type voltage controlled oscillator suitable for miniaturization. In addition, ground electrodes are provided at the corners of two opposing sides of the alumina substrate, and input and output electrodes are provided at positions distant from these corners. Even when various adjustments / inspections are performed in the state of a semi-finished product in which strips connected in a strip shape are obtained, adverse effects on circuits on an adjacent alumina substrate can be eliminated by the ground electrode.

【０００８】上記の構成において、アルミナ基板に半導
体ベアチップを覆うようにシールドカバーを取付け、こ
のシールドカバーを接地用電極に半田付けすることが好
ましく、このようにするとシールド効果を高めるること
ができる。In the above configuration, it is preferable that a shield cover is attached to the alumina substrate so as to cover the semiconductor bare chip, and this shield cover is soldered to the grounding electrode, so that the shielding effect can be enhanced.

【０００９】[0009]

【発明の実施の形態】以下、本発明の実施形態例につい
て図面を参照して説明すると、図１は電圧制御発振器の
斜視図、図２は回路構成レイアウトを示すアルミナ基板
の平面図、図３はアルミナ基板の裏面図、図４はＶＣＯ
回路の説明図、図５は端面電極を示す斜視図、図６は端
面電極の断面図、図７は半導体ベアチップと接続ランド
の関係を示す説明図、図８は電圧制御発振器の製造工程
を示す説明図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of a voltage controlled oscillator, FIG. 2 is a plan view of an alumina substrate showing a circuit configuration layout, and FIG. Is a back view of the alumina substrate, and FIG. 4 is a VCO
FIG. 5 is a perspective view showing an end face electrode, FIG. 6 is a sectional view of the end face electrode, FIG. 7 is an explanatory view showing a relationship between a semiconductor bare chip and connection lands, and FIG. 8 shows a manufacturing process of a voltage controlled oscillator. FIG.

【００１０】図１に示すように、本実施形態例に係る電
圧制御発振器（ＶＣＯ）は、後述するＶＣＯ回路の回路
構成素子を搭載したアルミナ基板１と、このアルミナ基
板１に取付けられたシールドカバー２とで構成されてお
り、携帯電話等の母基板（図示せず）に半田付けされる
面実装部品となっている。アルミナ基板１は方形平板状
に形成されており、大版基板を短冊状の分割片に切断し
た後、この分割片をさらに細分割することによって得ら
れる。シールドカバー２は金属板を箱形に折り曲げ加工
したもので、アルミナ基板１上の回路構成素子はこのシ
ールドカバー２によって覆われている。As shown in FIG. 1, a voltage controlled oscillator (VCO) according to the present embodiment comprises an alumina substrate 1 on which circuit components of a VCO circuit described later are mounted, and a shield cover attached to the alumina substrate 1. 2 and is a surface-mounted component to be soldered to a motherboard (not shown) of a mobile phone or the like. The alumina substrate 1 is formed in a rectangular flat plate shape. The alumina substrate 1 is obtained by cutting a large-sized substrate into strip-shaped divided pieces, and further subdividing the divided pieces. The shield cover 2 is formed by bending a metal plate into a box shape, and circuit components on the alumina substrate 1 are covered with the shield cover 2.

【００１１】図２に示すように、アルミナ基板１の表面
にはＶＣＯ回路の回路構成素子とそれらを接続する導電
パターンが設けられており、また、図３に示すように、
アルミナ基板１の裏面には背面電極としての導電パター
ンが設けられている。本実施形態例に係るＶＣＯ回路は
図４に示すような回路構成となっており、図２に示され
る各回路構成素子には図４の回路図に対応する符号を付
してある。ただし、図４はＶＣＯ回路の一例を示すもの
であり、本発明はこれ以外のＶＣＯ回路にも適用可能で
ある。As shown in FIG. 2, circuit components of the VCO circuit and a conductive pattern for connecting them are provided on the surface of the alumina substrate 1, and as shown in FIG.
On the back surface of the alumina substrate 1, a conductive pattern as a back electrode is provided. The VCO circuit according to the present embodiment has a circuit configuration as shown in FIG. 4, and each circuit component shown in FIG. 2 is denoted by a reference numeral corresponding to the circuit diagram in FIG. However, FIG. 4 shows an example of the VCO circuit, and the present invention can be applied to other VCO circuits.

【００１２】図４に示すように、ＶＣＯ回路は共振回路
と発振回路およびバッファ回路からなり、これらの回路
構成素子であるコンデンサＣ１〜Ｃ１０、抵抗Ｒ１〜Ｒ
４、インダクタンス素子Ｌ１〜Ｌ４、ダイオードＤ１、
トランジスタＴｒ１，Ｔｒ２、導電路Ｓ１，Ｓ２、およ
び各回路構成素子を接続する導電パターンはアルミナ基
板１の表面に設けられている。この導電パターンは例え
ばＣｒやＣｕ等をスパッタリング等の薄膜技術を用いて
形成したもので、図２中には符号Ｐを付してハッチング
によって表されている。As shown in FIG. 4, the VCO circuit comprises a resonance circuit, an oscillating circuit, and a buffer circuit. These circuit components are capacitors C1 to C10 and resistors R1 to R10.
4, inductance elements L1 to L4, diode D1,
The conductive patterns connecting the transistors Tr1 and Tr2, the conductive paths S1 and S2, and each circuit component are provided on the surface of the alumina substrate 1. This conductive pattern is formed, for example, of Cr, Cu, or the like by using a thin film technique such as sputtering, and is denoted by a symbol P in FIG.

【００１３】図２に示すように、アルミナ基板１の端部
にはＶＣＯ回路の接地用電極（ＧＮＤ）と入力用電極
（Ｖcc，Ｖctl）および出力用電極（ＦＲout）が形成さ
れており、これらは導電パターンＰの一部によって構成
されている。接地用電極と入力用電極（Ｖcc，Ｖctl）
および出力用電極（ＦＲout）は方形状のアルミナ基板
１の相対向する２つの長辺側にのみ形成され、それ以外
の相対向する２つの短辺側には形成されていない。すな
わち、アルミナ基板１の一方の長辺側の両隅部（コー
ナ）と中央部の３箇所にＧＮＤ電極が形成され、これら
ＧＮＤ電極の間にＶcc電極とＶctl電極が形成されてい
る。また、アルミナ基板１の他方の長辺側の両隅部とそ
の近傍の３箇所にＧＮＤ電極が形成され、これらＧＮＤ
電極の間に２つのＦＲout電極が形成されている。な
お、後述するように、アルミナ基板１の２つの長辺は大
版基板を短冊状の分割片に切断したときの分割線に対応
し、アルミナ基板１の２つの短辺はこの分割片をさらに
細分割したときの分割線に対応する。As shown in FIG. 2, a ground electrode (GND), input electrodes (Vcc, Vctl), and an output electrode (FRout) of a VCO circuit are formed at the end of the alumina substrate 1. Is constituted by a part of the conductive pattern P. Grounding electrode and input electrode (Vcc, Vctl)
The output electrode (FRout) is formed only on two long sides facing each other of the rectangular alumina substrate 1, and is not formed on the other two short sides facing each other. In other words, GND electrodes are formed at three places at both corners (corners) on one long side of the alumina substrate 1 and at the center, and a Vcc electrode and a Vctl electrode are formed between these GND electrodes. In addition, GND electrodes are formed at both corners on the other long side of the alumina substrate 1 and three places near the corners.
Two FRout electrodes are formed between the electrodes. As will be described later, the two long sides of the alumina substrate 1 correspond to the dividing lines when the large-sized substrate is cut into strip-shaped divided pieces, and the two short sides of the alumina substrate 1 further connect the divided pieces. It corresponds to the division line when subdividing.

【００１４】一方、図３に示すように、アルミナ基板１
の裏面に設けられた導電パターンＰ１（背面電極）はそ
れぞれの接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖ
ctl）および出力用電極（ＦＲout）に対向しており、図
５と図６に示すように、両者は端面電極３を介して導通
されている。この端面電極３はＡｇ厚膜層の上にＮｉ下
地メッキ層とＡｕメッキ層を順次積層したもので、最下
層のＡｇ厚膜層は、ガラス成分を含まないＡｇペースト
を厚膜形成した後、これを２００°Ｃ程度で焼成した低
温焼成材からなる。また、中間層のＮｉ下地メッキ層は
Ａｕメッキ層の付着を容易にするもので、最上層のＡｕ
メッキ層は、端面電極３を図示せぬ母基板の半田ランド
に半田付けした際に、最下層のＡｇが半田に析出するの
を防止するためのものである。そして、シールドカバー
２がアルミナ基板１に取付けられた電圧制御発振器の完
成品において、シールドカバー２の側面に折り曲げ形成
された脚片２ａが接地用電極（ＧＮＤ）と導通する端面
電極３に半田付けされており、シールドカバー２はアル
ミナ基板１の４隅で接地された状態となる。On the other hand, as shown in FIG.
The conductive pattern P1 (rear electrode) provided on the back surface of each of the ground electrodes (GND) and the input electrodes (Vcc, V
ctl) and the output electrode (FRout), and both are electrically connected via the end face electrode 3 as shown in FIGS. The end face electrode 3 is obtained by sequentially laminating a Ni base plating layer and an Au plating layer on an Ag thick film layer. The lowermost Ag thick film layer is formed by forming a thick Ag paste containing no glass component. It is made of a low-temperature fired material fired at about 200 ° C. Further, the Ni underlayer plating layer of the intermediate layer facilitates adhesion of the Au plating layer, and the uppermost Au layer is used.
The plating layer is for preventing the lowermost layer of Ag from depositing on the solder when the end face electrode 3 is soldered to a solder land on a mother substrate (not shown). Then, in the completed product of the voltage-controlled oscillator in which the shield cover 2 is attached to the alumina substrate 1, the leg 2 a bent and formed on the side surface of the shield cover 2 is soldered to the end face electrode 3 which is electrically connected to the ground electrode (GND). The shield cover 2 is grounded at the four corners of the alumina substrate 1.

【００１５】ＶＣＯ回路の各回路構成素子のうち、コン
デンサＣ１〜Ｃ１０は下部電極の上にSiO₂等の誘電体膜
を介して上部電極を積層したもので、これらはスパッタ
リング等を用いて薄膜形成されている。上部電極の表面
にはＣｕ層が設けられており、このＣｕ層によって共振
回路のＱが高められている。コンデンサＣ１〜Ｃ１０の
下部電極と上部電極は導電パターンＰに接続されてお
り、図２に示すように、コンデンサＣ８とＶcc電極間の
導電パターンＰ、コンデンサＣ８とＲＦout電極間の導
電パターンＰ、コンデンサＣ１０とＶctl電極間の導電
パターンＰには、それ放電用の近接部（エアーギャッ
プ）Ｇが形成されている。この近接部Ｇは互いに対向す
る導電パターンＰとＧＮＤ電極、または互いに対向して
並設された一対の導電パターンＰのそれぞれに設けられ
た突部によって構成されており、両突部の尖端同士は所
定のギャップを存して対向している。この場合、導電パ
ターンＰとＧＮＤ電極の寸法精度はいずれも薄膜技術に
より高くなるため、近接部Ｇのギャップ寸法を狭めるこ
とができ、低電圧での放電が可能となっている。また、
各コンデンサＣ１〜Ｃ１０のうち、コンデンサＣ１〜Ｃ
４とＣ６およびＣ７は単純な方形状に形成されている
が、コンデンサＣ５とＣ８〜Ｃ１０については２つの方
形を組み合わせた異形状に形成されている。すなわち、
コンデンサＣ５とＣ８およびＣ１０は１つの方形の一辺
から別の方形をずらして突出させた形状であり、コンデ
ンサＣ９は２つの方形をＬ字状に連続させた形状になっ
ている。コンデンサＣ１〜Ｃ１０の一部（または全部）
をこのような異形状にすると、アルミナ基板１上の限ら
れたスペースが有効利用され、所望の容量値のコンデン
サを高密度実装することができる。Among the circuit components of the VCO circuit, the capacitors C1 to C10 are formed by laminating an upper electrode on a lower electrode via a dielectric film such as SiO ₂ , and these are formed as thin films by sputtering or the like. Have been. A Cu layer is provided on the surface of the upper electrode, and the Q of the resonance circuit is enhanced by the Cu layer. The lower and upper electrodes of the capacitors C1 to C10 are connected to a conductive pattern P. As shown in FIG. 2, the conductive pattern P between the capacitor C8 and the Vcc electrode, the conductive pattern P between the capacitor C8 and the RFout electrode, An adjacent portion (air gap) G for discharge is formed in the conductive pattern P between C10 and the Vctl electrode. The adjacent portion G is constituted by a protruding portion provided on each of the conductive pattern P and the GND electrode facing each other or a pair of conductive patterns P arranged side by side on each other. They face each other with a predetermined gap. In this case, since the dimensional accuracy of both the conductive pattern P and the GND electrode is improved by the thin film technology, the gap dimension of the adjacent portion G can be narrowed, and discharge at a low voltage is possible. Also,
Among the capacitors C1 to C10, the capacitors C1 to C10
4, C6 and C7 are formed in a simple square shape, but the capacitors C5 and C8 to C10 are formed in different shapes combining two squares. That is,
The capacitors C5, C8, and C10 have a shape in which another rectangle is shifted from one side of one rectangle and protrude, and the capacitor C9 has a shape in which two rectangles are connected in an L-shape. Part (or all) of capacitors C1 to C10
With such an irregular shape, a limited space on the alumina substrate 1 is effectively used, and a capacitor having a desired capacitance value can be mounted at a high density.

【００１６】さらに、各コンデンサＣ１〜Ｃ１０のう
ち、コンデンサＣ９は２つの接地用コンデンサで構成さ
れており、両者は互いに分離された一対の導電パターン
Ｐを介して並列接続されている。すなわち、図２に示す
ように、方形状に形成された接地用コンデンサＣ９とＬ
字状に形成された接地用コンデンサＣ９は、それぞれ各
一方の電極部はＧＮＤ電極に繋がる導電パターンＰに接
続されているが、各他方の電極部は互いに分離された別
々の導電パターンＰを介して発振用トランジスタＴｒ１
のコレクタ電極に接続されている。図４から明らかなよ
うに、コンデンサＣ９は発振用トランジスタＴｒ１のコ
レクタと接地間に設けられており、このコンデンサＣ９
の容量値は互いに分離された一対の導電パターンＰを介
して並列接続された２つの接地用コンデンサによって設
定されることになる。したがって、トランジスタＴｒ１
のコレクタ電極からコンデンサＣ９を介して接地に至る
導電パターンＰ全体のインダクタンスが減少して、接地
用コンデンサＣ９による接地効果が向上することにな
り、また、各接地用コンデンサＣ９と各導電パターンＰ
とによる寄生発振周波数が高くなるため、この周波数を
トランジスタＴｒ１の動作点周波数以上に設定すること
により、寄生振動をなくすことができる。Further, among the capacitors C1 to C10, the capacitor C9 is composed of two grounding capacitors, which are connected in parallel via a pair of conductive patterns P separated from each other. That is, as shown in FIG. 2, the grounding capacitors C9 and L
In the grounding capacitor C9 formed in the shape of a letter, each one electrode portion is connected to the conductive pattern P connected to the GND electrode, while each other electrode portion is connected via a separate conductive pattern P separated from each other. Oscillation transistor Tr1
Are connected to the collector electrode. As is clear from FIG. 4, the capacitor C9 is provided between the collector of the oscillation transistor Tr1 and the ground.
Is set by two grounding capacitors connected in parallel via a pair of conductive patterns P separated from each other. Therefore, the transistor Tr1
Of the entire conductive pattern P from the collector electrode to the ground through the capacitor C9, the grounding effect of the grounding capacitor C9 is improved, and each grounding capacitor C9 and each conductive pattern P
Therefore, the parasitic oscillation frequency can be increased by setting this frequency to be equal to or higher than the operating point frequency of the transistor Tr1.

【００１７】ＶＣＯ回路の各回路構成素子のうち、抵抗
Ｒ１〜Ｒ４は例えばTaSiO₂等の抵抗膜をスパッタリング
等の薄膜技術を用いて形成したもので、その表面には必
要に応じてSiO₂等の誘電体膜が設けられている。図２に
示すように、４つの抵抗Ｒ１〜Ｒ４のうち、抵抗Ｒ１〜
Ｒ３はアルミナ基板１上の互いに近接した位置に薄膜形
成され、残りの抵抗Ｒ４は抵抗Ｒ１〜Ｒ３から離れた位
置に並設して薄膜形成されている。このように抵抗Ｒ１
〜Ｒ３を近接した位置に薄膜形成してあるため、各抵抗
Ｒ１〜Ｒ３の抵抗値が所望値に対してバラツキを生じた
としても、抵抗Ｒ１〜Ｒ３全体のバラツキの比率を同じ
にすることができる。図４から明らかなように、抵抗Ｒ
１〜Ｒ３は発振用トランジスタＴｒ１と増幅用トランジ
スタＴｒ２のベースバイアス用分圧抵抗であり、（Ｒ１
＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖccの電圧がトラン
ジスタＴｒ１のベースに加わり、Ｒ１／（Ｒ１＋Ｒ２＋
Ｒ３）×Ｖccの電圧がトランジスタＴｒ２のベースに加
わる。ここで、ベースバイアス用分圧抵抗である抵抗Ｒ
１〜Ｒ３全体のバラツキの比率は前述したように常に同
じであるため、これら抵抗Ｒ１〜Ｒ３に対する抵抗値の
トリミングは不要となる。一方、抵抗Ｒ４は発振用トラ
ンジスタＴｒ１のエミッタ抵抗であり、電流はＶcc電極
からトランジスタＴｒ２のコレクタとエミッタを通って
トランジスタＴｒ２のコレクタとエミッタに流れ、さら
に抵抗Ｒ４とインダクタンス素子Ｌ４を通って接地され
る。ここで、各抵抗Ｒ１〜Ｒ４のうち、エミッタ抵抗で
ある抵抗Ｒ４によるトランジスタＴｒ１，Ｔｒ２の増幅
度への寄与が最も大きいため、電流値が一定になるよう
に抵抗Ｒ４のみをトリミングして出力調整するようにし
てある。[0017] Among the circuit components of the VCO circuit, the resistor R1~R4 for example a resistive film such as TaSiO ₂ which was formed by using a thin film technology such as sputtering, SiO ₂ or the like, if necessary on the surface Is provided. As shown in FIG. 2, among the four resistors R1 to R4,
R3 is formed as a thin film at a position close to each other on the alumina substrate 1, and the remaining resistor R4 is formed as a thin film juxtaposed at a position distant from the resistors R1 to R3. Thus, the resistance R1
Since R3 to R3 are formed close to each other, even if the resistance values of the resistors R1 to R3 vary from a desired value, the ratio of the variation among the resistors R1 to R3 can be made the same. it can. As is clear from FIG.
Reference numerals 1 to R3 denote base bias voltage dividing resistors of the oscillation transistor Tr1 and the amplification transistor Tr2.
+ R2) / (R1 + R2 + R3) × Vcc is applied to the base of the transistor Tr1, and R1 / (R1 + R2 +
R3) × Vcc is applied to the base of the transistor Tr2. Here, a resistor R which is a voltage dividing resistor for base bias is used.
As described above, since the ratio of the variation among all the resistors 1 to R3 is always the same, the trimming of the resistance values of the resistors R1 to R3 becomes unnecessary. On the other hand, the resistor R4 is an emitter resistor of the oscillation transistor Tr1, and a current flows from the Vcc electrode through the collector and the emitter of the transistor Tr2 to the collector and the emitter of the transistor Tr2, and further grounded through the resistor R4 and the inductance element L4. You. Here, among the resistors R1 to R4, since the resistor R4, which is the emitter resistor, has the largest contribution to the amplification of the transistors Tr1 and Tr2, only the resistor R4 is trimmed so that the current value is constant, and the output is adjusted. I have to do it.

【００１８】また、ＶＣＯ回路の各回路構成素子のう
ち、インダクタンス素子Ｌ１〜Ｌ４と導電路Ｓ１，Ｓ２
は、ＣｒやＣｕ等をスパッタリング等の薄膜技術を用い
て形成したもので、導電パターンＰに接続されている。
各インダクタンス素子Ｌ１〜Ｌ４の表面にはＣｕ層が設
けられており、このＣｕ層によって共振回路のＱが高め
られている。インダクタンス素子Ｌ１とＬ２およびＬ４
はいずれも角形の渦巻き形状に形成されており、それぞ
れの一端はＶctl電極や接地用の導電パターンＰにワイ
ヤーボンディングされている。インダクタンス素子Ｌ２
は概略の共振周波数を設定する共振周波数設定用であ
り、インダクタンス素子Ｌ３はインダクタンス素子Ｌ２
の他端に連続している。インダクタンス素子Ｌ３は共振
周波数を調整するための調整用導電パターンであり、図
２の破線で示すように、インダクタンス素子Ｌ３をトリ
ミングして削ることにより、インダクタンス素子Ｌ２の
巻数が増加して共振周波数を調整するようになってい
る。この場合、トリミング後のインダクタンス素子Ｌ３
の導体幅がインダクタンス素子Ｌ２の導体幅と同じにな
るようにすれば、インダクタンス素子Ｌ２とインダクタ
ンス素子Ｌ３の特性インピーダンスが変わらなくなり、
Ｃ／Ｎ比が良好な発振を得ることができる。Further, among the circuit components of the VCO circuit, the inductance elements L1 to L4 and the conductive paths S1, S2
Is formed of Cr, Cu, or the like by using a thin film technique such as sputtering, and is connected to the conductive pattern P.
A Cu layer is provided on the surface of each of the inductance elements L1 to L4, and the Cu layer enhances the Q of the resonance circuit. Inductance elements L1, L2 and L4
Are formed in a rectangular spiral shape, and one end of each is wire-bonded to a Vctl electrode or a conductive pattern P for grounding. Inductance element L2
Is for setting a resonance frequency for setting an approximate resonance frequency, and the inductance element L3 is an inductance element L2.
Is connected to the other end. The inductance element L3 is an adjustment conductive pattern for adjusting the resonance frequency. As shown by a broken line in FIG. 2, by trimming and cutting the inductance element L3, the number of turns of the inductance element L2 increases and the resonance frequency is reduced. Adjustments are made. In this case, the trimmed inductance element L3
Is made the same as the conductor width of the inductance element L2, the characteristic impedance of the inductance element L2 and the inductance element L3 does not change,
Oscillation with a good C / N ratio can be obtained.

【００１９】導電路Ｓ１，Ｓ２は不平衡信号を平衡信号
に変換して出力する不平衡／平衡変換素子であり、前述
したようにアルミナ基板１上に薄膜形成されている。こ
れら導電路Ｓ１，Ｓ２はアルミナ基板１上で所定のギャ
ップを介して対向するようにクランク状に形成されてお
り、一方の導電路Ｓ１の両端はトランジスタＴｒ２のコ
レクタ電極とコンデンサＣ８に接続された導電パターン
Ｐとに接続され、他方の導電路Ｓ２の両端は一対のＲＦ
out電極に接続されている。この場合、薄膜形成された
導電路Ｓ１，Ｓ２の寸法精度が高いため、両導電路Ｓ
１，Ｓ２間のギャップを狭くして所望の結合度を確保す
ることができ、アルミナ基板１上の限られたスペース内
に小形の不平衡／平衡変換素子を設けることができる。The conductive paths S1 and S2 are unbalanced / balanced conversion elements for converting an unbalanced signal into a balanced signal and outputting the signal, and are formed as a thin film on the alumina substrate 1 as described above. These conductive paths S1 and S2 are formed in a crank shape so as to face each other with a predetermined gap on the alumina substrate 1, and both ends of one conductive path S1 are connected to the collector electrode of the transistor Tr2 and the capacitor C8. The other end of the other conductive path S2 is connected to a pair of RFs.
connected to out electrode. In this case, since the dimensional accuracy of the conductive paths S1 and S2 formed as a thin film is high, both conductive paths S1 and S2 are formed.
A desired degree of coupling can be ensured by narrowing the gap between S1 and S2, and a small unbalanced / balanced conversion element can be provided in a limited space on the alumina substrate 1.

【００２０】また、ＶＣＯ回路の各回路構成素子のう
ち、ダイオードＤ１とトランジスタＴｒ１，Ｔｒ２は、
アルミナ基板１上に薄膜形成された導電パターンＰの接
続ランドに半導体ベアチップを搭載し、該半導体ベアチ
ップを導電パターンＰにワイヤーボンディングしたもの
である。すなわち、図２に示すように、ダイオードＤ１
の半導体ベアチップは角形形状をなし、その下面に設け
られた一方の電極がクリーム半田や導電ペースト等の導
電性接着剤を用いて接続ランドに固定され、半導体ベア
チップの上面に設けられた他方の電極が導電パターンＰ
の所定部位にワイヤーボンディングされている。また、
両トランジスタＴｒ１，Ｔｒ２の半導体ベアチップも角
形形状をなし、その下面に設けられたコレクタ電極が導
電性接着剤を用いて接続ランドに固定され、ベース電極
とエミッタ電極が導電パターンＰの所定部位にワイヤー
ボンディングされている。前述した端面電極３と同様
に、これら接続ランド上にもＮｉ下地メッキ層とＡｕメ
ッキ層が順次積層されている。ここで、図７（ａ）また
は（ｂ）に示すように、半導体ベアチップ４の下面積に
対して接続ランド５の面積が小さく形成されており、こ
のような構成を採用することにより、半導体ベアチップ
４の下方に導電性接着剤の溜り部が確保されるため、導
電性接着剤が半導体ベアチップ４の外形からはみ出して
周囲の導電パターンＰと短絡する事故を未然に防止する
ことができる。また、接続ランド５の内部に開口５ａが
設けられており、これによって余剰の導電性接着剤が開
口５ａ内に溜められるため、導電性接着剤のはみ出しを
より確実に防止できるようになっている。The diode D1 and the transistors Tr1 and Tr2 among the circuit components of the VCO circuit are:
A semiconductor bare chip is mounted on a connection land of a conductive pattern P formed as a thin film on an alumina substrate 1 and the semiconductor bare chip is wire-bonded to the conductive pattern P. That is, as shown in FIG.
The semiconductor bare chip has a square shape, and one electrode provided on the lower surface thereof is fixed to a connection land using a conductive adhesive such as cream solder or conductive paste, and the other electrode provided on the upper surface of the semiconductor bare chip Is the conductive pattern P
Are wire-bonded to predetermined portions. Also,
The semiconductor bare chips of the transistors Tr1 and Tr2 also have a square shape, and the collector electrodes provided on the lower surfaces thereof are fixed to the connection lands using a conductive adhesive, and the base electrodes and the emitter electrodes are connected to predetermined portions of the conductive pattern P by wires. Bonded. Similarly to the end face electrode 3 described above, a Ni base plating layer and an Au plating layer are sequentially laminated on these connection lands. Here, as shown in FIG. 7A or 7B, the area of the connection land 5 is formed to be smaller than the lower area of the semiconductor bare chip 4, and by adopting such a configuration, the semiconductor bare chip Since the pool of the conductive adhesive is secured under the semiconductor chip 4, an accident that the conductive adhesive protrudes from the outer shape of the semiconductor bare chip 4 and short-circuits with the surrounding conductive pattern P can be prevented beforehand. Further, an opening 5a is provided in the connection land 5, and since an excess of the conductive adhesive is accumulated in the opening 5a, it is possible to more reliably prevent the conductive adhesive from protruding. .

【００２１】次に、上記の如く構成された電圧制御発振
器の製造工程について主として図８を用いて説明する。Next, the manufacturing process of the voltage controlled oscillator configured as described above will be described mainly with reference to FIG.

【００２２】まず、図８（ａ）に示すように、アルミナ
基板１の表面全体にTaSiO₂等をスパッタリングした後、
これを所望形状にエッチングして抵抗膜６を形成するこ
とにより、抵抗Ｒ１〜Ｒ４に相当する部分が構成され
る。次に、図８（ｂ）に示すように、抵抗膜６の上から
ＣｒやＣｕ等をスパッタリングし、これを所望形状にエ
ッチングして下部電極７を形成した後、図８（ｃ）に示
すように、下部電極７の上からSiO₂等をスパッタリング
し、これを所望形状にエッチングして誘電体膜８を形成
する。次に、図８（ｄ）に示すように、誘電体膜８の上
からＣｒやＣｕ等をスパッタリングした後、これを所望
形状にエッチングして上部電極９を形成する。その結
果、下部電極７または上部電極９によって導電パターン
Ｐとインダクタンス素子Ｌ１〜Ｌ４および導電路Ｓ１，
Ｓ２に相当する部分が構成され、下部電極７と誘電体膜
８および上部電極９の積層体によってコンデンサＣ１〜
Ｃ１０に相当する部分が構成される。次に、インダクタ
ンス素子Ｌ１〜Ｌ４とコンデンサＣ１〜Ｃ１０に相当す
る部分の表面にＣｕ層をメッキまたは薄膜技術で形成し
た後、図８（ｅ）に示すように、導電パターンＰを除く
部分に保護膜１０を形成する。次に、図８（ｆ）に示す
ように、アルミナ基板１の裏面全体にＣｒやＣｕ等をス
パッタリングした後、これを所望形状にエッチングして
背面電極１１を形成することにより、裏面側の導電パタ
ーンＰ１に相当する部分が構成される。First, as shown in FIG. 8A, after sputtering TaSiO ₂ or the like over the entire surface of the alumina substrate 1,
This is etched into a desired shape to form the resistance film 6, thereby forming a portion corresponding to the resistors R1 to R4. Next, as shown in FIG. 8B, Cr or Cu or the like is sputtered from above the resistive film 6, and is etched into a desired shape to form the lower electrode 7, and then as shown in FIG. As described above, SiO ₂ or the like is sputtered from above the lower electrode 7 and is etched into a desired shape to form the dielectric film 8. Next, as shown in FIG. 8D, after sputtering Cr, Cu, or the like from above the dielectric film 8, this is etched into a desired shape to form the upper electrode 9. As a result, the conductive pattern P and the inductance elements L1 to L4 and the conductive paths S1,
A portion corresponding to S2 is formed, and a laminate of the lower electrode 7, the dielectric film 8, and the upper electrode 9 forms the capacitors C1 to C1.
A portion corresponding to C10 is configured. Next, after a Cu layer is formed on the surfaces of the portions corresponding to the inductance elements L1 to L4 and the capacitors C1 to C10 by plating or thin film technology, as shown in FIG. The film 10 is formed. Next, as shown in FIG. 8 (f), after sputtering Cr, Cu, or the like on the entire back surface of the alumina substrate 1, this is etched into a desired shape to form the back electrode 11, whereby the conductive material on the back surface side is formed. A portion corresponding to the pattern P1 is configured.

【００２３】なお、以上説明した図８（ａ）〜（ｆ）の
工程は、縦横に格子状に延びる分割溝が刻設されたアル
ミナ材からなる大版基板に対して行なわれ、以下に説明
する図８（ｇ）〜（ｊ）の工程は、この大版基板を一方
向の分割溝に沿って切断することで得られる短冊状の分
割片に対して行なわれる。The steps shown in FIGS. 8A to 8F described above are performed on a large-sized substrate made of an alumina material in which division grooves extending vertically and horizontally in a grid pattern are formed. The steps shown in FIGS. 8G to 8J are performed on the strip-shaped divided pieces obtained by cutting the large-sized substrate along the dividing grooves in one direction.

【００２４】すなわち、大版基板を短冊状の分割片に切
断した後、図８（ｇ）に示すように、この分割片の切断
面であるアルミナ基板１の両端面にＡｇ層１２を厚膜形
成し、アルミナ基板１の表裏両面に設けられた導電パタ
ーンＰ，Ｐ１の接地用電極（ＧＮＤ）と入力用電極（Ｖ
cc，Ｖctl）および出力用電極（ＦＲout）同志をＡｇ層
１２で導通する。このＡｇ層１２は前述した端面電極３
のＡｇ厚膜層に相当し、ガラス成分を含まないＡｇペー
ストからなる低温焼成材である。なお、かかるＡｇ層１
２の厚膜形成工程を１つの短冊状分割片に対して行なう
ことも可能であるが、複数の分割片を若干の隙間を存し
て重ね合わせた状態にすれば、Ａｇ層１２を複数の分割
片に対して同時に厚膜形成することができ、大量生産に
好適となる。次に、Ａｇ層１２と半導体ベアチップが搭
載される接続ランドの各表面にＮｉ下地層とＡｕ層を順
次メッキした後、図８（ｈ）に示すように、各接続ラン
ド上にダイオードＤ１とトランジスタＴｒ１，Ｔｒ２の
半導体ベアチップをクリーム半田や導電ペースト等の導
電性接着剤を用いて固定する。この場合、前述したよう
に、半導体ベアチップの下面積に対して接続ランドの面
積が小さく形成されているため、導電性接着剤の半導体
ベアチップからのはみ出しが防止され、導電性接着剤が
半導体ベアチップの周囲の導電パターンＰと不所望に短
絡しないようになっている。次に、図８（ｉ）に示すよ
うに、各半導体ベアチップを導電パターンＰの所定部位
にワイヤーボンディングした後、図８（ｊ）に示すよう
に、エミッタ抵抗である抵抗Ｒ４をトリミングして出力
調整すると共に、調整用導電パターンであるインダクタ
ンス素子Ｌ３をトリミングして共振周波数を調整する。
この場合、共振周波数の調整は個々のアルミナ基板１に
分割する前の短冊状分割片の状態で行なわれ、各アルミ
ナ基板１の隅部に接地用電極（ＧＮＤ）が設けられてい
るため、隣接するアルミナ基板１に設けられた入力用電
極（Ｖcc，Ｖctl）および出力用電極（ＦＲout）間に必
ず接地用電極（ＧＮＤ）が位置することになり、共振周
波数調整が隣接するアルミナ基板１のＶＣＯ回路へ悪影
響を及ぼさないようになっている。That is, after the large plate substrate is cut into strip-shaped divided pieces, as shown in FIG. 8 (g), an Ag layer 12 is thickly formed on both end faces of the alumina substrate 1 which are cut surfaces of the divided pieces. The grounding electrode (GND) and the input electrode (V) of the conductive patterns P, P1 provided on the front and back surfaces of the alumina substrate 1 are formed.
(cc, Vctl) and the output electrode (FRout) are conducted by the Ag layer 12. The Ag layer 12 is formed on the end face electrode 3 described above.
Is a low-temperature fired material made of an Ag paste containing no glass component. In addition, such Ag layer 1
It is also possible to perform the thick film forming step 2 on one strip-shaped divided piece. However, if a plurality of divided pieces are overlapped with a slight gap, the Ag layer 12 can be divided into a plurality of pieces. A thick film can be formed simultaneously on the divided pieces, which is suitable for mass production. Next, after a Ni underlayer and an Au layer are sequentially plated on each surface of the connection land on which the Ag layer 12 and the semiconductor bare chip are mounted, as shown in FIG. 8H, a diode D1 and a transistor are provided on each connection land. The semiconductor bare chips of Tr1 and Tr2 are fixed using a conductive adhesive such as cream solder or conductive paste. In this case, as described above, since the area of the connection land is formed smaller than the lower area of the semiconductor bare chip, the conductive adhesive is prevented from protruding from the semiconductor bare chip, and the conductive adhesive is applied to the semiconductor bare chip. Undesired short circuit with the surrounding conductive pattern P is prevented. Next, as shown in FIG. 8 (i), each semiconductor bare chip is wire-bonded to a predetermined portion of the conductive pattern P, and then, as shown in FIG. 8 (j), a resistor R4 which is an emitter resistor is trimmed and output. At the same time, the resonance frequency is adjusted by trimming the inductance element L3, which is an adjustment conductive pattern.
In this case, the adjustment of the resonance frequency is performed in the state of the strip-shaped divided pieces before being divided into the individual alumina substrates 1, and the grounding electrodes (GND) are provided at the corners of each alumina substrate 1. The ground electrode (GND) is always located between the input electrode (Vcc, Vctl) and the output electrode (FRout) provided on the alumina substrate 1 to be adjusted. The circuit is not adversely affected.

【００２５】次いで、短冊状分割片の個々のアルミナ基
板１にシールドカバー２を取付け、該シールドカバー２
の脚片２ａを接地用電極（ＧＮＤ）に導通する端面電極
３に半田付けた後、分割片を他方の分割溝に沿って個々
のアルミナ基板１に細分割することにより、図１に示す
ような電圧制御発振器が得られる。Next, a shield cover 2 is attached to each of the alumina substrates 1 of the strip-shaped divided pieces.
By soldering the leg piece 2a to the end face electrode 3 conducting to the ground electrode (GND), the divided piece is subdivided into the individual alumina substrates 1 along the other divided groove, as shown in FIG. A voltage-controlled oscillator can be obtained.

【００２６】このように構成された上記実施形態例に係
る電圧制御発振器によれば、アルミナ基板１上にコンデ
ンサＣ１〜Ｃ１０、抵抗Ｒ１〜Ｒ４、コイルＬ１〜Ｌ
４、導電路Ｓ１，Ｓ２等の回路素子とこれら回路素子に
接続される導電パターンＰとを薄膜形成すると共に、こ
のアルミナ基板１上にダイオードＤ１とトランジスタＴ
ｒ１，Ｔｒ２の半導体ベアチップをワイヤーボンディン
グし、かつ、アルミナ基板１の側面に導電パターンの接
地用電極と入出力用電極に接続される端面電極３を設け
たため、ＶＣＯ回路用の構成素子を薄膜技術と半導体素
子のワイヤーボンディングとを用いてアルミナ基板１上
に高密度に実装でき、小型化に好適な面実装タイプの電
圧制御発振器を実現することができる。According to the voltage controlled oscillator according to the above-described embodiment, the capacitors C1 to C10, the resistors R1 to R4, and the coils L1 to L
4. Thin film elements of circuit elements such as conductive paths S1 and S2 and conductive patterns P connected to these circuit elements are formed, and a diode D1 and a transistor T
Since the semiconductor bare chips of r1 and Tr2 are wire-bonded, and the end electrodes 3 connected to the ground electrode and the input / output electrode of the conductive pattern are provided on the side surface of the alumina substrate 1, the constituent elements for the VCO circuit are formed by a thin film technology. And a wire bonding of a semiconductor element, and can be mounted on the alumina substrate 1 at a high density, and a surface mount type voltage controlled oscillator suitable for miniaturization can be realized.

【００２７】また、アルミナ基板１の相対向する２辺の
各隅部に接地用電極（ＧＮＤ電極）を設けると共に、こ
れら接地用電極の内側に入力用電極（Ｖcc，Ｖctl）と
出力用電極（ＲＦout）を設けたため、大版基板から短
冊状の分割片を得た半製品の状態で共振周波数調整を含
む種々の調整／検査を行なった場合においても、これら
の調整／検査が分割片上で隣接する他のアルミナ基板の
回路へ悪影響を及ぼすことがなく、各種の調整／検査を
簡単に行なうことができる。さらに、アルミナ基板１の
４隅の接地用電極にシールドカバー２の脚片２ａを半田
付けしたため、シールド効果の高い電圧制御発振器を実
現することができる。A grounding electrode (GND electrode) is provided at each of two opposing corners of the alumina substrate 1, and an input electrode (Vcc, Vctl) and an output electrode (GND) are provided inside these grounding electrodes. RFout), even when various adjustments / inspections including resonance frequency adjustments are performed in the state of a semi-finished product in which a strip-shaped divided piece is obtained from a large substrate, these adjustments / inspections are adjacent on the divided piece. Various adjustments / inspections can be easily performed without adversely affecting the circuits of other alumina substrates. Further, since the leg pieces 2a of the shield cover 2 are soldered to the ground electrodes at the four corners of the alumina substrate 1, a voltage controlled oscillator having a high shielding effect can be realized.

【００２８】なお、上記実施形態例では、コンデンサ等
の回路素子とトランジスタ等の半導体素子とを同一のア
ルミナ基板上に搭載した場合について説明したが、半導
体ベアチップのみをアルミナ基板上にワイヤーボンディ
ングし、このアルミナ基板をコンデンサ等の回路素子を
薄膜あるいは厚膜形成した別の基板上に半田付けするよ
うに構成することも可能である。In the above-described embodiment, a case has been described in which a circuit element such as a capacitor and a semiconductor element such as a transistor are mounted on the same alumina substrate. However, only a semiconductor bare chip is wire-bonded to the alumina substrate. The alumina substrate may be configured to be soldered on another substrate on which a circuit element such as a capacitor is formed as a thin film or a thick film.

【００２９】[0029]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。The present invention is embodied in the form described above and has the following effects.

【００３０】アルミナ基板上に半導体ベアチップをワイ
ヤーボンディングすると共に、アルミナ基板の相対向す
る２辺のそれぞれの隅部に接地用電極を設け、これらこ
れら隅部から離れた位置に入力用電極と出力用電極を設
けたため、アルミナ基板上に必要とされる回路部品を高
密度実装して電圧制御発振器の小型化を図ることができ
るのみならず、大版基板から多数のアルミナ基板が短冊
状に繋がった分割片を得た半製品の状態で種々の調整／
検査を行なった場合においても、隣接するアルミナ基板
上の回路への悪影響を接地用電極によって解消すること
ができる。A semiconductor bare chip is wire-bonded on an alumina substrate, and ground electrodes are provided at two corners of the alumina substrate facing each other, and an input electrode and an output electrode are provided at positions away from these corners. Since the electrodes were provided, not only could the required circuit components be mounted on the alumina substrate at high density to reduce the size of the voltage-controlled oscillator, but also a large number of alumina substrates were connected in a strip form from the large-size substrate. Various adjustments /
Even when the inspection is performed, the adverse effect on the circuit on the adjacent alumina substrate can be eliminated by the ground electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施形態例に係る電圧制御発振器の斜
視図である。FIG. 1 is a perspective view of a voltage controlled oscillator according to an embodiment of the present invention.

【図２】回路構成レイアウトを示すアルミナ基板の平面
図である。FIG. 2 is a plan view of an alumina substrate showing a circuit configuration layout.

【図３】アルミナ基板の裏面図である。FIG. 3 is a rear view of the alumina substrate.

【図４】ＶＣＯ回路の説明図である。FIG. 4 is an explanatory diagram of a VCO circuit.

【図５】端面電極を示す斜視図である。FIG. 5 is a perspective view showing an end face electrode.

【図６】端面電極の断面図である。FIG. 6 is a sectional view of an end face electrode.

【図７】半導体ベアチップと接続ランドの関係を示す説
明図である。FIG. 7 is an explanatory diagram showing a relationship between a semiconductor bare chip and connection lands.

【図８】電圧制御発振器の製造工程を示す説明図であ
る。FIG. 8 is an explanatory diagram illustrating a manufacturing process of the voltage controlled oscillator.

【符号の説明】[Explanation of symbols]

１ アルミナ基板 ２ シールドカバー ３ 端面電極 ４ 半導体ベアチップ ５ 接続ランド ５ａ 開口 ６ 抵抗膜 ７ 下部電極 ８ 誘電体膜 ９ 上部電極 １０ 保護膜 １１ 背面電極 １２ Ａｇ層 Ｃ１〜Ｃ１０ コンデンサ Ｒ１〜Ｒ４ 抵抗 Ｌ１〜Ｌ４ インダクタンス素子 Ｔｒ１〜Ｔｒ２ トランジスタ Ｓ１，Ｓ２ 導電路 Ｐ，Ｐ１ 導電パターン DESCRIPTION OF SYMBOLS 1 Alumina substrate 2 Shield cover 3 End face electrode 4 Semiconductor bare chip 5 Connection land 5a Opening 6 Resistive film 7 Lower electrode 8 Dielectric film 9 Upper electrode 10 Protective film 11 Back electrode 12 Ag layer C1-C10 Capacitors R1-R4 Resistance L1-L4 Inductance element Tr1 to Tr2 Transistor S1, S2 Conductive path P, P1 Conductive pattern

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J081 AA03 AA11 BB01 CC42 DD03 DD26 EE02 EE03 EE09 EE18 FF04 GG05 GG07 JJ04 JJ12 JJ14 JJ15 JJ18 JJ23 KK02 KK03 KK09 KK11 KK12 KK22 LL01 MM01 MM07 MM08  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference)

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 方形平板状のアルミナ基板上にワイヤー
ボンディングされたトランジスタとダイオードを含む半
導体ベアチップを備え、前記アルミナ基板の相対向する
２辺のそれぞれの隅部に接地用電極を設けると共に、前
記隅部から離れた位置に入力用電極と出力用電極を設け
たことを特徴とする電圧制御発振器。1. A semiconductor bare chip including a transistor and a diode wire-bonded on a rectangular plate-shaped alumina substrate, a grounding electrode provided at each of two opposing corners of the alumina substrate, A voltage controlled oscillator characterized in that an input electrode and an output electrode are provided at positions away from corners. 【請求項２】 請求項１の記載において、前記アルミナ
基板に前記半導体ベアチップを覆うようにシールドカバ
ーを取付け、このシールドカバーを前記接地用電極に半
田付けしたことを特徴とする電圧制御発振器。2. The voltage controlled oscillator according to claim 1, wherein a shield cover is attached to said alumina substrate so as to cover said semiconductor bare chip, and said shield cover is soldered to said ground electrode.