JP2001332956A - Membrane piezoelectric element substrate - Google Patents
Membrane piezoelectric element substrateInfo
- Publication number
- JP2001332956A JP2001332956A JP2000148317A JP2000148317A JP2001332956A JP 2001332956 A JP2001332956 A JP 2001332956A JP 2000148317 A JP2000148317 A JP 2000148317A JP 2000148317 A JP2000148317 A JP 2000148317A JP 2001332956 A JP2001332956 A JP 2001332956A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric element
- film piezoelectric
- thin film
- connection wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、強誘電体型の圧電体薄
膜を用いた薄膜圧電素子に関し、特に、圧電体薄膜の分
極処理の効率を向上させた薄膜圧電素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film piezoelectric device using a ferroelectric type piezoelectric thin film, and more particularly to a thin film piezoelectric device having improved efficiency of polarization processing of a piezoelectric thin film.
【０００２】[0002]
【従来の技術】圧電体薄膜は、電圧を印加することより
伸縮や振動をさせることができ、アクチュエータ、フィ
ルタ、発信器等に使用される。特に、高性能なフィルタ
等を形成するために、例えば、セラミック焼結体等の強
誘電体型の圧電体薄膜を用いた薄膜圧電素子が提案され
ている（特開平８−１４８９６８号公報）。2. Description of the Related Art Piezoelectric thin films can be expanded or contracted or vibrated by applying a voltage, and are used for actuators, filters, transmitters and the like. Particularly, in order to form a high-performance filter or the like, a thin film piezoelectric element using a ferroelectric type piezoelectric thin film such as a ceramic sintered body has been proposed (Japanese Patent Application Laid-Open No. 8-148968).
【０００３】強誘電体型の圧電体薄膜を用いる場合、所
定の特性を得るために圧電体薄膜の分極処理が必要とな
る。即ち、強誘電体型の圧電体材料は、材料中に電気双
極子を持っているが、その配向方向が任意であれば十分
な圧電特性が得られないため、圧電体材料に高電圧を印
加して、電気双極子を所定の方向に配向させることが必
要である。具体的には、半導体基板上に複数の薄膜圧電
素子を形成した後、圧電体薄膜を挟む電極間に高電圧を
印加し、分極処理が行われる。When a ferroelectric type piezoelectric thin film is used, a polarization treatment of the piezoelectric thin film is required to obtain predetermined characteristics. In other words, a ferroelectric type piezoelectric material has an electric dipole in the material, but if the orientation direction is arbitrary, sufficient piezoelectric characteristics cannot be obtained, so that a high voltage is applied to the piezoelectric material. Thus, it is necessary to orient the electric dipole in a predetermined direction. Specifically, after forming a plurality of thin film piezoelectric elements on a semiconductor substrate, a high voltage is applied between electrodes sandwiching the piezoelectric thin film to perform a polarization process.
【０００４】[0004]
【発明が解決しようとする課題】しかし、例えば、一辺
が１ｍｍの薄膜圧電素子を、直径が８インチのウエハ上
に形成した場合、１枚のウエハ上には、約３４０００個
と薄膜圧電素子が形成される。従って、各薄膜圧電素子
の電極毎にプローブを接触させ、高電圧を印加して分極
処理を行うためには、非常に長い時間が必要となり、薄
膜圧電素子の製造コストの上昇を招くこととなる。ま
た、ウエハ上の薄膜圧電素子では、２次元に電極パッド
が形成、配置されるため、プローブを正確に電極に接触
させることも困難であった。However, for example, when a thin film piezoelectric element having a side of 1 mm is formed on a wafer having a diameter of 8 inches, about 34,000 thin film piezoelectric elements are formed on one wafer. It is formed. Therefore, it takes a very long time to bring the probe into contact with each electrode of each thin-film piezoelectric element and apply a high voltage to perform the polarization process, which leads to an increase in the manufacturing cost of the thin-film piezoelectric element. . Further, in the case of a thin film piezoelectric element on a wafer, since electrode pads are formed and arranged two-dimensionally, it has been difficult to accurately contact a probe with an electrode.
【０００５】そこで、本発明は、強誘電体型の圧電体薄
膜を用いた薄膜圧電素子において、基板上での分極処理
を容易かつ迅速に行える薄膜圧電素子基板を提供するこ
とを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film piezoelectric element substrate using a ferroelectric type piezoelectric thin film, which can easily and quickly perform a polarization process on the substrate.
【０００６】[0006]
【課題を解決するための手段】本発明は、半導体基板上
に、複数の薄膜圧電素子をマトリックス状に配置した薄
膜圧電素子基板であって、該薄膜圧電素子が、該半導体
基板上に積層された下部電極と、強誘電体型の圧電体膜
と、上部電極と、該下部電極に接続された下部電極パッ
ドと、該上部電極に接続された上部電極パッドとを含
み、各薄膜圧電素子の下部電極パッドと、各薄膜圧電素
子の上部電極パッドとが、互いが略平行となる直線状
に、それぞれ並置されたことを特徴とする薄膜圧電素子
基板である。かかる薄膜圧電素子基板では、上部電極パ
ッドと下部電極パッドが、それぞれ直線状に配置されて
いるため、分極処理を行うためのプローバの接触が容易
となる。また、分極処理に使用する、複数のプローブピ
ンを直線状に配置したカード型プローブの設計も、プロ
ーブピンの位置が複雑な構造のカード型プローブの設計
に比べて容易となる。SUMMARY OF THE INVENTION The present invention is a thin film piezoelectric element substrate having a plurality of thin film piezoelectric elements arranged in a matrix on a semiconductor substrate, wherein the thin film piezoelectric elements are stacked on the semiconductor substrate. A lower electrode, a ferroelectric type piezoelectric film, an upper electrode, a lower electrode pad connected to the lower electrode, and an upper electrode pad connected to the upper electrode. An electrode pad and an upper electrode pad of each thin film piezoelectric element are arranged side by side in a straight line substantially parallel to each other. In such a thin film piezoelectric element substrate, since the upper electrode pad and the lower electrode pad are respectively arranged linearly, the contact of the prober for performing the polarization process becomes easy. In addition, the design of a card-type probe used for polarization processing, in which a plurality of probe pins are linearly arranged, is easier than the design of a card-type probe having a structure in which the positions of the probe pins are complicated.
【０００７】また、本発明は、上記薄膜圧電素子が、略
平行に設けられた第１ダイシングラインと、第２ダイシ
ングラインに挟まれ、各薄膜圧電素子の下部電極パッド
が、該第１ダイシングラインに沿って設けられ、各薄膜
圧電素子の上部電極パッドが、該第２ダイシングライン
に沿って設けられたものであってもよい。Further, the present invention provides the above-mentioned thin film piezoelectric element is sandwiched between a first dicing line and a second dicing line provided substantially in parallel, and a lower electrode pad of each thin film piezoelectric element is connected to the first dicing line. And the upper electrode pad of each thin film piezoelectric element may be provided along the second dicing line.
【０００８】また、本発明は、更に、上記半導体基板上
に、互いが略平行となるように配置された第１接続配線
と第２接続配線とを含み、各薄膜圧電素子の上記下部電
極パッドが、該第１接続配線に接続され、各薄膜圧電素
子の上記上部電極パッドが、該第２接続配線に接続され
たことを特徴とする薄膜圧電素子基板でもある。かかる
薄膜圧電素子基板では、各薄膜圧電素子の上部電極パッ
ドと下部電極パッドに接続された第１接続配線、第２接
続配線が設けられているため、第１接続配線と第２接続
配線との間に電界をかけるだけで、分極処理を行うこと
ができる。また、第１接続配線と第２接続配線の高さが
略等しく、プローブの接触がより確実になる。The present invention further includes a first connection wiring and a second connection wiring arranged on the semiconductor substrate so as to be substantially parallel to each other, wherein the lower electrode pad of each thin film piezoelectric element is provided. Is connected to the first connection wiring, and the upper electrode pad of each thin film piezoelectric element is connected to the second connection wiring. In such a thin film piezoelectric element substrate, since the first connection wiring and the second connection wiring connected to the upper electrode pad and the lower electrode pad of each thin film piezoelectric element are provided, the connection between the first connection wiring and the second connection wiring is established. Polarization can be performed only by applying an electric field between them. Further, the height of the first connection wiring and the height of the second connection wiring are substantially equal, and the contact of the probe becomes more reliable.
【０００９】上記第１接続配線が上記第１ダイシングラ
インに沿って設けられ、上記第２接続配線が上記第２ダ
イシングラインに沿って設けられることが好ましい。即
ち、第１接続配線は、第１ダイシングライン上に、又は
第１ダイシングライン近傍に、第１ダイシングラインに
沿って設けられることが好ましい。第２接続配線につい
ても同様である。It is preferable that the first connection wiring is provided along the first dicing line, and the second connection wiring is provided along the second dicing line. That is, it is preferable that the first connection wiring be provided on the first dicing line or in the vicinity of the first dicing line and along the first dicing line. The same applies to the second connection wiring.
【００１０】また、本発明は、更に、上記第１接続配線
を挟んで、上記薄膜圧電素子と対向し、その下部電極パ
ッドが該第１接続配線の接続された複数の薄膜圧電素子
を有することを特徴とする薄膜圧電素子基板でもある。
かかる構造とすることにより、接続配線の本数を少なく
することができる。Further, the present invention further comprises a plurality of thin film piezoelectric elements opposed to the thin film piezoelectric element with the first connection wiring interposed therebetween, and a lower electrode pad of which is connected to the first connection wiring. This is also a thin film piezoelectric element substrate characterized by the following.
With such a structure, the number of connection wirings can be reduced.
【００１１】上記第１接続配線を挟んで互いに対向する
上記薄膜圧電素子は、該第１接続配線に対して線対称な
構造を有することが好ましい。It is preferable that the thin film piezoelectric elements facing each other with the first connection wiring interposed therebetween have a line-symmetric structure with respect to the first connection wiring.
【００１２】また、本発明は、上記下部電極パッドと上
記第１接続配線との間、又は上記上部電極パッドと上記
第２接続配線との間に、抵抗部が接続されたことを特徴
とする薄膜圧電素子基板でもある。かかる薄膜圧電素子
基板では、第１接続配線と第２接続配線との間に抵抗部
が設けられているため、一部の薄膜圧電素子が絶縁破壊
された場合でも、他の薄膜圧電素子には十分な電圧を印
加でき、分極処理を有効に行うことができる。Further, the present invention is characterized in that a resistor is connected between the lower electrode pad and the first connection wiring or between the upper electrode pad and the second connection wiring. It is also a thin film piezoelectric element substrate. In such a thin film piezoelectric element substrate, since the resistance portion is provided between the first connection wiring and the second connection wiring, even if some of the thin film piezoelectric elements are broken down, the other thin film piezoelectric elements are not. A sufficient voltage can be applied, and the polarization process can be performed effectively.
【００１３】上記抵抗部は、窒化チタン、酸化シリコ
ン、窒化シリコン、酸化ルテニウム、窒化ルテニウム、
窒化タンタル、及び酸化タンタルからなる群より選択さ
れた一の材料を含むことが好ましい。[0013] The resistance portion may be made of titanium nitride, silicon oxide, silicon nitride, ruthenium oxide, ruthenium nitride,
It is preferable to include one material selected from the group consisting of tantalum nitride and tantalum oxide.
【００１４】上記抵抗部は、上記第１接続配線及び上記
第２接続配線と同じ材料からなり、これらの配線より断
面積の小さい配線からなることが好ましい。かかる構造
の抵抗部を用いることにより、製造工程を増やすことな
く抵抗部を形成することができる。It is preferable that the resistance section is made of the same material as the first connection wiring and the second connection wiring, and is formed of a wiring having a smaller sectional area than these wirings. By using the resistor having such a structure, the resistor can be formed without increasing the number of manufacturing steps.
【００１５】上記接続部は、上記第１接続配線及び上記
第２接続配線と同じ材料からなる下層電極及び上層電極
と、これらの電極間に挟まれた絶縁層とからなることが
好ましい。It is preferable that the connection portion includes a lower electrode and an upper electrode made of the same material as the first connection wiring and the second connection wiring, and an insulating layer interposed between these electrodes.
【００１６】また、本発明は、上記下部電極パッドと上
記第１接続配線との間、又は上記上部電極パッドと上記
第２接続配線との間に、ヒューズ部が接続されたことを
特徴とする薄膜圧電素子基板でもある。かかる薄膜圧電
素子基板では、第１接続配線と第２接続配線との間にヒ
ューズ部が設けられているため、一部の薄膜圧電素子が
絶縁破壊された場合でも、他の薄膜圧電素子には十分な
電圧を印加でき、分極処理を有効に行うことができる。Further, the present invention is characterized in that a fuse portion is connected between the lower electrode pad and the first connection wiring or between the upper electrode pad and the second connection wiring. It is also a thin film piezoelectric element substrate. In such a thin film piezoelectric element substrate, since a fuse portion is provided between the first connection wiring and the second connection wiring, even if some of the thin film piezoelectric elements are broken down, the other thin film piezoelectric elements are not. A sufficient voltage can be applied, and the polarization process can be performed effectively.
【００１７】上記ヒューズ部は、鉛、インジウム、す
ず、アルミニウム及び金からなる群から選択される一の
材料を含むことが好ましい。It is preferable that the fuse section contains one material selected from the group consisting of lead, indium, tin, aluminum and gold.
【００１８】また、上記第１接続配線の端部に、第１接
続配線パッドが設けられ、上記第２接続配線の端部に、
第２接続配線パッドが設けられたものであっても良い。
プローブの接触を容易にするためである。A first connection wiring pad is provided at an end of the first connection wiring, and a first connection wiring pad is provided at an end of the second connection wiring.
The second connection wiring pad may be provided.
This is for facilitating contact of the probe.
【００１９】また、複数の上記第１接続配線が、一の第
１接続配線パッドに接続され、複数の上記第２接続配線
が、一の第２接続配線パッドに接続されたものであって
も良い。かかる構造を使用することにより、プローバの
プローブピンを少なくすることができる。Further, the plurality of first connection wirings may be connected to one first connection wiring pad, and the plurality of second connection wirings may be connected to one second connection wiring pad. good. By using such a structure, the number of probe pins of the prober can be reduced.
【００２０】[0020]
【発明の実施の形態】実施の形態１．図１は、本実施の
形態１にかかる薄膜圧電素子であり、図１（ａ）に上面
図を、図１（ｂ）にＡ−Ａ方向の断面図を示す。図１の
薄膜圧電素子１００では、シリコンの半導体基板１上
に、酸化シリコンの絶縁膜２が形成されている。絶縁膜
２の上には白金の下部電極３、チタン酸鉛の圧電体膜
４、白金の上部電極６が、積層形成されている。絶縁膜
２上には、下部電極３と電気的に接続された下部電極パ
ッド７、８と、ブリッジ部１１、１２を介して上部電極
５、６と電気的に接続された上部電極パッド９、１０が
設けられている。一方、半導体基板１の裏面には、絶縁
膜２の裏面が露出するように開口部１３が設けられてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows a thin-film piezoelectric element according to the first embodiment. FIG. 1A shows a top view, and FIG. 1B shows a cross-sectional view in the AA direction. In the thin film piezoelectric element 100 of FIG. 1, an insulating film 2 of silicon oxide is formed on a semiconductor substrate 1 of silicon. A lower electrode 3 made of platinum, a piezoelectric film 4 made of lead titanate, and an upper electrode 6 made of platinum are laminated on the insulating film 2. On the insulating film 2, lower electrode pads 7, 8 electrically connected to the lower electrode 3, and upper electrode pads 9, electrically connected to the upper electrodes 5, 6 via bridge portions 11, 12, 10 are provided. On the other hand, an opening 13 is provided on the back surface of the semiconductor substrate 1 so that the back surface of the insulating film 2 is exposed.
【００２１】図１（ａ）に示すように、本実施の形態に
かかる薄膜圧電素子１００は略矩形であり、その一辺
（図１（ａ）では下方の辺）に隣接して２つの下部電極
７、８が設けられ、一方、かかる辺に平行な他の一辺
（図１（ａ）では上方の辺）に隣接して２つの上部電極
９、１０が設けられている。As shown in FIG. 1A, the thin film piezoelectric element 100 according to the present embodiment is substantially rectangular, and has two lower electrodes adjacent to one side thereof (the lower side in FIG. 1A). 7 and 8, while two upper electrodes 9 and 10 are provided adjacent to another side (upper side in FIG. 1A) parallel to the side.
【００２２】次に、図１の薄膜圧電素子１００の製造方
法について、図２を参照しながら説明する。後述する第
１及び第２接続配線１４、１５以外の製造工程は、従来
の薄膜圧電素子の製造方法と概ね同じである。かかる製
造方法では、複数の薄膜圧電素子１００を半導体基板１
上に形成して、最後にこれを分割して各薄膜圧電素子１
００とする。Next, a method for manufacturing the thin-film piezoelectric element 100 of FIG. 1 will be described with reference to FIG. Manufacturing steps other than the first and second connection wirings 14 and 15 described later are substantially the same as those of the conventional method of manufacturing a thin film piezoelectric element. In this manufacturing method, the plurality of thin film piezoelectric elements 100 are
Formed on the substrate and finally divided into thin film piezoelectric elements 1
00.
【００２３】かかる製造方法では、まず、シリコンの半
導体基板１上に酸化シリコンの絶縁膜２が形成される。
かかるリコンの絶縁膜２は、プラズマＣＶＤ法により、
例えば基板温度を３００℃に保持して形成される。絶縁
膜２の膜厚は約３０００Åである。In this manufacturing method, first, a silicon oxide insulating film 2 is formed on a silicon semiconductor substrate 1.
The insulating film 2 of the recon is formed by a plasma CVD method.
For example, it is formed while maintaining the substrate temperature at 300 ° C. The thickness of the insulating film 2 is about 3000 °.
【００２４】次に、絶縁膜２上には、約５００Åのチタ
ン層からなる密着層（図示せず）が形成され、その上
に、２０００Åの白金層３’が形成される。これらは、
いずれも、Ａｒガスをスパッタガスに用いたＲＦマグネ
トロンスパッタ法により形成される。Next, an adhesion layer (not shown) made of a titanium layer of about 500.degree. Is formed on the insulating film 2, and a platinum layer 3 'of 2000.degree. Is formed thereon. They are,
Both are formed by an RF magnetron sputtering method using Ar gas as a sputtering gas.
【００２５】次に、白金層３’上にチタン酸鉛薄膜４’
が形成される。チタン酸鉛薄膜４’は、基板温度を６０
０℃にし、鉛含有量が２０％を超えるチタン酸鉛ターゲ
ットを、Ａｒ／Ｏ2混合ガス（Ａｒガス／Ｏ2ガス＝９０
／１０）中でスパッタするＲＦマグネトロンスパッタ法
により形成する。Next, a lead titanate thin film 4 'is formed on the platinum layer 3'.
Is formed. The lead titanate thin film 4 'has a substrate temperature of 60
0 ° C., and a lead titanate target having a lead content exceeding 20% was mixed with an Ar / O 2 mixed gas (Ar gas / O 2 gas = 90).
/ 10) is formed by an RF magnetron sputtering method in which sputtering is performed.
【００２６】次に、通常の蒸着法、パターニング法を用
いて、下部電極３と同一材料、同一膜厚の上部電極５、
６をチタン酸鉛薄膜４’上に形成する。上部電極５、６
は、それぞれが矩形形状であり、後の工程で加工される
圧電体膜４上に、略平行に形成される。Next, the upper electrode 5 having the same material and the same thickness as the lower electrode 3 is formed using a normal vapor deposition method and a patterning method.
6 is formed on the lead titanate thin film 4 '. Upper electrodes 5, 6
Have a rectangular shape, and are formed substantially in parallel on the piezoelectric film 4 to be processed in a later step.
【００２７】次に、塩酸と硝酸の混合液を用いた湿式エ
ッチングにより、チタン酸鉛薄膜４’をパターンニング
し、圧電体膜４を形成する。また、イオンミリングによ
り、白金層３’をパターンニグし、下部電極３を形成す
る。かかる工程において、同時に、第１接続配線１４及
び第２接続配線１５が形成される。また、第１接続配線
１４と下部電極７、８とを接続する第１接続部２４、第
２接続配線１５と上部電極９、１０とを接続する第２接
続部２５も同時に形成される。Next, the lead titanate thin film 4 ′ is patterned by wet etching using a mixture of hydrochloric acid and nitric acid to form the piezoelectric film 4. Also, the platinum layer 3 ′ is patterned by ion milling to form the lower electrode 3. In this step, the first connection wiring 14 and the second connection wiring 15 are formed at the same time. Further, a first connection portion 24 connecting the first connection wiring 14 and the lower electrodes 7 and 8 and a second connection portion 25 connecting the second connection wiring 15 and the upper electrodes 9 and 10 are formed at the same time.
【００２８】また、めっき法により、上部電極４と上部
電極パッド９との間、及び上部電極５と上部電極パッド
１０との間に、それぞれブリッジ部１２、１１を形成す
る。Bridge portions 12 and 11 are formed between the upper electrode 4 and the upper electrode pad 9 and between the upper electrode 5 and the upper electrode pad 10 by plating, respectively.
【００２９】次に、半導体基板１の素子形成面を、ワッ
クス等用いてガラス板に張り付けて素子を保護した後、
例えば、７０℃に保持された５％水酸化カリウム水溶液
を用いて、半導体基板１の裏面の所定部分をエッチング
除去し、除去部１３を形成する。除去部１３を形成した
後、半導体基板１は、ガラス板からはずされる。Next, after the element formation surface of the semiconductor substrate 1 is adhered to a glass plate using wax or the like to protect the elements,
For example, a predetermined portion on the back surface of the semiconductor substrate 1 is removed by etching using a 5% aqueous solution of potassium hydroxide maintained at 70 ° C. to form a removed portion 13. After forming the removing portion 13, the semiconductor substrate 1 is removed from the glass plate.
【００３０】次に、各接続配線１４、１５に、例えばプ
ローブを接触させて、第１接続配線１４と第２接続配線
１５との間に所定の電圧を印加して、分極処理を行う。
「セラミック工学ハンドブック」（日本セラミックス協
会編、技報堂出版株式会）の第1760頁に記載されている
ように、分極処理は、圧電体材料の抗電界の２〜３倍の
電界を、圧電体膜に印加して行われる。具体的には、数
ｋＶ／ｃｍ〜数百ｋＶ／ｃｍの電界を、数１０℃〜２５
０℃の温度の下で、１〜１５時間程度印加して行われ
る。ここでは、半導体基板１の温度を２００℃に保持
し、１５０ｋＶ／ｃｍの電界を印加することにより分極
処理を行う。Next, for example, a probe is brought into contact with each of the connection wirings 14 and 15 to apply a predetermined voltage between the first connection wiring 14 and the second connection wiring 15 to perform a polarization process.
As described on page 1760 of the “Ceramic Engineering Handbook” (edited by The Ceramic Society of Japan, Gihodo Publishing Co., Ltd.), the polarization treatment causes an electric field 2-3 times the coercive electric field of the piezoelectric material to be applied to the piezoelectric film. Is performed. Specifically, an electric field of several kV / cm to several hundred kV / cm is applied at several tens degrees Celsius to 25
The application is performed at a temperature of 0 ° C. for about 1 to 15 hours. Here, the polarization process is performed by maintaining the temperature of the semiconductor substrate 1 at 200 ° C. and applying an electric field of 150 kV / cm.
【００３１】特に、本実施の形態では、図２に示すよう
に、同一の向きに形成された複数の薄膜圧電素子１００
が、ダイシングライン１６、１７を介してマトリックス
状に配置され、更に、各薄膜圧電素子１００の下部電極
７、８、上部電極９、１０が、ダイシングライン１６に
沿って形成された第１接続配線１４、第２接続配線１５
に、第１接続部２４、第２接続部２５を介して接続され
ている。従って、第１接続配線１４と第２接続配線１５
との間に所定の電圧を印加することにより、第１接続配
線１４と第２接続配線１５との間に接続された複数の薄
膜圧電素子１００を同時に分極処理することができる。In particular, in this embodiment, as shown in FIG. 2, a plurality of thin film piezoelectric elements 100 formed in the same direction.
Are arranged in a matrix through dicing lines 16 and 17, and further, the first connection wiring in which the lower electrodes 7, 8 and the upper electrodes 9, 10 of each thin-film piezoelectric element 100 are formed along the dicing line 16. 14, second connection wiring 15
Are connected via a first connection portion 24 and a second connection portion 25. Therefore, the first connection wiring 14 and the second connection wiring 15
By applying a predetermined voltage between the thin film piezoelectric elements 100 connected between the first connection wiring 14 and the second connection wiring 15, the polarization processing can be performed simultaneously.
【００３２】分極処理の後、ダイシングライン１６に沿
って、下部電極７、８と第１接続部２４との間、上部電
極９、１０と第２接続部２５との間を、ダイシングソー
により切断する。また、ダイシングライン１７に沿っ
て、各薄膜圧電素子間を切断する。以上の工程により、
図１に示す薄膜圧電素子１００が完成する。After the polarization treatment, the dicing saw is used to cut along the dicing line 16 between the lower electrodes 7 and 8 and the first connection portion 24 and between the upper electrodes 9 and 10 and the second connection portion 25 using a dicing saw. I do. Further, the thin film piezoelectric elements are cut along the dicing line 17. Through the above steps,
The thin film piezoelectric element 100 shown in FIG. 1 is completed.
【００３３】図３に、本実施の形態にかかる他の薄膜圧
電素子１００の配置を示す。図３では、各ダイシングラ
イン１６上に１本ずつ接続配線が設けられている。ま
た、接続配線は、第１接続配線１４と第２接続配線１５
とが交互になるように配置されている。一方、接続配線
１４、１５の間に形成された薄膜圧電素子１００は、各
接続配線に対して、線対称の素子構造となっている。FIG. 3 shows an arrangement of another thin film piezoelectric element 100 according to the present embodiment. In FIG. 3, one connection wiring is provided on each dicing line 16. In addition, the connection wiring includes a first connection wiring 14 and a second connection wiring 15.
And are alternately arranged. On the other hand, the thin film piezoelectric element 100 formed between the connection wirings 14 and 15 has an element structure that is line-symmetric with respect to each connection wiring.
【００３４】このため、例えば、第１接続配線１４に
は、その両側に設けられた複数の薄膜圧電素子１００の
下部電極７、８が、第１接続部２４を介して接続される
こととなる。同様に、第２接続配線１５には、その両側
に設けられた複数の薄膜圧電素子１００の下部電極９、
１０が接続されることとなる。かかる配置では、接続配
線の数を減らすことができる。Therefore, for example, the lower electrodes 7 and 8 of the plurality of thin film piezoelectric elements 100 provided on both sides of the first connection wiring 14 are connected via the first connection portion 24. . Similarly, the lower electrode 9 of the plurality of thin film piezoelectric elements 100 provided on both sides thereof
10 will be connected. In such an arrangement, the number of connection wirings can be reduced.
【００３５】図４、５は、図３にその一部を示した薄膜
圧電素子基板２００の全体図であり、各接続配線１４、
１５にプローブを接触させやすくするために、薄膜圧電
素子基板２００上に、接続配線パッドを設けたものであ
る。図４では、基板２００上にマトリックス状に複数の
薄膜圧電素子１００が形成され、その間に、第１接続配
線１４と第２接続配線１５とが交互に設けられている。
第１、第２接続配線１４、１５は、それぞれ各薄膜圧電
素子１００の下部電極７、８、上部電極９、１０と接続
されている。更に、各接続配線１４、１５の両端部に、
接続配線パッド１８、１９が設けられている。FIGS. 4 and 5 are overall views of the thin film piezoelectric element substrate 200, a part of which is shown in FIG.
The connection wiring pads are provided on the thin-film piezoelectric element substrate 200 in order to make the probe easily contact the substrate 15. In FIG. 4, a plurality of thin film piezoelectric elements 100 are formed in a matrix on a substrate 200, and first connection wires 14 and second connection wires 15 are provided alternately therebetween.
The first and second connection wirings 14 and 15 are connected to the lower electrodes 7 and 8 and the upper electrodes 9 and 10 of each thin-film piezoelectric element 100, respectively. Furthermore, at both ends of each connection wiring 14 and 15,
Connection wiring pads 18 and 19 are provided.
【００３６】このように、面積が広い接続配線パッド１
８、１９を設けることにより、接続配線１４、１５の間
に分極電界を印加する場合に、プローブの接続を容易に
行うことができる。なお、図４では、横方向（オリフラ
方向）に略直線状に接続配線パッド１８、１９を配列し
たが、例えば、基板の外周に沿って略円状に配置する
等、他の配列にしてもかまわない。As described above, the connection wiring pad 1 having a large area
Provision of the probes 8 and 19 facilitates connection of the probe when a polarization electric field is applied between the connection wires 14 and 15. In FIG. 4, the connection wiring pads 18 and 19 are arranged substantially linearly in the horizontal direction (direction of the orientation flat). However, other arrangements such as arrangement of a substantially circular shape along the outer periphery of the substrate are possible. I don't care.
【００３７】図５では、複数の第１接続配線１４が１本
に配線に接続され、その先端に接続配線パッド２０が設
けられている。第２接続配線１５も同様に接続配線パッ
ド２１に接続されている。従って、接続配線パッド２
０、２１にそれぞれプローブを接触させて所定の電圧を
印加するだけで、複数の薄膜圧電素子１００の分極処理
が可能となる。In FIG. 5, a plurality of first connection wires 14 are connected to one wire, and a connection wire pad 20 is provided at the end. The second connection wiring 15 is similarly connected to the connection wiring pad 21. Therefore, the connection wiring pad 2
The polarization process of the plurality of thin film piezoelectric elements 100 can be performed only by applying a predetermined voltage by bringing the probes into contact with 0 and 21, respectively.
【００３８】なお、本実施の形態では、第１、及び第２
接続配線１４、１５を形成して、各薄膜圧電素子１００
の下部電極７、８同士、上部電極９、１０同士を接続す
る場合について述べたが、かかる第１、第２接続配線１
４、１５を形成しないことも可能である。即ち、本実施
の形態にかかる薄膜圧電素子基板では、例えば、図２の
ように、各薄膜圧電素子１００の下部電極７、８は、各
薄膜圧電素子１００の左側に、縦方向の直線上に配置さ
れている。一方、上部電極９、１０は、各薄膜圧電素子
１００の右側に、縦方向の直線上に配置されている。従
って、例えば、複数のプローブピンを直線状に配置した
カード型プローブを用いることにより、各下部／上部電
極とプローブピンとを容易に接触させることができ、圧
電薄膜の分極処理を行うことができる。また、このよう
なカード型プローブの設計も、プローブピンの位置が複
雑な構造のカード型プローブに比べて容易となる。In the present embodiment, the first and second
By forming the connection wirings 14 and 15, each thin film piezoelectric element 100
The case where the lower electrodes 7 and 8 are connected to each other and the upper electrodes 9 and 10 are connected to each other.
It is also possible not to form 4 and 15. That is, in the thin film piezoelectric element substrate according to the present embodiment, for example, as shown in FIG. 2, the lower electrodes 7 and 8 of each thin film piezoelectric element 100 Are located. On the other hand, the upper electrodes 9 and 10 are arranged on the right side of each thin-film piezoelectric element 100 on a straight line in the vertical direction. Therefore, for example, by using a card type probe in which a plurality of probe pins are linearly arranged, each lower / upper electrode and the probe pins can be easily brought into contact, and the polarization processing of the piezoelectric thin film can be performed. Also, the design of such a card-type probe is easier than that of a card-type probe having a structure in which the positions of probe pins are complicated.
【００３９】また、接続配線の有無にかかわらず、下部
電極７、８と上部電極９、１０とを、薄膜圧電素子１０
０の両側に分離して配置することにより、下部電極７、
８と上部電極９、１０との間隔を比較的大きくすること
ができる。これにより、両電極が近接して配置された場
合に、両電極間に高電界が印加されることにより発生す
る短絡を防止することができる。The lower electrodes 7, 8 and the upper electrodes 9, 10 are connected to the thin film piezoelectric element 10 regardless of the presence or absence of the connection wiring.
0, the lower electrode 7,
The distance between the upper electrode 8 and the upper electrodes 9 and 10 can be made relatively large. Thereby, when both electrodes are arranged close to each other, it is possible to prevent a short circuit caused by applying a high electric field between both electrodes.
【００４０】実施の形態２．図６に、本発明の実施の形
態２にかかる薄膜圧電素子基板を示す。図６（ａ）は、
薄膜圧電素子基板の一部分の上面図であり、図６（ｂ）
は、図６（ａ）のＢ−Ｂ方向の断面図である。図中、図
１〜３と同一符号は、同一又は相当箇所を示す。図６の
薄膜圧電素子基板では、実施の形態１と同様に、薄膜圧
電素子１００の下部電極７、８は、第１接続部２４を介
して第１接続配線１４と接続され、一方、上部電極９、
１０は、第２接続部２４を介して第２接続配線１５と接
続されている。更に、本実施の形態では、上部電極９、
１０と第２接続配線１５とを接続する第２接続部２４中
に、抵抗部２２が設けられている。かかる抵抗部２２
は、例えば、窒化チタンから形成される。Embodiment 2 FIG. 6 shows a thin-film piezoelectric element substrate according to the second embodiment of the present invention. FIG. 6 (a)
FIG. 6B is a top view of a part of the thin film piezoelectric element substrate, and FIG.
FIG. 7 is a cross-sectional view taken along the line BB in FIG. In the drawings, the same reference numerals as those in FIGS. 1 to 3 indicate the same or corresponding parts. In the thin-film piezoelectric element substrate of FIG. 6, the lower electrodes 7 and 8 of the thin-film piezoelectric element 100 are connected to the first connection wiring 14 via the first connection portion 24, as in the first embodiment. 9,
The reference numeral 10 is connected to the second connection wiring 15 via the second connection part 24. Further, in the present embodiment, the upper electrode 9,
A resistance part 22 is provided in a second connection part 24 connecting the second connection wiring 15 and the second connection wiring 15. Such a resistance part 22
Is formed, for example, from titanium nitride.
【００４１】即ち、複数の薄膜圧電素子を並列に接続し
て分極処理を行う場合、１の素子で絶縁破壊が発生する
ことにより、他の素子に印加される電界が低下し、十分
な分極処理ができなくなる。そこで、本実施の形態で
は、図６に示すように、圧電体の絶縁破壊が生じた場合
であっても、その素子に過大な電流が流れないように、
所定の抵抗部２２を設けた。That is, when a plurality of thin-film piezoelectric elements are connected in parallel to perform polarization processing, the electric field applied to other elements decreases due to the occurrence of dielectric breakdown in one element, and sufficient polarization processing is performed. Can not be done. Therefore, in the present embodiment, as shown in FIG. 6, even if the dielectric breakdown of the piezoelectric body occurs, an excessive current does not flow through the element.
A predetermined resistance portion 22 is provided.
【００４２】抵抗部２２の抵抗値は、分極条件等により
異なるが、概ね、絶縁破壊が発生した場合の電圧の変化
量が、正常な分極処理で印加される電圧に対して±１５
％程度であれば良いと考える。具体的には、圧電体膜４
の抵抗値に対する、抵抗部２２の抵抗値の比（抵抗部２
２の抵抗値／圧電体膜４の抵抗値）が、好ましくは１／
１００００以上で２／１ 以下の値、更に好ましくは、
１／１０００以上で１／１０以下の値である。The resistance value of the resistance portion 22 varies depending on polarization conditions and the like, but generally, the amount of change in voltage when an insulation breakdown occurs is ± 15 with respect to the voltage applied in normal polarization processing.
% Is considered to be sufficient. Specifically, the piezoelectric film 4
The ratio of the resistance value of the resistance portion 22 to the resistance value of
2 / (the resistance of the piezoelectric film 4) is preferably 1 /
A value of 10,000 or more and 2/1 or less, more preferably,
The value is not less than 1/1000 and not more than 1/10.
【００４３】次に、抵抗部１５の作製工程について、簡
単に説明する。上記実施の形態１と同様の製造工程によ
り、半導体基板上に、複数の薄膜圧電素子１００を形成
する。更に、薄膜圧電素子１００を挟むように、第１接
続配線１４と第２接続配線１５とを形成する。この工程
において、下部電極７、８と第１接続配線１４とは、第
１接続配線１４と同時に形成される第１接続部２４によ
り接続される。一方、上部電極９、１０と第２接続配線
１５との間には第２接続部２５が形成されるが、第２接
続部２５には所定の間隔の断線部が設けられているた
め、上部電極９、１０と第２接続配線１５とは接続され
ない。Next, a brief description will be given of a manufacturing process of the resistor section 15. A plurality of thin film piezoelectric elements 100 are formed on a semiconductor substrate by the same manufacturing process as in the first embodiment. Further, the first connection wiring 14 and the second connection wiring 15 are formed so as to sandwich the thin-film piezoelectric element 100. In this step, the lower electrodes 7 and 8 and the first connection wiring 14 are connected by the first connection part 24 formed simultaneously with the first connection wiring 14. On the other hand, a second connection portion 25 is formed between the upper electrodes 9 and 10 and the second connection wiring 15, but the second connection portion 25 is provided with a disconnection portion at a predetermined interval. The electrodes 9 and 10 and the second connection wiring 15 are not connected.
【００４４】次に、ＲＦマグネトロンスパッタ法を用い
て、アルゴンガスとアンモニアガスの混合ガス雰囲気中
で、窒化チタン材料からなるターゲットをスパッタし、
窒化チタン膜を形成する。更に、かかる窒化チタン膜
を、イオンミーリング法を用いてパターニングして、第
２接続部の断線部に窒化チタン膜を残し、所定形状の抵
抗部２２とする。図６（ｂ）に示すように、抵抗部２２
は、その両端が第２接続部２５を覆うように形成される
ことが好ましい。これにより、上部電極９、１０と第２
接続配線１５との間が、抵抗部２２を介して接続され
る。なお、抵抗部２２は、上部電極９と第２接続配線１
５との間、及び上部電極１０と第２接続配線１５との間
の双方に形成しているが、上部電極９、１０と、第２接
続配線２５とを、１つの抵抗部２２を介して接続しても
よい。Next, using an RF magnetron sputtering method, a target made of a titanium nitride material is sputtered in a mixed gas atmosphere of argon gas and ammonia gas,
A titanium nitride film is formed. Further, the titanium nitride film is patterned by using the ion milling method, and the titanium nitride film is left at the disconnection portion of the second connection portion to form the resistance portion 22 having a predetermined shape. As shown in FIG.
Is preferably formed so that both ends thereof cover the second connection portion 25. Thereby, the upper electrodes 9 and 10 and the second electrode
The connection with the connection wiring 15 is connected via the resistance part 22. Note that the resistance portion 22 is formed by the upper electrode 9 and the second connection wiring 1.
5 and between the upper electrode 10 and the second connection wiring 15, but the upper electrodes 9 and 10 and the second connection wiring 25 are connected via one resistor 22. You may connect.
【００４５】図６に示す薄膜圧電素子基板では、薄膜圧
電素子１００の圧電体膜４の抵抗値は、約１ＧΩとな
る。一方、抵抗部２２の抵抗値は１０ｋΩとなる。この
ように、抵抗部２２を設けることにより、分極処理中
に、圧電体膜４の絶縁破壊が発生、圧電体膜４の抵抗値
が非常に小さくなった場合であっても、抵抗部２２によ
り、圧電体膜４を通して第１接続配線１４、第２接続配
線１５間に過大電流が流れるのを防止できる。In the thin film piezoelectric element substrate shown in FIG. 6, the resistance of the piezoelectric film 4 of the thin film piezoelectric element 100 is about 1 GΩ. On the other hand, the resistance value of the resistance section 22 is 10 kΩ. As described above, by providing the resistor 22, even when the dielectric breakdown of the piezoelectric film 4 occurs during the polarization process and the resistance value of the piezoelectric film 4 becomes extremely small, the resistance 22 is used. In addition, an excessive current can be prevented from flowing between the first connection wiring 14 and the second connection wiring 15 through the piezoelectric film 4.
【００４６】例えば、本実施の形態にかかる薄膜圧電素
子基板を、基板温度を２００℃に保持し、各圧電体膜４
に対して１５０ｋＶ／ｃｍの電界を印加して、分極処理
を行った後、各薄膜圧電素子１００に分離して、素子特
性を評価した。この結果、全体の約２％の素子は、分極
処理中に破壊されたが、他の９８％の素子では、分極処
理が完了し良好な圧電特性が確認された。このように、
分極処理中に、一部の素子において破壊が発生して、圧
電体膜４の抵抗が非常に小さくなっても、１０ｋΩの抵
抗部２２が接続されているため、破壊された素子に過大
電流が流れることはない。従って、他の薄膜圧電素子に
所定の電界が印加され、良好な分極処理を行うことがで
きる。For example, the substrate temperature of the thin film piezoelectric element substrate according to this embodiment is maintained at 200 ° C.
After applying an electric field of 150 kV / cm to the thin film piezoelectric element, the element was separated into thin film piezoelectric elements 100 and the element characteristics were evaluated. As a result, about 2% of the devices were destroyed during the polarization process, but in the other 98% of the devices, the polarization process was completed and good piezoelectric characteristics were confirmed. in this way,
Even if some elements break down during the polarization process and the resistance of the piezoelectric film 4 becomes very small, since the 10 kΩ resistance portion 22 is connected, an excessive current flows through the broken element. It does not flow. Therefore, a predetermined electric field is applied to the other thin-film piezoelectric elements, and favorable polarization processing can be performed.
【００４７】なお、各薄膜圧電素子１００の圧電特性
を、上部電極５、６と下部電極４で挟まれた部分の共振
の強さで評価したところ、電気機械結合係数ｋ２は、平
均的で９．６％であった。この結果から、従来のよう
に、各薄膜圧電素子に対して個別に分極処理を行った場
合の電気機械結合係数ｋ２が、平均で約１０．２％であ
ることに比べ、本実施の形態にかかる分極処理では、素
子破壊を伴いながらも、分極処理が有効に行われ、ほぼ
同等の分極特性が得られていることがわかる。When the piezoelectric characteristics of each thin-film piezoelectric element 100 were evaluated based on the resonance strength of the portion sandwiched between the upper electrodes 5 and 6 and the lower electrode 4, the electromechanical coupling coefficient k2 was 9 on average. 0.6%. From this result, it can be seen that the electromechanical coupling coefficient k2 in the case where each thin film piezoelectric element is individually subjected to the polarization processing as in the related art is about 10.2% on average, compared with the present embodiment. It can be seen that in such a polarization process, the polarization process was effectively performed, even though the device was destroyed, and almost the same polarization characteristics were obtained.
【００４８】なお、上述の構造では、抵抗部２２の材料
として窒化チタンを用いたが、他の高抵抗材料を使用す
ることも可能である。高抵抗材料としては、例えば、酸
化シリコン、窒化シリコン、酸窒化シリコン、酸化タン
タル等が該当する。また、導電性があり、薄膜抵抗体と
して使用されている、窒化タンタル、窒化チタン、酸化
ルテニウムなどを使用することも可能である。抵抗部２
２の断面積や長さ等を変えることにより、抵抗部２２の
抵抗値を変えることができることは、言うまでもない。In the above-described structure, titanium nitride is used as the material of the resistance portion 22, but other high resistance materials can be used. As the high-resistance material, for example, silicon oxide, silicon nitride, silicon oxynitride, tantalum oxide, or the like is applicable. It is also possible to use tantalum nitride, titanium nitride, ruthenium oxide, or the like, which has conductivity and is used as a thin film resistor. Resistance part 2
Needless to say, the resistance value of the resistance portion 22 can be changed by changing the cross-sectional area, length, and the like of No. 2.
【００４９】本実施の形態にかかる他の具体例を図７に
示す。図７から明らかなように、図６では、窒化チタン
から形成した抵抗部２２を、図７では、第２接続部２３
を細くすることにより形成している。即ち、接続配線等
は、一般に、白金、金、イリジウムなどの貴金属、ルテ
ニウム、アルミニウムなどの各種金属、酸化イリジウ
ム、酸化ルテニウム、ストロンチウムルテニウム酸化物
などの化合物導電体等により形成されるが、これらと同
じ材料を使用し、断面積の小さい領域を形成することに
より、抵抗部２２としたのが、図７である。かかる抵抗
部２３を形成する場合には、新たに製造工程を追加する
必要が無いため、製造コストの上昇を招かない。FIG. 7 shows another specific example according to the present embodiment. As is clear from FIG. 7, in FIG. 6, the resistance portion 22 made of titanium nitride is used, and in FIG.
Is formed by narrowing. That is, the connection wirings and the like are generally formed of platinum, gold, precious metals such as iridium, ruthenium, various metals such as aluminum, iridium oxide, ruthenium oxide, compound conductors such as strontium ruthenium oxide, and the like. FIG. 7 shows that the resistor 22 is formed by using the same material and forming a region having a small cross-sectional area. In the case of forming such a resistance portion 23, it is not necessary to add a new manufacturing process, so that the manufacturing cost does not increase.
【００５０】図７に示す薄膜圧電素子では、上述の実施
の形態１と同様に、イオンミリングにより、白金層３’
をパターンニグし、下部電極３、第１、第２接続配線１
４、１５、第１、第２接続部２４、２５が形成される。
この場合に、第２接続部２５の一部を、例えば、幅が１
μｍの細線とすることにより、抵抗部２３とする。かか
る構造では、圧電体膜４の抵抗は、約１ＧΩであり、抵
抗部２３の抵抗は、約３ｋΩである。かかる抵抗部２３
を用いることによっても、分極処理中に、一部の素子に
おいて絶縁破壊が発生して、圧電体膜４の抵抗が非常に
小さくなっても、他の薄膜圧電素子に対して良好な分極
処理を行うことができる。In the thin-film piezoelectric element shown in FIG. 7, the platinum layer 3 'is formed by ion milling as in the first embodiment.
And the lower electrode 3, the first and second connection wirings 1
4, 15 and first and second connection portions 24 and 25 are formed.
In this case, a part of the second connection part 25 is, for example, 1 width.
The resistance portion 23 is formed by forming a thin line of μm. In such a structure, the resistance of the piezoelectric film 4 is about 1 GΩ, and the resistance of the resistance section 23 is about 3 kΩ. Such a resistance part 23
Also, even when the dielectric breakdown occurs in some of the elements during the polarization processing and the resistance of the piezoelectric film 4 becomes very small, a good polarization processing can be performed on the other thin film piezoelectric elements. It can be carried out.
【００５１】また、本実施の形態にかかる他の具体例を
図８に示す。図８（ａ）は、薄膜圧電素子基板の一部の
上面図であり、図８（ｂ）は、図８（ａ）のＣ−Ｃ方向
の断面図である。図８では、抵抗部が、下部配線２６、
酸化シリコン膜２７、上部配線２８の３層構造の、薄膜
抵抗体からなっている。FIG. 8 shows another specific example according to the present embodiment. FIG. 8A is a top view of a part of the thin film piezoelectric element substrate, and FIG. 8B is a cross-sectional view taken along a line CC in FIG. 8A. In FIG. 8, the resistance portion includes the lower wiring 26,
It is formed of a thin film resistor having a three-layer structure of a silicon oxide film 27 and an upper wiring.
【００５２】下部配線２６は、白金層３’をパターニン
グして第２接続配線１５を形成する工程で、同時に形成
される。また、酸化シリコン層２７は、プラズマＣＶＤ
法で形成した酸化シリコン層をドライエッチングして形
成する。なお、抵抗部以外の領域に酸化シリコン層を残
すことにより、保護膜として使用することもできる。ま
た、上部配線２８は、上部電極４、５と同時に形成す
る。The lower wiring 26 is formed simultaneously with the step of forming the second connection wiring 15 by patterning the platinum layer 3 ′. The silicon oxide layer 27 is formed by plasma CVD.
The silicon oxide layer formed by the method is formed by dry etching. Note that by leaving the silicon oxide layer in a region other than the resistance portion, it can be used as a protective film. The upper wiring 28 is formed simultaneously with the upper electrodes 4 and 5.
【００５３】図８の薄膜圧電素子基板では、圧電体膜４
の抵抗は、約１ＧΩであり、抵抗部の抵抗は、約１００
ＭΩであった。分極処理後の薄膜圧電素子を評価したと
ころ、約３．２％の素子に、分極時に生じたと考えられ
る破壊が認められたが、他の素子においては良好な圧電
特性が確認された。分極処理後の各薄膜圧電素子の電気
機械結合係数ｋ２は、平均で９．６％であり、一部の素
子において絶縁破壊を生じながらも、十分な分極処理が
できることがわかる。In the thin film piezoelectric element substrate shown in FIG.
Is about 1 GΩ, and the resistance of the resistance section is about 100
MΩ. When the thin-film piezoelectric element after the polarization treatment was evaluated, about 3.2% of the elements showed destruction considered to have occurred at the time of polarization, but good piezoelectric characteristics were confirmed in other elements. The electromechanical coupling coefficient k2 of each of the thin film piezoelectric elements after the polarization processing is 9.6% on average, and it can be seen that sufficient polarization processing can be performed while dielectric breakdown occurs in some elements.
【００５４】実施の形態３．図９に、本発明の実施の形
態３にかかる薄膜圧電素子基板の一部を示す。図中、図
６と同一符号は、同一又は相当箇所を示す。本実施の形
態にかかる薄膜圧電素子基板では、図６の抵抗部２２の
代わりに、鉛からなるヒューズ部２９が形成されてい
る。ヒューズ部２９は、上部電極９、１０と第２接続配
線１５との間を接続する、各第２接続部２５中に設けら
れる。Embodiment 3 FIG. FIG. 9 shows a part of the thin film piezoelectric element substrate according to the third embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 6 indicate the same or corresponding parts. In the thin film piezoelectric element substrate according to the present embodiment, a fuse part 29 made of lead is formed instead of the resistance part 22 of FIG. The fuse part 29 is provided in each second connection part 25 that connects between the upper electrodes 9 and 10 and the second connection wiring 15.
【００５５】かかるヒューズ部２９は、実施の形態２と
同様に、断線部を有する第２接続部２５を形成した後
に、ＲＦマグネトロンスパッタ法により形成した鉛層
を、塩酸を用いてパターニングして、かかる絶縁部に形
成する。かかる構造において、例えば、圧電体膜４の抵
抗値は、０．８５ＧΩとなり、ヒューズ部２９の抵抗は
２３ｋΩとなる。In the fuse portion 29, as in the second embodiment, after forming the second connection portion 25 having a disconnection portion, the lead layer formed by the RF magnetron sputtering method is patterned by using hydrochloric acid. It is formed on such an insulating part. In such a structure, for example, the resistance value of the piezoelectric film 4 is 0.85 GΩ, and the resistance of the fuse portion 29 is 23 kΩ.
【００５６】分極処理後の薄膜圧電素子を評価したとこ
ろ、素子全体の約２．５％に分極処理時等に発生したと
考えられる絶縁破壊が見られたが、他の素子について
は、圧電特性の向上が認められた。また、絶縁破壊した
素子に接続されたヒューズ部２９は、断線していた。即
ち、薄膜圧電素子の圧電体膜４が絶縁破壊し、素子に過
大な電流が流れた場合、ヒューズ部２９が溶断する。こ
れにより、破壊された素子には電流が流れなくなるた
め、正常な他の薄膜圧電素子に対して印加される電界が
降下せず、良好な分極処理を行うことができる。When the thin film piezoelectric element after the polarization treatment was evaluated, about 2.5% of the whole element was found to have a dielectric breakdown which was considered to have occurred during the polarization treatment and the like. Improvement was observed. Further, the fuse portion 29 connected to the element whose insulation was broken was disconnected. That is, when the piezoelectric film 4 of the thin film piezoelectric element is broken down and an excessive current flows through the element, the fuse portion 29 is blown. As a result, no current flows through the destroyed element, so that the electric field applied to other normal thin film piezoelectric elements does not drop, and good polarization processing can be performed.
【００５７】分極処理後において、薄膜圧電素子の電気
機械結合係数ｋ２は、平均で９．５％であった。これ
は、従来のように、個別に分極処理を行った場合ほぼ同
程度の値である。After the polarization treatment, the electromechanical coupling coefficient k2 of the thin film piezoelectric element was 9.5% on average. This is almost the same value when the polarization process is performed individually as in the related art.
【００５８】なお、ここでは、ヒューズ部２９の材料と
して、鉛を用いたが、インジウム、すず、金、アルミニ
ウム、亜鉛等の材料、又はこれらを含む合金材料を用い
ることができる。Here, although lead is used as the material of the fuse portion 29, a material such as indium, tin, gold, aluminum, zinc, or an alloy material containing these can be used.
【００５９】図１０に、本発明の実施の形態３にかかる
他の薄膜圧電素子基板の一部を示す。図中、図６と同一
符号は、同一又は相当箇所を示す。図１０に示す薄膜圧
電素子１００は、実施の形態１と同じ構造であるが、第
１、第２接続配線１４、１５、第１、第２接続部２４、
２５は、下部電極７、８とは異なる材料であるアルミニ
ウムから形成されている。更に、第２接続部２５には、
アルミニウムからなる細線部を形成し、これをヒューズ
部３０として使用する。かかるアルミニウムからなるヒ
ューズ部３０等は、下部電極７、８の形成後、アルミニ
ウムを蒸着し、リフトオフ法を用いて形成する。かかる
構造において、例えば、圧電体膜４の抵抗値は、約１Ｇ
Ωであり、一方、ヒューズ部３０の抵抗は、約２ｋΩで
ある。FIG. 10 shows a part of another thin film piezoelectric element substrate according to the third embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 6 indicate the same or corresponding parts. The thin-film piezoelectric element 100 shown in FIG. 10 has the same structure as that of the first embodiment, but includes first and second connection wirings 14 and 15, first and second connection portions 24, and
Reference numeral 25 is made of aluminum, which is a different material from the lower electrodes 7 and 8. Further, in the second connection portion 25,
A thin wire portion made of aluminum is formed and used as the fuse portion 30. After the lower electrodes 7 and 8 are formed, aluminum such as the fuse portion 30 is formed by evaporating aluminum and using a lift-off method. In such a structure, for example, the resistance value of the piezoelectric film 4 is about 1 G
Ω, while the resistance of the fuse unit 30 is about 2 kΩ.
【００６０】分極処理後の薄膜圧電素子を評価したとこ
ろ、素子全体の約３％の素子に、分極処理時に生じたと
考えられる絶縁破壊が認められたが、他の素子において
は圧電特性が向上していた。また、絶縁破壊が生じた素
子に接続されているヒューズ部３０は、切断されてい
た。これは、素子の絶縁破壊が起こり、ヒューズ部３０
に過大な電流が流れた場合、ヒューズ部３０で熱が発生
し、アルミニウムからなるヒューズ部３０が溶断される
ためである。When the thin-film piezoelectric element after the polarization treatment was evaluated, about 3% of the elements had dielectric breakdown, which was considered to have occurred during the polarization treatment, but the other elements had improved piezoelectric characteristics. I was Further, the fuse portion 30 connected to the element in which the dielectric breakdown has occurred has been cut. This is because the dielectric breakdown of the element occurs and the fuse part 30
This is because, when an excessive current flows, heat is generated in the fuse portion 30 and the fuse portion 30 made of aluminum is blown.
【００６１】分極処理後の、各薄膜圧電素子の圧電特性
を評価したところ、電気機械結合係数ｋ２は平均で８．
９％であり、一部の素子において絶縁破壊を生じながら
も、十分な分極処理ができることがわかる。When the piezoelectric characteristics of each thin film piezoelectric element after the polarization treatment were evaluated, the electromechanical coupling coefficient k2 was 8.
9%, which indicates that sufficient polarization treatment can be performed while dielectric breakdown occurs in some elements.
【００６２】なお、実施の形態１から３では、例えば焼
結体セラミックのような強誘電体型の圧電薄膜を用いた
薄膜圧電素子について述べたが、分極処理により、分極
方向を特定の方向に操作しうる材料を利用した他の素
子、強誘電体、強誘電体の性質を応用した他の素子につ
いても、上記実施の形態を適用することができる。In Embodiments 1 to 3, for example, a thin film piezoelectric element using a ferroelectric type piezoelectric thin film such as a sintered ceramic has been described. The above-described embodiment can be applied to other devices using materials that can be used, ferroelectrics, and other devices using the properties of ferroelectrics.
【００６３】[0063]
【発明の効果】以上の説明から明らかなように、本発明
にかかる薄膜圧電素子基板では、上部電極パッドと下部
電極パッドが、それぞれ直線状に配置されているため、
分極処理を行うためのプローバの接触が容易となる。As is apparent from the above description, in the thin film piezoelectric element substrate according to the present invention, since the upper electrode pad and the lower electrode pad are respectively arranged linearly,
The contact of the prober for performing the polarization process is facilitated.
【００６４】また、本発明にかかる薄膜圧電素子基板で
は、各薄膜圧電素子の上部電極パッドと下部電極パッド
に接続された第１接続配線、第２接続配線が設けられて
いるため、第１接続配線と第２接続配線とに電界をかけ
るだけで全素子の分極処理を行うことができる。In the thin film piezoelectric element substrate according to the present invention, the first connection wiring and the second connection wiring connected to the upper electrode pad and the lower electrode pad of each thin film piezoelectric element are provided. The polarization processing of all the elements can be performed only by applying an electric field to the wiring and the second connection wiring.
【００６５】また、本発明にかかる薄膜圧電素子基板で
は、第１接続配線と第２接続配線との間に抵抗部が設け
られているため、一部の薄膜圧電素子が絶縁破壊された
場合でも、他の薄膜圧電素子の分極処理を有効に行うこ
とができる。Further, in the thin film piezoelectric element substrate according to the present invention, since the resistance portion is provided between the first connection wiring and the second connection wiring, even if a part of the thin film piezoelectric element is broken down, the resistance is reduced. In addition, polarization processing of other thin film piezoelectric elements can be effectively performed.
【００６６】また、本発明にかかる薄膜圧電素子基板で
は、第１接続配線と第２接続配線との間にヒューズ部が
設けられているため、一部の薄膜圧電素子が絶縁破壊さ
れた場合でも、他の薄膜圧電素子の分極処理を有効に行
うことができる。Further, in the thin film piezoelectric element substrate according to the present invention, since the fuse portion is provided between the first connection wiring and the second connection wiring, even if a part of the thin film piezoelectric element is broken down, the fuse is provided. In addition, polarization processing of other thin film piezoelectric elements can be effectively performed.
【図１】 本発明の実施の形態１にかかる薄膜圧電素子
である。FIG. 1 is a thin-film piezoelectric element according to a first embodiment of the present invention.
【図２】 本発明の実施の形態１にかかる薄膜圧電素子
基板の一部である。FIG. 2 is a part of the thin film piezoelectric element substrate according to the first embodiment of the present invention.
【図３】 本発明の実施の形態１にかかる薄膜圧電素子
基板の一部である。FIG. 3 is a part of the thin film piezoelectric element substrate according to the first embodiment of the present invention.
【図４】 本発明の実施の形態１にかかる薄膜圧電素子
基板である。FIG. 4 is a thin film piezoelectric element substrate according to the first embodiment of the present invention.
【図５】 本発明の実施の形態１にかかる薄膜圧電素子
基板である。FIG. 5 is a thin film piezoelectric element substrate according to the first embodiment of the present invention.
【図６】 本発明の実施の形態２にかかる薄膜圧電素子
基板の一部である。FIG. 6 is a part of a thin film piezoelectric element substrate according to a second embodiment of the present invention.
【図７】 本発明の実施の形態２にかかる薄膜圧電素子
基板の一部である。FIG. 7 is a part of a thin film piezoelectric element substrate according to a second embodiment of the present invention.
【図８】 本発明の実施の形態２にかかる薄膜圧電素子
基板の一部である。FIG. 8 is a part of a thin film piezoelectric element substrate according to a second embodiment of the present invention.
【図９】 本発明の実施の形態３にかかる薄膜圧電素子
基板の一部である。FIG. 9 is a part of a thin film piezoelectric element substrate according to a third embodiment of the present invention.
【図１０】 本発明の実施の形態３にかかる薄膜圧電素
子基板の一部である。FIG. 10 is a part of a thin film piezoelectric element substrate according to a third embodiment of the present invention.
１ 半導体基板、２ 絶縁膜、３ 下部電極、４ 圧電
体膜、５、６ 上部電極、７、８ 下部電極パッド、
９、１０ 上部電極パッド、１１、１２ ブリッジ部、
１３ 開口部、１４ 第１接続配線、１５ 第２接続配
線、１６、１７ダイシングライン、２４ 第１接続部、
２５ 第２接続部、１００ 薄膜圧電素子。Reference Signs List 1 semiconductor substrate, 2 insulating film, 3 lower electrode, 4 piezoelectric film, 5, 6 upper electrode, 7, 8 lower electrode pad,
9, 10 upper electrode pad, 11, 12 bridge part,
13 opening, 14 first connection wiring, 15 second connection wiring, 16, 17 dicing line, 24 first connection part,
25 2nd connection part, 100 Thin film piezoelectric element.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮下 章志 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 三須 幸一郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4K029 AA06 AA24 BA02 BA13 BA17 BA50 BB02 BC06 CA05 DC03 DC05 DC39 5J108 CC04 CC11 EE03 FF01 FF11 KK02 MM12 MM14 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor: Akira Miyashita 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Within Mitsubishi Electric Corporation (72) Koichiro Misu 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F term in Mitsubishi Electric Corporation (reference) 4K029 AA06 AA24 BA02 BA13 BA17 BA50 BB02 BC06 CA05 DC03 DC05 DC39 5J108 CC04 CC11 EE03 FF01 FF11 KK02 MM12 MM14
Claims (14)
マトリックス状に配置した薄膜圧電素子基板であって、 該薄膜圧電素子が、該半導体基板上に積層された下部電
極と、強誘電体型の圧電体膜と、上部電極と、該下部電
極に接続された下部電極パッドと、該上部電極に接続さ
れた上部電極パッドとを含み、 各薄膜圧電素子の下部電極パッドと、各薄膜圧電素子の
上部電極パッドとが、互いが略平行となる直線状に、そ
れぞれ並置されたことを特徴とする薄膜圧電素子基板。1. A thin film piezoelectric element substrate in which a plurality of thin film piezoelectric elements are arranged in a matrix on a semiconductor substrate, the thin film piezoelectric element comprising: a lower electrode laminated on the semiconductor substrate; A lower electrode pad of each thin film piezoelectric element, and an upper electrode pad connected to the lower electrode, and an upper electrode pad connected to the lower electrode. The thin film piezoelectric element substrate, wherein the upper electrode pads are arranged side by side in a straight line substantially parallel to each other.
た第１ダイシングラインと、第２ダイシングラインに挟
まれ、 各薄膜圧電素子の上記下部電極パッドが、該第１ダイシ
ングラインに沿って設けられ、各薄膜圧電素子の上記上
部電極パッドが、該第２ダイシングラインに沿って設け
られたことを特徴とする請求項１に記載の薄膜圧電素子
基板。2. The thin-film piezoelectric element is sandwiched between a first dicing line and a second dicing line provided substantially in parallel, and the lower electrode pad of each thin-film piezoelectric element extends along the first dicing line. The thin film piezoelectric element substrate according to claim 1, wherein the upper electrode pad of each thin film piezoelectric element is provided along the second dicing line.
行となるように配置された第１接続配線と第２接続配線
とを含み、各薄膜圧電素子の上記下部電極パッドが、該
第１接続配線に接続され、各薄膜圧電素子の上記上部電
極パッドが、該第２接続配線に接続されたことを特徴と
する請求項１に記載の薄膜圧電素子基板。3. The semiconductor device according to claim 1, further comprising a first connection wiring and a second connection wiring arranged on the semiconductor substrate so as to be substantially parallel to each other, wherein the lower electrode pad of each thin-film piezoelectric element is provided on the semiconductor substrate. 2. The thin film piezoelectric element substrate according to claim 1, wherein the upper electrode pad of each thin film piezoelectric element is connected to the first connection wiring, and the upper electrode pad of each thin film piezoelectric element is connected to the second connection wiring.
ラインに沿って設けられ、上記第２接続配線が上記第２
ダイシングラインに沿って設けられたことを特徴とする
請求項３に記載の薄膜圧電素子基板。4. The first connection line is provided along the first dicing line, and the second connection line is connected to the second dicing line.
4. The thin film piezoelectric element substrate according to claim 3, wherein the substrate is provided along a dicing line.
薄膜圧電素子と対向し、その下部電極パッドが該第１接
続配線の接続された複数の薄膜圧電素子を有することを
特徴とする請求項３に記載の薄膜圧電素子基板。5. A thin-film piezoelectric element facing the thin-film piezoelectric element with the first connection wiring interposed therebetween, and a lower electrode pad having a plurality of thin-film piezoelectric elements connected to the first connection wiring. The thin film piezoelectric element substrate according to claim 3.
る上記薄膜圧電素子が、該第１接続配線に対して線対称
な構造を有することを特徴とする請求項５に記載の薄膜
圧電素子基板。6. The thin film piezoelectric element according to claim 5, wherein the thin film piezoelectric elements opposed to each other with the first connection wiring interposed therebetween have a line-symmetric structure with respect to the first connection wiring. substrate.
との間、又は上記上部電極パッドと上記第２接続配線と
の間に、抵抗部が接続されたことを特徴とする請求項３
から６のいずれかに記載の薄膜圧電素子基板。7. A resistance portion is connected between the lower electrode pad and the first connection line or between the upper electrode pad and the second connection line.
7. The thin film piezoelectric element substrate according to any one of items 1 to 6.
ン、窒化シリコン、酸化ルテニウム、窒化ルテニウム、
窒化タンタル、及び酸化タンタルからなる群より選択さ
れた一の材料を含むことを特徴とする請求項７に記載の
薄膜圧電素子基板。8. The method according to claim 1, wherein the resistance portion is titanium nitride, silicon oxide, silicon nitride, ruthenium oxide, ruthenium nitride,
The thin film piezoelectric element substrate according to claim 7, comprising one material selected from the group consisting of tantalum nitride and tantalum oxide.
記第２接続配線と同じ材料からなり、これらの配線より
断面積の小さい配線からなることを特徴とする請求項７
に記載の薄膜圧電素子基板。9. The semiconductor device according to claim 7, wherein the resistance portion is made of the same material as the first connection wiring and the second connection wiring, and is made of a wiring having a smaller sectional area than these wirings.
3. The thin film piezoelectric element substrate according to item 1.
上記第２接続配線と同じ材料からなる下層電極及び上層
電極と、これらの電極間に挟まれた絶縁層とからなるこ
とを特徴とする請求項７に記載の薄膜圧電素子基板。10. The semiconductor device according to claim 1, wherein the resistance portion comprises a lower layer electrode and an upper layer electrode made of the same material as the first connection wiring and the second connection wiring, and an insulating layer sandwiched between these electrodes. The thin film piezoelectric element substrate according to claim 7.
線との間、又は上記上部電極パッドと上記第２接続配線
との間に、ヒューズ部が接続されたことを特徴とする請
求項３から６のいずれかに記載の薄膜圧電素子基板。11. A fuse unit is connected between the lower electrode pad and the first connection wiring or between the upper electrode pad and the second connection wiring. 7. The thin film piezoelectric element substrate according to any one of 6.
すず、アルミニウム及び金からなる群から選択される一
の材料を含むことを特徴とする請求項１１に記載の薄膜
圧電素子基板。12. The method according to claim 12, wherein the fuse portion is made of lead, indium,
12. The thin film piezoelectric element substrate according to claim 11, comprising one material selected from the group consisting of tin, aluminum and gold.
配線パッドが設けられ、上記第２接続配線の端部に、第
２接続配線パッドが設けられたことを特徴とする請求項
３から１２のいずれかに記載の薄膜圧電素子基板。13. The semiconductor device according to claim 1, wherein a first connection wiring pad is provided at an end of the first connection wiring, and a second connection wiring pad is provided at an end of the second connection wiring. 13. The thin film piezoelectric element substrate according to any one of 3 to 12.
接続配線パッドに接続され、複数の上記第２接続配線
が、一の第２接続配線パッドに接続されたことを特徴と
する請求項３から１２のいずれかに記載の薄膜圧電素子
基板。14. A method according to claim 1, wherein the plurality of first connection wirings include one first connection wiring.
13. The thin film piezoelectric element substrate according to claim 3, wherein the plurality of second connection wirings are connected to connection wiring pads, and the plurality of second connection wirings are connected to one second connection wiring pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148317A JP2001332956A (en) | 2000-05-19 | 2000-05-19 | Membrane piezoelectric element substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148317A JP2001332956A (en) | 2000-05-19 | 2000-05-19 | Membrane piezoelectric element substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332956A true JP2001332956A (en) | 2001-11-30 |
Family
ID=18654369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148317A Withdrawn JP2001332956A (en) | 2000-05-19 | 2000-05-19 | Membrane piezoelectric element substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332956A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008506302A (en) * | 2004-07-06 | 2008-02-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Tunable resonator |
| JP2011029526A (en) * | 2009-07-29 | 2011-02-10 | Murata Mfg Co Ltd | Method of manufacturing composite substrate |
| JP2011035378A (en) * | 2009-08-04 | 2011-02-17 | Seagate Technology Llc | System for poling piezoelectric element, method for poling array of ferroelectric element, and slider |
| JP2014179549A (en) * | 2013-03-15 | 2014-09-25 | Ricoh Co Ltd | Method for manufacturing electromechanical conversion element, electromechanical conversion element, droplet discharge head, droplet discharge device and device for manufacturing electromechanical conversion element |
| JP2015018968A (en) * | 2013-07-11 | 2015-01-29 | 株式会社リコー | Electromechanical conversion element manufacturing method, electromechanical conversion element, liquid droplet discharge head, liquid droplet discharge device, and electromechanical conversion element manufacturing device |
| JP2019110279A (en) * | 2017-12-20 | 2019-07-04 | スタンレー電気株式会社 | Piezoelectric type actuator |
-
2000
- 2000-05-19 JP JP2000148317A patent/JP2001332956A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008506302A (en) * | 2004-07-06 | 2008-02-28 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Tunable resonator |
| JP2011029526A (en) * | 2009-07-29 | 2011-02-10 | Murata Mfg Co Ltd | Method of manufacturing composite substrate |
| JP2011035378A (en) * | 2009-08-04 | 2011-02-17 | Seagate Technology Llc | System for poling piezoelectric element, method for poling array of ferroelectric element, and slider |
| US8937790B2 (en) | 2009-08-04 | 2015-01-20 | Seagate Technology Llc | Commonly-poled piezoelectric device |
| JP2014179549A (en) * | 2013-03-15 | 2014-09-25 | Ricoh Co Ltd | Method for manufacturing electromechanical conversion element, electromechanical conversion element, droplet discharge head, droplet discharge device and device for manufacturing electromechanical conversion element |
| JP2015018968A (en) * | 2013-07-11 | 2015-01-29 | 株式会社リコー | Electromechanical conversion element manufacturing method, electromechanical conversion element, liquid droplet discharge head, liquid droplet discharge device, and electromechanical conversion element manufacturing device |
| JP2019110279A (en) * | 2017-12-20 | 2019-07-04 | スタンレー電気株式会社 | Piezoelectric type actuator |
| JP7048300B2 (en) | 2017-12-20 | 2022-04-05 | スタンレー電気株式会社 | Piezoelectric actuator |
| US11665966B2 (en) | 2017-12-20 | 2023-05-30 | Stanley Electric Co., Ltd. | Piezoelectric actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806553B2 (en) | Tunable thin film capacitor | |
| US20060261922A1 (en) | Over-current protection device and manufacturing method thereof | |
| TW200840131A (en) | Bandpass filter and process of fabricating the same | |
| JP2003158002A (en) | Chip-type electronic component and its manufacturing method | |
| JP2007173437A (en) | Electronic component | |
| JP2001332956A (en) | Membrane piezoelectric element substrate | |
| JP6788847B2 (en) | Capacitor | |
| TWI283766B (en) | Thin film transistor substrate and method of manufacturing the same | |
| JPH0653559A (en) | Current limiting conductor using oxide superconducting film | |
| JPH11283865A (en) | Chip-type thin-film capacitor and manufacture thereof | |
| JP7453252B2 (en) | Surface mount thin film fuse with compliant terminals | |
| US5478971A (en) | Metallic circuit board and thin film diode array and method of manufacturing the same | |
| TW201246518A (en) | Method for manufacturing semiconductor device | |
| JP5743383B2 (en) | Piezoelectric element and method for manufacturing piezoelectric device | |
| JP2001284485A (en) | Thin film electronic part and board | |
| JPH11251526A (en) | Resistor-capacitor hybrid substrate and manufacture therefor | |
| JP2006210589A (en) | Thin-film capacitor | |
| JP5725669B2 (en) | Thin film device and manufacturing method thereof | |
| US20210027951A1 (en) | Capacitor cluster | |
| US20230098377A1 (en) | Chip parts | |
| JPH08273977A (en) | Stacked layer capacitor | |
| TW200847358A (en) | A manufacturing method for terminal electrodes of chip resistor array | |
| EP4307327A1 (en) | Magnetic sensor and method of manufacturing magnetic sensor | |
| JP2643004B2 (en) | Hybrid IC substrate | |
| JPH08167826A (en) | Surface acoustic wave element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070129 |