JP2001327084A - インバータ並列運転装置 - Google Patents
インバータ並列運転装置Info
- Publication number
- JP2001327084A JP2001327084A JP2000147371A JP2000147371A JP2001327084A JP 2001327084 A JP2001327084 A JP 2001327084A JP 2000147371 A JP2000147371 A JP 2000147371A JP 2000147371 A JP2000147371 A JP 2000147371A JP 2001327084 A JP2001327084 A JP 2001327084A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- voltage
- filter
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、並列運転されるインバータにおい
て、出力電圧を検出する差動増幅器の出力にフィルタを
比較的簡単なものとし得るようにすることを目的として
いる。 【解決手段】 インバータの負荷側に存在するフィルタ
における負荷側から差動増幅器に電圧を供給して、差動
増幅器の出力に設けるフィルタを簡単なものにする。
て、出力電圧を検出する差動増幅器の出力にフィルタを
比較的簡単なものとし得るようにすることを目的として
いる。 【解決手段】 インバータの負荷側に存在するフィルタ
における負荷側から差動増幅器に電圧を供給して、差動
増幅器の出力に設けるフィルタを簡単なものにする。
Description
【０００１】
【発明の属する技術分野】本発明は、並列運転されるイ
ンバータ間における有効電力と無効電力とのいずれか一
方あるいは両方の平衡をはかるようにしたインバータ並
列運転装置に関する。
ンバータ間における有効電力と無効電力とのいずれか一
方あるいは両方の平衡をはかるようにしたインバータ並
列運転装置に関する。
【０００２】
【従来の技術】並列運転されるインバータ装置は公知で
あり、当該並列運転されるインバータ相互間で有効電力
を平衡させることが行われている（例えば特許第２６７
８９９１号公報や特開２０００−３２７６４号公報参
照）。
あり、当該並列運転されるインバータ相互間で有効電力
を平衡させることが行われている（例えば特許第２６７
８９９１号公報や特開２０００−３２７６４号公報参
照）。
【０００３】これら公知の技術においては、出力される
有効電力が周波数（位相）を進めるあるいは遅らせるこ
とによって制御可能であることを利用している。
有効電力が周波数（位相）を進めるあるいは遅らせるこ
とによって制御可能であることを利用している。
【０００４】また本願出願人は、出願前の平成１２年４
月２６日付で特願２０００−１２５５６１号として、並
列運転されるインバータ間での出力無効電力を平衡させ
るようにした特許出願を行った。
月２６日付で特願２０００−１２５５６１号として、並
列運転されるインバータ間での出力無効電力を平衡させ
るようにした特許出願を行った。
【０００５】
【発明が解決しようとする課題】前記公知例や前記先行
例においては、いずれも、並列運転される夫々のインバ
ータの出力電圧を取込んで制御に用いているが、夫々の
インバータがスイッチング素子をＨブリッジに接続して
のスイッチング制御によって交流出力を発生しているも
のであるために、当該出力電圧取込み点の電圧の波形が
大きく歪んでいる。そして、当該取込み点において、２
つの端子における電位を差動増幅器に導いての差分電圧
分として前記出力電圧を得ている。
例においては、いずれも、並列運転される夫々のインバ
ータの出力電圧を取込んで制御に用いているが、夫々の
インバータがスイッチング素子をＨブリッジに接続して
のスイッチング制御によって交流出力を発生しているも
のであるために、当該出力電圧取込み点の電圧の波形が
大きく歪んでいる。そして、当該取込み点において、２
つの端子における電位を差動増幅器に導いての差分電圧
分として前記出力電圧を得ている。
【０００６】これらのことから、差動増幅器の出力側
に、強力なフィルタをかける必要性にせまられ、特に、
当該インバータの出力電圧と出力電流との位相を抽出す
るような場合に、前記強力なフィルタの存在のために、
取込まれた出力電圧の位相と本来の出力電圧の位相との
間にずれを生じてしまう。
に、強力なフィルタをかける必要性にせまられ、特に、
当該インバータの出力電圧と出力電流との位相を抽出す
るような場合に、前記強力なフィルタの存在のために、
取込まれた出力電圧の位相と本来の出力電圧の位相との
間にずれを生じてしまう。
【０００７】換言すれば、並列運転される夫々のインバ
ータの出力位相を制御して夫々のインバータからの有効
電力を制御するようにしているが、前記差動増幅器の出
力側に設けている強力なフィルタのために、本来の出力
位相を抽出することが困難になっている。
ータの出力位相を制御して夫々のインバータからの有効
電力を制御するようにしているが、前記差動増幅器の出
力側に設けている強力なフィルタのために、本来の出力
位相を抽出することが困難になっている。
【０００８】本発明は、差動増幅器の出力に設けるフィ
ルタを比較的簡単なものとし得るようにすることを目的
としている。
ルタを比較的簡単なものとし得るようにすることを目的
としている。
【０００９】
【課題を解決するための手段】本発明においては、並列
運転される夫々のインバータの出力端子と負荷との間に
設けているフィルタを、前記差動増幅器の出力側に設け
るフィルタの一部として利用するようにしている。即
ち、それによって差動増幅器の出力側に設けるフィルタ
を比較的簡単なものにし、夫々のインバータの出力位相
をより正しく検出できるようにしている。
運転される夫々のインバータの出力端子と負荷との間に
設けているフィルタを、前記差動増幅器の出力側に設け
るフィルタの一部として利用するようにしている。即
ち、それによって差動増幅器の出力側に設けるフィルタ
を比較的簡単なものにし、夫々のインバータの出力位相
をより正しく検出できるようにしている。
【００１０】
【発明の実施の形態】図１は本発明の一実施例構成を示
し、図示の場合には２台のインバータが並列運転される
ものとして示されている。
し、図示の場合には２台のインバータが並列運転される
ものとして示されている。
【００１１】図中の符号１０，２０は夫々インバータ、
１１−ｉ，２１−ｉは夫々制御素子、１２−１，２２−
１は夫々第１のフィルタを構成するインダクタンス素
子、１２−２，２２−２は夫々第１のフィルタを構成す
るコンデンサ素子、１３，２３は夫々チョークコイル、
１４−ｉ，２４−ｉは夫々チョークコイルの出力端子、
１５，２５は夫々制御素子制御部、１６，２６は夫々位
相検出部、１７，２７は夫々ＰＷＭ制御部、１８，２８
は夫々出力電流検出手段、１９，２９は夫々電圧検出手
段（差動増幅器）、３０は共通負荷、３１，３２は夫々
第２のフィルタ、４０−ｉはドライブ回路を表してい
る。
１１−ｉ，２１−ｉは夫々制御素子、１２−１，２２−
１は夫々第１のフィルタを構成するインダクタンス素
子、１２−２，２２−２は夫々第１のフィルタを構成す
るコンデンサ素子、１３，２３は夫々チョークコイル、
１４−ｉ，２４−ｉは夫々チョークコイルの出力端子、
１５，２５は夫々制御素子制御部、１６，２６は夫々位
相検出部、１７，２７は夫々ＰＷＭ制御部、１８，２８
は夫々出力電流検出手段、１９，２９は夫々電圧検出手
段（差動増幅器）、３０は共通負荷、３１，３２は夫々
第２のフィルタ、４０−ｉはドライブ回路を表してい
る。
【００１２】インバータ１０，２０は夫々、夫々の制御
素子１１−ｉ，２１−ｉにおける制御端子（例えば、ト
ランジスタのゲート又はベース）に対して、制御素子制
御部１５，２５とドライブ回路４０−１，４０−２とを
介して、パルス幅変調された制御信号（ＰＷＭ制御信
号）を印加することによって、従来公知の如く、所望の
周波数（位相）で所望の出力電圧を発生する。その出力
は第１のフィルタ１２−ｉ（２２−ｉ）によって濾波さ
れると共に、更にチョークコイル１３（２３）を介して
負荷３０に給電する。なお、夫々のインバータの出力電
圧は、第１のフィルタ１２（２２）とチョークコイル１
３（２３）との接続点から、電圧検出手段（差動増幅
器）１９（２９）に導かれかつ当該差動増幅器１９（２
９）の出力に設けた第２のフィルタ３１（３２）を介在
させて抽出される。
素子１１−ｉ，２１−ｉにおける制御端子（例えば、ト
ランジスタのゲート又はベース）に対して、制御素子制
御部１５，２５とドライブ回路４０−１，４０−２とを
介して、パルス幅変調された制御信号（ＰＷＭ制御信
号）を印加することによって、従来公知の如く、所望の
周波数（位相）で所望の出力電圧を発生する。その出力
は第１のフィルタ１２−ｉ（２２−ｉ）によって濾波さ
れると共に、更にチョークコイル１３（２３）を介して
負荷３０に給電する。なお、夫々のインバータの出力電
圧は、第１のフィルタ１２（２２）とチョークコイル１
３（２３）との接続点から、電圧検出手段（差動増幅
器）１９（２９）に導かれかつ当該差動増幅器１９（２
９）の出力に設けた第２のフィルタ３１（３２）を介在
させて抽出される。
【００１３】パルス幅変調された制御信号は、デューテ
ィ比と周期とを可変にされた矩形波の信号である。有効
電力を平衡化する制御に当たっては、当該制御信号の周
期を制御する。また無効電力を平衡化する制御に当たっ
ては、当該制御信号のデューティ比を制御する。
ィ比と周期とを可変にされた矩形波の信号である。有効
電力を平衡化する制御に当たっては、当該制御信号の周
期を制御する。また無効電力を平衡化する制御に当たっ
ては、当該制御信号のデューティ比を制御する。
【００１４】以下、図２ないし図４を参照して、インバ
ータ並列運転の状態について解析する。
ータ並列運転の状態について解析する。
【００１５】図２は図１に示すインバータ装置の簡略化
された等価回路を示し、図中の符号１０，２０，３０，
１２，１３，１４，２２，２３，２４は図１に対応して
いる。即ち、第１のインバータ１０と第２のインバータ
２０とは、夫々チョークコイル１３とチョークコイル２
３とを接続されて、共通負荷３０に給電している。
された等価回路を示し、図中の符号１０，２０，３０，
１２，１３，１４，２２，２３，２４は図１に対応して
いる。即ち、第１のインバータ１０と第２のインバータ
２０とは、夫々チョークコイル１３とチョークコイル２
３とを接続されて、共通負荷３０に給電している。
【００１６】図３は、図２に関連する記号を列挙した説
明図であり、例えばＥ1 やＥ2 はインバータ１０側やイ
ンバータ２０側のフィルタの出力電圧（チョーク入力側
電圧）、ＥL1やＥL2は夫々のチョークにかかる電圧……
を表している。
明図であり、例えばＥ1 やＥ2 はインバータ１０側やイ
ンバータ２０側のフィルタの出力電圧（チョーク入力側
電圧）、ＥL1やＥL2は夫々のチョークにかかる電圧……
を表している。
【００１７】また図４は、インバータ１０、負荷３０、
インバータ２０、インバータ１０側のフィルタにおける
夫々のベクトル図を表している。Ｖを基準として式を立
てると
インバータ２０、インバータ１０側のフィルタにおける
夫々のベクトル図を表している。Ｖを基準として式を立
てると
【００１８】
【数１】
【００１９】インバータ１０が供給している有効電力を
Ｐ1 、無効電力をＱ1 とする。遅れ無効電力の符号を正
とすると
Ｐ1 、無効電力をＱ1 とする。遅れ無効電力の符号を正
とすると
【００２０】
【数２】
【００２１】同様にインバータ２０が供給している有効
電力をＰ2 、無効電力をＱ2 とすると、
電力をＰ2 、無効電力をＱ2 とすると、
【００２２】
【数３】
【００２３】インバータ２０、インバータ１０が供給し
ている有効電力差Ｐ2 −Ｐ1 を求めると、
ている有効電力差Ｐ2 −Ｐ1 を求めると、
【００２４】
【数４】
【００２５】インバータ１０と２０とは同種のインバー
タであるから、ＸL1≒ＸL2、Ｒ1 ≒Ｒ2 、ＺL1≒ＺL2で
あり、更に、ＥL1やＥL2は小さい値であることからＥ1
≒Ｅ 2 ≒Ｖでかつほぼ一定値とする。
タであるから、ＸL1≒ＸL2、Ｒ1 ≒Ｒ2 、ＺL1≒ＺL2で
あり、更に、ＥL1やＥL2は小さい値であることからＥ1
≒Ｅ 2 ≒Ｖでかつほぼ一定値とする。
【００２６】
【数５】
【００２７】とおくと
【００２８】
【数６】
【００２９】となる。同様にインバータ２０とインバー
タ１０とが供給している無効電力差Ｑ2 −Ｑ 1 を求める
と
タ１０とが供給している無効電力差Ｑ2 −Ｑ 1 を求める
と
【００３０】
【数７】
【００３１】となる。ここで、従来公知の如く、並列運
転時位相のみを制御した場合の各インバータの電力バラ
ンスについて吟味する。
転時位相のみを制御した場合の各インバータの電力バラ
ンスについて吟味する。
【００３２】インバータの位相制御法は、周波数を微少
変化させて行う。つまり、周波数を高くすれば位相が進
み、低くすれば遅れる。
変化させて行う。つまり、周波数を高くすれば位相が進
み、低くすれば遅れる。
【００３３】図５は出力有効電力Ｐと周波数ｆとの関係
を示す図である。両者の関係は ｆ＝ｆ0 −ｋ・Ｐ の関係で表され、周波数ｆを制御することによって、出
力有効電力Ｐが変化する。
を示す図である。両者の関係は ｆ＝ｆ0 −ｋ・Ｐ の関係で表され、周波数ｆを制御することによって、出
力有効電力Ｐが変化する。
【００３４】インバータの並列運転の安定条件は、全て
のインバータの周波数が等しくなることだから、ある周
波数ｆで安定することになる。
のインバータの周波数が等しくなることだから、ある周
波数ｆで安定することになる。
【００３５】したがって、図６に示す如く、その時の各
インバータの出力電力は、式 ｆ＝ｆ0 −ｋ・Ｐ で示される有効電力Ｐ1 ，Ｐ2 が出力されている。よっ
て、インバータ相互間の有効電力平衡化は、このｆ−Ｐ
の関係の下で夫々のインバータの周波数を多少変更する
制御を行うことによって達成される。
インバータの出力電力は、式 ｆ＝ｆ0 −ｋ・Ｐ で示される有効電力Ｐ1 ，Ｐ2 が出力されている。よっ
て、インバータ相互間の有効電力平衡化は、このｆ−Ｐ
の関係の下で夫々のインバータの周波数を多少変更する
制御を行うことによって達成される。
【００３６】以下、簡単のためチョークの抵抗分を無視
すると、φL ＝９０°となり Ｐ2 −Ｐ1 ＝ＶＩS （θ2 −θ1 ） ……（１） Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ） ……（２） ここで、第（１）式と第（２）式とが共にゼロになるこ
とが理想である。（Ｐ 2 −Ｐ1 ）の値は、図６に関連し
て説明した如くいずれか一方あるいは両方のインバータ
の周波数ｆを制御することによってゼロになるように制
御される。
すると、φL ＝９０°となり Ｐ2 −Ｐ1 ＝ＶＩS （θ2 −θ1 ） ……（１） Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ） ……（２） ここで、第（１）式と第（２）式とが共にゼロになるこ
とが理想である。（Ｐ 2 −Ｐ1 ）の値は、図６に関連し
て説明した如くいずれか一方あるいは両方のインバータ
の周波数ｆを制御することによってゼロになるように制
御される。
【００３７】一方周波数ｆの制御のみでは（Ｑ2 −
Ｑ1 ）の値は制御できない。したがって、従来公知の場
合には、インバータ相互間に非所望な無効電流が流れて
しまう。
Ｑ1 ）の値は制御できない。したがって、従来公知の場
合には、インバータ相互間に非所望な無効電流が流れて
しまう。
【００３８】先の平成１２年４月２６日付の特願２００
０−１２５５６１号は、この無効電流に対応する出力無
効電力Ｑをも制御できるようにして、前記（Ｑ2 −
Ｑ1 ）の値をゼロにするようにしている。
０−１２５５６１号は、この無効電流に対応する出力無
効電力Ｑをも制御できるようにして、前記（Ｑ2 −
Ｑ1 ）の値をゼロにするようにしている。
【００３９】第（２）式からＥ2 ＞Ｅ1 のときＥ2 −Ｅ
1 の差が大きいと、Ｅ2 からの遅れの無効電力が多くな
り、Ｅ2 −Ｅ 1 の差が小さいと、Ｅ2 からの遅れの無効
電力が少なくなる。
1 の差が大きいと、Ｅ2 からの遅れの無効電力が多くな
り、Ｅ2 −Ｅ 1 の差が小さいと、Ｅ2 からの遅れの無効
電力が少なくなる。
【００４０】またＥ2 ＜Ｅ1 のときは、Ｅ2 −Ｅ1 の差
が大きいと、Ｅ2 からの進みの無効電力が多くなり、Ｅ
2 −Ｅ 1 の差が小さいと、Ｅ2 からの進みの無効電力が
少なくなる。
が大きいと、Ｅ2 からの進みの無効電力が多くなり、Ｅ
2 −Ｅ 1 の差が小さいと、Ｅ2 からの進みの無効電力が
少なくなる。
【００４１】よって無効電力に対して内部電圧の差を制
御することで無効電力差をゼロに近づけることができ
る。
御することで無効電力差をゼロに近づけることができ
る。
【００４２】負荷に流れる無効電力をＱ0 とすると Ｑ2 ＋Ｑ1 ＝Ｑ0 第（２）式で Ｑ2 −Ｑ1 ＝ＶＩS （Ｅ2 −Ｅ1 ） であるから
【００４３】
【数８】
【００４４】よって無効電力Ｉq1（インバータ１０の無
効電流）、Ｉq2（インバータ２０の無効電流）は、Ｅ2
−Ｅ1 ≡２△Ｅとおくと、
効電流）、Ｉq2（インバータ２０の無効電流）は、Ｅ2
−Ｅ1 ≡２△Ｅとおくと、
【００４５】
【数９】
【００４６】自機の電圧が、低い時には電流が進み側に
多く流れ、高い時には電流が遅れ側に多く流れる。この
ことから、電圧差△Ｅを小さくするように、一方または
両方のインバータの内部電圧を制御するようにする。
多く流れ、高い時には電流が遅れ側に多く流れる。この
ことから、電圧差△Ｅを小さくするように、一方または
両方のインバータの内部電圧を制御するようにする。
【００４７】図７はインバータの出力電流が制御される
状態を示している。インバータ電流Ｉ1 又はＩ2 が定格
電流Ｉr を超えない範囲においてはインバータの内部電
圧Ｅ1 又はＥ2 に対する制御を行わず、インバータ電流
Ｉ1 又はＩ 2 が定格電流Ｉr を超えるとき △Ｓ1 ＝α（Ｉ1 −Ｉr ）sin φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr ）sin φ2 （但し、αは正の係数、φ1 はＥ1 とＩ1 との位相差、
φ2 はＥ2 とＩ2 との位相差）にしたがう形で、インバ
ータの内部電圧Ｅ1 又はＥ2 を Ｅ1 ＋△Ｓ1 （△Ｓ1 は正又は負の数となる） Ｅ2 ＋△Ｓ2 （△Ｓ2 は正又は負の数となる） になるように制御する。
状態を示している。インバータ電流Ｉ1 又はＩ2 が定格
電流Ｉr を超えない範囲においてはインバータの内部電
圧Ｅ1 又はＥ2 に対する制御を行わず、インバータ電流
Ｉ1 又はＩ 2 が定格電流Ｉr を超えるとき △Ｓ1 ＝α（Ｉ1 −Ｉr ）sin φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr ）sin φ2 （但し、αは正の係数、φ1 はＥ1 とＩ1 との位相差、
φ2 はＥ2 とＩ2 との位相差）にしたがう形で、インバ
ータの内部電圧Ｅ1 又はＥ2 を Ｅ1 ＋△Ｓ1 （△Ｓ1 は正又は負の数となる） Ｅ2 ＋△Ｓ2 （△Ｓ2 は正又は負の数となる） になるように制御する。
【００４８】なお、上記φ1 やφ2 は、Ｅ1 ≒Ｖ≒Ｅ2
である場合には、出力電圧Ｖと夫々のインバータの出力
電流Ｉ1 やＩ2 との位相差を用いることができる。
である場合には、出力電圧Ｖと夫々のインバータの出力
電流Ｉ1 やＩ2 との位相差を用いることができる。
【００４９】図７においてＩr を定格電流値としたが、
電流リミッタ値を超えない範囲の任意の電流値でよく、
以下、Ｉr の代わりにＩr’を用いることにする。即
ち、 △Ｓ1 ＝α（Ｉ1 −Ｉr’）sin φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr’）sin φ2 にしたがう形で、制御することができる。
電流リミッタ値を超えない範囲の任意の電流値でよく、
以下、Ｉr の代わりにＩr’を用いることにする。即
ち、 △Ｓ1 ＝α（Ｉ1 −Ｉr’）sin φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr’）sin φ2 にしたがう形で、制御することができる。
【００５０】また一般にsin φ1 やsin φ2 の値は、φ
1 やφ2 の値をそのまま用いることができる。したがっ
て、 △Ｓ1 ＝α（Ｉ1 −Ｉr’）φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr’）φ2 にしたがう形で、制御することができる。
1 やφ2 の値をそのまま用いることができる。したがっ
て、 △Ｓ1 ＝α（Ｉ1 −Ｉr’）φ1 又は △Ｓ2 ＝α（Ｉ2 −Ｉr’）φ2 にしたがう形で、制御することができる。
【００５１】また、前記sin φ1 やsin φ2 、あるいは
φ1 やφ2 を用いる代わりに、当該sin φ1 やsin
φ2 、あるいはφ1 やφ2 の絶対値が、所定値未満にお
いては当該sin φ1 やsin φ2 、あるいはφ1 やφ2 を
そのまま用い、かつ当該所定値以上の場合には当該所定
値におけるsin φ1 やsin φ2 の、あるいはφ1 やφ2
の値を固定してその固定値を用いることもできる。
φ1 やφ2 を用いる代わりに、当該sin φ1 やsin
φ2 、あるいはφ1 やφ2 の絶対値が、所定値未満にお
いては当該sin φ1 やsin φ2 、あるいはφ1 やφ2 を
そのまま用い、かつ当該所定値以上の場合には当該所定
値におけるsin φ1 やsin φ2 の、あるいはφ1 やφ2
の値を固定してその固定値を用いることもできる。
【００５２】前記図７に関連して、係数αの大きさは＋
△Ｓ1 側への制御の場合と−△Ｓ1側への制御の場合と
で同じ値としたが、いずれの側への制御かによって係数
αの大きさを異ならしめることもできる。一般には、＋
△Ｓ1 側への制御の場合には、内部電圧を高める方向で
あることから当該内部電圧を高める側の制御の効き方を
ゆるやかにすることが望ましいので、＋△Ｓ1 側での係
数をα1 とし、−△Ｓ 1 側での係数をα2 とした場合
に、α1 ＜α2となるようにするのが良い。
△Ｓ1 側への制御の場合と−△Ｓ1側への制御の場合と
で同じ値としたが、いずれの側への制御かによって係数
αの大きさを異ならしめることもできる。一般には、＋
△Ｓ1 側への制御の場合には、内部電圧を高める方向で
あることから当該内部電圧を高める側の制御の効き方を
ゆるやかにすることが望ましいので、＋△Ｓ1 側での係
数をα1 とし、−△Ｓ 1 側での係数をα2 とした場合
に、α1 ＜α2となるようにするのが良い。
【００５３】更に、インバータの内部電圧Ｅ1 又はＥ2
を高める側の制御を行うことが好ましくない場合には、
△Ｓ1 又は△Ｓ2 が負の値の際にのみ制御を行うように
することができる。逆に、インバータの内部電圧Ｅ1 又
はＥ2 を低める側の制御を行うことが好ましくない場合
には、△Ｓ1 又は△Ｓ2 が正の値の際にのみ制御を行う
ようにすることができる。勿論、△Ｓ1 又は△Ｓ2 が正
負に拘らず、前記制御を行うようにすることができるこ
とは言うまでもない。
を高める側の制御を行うことが好ましくない場合には、
△Ｓ1 又は△Ｓ2 が負の値の際にのみ制御を行うように
することができる。逆に、インバータの内部電圧Ｅ1 又
はＥ2 を低める側の制御を行うことが好ましくない場合
には、△Ｓ1 又は△Ｓ2 が正の値の際にのみ制御を行う
ようにすることができる。勿論、△Ｓ1 又は△Ｓ2 が正
負に拘らず、前記制御を行うようにすることができるこ
とは言うまでもない。
【００５４】更に、△Ｓ1 や△Ｓ2 に上限値や下限値を
設定しておくことができ、勿論、上限値と下限値との両
方を設定しておくことができる。この場合には、上限値
あるいは下限値に達した後ではそれを超えての制御が行
われないようにされることになる。
設定しておくことができ、勿論、上限値と下限値との両
方を設定しておくことができる。この場合には、上限値
あるいは下限値に達した後ではそれを超えての制御が行
われないようにされることになる。
【００５５】図１に示す位相検出部１６（２６）は夫々
電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）との位相差φ
1 （φ2 ）を検出してＰＷＭ制御部１７（２７）に供給
する。ＰＷＭ制御部１７（２７）は、電圧Ｅ1 （Ｅ2 ）
と出力電流Ｉ1 （Ｉ2 ）と位相差φ1 （φ2 ）とを受け
取って上述のＰＷＭ制御信号を発生する。勿論、必要に
応じてＰＷＭ制御部１７とＰＷＭ制御部２７との間で、
情報の授受が行われる。
電圧Ｅ1 （Ｅ2 ）と出力電流Ｉ1 （Ｉ2 ）との位相差φ
1 （φ2 ）を検出してＰＷＭ制御部１７（２７）に供給
する。ＰＷＭ制御部１７（２７）は、電圧Ｅ1 （Ｅ2 ）
と出力電流Ｉ1 （Ｉ2 ）と位相差φ1 （φ2 ）とを受け
取って上述のＰＷＭ制御信号を発生する。勿論、必要に
応じてＰＷＭ制御部１７とＰＷＭ制御部２７との間で、
情報の授受が行われる。
【００５６】本発明においては、図１に示す第１のフィ
ルタ１２（２２）の負荷側の電圧（高周波成分の少ない
正弦波に近い交番電圧）を差動増幅器１９（２９）に導
き、その差動増幅器の出力（高周波成分の少ない正弦波
に近い交番電圧）を第２のフィルタ３１（３２）に供給
した上で、ノイズ成分を抑圧した交番電圧、即ち、イン
バータ１０（２０）の出力電圧に比例する大きさの交番
電圧を、位相検出部１６（２６）やＰＷＭ制御部１７
（２７）に供給するようにしている。位相検出部１６
（２６）では正しい位相関係を検出でき、またＰＷＭ制
御部１７（２７）では、高周波成分を含まない正弦波形
にもとづいてＰＷＭ制御された信号を生成する。なお、
差動増幅器１９（２９）は、端子１４−１（２４−１）
の正弦波形の電圧と端子１４−２（２４−２）の正弦波
形の電圧との差の正弦波形の電圧を出力する。
ルタ１２（２２）の負荷側の電圧（高周波成分の少ない
正弦波に近い交番電圧）を差動増幅器１９（２９）に導
き、その差動増幅器の出力（高周波成分の少ない正弦波
に近い交番電圧）を第２のフィルタ３１（３２）に供給
した上で、ノイズ成分を抑圧した交番電圧、即ち、イン
バータ１０（２０）の出力電圧に比例する大きさの交番
電圧を、位相検出部１６（２６）やＰＷＭ制御部１７
（２７）に供給するようにしている。位相検出部１６
（２６）では正しい位相関係を検出でき、またＰＷＭ制
御部１７（２７）では、高周波成分を含まない正弦波形
にもとづいてＰＷＭ制御された信号を生成する。なお、
差動増幅器１９（２９）は、端子１４−１（２４−１）
の正弦波形の電圧と端子１４−２（２４−２）の正弦波
形の電圧との差の正弦波形の電圧を出力する。
【００５７】従来の場合には、本願図１に示す差動増幅
器１９（２９）に導かれる電圧が第１のフィルタ１２
（２２）の電源側から取り込まれていたものである。こ
のために、各インバータ１０（２０）における高周波成
分を多く含んでいる出力電圧が差動増幅器１９（２９）
に供給され、その結果、当該差動増幅器の出力となる交
番電圧も高周波成分を含んだものとなり、当該高周波成
分を抑圧するために、いわば強力なフィルタを設けてお
くことが必要となっていた。
器１９（２９）に導かれる電圧が第１のフィルタ１２
（２２）の電源側から取り込まれていたものである。こ
のために、各インバータ１０（２０）における高周波成
分を多く含んでいる出力電圧が差動増幅器１９（２９）
に供給され、その結果、当該差動増幅器の出力となる交
番電圧も高周波成分を含んだものとなり、当該高周波成
分を抑圧するために、いわば強力なフィルタを設けてお
くことが必要となっていた。
【００５８】更に言えば、当該強力なフィルタを設ける
ことのために、フィルタを介して取り込まれた電圧が、
その位相に多少の変化を生じていることになり、位相検
出部１６（２６）における検出位相が本来のあるべき位
相から多少のずれを生じる危険性があった。
ことのために、フィルタを介して取り込まれた電圧が、
その位相に多少の変化を生じていることになり、位相検
出部１６（２６）における検出位相が本来のあるべき位
相から多少のずれを生じる危険性があった。
【００５９】本発明の場合には、第１のフィルタ１２
（２２）によって、高周波成分の比較的多くない交番電
圧（正弦波）が差動増幅器に導かれており、当該差動増
幅器の出力である交番電圧においても、高周波成分の比
較的多くないものとなっている。したがって、第２のフ
ィルタ３１（３２）は比較的簡単なもので足りる。即
ち、従来の場合に生じていた非所望な位相ずれは殆どな
いものとなる。
（２２）によって、高周波成分の比較的多くない交番電
圧（正弦波）が差動増幅器に導かれており、当該差動増
幅器の出力である交番電圧においても、高周波成分の比
較的多くないものとなっている。したがって、第２のフ
ィルタ３１（３２）は比較的簡単なもので足りる。即
ち、従来の場合に生じていた非所望な位相ずれは殆どな
いものとなる。
【００６０】
【発明の効果】以上説明した如く、本発明によれば、複
数個のインバータを並列運転して共通負荷に給電する際
に、有効電力のみでなく無効電力についても、平衡化を
はかることが可能となり、かつ差動増幅器の出力側に設
けるフィルタを比較的簡単なものにすることができる。
数個のインバータを並列運転して共通負荷に給電する際
に、有効電力のみでなく無効電力についても、平衡化を
はかることが可能となり、かつ差動増幅器の出力側に設
けるフィルタを比較的簡単なものにすることができる。
【図１】本発明の一実施例構成を示す図である。
【図２】図１に示すインバータ装置の簡略化された等価
回路を示す図である。
回路を示す図である。
【図３】図２に関連する記号を列挙した説明図である。
【図４】インバータのフィルタにおけるベクトル図であ
る。
る。
【図５】出力有効電力Ｐと周波数ｆとの関係を示す図で
ある。
ある。
【図６】夫々のインバータが出力する有効電力を説明す
る図である。
る図である。
【図７】本発明によって出力無効電力を制御する態様を
説明する図である。
説明する図である。
１０，２０：インバータ １１，２１：制御素子 １２−１，２２−１：第１のフィルタを構成するインダ
クタンス素子 １３，２３：チョークコイル １４，２４：チョークコイルの出力端子 １５，２５：制御素子制御部 １６，２６：位相検出部 １７，２７：ＰＷＭ制御部 １８，２８：出力電流検出手段 １９，２９：内部電圧検出手段（差動増幅器） ３０ ：共通負荷 ３１，３２：第２のフィルタ ４０ ：ドライブ回路
クタンス素子 １３，２３：チョークコイル １４，２４：チョークコイルの出力端子 １５，２５：制御素子制御部 １６，２６：位相検出部 １７，２７：ＰＷＭ制御部 １８，２８：出力電流検出手段 １９，２９：内部電圧検出手段（差動増幅器） ３０ ：共通負荷 ３１，３２：第２のフィルタ ４０ ：ドライブ回路
フロントページの続き (72)発明者 生井 正夫 群馬県新田郡新田町大字早川字早川３番地 澤藤電機株式会社新田工場内 Ｆターム(参考） 5G066 HA08 HB03 5H007 AA08 CA01 CB05 CC05 CC09 DA04 DC02 DC04 DC05 EA02
Claims (2)
- 【請求項１】 第１のインバータが、当該インバータを
構成する制御素子を制御することによって、出力電圧と
出力位相とを制御可能に構成されると共に、 第２以降のインバータが、当該インバータを構成する制
御素子を制御することによって、出力電圧と出力位相と
のいずれか一方あるいは両方を制御可能に構成されてな
り、 前記第１のインバータの出力側に設けた第１のフィルタ
の出力側端に設けたチョークコイルと、前記第２以降の
インバータの出力側に設けた第１のフィルタの出力側端
に設けたチョークコイルとが接続された上で、共通の負
荷に給電するインバータ並列運転装置において、 前記第１のインバータおよび／または前記第２以降のイ
ンバータの出力電圧と出力位相とのいずれか一方あるい
は両方を制御することによって、両者インバータからの
夫々の有効電力と無効電力とのいずれか一方あるいは両
方を平衡化するよう制御すると共に、 前記インバータの出力電圧と出力位相とのいずれか一方
あるいは両方を制御するに当たって、前記第１のインバ
ータおよび前記第２以降のインバータの夫々の出力側に
設けた第１のフィルタとチョークコイルとの接続点の電
圧を取込むと共に当該取込んだ電圧を第２のフィルタを
介在せしめた上で、前記第１のインバータおよび前記第
２以降のインバータの出力電圧として検出したことを特
徴とするインバータ並列運転装置。 - 【請求項２】 前記第１のインバータおよび前記第２以
降のインバータの夫々の出力側に設けた第１のフィルタ
とチョークコイルとの接続点の電圧を差動増幅器の２つ
の端子を介して取込むようにしたことを特徴とする請求
項１記載のインバータ並列運転装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000147371A JP2001327084A (ja) | 2000-05-19 | 2000-05-19 | インバータ並列運転装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000147371A JP2001327084A (ja) | 2000-05-19 | 2000-05-19 | インバータ並列運転装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001327084A true JP2001327084A (ja) | 2001-11-22 |
Family
ID=18653568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000147371A Pending JP2001327084A (ja) | 2000-05-19 | 2000-05-19 | インバータ並列運転装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001327084A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370673C (zh) * | 2003-07-30 | 2008-02-20 | 飞瑞股份有限公司 | 交流输出并联电源***及其均流控制方法 |
| JP2016135086A (ja) * | 2015-01-22 | 2016-07-25 | 富士電機株式会社 | 自立運転制御装置、自立運転制御システム、自立運転制御方法、及びプログラム |
-
2000
- 2000-05-19 JP JP2000147371A patent/JP2001327084A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370673C (zh) * | 2003-07-30 | 2008-02-20 | 飞瑞股份有限公司 | 交流输出并联电源***及其均流控制方法 |
| JP2016135086A (ja) * | 2015-01-22 | 2016-07-25 | 富士電機株式会社 | 自立運転制御装置、自立運転制御システム、自立運転制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sepe et al. | Inverter nonlinearities and discrete-time vector current control | |
| EP3258581B1 (en) | Motor drive with resonance detection and impedance computation | |
| US6452290B1 (en) | Balancing parallel inverter systems | |
| CN105940597B (zh) | 电力变换装置的控制方法 | |
| US8362727B2 (en) | Control device for synchronous motor | |
| JP2001286150A (ja) | 電力変換装置 | |
| CN107093960A (zh) | 用于控制电动机的控制设备的方法和*** | |
| JP2607648B2 (ja) | 電力変換装置 | |
| US20110051475A1 (en) | Regulator circuitry for reducing ripple resulted from line voltage transmitting to secondary side of power transformer | |
| JP2001327084A (ja) | インバータ並列運転装置 | |
| US10158326B2 (en) | Audio amplifier | |
| JP2688660B2 (ja) | インバータ装置 | |
| Markadeh et al. | Maximum torque per ampere control of sensorless induction motor drives with dc offset and parameter compensation | |
| WO2018214470A1 (zh) | 电流均衡电路、阵列电路及多相变换器 | |
| CN113872485B (zh) | 电机的控制方法、装置、设备、***和存储介质 | |
| JP3265397B2 (ja) | 電力変換装置の制御方法及びその方法を用いてなる電力変換装置 | |
| JP2001309661A (ja) | インバータ並列運転装置 | |
| JPH07298637A (ja) | インバータ装置 | |
| JP4298351B2 (ja) | 高圧回路の共振点の調整装置 | |
| JPH06189554A (ja) | 交流電子負荷装置 | |
| JP3394100B2 (ja) | インバータシステムの並列運転制御回路 | |
| JPH1066344A (ja) | 電力変換装置の制御回路 | |
| JPH06315277A (ja) | スイッチング電源の電流検出装置 | |
| JPH0690569A (ja) | 三相インバータの出力変圧器の偏磁防止回路 | |
| JP4015526B2 (ja) | 誘導加熱装置の運転方法および誘導加熱装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040322 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040322 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |