JP2001325315A - Design supporting device for inter-multi-pcb connection - Google Patents
Design supporting device for inter-multi-pcb connectionInfo
- Publication number
- JP2001325315A JP2001325315A JP2000142650A JP2000142650A JP2001325315A JP 2001325315 A JP2001325315 A JP 2001325315A JP 2000142650 A JP2000142650 A JP 2000142650A JP 2000142650 A JP2000142650 A JP 2000142650A JP 2001325315 A JP2001325315 A JP 2001325315A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- connector
- information
- connection
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はマルチＰＣＢ間接続
設計支援装置に関し、更に詳しくは複数のプリント板
（以下、ＰＣＢとも呼ぶ）がコネクタを介して相互に接
続される電子装置（電子交換機，伝送装置等）のマルチ
ＰＣＢ間接続設計を支援するマルチＰＣＢ間接続設計支
援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-PCB connection design support apparatus, and more particularly, to an electronic apparatus (electronic exchange, transmission system) in which a plurality of printed boards (hereinafter, also referred to as "PCBs") are interconnected via connectors. The present invention relates to a multi-PCB connection design support device that supports multi-PCB connection design of a device or the like.
【０００２】[0002]
【従来の技術】図７は従来技術を説明する図で、複数の
ＰＣＢが共通のバックボードＢＢを介して相互に接続さ
れる電子装置の一部構成を示している。この種の電子装
置は、各種電子部品を搭載した複数のプリント板ＰＣＢ
−Ａ,ＰＣＢ−Ｂ等を組み合わせることにより構築され
る。ここで、ＰＣＢ−Ａは他のＰＣＢ−Ｂと情報信号を
やり取りすることにより機能するが、その信号接続は各
ＰＣＢ−Ａ，ＰＣＢ−Ｂが備えるコネクタ部品ＣＮＡ，
ＣＮＢを介して実現される。2. Description of the Related Art FIG. 7 is a diagram for explaining the prior art, and shows a partial configuration of an electronic device in which a plurality of PCBs are interconnected via a common back board BB. This type of electronic device includes a plurality of printed circuit boards PCB on which various electronic components are mounted.
-A, PCB-B and so on. Here, the PCB-A functions by exchanging information signals with other PCB-B, and the signal connection is made by the connector components CNA, PCBA included in each PCB-A, PCB-B.
Implemented via the CNB.
【０００３】なお、図示しないが、各プリント板ＰＣＢ
−Ａ，ＰＣＢ−Ｂは、一般にはバックボードＢＢとの間
のコネクタ接続を介して相互に接続されるものである
が、ここではマルチＰＣＢ間の接続を説明するため、こ
れらの接続は当然にあるものとして図を省略している。Although not shown, each printed circuit board PCB
-A and PCB-B are generally connected to each other via a connector connection with the back board BB. However, in order to explain the connection between the multi-PCBs, these connections are naturally used. The figure is omitted as it is.
【０００４】従来は、図示の如く基板レイアウト等の設
計図に含まれるコネクタシンボルＣＮＡ／ＣＮＢ又は外
部端子シンボルの各ピンに着目し、１ピンづつこれに接
続する各部品シンボル（ＩＣチップ等）のピンを順次探
索（トレース）することで最終的にマルチＰＣＢ間の接
続を目視により確認していた。Conventionally, as shown in the drawings, attention is focused on each pin of a connector symbol CNA / CNB or an external terminal symbol included in a design drawing of a board layout or the like, and each component symbol (IC chip or the like) connected to this pin by pin is considered. By sequentially searching (tracing) the pins, the connection between the multi PCBs was finally confirmed visually.
【０００５】[0005]
【発明が解決しようとする課題】ところで、一般に回路
設計者が確認したいのは、あるドライバ部品（論理駆動
側）ＩＣ１１の出力ピンからこの信号を受けるレシーバ
部品（論理受信側）ＩＣ２１の入力ピンに至る信号経路
の接続正当性である。しかるに、この経路中には図示の
如く、ダンピング抵抗Ｒ３、バッファ回路Ｂ２、スイッ
チ回路Ｓ１、信号結合子等、見かけ上信号経路を分断す
るような部品等が狭まる場合も少なくなく、そうした部
品等を跨いで全経路を目視で辿ることは非常に困難かつ
煩雑な作業であった。By the way, generally, a circuit designer wants to confirm that an output pin of a certain driver component (logic drive side) IC11 is connected to an input pin of a receiver component (logic reception side) IC21 which receives this signal. This is the connection validity of the signal path to be reached. However, as shown in the drawing, there are many cases where components such as the damping resistor R3, the buffer circuit B2, the switch circuit S1, the signal coupler, and the like that apparently divide the signal path are narrowed. Visually following the entire route by straddling was a very difficult and complicated task.
【０００６】また、各ＰＣＢ−Ａ／ＰＣＢ−Ｂ内の検査
は個別に行えるが、あるドライバ部品ＩＣ１１から他の
レシーバ部品ＩＣ２１に至る信号経路が図示の如く複数
基板ＰＣＢ−Ａ,ＰＣＢ−Ｂに跨るような場合には、そ
の中間に取り扱いの複雑(煩雑，不慣れ）なコネクタ部
品ＣＮＡ，ＣＮＢが介在する結果、設計者の過誤等によ
り、本来の目的とした接続ではなく、誤った状態で設計
され、実機で各ＰＣＢが組み合わされる時になってその
誤りが初めて露見するような不具合がしばしば生じてい
た。Inspection in each PCB-A / PCB-B can be performed individually, but a signal path from one driver component IC11 to another receiver component IC21 is connected to a plurality of substrates PCB-A and PCB-B as shown in the figure. In the case of straddling, the connector parts CNA and CNB which are complicated to handle (complex and unfamiliar) are interposed in the middle, and as a result, due to the error of the designer, the connection is not made as intended but designed in an incorrect state. However, when the PCBs are combined in an actual machine, a problem often occurs that the error is first revealed.
【０００７】本発明は上記従来技術の問題点に鑑みなさ
れたもので、その目的とする所は、マルチＰＣＢ間の信
号接続経路を容易に確認（設計支援）できるマルチＰＣ
Ｂ間接続設計支援装置を提供することにある。The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to provide a multi-PC capable of easily confirming a signal connection path between multi-PCBs (design support).
An object of the present invention is to provide an inter-B connection design support device.
【０００８】[0008]
【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）のマルチ
ＰＣＢ間接続設計支援装置は、複数のプリント板（ＰＣ
Ｂ）がコネクタを介して相互に接続される電子装置のマ
ルチＰＣＢ間接続設計を支援するマルチＰＣＢ間接続設
計支援装置において、電子部品の属性、入／出力ピン等
のピン属性及び部品内の対応関係、回路設計に係る論理
ピン名、該論理ピン名に対応させた物理ピン名に関する
各種定義情報を保持する部品ライブラリファイル５１
と、電子部品の物理ピン名及び該物理ピンの座標情報を
保持する実装ライブラリファイル５２と、ＰＣＢ間の接
続をコネクタ部品単位のコンビネーション情報で定義す
るＰＣＢ間接続情報定義手段２１と、前記定義されたコ
ンビネーション情報に基づきそのコネクタピンを出発点
として回路設計情報を基に所定の部品の駆動ピン又は受
動ピンに至るまでの信号経路をトレースするＰＣＢ間接
続論理トレース手段２２と、前記トレース処理に係る情
報を出力する出力手段４０／３１とを備えるものであ
る。The above-mentioned problem is solved, for example, by referring to FIG.
Is solved. In other words, the multi-PCB connection design support apparatus of the present invention (1) includes a plurality of printed boards (PCs).
(B) A multi-PCB connection design support apparatus for supporting a multi-PCB connection design of electronic devices connected to each other via a connector, wherein attributes of electronic components, pin attributes such as input / output pins, and correspondence within components are provided. A component library file 51 that holds various definition information on relationships, logical pin names related to circuit design, and physical pin names corresponding to the logical pin names.
A mounting library file 52 for holding physical pin names of electronic components and coordinate information of the physical pins; a connection information defining means 21 for defining connections between PCBs in combination information for each connector component; The PCB connection logic tracing means 22 for tracing a signal path from the connector pin as a starting point to a drive pin or a passive pin of a predetermined component based on the circuit design information based on the combination information; And output means 40/31 for outputting information.
【０００９】本発明（１）によれば、従来接続誤りを起
こし勝ちであったようなコネクタ部品の介在するマルチ
ＰＣＢ間接続設計につき、単に勘合するコネクタ部品を
指定するだけの簡単な定義情報に基づき、各ピン同士の
接続関係を適正に特定できることにより、マルチＰＣＢ
間の接続設計作業を大幅に軽減すると共に、マルチＰＣ
Ｂ間の接続誤りを的確に検出できる。According to the present invention (1), in a multi-PCB connection design in which a connector component is likely to cause a connection error in the past, simple definition information in which a connector component to be fitted is simply designated is provided. Multi-PCB by being able to properly specify the connection relationship between pins
Multi-PC while greatly reducing connection design work between
A connection error between B can be accurately detected.
【００１０】[0010]
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる実施の形態を詳細に説明する。なお、全図を通
して同一符号は同一又は相当部分を示すものとする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings.
【００１１】図１は実施の形態によるマルチＰＣＢ間接
続設計支援装置のブロック図で、図において、１０は本
装置の主制御・処理を行うＣＰＵ、１１はＣＰＵ１０の
共通バス、２０はＣＰＵ１０が実行する図２，図３の処
理プログラム等を記憶する主メモリ（ＭＭ）、２１はＰ
ＣＢ間接続情報定義処理、２２はＰＣＢ間接続論理トレ
ース処理、３０はキーボードやマウス等からなる入力装
置、３１はプリンタ（ＰＲＮ）、４０はＣＲＴや液晶等
からなる表示装置（ＤＩＳＰ）、５０はディスク装置等
の２次記憶装置、５１は部品ライブラリファイル、５２
は実装ライブラリファイル、５３はコネクタなどに関す
る接続定義情報の記憶エリアである。なお、図示しない
が、この記憶エリア５３にはＣＡＤなどを使用して別途
作成された論理設計情報などが含まれる。FIG. 1 is a block diagram of a multi-PCB connection design support apparatus according to an embodiment. In FIG. 1, reference numeral 10 denotes a CPU for performing main control and processing of the apparatus, 11 denotes a common bus for the CPU 10, and 20 denotes an execution by the CPU 10. A main memory (MM) for storing the processing program shown in FIGS.
CB connection information definition process, 22 is a PCB connection logical trace process, 30 is an input device such as a keyboard or a mouse, 31 is a printer (PRN), 40 is a display device (DISP) made of a CRT or liquid crystal, and 50 is A secondary storage device such as a disk device; 51, a component library file;
Is an implementation library file, and 53 is a storage area for connection definition information related to connectors and the like. Although not shown, the storage area 53 includes logical design information created separately using CAD or the like.
【００１２】部品ライブラリファイル５１は、各種電子
部品（デスクリート部品，ＩＣ部品等）の属性(種
類）、入／出力ピン等の部品ピン属性、論理設計等で使
用された部品の論理ピン名、該論理ピン名に対応させた
物理ピン名、特定の部品につきその入出力ピンの対応関
係を記述した等価情報等の各種情報を保持する。The component library file 51 includes attributes (types) of various electronic components (discrete components, IC components, etc.), component pin attributes such as input / output pins, logical pin names of components used in logic design, and the like. Various kinds of information such as physical pin names corresponding to the logical pin names and equivalence information describing the correspondence of input / output pins of a specific component are held.
【００１３】ここで特定の部品とは、入力の論理信号レ
ベルに別段の論理上の変更を加えないで出力するような
部品であって、この中には例えばダンピング抵抗として
使用される集合抵抗、入力の信号回路を開／閉するスイ
ッチ、論理信号のファンアウトを稼ぐために設けられる
バッファ回路等の各種２ピン部品が含まれる。なお、ス
イッチ回路は、開放と閉成とで物理的には出力信号レベ
ルに影響を与えるが、論理回路の接続をトレースする上
ではこれを短絡とみなすことで更に後段の真の受信回路
（ゲート回路，フリップフロップ回路等）に至る経路の
トレースが可能となり、これにより設計者の接続確認作
業を有効に支援できる。２ピン部品のピン対応関係は部
品ライブラリ５１から容易に特定でき、その入出力ピン
間を論理的な短絡状態としてスワップ可能である。Here, the specific component is a component that outputs an input logical signal level without adding another logical change, and includes, for example, a collective resistor used as a damping resistor, Various 2-pin components such as a switch for opening / closing an input signal circuit and a buffer circuit provided for obtaining a fanout of a logic signal are included. Although the switch circuit physically affects the output signal level when opened and closed, it can be regarded as a short circuit when tracing the connection of the logic circuit, so that a true receiving circuit (gate (A circuit, a flip-flop circuit, etc.) can be traced, thereby effectively assisting the designer in checking the connection. The pin correspondence of the two-pin component can be easily specified from the component library 51, and the input / output pins can be swapped as a logical short circuit.
【００１４】なお、上記特定の部品は、入力の論理信号
レベルに別段の論理上の変更を加えないで出力するもの
であれば、２ピン部品に限らない。上記等価情報は、２
ピン部品以外の特定の部品に間するピン対応関係を規定
したもので，これらのピン間も論理的な短絡状態として
スワップ可能である。The specific component is not limited to a two-pin component as long as it outputs the input logic signal level without adding another logical change. The equivalent information is 2
It defines the pin correspondence between specific components other than the pin components, and these pins can be swapped as a logical short circuit.
【００１５】実装ライブラリファイル５２は、論理設計
回路をプリント板へレイアウト設計する際に使用するフ
ァイルで、例えばコネクタ部品の物理的形状、物理ピン
情報及びコネクタピンの位置座標データ等を保持する。The mounting library file 52 is a file used when designing the layout of a logical design circuit on a printed circuit board, and holds, for example, a physical shape of a connector component, physical pin information, position coordinate data of a connector pin, and the like.
【００１６】ＰＣＢ間接続情報定義処理２１は、複数の
ＰＣＢ間の接続定義情報を処理する。即ち、通常のコネ
クタ部品の嵌合については、ユーザは雄コネクタ部品と
雌コネクタ部品の対で嵌合の定義を行い、接続定義情報
ファイル５３に保存する。またクロスコネクト方式のコ
ネクタの場合は、コネクタピンをクロスコネクトされる
部分（ピングループ）とそれ以外の部分（ピングルー
プ）にグループ分けすることで、ユーザはピングループ
対応の定義及び嵌合捻転差の定義を行う。従って、上記
いずれの場合もＰＣＢ間接続情報の定義が簡単に行え
る。The inter-PCB connection information definition processing 21 processes connection definition information between a plurality of PCBs. That is, for the fitting of the normal connector parts, the user defines the fitting with the pair of the male connector part and the female connector part, and saves them in the connection definition information file 53. In the case of a cross-connect type connector, by dividing the connector pins into cross-connected portions (pin groups) and other portions (pin groups), the user can define the pin groups and adjust the fitting screw twist difference. Is defined. Therefore, in any of the above cases, the definition of the connection information between PCBs can be easily performed.
【００１７】ＰＣＢ間接続論理トレース処理２２は、上
記ライブラリの各定義情報と、ＰＣＢ間接続定義情報と
を元に、ＰＣＢ間における実質的な（即ち，信号の送受
信端間の）接続経路をトレースする。トレース結果は、
表示装置４０に表示したり、プリンタ３１に出力可能で
ある。なお、この表示装置４０は、上記各種ライブラリ
データの定義処理や、ＰＣＢ間接続情報定義処理でも使
用される。The inter-PCB connection logical tracing process 22 traces a substantial connection path between the PCBs (ie, between signal transmitting and receiving ends) based on each definition information of the library and the inter-PCB connection definition information. I do. The trace result is
It can be displayed on the display device 40 or output to the printer 31. The display device 40 is also used for the above-described various library data defining process and the inter-PCB connection information defining process.
【００１８】係る構成において、ＰＣＢを設計する過程
はＰＣＢ回路論理を設計する段階と、回路論理を実際の
ＰＣＢに実現する実装設計の段階とに分かれる。回路設
計段階ではコネクタシンボル上の論理ピンに対して接続
を定義する。この段階では物理的なピンの位置は意識し
ない。ＰＣＢ回路を設計する段階ではコネクタシンボル
上の論理ピン名と実際のＰＣＢ上のコネクタの物理ピン
名の対応情報（部品ライブラリ）を参照しながら実施す
る。この場合に，雄コネクタのあるピンが雌コネクタの
どのピンと対応するかは、ＰＣＢ実装設計で使用するコ
ネクタ部品のピン座標を比較することで対応付けること
ができる。In such a configuration, the process of designing a PCB is divided into a stage of designing a PCB circuit logic and a stage of mounting design for realizing the circuit logic on an actual PCB. At the circuit design stage, connections are defined for the logic pins on the connector symbol. At this stage, the position of the physical pin is not considered. At the stage of designing a PCB circuit, the design is performed with reference to correspondence information (parts library) between the logical pin names on the connector symbols and the physical pin names of the connectors on the actual PCB. In this case, which pin of the male connector corresponds to which pin of the female connector can be associated by comparing the pin coordinates of the connector components used in the PCB mounting design.
【００１９】図４（Ａ）に通常のコネクタにおけるピン
の対応(嵌合）関係を示す。コネクタの物理的形状、コ
ネクタピン情報及びコネクタピンの位置座標データは実
装ライブラリファイル５２上に格納されており、上記ラ
イブラリデータ５１，５２を組み合わせることにより、
ＰＣＢ−Ａの論理ピン→ＰＣＢ−Ａの物理ピン→ＰＣＢ
−Ａの物理ピン座標→ＰＣＢ−Ｂの物理ピン座標→ＰＣ
Ｂ−Ｂの物理ピン→ＰＣＢ−Ｂの論理ピンの関係が明ら
かとなる。FIG. 4A shows the correspondence (fitting) of pins in a normal connector. The physical shape of the connector, the connector pin information and the position coordinate data of the connector pin are stored in the mounting library file 52, and by combining the library data 51 and 52,
Logical pin of PCB-A → Physical pin of PCB-A → PCB
−A physical pin coordinates → PCB−B physical pin coordinates → PC
The relationship between the physical pin BB and the logical pin PCB-B becomes clear.
【００２０】本実施の形態では、この関係を用い、コネ
クタ部品を単位とする嵌合の定義情報から、実際に嵌合
すべき各コネクタピン同士の対応を自動的に取り、最終
的にマルチＰＣＢ間の接続確認を行う。以下、その処理
を詳細に説明する。In the present embodiment, using this relationship, the correspondence between the connector pins to be actually fitted is automatically determined from the fitting definition information in units of connector parts, and finally the multi-PCB Check the connection between the two. Hereinafter, the processing will be described in detail.
【００２１】図２，図３は実施の形態によるマルチＰＣ
Ｂ間接続設計支援処理のフローチャート（１），（２）
で、図２（Ａ）は通常のコネクタ部品の嵌合トレース処
理を示している。また図４は通常のコネクタ部品ＣＮ
Ａ，ＣＮＢの嵌合イメージを示しており、以下コネクタ
部品ＣＮＡ，ＣＮＢに対する適用例を具体的に説明す
る。ステップＳ１１では勘合を定義されたコネクタ部品
ＣＮＡ，ＣＮＢで実装ライブラリ５２を参照し、ＣＮ
Ａ，ＣＮＢの部品パターンを認識する。ステップＳ１２
ではＣＮＡ中の例えば論理ピンＬＰ１に着目し、ステッ
プＳ１３では部品ライブラリ５１より論理ピンＬＰ１に
対応する物理ピンＡ１を認識する。ステップＳ１４では
ＣＮＡ，ＣＮＢの各部品パターンより物理ピンＡ１にシ
ンメトリックな位置関係にある物理ピンＢ１を認識す
る。FIGS. 2 and 3 show a multi-PC according to an embodiment.
Flowchart (1), (2) of B connection design support processing
FIG. 2A shows a fitting trace process of a normal connector part. FIG. 4 shows a normal connector part CN.
An image of fitting of A and CNB is shown, and an example of application to connector parts CNA and CNB will be specifically described below. In step S11, the mounting library 52 is referred to with the connector parts CNA and CNB whose fittings are defined, and
A and CNB component patterns are recognized. Step S12
Attention is focused on, for example, the logical pin LP1 in the CNA. At step S13, the physical pin A1 corresponding to the logical pin LP1 is recognized from the component library 51. In step S14, a physical pin B1 having a symmetrical positional relationship with the physical pin A1 is recognized from each component pattern of CNA and CNB.
【００２２】図４（Ａ）において、一般にコネクタ部品
を介してＰＣＢ同士を接続する場合、雄コネクタＣＮＡ
と雌コネクタＣＮＢとを嵌合させて実現するため、雄コ
ネクタＣＮＡと雌コネクタＣＮＢ間のコネクタピンの配
置座標はシンメトリックな位置関係でなければならな
い。即ち、勘合するコネクタピンＡ１とＢ１とはＹ軸を
中心として左右対称の位置関係となっている。In FIG. 4A, generally, when PCBs are connected to each other via a connector component, a male connector CNA is used.
And the female connector CNB are fitted to each other, the arrangement coordinates of the connector pins between the male connector CNA and the female connector CNB must have a symmetrical positional relationship. That is, the connector pins A1 and B1 to be fitted have a symmetrical positional relationship with respect to the Y axis.
【００２３】なお、以上はＰＣＢ−Ａ，ＰＣＢ−Ｂ間の
コネクタ接続で説明をしているが、通常は間にバックボ
ードＢＢが介在しており、この場合はＰＣＢ−Ａのコネ
クタＣＮＡとバックボードＢＢのコネクタＣＮＢとの接
続、又はＰＣＢ−ＢのコネクタＣＮＢとバックボードＢ
ＢのコネクタＣＮＡとの接続を述べていることになる。In the above description, the connector connection between the PCB-A and the PCB-B has been described. Usually, a back board BB is interposed between the connector and the connector CNA of the PCB-A. Connection between the connector CNB of the board BB or the connector CNB of the PCB-B and the back board B
The connection with the connector B of B is described.
【００２４】図２（Ａ）に戻り、そして、ステップＳ１
５では部品ライブラリ５１より物理ピンＢ１に対応する
論理ピンＲＰ１を認識する。かくして、コネクタ部品単
位の嵌合を定義するだけで，各論理ピンＬＰｉ，ＲＰｉ
間の接続を容易に確認でき、定義作業が大幅に簡略化さ
れる。Returning to FIG. 2A, step S1
In step 5, the component library 51 recognizes the logical pin RP1 corresponding to the physical pin B1. Thus, only by defining the fitting of each connector component, each logical pin LPi, RPi
The connection between them can be easily confirmed, and the definition work is greatly simplified.
【００２５】図２（Ｂ）はクロスコネクト方式のコネク
タの嵌合トレース処理を示している。また図５はクロス
コネクト方式のコネクタ部品ＣＮａ，ＣＮｂの嵌合イメ
ージを示しており、以下コネクタ部品ＣＮａ，ＣＮｂに
対する適用例を具体的に説明する。FIG. 2B shows a fitting trace process of a cross-connect type connector. FIG. 5 shows a fitting image of the cross-connect type connector parts CNa and CNb, and an example of application to the connector parts CNa and CNb will be specifically described below.
【００２６】まず図５（Ａ）において、クロスコネクト
方式とは、プレスフィットピンタイプのバックボードＢ
Ｂの表裏にＰＣＢ−ａ，ＰＣＢ−ｂを夫々挿入して相互
に接続する場合、表裏間でＰＣＢ−ａ，ＰＣＢ−ｂを互
いに直交させることによりクロスコネクト接続を完結さ
せる方法であり、上記通常のコネクタの接続方式と比較
し、クロスコネクト接続された部分Ａではバックボード
ＢＢを配線が走らない分、信号の配線による遅延を極小
化することができる。First, in FIG. 5 (A), the cross connect system is a press-fit pin type back board B.
In the case where PCB-a and PCB-b are respectively inserted into the front and back sides of B and connected to each other, the cross-connect connection is completed by making the PCB-a and PCB-b orthogonal to each other between the front and back sides. Compared with the connector connection method described above, in the portion A where the cross connection is made, the delay due to the signal wiring can be minimized because the wiring does not run on the back board BB.
【００２７】図５（Ｂ）はプレスフィットピンタイプの
バックボードＢＢを透視した場合を示している。ＰＣＢ
−ａ，ＰＣＢ−ｂがバックボードＢＢを挟んで各ＰＣＢ
の一部のピン同士を共有しているような構図となる。こ
れらのピンを例えば各々の接続信号の持つ属性情報（遅
延無し等）を検索キーとしてグループ化し、例えばＣＮ
ａ側のピングループをグループＧａ、ＣＮｂ側のピング
ループをグループＧｂとする。回路設計上、同一のタイ
ミングで動作する信号群（バス信号等）には、これらの
伝送信号を他の信号と区別するための情報（グループと
して分離認識可能な情報）を定義することが一般的であ
るため、こうした情報を元に上記グループ化処理を実現
できる。そして、このようなコネクタの嵌合定義の際に
は、コネクタ情報とグループ指定と共に捻転差情報を与
えることで接続関係を適正に規定できる。FIG. 5B shows a case where the press-fit pin type back board BB is seen through. PCB
-A, PCB-b each PCB with backboard BB in between
The composition is such that some of the pins are shared. These pins are grouped using, for example, attribute information (no delay, etc.) of each connection signal as a search key, for example, CN
The pin group on the a side is referred to as a group Ga, and the pin group on the CNb side is referred to as a group Gb. In circuit design, it is common to define information (information that can be separated and recognized as a group) for distinguishing these transmission signals from other signals in a group of signals (bus signals and the like) that operate at the same timing. Therefore, the grouping process can be realized based on such information. In such a connector fitting definition, the connection relationship can be appropriately defined by giving the torsion difference information together with the connector information and the group designation.
【００２８】また、クロスコネクト方式の場合、バック
ボードＢＢ側のピンは両面とも剣山様の体裁だが、バッ
クボードＢＢに差し込む雌コネクタは通常のコネクタと
同様である。またクロスコネクト方式を採用する前提条
件として、嵌合するＰＣＢのピンは正方格子状に配列さ
れていることが前提条件となる。この場合、定義する嵌
合情報は、表面と裏面のＰＣＢ同士の嵌合ねじれ角度を
定義することにより、必要最低限の情報を定義するだけ
で接続情報の定義→嵌合の確認が可能となる。In the case of the cross-connect system, the pins on the back board BB side have a sword-like appearance on both sides, but the female connector inserted into the back board BB is the same as a normal connector. Further, as a precondition for adopting the cross-connect method, it is a precondition that the pins of the fitted PCB are arranged in a square lattice shape. In this case, the fitting information to be defined defines the fitting torsion angle between the front and rear PCBs, so that it is possible to define the connection information and confirm the fitting only by defining the minimum necessary information. .
【００２９】図２（Ｂ）に戻り、ステップＳ２１ではコ
ネクタＣＮａの持つネット情報（バス信号など）に対
し、グループ化条件を定義し、ステップＳ２２ではコネ
クタＣＮｂの持つネット情報に対し、グループ化条件を
定義する。ステップＳ２３ではコネクタＣＮａ，ＣＮｂ
間の嵌合捻転差を指示入力する。ステップＳ２４ではコ
ネクタＣＮａのグループ情報Ｇａから該グループに含ま
れる論理ピンを割り出し、対応する物理ピンの座標を認
識する。ステップＳ２５ではコネクタＣＮｂのグループ
情報から該グループに含まれる論理ピンを割り出し、対
応する物理ピンの座標を認識する。ステップＳ２６では
例えばコネクタＣＮｂ側のピン座標を捻転差分だけ回転
させる。これにより、各論理信号間の適正な接続の対応
が得られる。Returning to FIG. 2B, in step S21, a grouping condition is defined for the net information (such as a bus signal) of the connector CNa. In step S22, a grouping condition is defined for the net information of the connector CNb. Is defined. In step S23, connectors CNa and CNb
The user inputs and inputs the fitting torsional difference between them. In step S24, the logical pins included in the group are determined from the group information Ga of the connector CNa, and the coordinates of the corresponding physical pins are recognized. In step S25, the logical pins included in the group are determined from the group information of the connector CNb, and the coordinates of the corresponding physical pins are recognized. In step S26, for example, the pin coordinates on the connector CNb side are rotated by the twist difference. As a result, a proper connection between the respective logic signals can be obtained.
【００３０】図３はＰＣＢ内接続トレース処理を示して
おり、上記認識されたコネクタピンを出発点として該信
号の基板内における実質的なドライバ／レシーバ回路
（ピン）に至る経路を探索(トレース）する。また図６
はＰＣＢ内接続トレース処理のイメージ図を示してお
り、以下、コネクタ部品ＣＮＢからＡＮＤゲート回路Ａ
３の入力ピンに至るトレース処理を具体的に説明する。FIG. 3 shows the connection trace processing in the PCB. The path of the signal from the recognized connector pin to the substantial driver / receiver circuit (pin) in the board is searched (trace). I do. FIG.
Shows an image diagram of the connection trace processing in the PCB. Hereinafter, the connector part CNB and the AND gate circuit A
The trace processing reaching the input pin No. 3 will be specifically described.
【００３１】ステップＳ３１ではコネクタＣＮＢにおけ
る検索対象ピンを設定する。ステップＳ３２ではコネク
タピンのネット名を認識する。ネット名とは、プリント
配線のみからなるような同電位の回路網を単位として該
回路網に付した名前である。このネット名としては、例
えば論理設計段階で付された信号名を使用できる。ここ
ではネット名Ｎｅｔ−Ａとして説明する。ステップＳ３
３では論理設計情報を基に同一ネット名の回路（プリン
ト配線）を辿り、ある部品ピン（端子）に到達したとき
は、部品ライブラリ５１を基に当該ピンは所定の部品の
入/出力ピンか否かを判別する。所定の部品とは、論理
信号の生成源や受信先となり得るような部品（上記特定
の部品以外の部品）であって、ここにはＡＮＤゲート回
路等の各種ゲート回路，インバータ回路，フリップフロ
ップ回路等が含まれる。In step S31, a search target pin in the connector CNB is set. In step S32, the net name of the connector pin is recognized. The net name is a name given to a circuit network having the same potential as a unit, such as only a printed wiring, as a unit. As the net name, for example, a signal name given in a logic design stage can be used. Here, a description will be given as a net name Net-A. Step S3
In 3, a circuit (printed wiring) having the same net name is traced based on the logical design information, and when a certain component pin (terminal) is reached, the pin is determined as an input / output pin of a predetermined component based on the component library 51. It is determined whether or not. The predetermined component is a component that can be a generation source or a reception destination of a logic signal (a component other than the above-described specific component), and includes various gate circuits such as an AND gate circuit, an inverter circuit, and a flip-flop circuit. Etc. are included.
【００３２】ＹＥＳの場合は、トレース目標の終端ピン
に到達したのでこの処理を抜ける。またＮＯの場合は、
更にステップＳ３４で部品ライブラリ５１を基に当該ピ
ンは所謂２ピン部品（上記特定の部品に含まれる）のピ
ンか否かを判別する。ＹＥＳの場合は、ステップＳ３５
で２ピン部品の前記入力側ピンに対応する出力側ピンに
上記コネクタピンからのネット名を付ける。即ち，この
区間を論理的な短絡状態としてスワップする。ステップ
Ｓ３６では新たな検索対象ピンとして２ピン部品の前記
出力側ピンを設定し、上記ステップＳ３３の処理に戻
る。こうして、図６（Ｂ）〜図６（Ｄ）に示す如く、各
２ピン部品（ダンピング抵抗Ｒ３，スイッチＳ１，バッ
ファ回路Ｂ２等）が順次乗り越えられ、これらの区間は
単一のネット名Ｎｅｔ−Ａで置き換えられる。同時に、
分断素子を削除し、この区間を線分で直結（部品のスル
ー化処理）する。In the case of YES, the process ends because the terminal pin of the trace target has been reached. In the case of NO,
Further, in step S34, it is determined whether or not the pin is a so-called two-pin component (included in the specific component) based on the component library 51. If YES, step S35
Then, the net name from the connector pin is assigned to the output pin corresponding to the input pin of the 2-pin component. That is, this section is swapped as a logical short circuit state. In step S36, the output-side pin of the two-pin component is set as a new search target pin, and the process returns to step S33. In this way, as shown in FIGS. 6B to 6D, each two-pin component (damping resistor R3, switch S1, buffer circuit B2, etc.) is sequentially overcome, and these sections have a single net name Net- Replaced by A. at the same time,
The dividing element is deleted, and this section is directly connected with a line segment (through processing of parts).
【００３３】このような部品のスルー化処理を実施する
か否かの判断は、部品ピンの等価性情報の他、部品ピン
数（２ピン部品か否か）による区別、ピンＩ／Ｏ種別
（ピン属性が不定等）による区別、部品の属性（能動素
子：ＩＣやトランジスタ等）か受動素子（信号を受ける
だけの素子：抵抗、コンデンサ等））による区別等のラ
イブラリ情報を元にして実施することで実現できる。Whether or not to execute such a through processing of a component is determined by the number of component pins (whether the component is a two-pin component) and the pin I / O type (in addition to the equivalence information of the component pins). Implement based on library information such as discrimination based on pin attributes, etc.) and discrimination based on component attributes (active elements: ICs, transistors, etc.) or passive elements (elements that only receive signals: resistors, capacitors, etc.). This can be achieved by:
【００３４】また上記ステップＳ３４の判別で２ピン部
品でない場合は、ステップＳ３７で当該部品の部品ピン
にスワップグループ（等価）情報が定義されているか否
かを判別する。定義されている場合はステップＳ３９で
コネクタからのネット名Ｎｅｔ−Ａをスワップピン側に
付ける。ステップＳ４０では新たな検索対象ピンとして
スワップピン側を設定し、上記ステップＳ３３の処理に
戻る。また上記ステップＳ３７の判別でスワップグルー
プ情報が定義されていない場合は、ステップＳ３８で追
跡不能（エラー）のフラグをセットし、この処理を抜け
る。If it is determined in step S34 that the component is not a two-pin component, it is determined in step S37 whether or not swap group (equivalent) information is defined for the component pin of the component. If it is defined, the net name Net-A from the connector is attached to the swap pin in step S39. In step S40, the swap pin side is set as a new search target pin, and the process returns to step S33. If the swap group information is not defined in step S37, a flag indicating that tracking is impossible (error) is set in step S38, and the process exits.
【００３５】なお、図示しないが，コネクタＣＮＡから
論理信号のドライバ回路側に逆トレースする場合も同様
である。但しこの場合は部品の出力ピンから入力ピンに
遡ることになる。こうして、本実施の形態によれば、正
常な嵌合を確認する上で必要となるドライバピン／レシ
ーバピンの探索が可能になる他、ドライバピン／レシー
バピンをチェック結果として表現する際、経路を分断す
る素子を表現することなく、ドライバピン→コネクタピ
ン→コネクタピン→レシーバピンの関係を単一の線（ネ
ット名）等で表現可能となり、ユーザは複雑なマルチＰ
ＣＢ間の接続確認を容易に行える。Although not shown, the same applies to the case of reverse tracing from the connector CNA to the logic signal driver circuit side. However, in this case, it goes back from the output pin of the component to the input pin. Thus, according to the present embodiment, it is possible to search for a driver pin / receiver pin required for confirming a normal fitting, and to express a path when expressing the driver pin / receiver pin as a check result. The user can express the relationship between the driver pin → connector pin → connector pin → receiver pin with a single line (net name) without expressing the element to be divided.
Confirmation of connection between CBs can be easily performed.
【００３６】また、コネクタ部品同士の嵌合情報を定義
するだけで、複数のＰＣＢ間の接続を対応付けることが
可能となる。この原理を利用すると、ＰＣＢ同士の嵌合
は、ＰＣＢに搭載されるコネクタ部品同士の嵌合情報を
定義し、コネクタ部品に存在するコネクタピン数だけ接
続相手の検索処理を繰り返し実行することで、ＰＣＢ間
の接続状況を調査することが可能となる。Further, it is possible to associate the connections between a plurality of PCBs only by defining the fitting information between the connector parts. Utilizing this principle, the fitting between PCBs is performed by defining fitting information between connector components mounted on the PCB and repeatedly executing a connection partner search process by the number of connector pins present in the connector components. It is possible to investigate the connection status between PCBs.
【００３７】なお、上記実施の形態ではマルチＰＣＢ間
のトレース結果を表示装置４０に出力する場合を述べた
が、プリンタ３１等に出力しても良い。Although the above embodiment has described the case where the trace result between multiple PCBs is output to the display device 40, it may be output to the printer 31 or the like.
【００３８】また、上記本発明に好適なる実施の形態を
述べたが、本発明思想を逸脱しない範囲内で各部の構
成、制御、処理及びこれらの組み合わせの様々な変更が
行えることは言うまでも無い。Although the preferred embodiments of the present invention have been described, it goes without saying that various changes in the configuration, control, processing, and combinations thereof can be made without departing from the spirit of the present invention. There is no.
【００３９】（付記１）複数のプリント板（ＰＣＢ）が
コネクタを介して相互に接続される電子装置のマルチＰ
ＣＢ間接続設計を支援するマルチＰＣＢ間接続設計支援
装置において、電子部品の属性、入／出力ピン等のピン
属性及び部品内の対応関係、回路設計に係る論理ピン
名、該論理ピン名に対応させた物理ピン名に関する各種
定義情報を保持する部品ライブラリファイルと、電子部
品の物理ピン名及び該物理ピンの座標情報を保持する実
装ライブラリファイルと、ＰＣＢ間の接続をコネクタ部
品単位のコンビネーション情報で定義するＰＣＢ間接続
情報定義手段と、前記定義されたコンビネーション情報
に基づきそのコネクタピンを出発点として回路設計情報
を基に所定の部品の駆動ピン又は受動ピンに至るまでの
信号経路をトレースするＰＣＢ間接続論理トレース手段
と、前記トレース処理に係る情報を出力する出力手段と
を備えることを特徴とするマルチＰＣＢ間接続設計支援
装置。(Supplementary Note 1) A multi-P of an electronic device in which a plurality of printed boards (PCBs) are interconnected via connectors.
In a multi-PCB connection design support device that supports connection design between CBs, the attributes of electronic components, the pin attributes such as input / output pins and the corresponding relationships within the components, the logical pin names related to the circuit design, and the logical pin names are supported. A component library file that holds various definition information related to the physical pin names, a mounting library file that holds the physical pin names of the electronic components and coordinate information of the physical pins, and a connection between the PCBs using combination information for each connector component. Means for defining connection information between PCBs to be defined, and a PCB for tracing a signal path from a connector pin as a starting point to a drive pin or a passive pin of a predetermined component based on circuit design information based on the defined combination information Inter-connection logic tracing means; and output means for outputting information relating to the tracing processing. Between the multi-PCB connection design support apparatus to be.
【００４０】（付記２）ＰＣＢ間接続情報定義手段は、
クロスコネクト嵌合方式のコネクタ部品に対しては、ク
ロスコネクト嵌合する部分をグループ化したピングルー
プと該ピングループに対する嵌合捻転差の情報とでコネ
クタ部品間の嵌合を定義することを特徴とする付記１に
記載のマルチＰＣＢ間接続設計支援装置。従って、従来
その取り扱いが煩雑であったようなクロスコネクト方式
のコネクタ部品の嵌合定義が容易である。(Appendix 2) The means for defining connection information between PCBs
For the connector parts of the cross connect fitting method, the fitting between the connector parts is defined by a pin group in which the parts to be cross connected are grouped and information of a fitting twist difference for the pin group. 2. The multi-PCB connection design support apparatus according to Supplementary Note 1. Therefore, it is easy to define the fitting of the cross-connect type connector parts whose handling has conventionally been complicated.
【００４１】（付記３）ＰＣＢ間接続論理トレース手段
は、嵌合を定義された各コネクタ部品につき実装ライブ
ラリファイルを参照し、互いにシンメトリックな位置関
係にあるピンの対を互いに嵌合するピンと認識すること
を特徴とする付記１又は２に記載のマルチＰＣＢ間接続
設計支援装置。従って、簡単なコネクタ嵌合の定義入力
にもかかわらず、適正なピン対応関係を特定でき、従来
起こりがちであったようなコネクタ接続設計の誤りを有
効に防止できる。(Supplementary Note 3) The inter-PCB connection logical tracing means refers to the mounting library file for each connector part for which fitting is defined, and recognizes a pair of pins having a symmetrical positional relationship with each other as pins to be fitted together. 3. The multi-PCB connection design support apparatus according to claim 1 or 2, wherein Therefore, despite the simple input of the definition of the connector fitting, an appropriate pin correspondence can be specified, and an error in the connector connection design which tends to occur conventionally can be effectively prevented.
【００４２】（付記４）ＰＣＢ間接続論理トレース手段
は、トレース経路中において、注目する論理信号に論理
的変更を与えない特定の部品が介在する場合は、対応す
る入出力ピンを乗り越えてトレースを進めることを特徴
とする付記１に記載のマルチＰＣＢ間接続設計支援装
置。従って、中間の回路分断部品に惑わされることな
く、本質的な信号接続関係をトレースできる。(Supplementary Note 4) When a specific component that does not logically change the logic signal of interest intervenes in the trace path, the logic trace means between the PCBs crosses the corresponding input / output pin and traces the trace. 2. The multi-PCB connection design support apparatus according to claim 1, wherein Therefore, the essential signal connection relationship can be traced without being confused by an intermediate circuit dividing component.
【００４３】（付記５）出力手段はＰＣＢ間接続論理ト
レース手段により乗り越えられた部品の相対応するピン
間を線分で直結した態様で出力することを特徴とする付
記４に記載のマルチＰＣＢ間接続設計支援装置。従っ
て、マルチＰＣＢ間接続における本質的な信号接続関係
を1対１（一般には１対ｎ）対応で把握できる。(Supplementary note 5) The multi-PCB-to-multiple PCB as described in supplementary note 4, wherein the output means outputs in a form in which the corresponding pins of the components that have been passed by the inter-PCB connection logic tracing means are directly connected by line segments. Connection design support device. Therefore, the essential signal connection relation in the connection between the multi-PCBs can be grasped on a one-to-one basis (in general, one-to-n correspondence).
【００４４】[0044]
【発明の効果】以上述べた如く本発明によれば、マルチ
ＰＣＢ間接続の設計(確認）作業を効率よく支援でき、
設計・確認作業の信頼性向上及び能率アップに寄与する
ところが極めて大きい。As described above, according to the present invention, the design (confirmation) work of the connection between multiple PCBs can be efficiently supported,
It greatly contributes to improving the reliability and efficiency of the design and confirmation work.
【図１】実施の形態によるマルチＰＣＢ間接続設計支援
装置のブロック図である。FIG. 1 is a block diagram of a multi-PCB connection design support apparatus according to an embodiment.
【図２】実施の形態によるマルチＰＣＢ間接続設計支援
処理のフローチャート（１）である。FIG. 2 is a flowchart (1) of a multi-PCB connection design support process according to the embodiment;
【図３】実施の形態によるマルチＰＣＢ間接続設計支援
処理のフローチャート（２）である。FIG. 3 is a flowchart (2) of a multi-PCB connection design support process according to the embodiment;
【図４】実施の形態によるコネクタ嵌合トレース処理の
イメージ図（１）である。FIG. 4 is an image diagram (1) of a connector fitting trace process according to the embodiment;
【図５】実施の形態によるコネクタ嵌合トレース処理の
イメージ図（２）である。FIG. 5 is an image diagram (2) of a connector fitting trace process according to the embodiment;
【図６】実施の形態によるＰＣＢ内接続トレース処理の
イメージ図である。FIG. 6 is an image diagram of a connection trace process within a PCB according to the embodiment;
【図７】従来技術を説明する図である。FIG. 7 is a diagram illustrating a conventional technique.
１０ ＣＰＵ １１ 共通バス ２０ 主メモリ（ＭＭ） ２１ ＰＣＢ間接続情報定義処理 ２２ ＰＣＢ間接続論理トレース処理 ３０ 入力装置 ３１ プリンタ（ＰＲＮ） ４０ 表示装置（ＤＩＳＰ） ５０ ２次記憶装置 ５１ 部品ライブラリファイル ５２ 実装ライブラリファイル ５３ 接続定義情報記憶エリア DESCRIPTION OF SYMBOLS 10 CPU 11 Common bus 20 Main memory (MM) 21 Inter-PCB connection information definition processing 22 Inter-PCB connection logical trace processing 30 Input device 31 Printer (PRN) 40 Display device (DISP) 50 Secondary storage device 51 Parts library file 52 Implementation Library file 53 Connection definition information storage area
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 修一郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B046 AA08 BA06 KA06 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Shuichiro Yamada 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term in Fujitsu Limited (Reference) 5B046 AA08 BA06 KA06
Claims (1)
を介して相互に接続される電子装置のマルチＰＣＢ間接
続設計を支援するマルチＰＣＢ間接続設計支援装置にお
いて、 電子部品の属性、入／出力ピン等のピン属性及び部品内
の対応関係、回路設計に係る論理ピン名、該論理ピン名
に対応させた物理ピン名に関する各種定義情報を保持す
る部品ライブラリファイルと、 電子部品の物理ピン名及び該物理ピンの座標情報を保持
する実装ライブラリファイルと、 ＰＣＢ間の接続をコネクタ部品単位のコンビネーション
情報で定義するＰＣＢ間接続情報定義手段と、 前記定義されたコンビネーション情報に基づきそのコネ
クタピンを出発点として回路設計情報を基に所定の部品
の駆動ピン又は受動ピンに至るまでの信号経路をトレー
スするＰＣＢ間接続論理トレース手段と、 前記トレース処理に係る情報を出力する出力手段とを備
えることを特徴とするマルチＰＣＢ間接続設計支援装
置。1. A multi-PCB connection design support device for supporting a multi-PCB connection design of an electronic device in which a plurality of printed boards (PCBs) are connected to each other via a connector. A component library file that holds various definition information on a pin attribute such as a pin and a correspondence relationship in a component, a logical pin name related to a circuit design, and a physical pin name corresponding to the logical pin name; A mounting library file for holding the coordinate information of the physical pins; a PCB connection information defining means for defining the connection between the PCBs in combination information for each connector component; and a starting point for the connector pins based on the defined combination information. P traces a signal path to a drive pin or a passive pin of a predetermined component based on circuit design information. And interconnection logic traces means B, between the multi-PCB connection design support apparatus characterized by comprising an output means for outputting information related to the trace processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142650A JP2001325315A (en) | 2000-05-16 | 2000-05-16 | Design supporting device for inter-multi-pcb connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142650A JP2001325315A (en) | 2000-05-16 | 2000-05-16 | Design supporting device for inter-multi-pcb connection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001325315A true JP2001325315A (en) | 2001-11-22 |
Family
ID=18649577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000142650A Pending JP2001325315A (en) | 2000-05-16 | 2000-05-16 | Design supporting device for inter-multi-pcb connection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001325315A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094506A (en) * | 2005-09-27 | 2007-04-12 | Nec Corp | System, method and program for verifying circuit |
| JP2008165753A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Cad apparatus and cad program |
| JP2008165752A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Association check support apparatus and association check support program |
| JP2008165755A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Association check support apparatus and association check support program |
| JP2008165754A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Cad apparatus and cad program |
| WO2009037739A1 (en) * | 2007-09-18 | 2009-03-26 | Fujitsu Limited | Inter-printed-circuit-board design processing device, inter-printed-circuit-board design processing program, and inter-printed-circuit-board design processing method |
| JP2009146003A (en) * | 2007-12-11 | 2009-07-02 | Ricoh Co Ltd | System for checking electrical connection between printed circuit boards |
| JP2009238209A (en) * | 2008-03-04 | 2009-10-15 | Nec Corp | Circuit verification apparatus, circuit verification program and method of circuit verification |
| JP2009289208A (en) * | 2008-05-30 | 2009-12-10 | Zuken Inc | System circuit diagram design apparatus, system circuit diagram design method, program, and computer readable recording medium |
| JP2010238170A (en) * | 2009-03-31 | 2010-10-21 | Nec Corp | System, method and program for verifying wiring |
| JP2013109448A (en) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | Circuit design program, circuit design method and circuit design device |
| US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
| JP2013250674A (en) * | 2012-05-30 | 2013-12-12 | Fujitsu Ltd | Generation program, generation method and generation device |
| JP2015032089A (en) * | 2013-08-01 | 2015-02-16 | 株式会社リコー | Editing and inspection system of whole product electric specification |
| US10664636B2 (en) | 2017-12-20 | 2020-05-26 | International Business Machines Corporation | Pin number definition based analytics |
| CN111339721A (en) * | 2020-02-20 | 2020-06-26 | 山东超越数控电子股份有限公司 | Connector signal definition proofreading method and system based on modular design |
-
2000
- 2000-05-16 JP JP2000142650A patent/JP2001325315A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544118B2 (en) * | 2005-09-27 | 2010-09-15 | 日本電気株式会社 | Circuit verification system and method, and program |
| JP2007094506A (en) * | 2005-09-27 | 2007-04-12 | Nec Corp | System, method and program for verifying circuit |
| JP2008165755A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Association check support apparatus and association check support program |
| US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
| JP2008165754A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Cad apparatus and cad program |
| JP2008165752A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Association check support apparatus and association check support program |
| JP2008165753A (en) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | Cad apparatus and cad program |
| US8201136B2 (en) | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
| WO2009037739A1 (en) * | 2007-09-18 | 2009-03-26 | Fujitsu Limited | Inter-printed-circuit-board design processing device, inter-printed-circuit-board design processing program, and inter-printed-circuit-board design processing method |
| JP2009146003A (en) * | 2007-12-11 | 2009-07-02 | Ricoh Co Ltd | System for checking electrical connection between printed circuit boards |
| JP2009238209A (en) * | 2008-03-04 | 2009-10-15 | Nec Corp | Circuit verification apparatus, circuit verification program and method of circuit verification |
| JP4586926B2 (en) * | 2008-03-04 | 2010-11-24 | 日本電気株式会社 | Circuit verification apparatus, circuit verification program, and circuit verification method |
| US8037436B2 (en) | 2008-03-04 | 2011-10-11 | Nec Corporation | Circuit verification apparatus, a method of circuit verification and circuit verification program |
| JP2009289208A (en) * | 2008-05-30 | 2009-12-10 | Zuken Inc | System circuit diagram design apparatus, system circuit diagram design method, program, and computer readable recording medium |
| JP2010238170A (en) * | 2009-03-31 | 2010-10-21 | Nec Corp | System, method and program for verifying wiring |
| US8312411B2 (en) | 2009-03-31 | 2012-11-13 | Nec Corporation | Wiring verification system, wiring verification method, and wiring verification program product |
| JP2013109448A (en) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | Circuit design program, circuit design method and circuit design device |
| US8539432B2 (en) | 2011-11-18 | 2013-09-17 | Fujitsu Limited | Computer product, circuit design method and apparatus for designing electronic apparatus in which multiple printed-circuit boards are mounted |
| JP2013250674A (en) * | 2012-05-30 | 2013-12-12 | Fujitsu Ltd | Generation program, generation method and generation device |
| US8762913B2 (en) | 2012-05-30 | 2014-06-24 | Fujitsu Limited | Recording medium for generation program for connection of printed circuit boards, generation method for connection of printed circuit boards, and generation apparatus for connection of printed circuit boards |
| JP2015032089A (en) * | 2013-08-01 | 2015-02-16 | 株式会社リコー | Editing and inspection system of whole product electric specification |
| US10664636B2 (en) | 2017-12-20 | 2020-05-26 | International Business Machines Corporation | Pin number definition based analytics |
| CN111339721A (en) * | 2020-02-20 | 2020-06-26 | 山东超越数控电子股份有限公司 | Connector signal definition proofreading method and system based on modular design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001325315A (en) | Design supporting device for inter-multi-pcb connection | |
| US9117044B2 (en) | Hierarchical verification of clock domain crossings | |
| US20090300568A1 (en) | Bus interface design apparatus and bus interface design method | |
| JP2009503436A (en) | Circuit card synchronization in standardized test instrument chassis | |
| US20080141194A1 (en) | Check support apparatus, method, and computer product | |
| US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
| JP4872635B2 (en) | Method and system for designing printed circuit boards for electronic circuits | |
| US20080141183A1 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
| CN103246588A (en) | Controller and implementation method for self-checking serial bus | |
| US20080140323A1 (en) | Check support apparatus and computer product | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN112632884B (en) | Gate-level netlist generation method and device and electronic equipment | |
| US8671374B2 (en) | Information processing apparatus | |
| US6223334B1 (en) | Automatic topology synthesis and optimization | |
| US20100269080A1 (en) | Computer-aided design system and method for simulating pcb specifications | |
| CN115587057A (en) | Isometric design method and system for high-speed signals in server system | |
| JP5176962B2 (en) | Printed board connection test apparatus and method | |
| US6647362B1 (en) | Emulation system scaling | |
| JP4589207B2 (en) | Circuit design electrical check system | |
| JP2009211149A (en) | Control circuit | |
| JP2005180952A (en) | Test circuit, semiconductor integrated circuit, and its manufacturing method | |
| JP4648865B2 (en) | Printed circuit board pattern design apparatus and program | |
| JP2002063227A (en) | Method and device for analyzing noise, storage medium and computer program | |
| JPH09212538A (en) | Method and tool for generating index for equal-length balanced wiring | |
| CN114254576A (en) | Device board under test with offset connection to motherboard |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |