JP2001313370A - 相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法 - Google Patents
相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法Info
- Publication number
- JP2001313370A JP2001313370A JP2001026733A JP2001026733A JP2001313370A JP 2001313370 A JP2001313370 A JP 2001313370A JP 2001026733 A JP2001026733 A JP 2001026733A JP 2001026733 A JP2001026733 A JP 2001026733A JP 2001313370 A JP2001313370 A JP 2001313370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- interconnect
- conductive layer
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路の相互接続の中に埋め込まれる金属
−絶縁体−金属コンデンサを製造すること。 【解決手段】 相互接続の中に空洞を設け、コンデンサ
をその空洞の中に形成する。コンデンサのプレートの一
方は、相互接続層の導電層と一体化されているので、そ
のコンデンサ・プレートは、相互接続と電気的に接続さ
れている。相互接続は、複数の導電性の層を有し、これ
らは、ＩＣの製造の際に温度変化による変形を生じる可
能性があるが、本発明によるコンデンサでは、特定の応
力が生じることもなく、従来技術による問題が解決され
る。
−絶縁体−金属コンデンサを製造すること。 【解決手段】 相互接続の中に空洞を設け、コンデンサ
をその空洞の中に形成する。コンデンサのプレートの一
方は、相互接続層の導電層と一体化されているので、そ
のコンデンサ・プレートは、相互接続と電気的に接続さ
れている。相互接続は、複数の導電性の層を有し、これ
らは、ＩＣの製造の際に温度変化による変形を生じる可
能性があるが、本発明によるコンデンサでは、特定の応
力が生じることもなく、従来技術による問題が解決され
る。
Description
【関連出願】本発明は、以下の米国出願において開示さ
れており本出願の出願人に譲渡されている発明と関連し
ている。すなわち、１９９８年３月３１日に出願された
米国特許出願第０９／０５２，８５１号；１９９８年３
月３１日に出願された米国特許出願第０９／０５２，７
９３号；１９９８年１２月２３日に出願された米国特許
出願第０９／２１９，６５５号；１９９８年１２月２３
日に出願された米国特許出願第０９／２２１，０２３
号；この出願と同時に出願されたＬＳＩロジック社のド
ケット番号９８−２４４の米国特許出願（Ｉｎｔｅｒｃ
ｏｎｎｅｃｔ−Ｉｎｔｅｇｒａｔｅｄ Ｍｅｔａｌ−Ｉ
ｎｓｕｌａｔｏｒ−Ｍｅｔａｌ Ｃａｐａｃｉｔｏｒ
ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ
Ｓａｍｅ）；この出願と同時に出願されたＬＳＩロジ
ック社のドケット番号９９−１３０の米国特許出願（Ｃ
ａｐａｃｉｔｏｒ ｗｉｔｈ Ｍｕｌｔｉｐｌｅ−Ｃｏ
ｍｐｏｎｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ ａｎｄ Ｍｅ
ｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍ
ｅ）；この出願と同時に出願されたＬＳＩロジック社の
ドケット番号９９−１３５の米国特許出願（Ｃａｐａｃ
ｉｔｏｒ ｗｉｔｈ Ｓｔｏｉｃｈｉｏｍｅｔｏｒｉｃ
ａｌｌｙ Ａｄｊｕｓｔｅｄ Ｄｉｅｌｅｃｔｒｉｃ
ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ
Ｓａｍｅ）；この出願と同時に出願されたＬＳＩロジ
ック社のドケット番号９８−２１０の米国特許出願（Ｅ
ｎｃａｐｓｕｌａｔｅｄ−Ｍｅｔａｌ Ｖｅｒｔｉｃａ
ｌ−Ｉｎｔｅｒｄｉｇｉｔａｔｅｄ Ｃａｐａｃｉｔｏ
ｒ ａｎｄ Ｄａｍａｓｃｅｎｅ Ｍｅｔｈｏｄ ｏｆ
Ｍａｎｕｆａｃｔｕｒｉｎｇ ｓａｍｅ）である。こ
れらの米国特許出願の内容は、すべて、本出願において
援用する。
れており本出願の出願人に譲渡されている発明と関連し
ている。すなわち、１９９８年３月３１日に出願された
米国特許出願第０９／０５２，８５１号；１９９８年３
月３１日に出願された米国特許出願第０９／０５２，７
９３号；１９９８年１２月２３日に出願された米国特許
出願第０９／２１９，６５５号；１９９８年１２月２３
日に出願された米国特許出願第０９／２２１，０２３
号；この出願と同時に出願されたＬＳＩロジック社のド
ケット番号９８−２４４の米国特許出願（Ｉｎｔｅｒｃ
ｏｎｎｅｃｔ−Ｉｎｔｅｇｒａｔｅｄ Ｍｅｔａｌ−Ｉ
ｎｓｕｌａｔｏｒ−Ｍｅｔａｌ Ｃａｐａｃｉｔｏｒ
ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ
Ｓａｍｅ）；この出願と同時に出願されたＬＳＩロジ
ック社のドケット番号９９−１３０の米国特許出願（Ｃ
ａｐａｃｉｔｏｒ ｗｉｔｈ Ｍｕｌｔｉｐｌｅ−Ｃｏ
ｍｐｏｎｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ ａｎｄ Ｍｅ
ｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍ
ｅ）；この出願と同時に出願されたＬＳＩロジック社の
ドケット番号９９−１３５の米国特許出願（Ｃａｐａｃ
ｉｔｏｒ ｗｉｔｈ Ｓｔｏｉｃｈｉｏｍｅｔｏｒｉｃ
ａｌｌｙ Ａｄｊｕｓｔｅｄ Ｄｉｅｌｅｃｔｒｉｃ
ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ
Ｓａｍｅ）；この出願と同時に出願されたＬＳＩロジ
ック社のドケット番号９８−２１０の米国特許出願（Ｅ
ｎｃａｐｓｕｌａｔｅｄ−Ｍｅｔａｌ Ｖｅｒｔｉｃａ
ｌ−Ｉｎｔｅｒｄｉｇｉｔａｔｅｄ Ｃａｐａｃｉｔｏ
ｒ ａｎｄ Ｄａｍａｓｃｅｎｅ Ｍｅｔｈｏｄ ｏｆ
Ｍａｎｕｆａｃｔｕｒｉｎｇ ｓａｍｅ）である。こ
れらの米国特許出願の内容は、すべて、本出願において
援用する。
【発明の属する技術分野】本発明は、ＩＣの基板の上に
おいて相互の上において形成された金属相互接続の複数
の層を有するタイプの電子集積回路に関する。更に詳し
くは、本発明は、ＩＣの相互接続層の内部に形成され、
より信頼性の高いコンデンサを形成し、コンデンサ製造
のプロセスを単純化し、ＩＣ上の相互接続の複数の層の
形成を容易にするような新規で改良された金属−絶縁体
−金属コンデンサに関係する。
おいて相互の上において形成された金属相互接続の複数
の層を有するタイプの電子集積回路に関する。更に詳し
くは、本発明は、ＩＣの相互接続層の内部に形成され、
より信頼性の高いコンデンサを形成し、コンデンサ製造
のプロセスを単純化し、ＩＣ上の相互接続の複数の層の
形成を容易にするような新規で改良された金属−絶縁体
−金属コンデンサに関係する。
【従来の技術】小型の電子集積回路（ＩＣ）製造に関す
る進展は、相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｓ）の
複数の層の製造に関するものである。相互接続とは、別
個の導体の層を意味し、これらの層は、基板の上に形成
され、基板の様々な機能成分やそれ以外の電気的接続を
ＩＣに接続している。相互接続層と基板上の昨日成分と
の間の電気的接続は、「バイア相互接続」によって達成
されているが、このバイア相互接続とは、相互接続層及
び基板の導体の間でポスト状又はプラグ状に垂直方向の
接続を与えるものである。現在製造されるＩＣは、基板
の上に５ないしそれ以上の相互接続層が形成されてい
る。相互接続の間にコンデンサを形成するには、追加的
なプロセス・ステップが必要になる。この追加的なステ
ップは、ＩＭＤ絶縁材料においてコンデンサの成分を形
成するステップと、コンデンサの成分と相互接続層の導
体に接続するステップとを含む。比較すると、コンデン
サが層間の絶縁材料に形成されていない場合には、ＩＭ
Ｄ層の全体が従来型の方法によって形成される。更に、
この方法では、相互接続の間の複数のバイア相互接続
は、ほぼ同じ深さ又は高さの寸法を有しており、従っ
て、ＩＭＤ絶縁材料を通過するバイア相互接続の構築
や、バイア内での相互接続の形成が容易になる。しか
し、コンデンサがＩＭＤ層に存在すると、バイア相互接
続は同じ深さを有するわけにはいかない。というのは、
コンデンサのトップは、その上にコンデンサが位置して
いる相互接続層のトップよりも上にあるからである。こ
の場合には、ＩＭＤ材料の選択性は、バイア・エッチン
グのプロセスがトップの電極を通過してエッチングがな
されたりコンデンサを短絡させてしまうことを回避する
ためには、トップの電極材料に対して十分に高くなけれ
ばならず、又は、トップの電極は、十分に厚くなければ
ならない。更に、相互接続の間のコンデンサの向きが、
相互接続層の間のＩＭＤ絶縁材料の厚さを増加させ、コ
ンデンサの上に積層されているＩＭＤ絶縁材料において
湾曲を生じさせることにより、平坦化ステップを実行し
て次の垂直方向に離間した相互接続層の形成のために十
分に平坦な表面を達成しようとする際に、追加的な努
力、時間及び／又は処理ステップが必要になる。ＩＭＤ
絶縁材料の厚さが増加することによって、追加的な材料
が消費され、製造プロセスが長くなり、ＩＭＤの厚さの
変動が増加し、結果的に、ＩＣのパフォーマンスは低下
し、このようにして製造されるＩＣの欠陥率が上昇す
る。更に、ＩＭＤの厚さが上昇することにより、ＩＣの
全体の体積も増大する。ＩＣ製造プロセスが複雑になる
ことに加え、相互接続のパターン密度を均一化させ、従
来のＣＭＰプロセスでは平坦化できない回路配置の形成
を回避するためには、追加的な設計ルールが追加され
る。以上を念頭に本発明はなされた。
る進展は、相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｓ）の
複数の層の製造に関するものである。相互接続とは、別
個の導体の層を意味し、これらの層は、基板の上に形成
され、基板の様々な機能成分やそれ以外の電気的接続を
ＩＣに接続している。相互接続層と基板上の昨日成分と
の間の電気的接続は、「バイア相互接続」によって達成
されているが、このバイア相互接続とは、相互接続層及
び基板の導体の間でポスト状又はプラグ状に垂直方向の
接続を与えるものである。現在製造されるＩＣは、基板
の上に５ないしそれ以上の相互接続層が形成されてい
る。相互接続の間にコンデンサを形成するには、追加的
なプロセス・ステップが必要になる。この追加的なステ
ップは、ＩＭＤ絶縁材料においてコンデンサの成分を形
成するステップと、コンデンサの成分と相互接続層の導
体に接続するステップとを含む。比較すると、コンデン
サが層間の絶縁材料に形成されていない場合には、ＩＭ
Ｄ層の全体が従来型の方法によって形成される。更に、
この方法では、相互接続の間の複数のバイア相互接続
は、ほぼ同じ深さ又は高さの寸法を有しており、従っ
て、ＩＭＤ絶縁材料を通過するバイア相互接続の構築
や、バイア内での相互接続の形成が容易になる。しか
し、コンデンサがＩＭＤ層に存在すると、バイア相互接
続は同じ深さを有するわけにはいかない。というのは、
コンデンサのトップは、その上にコンデンサが位置して
いる相互接続層のトップよりも上にあるからである。こ
の場合には、ＩＭＤ材料の選択性は、バイア・エッチン
グのプロセスがトップの電極を通過してエッチングがな
されたりコンデンサを短絡させてしまうことを回避する
ためには、トップの電極材料に対して十分に高くなけれ
ばならず、又は、トップの電極は、十分に厚くなければ
ならない。更に、相互接続の間のコンデンサの向きが、
相互接続層の間のＩＭＤ絶縁材料の厚さを増加させ、コ
ンデンサの上に積層されているＩＭＤ絶縁材料において
湾曲を生じさせることにより、平坦化ステップを実行し
て次の垂直方向に離間した相互接続層の形成のために十
分に平坦な表面を達成しようとする際に、追加的な努
力、時間及び／又は処理ステップが必要になる。ＩＭＤ
絶縁材料の厚さが増加することによって、追加的な材料
が消費され、製造プロセスが長くなり、ＩＭＤの厚さの
変動が増加し、結果的に、ＩＣのパフォーマンスは低下
し、このようにして製造されるＩＣの欠陥率が上昇す
る。更に、ＩＭＤの厚さが上昇することにより、ＩＣの
全体の体積も増大する。ＩＣ製造プロセスが複雑になる
ことに加え、相互接続のパターン密度を均一化させ、従
来のＣＭＰプロセスでは平坦化できない回路配置の形成
を回避するためには、追加的な設計ルールが追加され
る。以上を念頭に本発明はなされた。
【発明の目的及び概要】本発明の１つの特徴は、絶縁体
の高密度化、誘電体の積層、合金（トランジスタのパッ
シベーション）及び複数の層における相互接続の形成に
必要な典型的なプロセスの熱サイクルは、相互接続コン
デンサに接続されたコンデンサの機能を劣化させる又は
破壊する可能性があるという発見に関係している。相互
接続層のアルミニウム層成分と層間絶縁材料との間に
は、比較的大きな熱膨張に起因する不一致が存在する。
熱的な製造プロセスに内在する通常の温度暴走は、相互
接続のより柔らかいアルミニウム層において「ヒラック
（ｈｉｌｌｏｃｋ）」と称される金属変形を生じさせ
る。ヒラックのサイズが大きな場合には、ＭＩＭコンデ
ンサのプレートの間の誘電材料を貫通し、コンデンサの
プレートを短絡させることになる。ヒラックのサイズが
コンデンサ・プレートを短絡させるほどではない場合で
も、ヒラックの位置のコンデンサ・プレートの間の誘電
体には大きな応力が加わり、漏れ電流を増加させ、キャ
パシタンスの値を低下させ、結果的にはＩＣの早期故障
を生じさせる可能性がある。キャパシタンスが減少し、
コンデンサ・プレートが短絡する場合には、ＩＣの一部
又は全部の機能が破壊される又は大きく低下する。本発
明による新規で改良型のＭＩＭコンデンサとその製造方
法とは、ヒラックの形成に伴う問題と、形成されたコン
デンサに対するその結果的な有害な影響とを克服するの
に有効であり、また、バイアが、ＩＭＤ絶縁材料を通過
してコンデンサと相互接続層との両方においてほぼ同じ
深さまでほぼ同じ大きさに形成されることを可能にし、
また、ＩＭＤ絶縁材料がコンデンサの上の通常の高さま
で形成されることも可能にし、それによって、平坦化の
ために著しい平坦化ステップが必要になるＩＭＤ層にお
ける湾曲（ｂｕｌｇｅｓ）の形成を防止する。このプロ
セスによれば、更に、相互接続パターンの密度均一化に
伴う追加的な設計上のルールも不要になる。コンデンサ
のプレートは、相互接続導体の内部でアルミニウム層を
用いないし必要としないので、熱的な不一致やヒラック
の形成という問題が回避できる。コンデンサ自体は、導
体相互接続層の厚さの内部に埋め込まれており、従っ
て、ＩＭＤ絶縁材料における相互接続層の上方にコンデ
ンサを形成することに伴う困難が避けられる。コンデン
サを相互接続層の厚さの内部に埋め込むことによって、
要求される平坦化の量が減少し、コンデンサを形成する
ことだけに関係する製造ステップの数が減少し、ＩＭＤ
絶縁材料がより一様な厚さで及び／又は減少した厚さに
おいて形成されることが可能になるので、製造プロセス
が簡略化される。この理由は、コンデンサ自体の構造
が、相互接続層の間のＩＭＤ層において与えられること
が不要になるからである。このプロセスでは、また、Ｉ
ＭＤの厚さが変動することを回避でき、結果的に、より
正確な相互接続遅延モデルが得られ、パフォーマンスも
向上する。ＩＭＤの変動が減少することにより、ウエハ
基板からのＩＣ素子製造の歩留まりも向上する。更に、
コンデンサ成分が相互接続層の内部に埋め込まれている
ので、コンデンサ成分の高さ又はレベルを相互接続層の
高さとほぼ同じにすることができ、従って、ＩＭＤを通
過してバイア相互接続のためのホールを形成するプロセ
スを、異なる高さの素子を損傷する危険を冒すことなく
ＩＣ構造を通過して一様に進むことが可能になる。これ
は、全く異なる相互接続層の間の層間絶縁材料に形成さ
れたコンデンサの場合と同じである。これらの及びそれ
以外の効果は、相互接続層によってオーバレイされてい
る基板を有するＩＣであって、相互接続層は空洞を内部
に有しており、空洞の中にコンデンサが埋め込まれてい
るＩＣにおいて達成される。本発明の追加的な特徴は、
好ましくは、上部、中間及び下部導電層を含む相互接続
層と、中間導電層に内部に形成された空洞とに関係し、
これらは、アルミニウム層の場合に生じるように、ＩＣ
の熱処理に起因する温度変化があると、変形を生じる。
好ましくは、コンデンサは、例えば上側及び下側のプレ
ートなどの１対のプレートを備えており、このプレート
対は、コンデンサ誘電材料によって離間されており、プ
レート一方は、空洞内の相互接続層の一部によって形成
されている。例えば、下側のプレートは、好ましくは、
相互接続層の下側の導電層と一体化されている。更に、
コンデンサの下側（ボトム）プレートは、相互接続層の
下側導電層とほぼ同じレベルにあることが好ましく、上
側（トップ）プレートは、上側導電層と同じ又はそれよ
りも低い位置にあるのが好ましい。相互接続層が上部、
中間及び下部の導電層を備えている場合には、空洞は、
上側及び中間の層を通過して延長するのが好ましく、コ
ンデンサの下側のプレートは、下部の導電層の一部によ
って形成される。あるいは、下側のプレートは、相互接
続層と電気的に接続されており、好ましくは、バイア相
互接続が、上側プレートとコンデンサの上側の次の相互
接続層とに接続している。更に、下側のプレートは、先
に形成されたバイアを通過して下側の相互接続層に接続
されうる。本発明の別の特徴は、集積回路の相互接続層
において形成された埋め込み式コンデンサ構造であり、
相互接続層の下側導電層と、上側導電層とを有してお
り、上側のコンデンサ・プレートは、下側の導電層をオ
ーバレイし、相互に横方向にオフセットしている。本発
明のこの実施例の更なる好適な特徴は、上側プレートの
上側表面が上側の導電層の上側表面と同じ又はそれより
も低い位置にあるという点である。コンデンサは、主に
アルミニウムで構成されている相互接続層の導電層の中
間部分に位置しているのが好ましい。下側のコンデンサ
・プレートは、下側導電層と一体であるかそれによって
画定されるのが好ましい。バイア相互接続が、好ましく
は、上側プレートに直接に接続し、相互接続層の導電層
を介して下側のプレートと間接的に電気的に通信してい
る。バイア相互接続は、好ましくは、インターメタル誘
電（ＩＭＤ）層を通過して伸長するのが好ましく、別の
相互接続層に接続している。先に述べた及びそれ以外の
効果は、基板にオーバレイしている相互接続層を有する
ＩＣにおいてコンデンサを製造する方法において達成さ
れる。この方法は、空洞を相互接続層の中に形成するス
テップと、コンデンサをその空洞の内部に形成するステ
ップとを含む。本発明の追加的な好適な特徴は、実質的
に水平方向のトップ及びボトム・プレートとそれらの間
に誘電材料の水平方向の層とを形成するステップと、ト
ップ・プレートのレベルを相互接続層の上側表面と同じ
かそれよりも低い位置に配置するステップとを含む。同
様に、ボトム・プレートは好ましくは、相互接続層の下
側表面と同じかそれよりも低い位置に配置される。この
方法によれば、好ましくは、トップ及びボトムのコンデ
ンサ・プレートが、これらのプレートの一方が相互接続
層と一体的な一部として形成される。空洞は、好ましく
は、相互接続層の上側導電層を通過して、又は、相互接
続層の上側及び中間導電層を通過して形成され、トップ
・コンデンサ・プレートが誘電層の上に形成されるよう
に誘電層が形成されている下側の導電層を露出させる。
トップ・プレートと上側導電層との上には、ＩＭＤ層が
形成されるのが好ましく、バイア相互接続が、それらを
通過して形成され、トップ・プレートと上側導電層とに
電気的に接触する。複数のバイア相互接続は、好ましく
は、ほぼ同じ高さに形成される。本発明とその範囲、更
には、本発明が上述の効果を達成する態様に関するより
完全な理解は、以下の好適実施例に関する詳細な説明を
添付の図面を参照しながら読むことによって得られるは
ずである。
の高密度化、誘電体の積層、合金（トランジスタのパッ
シベーション）及び複数の層における相互接続の形成に
必要な典型的なプロセスの熱サイクルは、相互接続コン
デンサに接続されたコンデンサの機能を劣化させる又は
破壊する可能性があるという発見に関係している。相互
接続層のアルミニウム層成分と層間絶縁材料との間に
は、比較的大きな熱膨張に起因する不一致が存在する。
熱的な製造プロセスに内在する通常の温度暴走は、相互
接続のより柔らかいアルミニウム層において「ヒラック
（ｈｉｌｌｏｃｋ）」と称される金属変形を生じさせ
る。ヒラックのサイズが大きな場合には、ＭＩＭコンデ
ンサのプレートの間の誘電材料を貫通し、コンデンサの
プレートを短絡させることになる。ヒラックのサイズが
コンデンサ・プレートを短絡させるほどではない場合で
も、ヒラックの位置のコンデンサ・プレートの間の誘電
体には大きな応力が加わり、漏れ電流を増加させ、キャ
パシタンスの値を低下させ、結果的にはＩＣの早期故障
を生じさせる可能性がある。キャパシタンスが減少し、
コンデンサ・プレートが短絡する場合には、ＩＣの一部
又は全部の機能が破壊される又は大きく低下する。本発
明による新規で改良型のＭＩＭコンデンサとその製造方
法とは、ヒラックの形成に伴う問題と、形成されたコン
デンサに対するその結果的な有害な影響とを克服するの
に有効であり、また、バイアが、ＩＭＤ絶縁材料を通過
してコンデンサと相互接続層との両方においてほぼ同じ
深さまでほぼ同じ大きさに形成されることを可能にし、
また、ＩＭＤ絶縁材料がコンデンサの上の通常の高さま
で形成されることも可能にし、それによって、平坦化の
ために著しい平坦化ステップが必要になるＩＭＤ層にお
ける湾曲（ｂｕｌｇｅｓ）の形成を防止する。このプロ
セスによれば、更に、相互接続パターンの密度均一化に
伴う追加的な設計上のルールも不要になる。コンデンサ
のプレートは、相互接続導体の内部でアルミニウム層を
用いないし必要としないので、熱的な不一致やヒラック
の形成という問題が回避できる。コンデンサ自体は、導
体相互接続層の厚さの内部に埋め込まれており、従っ
て、ＩＭＤ絶縁材料における相互接続層の上方にコンデ
ンサを形成することに伴う困難が避けられる。コンデン
サを相互接続層の厚さの内部に埋め込むことによって、
要求される平坦化の量が減少し、コンデンサを形成する
ことだけに関係する製造ステップの数が減少し、ＩＭＤ
絶縁材料がより一様な厚さで及び／又は減少した厚さに
おいて形成されることが可能になるので、製造プロセス
が簡略化される。この理由は、コンデンサ自体の構造
が、相互接続層の間のＩＭＤ層において与えられること
が不要になるからである。このプロセスでは、また、Ｉ
ＭＤの厚さが変動することを回避でき、結果的に、より
正確な相互接続遅延モデルが得られ、パフォーマンスも
向上する。ＩＭＤの変動が減少することにより、ウエハ
基板からのＩＣ素子製造の歩留まりも向上する。更に、
コンデンサ成分が相互接続層の内部に埋め込まれている
ので、コンデンサ成分の高さ又はレベルを相互接続層の
高さとほぼ同じにすることができ、従って、ＩＭＤを通
過してバイア相互接続のためのホールを形成するプロセ
スを、異なる高さの素子を損傷する危険を冒すことなく
ＩＣ構造を通過して一様に進むことが可能になる。これ
は、全く異なる相互接続層の間の層間絶縁材料に形成さ
れたコンデンサの場合と同じである。これらの及びそれ
以外の効果は、相互接続層によってオーバレイされてい
る基板を有するＩＣであって、相互接続層は空洞を内部
に有しており、空洞の中にコンデンサが埋め込まれてい
るＩＣにおいて達成される。本発明の追加的な特徴は、
好ましくは、上部、中間及び下部導電層を含む相互接続
層と、中間導電層に内部に形成された空洞とに関係し、
これらは、アルミニウム層の場合に生じるように、ＩＣ
の熱処理に起因する温度変化があると、変形を生じる。
好ましくは、コンデンサは、例えば上側及び下側のプレ
ートなどの１対のプレートを備えており、このプレート
対は、コンデンサ誘電材料によって離間されており、プ
レート一方は、空洞内の相互接続層の一部によって形成
されている。例えば、下側のプレートは、好ましくは、
相互接続層の下側の導電層と一体化されている。更に、
コンデンサの下側（ボトム）プレートは、相互接続層の
下側導電層とほぼ同じレベルにあることが好ましく、上
側（トップ）プレートは、上側導電層と同じ又はそれよ
りも低い位置にあるのが好ましい。相互接続層が上部、
中間及び下部の導電層を備えている場合には、空洞は、
上側及び中間の層を通過して延長するのが好ましく、コ
ンデンサの下側のプレートは、下部の導電層の一部によ
って形成される。あるいは、下側のプレートは、相互接
続層と電気的に接続されており、好ましくは、バイア相
互接続が、上側プレートとコンデンサの上側の次の相互
接続層とに接続している。更に、下側のプレートは、先
に形成されたバイアを通過して下側の相互接続層に接続
されうる。本発明の別の特徴は、集積回路の相互接続層
において形成された埋め込み式コンデンサ構造であり、
相互接続層の下側導電層と、上側導電層とを有してお
り、上側のコンデンサ・プレートは、下側の導電層をオ
ーバレイし、相互に横方向にオフセットしている。本発
明のこの実施例の更なる好適な特徴は、上側プレートの
上側表面が上側の導電層の上側表面と同じ又はそれより
も低い位置にあるという点である。コンデンサは、主に
アルミニウムで構成されている相互接続層の導電層の中
間部分に位置しているのが好ましい。下側のコンデンサ
・プレートは、下側導電層と一体であるかそれによって
画定されるのが好ましい。バイア相互接続が、好ましく
は、上側プレートに直接に接続し、相互接続層の導電層
を介して下側のプレートと間接的に電気的に通信してい
る。バイア相互接続は、好ましくは、インターメタル誘
電（ＩＭＤ）層を通過して伸長するのが好ましく、別の
相互接続層に接続している。先に述べた及びそれ以外の
効果は、基板にオーバレイしている相互接続層を有する
ＩＣにおいてコンデンサを製造する方法において達成さ
れる。この方法は、空洞を相互接続層の中に形成するス
テップと、コンデンサをその空洞の内部に形成するステ
ップとを含む。本発明の追加的な好適な特徴は、実質的
に水平方向のトップ及びボトム・プレートとそれらの間
に誘電材料の水平方向の層とを形成するステップと、ト
ップ・プレートのレベルを相互接続層の上側表面と同じ
かそれよりも低い位置に配置するステップとを含む。同
様に、ボトム・プレートは好ましくは、相互接続層の下
側表面と同じかそれよりも低い位置に配置される。この
方法によれば、好ましくは、トップ及びボトムのコンデ
ンサ・プレートが、これらのプレートの一方が相互接続
層と一体的な一部として形成される。空洞は、好ましく
は、相互接続層の上側導電層を通過して、又は、相互接
続層の上側及び中間導電層を通過して形成され、トップ
・コンデンサ・プレートが誘電層の上に形成されるよう
に誘電層が形成されている下側の導電層を露出させる。
トップ・プレートと上側導電層との上には、ＩＭＤ層が
形成されるのが好ましく、バイア相互接続が、それらを
通過して形成され、トップ・プレートと上側導電層とに
電気的に接触する。複数のバイア相互接続は、好ましく
は、ほぼ同じ高さに形成される。本発明とその範囲、更
には、本発明が上述の効果を達成する態様に関するより
完全な理解は、以下の好適実施例に関する詳細な説明を
添付の図面を参照しながら読むことによって得られるは
ずである。
【発明の実施の形態】本発明を実現するコンデンサ２０
は、図１に示されているような集積回路（ＩＣ）２２に
組み入れられている。ＩＣ２２は、相互接続（ｉｎｔｅ
ｒｃｏｎｎｅｃｔｓ）として知られている導体の複数の
層２４を有するタイプである。各相互接続層２４の導体
は、ＩＣ２２の他の機能成分（図示せず）の間に伸長し
ており、それらと接続している。各相互接続層２４は、
層間誘電体（ＩＬＤ）又はインターメタル（金属間）誘
電（ＩＭＤ）絶縁材料２８の比較的厚い層２６によって
分離されている。各ＩＭＤ層２６の絶縁材料２８は、相
互接続層２４の導体を相互に電気的に絶縁し、ＩＣ２２
の中の他を成分を相互に電気的に絶縁している。複数の
相互接続層２４とＩＭＤ層２６とは、相互に層をなすよ
うに構築され、ＩＣ２２の基板３０をオーバレイしてい
る。基板３０は、ＩＣと基板３０の上及び内部に形成さ
れている機能成分との基礎として機能する。基板３０の
機能成分の例としては、トランジスタやそれ以外の半導
体デバイス（図示せず）がある。複数の相互接続層２４
を有するＩＣ２２を製造することは、現在の進歩した状
態にある平坦化プロセス、とりわけ、化学的機械的研磨
法（ＣＭＰ）によって可能になった。二酸化シリコンな
ど、絶縁のための誘電材料の比較的厚いＩＬＤ層３２
は、基板３０の上に形成されて、その上に位置する相互
接続層２４とそのＩＭＤ材料２８とのすべてを支持して
いる。ＩＬＤ層３２の目的は、相互接続層２４を、下方
にある機能成分又はそれ以外の相互接続導体から絶縁す
ることである。バイア相互接続又はそれ以外の接点（図
示せず）は、典型的にはＩＬＤ層３２に形成されて、相
互接続層２４を基板３０内の機能成分に接続する。各相
互接続層２４の構築は、従来型のものである。各相互接
続層２４は、好ましくは、示されているような複数の判
然とした金属層３４、３６、３８及び４０の複合材（ｃ
ｏｍｐｏｓｉｔｅ）として形成され、これらの金属層
は、それぞれが、相互接続層２４を構築する過程で別々
に積層（デポ）される。層３４は、好ましくは、チタン
（Ｔｉ）で形成され、ほぼ２００Åの厚さを有する。層
３６は、好ましくは、窒化チタン（ＴｉＮ）で形成さ
れ、ほぼ４８０Åの厚さを有し、層３４の飢えに形成さ
れる。層３８は、アルミニウム又はアルミニウム合金
（約０．５％の銅又はそれ以外の適切な材料を含むもの
など）の比較的厚い層であり、約４２００Åの厚さであ
る。アルミニウム層３８は、窒化チタン層３６の上に形
成される。最後に、厚さが焼く７００Åである窒化チタ
ンの別の層４０が、好ましくは、アルミニウム層３８の
上に形成される。窒化チタン層４０の上には、別の絶縁
のための誘電層２６を積層して、別の相互接続層２４を
開始させることもできる。アルミニウム層３８は、２つ
の相互接続層２４の一次的な導体である。相互接続層２
４の信頼性を向上させるために、窒化チタン層３６及び
４０を用いて、アルミニウム層３８と隣接するＩＬＤ層
２６及び３２との間で応力をうまく移行させている。チ
タン層３４は、下方の層を相互接続するバイア（図示せ
ず）上に薄い酸化物層又は汚染を減少させるのに用いら
れる。上側の窒化チタン層４０は、また、フォトリソグ
ラフィ露光プロセスの間に光の反射を減少させる反射防
止コーティング（ＡＲＣ）として機能して、フォトリソ
グラフィによる半導体製造プロセスの間に与えられるの
が典型的であるフォトレジスト材料（図１に図示せず）
の内部の露光されるパターンの解像度を向上させる。図
１に示されているように、コンデンサ２０は、好ましく
は、相互接続層２４の水平方向の高さによって通常占有
されている空間内に埋め込まれている。コンデンサ２０
を相互接続層２４の中に埋め込むためには、相互接続層
２４の実質的にすべての層３８及び４０を除去して空洞
４５を形成し、コンデンサ２０によって占有される空間
を作らなければならない。比較的厚いアルミニウム層３
８を除去することによって、製造プロセスの間の熱暴走
によって生じる捩れ効果が、回避され、それによって、
アルミニウム層３８におけるヒラック（***部、ｈｉｌ
ｌｏｃｋ）の形成によって生じるコンデンサの信頼性の
消失という問題が除去され防止される。コンデンサ２０
は、下側の窒化チタン層３６の一部と、下側の窒化チタ
ン層３６上に積層されたコンデンサ誘電材料４２の層
と、コンデンサ誘電材料４２の上に積層された窒化チタ
ン４４の層とによって形成される。コンデンサ誘電材料
４２の下の相互接続層２４の下側の窒化チタン層３６の
一部が、コンデンサ２０の下方プレートを構成してい
る。好ましくは、コンデンサ誘電材料４２は窒化シリコ
ンであり、コンデンサ誘電材料は、二酸化シリコンやそ
れ以外の任意の適切な絶縁材料などの他の材料から選択
されて、所望の誘電及びコンデンサ特性を与えている。
コンデンサにおいて用いるのに適している誘電材料の例
は、上で挙げた第６及び第７の米国特許出願において記
載されている。誘電材料４２の窒化シリコンの厚さは、
好ましくは、約４５０Åであるが、所望のキャパシタン
スと用いられている誘電材料とに対して適切な他の厚さ
でもかまわない。コンデンサ誘電材料の層４２の上の窒
化チタンの層４４は、コンデンサ２０の他方の上側のプ
レートを構成している。窒化チタン４４の上側コンデン
サ・プレート層は、比較的厚く、例えば、約１４００Å
である。窒化チタン層４４は、更に厚くすることによっ
て、この層４４の頂部が、室化チタン層４０の頂部とほ
ぼ同じ高さとなるようにすることもできる。このように
して、これらの窒化チタン層４０及び４４の両方にバイ
アを形成するためのバイア・プラズマ・エッチ・プロセ
スは、同じレベルで停止し、それにより、プラズマ・エ
ッチ・プロセスの間の追加的なイオンの衝撃によって生
じるより浅い位置での成分の脆弱化又は破壊を回避する
ことができる。上側のコンデンサ・プレート４４と下側
のコンデンサ・プレート３６とは、両方共に、耐熱性金
属である窒化チタンによって形成されているので、コン
デンサ・プレートの変形に対する実質的な追加的抵抗が
得られ、ＩＣ２２の製造の間の熱暴走の影響に抗するこ
とができる。この構成は、コンデンサのプレートが相互
接続層の成分の上に別々に形成されているような他のタ
イプの層間誘電コンデンサと比較して優れている。プレ
ートが相互接続層の成分の上に別々に形成されるときに
は、相互接続層、特にアルミニウム層３８の熱膨張のた
めに、コンデンサ・プレートが変形し、ヒラックを形成
し、コンデンサ誘電体を破壊したりその有効性を減少さ
せたりする。更にまた、コンデンサ２０の耐熱性金属プ
レート３６及び４４は、電気信号への線形の応答特性を
示し、それによって、コンデンサ２０は、望まれる又は
要求される場合に、ＩＣ２２におけるアナログ回路要素
として又はデジタル回路要素として用いるのに更に適切
といえるようになる。ＩＭＤ絶縁材料２８は、コンデン
サ２０をカバーし、コンデンサ２０と相互接続層２４の
水平方向に隣接する成分との間の空間を占有する。バイ
ア相互接続４６は、ＩＭＤ層２６を通過するように形成
される。バイア相互接続４６は、垂直方向に離間してい
る相互接続層２４の導体の間のスルーホール電気接続で
ある。バイア相互接続４６は、上側の相互接続層２４の
導体を上側のコンデンサ・プレート４４に接続し、更
に、下側のコンデンサ・プレート３６（下側の相互接続
層２４における窒化チタン層３６）に直接に、又は、下
側のコンデンサ・プレート３６への間接的な接続（好適
な接続）のために下側の相互接続層２４自体の頂部窒化
チタン層４０に接続し、また、下側の相互接続層２４の
導体にも接続している。下側のコンデンサ・プレート３
６は、コンデンサ２０がその上に形成されている先に形
成されたバイア（図示せず）を通過して、成分の下位レ
ベルまで接続することも可能である。バイア相互接続４
６の位置は、ＩＣ２２内の機能回路への必要な接続を達
成するように選択される。相互接続層２４の導体は相互
に分離されており、それによって、関数的な接続が達成
される。図１には、関数的な接続は図解されておらず、
その代わりに、バイア相互接続４６を介しての接続がコ
ンデンサ２０のすべての成分に対して、そして、相互接
続層２４の間で可能であることを単純に図解している。
ＩＭＤ材料２８の層２６とバイア相互接続４６とが形成
された後で、ＩＭＤ層２６とバイア相互接続４６との上
側の表面が適切な従来型のＣＭＰ手順によって平坦化さ
れる。その後で、上側相互接続層２４が形成される。図
１に示されている相互接続埋め込み式のＭＩＭコンデン
サ２０を形成するプロセスを、図２ないし図１０に示さ
れている製造プロセスのステップとの関係で説明する。
従来型の製造技術が、以下のステップにおいて示され説
明される材料の各層を積層し、パターニングし、エッチ
ングするのに用いられる。ＭＩＭコンデンサ２０の形成
のための以下で説明されるプロセス・ステップのいくつ
かは、下にある基板における他の構造を構築する際に用
いられる通常のプロセス・ステップを類似している。製
造プロセスは、図２に示されている段階で開始する。こ
の段階では、従来型の下側相互接続層２４が、従来型の
技術によって、基板３０の上の下部ＩＬＤ層３２の上に
形成される。下側相互接続層２４の形成を開始するに
は、比較的厚いチタン層３４がＩＬＤ層３２の上に積層
される。窒化チタン層３６は、チタン層３４の上に積層
される。アルミニウム層３８は、窒化チタン層３６の上
に積層され、頂部窒化チタン層４０がアルミニウム層３
８の上に積層される。図３に示されている段階では、フ
ォトレジスト層４８が窒化チタン層４０の上に積層さ
れ、標準的なフォトリソグラフィによる露光及び現像手
順を用いて、フォトレジスト層４８を取り除き、相互接
続層２４においてコンデンサ２０（図１）が形成される
領域５０が画定される。図４は、下部窒化チタン層３６
で停止する、又は、ここでの手順によるアルミニウムを
エッチングにより除去し底部の窒化チタン材料の上に開
始したことを示す信号を提供する選択的なプラズマ・エ
ッチング手順を用いて、頂部窒化チタン層４０とアルミ
ニウム層３８とが、領域５０においてエッチングによる
取り除かれる様子を図解している。フォトレジスト層４
８が、エッチング・プロセスを領域５０に限定してい
る。窒化チタン層３６は、取り除かれない。その理由
は、この層３６がコンデンサ２０の下側のコンデンサ・
プレートを形成することになるからである。図５に示さ
れた段階では、フォトレジスト層４８（図４）が、従来
型の処理ステップによって取り除かれ、コンデンサ誘電
材料の層４２と窒化チタンの層５１とが、これらの材料
を露出された表面の垂直面と頂部とに積層する従来型の
技術によって積層される。層５１は、最終的には、コン
デンサ２０（図１）の上側プレート４４を形成すること
になる。必要ではないが、窒化チタン層５１の高さは、
領域５０の中央では、後に、図１０を参照して後で説明
するように、これら２つの窒化チタン層４０及び５１へ
のバイア相互接続を形成する便宜のために、相互接続層
２４の頂部窒化チタン層４０と同じ高さまで伸長するの
が好ましい。あるいは、窒化チタン層５１は、頂部コン
デンサ・プレート４４の側面への層５１の不要な部分を
後で取り除くためのエッチング・プロセスに応じて、約
３７５ないし１０００Åの厚さ程度に、かなり薄くする
こともできる。形成されるべき頂部コンデンサ・プレー
ト４４の広がりは、パターニングがなされエッチングが
なされて、図６に示されているように、頂部コンデンサ
・プレート４４の所望の領域の外部にある頂部窒化チタ
ン層５１のすべての領域を露出させることになるフォト
レジスト材料５２の積層された層によって画定される。
フォトレジスト材料５２の水平方向の広がりは、領域５
０（図５）よりも小さいのが一般的である。図７に示さ
れている段階では、頂部窒化チタン層５１は、レジスト
層５２（図６）の水平面と実質的に垂直な方向で材料を
エッチングする従来型のプラズマ・プロセスによって、
フォトレジスト５２（図６）によってカバーされている
領域の外部がエッチングによって取り除かれている。こ
のようにして、頂部コンデンサ・プレート４４の外側エ
ッジは、実質的に垂直に残存することになる。しかし、
窒化チタン金属の「ストリンガ」すなわち側壁スペーサ
５４が、層５１から残ることになる。これらのスペーサ
５４ひゃ、コンデンサ２０（図１）又は相互接続層２４
のいずれの部分も形成しないのであるが、ＩＭＤ層２６
のコンデンサ空洞へのなめらかな変化を提供し、後の平
坦性に関する最終的な程度を向上する。誘電層４２は、
窒化チタン層５１と共に、そして窒化チタン５１と同じ
領域がエッチングにより取り除かれる。あるいは、図１
に図解されているように、誘電層４２をエッチングせず
に、その位置に残して、コンデンサ２０の電気的な漏れ
を減少させることもできる。プロセス・フローにおける
図７に示されている時点では、コンデンサ２０自体の構
造は、ほぼ完成している。プロセス・フローの残りは、
図１、８、９及び１０に示されているように、相互接続
層２４における相互接続をパターニングしてエッチング
し、ＩＭＤ層２６と、コンデンサ・プレート３６及び４
４と相互接続層２４の頂部窒化チタン層４０とに至るバ
イア相互接続４６とを追加することである。図８に示さ
れている段階では、フォトレジスト層５６は、露出され
た表面に積層されている。フォトレジスト層５６は、パ
ターニングがなされて、コンデンサ２０の領域の外部の
金属相互接続層２４が画定され、それによって、相互接
続層２４をパターニングしエッチングして、コンデンサ
２０の領域の外部の導体ライン・セグメントに至るよう
にできる。フォトレジスト層５６は、相互接続層２４の
金属プラズマ・エッチングの間、コンデンサ２０と底部
プレート３６の周囲の接触領域とを保護する。相互接続
層２４の導体が形成された後で、フォトレジスト層５６
は除去される。プラズマ・エッチング手順の間は、フォ
トレジスト層５６は部分的に消費される。しかし、頂部
窒化チタン層４０の下の溝にコンデンサ２０を設けるこ
とにより、頂部コンデンサ・プレート４４が露出してエ
ッチング手順の間に損傷することが回避される。次に、
図９に示すように、ＩＭＤ層２６が、好ましくは、約１
８０００Åの深さまで、高濃度プラズマ（ＨＤＰ）のシ
ーケンシャルな積層及びスパッタリング動作、又は、そ
れ以外の酸化物積層プロセスを用いて、積層される。コ
ンデンサの頂部プレート４４とスペーサ５４の間の（又
は、スペーサ５４が存在しない場合には、アルミニウム
及び窒化チタン層３８及び４０の側面）空間が、相互接
続層２４に形成された導体の間の他の任意のギャップ
（図示せず）と共に充填される。あるいは、ＨＤＰ積層
及びスパッタリング動作は、単に部分的にＩＭＤ層２６
を完成させ、下側のＨＤＰ酸化物部分６２を形成し、次
に、有機テトラ・エチル・オルト・シリケート（ＴＥＯ
Ｓ）の積層動作が続いて、酸化物キャップ６４を用い
て、ＩＭＤ層２６を完成させる。ＴＥＯＳ積層動作は、
ＨＤＰ積層動作よりも高速に、ＩＭＤ層２６における残
りの垂直方向の空間を充填する。その後で、ＩＭＤ層２
６は洗浄され、酸化物ＣＭＰ手順を用いて平坦に研磨が
なされすなわち平坦化され、上部相互接続層２４（図
１）をその上に構築する実質的に平坦な表面が得られ
る。図１０は、バイア相互接続４６がＩＭＤ層２６にお
いて形成され、コンデンサの頂部プレート４４と相互接
続層２４の頂部窒化チタン層４０とに至っている様子を
図解している。あるいは、バイア相互接続４６は、コン
デンサの底部プレート３６に至るまで形成して、示され
ているように、底部プレート３６への直接的な接続を提
供することもできるが、相互接続層２４の頂部窒化チタ
ン層４０への接続により、相互接続層２４を介して底部
プレートへの十分な接触も得られる。更に、バイア相互
接続４６を形成して、底部プレート３６ではなく、相互
接続層２４の頂部層に接続することによって、バイア・
エッチング・プロセスは、これらのバイア相互接続４６
と、頂部コンデンサ・プレート４４にほぼ同じ深さまで
接続するバイア相互接続４６とを形成することができ、
それによって、エッチング・プロセスが、バイア４６を
下位の層３６までエッチングしている間に上側の層４０
又は４４の頂部に衝撃を与えることが回避される。バイ
ア相互接続４６は、従来型のフォトリソグラフィ技術を
用いて形成され、バイア相互接続４６の位置を画定し、
その後で、プラズマ・エッチングによって、ＩＭＤ層２
６を通過するホールを形成する。バイア相互接続４６
は、チタンの薄膜に窒化チタンの膜を追加したものな
ど、バイア相互接続４６の底部及び側壁において、ライ
ナ材料６６の適切な薄い層を用いてライニングがなさ
れ、タングステン又はそれ以外の金属を用いて充填さ
れ、その後で、ＣＭＰがなされ、バイア相互接続４６に
おける金属とＩＭＤ層２６をカバーしていた任意の金属
とがＩＭＤ層２６の上側表面まで研磨される。その後
で、頂部相互接続層２４（図１）の層が下部相互接続層
２４の形成の場合と同様にして積層される。頂部相互接
続層２４が次に画定され、エッチングされて、下部相互
接続層２４とコンデンサ２０とへの所望の接触がなされ
る。コンデンサ２０は下部相互接続層２４の上に形成さ
れるように示されており説明されたが、状況によって
は、コンデンサ２０の全体的な構成を反転させて、コン
デンサ２０を上部相互接続層２４の底部に形成すること
も可能である。そのような場合には、コンデンサの下側
プレートは、相互接続層の下側の空洞の中に形成され、
相互接続層の頂部金属層がコンデンサの上側プレートを
形成する。そして、埋め込み式のコンデンサを有する相
互接続層の上又は下側にある他の相互接続層への適切な
バイア接続が提供されうる。ＭＩＭコンデンサ２０とそ
の製造方法とは、ＩＣ２２の基板においてではなく相互
接続層に配置されているコンデンサを提供しているが、
コンデンサ２０は、絶縁体層２６がその中のコンデンサ
のために厚くなるのではなく、相互接続層２４の内部に
埋め込まれているために、ＩＣ２２の全体的な体積を増
加させていない。更に、垂直方向に隣接する相互接続層
の間と、コンデンサ２０と次の相互接続層との間とに、
バイア相互接続を、ほぼ同じ深さに形成することがで
き、バイア相互接続４６を形成するプロセスを単純化し
ている。更に、コンデンサ２０の構造により、相互接続
層２４における通常の製造プロセスの既存の材料を利用
する単純化された方法が可能になっている。多くの他の
効果や改良は、本発明を十分に理解することによって明
らかになるはずである。以上では、本発明の好適実施例
とその改良とを特別に説明した。この説明は、好適な例
を用いてなされている。本発明の範囲は、冒頭の特許請
求の範囲によって定義されるのであって、以上で用いた
好適実施例の詳細な説明によって不必要に限定されるこ
とはない。
は、図１に示されているような集積回路（ＩＣ）２２に
組み入れられている。ＩＣ２２は、相互接続（ｉｎｔｅ
ｒｃｏｎｎｅｃｔｓ）として知られている導体の複数の
層２４を有するタイプである。各相互接続層２４の導体
は、ＩＣ２２の他の機能成分（図示せず）の間に伸長し
ており、それらと接続している。各相互接続層２４は、
層間誘電体（ＩＬＤ）又はインターメタル（金属間）誘
電（ＩＭＤ）絶縁材料２８の比較的厚い層２６によって
分離されている。各ＩＭＤ層２６の絶縁材料２８は、相
互接続層２４の導体を相互に電気的に絶縁し、ＩＣ２２
の中の他を成分を相互に電気的に絶縁している。複数の
相互接続層２４とＩＭＤ層２６とは、相互に層をなすよ
うに構築され、ＩＣ２２の基板３０をオーバレイしてい
る。基板３０は、ＩＣと基板３０の上及び内部に形成さ
れている機能成分との基礎として機能する。基板３０の
機能成分の例としては、トランジスタやそれ以外の半導
体デバイス（図示せず）がある。複数の相互接続層２４
を有するＩＣ２２を製造することは、現在の進歩した状
態にある平坦化プロセス、とりわけ、化学的機械的研磨
法（ＣＭＰ）によって可能になった。二酸化シリコンな
ど、絶縁のための誘電材料の比較的厚いＩＬＤ層３２
は、基板３０の上に形成されて、その上に位置する相互
接続層２４とそのＩＭＤ材料２８とのすべてを支持して
いる。ＩＬＤ層３２の目的は、相互接続層２４を、下方
にある機能成分又はそれ以外の相互接続導体から絶縁す
ることである。バイア相互接続又はそれ以外の接点（図
示せず）は、典型的にはＩＬＤ層３２に形成されて、相
互接続層２４を基板３０内の機能成分に接続する。各相
互接続層２４の構築は、従来型のものである。各相互接
続層２４は、好ましくは、示されているような複数の判
然とした金属層３４、３６、３８及び４０の複合材（ｃ
ｏｍｐｏｓｉｔｅ）として形成され、これらの金属層
は、それぞれが、相互接続層２４を構築する過程で別々
に積層（デポ）される。層３４は、好ましくは、チタン
（Ｔｉ）で形成され、ほぼ２００Åの厚さを有する。層
３６は、好ましくは、窒化チタン（ＴｉＮ）で形成さ
れ、ほぼ４８０Åの厚さを有し、層３４の飢えに形成さ
れる。層３８は、アルミニウム又はアルミニウム合金
（約０．５％の銅又はそれ以外の適切な材料を含むもの
など）の比較的厚い層であり、約４２００Åの厚さであ
る。アルミニウム層３８は、窒化チタン層３６の上に形
成される。最後に、厚さが焼く７００Åである窒化チタ
ンの別の層４０が、好ましくは、アルミニウム層３８の
上に形成される。窒化チタン層４０の上には、別の絶縁
のための誘電層２６を積層して、別の相互接続層２４を
開始させることもできる。アルミニウム層３８は、２つ
の相互接続層２４の一次的な導体である。相互接続層２
４の信頼性を向上させるために、窒化チタン層３６及び
４０を用いて、アルミニウム層３８と隣接するＩＬＤ層
２６及び３２との間で応力をうまく移行させている。チ
タン層３４は、下方の層を相互接続するバイア（図示せ
ず）上に薄い酸化物層又は汚染を減少させるのに用いら
れる。上側の窒化チタン層４０は、また、フォトリソグ
ラフィ露光プロセスの間に光の反射を減少させる反射防
止コーティング（ＡＲＣ）として機能して、フォトリソ
グラフィによる半導体製造プロセスの間に与えられるの
が典型的であるフォトレジスト材料（図１に図示せず）
の内部の露光されるパターンの解像度を向上させる。図
１に示されているように、コンデンサ２０は、好ましく
は、相互接続層２４の水平方向の高さによって通常占有
されている空間内に埋め込まれている。コンデンサ２０
を相互接続層２４の中に埋め込むためには、相互接続層
２４の実質的にすべての層３８及び４０を除去して空洞
４５を形成し、コンデンサ２０によって占有される空間
を作らなければならない。比較的厚いアルミニウム層３
８を除去することによって、製造プロセスの間の熱暴走
によって生じる捩れ効果が、回避され、それによって、
アルミニウム層３８におけるヒラック（***部、ｈｉｌ
ｌｏｃｋ）の形成によって生じるコンデンサの信頼性の
消失という問題が除去され防止される。コンデンサ２０
は、下側の窒化チタン層３６の一部と、下側の窒化チタ
ン層３６上に積層されたコンデンサ誘電材料４２の層
と、コンデンサ誘電材料４２の上に積層された窒化チタ
ン４４の層とによって形成される。コンデンサ誘電材料
４２の下の相互接続層２４の下側の窒化チタン層３６の
一部が、コンデンサ２０の下方プレートを構成してい
る。好ましくは、コンデンサ誘電材料４２は窒化シリコ
ンであり、コンデンサ誘電材料は、二酸化シリコンやそ
れ以外の任意の適切な絶縁材料などの他の材料から選択
されて、所望の誘電及びコンデンサ特性を与えている。
コンデンサにおいて用いるのに適している誘電材料の例
は、上で挙げた第６及び第７の米国特許出願において記
載されている。誘電材料４２の窒化シリコンの厚さは、
好ましくは、約４５０Åであるが、所望のキャパシタン
スと用いられている誘電材料とに対して適切な他の厚さ
でもかまわない。コンデンサ誘電材料の層４２の上の窒
化チタンの層４４は、コンデンサ２０の他方の上側のプ
レートを構成している。窒化チタン４４の上側コンデン
サ・プレート層は、比較的厚く、例えば、約１４００Å
である。窒化チタン層４４は、更に厚くすることによっ
て、この層４４の頂部が、室化チタン層４０の頂部とほ
ぼ同じ高さとなるようにすることもできる。このように
して、これらの窒化チタン層４０及び４４の両方にバイ
アを形成するためのバイア・プラズマ・エッチ・プロセ
スは、同じレベルで停止し、それにより、プラズマ・エ
ッチ・プロセスの間の追加的なイオンの衝撃によって生
じるより浅い位置での成分の脆弱化又は破壊を回避する
ことができる。上側のコンデンサ・プレート４４と下側
のコンデンサ・プレート３６とは、両方共に、耐熱性金
属である窒化チタンによって形成されているので、コン
デンサ・プレートの変形に対する実質的な追加的抵抗が
得られ、ＩＣ２２の製造の間の熱暴走の影響に抗するこ
とができる。この構成は、コンデンサのプレートが相互
接続層の成分の上に別々に形成されているような他のタ
イプの層間誘電コンデンサと比較して優れている。プレ
ートが相互接続層の成分の上に別々に形成されるときに
は、相互接続層、特にアルミニウム層３８の熱膨張のた
めに、コンデンサ・プレートが変形し、ヒラックを形成
し、コンデンサ誘電体を破壊したりその有効性を減少さ
せたりする。更にまた、コンデンサ２０の耐熱性金属プ
レート３６及び４４は、電気信号への線形の応答特性を
示し、それによって、コンデンサ２０は、望まれる又は
要求される場合に、ＩＣ２２におけるアナログ回路要素
として又はデジタル回路要素として用いるのに更に適切
といえるようになる。ＩＭＤ絶縁材料２８は、コンデン
サ２０をカバーし、コンデンサ２０と相互接続層２４の
水平方向に隣接する成分との間の空間を占有する。バイ
ア相互接続４６は、ＩＭＤ層２６を通過するように形成
される。バイア相互接続４６は、垂直方向に離間してい
る相互接続層２４の導体の間のスルーホール電気接続で
ある。バイア相互接続４６は、上側の相互接続層２４の
導体を上側のコンデンサ・プレート４４に接続し、更
に、下側のコンデンサ・プレート３６（下側の相互接続
層２４における窒化チタン層３６）に直接に、又は、下
側のコンデンサ・プレート３６への間接的な接続（好適
な接続）のために下側の相互接続層２４自体の頂部窒化
チタン層４０に接続し、また、下側の相互接続層２４の
導体にも接続している。下側のコンデンサ・プレート３
６は、コンデンサ２０がその上に形成されている先に形
成されたバイア（図示せず）を通過して、成分の下位レ
ベルまで接続することも可能である。バイア相互接続４
６の位置は、ＩＣ２２内の機能回路への必要な接続を達
成するように選択される。相互接続層２４の導体は相互
に分離されており、それによって、関数的な接続が達成
される。図１には、関数的な接続は図解されておらず、
その代わりに、バイア相互接続４６を介しての接続がコ
ンデンサ２０のすべての成分に対して、そして、相互接
続層２４の間で可能であることを単純に図解している。
ＩＭＤ材料２８の層２６とバイア相互接続４６とが形成
された後で、ＩＭＤ層２６とバイア相互接続４６との上
側の表面が適切な従来型のＣＭＰ手順によって平坦化さ
れる。その後で、上側相互接続層２４が形成される。図
１に示されている相互接続埋め込み式のＭＩＭコンデン
サ２０を形成するプロセスを、図２ないし図１０に示さ
れている製造プロセスのステップとの関係で説明する。
従来型の製造技術が、以下のステップにおいて示され説
明される材料の各層を積層し、パターニングし、エッチ
ングするのに用いられる。ＭＩＭコンデンサ２０の形成
のための以下で説明されるプロセス・ステップのいくつ
かは、下にある基板における他の構造を構築する際に用
いられる通常のプロセス・ステップを類似している。製
造プロセスは、図２に示されている段階で開始する。こ
の段階では、従来型の下側相互接続層２４が、従来型の
技術によって、基板３０の上の下部ＩＬＤ層３２の上に
形成される。下側相互接続層２４の形成を開始するに
は、比較的厚いチタン層３４がＩＬＤ層３２の上に積層
される。窒化チタン層３６は、チタン層３４の上に積層
される。アルミニウム層３８は、窒化チタン層３６の上
に積層され、頂部窒化チタン層４０がアルミニウム層３
８の上に積層される。図３に示されている段階では、フ
ォトレジスト層４８が窒化チタン層４０の上に積層さ
れ、標準的なフォトリソグラフィによる露光及び現像手
順を用いて、フォトレジスト層４８を取り除き、相互接
続層２４においてコンデンサ２０（図１）が形成される
領域５０が画定される。図４は、下部窒化チタン層３６
で停止する、又は、ここでの手順によるアルミニウムを
エッチングにより除去し底部の窒化チタン材料の上に開
始したことを示す信号を提供する選択的なプラズマ・エ
ッチング手順を用いて、頂部窒化チタン層４０とアルミ
ニウム層３８とが、領域５０においてエッチングによる
取り除かれる様子を図解している。フォトレジスト層４
８が、エッチング・プロセスを領域５０に限定してい
る。窒化チタン層３６は、取り除かれない。その理由
は、この層３６がコンデンサ２０の下側のコンデンサ・
プレートを形成することになるからである。図５に示さ
れた段階では、フォトレジスト層４８（図４）が、従来
型の処理ステップによって取り除かれ、コンデンサ誘電
材料の層４２と窒化チタンの層５１とが、これらの材料
を露出された表面の垂直面と頂部とに積層する従来型の
技術によって積層される。層５１は、最終的には、コン
デンサ２０（図１）の上側プレート４４を形成すること
になる。必要ではないが、窒化チタン層５１の高さは、
領域５０の中央では、後に、図１０を参照して後で説明
するように、これら２つの窒化チタン層４０及び５１へ
のバイア相互接続を形成する便宜のために、相互接続層
２４の頂部窒化チタン層４０と同じ高さまで伸長するの
が好ましい。あるいは、窒化チタン層５１は、頂部コン
デンサ・プレート４４の側面への層５１の不要な部分を
後で取り除くためのエッチング・プロセスに応じて、約
３７５ないし１０００Åの厚さ程度に、かなり薄くする
こともできる。形成されるべき頂部コンデンサ・プレー
ト４４の広がりは、パターニングがなされエッチングが
なされて、図６に示されているように、頂部コンデンサ
・プレート４４の所望の領域の外部にある頂部窒化チタ
ン層５１のすべての領域を露出させることになるフォト
レジスト材料５２の積層された層によって画定される。
フォトレジスト材料５２の水平方向の広がりは、領域５
０（図５）よりも小さいのが一般的である。図７に示さ
れている段階では、頂部窒化チタン層５１は、レジスト
層５２（図６）の水平面と実質的に垂直な方向で材料を
エッチングする従来型のプラズマ・プロセスによって、
フォトレジスト５２（図６）によってカバーされている
領域の外部がエッチングによって取り除かれている。こ
のようにして、頂部コンデンサ・プレート４４の外側エ
ッジは、実質的に垂直に残存することになる。しかし、
窒化チタン金属の「ストリンガ」すなわち側壁スペーサ
５４が、層５１から残ることになる。これらのスペーサ
５４ひゃ、コンデンサ２０（図１）又は相互接続層２４
のいずれの部分も形成しないのであるが、ＩＭＤ層２６
のコンデンサ空洞へのなめらかな変化を提供し、後の平
坦性に関する最終的な程度を向上する。誘電層４２は、
窒化チタン層５１と共に、そして窒化チタン５１と同じ
領域がエッチングにより取り除かれる。あるいは、図１
に図解されているように、誘電層４２をエッチングせず
に、その位置に残して、コンデンサ２０の電気的な漏れ
を減少させることもできる。プロセス・フローにおける
図７に示されている時点では、コンデンサ２０自体の構
造は、ほぼ完成している。プロセス・フローの残りは、
図１、８、９及び１０に示されているように、相互接続
層２４における相互接続をパターニングしてエッチング
し、ＩＭＤ層２６と、コンデンサ・プレート３６及び４
４と相互接続層２４の頂部窒化チタン層４０とに至るバ
イア相互接続４６とを追加することである。図８に示さ
れている段階では、フォトレジスト層５６は、露出され
た表面に積層されている。フォトレジスト層５６は、パ
ターニングがなされて、コンデンサ２０の領域の外部の
金属相互接続層２４が画定され、それによって、相互接
続層２４をパターニングしエッチングして、コンデンサ
２０の領域の外部の導体ライン・セグメントに至るよう
にできる。フォトレジスト層５６は、相互接続層２４の
金属プラズマ・エッチングの間、コンデンサ２０と底部
プレート３６の周囲の接触領域とを保護する。相互接続
層２４の導体が形成された後で、フォトレジスト層５６
は除去される。プラズマ・エッチング手順の間は、フォ
トレジスト層５６は部分的に消費される。しかし、頂部
窒化チタン層４０の下の溝にコンデンサ２０を設けるこ
とにより、頂部コンデンサ・プレート４４が露出してエ
ッチング手順の間に損傷することが回避される。次に、
図９に示すように、ＩＭＤ層２６が、好ましくは、約１
８０００Åの深さまで、高濃度プラズマ（ＨＤＰ）のシ
ーケンシャルな積層及びスパッタリング動作、又は、そ
れ以外の酸化物積層プロセスを用いて、積層される。コ
ンデンサの頂部プレート４４とスペーサ５４の間の（又
は、スペーサ５４が存在しない場合には、アルミニウム
及び窒化チタン層３８及び４０の側面）空間が、相互接
続層２４に形成された導体の間の他の任意のギャップ
（図示せず）と共に充填される。あるいは、ＨＤＰ積層
及びスパッタリング動作は、単に部分的にＩＭＤ層２６
を完成させ、下側のＨＤＰ酸化物部分６２を形成し、次
に、有機テトラ・エチル・オルト・シリケート（ＴＥＯ
Ｓ）の積層動作が続いて、酸化物キャップ６４を用い
て、ＩＭＤ層２６を完成させる。ＴＥＯＳ積層動作は、
ＨＤＰ積層動作よりも高速に、ＩＭＤ層２６における残
りの垂直方向の空間を充填する。その後で、ＩＭＤ層２
６は洗浄され、酸化物ＣＭＰ手順を用いて平坦に研磨が
なされすなわち平坦化され、上部相互接続層２４（図
１）をその上に構築する実質的に平坦な表面が得られ
る。図１０は、バイア相互接続４６がＩＭＤ層２６にお
いて形成され、コンデンサの頂部プレート４４と相互接
続層２４の頂部窒化チタン層４０とに至っている様子を
図解している。あるいは、バイア相互接続４６は、コン
デンサの底部プレート３６に至るまで形成して、示され
ているように、底部プレート３６への直接的な接続を提
供することもできるが、相互接続層２４の頂部窒化チタ
ン層４０への接続により、相互接続層２４を介して底部
プレートへの十分な接触も得られる。更に、バイア相互
接続４６を形成して、底部プレート３６ではなく、相互
接続層２４の頂部層に接続することによって、バイア・
エッチング・プロセスは、これらのバイア相互接続４６
と、頂部コンデンサ・プレート４４にほぼ同じ深さまで
接続するバイア相互接続４６とを形成することができ、
それによって、エッチング・プロセスが、バイア４６を
下位の層３６までエッチングしている間に上側の層４０
又は４４の頂部に衝撃を与えることが回避される。バイ
ア相互接続４６は、従来型のフォトリソグラフィ技術を
用いて形成され、バイア相互接続４６の位置を画定し、
その後で、プラズマ・エッチングによって、ＩＭＤ層２
６を通過するホールを形成する。バイア相互接続４６
は、チタンの薄膜に窒化チタンの膜を追加したものな
ど、バイア相互接続４６の底部及び側壁において、ライ
ナ材料６６の適切な薄い層を用いてライニングがなさ
れ、タングステン又はそれ以外の金属を用いて充填さ
れ、その後で、ＣＭＰがなされ、バイア相互接続４６に
おける金属とＩＭＤ層２６をカバーしていた任意の金属
とがＩＭＤ層２６の上側表面まで研磨される。その後
で、頂部相互接続層２４（図１）の層が下部相互接続層
２４の形成の場合と同様にして積層される。頂部相互接
続層２４が次に画定され、エッチングされて、下部相互
接続層２４とコンデンサ２０とへの所望の接触がなされ
る。コンデンサ２０は下部相互接続層２４の上に形成さ
れるように示されており説明されたが、状況によって
は、コンデンサ２０の全体的な構成を反転させて、コン
デンサ２０を上部相互接続層２４の底部に形成すること
も可能である。そのような場合には、コンデンサの下側
プレートは、相互接続層の下側の空洞の中に形成され、
相互接続層の頂部金属層がコンデンサの上側プレートを
形成する。そして、埋め込み式のコンデンサを有する相
互接続層の上又は下側にある他の相互接続層への適切な
バイア接続が提供されうる。ＭＩＭコンデンサ２０とそ
の製造方法とは、ＩＣ２２の基板においてではなく相互
接続層に配置されているコンデンサを提供しているが、
コンデンサ２０は、絶縁体層２６がその中のコンデンサ
のために厚くなるのではなく、相互接続層２４の内部に
埋め込まれているために、ＩＣ２２の全体的な体積を増
加させていない。更に、垂直方向に隣接する相互接続層
の間と、コンデンサ２０と次の相互接続層との間とに、
バイア相互接続を、ほぼ同じ深さに形成することがで
き、バイア相互接続４６を形成するプロセスを単純化し
ている。更に、コンデンサ２０の構造により、相互接続
層２４における通常の製造プロセスの既存の材料を利用
する単純化された方法が可能になっている。多くの他の
効果や改良は、本発明を十分に理解することによって明
らかになるはずである。以上では、本発明の好適実施例
とその改良とを特別に説明した。この説明は、好適な例
を用いてなされている。本発明の範囲は、冒頭の特許請
求の範囲によって定義されるのであって、以上で用いた
好適実施例の詳細な説明によって不必要に限定されるこ
とはない。
【図１】本発明による相互接続埋め込み式金属絶縁体金
属（ＭＩＭ）コンデンサを組み入れた複数の相互接続層
を有する集積回路の部分的な垂直方向の断面図である。
属（ＭＩＭ）コンデンサを組み入れた複数の相互接続層
を有する集積回路の部分的な垂直方向の断面図である。
【図２】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図３】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図４】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図５】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図６】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図７】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図８】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図９】図１に示されたＭＩＭコンデンサの製造に用い
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
られるステップのシーケンスを図解している部分的な垂
直方向の断面図である。
【図１０】図１に示されたＭＩＭコンデンサの製造に用
いられるステップのシーケンスを図解している部分的な
垂直方向の断面図である。
いられるステップのシーケンスを図解している部分的な
垂直方向の断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケネス・ピー・フックス アメリカ合衆国コロラド州80906，コロラ ド・スプリングス，ブロードムーア・ヒル ズ・ドライブ 27，ビスタ・アロヨ・コー ト 12206
Claims (30)
- 【請求項１】 基板と前記基板にオーバレイする少なく
とも１つの相互接続層とを有する集積回路（ＩＣ）であ
って、 前記相互接続層によって画定され、前記相互接続層の中
に伸長する空洞と、 前記空洞の内部に実質的に埋め込まれたコンデンサと、 を備えていることを特徴とする集積回路。 - 【請求項２】 請求項１記載のＩＣにおいて、 前記相互接続層は、金属によって形成された上部、中間
及び下部の導電層を含んでおり、 前記空洞は、前記中間の導電層の中にほぼ位置している
ことを特徴とするＩＣ。 - 【請求項３】 請求項２記載のＩＣにおいて、前記中間
導電層はこのＩＣの熱処理に起因する温度変化による変
形を受けることを特徴とするＩＣ。 - 【請求項４】 請求項２記載のＩＣにおいて、 前記相互接続層は、アルミニウム層を含み、 前記空洞は、前記アルミニウム層を通過して前記下部導
電層まで伸長していることを特徴とするＩＣ。 - 【請求項５】 請求項１記載のＩＣにおいて、 前記コンデンサは、コンデンサ誘電材料によって分離さ
れた１対のプレートを備えており、 前記プレートの一方は前記空洞において前記相互接続層
の一部によって形成されていることを特徴とするＩＣ。 - 【請求項６】 請求項５記載のＩＣにおいて、 前記コンデンサは頂部及び底部コンデンサ・プレートを
備え、 前記相互接続層は、上部及び下部導電層を備え、 前記下部コンデンサ・プレートは、前記下部導電層と一
体であることを特徴とするＩＣ。 - 【請求項７】 請求項１記載のＩＣにおいて、前記相互
接続層は、上部導電層と下部導電層とを備え、 前記コンデンサは、頂部プレートと底部プレートとを備
え、 前記底部プレートは、前記下部導電層とほぼ同じレベル
にあり、 前記頂部プレートは、前記上部導電層の上側表面とほぼ
同じ又はそれよりも低い位置にあることを特徴とするＩ
Ｃ。 - 【請求項８】 請求項１記載のＩＣにおいて、 前記相互接続層は、上部、中間及び下部導電層を備え、 前記空洞は、前記上部導電層と前記中間導電層とを通過
して伸長し、 前記コンデンサは、頂部及び底部プレートを備え、 前記底部プレートは、前記下部導電層の一部によって形
成されていることを特徴とするＩＣ。 - 【請求項９】 請求項８記載のＩＣにおいて、 前記頂部プレートと前記上部及び前記中間導電層との間
に水平方向に配置されている絶縁体充填材料を更に備え
ており、 前記頂部プレートは、前記上部及び前記中間導電層から
水平方向に離間した関係で前記空洞内に配置されている
ことを特徴とするＩＣ。 - 【請求項１０】 請求項１記載のＩＣにおいて、 前記コンデンサは、頂部及び底部コンデンサ・プレート
を備え、 前記底部コンデンサ・プレートは、前記相互接続層に電
気的に接続されていることを特徴とするＩＣ。 - 【請求項１１】 請求項１０記載のＩＣにおいて、 前記相互接続層と前記コンデンサとにオーバレイするイ
ンターメタル誘電（ＩＭＤ）層と、 前記ＩＭＤ層を通過して伸長し前記頂部コンデンサ・プ
レートに電気的に接続されている第１のバイア相互接続
と、 前記ＩＭＤ層を通過して伸長し前記相互接続層の前記上
部導電層に電気的に接続されている第２のバイア相互接
続と、 を更に備えており、前記第１及び第２のバイア相互接続
は、ほぼ同じ長さであることを特徴とするＩＣ。 - 【請求項１２】 集積回路の相互接続層に形成された埋
め込み式コンデンサ構造であって、 前記相互接続層の下部導電層と、 前記下部導電層の一部にオーバレイし、前記下部導電層
と電気的に通信する前記相互接続層の上部導電層と、 前記下部導電層の別の部分にオーバレイし、前記上部導
電層から横方向にオフセットしている頂部コンデンサ・
プレートと、 を備えていることを特徴とする埋め込み式コンデンサ構
造。 - 【請求項１３】 請求項１２記載の埋め込み式コンデン
サ構造において、 前記上部導電層は、第１の高さにおいて上側表面を含
み、 前記頂部コンデンサ・プレートは、前記第１の高さとほ
ぼ同じ又はそれよりも低い第２の高さにおいて上側表面
を含むことを特徴とする埋め込み式コンデンサ構造。 - 【請求項１４】 請求項１２記載の埋め込み式コンデン
サ構造において、 前記上部導電層と下部導電層との間に接続された前記相
互接続層の中間導電層を更に備えており、前記中間導電
層は、主にアルミニウムで構成されていることを特徴と
する埋め込み式コンデンサ構造。 - 【請求項１５】 請求項１２記載の埋め込み式コンデン
サ構造において、 前記下部導電層と一体である底部コンデンサ・プレート
を更に備えていることを特徴とする埋め込み式コンデン
サ構造。 - 【請求項１６】 請求項１５記載の埋め込み式コンデン
サ構造において、 前記頂部プレートと電気的に接続された第１のバイア相
互接続と、 前記上部導電層と電気的に接続されており、前記底部プ
レートと電気的に通信する第２のバイア相互接続と、 を更に備えていることを特徴とする埋め込み式コンデン
サ構造。 - 【請求項１７】 請求項１５記載の埋め込み式コンデン
サ構造であって、前記集積回路は、第２の相互接続層
と、前記第１の相互接続層と前記第２の相互接続層との
間に配置された絶縁材料を含むインターメタル誘電（Ｉ
ＭＤ）層とを有し、前記誘電材料は、前記頂部コンデン
サ・プレートと前記上部導電層との間に水平方向に配置
されている、埋め込み式コンデンサ構造において、 前記頂部コンデンサ・プレートに電気的に接続されてお
り、前記ＩＭＤ層を通過して伸長して前記第２の相互接
続層の第１の部分に接続する第１のバイア相互接続と、 前記上部導電層に電気的に接続されており、前記底部コ
ンデンサ・プレートと電気的に通信して、前記ＩＭＤ層
を通過して伸長し前記第２の相互接続層の第２の部分に
接続する第２のバイア相互接続と、 を更に備えていることを特徴とする埋め込み式コンデン
サ構造。 - 【請求項１８】 請求項１５記載の埋め込み式コンデン
サ構造において、前記下部導電層は前記底部コンデンサ
・プレートを画定することを特徴とする埋め込み式コン
デンサ構造。 - 【請求項１９】 基板をオーバレイする相互接続層を有
する集積回路（ＩＣ）においてコンデンサを製造する方
法であって、 前記相互接続層の中に空洞を形成するステップと、 前記空洞の実質的に内部にコンデンサを形成するステッ
プと、 を含むことを特徴とする方法。 - 【請求項２０】 請求項１９記載の方法において、 水平方向の頂部及び底部コンデンサ・プレートを有する
コンデンサを形成するステップと、 前記頂部及び前記底部コンデンサ・プレートの間にコン
デンサ誘電材料の水平層を形成するステップと、 水平レベルにおいて、又は、前記空洞が形成されている
前記相互接続層の上側表面よりも下に、前記頂部コンデ
ンサ・プレートを配置するステップと、 を含むことを特徴とする方法。 - 【請求項２１】 請求項１９記載の方法において、 頂部及び底部コンデンサ・プレートを有するコンデンサ
を形成するステップと、 前記底部コンデンサ・プレートを、前記空洞が形成され
ている前記相互接続層の下側表面の位置に配置するステ
ップと、 を更に含むことを特徴とする方法。 - 【請求項２２】 請求項１９記載の方法において、 頂部及び底部コンデンサ・プレートを有するコンデンサ
を形成するステップと、 前記プレートの一方を前記相互接続層の表面の一体的な
部分として形成するステップと、 を更に含むことを特徴とする方法。 - 【請求項２３】 請求項１９記載の方法であって、前記
相互接続層は上部及び下部導電層を含んでいる、方法に
おいて、 前記上部導電層を通過する空洞を形成するステップと、 前記下部導電層を露出させる空洞を形成するステップ
と、 前記露出された下部導電層の上にコンデンサ誘電層を形
成するステップと、 前記コンデンサ誘電層の上に頂部コンデンサ・プレート
を形成するステップと、 を更に含むことを特徴とする方法。 - 【請求項２４】 請求項２３記載の方法において、頂部
コンデンサ・プレートを形成する前記ステップは、 前記誘電層の上にコンデンサ導電層を形成するステップ
と、 前記コンデンサ導電層の一部を除去して、前記コンデン
サ導電層から前記頂部コンデンサ・プレートを画定する
ステップと、 を更に含むことを特徴とする方法。 - 【請求項２５】 請求項２３記載の方法において、 前記頂部コンデンサ・プレートと前記上部導電層との上
にインターメタル誘電（ＩＭＤ）層を形成するステップ
と、 前記ＩＭＤ層を通過する第１のバイア相互接続を形成し
て前記頂部コンデンサ・プレートを電気的に接触するス
テップと、 前記ＩＭＤ層を通過する第２のバイア相互接続を形成し
て前記上部導電層と電気的に接触するステップと、 を更に含むことを特徴とする方法。 - 【請求項２６】 請求項２５記載の方法において、前記
第１及び第２のバイア相互接続を形成する前記ステップ
は、 前記ＩＭＤ層を除去して前記第１のバイア相互接続に対
する第１のバイアを画定するステップと、 前記ＩＭＤ層を除去して前記第２のバイア相互接続に対
する第２のバイアを画定するステップと、 前記ＩＭＤを除去するステップを停止して前記第１及び
第２のバイアを実質的に同じ深さに画定するステップ
と、 を更に含むことを特徴とする方法。 - 【請求項２７】 請求項２６記載の方法において、 前記ＩＭＤ層と前記第１の相互接続層とをオーバレイす
る第２の相互接続層を形成するステップと、 前記第２の相互接続層から前記頂部コンデンサ・プレー
トと前記上部導電層とまで前記第１及び第２のバイア相
互接続を伸長するステップと、 を更に含むことを特徴とする方法。 - 【請求項２８】 請求項１９記載の方法であって、前記
相互接続層は、上部、中間及び下部導電層を含む、方法
であって、 前記上部及び中間導電層を一部を除去して前記空洞を形
成するステップを更に含むことを特徴とする方法。 - 【請求項２９】 請求項２８記載の方法であって、前記
除去するステップは、前記下部導電層の一部を露出させ
る、方法において、 前記コンデンサのプレートを前記下部導電層の露出され
た部分と一体的に形成するステップを更に含むことを特
徴とする方法。 - 【請求項３０】 請求項２８記載の方法において、前記
中間導電層は主にアルミニウムで構成されていることを
特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/496971 | 2000-02-02 | ||
| US09/496,971 US6504202B1 (en) | 2000-02-02 | 2000-02-02 | Interconnect-embedded metal-insulator-metal capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313370A true JP2001313370A (ja) | 2001-11-09 |
Family
ID=23974933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001026733A Pending JP2001313370A (ja) | 2000-02-02 | 2001-02-02 | 相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6504202B1 (ja) |
| EP (1) | EP1143528B1 (ja) |
| JP (1) | JP2001313370A (ja) |
| DE (1) | DE60133155T2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504202B1 (en) * | 2000-02-02 | 2003-01-07 | Lsi Logic Corporation | Interconnect-embedded metal-insulator-metal capacitor |
| DE10008573A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement und Herstellungsverfahren |
| US6677216B2 (en) * | 2001-10-04 | 2004-01-13 | Mosel Vitelic, Inc. | Method of making IC capacitor |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| KR100818058B1 (ko) * | 2002-06-28 | 2008-03-31 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| JP4037711B2 (ja) * | 2002-07-26 | 2008-01-23 | 株式会社東芝 | 層間絶縁膜内に形成されたキャパシタを有する半導体装置 |
| KR100949004B1 (ko) * | 2002-12-24 | 2010-03-23 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 구조의 커패시터 제조방법 |
| KR100500444B1 (ko) * | 2002-12-26 | 2005-07-12 | 삼성전자주식회사 | 금속전극들을 갖는 커패시터 제조방법 |
| KR100539198B1 (ko) * | 2003-03-10 | 2005-12-27 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조 방법 |
| US6964908B2 (en) * | 2003-08-19 | 2005-11-15 | International Business Machines Corporation | Metal-insulator-metal capacitor and method of fabricating same |
| US6784069B1 (en) * | 2003-08-29 | 2004-08-31 | Micron Technology, Inc. | Permeable capacitor electrode |
| US6934143B2 (en) * | 2003-10-03 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor structure |
| US7329953B2 (en) * | 2003-10-29 | 2008-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same |
| US7186625B2 (en) * | 2004-05-27 | 2007-03-06 | International Business Machines Corporation | High density MIMCAP with a unit repeatable structure |
| JP4499731B2 (ja) * | 2004-07-15 | 2010-07-07 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| JP4316469B2 (ja) * | 2004-10-15 | 2009-08-19 | 株式会社東芝 | 自動設計装置 |
| US8134196B2 (en) * | 2005-09-02 | 2012-03-13 | Stats Chippac Ltd. | Integrated circuit system with metal-insulator-metal circuit element |
| US7678659B2 (en) * | 2005-09-26 | 2010-03-16 | Mediatek Inc. | Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof |
| US7456463B2 (en) * | 2007-02-06 | 2008-11-25 | International Business Machines Corporation | Capacitor having electrodes at different depths to reduce parasitic capacitance |
| US20080233704A1 (en) * | 2007-03-23 | 2008-09-25 | Honeywell International Inc. | Integrated Resistor Capacitor Structure |
| US8395053B2 (en) * | 2007-06-27 | 2013-03-12 | Stats Chippac Ltd. | Circuit system with circuit element and reference plane |
| US8107254B2 (en) * | 2008-11-20 | 2012-01-31 | International Business Machines Corporation | Integrating capacitors into vias of printed circuit boards |
| US8298902B2 (en) | 2009-03-18 | 2012-10-30 | International Business Machines Corporation | Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit |
| US8375539B2 (en) | 2009-08-05 | 2013-02-19 | International Business Machines Corporation | Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors |
| US8242384B2 (en) * | 2009-09-30 | 2012-08-14 | International Business Machines Corporation | Through hole-vias in multi-layer printed circuit boards |
| US9941195B2 (en) * | 2009-11-10 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical metal insulator metal capacitor |
| US8432027B2 (en) * | 2009-11-11 | 2013-04-30 | International Business Machines Corporation | Integrated circuit die stacks with rotationally symmetric vias |
| US8258619B2 (en) | 2009-11-12 | 2012-09-04 | International Business Machines Corporation | Integrated circuit die stacks with translationally compatible vias |
| US8315068B2 (en) * | 2009-11-12 | 2012-11-20 | International Business Machines Corporation | Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same |
| US8310841B2 (en) * | 2009-11-12 | 2012-11-13 | International Business Machines Corporation | Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same |
| US9646947B2 (en) * | 2009-12-22 | 2017-05-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Integrated circuit with inductive bond wires |
| US9679779B2 (en) | 2011-03-30 | 2017-06-13 | The Aerospace Corporation | Systems and methods for depositing materials on either side of a freestanding film using selective thermally-assisted chemical vapor deposition (STA-CVD), and structures formed using same |
| US9583354B2 (en) | 2011-03-30 | 2017-02-28 | The Aerospace Corporation | Systems and methods for depositing materials on either side of a freestanding film using laser-assisted chemical vapor deposition (LA-CVD), and structures formed using same |
| FR2980920B1 (fr) | 2011-09-29 | 2013-10-04 | St Microelectronics Crolles 2 | Circuit integre a cle d'identification auto-programmee |
| US9287347B2 (en) | 2013-02-12 | 2016-03-15 | Qualcomm Incorporated | Metal-insulator-metal capacitor under redistribution layer |
| US9153504B2 (en) | 2013-10-11 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal insulator metal capacitor and method for making the same |
| US9986633B2 (en) | 2016-06-16 | 2018-05-29 | International Business Machines Corporation | Embedding discrete components having variable dimensions in a substrate |
| KR101913394B1 (ko) * | 2016-07-29 | 2018-10-31 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN115867127B (zh) * | 2023-03-03 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437139A (en) | 1982-12-17 | 1984-03-13 | International Business Machines Corporation | Laser annealed dielectric for dual dielectric capacitor |
| JPS60253265A (ja) | 1984-05-29 | 1985-12-13 | Toshiba Corp | 半導体記憶装置 |
| JPS6348856A (ja) | 1986-08-19 | 1988-03-01 | Mitsubishi Electric Corp | モノリシツク化マイクロ波集積回路 |
| JPS6387761A (ja) | 1986-09-30 | 1988-04-19 | Nec Corp | ガリウム砒素集積回路のｍｉｍ容量 |
| US4912535A (en) | 1987-08-08 | 1990-03-27 | Mitsubishi Denki Kabushiki Kaisha | Trench type semiconductor memory device having side wall contact |
| JPH0221652A (ja) | 1988-07-08 | 1990-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5381365A (en) | 1990-01-26 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having stacked type capacitor and manufacturing method therefor |
| KR920001716A (ko) | 1990-06-05 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터의 구조 및 제조방법 |
| JP3123073B2 (ja) | 1990-11-08 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US5142437A (en) | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
| KR930012120B1 (ko) | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| US5240871A (en) | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5155657A (en) | 1991-10-31 | 1992-10-13 | International Business Machines Corporation | High area capacitor formation using material dependent etching |
| US5187637A (en) | 1992-02-14 | 1993-02-16 | At&T Bell Laboratories | Monolithic high-voltage capacitor |
| US5739579A (en) | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5275974A (en) | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
| US5330928A (en) | 1992-09-28 | 1994-07-19 | Industrial Technology Research Institute | Method for fabricating stacked capacitors with increased capacitance in a DRAM cell |
| US5605857A (en) | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US5380546A (en) | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| US5494857A (en) | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| US5436186A (en) | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
| US5494854A (en) | 1994-08-17 | 1996-02-27 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films |
| EP0706215A3 (en) | 1994-09-15 | 1996-11-20 | Texas Instruments Inc | Semiconductor device improvements and manufacturing |
| US5736457A (en) | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| US5576240A (en) | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
| US5497017A (en) | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
| JP3368726B2 (ja) | 1995-08-07 | 2003-01-20 | ヤマハ株式会社 | 半導体記憶装置とその製造方法 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| US5926359A (en) | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US5972788A (en) * | 1996-05-22 | 1999-10-26 | International Business Machines Corporation | Method of making flexible interconnections with dual-metal-dual-stud structure |
| US5846876A (en) | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
| US6069051A (en) | 1996-06-17 | 2000-05-30 | International Business Machines Corporation | Method of producing planar metal-to-metal capacitor for use in integrated circuits |
| JPH1022457A (ja) * | 1996-07-03 | 1998-01-23 | Mitsubishi Electric Corp | 容量装置及び半導体装置並びにそれらの製造方法 |
| US5747382A (en) | 1996-09-24 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-step planarization process using chemical-mechanical polishing and reactive-ion-etching |
| US5753948A (en) | 1996-11-19 | 1998-05-19 | International Business Machines Corporation | Advanced damascene planar stack capacitor fabrication method |
| US5742471A (en) | 1996-11-25 | 1998-04-21 | The Regents Of The University Of California | Nanostructure multilayer dielectric materials for capacitors and insulators |
| US6424011B1 (en) * | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
| US5981374A (en) | 1997-04-29 | 1999-11-09 | International Business Machines Corporation | Sub-half-micron multi-level interconnection structure and process thereof |
| US5915203A (en) | 1997-06-10 | 1999-06-22 | Vlsi Technology, Inc. | Method for producing deep submicron interconnect vias |
| US5981378A (en) | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
| US5976928A (en) | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| US5925932A (en) | 1997-12-18 | 1999-07-20 | Advanced Micro Devices, Inc. | Borderless vias |
| US6025226A (en) | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
| US6081021A (en) | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
| US6057571A (en) | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
| JP2000003991A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100268424B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| US6100155A (en) | 1998-09-10 | 2000-08-08 | Chartered Semiconductor Manufacturing, Ltd. | Metal-oxide-metal capacitor for analog devices |
| JP2000150810A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
| US6180976B1 (en) | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US6197650B1 (en) | 1999-05-15 | 2001-03-06 | United Microelectronics Corp. | Method for forming capacitor |
| US6504202B1 (en) * | 2000-02-02 | 2003-01-07 | Lsi Logic Corporation | Interconnect-embedded metal-insulator-metal capacitor |
-
2000
- 2000-02-02 US US09/496,971 patent/US6504202B1/en not_active Expired - Lifetime
-
2001
- 2001-01-30 DE DE60133155T patent/DE60133155T2/de not_active Expired - Lifetime
- 2001-01-30 EP EP01101683A patent/EP1143528B1/en not_active Expired - Lifetime
- 2001-02-02 JP JP2001026733A patent/JP2001313370A/ja active Pending
-
2002
- 2002-09-27 US US10/260,824 patent/US7118985B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60133155D1 (de) | 2008-04-24 |
| EP1143528A3 (en) | 2004-04-21 |
| US7118985B2 (en) | 2006-10-10 |
| US6504202B1 (en) | 2003-01-07 |
| EP1143528A2 (en) | 2001-10-10 |
| US20030068858A1 (en) | 2003-04-10 |
| EP1143528B1 (en) | 2008-03-12 |
| DE60133155T2 (de) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001313370A (ja) | 相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法 | |
| US6342734B1 (en) | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same | |
| JP4115817B2 (ja) | 半導体装置及びその形成方法 | |
| US7642651B2 (en) | Multi-layer interconnect with isolation layer | |
| JP3790469B2 (ja) | 半導体装置 | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US6300682B2 (en) | High performance MIM (MIP) IC capacitor process | |
| JP2004063667A (ja) | 多層配線層内に形成されたキャパシタを有する半導体装置 | |
| JPH1092925A (ja) | 半導体構成要素および製造方法 | |
| US6576525B2 (en) | Damascene capacitor having a recessed plate | |
| JP2001196565A (ja) | 半導体装置の製造方法 | |
| JP2002118173A (ja) | 高静電容量ダマスク・コンデンサ | |
| US20070158714A1 (en) | One-mask high-k metal-insulator-metal capacitor integration in copper back-end-of-line processing | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| KR19990062473A (ko) | 반도체장치 및 그 제조방법 | |
| US6284619B1 (en) | Integration scheme for multilevel metallization structures | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JPH11274428A (ja) | 半導体装置及びその製造方法 | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| JP2001203329A (ja) | 半導体装置およびその製造方法 | |
| US6770974B2 (en) | Semiconductor device and its manufacturing method | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| JPH0837181A (ja) | 半導体装置及びその製造方法 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| KR100591171B1 (ko) | 금속 절연체 금속 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040608 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040611 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |