JP2001308311A - 光電変換素子 - Google Patents

Abstract

(57)【要約】 【課題】 縦型オーバーフロードレイン構造の光電変換
素子のニー特性の傾きは、ＶＯＤバリアを形成するＰ型
領域の不純物濃度濃度や厚さ等の不純物濃度プロファイ
ルの関数である。ニー特性の傾きを減少させようとし
て、Ｐ型領域の不純物濃度プロファイルを変化させる
と、飽和信号電荷量が減少していき、Ｐ型領域の不純物
濃度プロファイルの制御だけではニー特性の傾きの低減
には限界があった。 【解決手段】 光電変換素子２０１のＮ型領域１０３中
央部の直下において、Ｎ型シリコン基板１０１に埋め込
み形成されるＰ型領域１２２（第１のバリア領域）を他
のＰ型領域１０２（第２のバリア領域）よりも、不純物
濃度を低くする。あるいは、Ｐ型領域１２２の厚さをＰ
型領域１０２よりも薄くする。Ｐ型領域１２２における
ＶＯＤバリアへのＰ⁺ チャネルストッパ１０５やＰ型領
域１０７の影響を大きくし、飽和信号電荷量を低減させ
ずにニー特性の傾きを低減でき、ダイナミックレンジを
拡大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子等に
用いられる光電変換素子に関し、特に、固体撮像素子に
適用したときのダイナミックレンジの拡大を可能にした
光電変換素子に関するものである。

【０００２】

【従来の技術】従来用いられている固体撮像素子の平面
概略図を図１０に示す。図１０はインターライン型ＣＣ
Ｄイメージセンサを示したものである。２次元に配置さ
れた光電変換素子２０１の各列にそれぞれ隣接して垂直
ＣＣＤ２０２が配置され、前記光電変換素子２０１とト
ランスファーゲート２０３を介して接続されている。前
記各垂直ＣＣＤ２０２の下端は水平ＣＣＤ２０４に接続
され、水平ＣＣＤ２０４の端には増幅器２０５が接続さ
れている。なお、前記光電変換素子２０１の相互間、前
記光電変換素子２０１と前記垂直ＣＣＤ２０２との間、
前記光電変換素子２０１と前記水平ＣＣＤ２０４との間
にはそれぞれＰ⁺ チャネルストッパ２０６がある。この
ようなＣＣＤイメージセンサでは、光電変換素子２０１
で光電変換された信号電荷は、トランスファーゲート２
０３を介して垂直ＣＣＤ２０２に読み出された後、垂直
ＣＣＤ２０２および水平ＣＣＤ２０４で転送され増幅器
２０５で増幅されて出力される。

【０００３】図１１に前記ＣＣＤイメージセンサの従来
の単位画素を示しており、同図（ａ）は前記単位画素の
概略平面図、同図（ｂ）は（ａ）のＸ１−Ｘ１概略断面
図である。但し、簡略化のため同図（ａ）ではゲート電
極や遮光膜等、同図（ｂ）ではカバー膜やマイクロレン
ズ等は図示していない。この図では、蓄積される電荷は
電子である。同図（ａ）に示す様に、単位画素は光電変
換素子２０１と、垂直ＣＣＤ２０２、トランスファーゲ
ート３０６、Ｐ⁺ チャネルストッパ３０５で構成されて
いる。同図（ｂ）において、Ｎ型シリコン基板３０１内
にＰ型領域３０２が埋め込み状態に形成されている。前
記光電変換素子２０１には、前記Ｐ型領域３０２より基
板表面側の前記Ｎ型シリコン基板３０１に光電変換され
た信号電荷を蓄積するＮ型領域３０３が形成されてい
る。前記Ｎ型領域３０３の上部、すなわち基板表面には
Ｐ⁺ 領域３０４が形成され、酸化膜等の絶縁膜との間の
界面準位を介した暗電流の発生を抑制している。前記Ｐ
⁺ 領域３０４はＮ型領域３０３の周囲に形成されている
Ｐ⁺ チャネルストッパ３０５と接続され、そのフェルミ
レベルはグラウンド電位に固定されている。また、前記
光電変換素子と垂直ＣＣＤの間に、Ｐ型からなるトラン
スファーゲート領域３０６（図１０のトランスファーゲ
ート２０３）を形成している。

【０００４】一方、前記垂直ＣＣＤ２０２は、前記Ｎ型
シリコン基板３０１内に形成されたＰ型領域３０７上に
形成されたＮ型領域３０８からなる電荷転送領域と、そ
の上部にゲート絶縁膜３０９を介して形成されたゲート
電極３１０により構成される。前記Ｐ型領域３０７は電
気的にＰ⁺ チャネルストッパ３０５と接続されており、
そのフェルミレベルはグラウンド電位に固定されてい
る。そして、前記ゲート電極３１０ないし光電変換素子
を覆うように層間絶縁膜３１２が形成されるとともに、
前記層間絶縁膜３１２上には、光電変換素子のみに光が
入射する様に光電変換素子上部のみ開口した遮光膜３１
１が形成される。

【０００５】このようなＣＣＤイメージセンサでは、光
電変換素子２０１に光が入射して光電変換素子２０１で
生成された信号電荷はＮ型領域３０３に蓄積され、所望
のタイミングでゲート電極３１０に高い電圧を印可する
ことでトランスファーゲート領域３０６をオン状態とし
て、信号電荷を垂直ＣＣＤ２０２に読み出す。この時Ｎ
型領域３０３は空乏化し、その電位よりもトランスファ
ーゲート領域３０６のオン状態の電位および読み出され
る先のＮ型領域３０８の電位が高くなるように電圧が設
定される。その後トランスファーゲート領域３０６をオ
フ状態として、垂直ＣＣＤ２０２で信号電荷が転送され
る。

【０００６】図１２に、前記光電変換素子２０１のＮ型
領域３０３および垂直ＣＣＤ２０２のＮ型領域３０８が
空乏化した時の電位分布の概略を示す。なお、図１２は
図１１（ｂ）の断面構造に対応するものである。図１２
において、トランスファーゲート領域３０６がオフの状
態を示しており、また、図１２のＸ２−Ｘ２線、および
Ｘ３−Ｘ３線に沿った電位分布の概略を図１３にＳＡ，
ＳＢで示す。垂直ＣＣＤ２０２では、図１３には表れな
いが、深さ方向に沿ってシリコン基板３０１とゲート絶
縁膜３０９の界面からＮ型領域３０８内部方向に電位が
高くなっていき、ある深さで電位が極大となる。その
後、Ｐ型領域３０７に向かって電位は低くなり、Ｐ型領
域３０７では、そのフェルミレベルはグラウンド電位と
なっている。その後、図１３のＳＢ線に示すように、電
位はＮ型シリコン基板１０１に印加する基板電圧に向か
って高くなっていく。光電変換素子２０１ではＳＡ線で
示すように、表面のＰ⁺ 領域３０４のフェルミレベルは
グラウンド電位となっており、深さ方向に沿ってＮ型領
域３０３内部方向に電位が高くなっていき、ある深さで
電位が極大となる。その後、Ｐ型領域３０２で電位が極
小となり、Ｎ型シリコン基板に印加する基板電圧に向か
って高くなっていく。ここで、Ｎ型シリコン基板３０１
に埋め込み状態に形成されているＰ型領域３０２のほぼ
中央に形成される電位のバリアを、ＶＯＤバリアと呼ぶ
ことにする。このＶＯＤバリアは基板電圧によって制御
することができ、飽和信号量以上の余剰電荷を基板に掃
き出すブルーミング抑制動作や、光電変換素子２０１の
Ｎ型領域３０３に蓄積された電荷を基板に掃き出す電子
シャッター動作（この時の基板電圧を基板引抜き電圧と
呼ぶ）を行なうことができる。この光電変換素子２０１
の構造は、縦型オーバーフロードレイン構造と呼ばれ
る。

【０００７】

【発明が解決しようとする課題】前記ＶＯＤバリアはＰ
⁺ 領域３０４、Ｎ型領域３０３、Ｐ型領域３０２、およ
びＮ型基板３０１の不純物濃度プロファイル、つまり深
さ方向の１次元不純物濃度プロファイルと基板電圧で決
まる電位分布から決定される。そして、光電変換素子２
０１の寸法が大きい場合には、ＶＯＤバリアは水平方向
に電位の平坦な領域が形成されることになる。しかしな
がら、光電変換素子２０１の寸法が微細化すると、これ
に従って、ＶＯＤバリアはＰ⁺ チャネルストッパ３０５
およびＰ型領域３０７の電位の影響を受けはじめ、ＶＯ
Ｄバリアの電位の平坦な領域が縮小していくことにな
る。すなわち、前記したようにＰ⁺ チャネルストッパ３
０５およびＰ型領域３０７のフェルミレベルは０Ｖとな
っており、ＶＯＤバリア電位よりも低いため、光電変換
素子２０１の寸法が微細化すると、ＶＯＤバリア領域端
の電位を低下させる方向に働くからである。そして、微
細化がさらに進むと、ＶＯＤバリアの電位の平坦な領域
がなくなり、ＶＯＤバリアの電位も低下する。この時の
様子を図１４に示す。図１４は、図１２のＸ４−Ｘ４線
に沿った電位分布の概略図であり、ＶＯＤバリアで極大
となっている。つまり、図１２でＶＯＤバリアは、電位
の鞍点となっている。

【０００８】このように光電変換素子２０１が微細化さ
れるにつれ、ＶＯＤバリアに対するＰ⁺ チャネルストッ
パ３０５とＰ型領域３０７との電気的接続が強くなって
くるので、ＶＯＤバリア電位は基板電圧によって変化し
難くなる。つまり、基板電圧に対するＶＯＤバリア電位
の変化の割合は小さくなっていく。これは、電子シャッ
ター動作を行なう基板引抜き電圧の上昇となり、ＣＣＤ
イメージセンサの消費電力の増加をもたらす。

【０００９】また、このＶＯＤバリア電位の基板電圧に
対する変化のし易さは、ニー特性にも影響する。ニー特
性とは、光電変換素子２０１に蓄積される信号電荷量と
光量の関係に於いて、ある点に於いてその傾きが変化す
る特性を言う。図１１に示した縦型オーバーフロードレ
イン構造の光電変換素子２０１の、光量に対する信号電
荷量の関係を図１５に片対数目盛りで示す。飽和信号量
までは光量に対し信号電荷量が線形に変化し（同図の対
数目盛りでは曲線となる）、飽和信号電荷量以上では光
量の対数に比例する。後者の信号量が光量の対数で変化
する領域をニー領域と呼ぶことにし、ニー領域における
光量の対数に対する信号電荷量の変化量をニー特性の傾
きと呼ぶことにする。このニー特性の傾きは、ＶＯＤバ
リア電位の基板電圧に対する変化量と関係し、この変化
量が小さい方がニー特性の傾きは小さくなる。前述した
ように、光電変換素子２０１が微細化されるにつれて、
Ｐ⁺ チャネルストッパ３０５とＰ型領域３０７に対する
ＶＯＤバリアの電気的接続が強くなってくるので、基板
電圧に対するＶＯＤバリア電位の変化量は小さくなって
いく。従って、ニー特性の傾きは小さくなっていく。

【００１０】近年、固体撮像素子が多画素化あるいは小
型化される中、固体撮像素子の単位画素が微細化される
に従って、光電変換素子だけでなく垂直ＣＣＤも微細化
されている。光電変換素子が微細化されるにつれて、前
記したようにニー特性の傾きは小さくなっていくが、垂
直ＣＣＤの転送電荷量も小さくなっていくので、ニー特
性の傾きを極力低減することが望まれている。ニー領域
による信号電荷量の増加量は飽和信号量に加算され、そ
の和が垂直ＣＣＤで転送されるためである。太陽や電灯
等のような光量が大きい被写体を撮像した場合にも、垂
直ＣＣＤで電荷があふれないように設計するためには、
垂直ＣＣＤの転送電荷量は飽和電荷量とニー領域による
信号電荷量の増加量の和よりも大きくする必要がある。
逆に垂直ＣＣＤの転送電荷量を一定としたときには、ニ
ー領域による信号電荷量の増加量が小さい方が飽和信号
電荷量を大きくすることができ、ダイナミックレンジを
拡大することができる。

【００１１】ところが、図１１に示した従来の固体撮像
素子では、ニー特性の傾きは、Ｐ型領域３０２の不純物
濃度プロファイルと光電変換素子寸法の関数である。し
たがって、ある光電変換素子寸法では、Ｐ型領域３０２
の不純物濃度を低濃度化し、又は厚さを低減するに従
い、ニー特性の傾きを減少することができる。しかし、
Ｐ型領域３０２の不純物濃度を低濃度化し、又は厚さを
低減していくとＶＯＤバリアが小さくなり、Ｎ型基板３
０１から電子がＮ型領域３０３に注入されたり（逆注
入）、それを防ぐために基板電圧を上げると飽和信号電
荷量が低下するという不良が発生するようになる。更
に、Ｐ型領域３０２の不純物濃度を低濃度化し、又は厚
さを低減していくとＶＯＤバリアが形成されなくなり、
Ｎ型領域３０３に信号電荷を蓄積することができず、光
電変換素子として機能しなくなる。つまり、ニー特性の
傾きを減少するために、Ｐ型領域３０２の不純物濃度を
低濃度化するか、又は厚さを低減しようとしても、それ
には限界があり、したがってニー特性の傾きを減少する
ことは難しいのが実情である。

【００１２】本発明は、光電変換素子の中央部の直下
に、周囲領域よりも不純物濃度が低いか、又は薄いＰ型
領域を形成することで、逆注入や飽和信号電荷量の低減
等の不良を発生させずに、ニー特性の傾きを減少し、ダ
イナミックレンジを拡大した光電変換素子を提供するこ
とを目的とする。

【００１３】

【課題を解決するための手段】本発明の光電変換素子
は、光電変換素子で発生した余剰電荷を半導体基板に掃
き出す縦型オーバーフロードレイン型光電変換素子であ
って、第１導電型半導体基板中に、第２導電型からなる
第１のバリア領域と、第２導電型からなる第２のバリア
領域が設けられ、前記第１のバリア領域および前記第２
のバリア領域上に前記光電変換素子および少なくとも素
子分離領域が形成され、前記第１のバリア領域は前記光
電変換素子の下に形成され、前記第２のバリア領域は前
記第１のバリア領域以外に形成され、前記第１のバリア
領域は前記第２のバリア領域よりも不純物濃度が低い、
及び／又は、前記第１のバリア領域は前記第２のバリア
領域よりも薄いことを特徴とする。

【００１４】本発明の第１の光電変換素子として、前記
第１のバリア領域および前記第２のバリア領域は、次の
いずれかの適用形態を採る。即ち、前記第１のバリア領
域と前記第２のバリア領域が、平面的に連続して形成さ
れている、第２の適用形態として、前記第１のバリア領
域と前記第２のバリア領域の厚さ方向の中心が一致して
いる、第３の適用形態として、前記光電変換素子は、光
電変換した電荷を蓄積する第１導電型からなる電荷蓄積
領域を含み、前記第１のバリア領域が前記電荷蓄積領域
と平面積が等しい、第４の適用形態として、前記光電変
換素子は、光電変換した電荷を蓄積する第１導電型から
なる電荷蓄積領域を含み、前記第１のバリア領域が前記
電荷蓄積領域よりも平面積が小さい、第５の適用形態と
して、前記第２のバリア領域が、前記第１のバリア領域
よりも１．１〜３倍不純物濃度が高い、第６の適用形態
として、前記第２のバリア領域が、前記第１のバリア領
域よりも１．１〜３倍厚い、というものである。

【００１５】本発明の第２の光電変換素子は、光電変換
素子で発生した余剰電荷を半導体基板に掃き出す縦型オ
ーバーフロードレイン型光電変換素子であって、第１導
電型半導体基板中に、前記光電変換素子および少なくと
も素子分離領域が形成され、前記光電変換素子以外の下
に第２導電型からなるバリア領域が形成されたことを特
徴とする。

【００１６】本発明の第２の光電変換素子として、前記
バリア領域は次の適用形態を採る。即ち、前記光電変換
素子は、光電変換した電荷を蓄積する第１導電型からな
る電荷蓄積領域を含み、前記バリア領域が形成されてい
ない領域が前記電荷蓄積領域と平面積が等しい、第２の
適用形態として、前記光電変換素子は、光電変換した電
荷を蓄積する第１導電型からなる電荷蓄積領域を含み、
前記バリア領域が形成されていない領域が前記電荷蓄積
領域よりも平面積が小さい、第３の適用形態として、前
記バリア領域が形成されていない領域は前記バリア領域
よりも、前記電荷蓄積領域に対する電気的な障壁が小さ
く、前記余剰電荷が前記半導体基板のみに流れる、とい
うものである。

【００１７】本発明の第１の光電変換素子によれば、第
１のバリア領域を第２のバリア領域よりも不純物濃度を
低くし、及び／又は薄く形成することで、ＶＯＤバリア
への素子分離領域等による影響が大きくなり、光電変換
素子の中央部のＶＯＤバリア付近の電位分布が急峻にな
り、ニー特性の傾きが低減する。

【００１８】また、本発明の第２の光電変換素子によれ
ば、単位画素寸法の微細化により、隣接するバリア領域
の間隔が小さくなると、バリア領域が形成されていない
領域は第１の光電変換素子における低濃度、または薄い
第１のバリア領域が存在していると同等になり、光電変
換素子の中央のＶＯＤバリアは、素子分離領域の影響が
大きくなり、ニー特性の傾きが低減する。

【００１９】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。なお以下ではすべて蓄積され
る電荷は電子の場合について説明する。 （第１の実施の形態）図１は本発明のニー特性の傾きを
低減させた固体撮像素子、ここではＣＣＤイメージセン
サの単位画素に相当する第１の実施の形態の断面図であ
る。なお、図１は、図１１（ｂ）と同じ断面図である
が、カバー膜やマイクロレンズ等は図示していない。同
図において、Ｎ型シリコン基板１０１内にＰ型領域１０
２，１２２が埋め込み状態に形成されている。ここで、
前記Ｐ型領域１２２は、本発明にかかる光電変換素子２
０１の直下領域にのみ形成されており、その周囲の領域
に前記Ｐ型領域１０２が形成されている。前記光電変換
素子２０１は、前記Ｐ型領域１０２，１２２より基板表
面側に、光電変換された信号電荷を蓄積するＮ型領域１
０３が形成され、前記Ｎ型領域１０３の上部、すなわち
前記Ｎ型シリコン基板１０１の表面にはＰ⁺ 領域１０４
が形成され、酸化膜等の絶縁膜との間の界面準位を介し
た暗電流の発生を抑制している。また、前記Ｐ型領域１
２２は、図１１（ａ）に相当する平面に投影した平面積
が前記Ｎ型領域１０３よりも小さく、同図ではＰ型領域
１２２の幅ｗ１がＮ型領域の幅Ｗ１より小さくなってい
る。また、Ｐ型領域１２２は、それ以外のＰ型領域１０
２よりも不純物濃度が低く形成されている。また、前記
Ｎ型領域１０３の表面の前記Ｐ⁺ 領域１０４は、前記Ｎ
型領域１０３の周囲に形成されているＰ⁺ チャネルスト
ッパ１０５と接続され、そのフェルミレベルはグラウン
ド電位に固定されている。

【００２０】また、前記光電変換素子２０１と垂直ＣＣ
Ｄ２０２の間に、Ｐ型からなるトランスファーゲート領
域１０６（２０２）が形成されている。一方、前記垂直
ＣＣＤ２０２は、前記Ｎ型シリコン基板１０１の表面側
の領域に形成されたＰ型領域１０７上に形成されたＮ型
領域１０８からなる電荷転送領域と、その上部にゲート
絶縁膜１０９を介して形成されたゲート電極１１０によ
り構成される。前記Ｐ型領域１０７は前記Ｐ⁺ チャネル
ストッパ１０５と電気的に接続されており、そのフェル
ミレベルはグラウンド電位に固定されている。なお、全
面に層間絶縁膜１１２が形成されるとともに、光電変換
素子のみに光が入射する様に、光電変換素子の上部のみ
を開口した遮光膜１１１が前記層間絶縁膜１１２上に形
成される。

【００２１】以上の構成によれば、光電変換素子２０１
で生成された信号電荷はＮ型領域１０３に蓄積され、所
望のタイミングでゲート電極１１０に高い電圧を印可す
ることでトランスファーゲート領域１０６をオン状態と
し、信号電荷を垂直ＣＣＤ２０２に読み出す。この時Ｎ
型領域１０３は空乏化し、その電位よりもトランスファ
ーゲート領域１０６のオン状態の電位および読み出され
る先のＮ型領域１０８の電位が高くなるように、電圧が
設定される。その後トランスファーゲート領域１０６を
オフ状態として、垂直ＣＣＤ２０２で信号電荷が転送さ
れる。

【００２２】ここで、図１で示した光電変換素子を製造
する方法について説明する。まず、１０¹⁴／ｃｍ³ 台の
リン濃度を持つＮ型シリコン基板１０１の表面に２０〜
６０ｎｍ厚の熱酸化膜を形成し、Ｐ型領域１２２に対応
する領域に０．５〜３ＭｅＶ, ０．５〜５×１０¹¹／ｃ
ｍ² のボロンをイオン注入する。次に、フォトリソグラ
フイ技術によりＰ型領域１０２に対応する領域にフォト
レジストを開口し、Ｐ型領域１２２と同じエネルギー、
１．１〜３倍のドーズ量のボロンをイオン注入し、９０
０〜９８０℃、３０分から２時間の熱処理によりＰ型領
域１０２およびＰ型領域１２２を形成する。但し、フォ
トレジストの開口は、熱処理によるボロンの広がりを考
慮して決定する。次に、リソグラフィー技術とイオン注
入技術をそれぞれ用い、２０〜４０ＫｅＶ，１〜５×１
０¹³／ｃｍ² のボロンのイオン注入によりＰ⁺ チャネル
ストッパ１０５を、２００〜５００ＫｅＶ，１〜５×１
０¹²／ｃｍ² のリンのイオン注入によりＮ型領域１０３
を、２０〜６０ＫｅＶ，１０¹²／ｃｍ² 台のボロンのイ
オン注入により表面に浅いＰ⁺ 領域１０４を、７０〜１
５０ＫｅＶ、１〜５×１０¹²／ｃｍ² のリンのイオン注
入によりＮ型領域１０８を、２００〜４００ＫｅＶ、１
〜５×１０¹²／ｃｍ² のボロンのイオン注入によりＰ型
領域１０７を、４０〜１００ＫｅＶ、０．５〜３×１０
¹²／ｃｍ² のボロンのイオン注入によりトランスファー
ゲート領域１０６を形成し、９００〜９８０℃、３０分
〜１時間で窒素雰囲気で熱処理することでイオン注入し
たドーパントを活性化させる。次に、熱酸化膜をフッ酸
でウエットエッチングした後、ゲート絶縁膜１０９、こ
こでは、ウェット酸化で５０〜１００ｎｍ厚のゲート酸
化膜を形成し、その上にリソグラフィとエッチングでド
ーパントが混入したポリシリコンゲート電極１１０を形
成する。さらに層間絶縁膜１１２を形成し、光電変換素
子に開口した遮光膜１１１をリソグラフィとエッチング
で形成して、図１に示した固体撮像素子の光電変換素子
２０１が完成する。

【００２３】図２に、光電変換素子２０１のＮ型領域１
０３および垂直ＣＣＤ２０２のＮ型領域１０８が空乏化
した時の電位分布の概略を、図１の断面に対応して示
す。同図はトランスファーゲート領域１０６がオフの状
態を示している。また、図２のＡ３−Ａ３線に沿った電
位分布の概略を図３に示す。ここで、前記Ｐ型領域１０
２，１２２は、従来例のものとＶＯＤバリア電位が等し
くなるように、それぞれの不純物濃度を調整している。
これにより、本実施の形態の構成では、光電変換素子２
０１の中央部を含む領域に、周囲のＰ型領域１０２より
も不純物濃度が低いＰ型領域１２２が形成されているた
め、電位が極大となっているＶＯＤバリア付近の電位の
曲がりが急峻となっている。

【００２４】その理由を図４を用いて説明する。図４は
図２のＡ４−Ａ４線に沿った電位分布の概略を、Ｐ型領
域１２２の不純物濃度をパラメータとして示したもので
ある。Ｎ型シリコン基板１０１に同じ基板電圧を印加し
ても、Ｐ型領域１２２の不純物濃度が小さい方Ｓ２が不
純物濃度が大きい方Ｓ１よりもＶＯＤバリアの電位が高
くなっている。Ｐ⁺ チャネルストッパ１０５やＰ型領域
１０７の影響が無いと仮定した場合には、Ｐ型領域１０
２を通るＡ２−Ａ２線に沿った断面でのＶＯＤバリア電
位Ｖｂ２の方が、Ｐ型領域１２２を通るＡ１−Ａ１線に
沿った断面でのＶＯＤバリア電位Ｖｂ１よりも低くな
る。従来例で説明したように、実際にはＰ⁺ チャネルス
トッパ１０５やＰ型領域１０７の影響を受けるため更に
Ｖｂ２は低下する。これにより、Ａ４−Ａ４線に沿って
ＶＯＤバリア付近の電位の曲がりは急峻となる。このこ
とは、光電変換素子２０１の中央のＶＯＤバリア電位Ｖ
ｂ１へのＰ⁺ チャネルストッパ１０５やＰ型領域１０７
の影響が増大することを意味し、ニー特性の傾きが減少
する。実験の結果、Ｐ型領域１０２の不純物濃度を、Ｐ
型領域１２２の不純物濃度の１．１〜３倍と高濃度にし
た場合にニー特性の傾きを効果的に低減できることが分
かった。これ以上不純物濃度差をつけると、基板電圧に
よってＶＯＤバリアが変化し難くなり基板引抜き電圧の
急激な上昇を招くことになるが、前記不純物濃度の範囲
では、若干基板引抜き電圧が上昇するものの許容できる
範囲であり、ニー特性の傾きの低減効果の方がメリット
が大きかった。

【００２５】（第２の実施の形態）第２の実施の形態を
図５に示す。図１に示した第１の実施の形態と同じ構造
は同じ符号で表わし、詳細な説明は省略する。光電変換
素子２０１の中央部の直下に形成されるＰ型領域１４２
は、第１の実施の形態のＰ型領域１２２と同様であり、
その周囲において前記Ｐ型領域１０２に連続して形成さ
れているが、ここでは前記Ｐ型領域１４２の平面面積は
Ｎ型領域１０３と等しくなっている。なお、図５に示し
たＣＣＤイメージセンサを製造する方法は、Ｐ型領域１
４２の大きさが図１に示した第１の実施の形態のＰ型領
域１２２と異なるだけで、他の形成条件は第１の実施の
形態と同様であるのでその説明を省略する。

【００２６】図６に、光電変換素子２０１のＮ型領域１
０３および垂直ＣＣＤ２０２のＮ型領域１０８が空乏化
した時の、図５のＢ１−Ｂ１線、Ｂ２−Ｂ２線に沿った
それぞれの電位分布の概略を、Ｓ１１およびＳ２１，Ｓ
２２で示す。Ｂ２−Ｂ２線に沿った電位分布に関して
は、Ｐ型領域１０２の不純物濃度をパラメータとして示
している。Ｐ型領域１０２の不純物濃度が高い方Ｓ２１
の電位の曲線が電位の低い方向に変化する。つまり、Ｂ
１−Ｂ１線に沿ったＶＯＤバリアが形成される深さ付近
のＰ型領域１４２の電位は、Ｐ型領域１０２の不純物濃
度が高い方Ｓ２１が不純物濃度が低い方Ｓ２２よりも低
くなる。本実施の形態では、Ｐ型領域１０２はＰ型領域
１４２よりも不純物濃度が大きく、Ｐ型領域１０２とＰ
型領域１４２全体を低不純物濃度にするよりも、Ｐ型領
域１０２を介したＰ⁺ チャネルストッパ１０５とＰ型領
域１０７のＶＯＤバリアへの影響を大きくすることがで
きる。従って、基板電圧に対するＶＯＤバリア電位の変
化の割合は大きくなり、ニー特性の傾きが減少する。

【００２７】（第３の実施の形態）第３の実施の形態を
図７に示す。図１に示した第１の実施例と同じ構造は同
じ符号で表わしており、詳細な説明は省略する。光電変
換素子２０１の直下のＰ型領域１３２は第１の実施の形
態と同様であり、その周囲において前記Ｐ型領域１０２
に連続して形成されているが、ここで、前記Ｐ型領域１
３２の厚さはＰ型領域１０２よりも薄くなっている。但
し、Ｐ型領域１３２とＰ型領域１０２の厚さ方向の中心
は一致している。光電変換素子２０１の中央に形成され
るＰ型領域１３２は、図１１（ａ）に相当する平面に投
影した平面積がＮ型領域１０３よりも小さく、同図では
Ｐ型領域１３２の幅ｗ２がＮ型領域１０３の幅Ｗ２より
小さくなっている。

【００２８】図７に示した光電変換素子を製造する方法
は、まず、１０¹⁴／ｃｍ³ 台のリン濃度を持つＮ型シリ
コン基板１０１の表面に２０〜６０ｎｍ厚の熱酸化膜を
形成し、フォトリソグラフィ技術によりＰ型領域１０２
に対応する領域にフォトレジストを開口し、０．５〜３
ＭｅＶ，０．５〜５×１０¹¹／ｃｍ² のボロンをイオン
注入する。但し、フォトレジストの開口は、以降の熱処
理によるボロンの広がりを考慮して決定する。その後、
９００〜１２００℃、３０分〜２時間の熱処理により、
ボロンを拡散させてＰ型領域１０２を形成する。次に、
フォトリソグラフィ技術によりＰ型領域１３２に対応す
る領域に、Ｐ型領域１０２と同じエネルギー、０．２５
〜０．８倍のドーズ量のボロンをイオン注入し、９００
〜９８０℃、３０分〜２時間の熱処理によりＰ型領域１
３２を形成する。Ｐ型領域１３２を形成する際に、単位
画素全面にボロンをイオン注入してもよい。Ｐ型領域１
０２にイオン注入したボロンの方が、Ｐ型領域１３２よ
りも熱処理が多いため広く拡散し、Ｐ型領域１０２はＰ
型領域１３２よりも厚くなる。上記以外のＰ⁺ チャネル
ストッパ１０５、Ｎ型領域１０３、Ｐ⁺ 型領域１０４、
Ｎ型領域１０８、Ｐ型領域１０７、トランスファーゲー
ト領域１０６、遮光膜１１１等は、第１の実施の形態と
同様であるので説明を省略する。

【００２９】図８は図７のＣ１−Ｃ１線に沿った電位分
布の概略を、Ｐ型領域１３２の不純物濃度を一定として
その厚さをパラメータとした場合を示したものである。
但し、Ｐ型領域の厚さ方向の中心は一致させて膜厚を変
化させている。Ｎ型基板に同じ基板電圧を印加しても、
Ｐ型領域１３２が薄い方Ｓ３２が厚い方Ｓ３１よりもＶ
ＯＤバリアの電位が高くなる。そのため、Ｐ⁺ チャネル
ストッパ１０５やＰ型領域１０７の影響が無いと仮定し
た場合には、Ｐ型領域１０２を通るＣ２−Ｃ２線に沿っ
た断面でのＶＯＤバリア電位の方が、Ｐ型領域１３２を
通るＣ１−Ｃ１線に沿った断面でのＶＯＤバリア電位よ
りも低くなる。さらに、Ｐ⁺ チャネルストッパ１０５お
よびＰ型領域１０７の影響を受けるため、さらに低下す
る。従って、第１の実施の形態で説明したのと同じ理由
で、電位が極大となっているＶＯＤバリア付近の電位の
曲がりが急峻となっている。第１の実施の形態と同様
に、光電変換素子２０１の中央部のＶＯＤバリアへのＰ
⁺ チャネルストッパ１０５やＰ型領域１０７の影響が増
大することを意味し、ニー特性の傾きが減少する。実験
の結果、Ｐ型領域１０２の厚さを、Ｐ型領域１３２の厚
さの１．１〜３倍厚くした場合にニー特性の傾きを効果
的に低減できることが分かった。これ以上厚さの差をつ
けると、基板電圧によってＶＯＤバリアが変化し難くな
り基板引抜き電圧の急激な上昇を招くが、前記Ｐ型領域
の厚さの差の範囲では、若干基板引抜き電圧が上昇する
ものの許容できる範囲であり、ニー特性の傾きの低減効
果の方がメリットが大きかった。

【００３０】本実施形態では、Ｐ型領域１３２とＰ型領
域１０２の厚さ方向の中心を一致させている。ＶＯＤバ
リアはほぼＰ型領域の厚さの中央に形成されるので、Ｐ
型領域の厚さの中心を一定として厚さを変化させた場合
には、図８に示すようにＶＯＤバリアの深さはほぼ一致
する。本発明の本質は、Ｐ型領域に形成されるＶＯＤバ
リアの電位がＰ⁺ チャネルストッパ１０５及びＰ型領域
１０７の影響をより強く受けるようにすることであり、
そのためにＶＯＤバリアの周囲に電位の低い領域を形成
している。従って、Ｐ型領域１３２とＰ型領域１０２の
厚さ方向の中心を一致させることで、その効果を最大限
にすることができる。また、Ｐ⁺ 領域１３２とＰ型領域
１０２の厚さ方向の中心を一致させた方が、ニー特性へ
のイオン注入や表面酸化膜の膜厚のばらつきなどプロセ
スのばらつきの影響を小さくできる。

【００３１】第１の実施の形態も考慮すると、ＶＯＤバ
リアへのＰ⁺ チャネルストッパ１０５やＰ型領域１０７
の影響の程度は、Ｐ型領域１０２に対するＰ型領域１３
２の不純物濃度と厚さの割合で決まる。従って、ＶＯＤ
バリアへのＰ⁺ チャネルストッパ１０５やＰ型領域１０
７の影響を小さくできるように、第３の実施の形態の製
造方法での、Ｐ型領域１３２と１０２へのボロンイオン
注入のドーズ量および熱処理温度、時間を制御する。す
なわち、この第３の実施の形態では、Ｐ型領域１３２と
Ｐ型領域１０２の不純物のドーズ量と熱処理温度、時間
の関係によっては、Ｐ型領域１３２の不純物濃度はＰ型
領域１０２よりも低濃度であると考えられるが、Ｐ型領
域１３２の不純物濃度をＰ型領域１０２と同程度以上の
濃度に形成した場合においても、Ｐ型領域１３２の厚さ
をＰ型領域１０２よりも薄く形成することにより、前記
したニー特性の傾きを低減することが可能である。

【００３２】なお、本発明の前記した第３の実施の形態
に類似する形として、垂直ＣＣＤ領域にボロンを２００
ＫｅＶ以下のエネルギでイオン注入した後、１２００
℃、５〜１０時間熱処理することでボロン領域を広げて
光電変換素子でそのボロン領域を結合した構造が以前採
用されていた。このように形成されたボロン領域は基板
表面まで達しており、Ｐ型ウェルとなっている。光電変
換素子の中央部直下のＰ型ウェルの深さは、垂直ＣＣＤ
の領域直下のＰ型ウェルの深さよりも浅く、図７と類似
した構造となっている。しかしこの構造には、Ｐ型ウェ
ルをボロンの熱拡散で形成しているため、ＶＯＤバリア
を深く形成するにはボロンの拡散距離を長くする必要が
あり、微細化できないという問題がある。従来、この方
法で作成された光電変換素子のＶＯＤバリア深さは基板
表面から１μｍ程度以下と、本発明の実施例によるＶＯ
Ｄバリア深さ（５００ＫｅＶで約１μｍ、３ＭｅＶで約
４μｍ）より浅く、感度が低かった。また、ＶＯＤバリ
アを形成する領域は、Ｐ型ウェルの深さから光電変換素
子のＮ型領域の深さまでの間であるが、Ｎ型領域も熱拡
散で形成しているためこの距離が長く、ニー特性の傾き
も大きかった。本発明では、Ｐ型領域を高いエネルギの
イオン注入で形成しているので従来よりも感度は高く、
熱拡散を用いていないので光電変換素子が微細化しても
適用できる。またＶＯＤバリアを構成するＰ型領域も薄
く設計できるので、ニー特性の傾きも従来より小さくで
きる。

【００３３】（第４の実施の形態）第４の実施の形態を
図９に示す。図１に示した第１の実施の形態と同じ構造
は同じ符号で表わし、詳細な説明は省略する。この第４
の実施の形態では、光電変換素子２０１のＮ型領域１０
３の中央部の直下にはＰ型領域が形成されず、それ以外
にＰ型領域１６２が形成されている。Ｐ型領域１６２が
形成されていない領域の図１１（ａ）に相当する平面に
投影した平面積はＮ型領域より小さくなっている。図１
０に示したＣＣＤイメージセンサを製造する方法は、リ
ソグラフィ技術とイオン注入技術等によりＰ型領域１６
２を形成する等、第１の実施の形態と同様であるのでそ
の説明を省略する。

【００３４】Ｐ型領域１６２間の距離Ｌが５μｍ程度以
下の場合、そのＰ型が形成されていない光電変換素子２
０１の直下の領域の電位はＰ型領域１６２の電位の影響
を受け、そこに不純物濃度が低いＰ型領域があるのと同
等にすることができる。この状態はちょうど図４の低不
純物濃度のＰ型領域１２２の場合に相当する。Ｐ⁺ チャ
ネルストッパ１０５やＰ型領域１０７の影響が無いと仮
定した場合には、Ｐ型領域１６２を通るＤ２−Ｄ２線に
沿った断面でのＶＯＤバリア電位の方が、光電変換素子
中央を通るＤ１−Ｄ１線に沿った断面でのＶＯＤバリア
電位よりも低くなる。従って、第１の実施の形態で説明
したのと同じ理由で、電位が極大となっているＶＯＤバ
リア付近の電位の曲がりが急峻となっている。第１の実
施の形態と同様に、光電変換素子２０１の中央部のＶＯ
ＤバリアへのＰ⁺ チャネルストッパ１０５やＰ型領域１
０７の影響が増大することを意味し、ニー特性の傾きが
減少する。

【００３５】ここで、第４の実施の形態ではＰ型領域１
６２が形成されていない領域をＮ型領域１０３よりも小
さい平面面積に形成したが、等しくしてもよい。現在多
画素化と小型化のため単位画素寸法が微細化されてお
り、光電変換素子の寸法は５μｍ程度以下となってい
る。従って、光電変換素子全体に渡ってＰ型領域１６２
が形成されていなくても、上述したのと同じ効果が得ら
れる。

【００３６】以上の説明は、図１１（ａ）のＸ１−Ｘ１
断面を用いたが、それと直交する方向においても同様で
ある。その理由は次に述べる本発明がＭＯＳイメージセ
ンサに適用できる理由と同様である。また、以上の説明
は、本発明を光電変換素子と垂直ＣＣＤが形成されたＣ
ＣＤイメージセンサに適用した場合を示しているが、垂
直ＣＣＤの代りに読み出し配線が形成されたＭＯＳイメ
ージセンサや単体の光電変換素子にも同様に適用でき
る。なぜなら、本発明の本質はＶＯＤバリアが周辺のＰ
⁺ チャネルストッパ等の電位から受ける影響を増大する
ことが目的だからである。また、埋め込み型の光電変換
素子に適用した場合を示しているが、Ｎ型領域上にＰ⁺
領域が形成されていない光電変換素子にも同様に適用で
きる。また、転送される電荷が電子の場合について説明
したが、電荷が正孔の場合にも、Ｎ型とＰ型の不純物を
入れ替え、印加する電圧の向きを逆にすれば、同様に説
明できる。

【００３７】

【発明の効果】以上に説明したように本発明による光電
変換素子によれば、光電変換素子の直下に設けられる第
１のバリア領域を第２のバリア領域よりも不純物濃度を
低くし、及び／又は、薄く形成することで、ＶＯＤバリ
アへの素子分離領域等による影響が大きくなり、光電変
換素子の中央部のＶＯＤバリア付近の電位分布が急峻に
なり、ニー特性の傾きが低減する。また、光電変換素子
の直下にバリア領域を形成しないことで、バリア領域が
形成されていない領域は低濃度、または薄いバリア領域
が存在していると同等になり、光電変換素子の中央のＶ
ＯＤバリアは、素子分離領域の影響が大きくなり、ニー
特性の傾きが低減する。これにより、本発明の光電変換
素子をＣＣＤイメージセンサ等の固体撮像素子に適用し
たときには、ニー特性の傾きを減少し、ダイナミックレ
ンジを拡大することが可能になる。

【図面の簡単な説明】

【図１】本発明の光電変換素子の第１の実施の形態の単
位画素の概略断面図である。

【図２】図１に示した断面の概略電位分布図である。

【図３】図２のＡ３−Ａ３線に沿った電位分布の概略
を、従来例と比較して示した図である。

【図４】図２のＡ４−Ａ４線に沿った電位分布の概略
を、Ｐ型領域１２２の不純物濃度をパラメータとして示
したものである。

【図５】本発明の第２の実施の形態の単位画素の概略断
面図である。

【図６】図５のＢ１−Ｂ１線に沿った電位分布の概略
を、Ｐ型領域１０２の不純物濃度をパラメータとした場
合を示したものである。

【図７】本発明の第３の実施の形態の単位画素の概略断
面図である。

【図８】図７のＣ１−Ｃ１線に沿った電位分布の概略
を、Ｐ型領域１３２の不純物濃度を一定としてその厚さ
をパラメータとした場合を示したものである。

【図９】本発明の第４の実施の形態の単位画素の概略断
面図である。

【図１０】従来の固体撮像素子の平面概略図である。

【図１１】従来の固体撮像素子の単位画素の（ａ）概略
平面図、および（ｂ）Ｘ１−Ｘ１線断面の概略図であ
る。

【図１２】図１１（ｂ）に示した断面の概略電位分布図
である。

【図１３】図１２のＸ２−Ｘ２線、およびＸ３−Ｘ３線
に沿った電位分布の概略図である。

【図１４】図１２のＸ４−Ｘ４線に沿った電位分布の概
略図である。

【図１５】縦型オーバーフロードレイン構造の光電変換
素子における、光量に対する信号電荷量の関係を両対数
目盛りで示した図である。

【符号の説明】

１０１，３０１ Ｎ型シリコン基板 １０２，３０２ Ｐ型領域 １０３，３０３ Ｎ型領域 １０４，３０４ Ｐ⁺ 領域、 １０５，３０５ Ｐ＋チャネルストッパ １０６，３０６ トランスファーゲート領域、 １０７，３０７ Ｐ型領域 １０８，３０８ Ｎ型領域、 １０９，３０９ ゲート絶縁膜 １１０，３１０ ゲート電極、 １１１，３１１ 遮光膜 １１２，３１２ 層間絶縁膜、 １２２，１３２，１４２，１６２ Ｐ型領域 ２０１ 光電変換素子 ２０２ 垂直ＣＣＤ ２０３ トランスファーゲート ２０４ 水平ＣＣＤ ２０５ 増幅器 ２０６ Ｐ⁺ チャネルストッパ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 光電変換素子で発生した余剰電荷を半導
   体基板に掃き出す縦型オーバーフロードレイン型光電変
   換素子であって、第１導電型半導体基板中に、第２導電
   型からなる第１のバリア領域と、第２導電型からなる第
   ２のバリア領域が埋設状態に設けられ、前記第１のバリ
   ア領域および前記第２のバリア領域上に前記光電変換素
   子および少なくとも素子分離領域が形成され、前記第１
   のバリア領域は前記光電変換素子の下に形成され、前記
   第２のバリア領域は前記第１のバリア領域以外に形成さ
   れ、前記第１のバリア領域が前記第２のバリア領域より
   も不純物濃度が低い、及び／又は前記第１のバリア領域
   が前記第２のバリア領域よりも薄いことを特徴とする光
   電変換素子。
2. 【請求項２】 前記第１のバリア領域と前記第２のバリ
   ア領域が、厚さ方向の中心が一致して形成されているこ
   とを特徴とする請求項１記載の光電変換素子。
3. 【請求項３】 前記第１のバリア領域と前記第２のバリ
   ア領域が、平面的に連続して形成されていることを特徴
   とする請求項１または２記載の光電変換素子。
4. 【請求項４】 前記光電変換素子は、光電変換した電荷
   を蓄積する第１導電型からなる電荷蓄積領域を含み、前
   記第１のバリア領域が前記電荷蓄積領域と平面積が等し
   く、あるいは前記電荷蓄積領域よりも平面積が小さいこ
   とを特徴とする請求項１ないし３のいずれか記載の光電
   変換素子。
5. 【請求項５】 前記第２のバリア領域が、前記第１のバ
   リア領域よりも１．１〜３倍不純物濃度が高いことを特
   徴とする請求項１ないし４のいずれか記載の光電変換素
   子。
6. 【請求項６】 前記第２のバリア領域が、前記第１のバ
   リア領域よりも１．１〜３倍厚いことを特徴とする請求
   項１ないし５のいずれか記載の光電変換素子。
7. 【請求項７】 光電変換素子で発生した余剰電荷を半導
   体基板に掃き出す縦型オーバーフロードレイン型光電変
   換素子であって、第１導電型半導体基板中に、前記光電
   変換素子および少なくとも素子分離領域が形成され、前
   記光電変換素子以外の下に第２導電型からなるバリア領
   域が形成されたことを特徴とする光電変換素子。
8. 【請求項８】 前記光電変換素子は、光電変換した電荷
   を蓄積する第１導電型からなる電荷蓄積領域を含み、前
   記バリア領域が形成されていない領域が前記電荷蓄積領
   域と平面積が等しく、あるいは前記電荷蓄積領域よりも
   平面積が小さいことを特徴とする請求項７記載の光電変
   換素子。
9. 【請求項９】 前記光電変換素子は、光電変換した電荷
   を蓄積する第１導電型からなる電荷蓄積領域を含み、前
   記素子分離領域および前記バリア領域からの電位の影響
   により、前記バリア領域が形成されていない領域は前記
   バリア領域よりも、前記電荷蓄積領域に対する電気的な
   障壁が小さく、前記余剰電荷が前記半導体基板のみに流
   れる請求項７または８記載の光電変換素子。