JP2001308311A - 光電変換素子 - Google Patents
光電変換素子Info
- Publication number
- JP2001308311A JP2001308311A JP2000131548A JP2000131548A JP2001308311A JP 2001308311 A JP2001308311 A JP 2001308311A JP 2000131548 A JP2000131548 A JP 2000131548A JP 2000131548 A JP2000131548 A JP 2000131548A JP 2001308311 A JP2001308311 A JP 2001308311A
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- conversion element
- barrier
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
素子のニー特性の傾きは、VODバリアを形成するP型
領域の不純物濃度濃度や厚さ等の不純物濃度プロファイ
ルの関数である。ニー特性の傾きを減少させようとし
て、P型領域の不純物濃度プロファイルを変化させる
と、飽和信号電荷量が減少していき、P型領域の不純物
濃度プロファイルの制御だけではニー特性の傾きの低減
には限界があった。 【解決手段】 光電変換素子201のN型領域103中
央部の直下において、N型シリコン基板101に埋め込
み形成されるP型領域122(第1のバリア領域)を他
のP型領域102(第2のバリア領域)よりも、不純物
濃度を低くする。あるいは、P型領域122の厚さをP
型領域102よりも薄くする。P型領域122における
VODバリアへのP+ チャネルストッパ105やP型領
域107の影響を大きくし、飽和信号電荷量を低減させ
ずにニー特性の傾きを低減でき、ダイナミックレンジを
拡大する。
Description
用いられる光電変換素子に関し、特に、固体撮像素子に
適用したときのダイナミックレンジの拡大を可能にした
光電変換素子に関するものである。
概略図を図10に示す。図10はインターライン型CC
Dイメージセンサを示したものである。2次元に配置さ
れた光電変換素子201の各列にそれぞれ隣接して垂直
CCD202が配置され、前記光電変換素子201とト
ランスファーゲート203を介して接続されている。前
記各垂直CCD202の下端は水平CCD204に接続
され、水平CCD204の端には増幅器205が接続さ
れている。なお、前記光電変換素子201の相互間、前
記光電変換素子201と前記垂直CCD202との間、
前記光電変換素子201と前記水平CCD204との間
にはそれぞれP+ チャネルストッパ206がある。この
ようなCCDイメージセンサでは、光電変換素子201
で光電変換された信号電荷は、トランスファーゲート2
03を介して垂直CCD202に読み出された後、垂直
CCD202および水平CCD204で転送され増幅器
205で増幅されて出力される。
の単位画素を示しており、同図(a)は前記単位画素の
概略平面図、同図(b)は(a)のX1−X1概略断面
図である。但し、簡略化のため同図(a)ではゲート電
極や遮光膜等、同図(b)ではカバー膜やマイクロレン
ズ等は図示していない。この図では、蓄積される電荷は
電子である。同図(a)に示す様に、単位画素は光電変
換素子201と、垂直CCD202、トランスファーゲ
ート306、P+ チャネルストッパ305で構成されて
いる。同図(b)において、N型シリコン基板301内
にP型領域302が埋め込み状態に形成されている。前
記光電変換素子201には、前記P型領域302より基
板表面側の前記N型シリコン基板301に光電変換され
た信号電荷を蓄積するN型領域303が形成されてい
る。前記N型領域303の上部、すなわち基板表面には
P+ 領域304が形成され、酸化膜等の絶縁膜との間の
界面準位を介した暗電流の発生を抑制している。前記P
+ 領域304はN型領域303の周囲に形成されている
P+ チャネルストッパ305と接続され、そのフェルミ
レベルはグラウンド電位に固定されている。また、前記
光電変換素子と垂直CCDの間に、P型からなるトラン
スファーゲート領域306(図10のトランスファーゲ
ート203)を形成している。
シリコン基板301内に形成されたP型領域307上に
形成されたN型領域308からなる電荷転送領域と、そ
の上部にゲート絶縁膜309を介して形成されたゲート
電極310により構成される。前記P型領域307は電
気的にP+ チャネルストッパ305と接続されており、
そのフェルミレベルはグラウンド電位に固定されてい
る。そして、前記ゲート電極310ないし光電変換素子
を覆うように層間絶縁膜312が形成されるとともに、
前記層間絶縁膜312上には、光電変換素子のみに光が
入射する様に光電変換素子上部のみ開口した遮光膜31
1が形成される。
電変換素子201に光が入射して光電変換素子201で
生成された信号電荷はN型領域303に蓄積され、所望
のタイミングでゲート電極310に高い電圧を印可する
ことでトランスファーゲート領域306をオン状態とし
て、信号電荷を垂直CCD202に読み出す。この時N
型領域303は空乏化し、その電位よりもトランスファ
ーゲート領域306のオン状態の電位および読み出され
る先のN型領域308の電位が高くなるように電圧が設
定される。その後トランスファーゲート領域306をオ
フ状態として、垂直CCD202で信号電荷が転送され
る。
領域303および垂直CCD202のN型領域308が
空乏化した時の電位分布の概略を示す。なお、図12は
図11(b)の断面構造に対応するものである。図12
において、トランスファーゲート領域306がオフの状
態を示しており、また、図12のX2−X2線、および
X3−X3線に沿った電位分布の概略を図13にSA,
SBで示す。垂直CCD202では、図13には表れな
いが、深さ方向に沿ってシリコン基板301とゲート絶
縁膜309の界面からN型領域308内部方向に電位が
高くなっていき、ある深さで電位が極大となる。その
後、P型領域307に向かって電位は低くなり、P型領
域307では、そのフェルミレベルはグラウンド電位と
なっている。その後、図13のSB線に示すように、電
位はN型シリコン基板101に印加する基板電圧に向か
って高くなっていく。光電変換素子201ではSA線で
示すように、表面のP+ 領域304のフェルミレベルは
グラウンド電位となっており、深さ方向に沿ってN型領
域303内部方向に電位が高くなっていき、ある深さで
電位が極大となる。その後、P型領域302で電位が極
小となり、N型シリコン基板に印加する基板電圧に向か
って高くなっていく。ここで、N型シリコン基板301
に埋め込み状態に形成されているP型領域302のほぼ
中央に形成される電位のバリアを、VODバリアと呼ぶ
ことにする。このVODバリアは基板電圧によって制御
することができ、飽和信号量以上の余剰電荷を基板に掃
き出すブルーミング抑制動作や、光電変換素子201の
N型領域303に蓄積された電荷を基板に掃き出す電子
シャッター動作(この時の基板電圧を基板引抜き電圧と
呼ぶ)を行なうことができる。この光電変換素子201
の構造は、縦型オーバーフロードレイン構造と呼ばれ
る。
+ 領域304、N型領域303、P型領域302、およ
びN型基板301の不純物濃度プロファイル、つまり深
さ方向の1次元不純物濃度プロファイルと基板電圧で決
まる電位分布から決定される。そして、光電変換素子2
01の寸法が大きい場合には、VODバリアは水平方向
に電位の平坦な領域が形成されることになる。しかしな
がら、光電変換素子201の寸法が微細化すると、これ
に従って、VODバリアはP+ チャネルストッパ305
およびP型領域307の電位の影響を受けはじめ、VO
Dバリアの電位の平坦な領域が縮小していくことにな
る。すなわち、前記したようにP+ チャネルストッパ3
05およびP型領域307のフェルミレベルは0Vとな
っており、VODバリア電位よりも低いため、光電変換
素子201の寸法が微細化すると、VODバリア領域端
の電位を低下させる方向に働くからである。そして、微
細化がさらに進むと、VODバリアの電位の平坦な領域
がなくなり、VODバリアの電位も低下する。この時の
様子を図14に示す。図14は、図12のX4−X4線
に沿った電位分布の概略図であり、VODバリアで極大
となっている。つまり、図12でVODバリアは、電位
の鞍点となっている。
れるにつれ、VODバリアに対するP+ チャネルストッ
パ305とP型領域307との電気的接続が強くなって
くるので、VODバリア電位は基板電圧によって変化し
難くなる。つまり、基板電圧に対するVODバリア電位
の変化の割合は小さくなっていく。これは、電子シャッ
ター動作を行なう基板引抜き電圧の上昇となり、CCD
イメージセンサの消費電力の増加をもたらす。
対する変化のし易さは、ニー特性にも影響する。ニー特
性とは、光電変換素子201に蓄積される信号電荷量と
光量の関係に於いて、ある点に於いてその傾きが変化す
る特性を言う。図11に示した縦型オーバーフロードレ
イン構造の光電変換素子201の、光量に対する信号電
荷量の関係を図15に片対数目盛りで示す。飽和信号量
までは光量に対し信号電荷量が線形に変化し(同図の対
数目盛りでは曲線となる)、飽和信号電荷量以上では光
量の対数に比例する。後者の信号量が光量の対数で変化
する領域をニー領域と呼ぶことにし、ニー領域における
光量の対数に対する信号電荷量の変化量をニー特性の傾
きと呼ぶことにする。このニー特性の傾きは、VODバ
リア電位の基板電圧に対する変化量と関係し、この変化
量が小さい方がニー特性の傾きは小さくなる。前述した
ように、光電変換素子201が微細化されるにつれて、
P+ チャネルストッパ305とP型領域307に対する
VODバリアの電気的接続が強くなってくるので、基板
電圧に対するVODバリア電位の変化量は小さくなって
いく。従って、ニー特性の傾きは小さくなっていく。
型化される中、固体撮像素子の単位画素が微細化される
に従って、光電変換素子だけでなく垂直CCDも微細化
されている。光電変換素子が微細化されるにつれて、前
記したようにニー特性の傾きは小さくなっていくが、垂
直CCDの転送電荷量も小さくなっていくので、ニー特
性の傾きを極力低減することが望まれている。ニー領域
による信号電荷量の増加量は飽和信号量に加算され、そ
の和が垂直CCDで転送されるためである。太陽や電灯
等のような光量が大きい被写体を撮像した場合にも、垂
直CCDで電荷があふれないように設計するためには、
垂直CCDの転送電荷量は飽和電荷量とニー領域による
信号電荷量の増加量の和よりも大きくする必要がある。
逆に垂直CCDの転送電荷量を一定としたときには、ニ
ー領域による信号電荷量の増加量が小さい方が飽和信号
電荷量を大きくすることができ、ダイナミックレンジを
拡大することができる。
素子では、ニー特性の傾きは、P型領域302の不純物
濃度プロファイルと光電変換素子寸法の関数である。し
たがって、ある光電変換素子寸法では、P型領域302
の不純物濃度を低濃度化し、又は厚さを低減するに従
い、ニー特性の傾きを減少することができる。しかし、
P型領域302の不純物濃度を低濃度化し、又は厚さを
低減していくとVODバリアが小さくなり、N型基板3
01から電子がN型領域303に注入されたり(逆注
入)、それを防ぐために基板電圧を上げると飽和信号電
荷量が低下するという不良が発生するようになる。更
に、P型領域302の不純物濃度を低濃度化し、又は厚
さを低減していくとVODバリアが形成されなくなり、
N型領域303に信号電荷を蓄積することができず、光
電変換素子として機能しなくなる。つまり、ニー特性の
傾きを減少するために、P型領域302の不純物濃度を
低濃度化するか、又は厚さを低減しようとしても、それ
には限界があり、したがってニー特性の傾きを減少する
ことは難しいのが実情である。
に、周囲領域よりも不純物濃度が低いか、又は薄いP型
領域を形成することで、逆注入や飽和信号電荷量の低減
等の不良を発生させずに、ニー特性の傾きを減少し、ダ
イナミックレンジを拡大した光電変換素子を提供するこ
とを目的とする。
は、光電変換素子で発生した余剰電荷を半導体基板に掃
き出す縦型オーバーフロードレイン型光電変換素子であ
って、第1導電型半導体基板中に、第2導電型からなる
第1のバリア領域と、第2導電型からなる第2のバリア
領域が設けられ、前記第1のバリア領域および前記第2
のバリア領域上に前記光電変換素子および少なくとも素
子分離領域が形成され、前記第1のバリア領域は前記光
電変換素子の下に形成され、前記第2のバリア領域は前
記第1のバリア領域以外に形成され、前記第1のバリア
領域は前記第2のバリア領域よりも不純物濃度が低い、
及び/又は、前記第1のバリア領域は前記第2のバリア
領域よりも薄いことを特徴とする。
第1のバリア領域および前記第2のバリア領域は、次の
いずれかの適用形態を採る。即ち、前記第1のバリア領
域と前記第2のバリア領域が、平面的に連続して形成さ
れている、第2の適用形態として、前記第1のバリア領
域と前記第2のバリア領域の厚さ方向の中心が一致して
いる、第3の適用形態として、前記光電変換素子は、光
電変換した電荷を蓄積する第1導電型からなる電荷蓄積
領域を含み、前記第1のバリア領域が前記電荷蓄積領域
と平面積が等しい、第4の適用形態として、前記光電変
換素子は、光電変換した電荷を蓄積する第1導電型から
なる電荷蓄積領域を含み、前記第1のバリア領域が前記
電荷蓄積領域よりも平面積が小さい、第5の適用形態と
して、前記第2のバリア領域が、前記第1のバリア領域
よりも1.1〜3倍不純物濃度が高い、第6の適用形態
として、前記第2のバリア領域が、前記第1のバリア領
域よりも1.1〜3倍厚い、というものである。
素子で発生した余剰電荷を半導体基板に掃き出す縦型オ
ーバーフロードレイン型光電変換素子であって、第1導
電型半導体基板中に、前記光電変換素子および少なくと
も素子分離領域が形成され、前記光電変換素子以外の下
に第2導電型からなるバリア領域が形成されたことを特
徴とする。
バリア領域は次の適用形態を採る。即ち、前記光電変換
素子は、光電変換した電荷を蓄積する第1導電型からな
る電荷蓄積領域を含み、前記バリア領域が形成されてい
ない領域が前記電荷蓄積領域と平面積が等しい、第2の
適用形態として、前記光電変換素子は、光電変換した電
荷を蓄積する第1導電型からなる電荷蓄積領域を含み、
前記バリア領域が形成されていない領域が前記電荷蓄積
領域よりも平面積が小さい、第3の適用形態として、前
記バリア領域が形成されていない領域は前記バリア領域
よりも、前記電荷蓄積領域に対する電気的な障壁が小さ
く、前記余剰電荷が前記半導体基板のみに流れる、とい
うものである。
1のバリア領域を第2のバリア領域よりも不純物濃度を
低くし、及び/又は薄く形成することで、VODバリア
への素子分離領域等による影響が大きくなり、光電変換
素子の中央部のVODバリア付近の電位分布が急峻にな
り、ニー特性の傾きが低減する。
ば、単位画素寸法の微細化により、隣接するバリア領域
の間隔が小さくなると、バリア領域が形成されていない
領域は第1の光電変換素子における低濃度、または薄い
第1のバリア領域が存在していると同等になり、光電変
換素子の中央のVODバリアは、素子分離領域の影響が
大きくなり、ニー特性の傾きが低減する。
図面を参照して説明する。なお以下ではすべて蓄積され
る電荷は電子の場合について説明する。 (第1の実施の形態)図1は本発明のニー特性の傾きを
低減させた固体撮像素子、ここではCCDイメージセン
サの単位画素に相当する第1の実施の形態の断面図であ
る。なお、図1は、図11(b)と同じ断面図である
が、カバー膜やマイクロレンズ等は図示していない。同
図において、N型シリコン基板101内にP型領域10
2,122が埋め込み状態に形成されている。ここで、
前記P型領域122は、本発明にかかる光電変換素子2
01の直下領域にのみ形成されており、その周囲の領域
に前記P型領域102が形成されている。前記光電変換
素子201は、前記P型領域102,122より基板表
面側に、光電変換された信号電荷を蓄積するN型領域1
03が形成され、前記N型領域103の上部、すなわち
前記N型シリコン基板101の表面にはP+ 領域104
が形成され、酸化膜等の絶縁膜との間の界面準位を介し
た暗電流の発生を抑制している。また、前記P型領域1
22は、図11(a)に相当する平面に投影した平面積
が前記N型領域103よりも小さく、同図ではP型領域
122の幅w1がN型領域の幅W1より小さくなってい
る。また、P型領域122は、それ以外のP型領域10
2よりも不純物濃度が低く形成されている。また、前記
N型領域103の表面の前記P+ 領域104は、前記N
型領域103の周囲に形成されているP+ チャネルスト
ッパ105と接続され、そのフェルミレベルはグラウン
ド電位に固定されている。
D202の間に、P型からなるトランスファーゲート領
域106(202)が形成されている。一方、前記垂直
CCD202は、前記N型シリコン基板101の表面側
の領域に形成されたP型領域107上に形成されたN型
領域108からなる電荷転送領域と、その上部にゲート
絶縁膜109を介して形成されたゲート電極110によ
り構成される。前記P型領域107は前記P+ チャネル
ストッパ105と電気的に接続されており、そのフェル
ミレベルはグラウンド電位に固定されている。なお、全
面に層間絶縁膜112が形成されるとともに、光電変換
素子のみに光が入射する様に、光電変換素子の上部のみ
を開口した遮光膜111が前記層間絶縁膜112上に形
成される。
で生成された信号電荷はN型領域103に蓄積され、所
望のタイミングでゲート電極110に高い電圧を印可す
ることでトランスファーゲート領域106をオン状態と
し、信号電荷を垂直CCD202に読み出す。この時N
型領域103は空乏化し、その電位よりもトランスファ
ーゲート領域106のオン状態の電位および読み出され
る先のN型領域108の電位が高くなるように、電圧が
設定される。その後トランスファーゲート領域106を
オフ状態として、垂直CCD202で信号電荷が転送さ
れる。
する方法について説明する。まず、1014/cm3 台の
リン濃度を持つN型シリコン基板101の表面に20〜
60nm厚の熱酸化膜を形成し、P型領域122に対応
する領域に0.5〜3MeV, 0.5〜5×1011/c
m2 のボロンをイオン注入する。次に、フォトリソグラ
フイ技術によりP型領域102に対応する領域にフォト
レジストを開口し、P型領域122と同じエネルギー、
1.1〜3倍のドーズ量のボロンをイオン注入し、90
0〜980℃、30分から2時間の熱処理によりP型領
域102およびP型領域122を形成する。但し、フォ
トレジストの開口は、熱処理によるボロンの広がりを考
慮して決定する。次に、リソグラフィー技術とイオン注
入技術をそれぞれ用い、20〜40KeV,1〜5×1
013/cm2 のボロンのイオン注入によりP+ チャネル
ストッパ105を、200〜500KeV,1〜5×1
012/cm2 のリンのイオン注入によりN型領域103
を、20〜60KeV,1012/cm2 台のボロンのイ
オン注入により表面に浅いP+ 領域104を、70〜1
50KeV、1〜5×1012/cm2 のリンのイオン注
入によりN型領域108を、200〜400KeV、1
〜5×1012/cm2 のボロンのイオン注入によりP型
領域107を、40〜100KeV、0.5〜3×10
12/cm2 のボロンのイオン注入によりトランスファー
ゲート領域106を形成し、900〜980℃、30分
〜1時間で窒素雰囲気で熱処理することでイオン注入し
たドーパントを活性化させる。次に、熱酸化膜をフッ酸
でウエットエッチングした後、ゲート絶縁膜109、こ
こでは、ウェット酸化で50〜100nm厚のゲート酸
化膜を形成し、その上にリソグラフィとエッチングでド
ーパントが混入したポリシリコンゲート電極110を形
成する。さらに層間絶縁膜112を形成し、光電変換素
子に開口した遮光膜111をリソグラフィとエッチング
で形成して、図1に示した固体撮像素子の光電変換素子
201が完成する。
03および垂直CCD202のN型領域108が空乏化
した時の電位分布の概略を、図1の断面に対応して示
す。同図はトランスファーゲート領域106がオフの状
態を示している。また、図2のA3−A3線に沿った電
位分布の概略を図3に示す。ここで、前記P型領域10
2,122は、従来例のものとVODバリア電位が等し
くなるように、それぞれの不純物濃度を調整している。
これにより、本実施の形態の構成では、光電変換素子2
01の中央部を含む領域に、周囲のP型領域102より
も不純物濃度が低いP型領域122が形成されているた
め、電位が極大となっているVODバリア付近の電位の
曲がりが急峻となっている。
図2のA4−A4線に沿った電位分布の概略を、P型領
域122の不純物濃度をパラメータとして示したもので
ある。N型シリコン基板101に同じ基板電圧を印加し
ても、P型領域122の不純物濃度が小さい方S2が不
純物濃度が大きい方S1よりもVODバリアの電位が高
くなっている。P+ チャネルストッパ105やP型領域
107の影響が無いと仮定した場合には、P型領域10
2を通るA2−A2線に沿った断面でのVODバリア電
位Vb2の方が、P型領域122を通るA1−A1線に
沿った断面でのVODバリア電位Vb1よりも低くな
る。従来例で説明したように、実際にはP+ チャネルス
トッパ105やP型領域107の影響を受けるため更に
Vb2は低下する。これにより、A4−A4線に沿って
VODバリア付近の電位の曲がりは急峻となる。このこ
とは、光電変換素子201の中央のVODバリア電位V
b1へのP+ チャネルストッパ105やP型領域107
の影響が増大することを意味し、ニー特性の傾きが減少
する。実験の結果、P型領域102の不純物濃度を、P
型領域122の不純物濃度の1.1〜3倍と高濃度にし
た場合にニー特性の傾きを効果的に低減できることが分
かった。これ以上不純物濃度差をつけると、基板電圧に
よってVODバリアが変化し難くなり基板引抜き電圧の
急激な上昇を招くことになるが、前記不純物濃度の範囲
では、若干基板引抜き電圧が上昇するものの許容できる
範囲であり、ニー特性の傾きの低減効果の方がメリット
が大きかった。
図5に示す。図1に示した第1の実施の形態と同じ構造
は同じ符号で表わし、詳細な説明は省略する。光電変換
素子201の中央部の直下に形成されるP型領域142
は、第1の実施の形態のP型領域122と同様であり、
その周囲において前記P型領域102に連続して形成さ
れているが、ここでは前記P型領域142の平面面積は
N型領域103と等しくなっている。なお、図5に示し
たCCDイメージセンサを製造する方法は、P型領域1
42の大きさが図1に示した第1の実施の形態のP型領
域122と異なるだけで、他の形成条件は第1の実施の
形態と同様であるのでその説明を省略する。
03および垂直CCD202のN型領域108が空乏化
した時の、図5のB1−B1線、B2−B2線に沿った
それぞれの電位分布の概略を、S11およびS21,S
22で示す。B2−B2線に沿った電位分布に関して
は、P型領域102の不純物濃度をパラメータとして示
している。P型領域102の不純物濃度が高い方S21
の電位の曲線が電位の低い方向に変化する。つまり、B
1−B1線に沿ったVODバリアが形成される深さ付近
のP型領域142の電位は、P型領域102の不純物濃
度が高い方S21が不純物濃度が低い方S22よりも低
くなる。本実施の形態では、P型領域102はP型領域
142よりも不純物濃度が大きく、P型領域102とP
型領域142全体を低不純物濃度にするよりも、P型領
域102を介したP+ チャネルストッパ105とP型領
域107のVODバリアへの影響を大きくすることがで
きる。従って、基板電圧に対するVODバリア電位の変
化の割合は大きくなり、ニー特性の傾きが減少する。
図7に示す。図1に示した第1の実施例と同じ構造は同
じ符号で表わしており、詳細な説明は省略する。光電変
換素子201の直下のP型領域132は第1の実施の形
態と同様であり、その周囲において前記P型領域102
に連続して形成されているが、ここで、前記P型領域1
32の厚さはP型領域102よりも薄くなっている。但
し、P型領域132とP型領域102の厚さ方向の中心
は一致している。光電変換素子201の中央に形成され
るP型領域132は、図11(a)に相当する平面に投
影した平面積がN型領域103よりも小さく、同図では
P型領域132の幅w2がN型領域103の幅W2より
小さくなっている。
は、まず、1014/cm3 台のリン濃度を持つN型シリ
コン基板101の表面に20〜60nm厚の熱酸化膜を
形成し、フォトリソグラフィ技術によりP型領域102
に対応する領域にフォトレジストを開口し、0.5〜3
MeV,0.5〜5×1011/cm2 のボロンをイオン
注入する。但し、フォトレジストの開口は、以降の熱処
理によるボロンの広がりを考慮して決定する。その後、
900〜1200℃、30分〜2時間の熱処理により、
ボロンを拡散させてP型領域102を形成する。次に、
フォトリソグラフィ技術によりP型領域132に対応す
る領域に、P型領域102と同じエネルギー、0.25
〜0.8倍のドーズ量のボロンをイオン注入し、900
〜980℃、30分〜2時間の熱処理によりP型領域1
32を形成する。P型領域132を形成する際に、単位
画素全面にボロンをイオン注入してもよい。P型領域1
02にイオン注入したボロンの方が、P型領域132よ
りも熱処理が多いため広く拡散し、P型領域102はP
型領域132よりも厚くなる。上記以外のP+ チャネル
ストッパ105、N型領域103、P+ 型領域104、
N型領域108、P型領域107、トランスファーゲー
ト領域106、遮光膜111等は、第1の実施の形態と
同様であるので説明を省略する。
布の概略を、P型領域132の不純物濃度を一定として
その厚さをパラメータとした場合を示したものである。
但し、P型領域の厚さ方向の中心は一致させて膜厚を変
化させている。N型基板に同じ基板電圧を印加しても、
P型領域132が薄い方S32が厚い方S31よりもV
ODバリアの電位が高くなる。そのため、P+ チャネル
ストッパ105やP型領域107の影響が無いと仮定し
た場合には、P型領域102を通るC2−C2線に沿っ
た断面でのVODバリア電位の方が、P型領域132を
通るC1−C1線に沿った断面でのVODバリア電位よ
りも低くなる。さらに、P+ チャネルストッパ105お
よびP型領域107の影響を受けるため、さらに低下す
る。従って、第1の実施の形態で説明したのと同じ理由
で、電位が極大となっているVODバリア付近の電位の
曲がりが急峻となっている。第1の実施の形態と同様
に、光電変換素子201の中央部のVODバリアへのP
+ チャネルストッパ105やP型領域107の影響が増
大することを意味し、ニー特性の傾きが減少する。実験
の結果、P型領域102の厚さを、P型領域132の厚
さの1.1〜3倍厚くした場合にニー特性の傾きを効果
的に低減できることが分かった。これ以上厚さの差をつ
けると、基板電圧によってVODバリアが変化し難くな
り基板引抜き電圧の急激な上昇を招くが、前記P型領域
の厚さの差の範囲では、若干基板引抜き電圧が上昇する
ものの許容できる範囲であり、ニー特性の傾きの低減効
果の方がメリットが大きかった。
域102の厚さ方向の中心を一致させている。VODバ
リアはほぼP型領域の厚さの中央に形成されるので、P
型領域の厚さの中心を一定として厚さを変化させた場合
には、図8に示すようにVODバリアの深さはほぼ一致
する。本発明の本質は、P型領域に形成されるVODバ
リアの電位がP+ チャネルストッパ105及びP型領域
107の影響をより強く受けるようにすることであり、
そのためにVODバリアの周囲に電位の低い領域を形成
している。従って、P型領域132とP型領域102の
厚さ方向の中心を一致させることで、その効果を最大限
にすることができる。また、P+ 領域132とP型領域
102の厚さ方向の中心を一致させた方が、ニー特性へ
のイオン注入や表面酸化膜の膜厚のばらつきなどプロセ
スのばらつきの影響を小さくできる。
リアへのP+ チャネルストッパ105やP型領域107
の影響の程度は、P型領域102に対するP型領域13
2の不純物濃度と厚さの割合で決まる。従って、VOD
バリアへのP+ チャネルストッパ105やP型領域10
7の影響を小さくできるように、第3の実施の形態の製
造方法での、P型領域132と102へのボロンイオン
注入のドーズ量および熱処理温度、時間を制御する。す
なわち、この第3の実施の形態では、P型領域132と
P型領域102の不純物のドーズ量と熱処理温度、時間
の関係によっては、P型領域132の不純物濃度はP型
領域102よりも低濃度であると考えられるが、P型領
域132の不純物濃度をP型領域102と同程度以上の
濃度に形成した場合においても、P型領域132の厚さ
をP型領域102よりも薄く形成することにより、前記
したニー特性の傾きを低減することが可能である。
に類似する形として、垂直CCD領域にボロンを200
KeV以下のエネルギでイオン注入した後、1200
℃、5〜10時間熱処理することでボロン領域を広げて
光電変換素子でそのボロン領域を結合した構造が以前採
用されていた。このように形成されたボロン領域は基板
表面まで達しており、P型ウェルとなっている。光電変
換素子の中央部直下のP型ウェルの深さは、垂直CCD
の領域直下のP型ウェルの深さよりも浅く、図7と類似
した構造となっている。しかしこの構造には、P型ウェ
ルをボロンの熱拡散で形成しているため、VODバリア
を深く形成するにはボロンの拡散距離を長くする必要が
あり、微細化できないという問題がある。従来、この方
法で作成された光電変換素子のVODバリア深さは基板
表面から1μm程度以下と、本発明の実施例によるVO
Dバリア深さ(500KeVで約1μm、3MeVで約
4μm)より浅く、感度が低かった。また、VODバリ
アを形成する領域は、P型ウェルの深さから光電変換素
子のN型領域の深さまでの間であるが、N型領域も熱拡
散で形成しているためこの距離が長く、ニー特性の傾き
も大きかった。本発明では、P型領域を高いエネルギの
イオン注入で形成しているので従来よりも感度は高く、
熱拡散を用いていないので光電変換素子が微細化しても
適用できる。またVODバリアを構成するP型領域も薄
く設計できるので、ニー特性の傾きも従来より小さくで
きる。
図9に示す。図1に示した第1の実施の形態と同じ構造
は同じ符号で表わし、詳細な説明は省略する。この第4
の実施の形態では、光電変換素子201のN型領域10
3の中央部の直下にはP型領域が形成されず、それ以外
にP型領域162が形成されている。P型領域162が
形成されていない領域の図11(a)に相当する平面に
投影した平面積はN型領域より小さくなっている。図1
0に示したCCDイメージセンサを製造する方法は、リ
ソグラフィ技術とイオン注入技術等によりP型領域16
2を形成する等、第1の実施の形態と同様であるのでそ
の説明を省略する。
下の場合、そのP型が形成されていない光電変換素子2
01の直下の領域の電位はP型領域162の電位の影響
を受け、そこに不純物濃度が低いP型領域があるのと同
等にすることができる。この状態はちょうど図4の低不
純物濃度のP型領域122の場合に相当する。P+ チャ
ネルストッパ105やP型領域107の影響が無いと仮
定した場合には、P型領域162を通るD2−D2線に
沿った断面でのVODバリア電位の方が、光電変換素子
中央を通るD1−D1線に沿った断面でのVODバリア
電位よりも低くなる。従って、第1の実施の形態で説明
したのと同じ理由で、電位が極大となっているVODバ
リア付近の電位の曲がりが急峻となっている。第1の実
施の形態と同様に、光電変換素子201の中央部のVO
DバリアへのP+ チャネルストッパ105やP型領域1
07の影響が増大することを意味し、ニー特性の傾きが
減少する。
62が形成されていない領域をN型領域103よりも小
さい平面面積に形成したが、等しくしてもよい。現在多
画素化と小型化のため単位画素寸法が微細化されてお
り、光電変換素子の寸法は5μm程度以下となってい
る。従って、光電変換素子全体に渡ってP型領域162
が形成されていなくても、上述したのと同じ効果が得ら
れる。
断面を用いたが、それと直交する方向においても同様で
ある。その理由は次に述べる本発明がMOSイメージセ
ンサに適用できる理由と同様である。また、以上の説明
は、本発明を光電変換素子と垂直CCDが形成されたC
CDイメージセンサに適用した場合を示しているが、垂
直CCDの代りに読み出し配線が形成されたMOSイメ
ージセンサや単体の光電変換素子にも同様に適用でき
る。なぜなら、本発明の本質はVODバリアが周辺のP
+ チャネルストッパ等の電位から受ける影響を増大する
ことが目的だからである。また、埋め込み型の光電変換
素子に適用した場合を示しているが、N型領域上にP+
領域が形成されていない光電変換素子にも同様に適用で
きる。また、転送される電荷が電子の場合について説明
したが、電荷が正孔の場合にも、N型とP型の不純物を
入れ替え、印加する電圧の向きを逆にすれば、同様に説
明できる。
変換素子によれば、光電変換素子の直下に設けられる第
1のバリア領域を第2のバリア領域よりも不純物濃度を
低くし、及び/又は、薄く形成することで、VODバリ
アへの素子分離領域等による影響が大きくなり、光電変
換素子の中央部のVODバリア付近の電位分布が急峻に
なり、ニー特性の傾きが低減する。また、光電変換素子
の直下にバリア領域を形成しないことで、バリア領域が
形成されていない領域は低濃度、または薄いバリア領域
が存在していると同等になり、光電変換素子の中央のV
ODバリアは、素子分離領域の影響が大きくなり、ニー
特性の傾きが低減する。これにより、本発明の光電変換
素子をCCDイメージセンサ等の固体撮像素子に適用し
たときには、ニー特性の傾きを減少し、ダイナミックレ
ンジを拡大することが可能になる。
位画素の概略断面図である。
を、従来例と比較して示した図である。
を、P型領域122の不純物濃度をパラメータとして示
したものである。
面図である。
を、P型領域102の不純物濃度をパラメータとした場
合を示したものである。
面図である。
を、P型領域132の不純物濃度を一定としてその厚さ
をパラメータとした場合を示したものである。
面図である。
平面図、および(b)X1−X1線断面の概略図であ
る。
である。
に沿った電位分布の概略図である。
略図である。
素子における、光量に対する信号電荷量の関係を両対数
目盛りで示した図である。
Claims (9)
- 【請求項1】 光電変換素子で発生した余剰電荷を半導
体基板に掃き出す縦型オーバーフロードレイン型光電変
換素子であって、第1導電型半導体基板中に、第2導電
型からなる第1のバリア領域と、第2導電型からなる第
2のバリア領域が埋設状態に設けられ、前記第1のバリ
ア領域および前記第2のバリア領域上に前記光電変換素
子および少なくとも素子分離領域が形成され、前記第1
のバリア領域は前記光電変換素子の下に形成され、前記
第2のバリア領域は前記第1のバリア領域以外に形成さ
れ、前記第1のバリア領域が前記第2のバリア領域より
も不純物濃度が低い、及び/又は前記第1のバリア領域
が前記第2のバリア領域よりも薄いことを特徴とする光
電変換素子。 - 【請求項2】 前記第1のバリア領域と前記第2のバリ
ア領域が、厚さ方向の中心が一致して形成されているこ
とを特徴とする請求項1記載の光電変換素子。 - 【請求項3】 前記第1のバリア領域と前記第2のバリ
ア領域が、平面的に連続して形成されていることを特徴
とする請求項1または2記載の光電変換素子。 - 【請求項4】 前記光電変換素子は、光電変換した電荷
を蓄積する第1導電型からなる電荷蓄積領域を含み、前
記第1のバリア領域が前記電荷蓄積領域と平面積が等し
く、あるいは前記電荷蓄積領域よりも平面積が小さいこ
とを特徴とする請求項1ないし3のいずれか記載の光電
変換素子。 - 【請求項5】 前記第2のバリア領域が、前記第1のバ
リア領域よりも1.1〜3倍不純物濃度が高いことを特
徴とする請求項1ないし4のいずれか記載の光電変換素
子。 - 【請求項6】 前記第2のバリア領域が、前記第1のバ
リア領域よりも1.1〜3倍厚いことを特徴とする請求
項1ないし5のいずれか記載の光電変換素子。 - 【請求項7】 光電変換素子で発生した余剰電荷を半導
体基板に掃き出す縦型オーバーフロードレイン型光電変
換素子であって、第1導電型半導体基板中に、前記光電
変換素子および少なくとも素子分離領域が形成され、前
記光電変換素子以外の下に第2導電型からなるバリア領
域が形成されたことを特徴とする光電変換素子。 - 【請求項8】 前記光電変換素子は、光電変換した電荷
を蓄積する第1導電型からなる電荷蓄積領域を含み、前
記バリア領域が形成されていない領域が前記電荷蓄積領
域と平面積が等しく、あるいは前記電荷蓄積領域よりも
平面積が小さいことを特徴とする請求項7記載の光電変
換素子。 - 【請求項9】 前記光電変換素子は、光電変換した電荷
を蓄積する第1導電型からなる電荷蓄積領域を含み、前
記素子分離領域および前記バリア領域からの電位の影響
により、前記バリア領域が形成されていない領域は前記
バリア領域よりも、前記電荷蓄積領域に対する電気的な
障壁が小さく、前記余剰電荷が前記半導体基板のみに流
れる請求項7または8記載の光電変換素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000131548A JP3603745B2 (ja) | 2000-04-26 | 2000-04-26 | 光電変換素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000131548A JP3603745B2 (ja) | 2000-04-26 | 2000-04-26 | 光電変換素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308311A true JP2001308311A (ja) | 2001-11-02 |
JP3603745B2 JP3603745B2 (ja) | 2004-12-22 |
Family
ID=18640425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000131548A Expired - Fee Related JP3603745B2 (ja) | 2000-04-26 | 2000-04-26 | 光電変換素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3603745B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207891A (ja) * | 2006-01-31 | 2007-08-16 | Sony Corp | 固体撮像装置、及び固体撮像装置の製造方法 |
-
2000
- 2000-04-26 JP JP2000131548A patent/JP3603745B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207891A (ja) * | 2006-01-31 | 2007-08-16 | Sony Corp | 固体撮像装置、及び固体撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3603745B2 (ja) | 2004-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI225304B (en) | Solid-state image sensing device and camera system using the same | |
JP3530159B2 (ja) | 固体撮像装置およびその製造方法 | |
US7705373B2 (en) | Solid state image pickup device and manufacturing method therefor | |
US20170373104A1 (en) | Solid-state imaging device and method for fabricating same | |
US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
US7825444B2 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
US20080318358A1 (en) | Image sensor pixel having photodiode with indium pinning layer | |
JP2005093866A (ja) | 固体撮像素子の製造方法 | |
US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
JP2013042178A (ja) | イメージセンサ及びその製造方法 | |
KR100780545B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
JP5274118B2 (ja) | 固体撮像装置 | |
JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
JP3603744B2 (ja) | 光電変換素子 | |
JP3603745B2 (ja) | 光電変換素子 | |
JP4185807B2 (ja) | Mos型固体撮像装置の製造方法 | |
JP2005039219A (ja) | 固体撮像装置 | |
JP2012124515A (ja) | 固体撮像装置およびその製造方法 | |
JPS60258958A (ja) | 電荷移送型固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |