JP2001308177A - Flattening method of semiconductor substrate - Google Patents
Flattening method of semiconductor substrateInfo
- Publication number
- JP2001308177A JP2001308177A JP2000122393A JP2000122393A JP2001308177A JP 2001308177 A JP2001308177 A JP 2001308177A JP 2000122393 A JP2000122393 A JP 2000122393A JP 2000122393 A JP2000122393 A JP 2000122393A JP 2001308177 A JP2001308177 A JP 2001308177A
- Authority
- JP
- Japan
- Prior art keywords
- film
- flattening
- semiconductor substrate
- underlayer
- adhesive sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体基板の段差
を平坦化する方法、とくに半導体基板上に段差のある下
地層を有し、この段差を平坦化する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for flattening a step on a semiconductor substrate, and more particularly to a method for flattening a step having an underlayer having a step on a semiconductor substrate.
【０００２】[0002]
【従来の技術】半導体の製造工程では、半導体基板（シ
リコンウエハ）上に酸化膜層やメタル層などの下地層を
設け、レジストパタ―ンであるレジスト膜をマスクとし
てエツチング処理し、回路素子や配線を形成する。近
年、半導体デバイスの高集積化、高機能化に伴い、金属
配線数が増え、基板内での段差が拡大する一方、デユア
ルダマシン配線工程にみられようにエツチング処理した
下地層に再度レジストパタ―ンを形成する手法が用いら
れるようになつてきた。2. Description of the Related Art In a semiconductor manufacturing process, an underlayer such as an oxide film layer or a metal layer is provided on a semiconductor substrate (silicon wafer), and an etching process is performed using a resist film, which is a resist pattern, as a mask. To form In recent years, the number of metal wirings has increased with the increase in the degree of integration and functionality of semiconductor devices, and the steps in the substrate have increased. Have been used.
【０００３】レジストパタ―ンは、酸化膜層やメタル層
などの下地層上に直接レジスト材を塗布し、パタ―ニン
グして形成するため、上記のように下地層に段差がある
と、レジスト膜に厚みむらが発生し、良好なパタ―ン形
成とエツチングを行えない。そこで、下地層上に上記段
差を平坦化するための膜、つまり平坦化膜を形成し、こ
れをＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
Ｌ Ｐｏｌｉｓｈｉｎｇ）やエツチバツク法により加工
して、上記段差を平坦化し、その後にレジスト材を塗布
し、パタ―ニングする試みがなされている。A resist pattern is formed by applying a resist material directly on an underlying layer such as an oxide film layer or a metal layer and patterning the resist material. Uneven thickness occurs, and good pattern formation and etching cannot be performed. Therefore, a film for flattening the step, that is, a flattening film is formed on the underlayer, and this film is formed by a CMP (Chemical Mechanical) method.
Attempts have been made to flatten the steps by processing by L polishing or etching back, then apply a resist material and pattern.
【０００４】[0004]
【発明が解決しようとする課題】しかるに、上記のＣＭ
Ｐ法では、基板への研磨かすによる汚染の問題があり、
また生産性が低く高価であり、さらに平坦化膜が有機系
膜では適用できないなどの問題もある。また、エツチバ
ツク法では、平坦化膜エツチング時の反応堆積物による
汚染の問題がやはりあり、またエツチングの程度が膜面
で不均一となり、下地層の平坦化を均一に行えないなど
の問題がある。However, the above CM
In the P method, there is a problem of contamination due to polishing residue on the substrate.
There are also problems such as low productivity and high cost, and furthermore, a flattening film cannot be applied to an organic film. In addition, in the etching method, there is still a problem of contamination due to reaction deposits at the time of etching of the flattening film, and there is a problem that the degree of etching becomes nonuniform on the film surface, making it impossible to evenly flatten the underlying layer. .
【０００５】本発明は、このような事情に照らして、半
導体基板の段差、とくに半導体基板上に形成された下地
層の段差を、半導体基板を汚染させることなく、容易に
かつ均一に平坦化する方法を提供することを目的として
いる。According to the present invention, in view of such circumstances, a step of a semiconductor substrate, particularly a step of an underlayer formed on the semiconductor substrate, is easily and uniformly planarized without contaminating the semiconductor substrate. It is intended to provide a way.
【０００６】[0006]
【課題を解決するための手段】本発明者らは、上記の目
的に対して、鋭意検討した結果、半導体基板上の段差の
ある下地層上に平坦化膜を形成したのち、この平坦化膜
上に粘着シ―ト類を貼り付け、これを剥離操作すると、
上記段差に充填された膜部分は基板上に残り、下地層上
の余剰の膜部分は粘着シ―ト類と一体に剥離除去される
ことにより、上記膜が均一に平坦化加工され、これによ
り基板を汚染させることなく上記段差を容易にかつ均一
に平坦化できること、またこの方法は上記の平坦化膜が
有機系塗布膜である場合にとくに効果があることがわか
つた。本発明は、このような知見をもとに、さらに検討
を続けた結果、見い出されたものである。Means for Solving the Problems The inventors of the present invention have conducted intensive studies on the above object, and as a result, after forming a flattening film on a stepped underlayer on a semiconductor substrate, the flattening film has been formed. Paste the adhesive sheet on the top and peel it off,
The film portion filled in the step remains on the substrate, and the excess film portion on the underlayer is peeled off and removed integrally with the adhesive sheet, so that the film is uniformly flattened. It has been found that the step can be easily and uniformly flattened without contaminating the substrate, and that this method is particularly effective when the flattening film is an organic coating film. The present invention has been found as a result of further study based on such findings.
【０００７】すなわち、本発明は、半導体基板の段差を
粘着シ―ト類を使用して平坦化することを特徴とする半
導体基板の平坦化方法、とくに半導体基板上に段差のあ
る下地層を有し、この段差を平坦化する上記平坦化方
法、上記の下地層が酸化膜層またはメタル層からなる上
記平坦化方法、上記の下地層上にその段差を平坦化する
ための膜を設け、この膜上に粘着シ―ト類を貼り付け、
これを剥離操作することにより、上記膜を平坦化加工す
る上記平坦化方法、上記の下地層の段差を平坦化するた
めの膜が有機系塗布膜である上記平坦化方法、上記の粘
着シ―ト類が紫外線硬化型の粘着シ―ト類である上記平
坦化方法に係るものである。That is, the present invention provides a method for flattening a semiconductor substrate, which comprises flattening a step on a semiconductor substrate by using an adhesive sheet, and in particular, has an underlayer having a step on the semiconductor substrate. A step of flattening the step; a step of flattening the underlayer comprising an oxide film layer or a metal layer; and forming a film on the underlayer to flatten the step. Paste adhesive sheets on the film,
By performing a peeling operation, the flattening method of flattening the film, the flattening method in which the film for flattening the step of the underlayer is an organic coating film, and the adhesive sheet are used. The present invention relates to the above-mentioned flattening method, wherein the sheets are UV-curable adhesive sheets.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態とし
て、半導体基板上に段差のある下地層を有し、この段差
を平坦化する方法について、図１〜５を参考にして、説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, as an embodiment of the present invention, a method of flattening a step having an underlayer having a step on a semiconductor substrate will be described with reference to FIGS. .
【０００９】図１において、半導体基板１上に常法によ
り酸化膜層やメタル層などからなる下地層２が設けら
れ、この上に常法によりレジストパタ―ンが形成され
て、このパタ―ンをマスクとして下地層２をエツチング
処理することにより、回路素子や配線が形成される。こ
の処理工程により、半導体基板１上に上記エツチング処
理された部分が段差１０となる下地層２が設けられる。In FIG. 1, an underlayer 2 made of an oxide film layer or a metal layer is provided on a semiconductor substrate 1 by a conventional method, and a resist pattern is formed thereon by a conventional method. By etching the base layer 2 as a mask, circuit elements and wirings are formed. By this processing step, the base layer 2 is provided on the semiconductor substrate 1 so that the portion subjected to the etching processing becomes a step 10.
【００１０】つぎに、図２において、上記の段差１０を
平坦化するため、下地層２上の全面に有機系塗布膜から
なる平坦化膜３を形成する。この平坦化膜３は、有機系
塗布液を塗布、乾燥して、その塗布膜を段差１０に充填
させ、この充填部分３ａにて上記段差を平坦化しようと
するものである。しかし、上記の塗布、乾燥時には、必
然的に余剰の塗布液が下地層２上で不均一に膜形成され
て、表面平滑性に劣る余剰部分３ｂが形成されるため、
この平坦化膜３の形成だけでは、段差１０を平坦化する
ことはできない。なお、上記の有機系塗布液には、パタ
―ン形成に用いられる一般的なレジスト材のほか、アク
リル系樹脂、塩化ビニル系樹脂、ポリエステル系樹脂な
どの各種の合成樹脂、その他、天然ゴム、合成ゴムなど
を適宜の有機溶剤に溶解させてなる塗布液が用いられ
る。Next, in FIG. 2, a flattening film 3 made of an organic coating film is formed on the entire surface of the underlayer 2 in order to flatten the step 10. The flattening film 3 is formed by applying and drying an organic coating solution, filling the coating film in the step 10, and flattening the step at the filling portion 3a. However, at the time of the above-mentioned coating and drying, an excessive coating liquid is inevitably formed on the underlayer 2 unevenly, and an excessive portion 3b having poor surface smoothness is formed.
The step 10 cannot be flattened only by forming the flattening film 3. In addition, in addition to the general resist material used for pattern formation, various synthetic resins such as acrylic resins, vinyl chloride resins, and polyester resins, and natural rubber, A coating solution obtained by dissolving synthetic rubber or the like in an appropriate organic solvent is used.
【００１１】本発明においては、上記の平坦化膜３上
に、図３に示すように、粘着シ―ト類４を貼り付ける。
その際、必要により加熱加圧して、粘着シ―ト類４の粘
着剤層を平坦化膜３に十分に密着させるようにするのが
好ましい。粘着シ―ト類４は、図５に示すように、フイ
ルム基板４１上に厚さが通常２０〜１５０μｍの粘着剤
層４２を設けて、シ―ト状やテ―プ状などの形態とした
ものである。In the present invention, an adhesive sheet 4 is attached on the flattening film 3 as shown in FIG.
At this time, it is preferable that the pressure-sensitive adhesive layer of the pressure-sensitive adhesive sheet 4 is sufficiently adhered to the flattening film 3 by heating and pressing as necessary. As shown in FIG. 5, the pressure-sensitive adhesive sheets 4 are provided with a pressure-sensitive adhesive layer 42 having a thickness of usually 20 to 150 μm on a film substrate 41, and are formed in a sheet shape or a tape shape. Things.
【００１２】上記のフイルム基材４１としては、ポリエ
ステル、ポリカ―ボネ―ト、ポリエチレン、ポリプロピ
レン、エチレン−プロピレン共重合体、エチレン−酢酸
ビニル共重合体、エチレン−エチルアクリレ―ト共重合
体などのブラスチツクからなる、厚さが通常１０〜１０
０μｍのプラスチツクフイルムが用いられる。また、粘
着剤層４２としては、非硬化型のものを用いてもよい
が、好ましくは熱または紫外線などの活性エネルギ―に
よつて硬化する硬化型のものを用いるのがよく、その中
でも、紫外線硬化型のものがとくに好ましく用いられ
る。The film base material 41 is made of a plastic such as polyester, polycarbonate, polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer, ethylene-ethyl acrylate copolymer and the like. Consisting of, usually 10 to 10
A plastic film of 0 μm is used. The pressure-sensitive adhesive layer 42 may be a non-curable type, but is preferably a curable type which is cured by active energy such as heat or ultraviolet rays. Curable ones are particularly preferably used.
【００１３】紫外線硬化型の粘着剤としては、アクリル
系ポリマ―を粘着性ポリマ―とし、これに分子内に重合
性炭素−炭素二重結合を１個以上有する分子量が通常１
万以下の不揮発性低分子量体（以下、硬化性化合物とい
う）および光重合開始剤を配合し、また必要により架橋
剤としてポリイソシアネ―ト、ポリエポキシ、各種金属
塩、キレ―ト化合物などの多官能性化合物や、微粉シリ
カなどの充填剤、粘着付与樹脂、着色剤、老化防止剤、
重合禁止剤などの各種添加剤を配合してなるものが、好
ましく用いられる。粘着力としては、半導体基板に対す
る１８０度剥離接着力として、紫外線硬化後で１５０ｇ
／１０mm幅未満（通常１０〜１００ｇ／１０mm幅）であ
るのが望ましい。As the UV-curable pressure-sensitive adhesive, an acrylic polymer is used as a pressure-sensitive adhesive, which has at least one polymerizable carbon-carbon double bond in the molecule and usually has a molecular weight of 1%.
Up to 10,000 non-volatile low molecular weight compounds (hereinafter referred to as curable compounds) and a photopolymerization initiator, and if necessary, as a crosslinking agent, polyfunctional such as polyisocyanate, polyepoxy, various metal salts, and chelate compounds. Compounds, fillers such as finely divided silica, tackifying resins, coloring agents, antioxidants,
What mix | blends various additives, such as a polymerization inhibitor, is preferably used. As the adhesive strength, as a 180-degree peel adhesive strength to a semiconductor substrate, 150 g after ultraviolet curing.
It is preferably less than / 10 mm width (usually 10 to 100 g / 10 mm width).
【００１４】アクリル系ポリマ―は、（メタ）アクリル
酸エルキルエステルの単独または共重合体のほか、上記
モノマ―とカルボキシル基または水酸基含有モノマ―や
その他の改質要モノマ―との共重合体などからなる、重
量平均分子量が通常３０万〜２００万のものが好まし
い。硬化性化合物としては、たとえば、ポリエチレング
リコ―ルジ（メタ）アクリレ―ト、トリメチロ―ルプロ
パントリ（メタ）アクリレ―ト、テトラメチロ―ルメタ
ントリ（メタ）アクリレ―ト、オリゴエステル（メタ）
アクリレ―ト、ウレタン（メタ）アクリレ―ト系オリゴ
マ―などが用いられる。光重合開始剤としては、たとえ
ば、ベンゾイン、ベンゾインエチルエ―テル、イソプロ
ピルベンゾインエ―テル、ベンゾフエノン、ミヒラ―ズ
ケトン、クロロチオキサントン、ドデシルチオキサント
ン、ジメチルチオキサントン、アセトフエノンジエチル
ケタ―ル、ベンジルジメチルケタ―ル、α−ヒドロキシ
シクロヘキシルフエニルケトンなどが用いられる。The acrylic polymer may be a homopolymer or a copolymer of an alkyl (meth) acrylate, or a copolymer of the above monomer with a monomer containing a carboxyl group or a hydroxyl group or other monomers requiring modification. A compound having a weight average molecular weight of usually 300,000 to 2,000,000 is preferred. Examples of the curable compound include polyethylene glycol di (meth) acrylate, trimethylolpropanetri (meth) acrylate, tetramethylolmethanetri (meth) acrylate, and oligoester (meth) acrylate.
Acrylate and urethane (meth) acrylate oligomers are used. Examples of the photopolymerization initiator include, for example, benzoin, benzoin ethyl ether, isopropyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, dodecylthioxanthone, dimethylthioxanthone, acetophenone diethylketal, and benzyldimethylkether. And α-hydroxycyclohexylphenyl ketone.
【００１５】上記のように粘着シ―ト類４を貼り付けた
のち、これが紫外線硬化型などの硬化型のものであると
きは、紫外線を照射するなどして硬化処理を施し、その
後、この粘着シ―ト類４を剥離操作する。これにより、
図４に示すように、平坦化膜３における段差１０への充
填部分３ａのみが基板上に残り、下地層２上の余剰部分
３ｂは粘着シ―ト類４と一体に剥離除去されて、上記膜
３が平坦化加工され、下地層２の段差１０の平坦化が達
成される。この場合、従来のＣＭＰ法やエツチバツク法
とは異なり、基板１を汚染させる心配がなく、しかも下
地層全面にわたり均一にかつ容易に平坦化でき、さらに
ＣＭＰ法では不可能であつた有機系塗布膜からなる平坦
化膜３に適用して上記のような効果を発現できる。After the adhesive sheet 4 is attached as described above, if the adhesive sheet 4 is a curable type such as an ultraviolet curable type, a curing treatment is performed by irradiating ultraviolet rays or the like. The sheets 4 are peeled off. This allows
As shown in FIG. 4, only a portion 3a of the flattening film 3 filling the step 10 remains on the substrate, and a surplus portion 3b on the base layer 2 is peeled off and removed integrally with the adhesive sheet 4, and The film 3 is flattened, so that the step 10 of the underlayer 2 is flattened. In this case, unlike the conventional CMP method or etch back method, there is no fear of contaminating the substrate 1 and moreover, it can be evenly and easily planarized over the entire underlayer, and furthermore, the organic coating film cannot be formed by the CMP method. The above-described effects can be exhibited by applying to the flattening film 3 made of.
【００１６】このように平坦化した下地層２を持つ半導
体基板１は、下地層２上への再度のパタ―ン形成やこれ
をマスクとしたエツチング処理を安定して行うことがで
き、その結果、半導体基板１上に形成する回路の寸法安
定化をはかれ、半導体の特性および信頼性を向上させる
ことができ、さらに半導体基板の歩留りが向上して、半
導体の生産性にも好ましい結果を得ることができる。The semiconductor substrate 1 having the flattened underlayer 2 can stably perform the pattern formation on the underlayer 2 again and the etching process using the same as a mask. The size of the circuit formed on the semiconductor substrate 1 can be stabilized, the characteristics and reliability of the semiconductor can be improved, the yield of the semiconductor substrate can be improved, and favorable results can be obtained for the productivity of the semiconductor. be able to.
【００１７】なお、本発明の上記平坦化方法において、
平坦化膜３は、有機系塗布膜以外の膜構成をとつてもよ
い。また、半導体基板上に下地層以外の段差を有すると
きでも、本発明を適用できる。つまり、本発明は、粘着
シ―ト類を使用して半導体基板の段差を平坦化するあら
ゆる態様を包含する。In the flattening method of the present invention,
The planarizing film 3 may have a film configuration other than the organic coating film. Further, the present invention can be applied to a case where the semiconductor substrate has a step other than the base layer. That is, the present invention includes all aspects of flattening a step of a semiconductor substrate using adhesive sheets.
【００１８】[0018]
【実施例】つぎに、本発明の実施例を記載して、より具
体的に説明する。Next, an embodiment of the present invention will be described in more detail.
【００１９】参考例１ ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）により、表面に酸化膜からなる下地層を設
けたシリコンウエハ（８インチの半導体基板）の表面
に、ＰＨＳ（ポリヒドロキシスチレン）と酸発生剤から
なるレジスト材を塗布し、加熱、露光および現像を行
い、レジスト膜画像（レジストパタ―ン）を形成した。
これをマスクとして、下地層の酸化膜をドライエツチン
グによりエツチング除去したのち、レジストマスクを除
去した。このようにして、下地層に段差のあるシリコン
ウエハを形成した。つぎに、このシリコンウエハ上に、
有機系塗布液（上記と同一のＰＨＳと酸発生剤からなる
レジスト材）を塗布し、乾燥して、上記下地層の段差が
可及的に平坦化されるように、平坦化膜を形成した。Reference Example 1 CVD (Chemical Vapor Depos)
a resist material comprising PHS (polyhydroxystyrene) and an acid generator is applied to the surface of a silicon wafer (8-inch semiconductor substrate) provided with an underlayer made of an oxide film on the surface, and heated, exposed, Development was performed to form a resist film image (resist pattern).
Using this as a mask, the oxide film of the underlying layer was removed by dry etching, and then the resist mask was removed. Thus, a silicon wafer having a step in the underlayer was formed. Next, on this silicon wafer,
An organic coating solution (resist material comprising the same PHS and acid generator as described above) was applied and dried to form a flattened film so that the steps of the underlayer were flattened as much as possible. .
【００２０】実施例１ アクリル系ポリマ―として、アクリル酸２−エチルヘキ
シル／アクリル酸メチル／アクリル酸＝３０／７０／１
０（重量比）の共重合体を使用し、このポリマ―の濃度
２７重量％のトルエン溶液１００ｇに、硬化性化合物と
してポリエチレングリコ―ル６００のジアクリレ―ト
（新中村化学社製の「ＮＫエステルＡ−６００」）１０
０ｇ、ポリエチレングリコ―ル２００のジメタクリレ―
ト（新中村化学社製の「ＮＫエステル４Ｇ」）１００
ｇ、多官能性化合物としてポリイソシアネ―ト化合物３
ｇ、光重合開始剤としてベンジルジメチルケタ―ル３ｇ
のトルエン溶液を均一に混合し、紫外線硬化型の粘着剤
溶液とした。Example 1 As an acrylic polymer, 2-ethylhexyl acrylate / methyl acrylate / acrylic acid = 30/70/1
0 (weight ratio) of a copolymer, and 100 g of a toluene solution having a concentration of 27% by weight of this polymer was added to a diacrylate of polyethylene glycol 600 as a curable compound (“NK ester manufactured by Shin-Nakamura Chemical Co. A-600 ") 10
0 g, polyethylene glycol 200 dimethacrylate
G (“NK ester 4G” manufactured by Shin-Nakamura Chemical Co., Ltd.) 100
g, polyisocyanate compound 3 as polyfunctional compound
g, 3 g of benzyldimethyl ketal as a photopolymerization initiator
Was uniformly mixed to obtain a UV-curable pressure-sensitive adhesive solution.
【００２１】この粘着剤溶液を、厚さが５０μｍのポリ
エステルフイルム上に塗布し、乾燥オ―ブンにより７０
℃および１３０℃でそれぞれ３分乾燥して、厚さが３５
μｍの粘着剤層を形成し、紫外線硬化型の粘着シ―トと
した。この粘着シ―トの紫外線硬化前のシリコンウエハ
に対する１８０℃剥離接着力は１２ｇ／１０mm幅で、紫
外線硬化後の同剥離接着力は１０ｇ／１０mm幅であつ
た。This adhesive solution was applied on a polyester film having a thickness of 50 μm, and dried by a drying oven.
3 minutes each at 30 ° C. and 130 ° C.
A μm pressure-sensitive adhesive layer was formed to obtain a UV-curable pressure-sensitive adhesive sheet. The peel strength of the adhesive sheet at 180 ° C. to the silicon wafer before UV curing was 12 g / 10 mm width, and the peel strength after UV curing was 10 g / 10 mm width.
【００２２】つぎに、参考例１の方法により段差のある
下地層上に上記段差を平坦化するための平坦化膜を形成
したシリコンウエハに、上記の紫外線硬化型の粘着シ―
トを、１０mmＴｏｒｒ程度の減圧雰囲気中、４０℃の加
熱板上で圧着して、貼り付けた。その後、高圧水銀ラン
プにより紫外線を１Ｊ／cm2 の照射量で照射して、硬化
処理した。この硬化処理後、粘着シ―トをシリコンウエ
ハより剥離操作した。この操作後に、ＳＥＭ（走査型電
子顕微鏡）により、シリコンウエハの断面観察を行つた
ところ、平坦化膜は、段差への充填部分のみがウエハ上
に残り、下地層上の余剰部分は粘着シ―トと一体に剥離
除去されており、この平坦化膜の選択的な平坦化加工に
より、下地層が均一に平坦化されていた。またその際、
シリコンウエハへの粘着シ―トによる汚染は全くみられ
なかつた。Next, on the silicon wafer having a flattened film for flattening the step formed on the underlying layer having the step by the method of Reference Example 1, the above-mentioned ultraviolet-curable adhesive sheet is applied.
In a reduced pressure atmosphere of about 10 mmTorr, the substrate was pressed and attached on a heating plate at 40 ° C. Thereafter, ultraviolet rays were irradiated from a high-pressure mercury lamp at a dose of 1 J / cm 2 to perform a curing treatment. After this curing treatment, the adhesive sheet was peeled off from the silicon wafer. After this operation, when the cross section of the silicon wafer was observed with a scanning electron microscope (SEM), only the portion of the flattened film filling the step remained on the wafer, and the excess portion on the underlayer was an adhesive sheet. The underlying layer was uniformly planarized by selective planarization of the planarizing film. At that time,
No contamination of the silicon wafer by the adhesive sheet was observed at all.
【００２３】このように下地層の段差を平坦化したシリ
コンウエハに、再度レジストパタ―ンを形成したとこ
ろ、レジスト膜の厚みのばらつきがみられず、ドライエ
ツチングによる下地層のエツチング形状も良好であつ
た。その結果、シリコンウエハ上に形成する回路の寸法
安定化をはかれ、半導体の特性および信頼性を向上させ
ることができた。また、シリコンウエハの歩留りも向上
させることができ、半導体の生産性にも好結果が得られ
ることがわかつた。When a resist pattern was formed again on the silicon wafer in which the steps of the underlayer were flattened, no variation in the thickness of the resist film was observed and the etching shape of the underlayer by dry etching was good. Was. As a result, the size of the circuit formed on the silicon wafer was stabilized, and the characteristics and reliability of the semiconductor were improved. It has also been found that the yield of silicon wafers can be improved, and good results can be obtained in terms of semiconductor productivity.
【００２４】実施例２ 実施例１で得たアクリル系ポリマ―のトルエン溶液１０
０ｇに、硬化性化合物としてポリエチレングリコ―ル６
００のジアクリレ―ト（新中村化学社製の「ＮＫエステ
ルＡ−６００」）１００ｇ、ウレタンアクリレ―ト（新
中村化学社製の「Ｕ−Ｎ−０１」）１００ｇ、多官能性
化合物としてポリイソシアネ―ト化合物３ｇ、光重合開
始剤としてベンジルジメチルケタ―ル３ｇのトルエン溶
液を均一に混合し、紫外線硬化型の粘着剤溶液を調製し
た。Example 2 Toluene solution 10 of the acrylic polymer obtained in Example 1
0 g of polyethylene glycol 6 as a curable compound.
100 g of diacrylate (“NK ester A-600” manufactured by Shin-Nakamura Chemical Co., Ltd.), 100 g of urethane acrylate (“UN-01” manufactured by Shin-Nakamura Chemical Co., Ltd.), and polyisocyanate as a polyfunctional compound 3 g of a toluene compound and 3 g of benzyldimethylketal as a photopolymerization initiator were uniformly mixed to prepare a UV-curable pressure-sensitive adhesive solution.
【００２５】この粘着剤溶液を用いて、実施例１と同様
にして、紫外線硬化型の粘着シ―トを作製した。この粘
着シ―トの紫外線硬化前のシリコンウエハに対する１８
０℃剥離接着力は８４ｇ／１０mm幅で、紫外線硬化後の
同剥離接着力は１１ｇ／１０mm幅であつた。つぎに、こ
の紫外線硬化型の粘着シ―トを用いて、実施例１と同様
にして、参考例１の方法により段差のある下地層上に上
記段差を平坦化するための平坦化膜を形成したシリコン
ウエハに対して、貼り付け、紫外線照射による硬化処理
および剥離操作を試みた。Using this pressure-sensitive adhesive solution, a UV-curable pressure-sensitive adhesive sheet was produced in the same manner as in Example 1. 18 with respect to the silicon wafer of this adhesive sheet before ultraviolet curing.
The peel adhesion at 0 ° C. was 84 g / 10 mm width, and the peel adhesion after ultraviolet curing was 11 g / 10 mm width. Next, a flattening film for flattening the step was formed on the stepped underlayer by the method of Reference Example 1 in the same manner as in Example 1 by using this UV-curable pressure-sensitive adhesive sheet. Attachment, curing treatment by ultraviolet irradiation, and peeling operation were attempted on the silicon wafer.
【００２６】その結果、実施例１と同様の断面ＳＥＭ観
察にて、実施例１の場合と同様に、平坦化膜が選択的に
平坦化加工されて、下地層が均一に平坦化されており、
シリコンウエハへの粘着シ―トによる汚染もみられなか
つた。このように下地層の段差を平坦化したシリコンウ
エハに対して、再度レジストパタ―ンを形成したとこ
ろ、実施例１の場合と同様に、レジスト膜の厚みのばら
つきがみられず、ドライエツチングによる下地層のエツ
チング形状も良好であり、シリコンウエハ上に形成する
回路の寸法安定化をはかれ、半導体の特性および信頼
性、さらには生産性などを大きく向上できるものである
ことがわかつた。As a result, in the same cross-sectional SEM observation as in the first embodiment, the flattening film is selectively flattened as in the first embodiment, and the underlying layer is uniformly flattened. ,
No contamination by the adhesive sheet on the silicon wafer was observed. When a resist pattern was formed again on the silicon wafer in which the step of the underlayer was flattened, the thickness of the resist film did not vary as in the case of the first embodiment. It has been found that the etching shape of the underlayer is good, that the dimensions of the circuit formed on the silicon wafer can be stabilized, and that the characteristics and reliability of the semiconductor and the productivity can be greatly improved.
【００２７】比較例１ 参考例１の方法により段差のある下地層上に上記段差を
平坦化するための平坦化膜を形成したシリコンウエハに
対して、エツチバツク法により平坦化膜の加工処理を行
つた。その結果、実施例１と同様の断面ＳＥＭ観察によ
り、下地層上の平坦化膜が、実施例１に比べ、明らかに
平坦化されておらず、下地層の段差を均一に平坦化させ
ることができなかつた。このため、その後に、再度レジ
ストパタ―ンを形成したところ、実施例１に比べて、レ
ジスト膜の厚みにばらつきを生じたり、ドライエツチン
グによる下地層のエツチング形状が不良となり、シリコ
ンウエハ上に形成する回路の寸法にばらつきを生じ、半
導体の特性および信頼性、さらには生産性に好結果を得
ることができなかつた。COMPARATIVE EXAMPLE 1 A flattening film was processed by etching back on a silicon wafer having a flattening film for flattening the step formed on the underlying layer having the step according to the method of Reference Example 1. I got it. As a result, according to the same cross-sectional SEM observation as in Example 1, the planarization film on the underlayer was not clearly planarized as compared with Example 1, and the steps of the underlayer could be evenly planarized. I couldn't. For this reason, when the resist pattern was formed again thereafter, the thickness of the resist film was varied or the etching shape of the underlying layer due to dry etching became poor as compared with the first embodiment, so that the resist pattern was formed on the silicon wafer. Variations have occurred in the dimensions of the circuit, and good results have not been obtained in the characteristics and reliability of the semiconductor, and further in the productivity.
【００２８】[0028]
【発明の効果】以上のように、本発明は、半導体基板の
段差、とくに半導体基板上に形成された下地層の段差
を、粘着シ―ト類を使用して平坦化したことにより、ま
た上記の下地層上にその段差を平坦化するための膜を設
け、この膜上に粘着シ―ト類を貼り付け、これを剥離操
作したことにより、半導体基板を汚染させることなく、
容易にかつ均一に平坦化でき、その結果として、半導体
基板の回路の寸法安定化、半導体の特性と信頼性、さら
に歩留り（生産性）などを向上できる。As described above, according to the present invention, the step of the semiconductor substrate, particularly, the step of the underlayer formed on the semiconductor substrate is flattened by using an adhesive sheet. A film for flattening the step is provided on the base layer of the above, an adhesive sheet is attached on this film, and the semiconductor substrate is not contaminated by performing a peeling operation.
Flattening can be performed easily and uniformly, and as a result, the dimensional stability of the circuit on the semiconductor substrate, the characteristics and reliability of the semiconductor, and the yield (productivity) can be improved.
【図１】半導体基板上に段差のある下地層を形成した状
態を示す断面図である。FIG. 1 is a cross-sectional view showing a state in which an underlayer having a step is formed on a semiconductor substrate.
【図２】上記の下地層上に平坦化膜を形成した状態を示
す断面図である。FIG. 2 is a cross-sectional view showing a state where a flattening film is formed on the underlayer.
【図３】上記の平坦化膜上に粘着シ―ト類を貼り付けた
状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state where an adhesive sheet is attached on the flattening film.
【図４】上記の粘着シ―ト類を剥離操作した状態を示す
断面図である。FIG. 4 is a cross-sectional view showing a state where the above-mentioned adhesive sheets are peeled off.
【図５】上記の粘着シ―ト類の構成を示す断面図であ
る。FIG. 5 is a cross-sectional view showing a configuration of the above-mentioned adhesive sheets.
１ 半導体基板 ２ 下地層 ３ 平坦化膜 ４ 粘着シ―ト類 １０ 段差 ４１ フイルム基材 ４２ 粘着剤層 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Underlayer 3 Flattening film 4 Adhesive sheet 10 Step 41 Film base material 42 Adhesive layer
フロントページの続き (72)発明者 寺田 好夫 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 並河 亮 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 豊田 英志 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 徳永 尚文 東京都青梅市新町６丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 前川 厚志 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F033 RR21 SS21 XX01 Continued on the front page (72) Inventor Yoshio Terada 1-1-2 Shimohozumi, Ibaraki-shi, Osaka Nitto Denko Corporation (72) Inventor Ryo Namiwa 1-1-2 Shimohozumi, Ibaraki-shi, Osaka Nitto Denko stock In-house (72) Inventor Eiji Toyoda 1-1-2 Shimohozumi, Ibaraki-shi, Osaka Nitto Denko Corporation (72) Inventor Naofumi Tokunaga 6-16 Shinmachi, Ome-shi, Tokyo 3 Hitachi, Ltd. Device development Inside the center (72) Inventor Atsushi Maekawa 5-2-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo F-term in Hitachi Super LSI Systems Co., Ltd. 5F033 RR21 SS21 XX01
Claims (6)
して平坦化することを特徴とする半導体基板の平坦化方
法。1. A method of flattening a semiconductor substrate, wherein the step of the semiconductor substrate is flattened by using an adhesive sheet.
し、この段差を平坦化する請求項１に記載の半導体基板
の平坦化方法。2. The method according to claim 1, further comprising a stepped base layer on the semiconductor substrate, wherein the step is flattened.
なる請求項２に記載の半導体基板の平坦化方法。3. The method according to claim 2, wherein the underlayer comprises an oxide film layer or a metal layer.
膜を設け、この膜上に粘着シ―ト類を貼り付け、これを
剥離操作することにより、上記膜を平坦化加工する請求
項２または３に記載の半導体基板の平坦化方法。4. A method for flattening said film by providing a film for flattening the step on the underlayer, sticking an adhesive sheet on the film, and peeling off the film. Item 4. The method for planarizing a semiconductor substrate according to item 2 or 3.
有機系塗布膜である請求項４に記載の半導体基板の平坦
化方法。5. A film for flattening a step of an underlayer,
The method for planarizing a semiconductor substrate according to claim 4, wherein the method is an organic coating film.
―ト類である請求項１〜５のいずれかに記載の半導体基
板の平坦化方法。6. The method for flattening a semiconductor substrate according to claim 1, wherein the adhesive sheets are ultraviolet-curable adhesive sheets.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122393A JP2001308177A (en) | 2000-04-18 | 2000-04-18 | Flattening method of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122393A JP2001308177A (en) | 2000-04-18 | 2000-04-18 | Flattening method of semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308177A true JP2001308177A (en) | 2001-11-02 |
Family
ID=18632873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122393A Withdrawn JP2001308177A (en) | 2000-04-18 | 2000-04-18 | Flattening method of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308177A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007260952A (en) * | 2006-03-27 | 2007-10-11 | Oki Data Corp | Semiconductor compound device, led head, and image forming apparatus |
-
2000
- 2000-04-18 JP JP2000122393A patent/JP2001308177A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007260952A (en) * | 2006-03-27 | 2007-10-11 | Oki Data Corp | Semiconductor compound device, led head, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6522998B2 (en) | Semiconductor wafer processing method, semiconductor chip and surface protection tape for semiconductor wafer processing | |
| TWI586783B (en) | Heat peelable adhesive sheet for use in cutting electronic component and method for cutting electronic component | |
| US8415080B2 (en) | Method for applying a resist layer, uses of adhesive materials, and adhesive materials and resist layer | |
| TW201243014A (en) | Thermally peelable type pressure-sensitive adhesive sheet | |
| TW201244927A (en) | Graphene film transfer method, and method for manufacturing transparent conductive film | |
| CN1255522A (en) | Pressure sensitive adhering sheet for processing semiconductor wafer | |
| TW201145378A (en) | Method for processing wafer | |
| CN101889056A (en) | Protective film for laser processing and processing method using the same | |
| JP2004530302A (en) | Polishing method for backside of wafer | |
| JP6703596B2 (en) | Adhesive film for semiconductor wafer processing | |
| JP2009123907A (en) | Circuit element-forming method | |
| JP6703597B2 (en) | Method of manufacturing semiconductor device | |
| JP2012033889A (en) | Wafer processing tape and semiconductor processing method using thereof | |
| JP2003342540A (en) | Adhesive sheet for semiconductor processing use | |
| JP2003282489A (en) | Adhesive sheet used for processing semiconductor | |
| JP2001308177A (en) | Flattening method of semiconductor substrate | |
| JP6429982B1 (en) | Mask-integrated surface protection tape | |
| CN108231547B (en) | Method for forming semiconductor device | |
| US7060633B2 (en) | Planarization for integrated circuits | |
| JP3441836B2 (en) | Adhesive tape for removing foreign matter from precision electronic components | |
| JPH1195451A (en) | Resist removing method in multilayered resist process | |
| JP2007067056A (en) | Method of manufacturing wiring board | |
| TW201842124A (en) | Adhesive composition, supporting body having adhesive, adhering film, laminate, method for manufacturing the same and method for manufacturing electronic components capable of preventing position shifting of the substrate while being laminated to a supporting body | |
| JP6022878B2 (en) | Laminate manufacturing method and separation layer forming apparatus | |
| JP2003173989A (en) | Method for manufacturing ic chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |