JP2001296140A - Signal processing circuit for sensor - Google Patents
Signal processing circuit for sensorInfo
- Publication number
- JP2001296140A JP2001296140A JP2000110840A JP2000110840A JP2001296140A JP 2001296140 A JP2001296140 A JP 2001296140A JP 2000110840 A JP2000110840 A JP 2000110840A JP 2000110840 A JP2000110840 A JP 2000110840A JP 2001296140 A JP2001296140 A JP 2001296140A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- absolute
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Air Bags (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、被検出物理量に応
じた絶対値レベルの電圧信号を発生するセンサ素子に付
随して設けられるセンサ用信号処理回路に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a sensor signal processing circuit provided in association with a sensor element for generating a voltage signal having an absolute value level corresponding to a physical quantity to be detected.
【０００２】[0002]
【発明が解決しようとする課題】例えば車両用エアバッ
グに用いられる加速度センサのための信号処理回路にお
いては、当該加速度センサから出力されるアナログ値の
信号電圧に対して増幅・フィルタリング・温度補正など
の処理を行う電子回路が設けられており、その電子回路
から出力される信号電圧を、車載システム側のエアバッ
グ用ＥＣＵに対しＡ／Ｄ変換回路を通じて与える構成と
なっている。この場合、上記加速度センサ、電子回路及
びＡ／Ｄ変換回路を同一の電源に接続することが一般的
に行われているが、加速度センサからの信号電圧は、上
記電源電圧の変動に依存しない絶対値レベルの信号であ
るため、その電源電圧が変動したときには、Ａ／Ｄ変換
回路によるＡ／Ｄ変換値に誤差が発生し、エアバッグ制
御の信頼性が低下することになる。このような事態に対
処するためには、例えば車載システム側に前記電子回路
及びＡ／Ｄ変換回路のための高精度電源を設ける構成と
して電源電圧の変動を抑制すれば良いが、この構成では
必要となる電源容量の増大によりコストが高騰するとい
う新たな問題点が発生する。For example, in a signal processing circuit for an acceleration sensor used in a vehicle airbag, an analog signal voltage output from the acceleration sensor is amplified, filtered, and temperature corrected. Is provided, and a signal voltage output from the electronic circuit is supplied to an airbag ECU of the vehicle-mounted system through an A / D conversion circuit. In this case, the acceleration sensor, the electronic circuit, and the A / D conversion circuit are generally connected to the same power supply, but the signal voltage from the acceleration sensor does not depend on the fluctuation of the power supply voltage. Since the signal is a value level signal, when the power supply voltage fluctuates, an error occurs in the A / D conversion value of the A / D conversion circuit, and the reliability of the airbag control is reduced. In order to cope with such a situation, for example, a configuration in which a high-precision power supply for the electronic circuit and the A / D conversion circuit is provided on the in-vehicle system side to suppress the fluctuation of the power supply voltage is required. A new problem arises in that the cost increases due to the increase in the power supply capacity.
【０００３】この問題点を解決するために、従来より、
例えば実開平６−２２４２号公報に記載された手段が考
えられている。この手段では、加速度センサを構成する
圧電素子側に、当該圧電素子からの信号電圧を処理する
ための電子回路と、それら圧電素子及び電子回路に給電
する電源とを設けると共に、その電源の端子間に、抵抗
及びツェナーダイオードの直列回路より成る基準電圧発
生回路を接続し、この基準電圧発生回路からの定電圧出
力を、圧電素子及び電子回路に対し基準電圧として印加
すると共に、システム側のＡ／Ｄ変換回路に対しても基
準電圧として印加する構成となっている。In order to solve this problem, conventionally,
For example, means described in Japanese Utility Model Laid-Open No. 6-2242 has been considered. In this means, an electronic circuit for processing a signal voltage from the piezoelectric element and a power supply for supplying power to the piezoelectric element and the electronic circuit are provided on the side of the piezoelectric element constituting the acceleration sensor, and a terminal of the power supply is provided. Is connected to a reference voltage generation circuit composed of a series circuit of a resistor and a Zener diode. A constant voltage output from the reference voltage generation circuit is applied as a reference voltage to the piezoelectric element and the electronic circuit. The configuration is such that the reference voltage is also applied to the D conversion circuit.
【０００４】このような手段によれば、電源を高精度に
する必要がなくなってコストの高騰を抑制できるという
利点があるが、基準電圧をシステム側のＡ／Ｄ変換回路
へ供給するための経路が必要になって、センサ側（電子
回路側）とシステム側との間のインタフェースが増える
ことになるため、汎用性が低下するという問題点が出て
くる。[0004] According to such means, there is an advantage that it is not necessary to make the power supply highly accurate and a rise in cost can be suppressed, but a path for supplying the reference voltage to the A / D conversion circuit on the system side is provided. Becomes necessary, and the number of interfaces between the sensor side (electronic circuit side) and the system side increases, which causes a problem that versatility decreases.
【０００５】本発明は上記事情に鑑みてなされたもので
あり、その目的は、電源電圧の変動に起因して発生する
出力誤差を、コストの高騰を伴うことなく小さくできる
と共に、汎用性が低下する事態を未然に防止できるセン
サ用信号処理回路を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce output errors caused by fluctuations in power supply voltage without increasing costs and to reduce versatility. It is an object of the present invention to provide a signal processing circuit for a sensor which can prevent a situation in which a signal is generated.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載した手段を採用できる。この手段によ
れば、センサ素子から出力される絶対値レベルの信号電
圧が、レシオメトリック回路において、信号処理用の電
子回路のための電源電圧に比例したレベルの信号電圧に
変化されて出力される。このため、電源電圧が変動した
ときには、レシオメトリック回路からの出力電圧も同様
に変動し、以て電源電圧の変動の影響がキャンセルされ
ることになる。従って、上記レシオメトリック回路から
出力される信号電圧を受ける外部回路として、上記電子
回路と同じ電源から給電されるＡ／Ｄ変換回路が設けら
れるような場合に、その変化誤差が拡大する恐れがなく
なるものである。この結果、センサ素子による検出出力
に基づいて行われる制御動作の信頼性が向上する。この
場合、従来構成のように電子回路や外部回路（例えばＡ
／Ｄ変換回路）のための高精度電源を設ける必要がなく
なるから、コストの高騰を抑制できることになる。ま
た、従来構成のように、基準電圧を外部回路へ供給する
ための経路を設ける必要がなくなるから、電子回路側と
外部回路側との間のインタフェースが増えることがなく
なり、汎用性の低下を未然に防止できるようになる。To achieve the above object, the means described in claim 1 can be adopted. According to this means, the signal voltage of the absolute value level output from the sensor element is changed and output in the ratiometric circuit to the signal voltage of the level proportional to the power supply voltage for the electronic circuit for signal processing. . Therefore, when the power supply voltage fluctuates, the output voltage from the ratiometric circuit also fluctuates in the same manner, thereby canceling the influence of the fluctuation in the power supply voltage. Therefore, when an A / D conversion circuit fed from the same power supply as the electronic circuit is provided as an external circuit that receives the signal voltage output from the ratiometric circuit, there is no danger that the change error will increase. Things. As a result, the reliability of the control operation performed based on the detection output by the sensor element is improved. In this case, an electronic circuit or an external circuit (for example, A
/ D conversion circuit), it is not necessary to provide a high-precision power supply for the / D conversion circuit). Further, unlike the conventional configuration, it is not necessary to provide a path for supplying the reference voltage to the external circuit, so that the number of interfaces between the electronic circuit side and the external circuit side does not increase, and the versatility is reduced. Can be prevented.
【０００７】請求項２記載の手段によれば、レシオメト
リック回路においては、センサ素子からの信号電圧と絶
対基準電圧との差電圧を比較用電圧のレベルに比例した
レベルの信号電圧に変換して出力するようになるから、
センサ素子からの信号電圧が示す絶対値レベルの信頼性
を高め得るようになる。According to the second aspect of the present invention, in the ratiometric circuit, the difference voltage between the signal voltage from the sensor element and the absolute reference voltage is converted into a signal voltage having a level proportional to the level of the comparison voltage. Will output
The reliability of the absolute value level indicated by the signal voltage from the sensor element can be improved.
【０００８】請求項３記載の手段によれば、レシオメト
リック回路に入力される比較用電圧が、電源電圧をそれ
ぞれ異なる分圧比で分圧する分圧回路及び補助分圧回路
からの各分圧電圧の差電圧として得られる構成となって
いるから、その分圧比を調整することにより、最終的に
出力される信号電圧のゲイン調整を容易に行い得るよう
になる。According to the third aspect of the present invention, the comparison voltage inputted to the ratiometric circuit is obtained by dividing each of the divided voltages from the voltage dividing circuit for dividing the power supply voltage with a different voltage dividing ratio and the auxiliary voltage dividing circuit. Since the configuration is obtained as a differential voltage, the gain of the finally output signal voltage can be easily adjusted by adjusting the voltage division ratio.
【０００９】請求項４記載の手段によれば、レシオメト
リック回路をアナログ乗算器及び差動増幅回路のみによ
り構成できるから、その回路構成の複雑化を招く恐れが
なくなる。According to the fourth aspect of the present invention, the ratiometric circuit can be constituted only by the analog multiplier and the differential amplifier circuit, so that there is no danger of complicating the circuit structure.
【００１０】[0010]
【発明の実施の形態】（第１の実施の形態）以下、本発
明を加速度センサ用の信号処理回路に適用した第１実施
例について図１及び図２を参照しながら説明する。全体
構成を示す図１において、電源端子ＶCC及びグランド端
子ＧＮＤ間には、図示しない直流電源から所定レベルの
電源電圧（正極性）が印加されるものであり、これら電
源端子ＶCC及びグランド端子ＧＮＤ間からセンサユニッ
ト１内の一対の電源ラインＬ１、Ｌ２間に給電される構
成となっている。このセンサユニット１は、分圧回路
２、ボルテージフォロワ３、絶対基準電圧回路４、圧電
素子５（本発明でいうセンサ素子に相当）、この圧電素
子５からの出力を処理するための電子回路６を含んで構
成されたものであり、以下これについて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment in which the present invention is applied to a signal processing circuit for an acceleration sensor will be described below with reference to FIGS. In FIG. 1 showing the entire configuration, a predetermined level of power supply voltage (positive polarity) is applied from a DC power supply (not shown) between a power supply terminal VCC and a ground terminal GND. From the pair of power supply lines L1 and L2 in the sensor unit 1. The sensor unit 1 includes a voltage dividing circuit 2, a voltage follower 3, an absolute reference voltage circuit 4, a piezoelectric element 5 (corresponding to a sensor element in the present invention), and an electronic circuit 6 for processing an output from the piezoelectric element 5. This will be described below.
【００１１】尚、センサユニット１は、圧電素子５以外
の回路要素をモノリシックＩＣチップ化して構成できる
ものであるが、圧電素子５に代わるセンサ素子として、
例えばピエゾ抵抗型の半導体加速度センサ（シリコン基
板上に重錘部及びこれを支持する梁構造体を形成すると
共に、その梁構造体上にピエゾ抵抗素子を形成した周知
構成のセンサ）を用いる場合には、全体をモノリシック
ＩＣチップ化できるものである。The sensor unit 1 can be configured by forming circuit elements other than the piezoelectric element 5 into a monolithic IC chip.
For example, when a piezoresistive semiconductor acceleration sensor (a sensor having a well-known configuration in which a weight portion and a beam structure supporting the weight portion are formed on a silicon substrate and a piezoresistive element is formed on the beam structure) is used. Can be entirely made into a monolithic IC chip.
【００１２】分圧回路２は、電源ラインＬ１、Ｌ２間に
抵抗２ａ及び２ｂを直列に接続することにより、電源電
圧を予め設定された第１の分圧比Ｃ１で分圧する構成と
なっており、それら抵抗２ａ及び２ｂの共通接続点で得
られる分圧電圧Ｖd1がボルテージフォロワ３を介して出
力されるようになっている。絶対基準電圧回路４は、電
源ラインＬ１、Ｌ２間から給電されるものであるが、電
源電圧に依存しない所定レベルの絶対基準電圧ＶREF を
出力する構成となっている。圧電素子５は、一端側が絶
対基準電圧回路４の出力端子に接続され、且つ他端側が
電子回路６内の増幅回路７の入力端子に接続されてお
り、検出加速度の大きさに応じた絶対値レベルの信号電
圧Ｖａを発生して電子回路６内の増幅回路７に与える構
成となっている。The voltage dividing circuit 2 is configured to divide the power supply voltage at a first predetermined voltage dividing ratio C1 by connecting resistors 2a and 2b in series between the power supply lines L1 and L2. The divided voltage Vd1 obtained at the common connection point between the resistors 2a and 2b is output via the voltage follower 3. The absolute reference voltage circuit 4 is supplied with power between the power supply lines L1 and L2, and is configured to output an absolute reference voltage VREF at a predetermined level independent of the power supply voltage. The piezoelectric element 5 has one end connected to the output terminal of the absolute reference voltage circuit 4 and the other end connected to the input terminal of the amplifier circuit 7 in the electronic circuit 6, and has an absolute value corresponding to the magnitude of the detected acceleration. The configuration is such that a signal voltage Va of a level is generated and supplied to the amplifier circuit 7 in the electronic circuit 6.
【００１３】電子回路６は、入力段に位置された上記増
幅回路７の他に、その増幅出力をフィルタリングするフ
ィルタ回路８、そのフィルタリング出力に所定の補正処
理（例えば温度補正処理）を施すための信号補正回路
９、その補正出力に対し後述の電圧変換処理を施すため
の絶対電圧−レシオ変換回路１０（レシオメトリック回
路に相当）を備えた構成となっており、その絶対電圧−
レシオ変換回路１０から出力される信号電圧は、センサ
ユニット１の出力端子Ｑからシステム側の入力段に設け
られたＡ／Ｄ変換回路１１に対し変換対象電圧として与
えられる。The electronic circuit 6 includes, in addition to the amplifier circuit 7 located at the input stage, a filter circuit 8 for filtering the amplified output, and a predetermined correction process (for example, a temperature correction process) for the filtered output. The signal correction circuit 9 includes an absolute voltage-ratio conversion circuit 10 (corresponding to a ratiometric circuit) for performing a voltage conversion process described below on the correction output thereof.
A signal voltage output from the ratio conversion circuit 10 is supplied from an output terminal Q of the sensor unit 1 to an A / D conversion circuit 11 provided in an input stage on the system side as a conversion target voltage.
【００１４】この場合、電子回路６内の増幅回路７、フ
ィルタ回路８、信号補正回路９、絶対電圧−レシオ変換
回路１０には、電源端子ＶCC及びグランド端子ＧＮＤ間
から電源ラインＬ１、Ｌ２を通じて給電されるようにな
っている。また、増幅回路７、フィルタ回路８、信号補
正回路９、絶対電圧−レシオ変換回路１０には、前記絶
対基準電圧ＶREF が与えられるようになっており、特
に、増幅回路７の増幅動作、フィルタ回路８のフィルタ
リング動作、信号補正回路９の補正動作は、その絶対基
準電圧ＶREF を基準に行われる。尚、Ａ／Ｄ変換回路１
１の電源も電源端子ＶCC及びグランド端子ＧＮＤ間から
与えられる構成となっており、当該Ａ／Ｄ変換回路１１
は、その電源電圧を基準にＡ／Ｄ変換動作を行うように
なっている。In this case, power is supplied to the amplifier circuit 7, the filter circuit 8, the signal correction circuit 9, and the absolute voltage-ratio conversion circuit 10 in the electronic circuit 6 from the power supply terminal VCC and the ground terminal GND through the power supply lines L1 and L2. It is supposed to be. The amplifying circuit 7, the filter circuit 8, the signal correcting circuit 9, and the absolute voltage-to-ratio converting circuit 10 are supplied with the absolute reference voltage VREF. The filtering operation 8 and the correction operation of the signal correction circuit 9 are performed with reference to the absolute reference voltage VREF. The A / D conversion circuit 1
1 is also provided between the power supply terminal VCC and the ground terminal GND, and the A / D conversion circuit 11
Performs an A / D conversion operation based on the power supply voltage.
【００１５】図２には、絶対電圧−レシオ変換回路１０
の具体的な構成例が示されている。この図２において、
絶対電圧−レシオ変換回路１０は、補助分圧回路１２、
アナログ乗算器１３、差動増幅回路１４によって構成さ
れている。補助分圧回路１２は、電源ラインＬ１、Ｌ２
間に抵抗１２ａ及び１２ｂを直列に接続することによ
り、電源電圧を予め設定された第２の分圧比Ｃ２で分圧
する構成となっており、それら抵抗１２ａ及び１２ｂの
共通接続点から分圧電圧Ｖd2を出力する。この補助分圧
回路１２は、前記分圧回路２と共に本発明でいう電圧発
生回路１５を構成するものであり、アナログ乗算器１３
のゲインを決めるレシオメトリックな電圧を発生するよ
うになっている。つまり、電圧発生回路１５において、
分圧回路２による第１の分圧比Ｃ１と補助分圧回路１２
による第２の分圧比Ｃ２とは異なる値に設定されてお
り、従って、分圧電圧Ｖd1及びＶd2の差電圧が電源電圧
に比例したレベルの比較用電圧Ｖ２としてアナログ乗算
器１３に与えられる構成となっている。FIG. 2 shows an absolute voltage-ratio conversion circuit 10
Is shown. In FIG.
The absolute voltage-ratio conversion circuit 10 includes an auxiliary voltage dividing circuit 12,
It comprises an analog multiplier 13 and a differential amplifier circuit 14. The auxiliary voltage dividing circuit 12 includes power supply lines L1, L2
By connecting the resistors 12a and 12b in series between the resistors 12a and 12b, the power supply voltage is divided at a preset second voltage dividing ratio C2, and the divided voltage Vd2 is applied from a common connection point of the resistors 12a and 12b. Is output. The auxiliary voltage dividing circuit 12 constitutes a voltage generating circuit 15 according to the present invention together with the voltage dividing circuit 2, and includes an analog multiplier 13
To generate a ratiometric voltage that determines the gain. That is, in the voltage generation circuit 15,
First voltage dividing ratio C1 by voltage dividing circuit 2 and auxiliary voltage dividing circuit 12
Is set to a value different from the second voltage dividing ratio C2, and the difference voltage between the divided voltages Vd1 and Vd2 is given to the analog multiplier 13 as a comparison voltage V2 having a level proportional to the power supply voltage. Has become.
【００１６】アナログ乗算器１３は、周知のギルバート
・セル型乗算回路により構成されたもので、上記信号発
生回路１５からの比較用電圧Ｖ２と、前記フィルタ回路
８からの入力信号電圧（以下、これをＶINとする）及び
前記絶対基準電圧回路４からの絶対基準電圧ＶREF の差
電圧（＝ＶIN−ＶREF ）に対応した信号電圧Ｖ１とが乗
算対象信号として入力されるようになっている。この場
合、アナログ乗算器１３の演算出力ＶMOは、電位差とし
て出力されるものであるため、その演算出力ＶMOを、周
知構成の差動増幅回路１４において、前記分圧回路２か
らの分圧電圧Ｖd1を基準として増幅することにより、電
源電圧に対してレシオメトリックな出力電圧ＶOUT を得
るようになっている。The analog multiplier 13 is composed of a well-known Gilbert cell type multiplication circuit. The analog multiplier 13 compares the comparison voltage V2 from the signal generation circuit 15 with the input signal voltage from the filter circuit 8 (hereinafter, referred to as the input voltage). Is set to VIN) and a signal voltage V1 corresponding to a difference voltage (= VIN−VREF) between the absolute reference voltage VREF from the absolute reference voltage circuit 4 is input as a signal to be multiplied. In this case, since the operation output VMO of the analog multiplier 13 is output as a potential difference, the operation output VMO is applied to the divided voltage Vd1 from the voltage dividing circuit 2 in the differential amplifier 14 having a well-known configuration. To obtain an output voltage VOUT that is ratiometric to the power supply voltage.
【００１７】上記実施例において、電子回路６中に設け
られた絶対電圧−レシオ変換回路１０は以下のように動
作する。即ち、アナログ乗算器１３の乗算対象信号であ
る信号電圧Ｖ１及び比較用電圧Ｖ２のうち、信号電圧Ｖ
１は、フィルタ回路８からの入力信号電圧ＶIN（圧電素
子５から出力される絶対値レベルの信号電圧Ｖａに対応
した電圧）と絶対基準電圧回路４からの絶対基準電圧Ｖ
REF との差電圧（＝ＶIN−ＶREF ）に相当するもので、
電源電圧Ｅに依存しない絶対的な電圧である。また、比
較用電圧Ｖ２は、電源電圧Ｅを分圧する分圧回路２及び
補助分圧回路１２による各分圧電圧Ｖd1及びＶd2の差電
圧（＝Ｖd2−Ｖd1）に相当するもので、電源電圧Ｅに対
してレシオメトリックな信号である。このようなアナロ
グ乗算器１３の出力電圧ＶMO（Ｅ）は、そのスケールフ
ァクタをＧM とした場合、次式（１）で得られる。尚、
Ｃ１は分圧回路２の分圧比、Ｃ２は補助分圧回路１２の
分圧比である。 ＶMO（Ｅ）＝ＧM ・（ＶIN−ＶREF ）・（Ｖd2−Ｖd1） ＝ＧM ・（ＶIN−ＶREF ）・（Ｃ２−Ｃ１）・Ｅ ………（１）In the above embodiment, the absolute voltage-to-ratio conversion circuit 10 provided in the electronic circuit 6 operates as follows. That is, of the signal voltage V1 and the comparison voltage V2, which are signals to be multiplied by the analog multiplier 13,
Reference numeral 1 denotes an input signal voltage VIN from the filter circuit 8 (a voltage corresponding to a signal voltage Va of an absolute value level output from the piezoelectric element 5) and an absolute reference voltage V from the absolute reference voltage circuit 4.
It is equivalent to the difference voltage from REF (= VIN-VREF).
This is an absolute voltage that does not depend on the power supply voltage E. The comparison voltage V2 is equivalent to a difference voltage (= Vd2−Vd1) between the divided voltages Vd1 and Vd2 by the voltage dividing circuit 2 and the auxiliary voltage dividing circuit 12 for dividing the power supply voltage E. Is a ratiometric signal to The output voltage VMO (E) of the analog multiplier 13 is obtained by the following equation (1), where the scale factor is GM. still,
C1 is a voltage dividing ratio of the voltage dividing circuit 2, and C2 is a voltage dividing ratio of the auxiliary voltage dividing circuit 12. VMO (E) = GM. (VIN-VREF). (Vd2-Vd1) = GM. (VIN-VREF). (C2-C1) .E (1)
【００１８】この出力電圧ＶMO（Ｅ）は電位差として出
力されるものであるため、差動増幅回路１４において分
圧電圧Ｖd1を基準として増幅することにより、電源電圧
Ｅに対しレシオメトリックな出力電圧ＶOUT （Ｅ）を得
るようにしている。つまり、差動増幅回路１４のゲイン
をＧD とした場合、次式（２）、（３）が成立する。 ＶOUT （Ｅ）＝ＧD ・ＧM ・（ＶIN−ＶREF ） ・（Ｃ２−Ｃ１）・Ｅ＋Ｃ１・Ｅ ………（２） ＶOUT （Ｅ）／Ｅ＝ＧD ・ＧM ・（ＶIN−ＶREF ）・（Ｃ２−Ｃ１）＋Ｃ１ ………（３）Since the output voltage VMO (E) is output as a potential difference, the output voltage VOUT is ratiometric to the power supply voltage E by amplifying the divided voltage Vd1 in the differential amplifier circuit 14 as a reference. (E) is obtained. That is, when the gain of the differential amplifier circuit 14 is GD, the following equations (2) and (3) hold. VOUT (E) = GD · GM · (VIN-VREF) · (C2-C1) · E + C1 · E (2) VOUT (E) / E = GD · GM · (VIN-VREF) · (C2- C1) + C1 (3)
【００１９】ここで、アナログ乗算器１３のスケールフ
ァクタＧM 、差動増幅回路１４のゲインＧD 、絶対基準
電圧ＶREF が電源電圧Ｅの変動に関係なく一定であれ
ば、式（３）の右辺は、入力信号電圧ＶINに依存した一
定の値を示すことになる。このとき、電源電圧Ｅのａ
（％）の変動に対して、次式（４）が成立する。 ＶOUT {(１＋ａ／１００) ・Ｅ} ／{(１＋ａ／１００）・Ｅ} ＝ＶOUT （Ｅ）／Ｅ ………（４）Here, if the scale factor GM of the analog multiplier 13, the gain GD of the differential amplifier circuit 14, and the absolute reference voltage VREF are constant irrespective of the fluctuation of the power supply voltage E, the right side of the equation (3) becomes It shows a constant value depending on the input signal voltage VIN. At this time, a of the power supply voltage E
The following equation (4) holds for the change of (%). VOUT {(1 + a / 100) E} / {(1 + a / 100) E} = VOUT (E) / E (4)
【００２０】この式（４）を変形することにより、次式
（５）が得られる。 ＶOUT {(１＋ａ／１００) ・Ｅ} ＝（１＋ａ／１００）・ＶOUT （Ｅ） ………（５） この（５）式からは、電源電圧Ｅがａ（％）だけ変動し
た場合、絶対電圧−レシオ変換回路１０からのの出力電
圧ＶOUT もａ（％）だけ変動すること、つまり、絶対電
圧−レシオ変換回路１０が、電源電圧Ｅに対してレシオ
メトリックな電圧ＶOUT を出力する構成になっているこ
とが分かるものである。By transforming equation (4), the following equation (5) is obtained. VOUT {(1 + a / 100) E} = (1 + a / 100) VOUT (E) (5) From the equation (5), if the power supply voltage E fluctuates by a (%), the absolute voltage The output voltage VOUT from the ratio conversion circuit 10 also fluctuates by a (%), that is, the absolute voltage-ratio conversion circuit 10 outputs a ratiometric voltage VOUT with respect to the power supply voltage E. It is understood that there is.
【００２１】ここで、Ａ／Ｄ変換回路１１の変換対象電
圧をＩＮA/D 、電子回路６の出力電圧をＶOUT 、電源電
圧をＥ（Ａ／Ｄ変換回路１１の基準電圧に相当）、Ａ／
Ｄ変換回路１１の分解能をＮとした場合、次式（６）の
関係が成立する。 ＩＮA/D ＝（ＶOUT ／Ｅ）・Ｎ ………（６）Here, the conversion target voltage of the A / D conversion circuit 11 is INA / D, the output voltage of the electronic circuit 6 is VOUT, the power supply voltage is E (corresponding to the reference voltage of the A / D conversion circuit 11), and A / D
When the resolution of the D conversion circuit 11 is N, the following equation (6) holds. INA / D = (VOUT / E) · N (6)
【００２２】仮に、電子回路６中に本実施例のような絶
対電圧−レシオ変換回路１０が含まれていない場合に
は、電子回路６の出力電圧ＶOUT が、電源電圧Ｅの変動
に依存しない絶対値レベルの信号（圧電素子５から出力
される絶対値レベルの信号電圧Ｖａに比例した信号）に
なるため、電源電圧Ｅの変動がＡ／Ｄ変換回路１１によ
る変換誤差となって現れることになる。つまり、電源電
圧Ｅが例えば−５％変動したときには、（６）式から、 ＩＮA/D ＝｛ＶOUT ／（０．９５・Ｅ）｝・Ｎ ＝１．０５３・（ＶOUT ／Ｅ）・Ｎ となり（小数点第４位以下は四捨五入）、Ａ／Ｄ変換回
路１１の変換対象電圧ＩＮA/D に約＋５．３％の誤差が
生じ、これがＡ／Ｄ変換値の誤差となって現れることに
なる。If the electronic circuit 6 does not include the absolute voltage-to-ratio conversion circuit 10 as in this embodiment, the output voltage VOUT of the electronic circuit 6 does not depend on the fluctuation of the power supply voltage E. Since the signal is a value level signal (a signal proportional to the absolute value level signal voltage Va output from the piezoelectric element 5), the fluctuation of the power supply voltage E appears as a conversion error by the A / D conversion circuit 11. . That is, when the power supply voltage E fluctuates, for example, by -5%, from the equation (6), INA / D = {VOUT / (0.95.E)}. N = 1.053. (VOUT / E) .N (Around the fourth decimal place is rounded off), an error of about + 5.3% occurs in the conversion target voltage INA / D of the A / D conversion circuit 11, and this appears as an error of the A / D conversion value.
【００２３】これに対して、本実施例の構成のように、
圧電素子５から出力される絶対値レベルの信号電圧Ｖａ
を電源電圧Ｅに対してレシオメトリックな信号電圧ＶOU
T に変換する構成となっている場合には、電源電圧Ｅの
例えば−５％の変動に対して電子回路６の出力電圧ＶOU
T も−５％変動するので、次式のように、電源電圧Ｅの
変動の影響がキャンセルされることになる。 ＩＮA/D ＝｛（０．９５・ＶOUT ）／（０．９５・Ｅ）｝・Ｎ ＝（Ｖ0UT ／Ｅ）・ＮOn the other hand, as in the configuration of this embodiment,
Absolute level signal voltage Va output from piezoelectric element 5
Is the ratiometric signal voltage VOU with respect to the power supply voltage E.
T, the output voltage VOU of the electronic circuit 6 for a variation of the power supply voltage E of, for example, -5%.
Since T also fluctuates by -5%, the influence of the fluctuation of the power supply voltage E is canceled as shown in the following equation. INA / D = {(0.95 VOUT) / (0.95 E)} N = (VOUT / E) N
【００２４】要するに、電子回路６中に絶対電圧−レシ
オ変換回路１０を設けた本実施例の構成によれば、電源
電圧Ｅの変動に起因してＡ／Ｄ変換回路１１でのＡ／Ｄ
変換誤差が拡大するという問題点を解決できることにな
り、圧電素子５による検出加速度に基づいて行われる制
御動作の信頼性が向上するものである。この場合、従来
構成のように電子回路６及びＡ／Ｄ変換回路１１のため
の高精度電源を設ける必要がなくなるから、コストの高
騰を抑制できることになる。また、実開平６−２２４２
号公報に記載された従来構成のように、基準電圧をシス
テム側のＡ／Ｄ変換回路１１へ供給するための経路を設
ける必要がなくなるから、電子回路６側とシステム側と
の間のインタフェースが増えることがなくなり、以て汎
用性の低下を未然に防止できるようになる。In short, according to the configuration of this embodiment in which the absolute voltage-ratio conversion circuit 10 is provided in the electronic circuit 6, the A / D conversion in the A / D conversion circuit 11 due to the fluctuation of the power supply voltage E
The problem that the conversion error increases can be solved, and the reliability of the control operation performed based on the acceleration detected by the piezoelectric element 5 is improved. In this case, it is not necessary to provide a high-precision power supply for the electronic circuit 6 and the A / D conversion circuit 11 as in the conventional configuration, so that a rise in cost can be suppressed. In addition, 6-2242
It is no longer necessary to provide a path for supplying the reference voltage to the A / D conversion circuit 11 on the system side as in the conventional configuration described in Japanese Patent Application Laid-Open No. H10-260, so that the interface between the electronic circuit 6 side and the system side is not provided. It does not increase, so that a decline in versatility can be prevented.
【００２５】また、絶対電圧−レシオ変換回路１０にお
いては、入力された信号電圧ＶINと絶対基準電圧ＶREF
との差電圧に対応した信号電圧Ｖ１を、比較用電圧Ｖ２
のレベルに比例したレベルの信号電圧ＶOUT に変換して
出力するようになるから、信号電圧ＶINのレベルひいて
は圧電素子５からの信号電圧Ｖａが示す絶対値レベルの
信頼性を高め得るようになる。さらに、比較的構造が簡
単なアナログ乗算器１３及び差動増幅回路１４を利用し
て絶対電圧−レシオ変換回路１０を構成できるから、そ
の回路構成の複雑化を招く恐れがなくなり、しかも、比
較用電圧Ｖ２が、電源電圧Ｅをそれぞれ異なる分圧比で
分圧する分圧回路２及び補助分圧回路１２からの各分圧
電圧Ｖd1及びＶd2の差電圧として得られる構成となって
いるから、その分圧比を調整することにより、最終的に
出力される信号電圧ＶOUT のゲイン調整を容易に行い得
るようになる。In the absolute voltage-to-ratio conversion circuit 10, the input signal voltage VIN and the absolute reference voltage VREF
The signal voltage V1 corresponding to the difference voltage between
Is converted into a signal voltage VOUT having a level proportional to the level of the signal voltage VOUT, and the reliability of the absolute value level indicated by the signal voltage Va from the piezoelectric element 5 and the signal voltage Va from the piezoelectric element 5 can be improved. Further, since the absolute voltage-to-ratio conversion circuit 10 can be configured using the analog multiplier 13 and the differential amplifier circuit 14 having relatively simple structures, there is no danger of complicating the circuit configuration. Since the voltage V2 is obtained as a differential voltage between the divided voltages Vd1 and Vd2 from the voltage dividing circuit 2 and the auxiliary voltage dividing circuit 12 for dividing the power supply voltage E at different voltage dividing ratios, , The gain of the finally output signal voltage VOUT can be easily adjusted.
【００２６】（その他の実施の形態）上記第１実施例で
は、絶対電圧−レシオ変換回路１０を電子回路６の出力
段に位置させた構成を示したが、本発明の第２実施例を
示す図３のように、絶対電圧−レシオ変換回路１０を電
子回路６の入力段に位置させる構成とした場合でも、第
１実施例と同等の効果を奏するものである。尚、このよ
うな構成を採用した場合には、絶対電圧−レシオ変換回
路１０の後段に位置された各回路要素の動作、つまり、
増幅回路７の増幅動作、フィルタ回路８のフィルタリン
グ動作、信号補正回路９の補正動作は、分圧回路２から
の分圧電圧Ｖd1を基準に行われる。(Other Embodiments) In the above-described first embodiment, the configuration in which the absolute voltage-to-ratio conversion circuit 10 is located at the output stage of the electronic circuit 6 has been described. However, a second embodiment of the present invention will be described. Even when the absolute voltage-to-ratio conversion circuit 10 is located at the input stage of the electronic circuit 6 as shown in FIG. 3, the same effects as those of the first embodiment can be obtained. When such a configuration is adopted, the operation of each circuit element located downstream of the absolute voltage-to-ratio conversion circuit 10, that is,
The amplification operation of the amplification circuit 7, the filtering operation of the filter circuit 8, and the correction operation of the signal correction circuit 9 are performed based on the divided voltage Vd1 from the voltage division circuit 2.
【００２７】また、本発明の第３及び第４の各実施例を
示す図４及び図５のように、絶対電圧−レシオ変換回路
１０を電子回路６の中間段に位置させる構成とした場合
でも、第１実施例と同等の効果を奏するものである。
尚、第３実施例の構成（図４のように、増幅回路７の後
段に絶対電圧−レシオ変換回路１０を配置する構成）を
採用した場合には、絶対電圧−レシオ変換回路１０の後
段に位置された各回路要素の動作、つまり、フィルタ回
路８のフィルタリング動作、信号補正回路９の補正動作
は、分圧回路２からの分圧電圧Ｖd1を基準に行われる。
さらに、第４実施例の構成（図５のように、増幅回路７
の後段に絶対電圧−レシオ変換回路１０を配置する構
成）を採用した場合には、絶対電圧−レシオ変換回路１
０の後段に位置された信号補正回路９の補正動作は、分
圧回路２からの分圧電圧Ｖd1を基準に行われる。Also, as shown in FIGS. 4 and 5 showing the third and fourth embodiments of the present invention, the absolute voltage-to-ratio conversion circuit 10 is arranged at the intermediate stage of the electronic circuit 6. This has the same effect as the first embodiment.
In the case where the configuration of the third embodiment (the configuration in which the absolute voltage-ratio conversion circuit 10 is disposed downstream of the amplifier circuit 7 as shown in FIG. 4) is adopted, The operation of each positioned circuit element, that is, the filtering operation of the filter circuit 8 and the correction operation of the signal correction circuit 9 are performed based on the divided voltage Vd1 from the voltage dividing circuit 2.
Further, the configuration of the fourth embodiment (as shown in FIG.
(The configuration in which the absolute voltage-ratio conversion circuit 10 is arranged at the subsequent stage), the absolute voltage-ratio conversion circuit 1
The correction operation of the signal correction circuit 9 located after 0 is performed based on the divided voltage Vd1 from the voltage dividing circuit 2.
【００２８】その他、本発明は上記した各実施例に限定
されるものではなく、次のような変形または拡張が可能
である。センサ素子の例として、圧電素子５を挙げた
が、前にも述べたようなピエゾ抵抗型の半導体加速度セ
ンサ、或いは絶対値レベルの信号電圧を発生する他の物
理量センサを用いることができる。つまり、このような
センサ素子用の信号処理回路全般に広く適用できるもの
である。アナログ乗算器を１３をギルバート・セル型乗
算回路により構成したが、これに限らないことは勿論で
ある。In addition, the present invention is not limited to the above embodiments, and the following modifications or expansions are possible. Although the piezoelectric element 5 has been described as an example of the sensor element, a piezoresistive semiconductor acceleration sensor as described above, or another physical quantity sensor that generates a signal voltage at an absolute value level can be used. That is, the present invention can be widely applied to all signal processing circuits for such a sensor element. Although the analog multiplier 13 is constituted by the Gilbert cell type multiplication circuit, it is a matter of course that the invention is not limited to this.
【図１】本発明の第１実施例を示す全体の電気的構成図FIG. 1 is an overall electrical configuration diagram showing a first embodiment of the present invention.
【図２】要部の電気的構成図FIG. 2 is an electrical configuration diagram of a main part.
【図３】本発明の第２実施例を示す図１相当図FIG. 3 is a view corresponding to FIG. 1, showing a second embodiment of the present invention.
【図４】本発明の第３実施例を示す図１相当図FIG. 4 is a view corresponding to FIG. 1, showing a third embodiment of the present invention;
【図５】本発明の第４実施例を示す図１相当図FIG. 5 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention;
１はセンサユニット、２は分圧回路、４は絶対基準電圧
回路、５は圧電素子（センサ素子）、６は電子回路、１
０は絶対電圧−レシオ変換回路（レシオメトリック回
路）、１１はＡ／Ｄ変換回路、１２は補助分圧回路、１
３はアナログ乗算器、１４は差動増幅回路、１５は電圧
発生回路を示す。1 is a sensor unit, 2 is a voltage dividing circuit, 4 is an absolute reference voltage circuit, 5 is a piezoelectric element (sensor element), 6 is an electronic circuit,
0 is an absolute voltage-ratio conversion circuit (ratiometric circuit), 11 is an A / D conversion circuit, 12 is an auxiliary voltage dividing circuit, 1
Reference numeral 3 denotes an analog multiplier, 14 denotes a differential amplifier circuit, and 15 denotes a voltage generation circuit.
Claims (4)
の信号電圧を処理するための電子回路を備えたセンサ用
信号処理回路において、 前記電子回路のための電源電圧に比例したレベルの比較
用電圧を出力する電圧発生回路と、 前記センサ素子からの信号電圧を前記比較用電圧のレベ
ルに比例したレベルの信号電圧に変換して出力するレシ
オメトリック回路と備えたことを特徴とするセンサ用信
号処理回路。1. A sensor signal processing circuit comprising an electronic circuit for processing a signal voltage of an absolute value level output from a sensor element, wherein a comparison voltage having a level proportional to a power supply voltage for the electronic circuit. And a ratiometric circuit that converts a signal voltage from the sensor element into a signal voltage having a level proportional to the level of the comparison voltage and outputs the signal voltage. circuit.
対基準電圧回路を備え、 前記レシオメトリック回路は、前記センサ素子からの信
号電圧と前記絶対基準電圧との差電圧を前記比較用電圧
のレベルに比例したレベルの信号電圧に変換して出力す
る構成とされていることを特徴とする請求項１記載のセ
ンサ用信号処理回路。2. An absolute reference voltage circuit that generates an absolute reference voltage of a predetermined level, wherein the ratiometric circuit compares a difference voltage between a signal voltage from the sensor element and the absolute reference voltage with a level of the comparison voltage. 2. The sensor signal processing circuit according to claim 1, wherein the signal is converted into a signal voltage having a level proportional to the signal voltage and outputted.
た第２の分圧比で分圧する補助分圧回路とを備え、 それら分圧回路及び補助分圧回路による各分圧電圧の差
電圧を前記比較用電圧として出力することを特徴とする
請求項１または２記載のセンサ用信号処理回路。3. The voltage generating circuit includes: a voltage dividing circuit that divides the power supply voltage at a first voltage dividing ratio; and a second voltage dividing ratio set to a value different from the first voltage dividing ratio. 3. The sensor according to claim 1, further comprising: an auxiliary voltage dividing circuit that divides the voltage by using the voltage dividing circuit, and outputs a difference voltage of each divided voltage by the voltage dividing circuit and the auxiliary voltage dividing circuit as the comparison voltage. Signal processing circuit.
算するアナログ乗算器と、 このアナログ乗算器から出力される信号電圧を前記分圧
回路の分圧電圧若しくは前記補助分圧回路の分圧電圧を
基準として増幅する差動増幅回路とを備えた構成とされ
ることを特徴とする請求項１ないし３の何れかに記載の
センサ用信号処理回路。4. The ratiometric circuit includes: an analog multiplier that multiplies a signal voltage from the sensor element by the comparison voltage; and a signal voltage output from the analog multiplier divided by the voltage divider circuit. 4. The sensor signal processing circuit according to claim 1, further comprising a differential amplifier circuit for amplifying the voltage based on a voltage or a divided voltage of the auxiliary voltage dividing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110840A JP4449152B2 (en) | 2000-04-12 | 2000-04-12 | Sensor signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110840A JP4449152B2 (en) | 2000-04-12 | 2000-04-12 | Sensor signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001296140A true JP2001296140A (en) | 2001-10-26 |
| JP4449152B2 JP4449152B2 (en) | 2010-04-14 |
Family
ID=18623281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000110840A Expired - Fee Related JP4449152B2 (en) | 2000-04-12 | 2000-04-12 | Sensor signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4449152B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010408A (en) * | 2004-06-23 | 2006-01-12 | Murata Mfg Co Ltd | Vibratory gyro |
| JP2008175805A (en) * | 2006-12-20 | 2008-07-31 | Epson Toyocom Corp | Vibration gyro sensor |
| US7779688B2 (en) | 2006-12-20 | 2010-08-24 | Epson Toyocom Corporation | Vibration gyro sensor |
| DE102018106948A1 (en) | 2017-03-23 | 2018-09-27 | Ngk Spark Plug Co., Ltd. | Power supply device |
-
2000
- 2000-04-12 JP JP2000110840A patent/JP4449152B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010408A (en) * | 2004-06-23 | 2006-01-12 | Murata Mfg Co Ltd | Vibratory gyro |
| JP2008175805A (en) * | 2006-12-20 | 2008-07-31 | Epson Toyocom Corp | Vibration gyro sensor |
| US7779688B2 (en) | 2006-12-20 | 2010-08-24 | Epson Toyocom Corporation | Vibration gyro sensor |
| JP2013029526A (en) * | 2006-12-20 | 2013-02-07 | Seiko Epson Corp | Vibration gyro sensor |
| DE102018106948A1 (en) | 2017-03-23 | 2018-09-27 | Ngk Spark Plug Co., Ltd. | Power supply device |
| JP2018159641A (en) * | 2017-03-23 | 2018-10-11 | 日本特殊陶業株式会社 | Voltage supply device |
| US10671103B2 (en) | 2017-03-23 | 2020-06-02 | Ngk Spark Plug Co., Ltd. | Voltage supply apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4449152B2 (en) | 2010-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1894026B1 (en) | Capacitance-to-voltage conversion method and apparatus | |
| US5134885A (en) | Circuit arrangement for measuring a mechanical deformation, in particular under the influence of a pressure | |
| JP2000266776A (en) | Amplification circuit for piezoelectric type acceleration sensor | |
| US20060043969A1 (en) | Integrated circuit for use with an external hall sensor, and hall sensor module | |
| US7652486B2 (en) | Capacitance detection circuit including voltage compensation function | |
| US4908870A (en) | Motional load driver | |
| JP4449152B2 (en) | Sensor signal processing circuit | |
| WO1997041447A1 (en) | Ratiometric circuit | |
| US6580277B1 (en) | Device for the ratiometric measurement of sensor signals | |
| JP2001091373A (en) | Pressure sensor circuit | |
| US20070175276A1 (en) | Sensor signal processing system and detector | |
| JP6409148B1 (en) | Pressure detector, processing circuit | |
| EP1118842B1 (en) | Air meter | |
| JP2563203Y2 (en) | Acceleration sensor | |
| US6133776A (en) | Signal processing circuit which provides for a temperature dependent voltage source that is also ratiometric to the supply voltage and method of use | |
| KR100216034B1 (en) | Inductance changing detecting apparatus | |
| JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
| CN113849032B (en) | Offset voltage correction circuit, integrated circuit, system and method | |
| WO2022239621A1 (en) | Sensor device | |
| JP4994149B2 (en) | Physical quantity sensor | |
| JPH0961189A (en) | Detector circuit for sensor | |
| JP2769379B2 (en) | Body control device | |
| JPH08139386A (en) | Waveform shaping circuit | |
| JP3164192B2 (en) | Square wave-voltage conversion circuit | |
| JPH11337381A (en) | Heat-sensitive flowmeter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |