JP2001292336A - Camera control unit and camera system - Google Patents
Camera control unit and camera systemInfo
- Publication number
- JP2001292336A JP2001292336A JP2000111925A JP2000111925A JP2001292336A JP 2001292336 A JP2001292336 A JP 2001292336A JP 2000111925 A JP2000111925 A JP 2000111925A JP 2000111925 A JP2000111925 A JP 2000111925A JP 2001292336 A JP2001292336 A JP 2001292336A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- signal
- frame reset
- frame
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Studio Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ビデオカメラが接
続されるカメラコントロールユニットおよびそれを複数
用いたカメラシステムに関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a camera control unit to which a video camera is connected and a camera system using a plurality of the camera control units.
【０００２】[0002]
【従来の技術】放送用あるいは業務用のビデオカメラ
は、カメラコントロールユニット（以下、ＣＣＵと記
す）と一体でカメラシステムを構築し使用されることが
ある。ＣＣＵは、ビデオカメラが外部と行うインターフ
エイスを一手に引き受けるもので、ビデオカメラヘ駆動
電力や基準信号を供給する一方、ビデオカメラから送ら
れたビデオ信号を受信し、微妙な色合わせ等の処理を行
い、所定のフォーマットの信号を出力するものである。2. Description of the Related Art A video camera for broadcasting or business use is sometimes used by constructing a camera system integrally with a camera control unit (CCU). The CCU handles the interface between the video camera and the outside world. It supplies drive power and reference signals to the video camera, receives video signals from the video camera, and performs subtle color matching and other processing. And outputs a signal in a predetermined format.
【０００３】このような機能を有するＣＣＵとビデオカ
メラを有するビデオカメラシステムにおいては、ＣＣＵ
とビデオカメラは通常１本のケーブルで接続される。In a video camera system having a CCU and a video camera having such functions, the CCU
And the video camera are usually connected by one cable.
【０００４】ＣＣＵは、標準フォーマットに合致した信
号を生成するために外部からリファレンス信号を入力
し、リファレンス信号に同期した同期信号を生成し、そ
の同期信号に色合わせ等の信号処理されたビデオ信号を
乗せる処理を行う。The CCU receives a reference signal from the outside in order to generate a signal conforming to the standard format, generates a synchronization signal synchronized with the reference signal, and applies a video signal subjected to signal processing such as color matching to the synchronization signal. Is carried out.
【０００５】[0005]
【発明が解決しようとする課題】ところで、従来のビデ
オカメラシステムにおいては、現行の標準テレビ信号方
式（ＳＤＴＶ）用だけの１種類だけに対応しているのが
一般的であった。By the way, conventional video camera systems generally correspond to only one type of current standard television signal system (SDTV).
【０００６】しかし、テレビジョン信号は近年の高画質
化、多用途化、ディジタル化により様々なフォーマット
が生まれている。たとえば、高画質が求められるハイビ
ジョン方式（ＨＤＴＶ）の１０８０／６Ｏｉ、７２０／
６０Ｐ、フィルムとの親和性のある１０８０／２４Ｐフ
ォーマットである。ところが、上述したように、従来１
つのＣＣＵで１つのフォーマットにしか対応できないこ
とから、各フォーマットの数だけＣＣＵを用意しなけれ
ばならず、煩わしさに耐えない。[0006] However, various formats have been created for television signals due to recent improvements in image quality, versatility, and digitization. For example, 1080 / 6Oi, 720 /
60P, 1080 / 24P format with affinity for film. However, as described above, the conventional 1
Since only one format can be supported by one CCU, CCUs must be prepared by the number of each format, which is not troublesome.
【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、各種フォーマットに対応可能な
カメラコントロールユニットおよびカメラシステムを提
供することにある。The present invention has been made in view of such circumstances, and an object of the present invention is to provide a camera control unit and a camera system that can support various formats.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、２以上の規格による映像信号を出力する
ために各映像信号のタイミング発生器を有するカメラコ
ントロールユニットであって、各規格の映像信号の基準
信号をそれぞれ入力し、それらの基準信号のフレーム位
相の共通するタイミングでフレームリセット信号を生成
し、そのフレームリセット信号によって全てのタイミン
グ発生器の同期をとる基準信号系を有する。According to the present invention, there is provided a camera control unit having a timing generator for each video signal for outputting video signals according to two or more standards. And a reference signal system for synchronizing all the timing generators with the frame reset signal by generating a frame reset signal at a timing common to the frame phases of the reference signals.
【０００９】また、本発明では、上記基準信号系は、フ
レーム番号を含む映像信号の基準信号が入力されたなら
ば、そのフレーム番号に基づいてフレームリセット信号
を生成する。Further, in the present invention, when a reference signal of a video signal including a frame number is input, the reference signal system generates a frame reset signal based on the frame number.
【００１０】また、本発明では、フレームリセット信号
出力端子を有し、上記基準信号系は、生成したフレーム
リセット信号を上記フレームリセット信号出力端子から
出力する。Further, in the present invention, a frame reset signal output terminal is provided, and the reference signal system outputs the generated frame reset signal from the frame reset signal output terminal.
【００１１】また、本発明では、フレームリセット信号
入力端子を有し、上記基準信号系は、フレームリセット
信号入力端子からフレームリセット信号が入力されたな
らば、当該入力フレームリセット信号で内部にある全て
のタイミング発生器の同期をとる。In the present invention, a frame reset signal input terminal is provided, and when the frame reset signal is input from the frame reset signal input terminal, the reference signal system includes all of the input frame reset signal. Synchronize the timing generator.
【００１２】また、本発明では、フレームリセット信号
入力端子とフレームリセット信号出力端子を有し、上記
基準信号系は、上記フレームリセット信号入力端子に外
部からのフレームリセット信号が入力されたならばフレ
ームリセット信号出力端子から上記外部からのフレーム
リセット信号を出力し、上記フレームリセット信号入力
端子に外部からのフレームリセット信号が入力されない
場合には、内部で生成されたフレームリセット信号を上
記フレームリセット信号出力端子から外部に出力する。In the present invention, a frame reset signal input terminal and a frame reset signal output terminal are provided, and the reference signal system includes a frame reset signal input terminal and a frame reset signal input terminal. The external frame reset signal is output from a reset signal output terminal, and when the external frame reset signal is not input to the frame reset signal input terminal, the internally generated frame reset signal is output to the frame reset signal output terminal. Output from the terminal to the outside.
【００１３】また、本発明のカメラシステムは、２以上
の規格による映像信号を出力するために各映像信号のタ
イミング発生器を有し、各規格の映像信号の基準信号を
それぞれ入力し、それらの基準信号のフレーム位相の共
通するタイミングでフレームリセット信号を生成し、そ
のフレームリセット信号によって全てのタイミング発生
器の同期をとる基準信号系と、生成したフレームリセッ
ト信号を外部に出力するフレームリセット信号出力端子
と含む基準カメラコントロールユニットと、上記基準カ
メラコントロールユニットによるフレームリセット信号
が入力されるフレームリセット信号入力端子と、フレー
ムリセット信号入力端子からフレームリセット信号が入
力されたならば、当該入力フレームリセット信号で内部
にある全てのタイミング発生器の同期をとる上記基準信
号系とを含むサブカメラコントロールユニットとを有す
る。Further, the camera system of the present invention has a timing generator for each video signal in order to output a video signal according to two or more standards, and inputs a reference signal of a video signal of each standard, respectively. A reference signal system that generates a frame reset signal at the same timing as the frame phase of the reference signal and synchronizes all timing generators with the frame reset signal, and a frame reset signal output that outputs the generated frame reset signal to the outside A reference camera control unit including the terminal, a frame reset signal input terminal to which a frame reset signal is input by the reference camera control unit, and a frame reset signal input from the frame reset signal input terminal when the frame reset signal is input from the frame reset signal input terminal. All ties inside And a sub-camera control unit comprising the aforementioned reference signal systems synchronize ring generator.
【００１４】また、本発明は、２以上の規格による映像
信号を出力するために各映像信号のタイミング発生器を
有し、各規格の映像信号の基準信号をそれぞれ入力し、
それらの基準信号のフレーム位相の共通するタイミング
でフレームリセット信号を生成し、そのフレームリセッ
ト信号によって全てのタイミング発生器の同期をとる基
準信号系と、フレームリセット信号入力端子と、フレー
ムリセット信号出力端子と含む複数のカメラコントロー
ルユニットを有し、上記各カメラコントロールユニット
の上記基準信号系は、上記フレームリセット信号入力端
子に外部からのフレームリセット信号が入力されたなら
ばフレームリセット信号出力端子から上記外部からのフ
レームリセット信号を出力し、上記フレームリセット信
号入力端子に外部からのフレームリセット信号が入力さ
れない場合には、内部で生成されたフレームリセット信
号を上記フレームリセット信号出力端子から外部に出力
する。Further, the present invention has a timing generator for each video signal to output video signals according to two or more standards, and inputs a reference signal of each standard video signal,
A frame reset signal is generated at a timing common to the frame phases of the reference signals, and a reference signal system for synchronizing all timing generators with the frame reset signal; a frame reset signal input terminal; and a frame reset signal output terminal And a plurality of camera control units including: a reference signal system of each of the camera control units, wherein a frame reset signal input terminal receives a frame reset signal from the outside; When the frame reset signal is not input from the outside to the frame reset signal input terminal, the internally generated frame reset signal is output from the frame reset signal output terminal to the outside.
【００１５】本発明によれば、カメラコントロールユニ
ットの基準信号系に、各規格の映像信号の基準信号がそ
れぞれ入力される。そして、それらの基準信号のフレー
ム位相の共通するタイミングでフレームリセット信号が
生成される。たとえば、基準信号系では、フレーム番号
を含む映像信号の基準信号が入力されたならば、そのフ
レーム番号に基づいてフレームリセット信号が生成され
る。そして、そのフレームリセット信号によって全ての
タイミング発生器がリセットされ、同期がとられる。According to the present invention, the reference signal of each standard video signal is input to the reference signal system of the camera control unit. Then, a frame reset signal is generated at a timing at which the frame phases of these reference signals are common. For example, in the reference signal system, when a reference signal of a video signal including a frame number is input, a frame reset signal is generated based on the frame number. Then, all the timing generators are reset by the frame reset signal, and synchronization is established.
【００１６】また、本発明によれば、複数のフォーマッ
ト、複数のＣＣＵというシステムで、全ＣＣＵの出力信
号が全て同期する。これに基づき、フォーマットが異な
る信号が同時運用される。また、ＣＣＵを複数使用する
ビデオカメラシステムで、すべてのＣＣＵ出力信号の同
期が保証される。その後スイッチャによりどのＣＣＵ出
力を選択されても同期の乱れがない画像が得られる。According to the present invention, in a system having a plurality of formats and a plurality of CCUs, all output signals of all the CCUs are synchronized. Based on this, signals of different formats are operated simultaneously. In a video camera system using a plurality of CCUs, synchronization of all CCU output signals is guaranteed. After that, no matter which CCU output is selected by the switcher, an image without disturbance in synchronization is obtained.
【００１７】[0017]
【発明の実施の形態】第１実施形態 図１は、本発明に係るＣＣＵ（カメラコントロールユニ
ット）の第１の実施形態を示すブロック構成図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a block diagram showing a first embodiment of a CCU (camera control unit) according to the present invention.
【００１８】本第１の実施形態に係るＣＣＵ１０は、図
示しないビデオカメラが外部と行うインターフエイスを
一手に引き受けるもので、ビデオカメラヘ駆動電力や基
準信号を供給する一方、ビデオカメラから送られたビデ
オ信号を受信し、微妙な色合わせ等の処理を行い、数種
類のフォーマット（２以上の規格）に適合した映像信号
を出力する機能を有する。具体的には、ＣＣＵ１０は、
所定フォーマットに合致した信号を生成するために、外
部から各規格の映像信号の基準信号をそれぞれ入力し、
基準信号に同期した同期信号を生成し、その同期信号に
色合わせ等の信号処理されたビデオ信号を乗せる処理を
行う機能を有し、図１は、このＣＣＵの基準信号系に関
するブロック図を示している。The CCU 10 according to the first embodiment takes over an interface with a video camera (not shown) from the outside, and supplies drive power and a reference signal to the video camera, while transmitting the reference signal from the video camera. It has a function of receiving a video signal, performing subtle color matching and other processing, and outputting a video signal that conforms to several types of formats (two or more standards). Specifically, the CCU 10
In order to generate a signal that conforms to the predetermined format, input the reference signal of each standard video signal from outside,
It has a function of generating a synchronizing signal synchronized with the reference signal and carrying a video signal subjected to signal processing such as color matching on the synchronizing signal. FIG. 1 is a block diagram showing a reference signal system of the CCU. ing.
【００１９】本第１の実施形態に係るＣＣＵ１０の基準
信号系は、複数（本実施形態では３）のタイミング発生
器（ＴＧ）１１−１〜１１−３、ウィンドウパルス発生
部１２、リセットパルス発生部１３、および基準信号入
力端子ＴIN1 ，ＴIN2 を主構成要素として有している。The reference signal system of the CCU 10 according to the first embodiment includes a plurality (three in this embodiment) of timing generators (TG) 11-1 to 11-3, a window pulse generator 12, a reset pulse generator It has a section 13 and reference signal input terminals TIN1 and TIN2 as main components.
【００２０】すなわち、本第１の実施形態に係るＣＣＵ
１０は、数種類のフォーマットに適合した信号を出力す
るためにタイミング発生器１１−１〜１１−３が、それ
ぞれのフォーマットごとに設けられている。たとえば、
１０８０／６０ｉ用のタイミング発生器（ＴＧ１）１１
−１、１０８０／２４Ｐ用のタイミング発生器（ＴＧ
２）１１−２、および５２５／６０ｉ用のタイミング発
生器（ＴＧ３）１１−３が設けられている。そして、こ
れらのタイミング発生器１１−１〜１１−３はすべてフ
レームリセット信号ＦＲＳＴにより同期がとられる。That is, the CCU according to the first embodiment
Numeral 10 is provided with timing generators 11-1 to 11-3 for each format in order to output signals conforming to several types of formats. For example,
Timing generator (TG1) 11 for 1080 / 60i
-1, 1080 / 24P timing generator (TG
2) A timing generator (TG3) 11-3 for 11-2 and 525 / 60i is provided. These timing generators 11-1 to 11-3 are all synchronized by the frame reset signal FRST.
【００２１】ＣＣＵ１０の基準信号入力端子ＴIN1 ，Ｔ
IN2 には、図２（ａ），（ｃ）に示すような、外部から
それぞれのフォーマットの基準信号であるゲンロック信
号ＬＫ１，ＬＫ２が入力される。本実施形態では、たと
えば基準信号入力端子ＴIN1 に入力されるゲンロック信
号ＬＫ１は、１０８０／６０ｉ用のゲンロック信号であ
り、基準信号入力端子ＴIN2 に入力されるゲンロック信
号ＬＫ２は、１０８０／２４Ｐ用のゲンロック信号であ
る。Reference signal input terminals TIN1, TIN of CCU 10
As shown in FIGS. 2A and 2C, genlock signals LK1 and LK2 which are reference signals of respective formats are input to IN2 from the outside. In this embodiment, for example, the genlock signal LK1 input to the reference signal input terminal TIN1 is a genlock signal for 1080 / 60i, and the genlock signal LK2 input to the reference signal input terminal TIN2 is genlock signal for 1080 / 24P. Signal.
【００２２】ウィンドウパルス発生部１２は、基準信号
入力端子ＴIN1 を介して入力したゲンロック信号ＬＫ１
に基づいて、図２（ｂ）に示すように、ゲンロック信号
ＬＫ１のフレーム位相のタイミング付近にウィンドウパ
ルスＷＮＤＰを発生し、リセットパルス発生部１３に出
力する。このウィンドウパルス発生部１２におけるウィ
ンドウパルスＷＮＤＰの発生は、たとえば遅延回路と単
安定マルチバイブレータを用いて行う。The window pulse generator 12 receives the genlock signal LK1 input through the reference signal input terminal TIN1.
2B, a window pulse WNDP is generated near the timing of the frame phase of the genlock signal LK1, and is output to the reset pulse generator 13. The generation of the window pulse WNDP in the window pulse generator 12 is performed using, for example, a delay circuit and a monostable multivibrator.
【００２３】リセットパルス発生部１３は、基準信号入
力端子ＴIN2 を介してゲンロック信号ＬＫ２を入力し、
ウィンドウパルス発生部１２によるウィンドウパルスＷ
ＮＤＰの中にゲンロック信号ＬＫ２のフレーム位相のタ
イミングがあれば、図２（ｄ）に示すように、フレーム
リセット信号ＦＲＳＴを発生し、各タイミング発生器１
１−１，１１−２，１１−３に供給する。The reset pulse generator 13 inputs a genlock signal LK2 via a reference signal input terminal TIN2,
Window pulse W by window pulse generator 12
If there is a timing of the frame phase of the genlock signal LK2 in the NDP, a frame reset signal FRST is generated as shown in FIG.
1-1, 11-2, and 11-3.
【００２４】以下に、リセットパルス発生部１３のフレ
ームリセット信号ＦＲＳＴの発生メカニズムについてさ
らに具体的に説明する。Hereinafter, the generation mechanism of the frame reset signal FRST of the reset pulse generation unit 13 will be described more specifically.
【００２５】たとえば、１０８０／６０ｉのフレーム周
期は２フィールドで１フレームであるので１／３０秒、
すなわち３３．３ｍｓであり、１０８０／２４Ｐのフレ
ーム周期は１／２４秒、すなわち４１．７ｍｓである。For example, the frame period of 1080 / 60i is 1/30 seconds since 2 fields are 1 frame.
That is, the frame period of 1080 / 24P is 1/24 seconds, that is, 41.7 ms.
【００２６】図３に示すように、ゲンロック信号ＬＫ１
が１０８０／６０ｉの信号で、ゲンロック信号ＬＫ２が
１０８０／２４Ｐの信号であったとき、フレームが一致
するのはその周期の最小公倍数である１６６．７ｍｓ毎
にくる。リセットパルス発生部１３は、このタイミング
ごとに所定幅のフレームリセット信号ＦＲＳＴを出力す
る。As shown in FIG. 3, the genlock signal LK1
Is a signal of 1080 / 60i and the genlock signal LK2 is a signal of 1080 / 24P, the frame coincides every 166.7 ms which is the least common multiple of the cycle. The reset pulse generator 13 outputs a frame reset signal FRST having a predetermined width at each timing.
【００２７】このフレームリセット信号ＦＲＳＴの発生
条件としては、リセットするＴＧの出力信号がすべて同
期すればよいので、入力される各種ゲンロツク信号のフ
レーム信号周期の最小公倍数の整数倍であればよい。上
記の例では１６６．７ｍｓに１回出る必要はなく、３倍
の周期である０．５秒周期に発生してもよいし、６倍で
ある１秒周期で発生して目的は達成される。The condition for generating the frame reset signal FRST is that the output signals of the TGs to be reset only have to be synchronized, so that it may be an integer multiple of the least common multiple of the frame signal period of the various genlock signals to be input. In the above example, it is not necessary to appear once every 166.7 ms, and it may occur in a 0.5-second cycle that is three times the cycle, or may occur in a one-second cycle that is six times the task is achieved. .
【００２８】なお、現行の放送方式であるＮＴＳＣ方式
のフレーム周波数は２９．９７フレーム／秒であり、３
０フレーム／秒に対して１／１．００１周期の関係にあ
る。１０８０／６０ｉ方式等にもこのような１／１．０
００周期のシステムと１／１．００１周期のシステムが
ある。上記の例は１／１．０００周期のシステムと１／
１．００１周期のシステムのそれぞれで成り立つが、相
互の変換には対応しない。The frame frequency of the current broadcasting system, the NTSC system, is 29.97 frames / sec.
There is a relationship of 1 / 1.001 cycle for 0 frames / sec. In the 1080 / 60i system and the like, such a 1 / 1.0
There are a system with a period of 00 and a system with a period of 1 / 1.001. The above example is for a system with a 1 / 1.000 cycle and 1 /
The system holds for each of the 1.001-period systems, but does not support mutual conversion.
【００２９】他の例として、１０８０／５０ｉのタイミ
ング発生器と１０８０／２４Ｐのタイミング発生器を有
するＣＣＵで、１０８０／５０ｉのゲンロック信号と２
４Ｐのゲンロック信号が入力されたならば、１０８０／
５０ｉのフレーム周期は４０ｍｓであり、２４Ｐのフレ
ーム周期は４１．７ｍｓであるのでフレーム周期の最小
公倍数は１．００秒となる。この場合は１秒の整数倍の
周期のフレームリセット信号であれば、１つのリセット
パルスで両者のタイミング発生器のタイミングを一致さ
せることができる。現在のフォーマットをすべて考慮す
ると、１秒で十分に対応可能である。As another example, in a CCU having a 1080 / 50i timing generator and a 1080 / 24P timing generator, a 1080 / 50i genlock signal and 2
If a 4P genlock signal is input, 1080 /
Since the frame period of 50i is 40 ms and the frame period of 24P is 41.7 ms, the least common multiple of the frame period is 1.00 seconds. In this case, if the frame reset signal has a cycle of an integral multiple of one second, the timing of both timing generators can be matched by one reset pulse. Considering all current formats, one second is sufficient.
【００３０】次に、上記構成による動作を説明する。Next, the operation of the above configuration will be described.
【００３１】基準信号入力端子ＴIN1 を介してゲンロッ
ク信号ＬＫ１がウィンドウパルス発生部１２に入力さ
れ、基準信号入力端子ＴIN2 を介してゲンロック信号Ｌ
Ｋ２がリセットパルス発生部１３に入力される。ウィン
ドウパルス発生部１２においては、基準信号入力端子Ｔ
IN1 を介して入力したゲンロック信号ＬＫ１に基づい
て、ゲンロック信号ＬＫ１のフレーム位相のタイミング
付近にウィンドウパルスＷＮＤＰが発生される。発生さ
れたウィンドウパルスＷＮＤＰは、リセットパルス発生
部１３に供給される。The genlock signal LK1 is input to the window pulse generator 12 via the reference signal input terminal TIN1, and the genlock signal L is input via the reference signal input terminal TIN2.
K2 is input to the reset pulse generator 13. In the window pulse generator 12, the reference signal input terminal T
Based on the genlock signal LK1 input via IN1, a window pulse WNDP is generated near the timing of the frame phase of the genlock signal LK1. The generated window pulse WNDP is supplied to the reset pulse generator 13.
【００３２】リセットパルス発生部１３においては、外
部からのゲンロック信号ＬＫ２、およびウィンドウパル
ス発生部１２によるウィンドウパルスＷＮＤＰを受け
て、ウィンドウパルスＷＮＤＰの中にゲンロック信号Ｌ
Ｋ２のフレーム位相のタイミングがあれば、フレームリ
セット信号ＦＲＳＴが発生され、各タイミング発生器１
１−１，１１−２，１１−３に供給される。タイミング
発生器１１−１〜１１−３はすべてフレームリセット信
号ＦＲＳＴにより同期がとられる。そして、同期がとら
れたタイミング発生器１１−１〜１１−３の出力タイミ
ング信号に合わせて所望の規格に応じたフォーマットの
切り換えが行われる。これにより、１つのＣＣＵ１０で
複数のフォーマットで映像信号が出力することが可能と
なる。The reset pulse generator 13 receives the genlock signal LK2 from the outside and the window pulse WNDP from the window pulse generator 12, and generates the genlock signal L in the window pulse WNDP.
If there is a frame phase timing of K2, a frame reset signal FRST is generated, and each timing generator 1
1-1, 11-2, and 11-3. The timing generators 11-1 to 11-3 are all synchronized by the frame reset signal FRST. Then, the format is switched according to a desired standard in accordance with the output timing signals of the synchronized timing generators 11-1 to 11-3. This allows one CCU 10 to output video signals in a plurality of formats.
【００３３】以上説明したように、本第１の実施形態に
よれば、基準信号入力端子ＴIN1 を介して入力したゲン
ロック信号ＬＫ１に基づいて、ゲンロック信号ＬＫ１の
フレーム位相のタイミング付近にウィンドウパルスＷＮ
ＤＰを発生し、リセットパルス発生部１３に出力するウ
ィンドウパルス発生部１２と、基準信号入力端子ＴIN2
を介してゲンロック信号ＬＫ２を入力し、ウィンドウパ
ルス発生部１２によるウィンドウパルスＷＮＤＰの中に
ゲンロック信号ＬＫ２のフレーム位相のタイミングがあ
れば、フレームリセット信号ＦＲＳＴを発生し、各タイ
ミング発生器１１−１，１１−２，１１−３に供給する
リセットパルス発生部１３とを設けたので、ＣＣＵ１０
から出力される各種フォーマットに対応した信号の同期
をとることができる利点がある。As described above, according to the first embodiment, the window pulse WN is generated near the timing of the frame phase of the genlock signal LK1 based on the genlock signal LK1 input through the reference signal input terminal TIN1.
A window pulse generator 12 for generating a DP and outputting the DP to a reset pulse generator 13; and a reference signal input terminal TIN2.
, The genlock signal LK2 is input via the window pulse generator ND. If the window pulse WNDP by the window pulse generator 12 includes the timing of the frame phase of the genlock signal LK2, a frame reset signal FRST is generated, and the timing generators 11-1 and 11-2 and 11-3, the reset pulse generator 13 is provided.
There is an advantage that it is possible to synchronize signals corresponding to various formats output from the.
【００３４】第２実施形態 図４は、本発明に係るＣＣＵの基準信号系の第２の実施
形態を示すブロック構成図である。 Second Embodiment FIG. 4 is a block diagram showing a second embodiment of the reference signal system of the CCU according to the present invention.
【００３５】本第２の実施形態が上述した第１の実施形
態と異なる点は、１０フィールドＢＢ（１０Ｆ−ＢＢ）
信号のように、フレーム番号が信号に挿入されている基
準信号がゲンロック信号として入力される点にある。The second embodiment differs from the first embodiment in that 10 fields BB (10F-BB) are used.
The point is that a reference signal in which a frame number is inserted into a signal like a signal is input as a genlock signal.
【００３６】なお、１０フィールドＢＢ信号のＢＢとは
Ｂｌａｃｋ Ｂｕｒｓｔの略であり、図５に示すよう
に、ブラックバースト信号の１５ライン目にフレーム番
号が６ビットで挿入されている信号である。The BB of the 10-field BB signal is an abbreviation of Black Burst, and as shown in FIG. 5, is a signal in which the frame number is inserted in the 15th line of the black burst signal in 6 bits.
【００３７】本第２の実施形態に係るＣＣＵ１０Ａは、
図４に示すように、タイミング発生器１１−１〜１１−
３、フレーム番号検出部１４、ウィンドウパルス発生部
１５、リセットパルス発生部１６、および信号入力端子
ＴIN3 を有している。The CCU 10A according to the second embodiment comprises:
As shown in FIG. 4, the timing generators 11-1 to 11-
3, a frame number detector 14, a window pulse generator 15, a reset pulse generator 16, and a signal input terminal TIN3.
【００３８】フレーム番号検出部１４は、信号入力端子
ＴIN3 にゲンロック信号として入力された１０フィール
ドＢＢ信号１０Ｆ−ＢＢの各フレームの１５ラインにあ
る６ビットの信号から現在のフレーム番号を検出し、フ
レーム番号が１のときだけウィンドウパルス発生部１５
に検出信号Ｓ１４を出力する。The frame number detecting section 14 detects the current frame number from the 6-bit signal in 15 lines of each frame of the 10-field BB signal 10F-BB input as a genlock signal to the signal input terminal TIN3, and Window pulse generator 15 only when the number is 1
Outputs the detection signal S14.
【００３９】ウィンドウパルス発生部１５は、フレーム
番号検出部１４による検出信号Ｓ１４、および信号入力
端子ＴIN3 を入力して、番号１のフレームのタイミング
だけウィンドウパルスを発生し、ウィンドウパルスＷＮ
ＤＰをリセットパルス発生部１６に出力する。The window pulse generator 15 receives the detection signal S14 from the frame number detector 14 and the signal input terminal TIN3, generates a window pulse only at the timing of the frame of the number 1, and generates a window pulse WN.
DP is output to the reset pulse generator 16.
【００４０】リセットパルス発生部１６は、信号入力端
子ＴIN3 を介してゲンロック信号としての１０フレーム
ＢＢ信号１０−ＢＢを入力し、ウィンドウパルス発生部
１５によるウィンドウパルスＷＮＤＰの中に１０フレー
ムＢＢ信号１０−ＢＢのフレーム位相のタイミングでフ
レームリセット信号ＦＲＳＴを発生し、各タイミング発
生器１１−１，１１−２，１１−３に供給する。The reset pulse generator 16 receives a 10-frame BB signal 10-BB as a genlock signal via the signal input terminal TIN3, and outputs the 10-frame BB signal 10-BB into the window pulse WNDP by the window pulse generator 15. A frame reset signal FRST is generated at the timing of the BB frame phase and supplied to each of the timing generators 11-1, 11-2, and 11-3.
【００４１】次に、上記構成による動作を説明する。Next, the operation of the above configuration will be described.
【００４２】信号入力端子ＴIN3 を介して入力された１
０フィールドＢＢ信号１０Ｆ−ＢＢはフレーム番号検出
部１４に入力される。フレーム番号検出部１４では、１
０フィールドＢＢ信号１０Ｆ−ＢＢの各フレームの１５
ラインにある６ビットの信号から現在のフレーム番号が
検出され、フレーム番号が１のときだけ検出信号Ｓ１４
が生成されてウィンドウパルス発生部１５に出力され
る。ウィンドウパルス発生部１５においては、フレーム
番号検出部１４による検出信号Ｓ１４、および信号入力
端子ＴIN3 を介して入力された１０フィールドＢＢ信号
１０Ｆ−ＢＢを受けて、番号１のフレームのタイミング
だけウィンドウパルスＷＮＤＰが発生され、リセットパ
ルス発生部１６に出力される。リセットパルス発生部１
６では、信号入力端子ＴIN3 を介して１０フレームＢＢ
信号１０−ＢＢが入力され、ウィンドウパルス発生部１
５によるウィンドウパルスＷＮＤＰの中に１０フレーム
ＢＢ信号１０−ＢＢのフレーム位相のタイミングでフレ
ームリセット信号ＦＲＳＴが発生され、各タイミング発
生器１１−１，１１−２，１１−３に供給される。これ
により、タイミング発生器１１−１〜１１−３はすべて
フレームリセット信号ＦＲＳＴにより同期がとられ、各
タイミング発生器１１−１〜１１−３は同期して動作す
る。The signal 1 input via the signal input terminal TIN3
The 0 field BB signal 10F-BB is input to the frame number detection unit 14. In the frame number detection unit 14, 1
0 field BB signal 15 of each frame of 10F-BB
The current frame number is detected from the 6-bit signal on the line, and the detection signal S14 is detected only when the frame number is 1.
Is generated and output to the window pulse generator 15. The window pulse generator 15 receives the detection signal S14 from the frame number detector 14 and the 10-field BB signal 10F-BB input via the signal input terminal TIN3, and receives the window pulse WNDP only at the timing of the frame of number 1. Is generated and output to the reset pulse generator 16. Reset pulse generator 1
In the case of No. 6, 10 frames BB via the signal input terminal TIN3
The signal 10-BB is input and the window pulse generator 1
5, a frame reset signal FRST is generated at the timing of the frame phase of the 10-frame BB signal 10-BB in the window pulse WNDP, and is supplied to each of the timing generators 11-1, 11-2, and 11-3. Thus, all the timing generators 11-1 to 11-3 are synchronized by the frame reset signal FRST, and the timing generators 11-1 to 11-3 operate in synchronization.
【００４３】本第２の実施形態によれば、上述した第１
の実施形態と同様の効果を得ることができる。According to the second embodiment, the above-described first embodiment
The same effect as that of the embodiment can be obtained.
【００４４】なお、上述した第１および第２の実施形態
においては、２つのゲンロック信号を例に説明したが、
ゲンロック信号が３種類以上入力される場合は３種類の
フレーム周期の最小公倍数の周期のフレームリセット信
号が得られればよい。すなわち、１つのゲンロック信号
から生成したウィンドウパルスのウィンドウの中に他の
すべてのゲンロック信号のフレーム位相が一致するとき
にリセットパルス発生部からフレームリセット信号ＦＲ
ＳＴを発生させればよい。In the first and second embodiments, two genlock signals have been described as examples.
When three or more types of genlock signals are input, a frame reset signal having a cycle of the least common multiple of the three types of frame cycles may be obtained. That is, when the frame phases of all other genlock signals coincide with the window of the window pulse generated from one genlock signal, the frame reset signal FR is output from the reset pulse generator.
ST may be generated.
【００４５】第３実施形態 図６は、本発明の第３の実施形態を示す構成図である。 Third Embodiment FIG. 6 is a block diagram showing a third embodiment of the present invention.
【００４６】本第３の実施形態と上述した第１および第
２の実施形態と異なる点は、１個のＣＣＵではなく、複
数のＣＣＵを同時並列的に使用する場合であることであ
る。図６は、２つのＣＣＵ２０、３０を使用する場合を
示している。The third embodiment differs from the first and second embodiments in that a plurality of CCUs are used in parallel instead of one CCU. FIG. 6 shows a case where two CCUs 20 and 30 are used.
【００４７】このように複数のＣＣＵ２０，３０を同時
並列的に使用する場合、全部のＣＣＵに多種類のゲンロ
ック信号を供給するのは得策ではない。ケーブル配線が
煩雑になるからである。また、多種類の中の１種類を選
択しなければならず、それぞれのＣＣＵで設定しなけれ
ばならないとすると煩雑であり、一つでも矛盾した設定
をすると当然ながらそのＣＣＵからは目的の信号が出力
されず他のＣＣＵと同期がとれない。When a plurality of CCUs 20 and 30 are used simultaneously in parallel as described above, it is not advisable to supply various types of genlock signals to all the CCUs. This is because the cable wiring becomes complicated. Also, if one of the many types must be selected and it must be set in each CCU, it is troublesome. If any inconsistent settings are made, the target signal is naturally output from that CCU. It is not output and cannot be synchronized with other CCUs.
【００４８】そこで、本第３の実施形態においては、す
べてのＣＣＵにゲンロック信号すべてを入力せずに、１
つのＣＣＵ２０だけにゲンロツク信号すべてを入力させ
る。そのＣＣＵ２０を基準ＣＣＵと呼ぶことにする。そ
して、基準ＣＣＵ２０からは、たとえば図１または図４
の構成に基づいて生成したフレームリセット信号ＦＲＳ
Ｔを外部へ出力させる。この外部へ出力されたフレーム
リセット信号ＦＲＳＴを別のＣＣＵ（以下、サブＣＣＵ
という）３０に送るように構成している。Therefore, in the third embodiment, one genlock signal is not input to all CCUs,
Only one CCU 20 is supplied with all the genlock signals. The CCU 20 will be referred to as a reference CCU. Then, from the reference CCU 20, for example, FIG.
Frame reset signal FRS generated based on the configuration of
Output T to the outside. The frame reset signal FRST output to the outside is transmitted to another CCU (hereinafter referred to as a sub-CCU).
30).
【００４９】図６に示す基準ＣＣＵ２０は、図１の回路
構成に、フレームリセット信号の出力端子ＴOT21を追加
したものであり、各部の構成、機能は第１の実施形態に
おいては図１に関連付けて説明した構成、機能と同様で
あることから、ここではその詳細な説明は省略する。The reference CCU 20 shown in FIG. 6 is obtained by adding a frame reset signal output terminal TOT21 to the circuit configuration of FIG. 1, and the configuration and function of each unit are related to FIG. 1 in the first embodiment. Since the configuration and function are the same as those described above, a detailed description thereof is omitted here.
【００５０】このサブＣＣＵ３０は、図６に示すよう
に、タイミング発生器３１−１〜３１−３、リセット信
号検出部３２、ウィンドウパルス発生部３３、リセット
パルス発生部３４、リセット信号入力端子ＴIN31、ゲン
ロック信号（基準信号）入力端子ＴIN32、およびフレー
ムリセット信号出力端子ＴOT31を有している。As shown in FIG. 6, the sub CCU 30 includes timing generators 31-1 to 31-3, a reset signal detector 32, a window pulse generator 33, a reset pulse generator 34, a reset signal input terminal TIN31, It has a genlock signal (reference signal) input terminal TIN32 and a frame reset signal output terminal TOT31.
【００５１】タイミング発生器３１−１〜３１−３は、
たとえば基準ＣＣＵ２０のタイミング発生器１１−１〜
１１−３と同様に、数種類（ここでは３種類）のフォー
マットに適合した信号を出力するためにそれぞれのフォ
ーマットごとに設けられている。本第３の実施形態で
は、第１の実施形態の場合と同様に、１０８０／６０ｉ
用のタイミング発生器（ＴＧ１）３１−１、１０８０／
２４Ｐ用のタイミング発生器（ＴＧ２）３１−２、およ
び５２５／６０ｉ用のタイミング発生器（ＴＧ３）３１
−３が設けられている。そして、これらのタイミング発
生器３１−１〜３１−３はすべてフレームリセット信号
ＦＲＳＴにより同期がとられる。The timing generators 31-1 to 31-3 are:
For example, the timing generators 11-1 to 11-1 of the reference CCU 20
As in 11-3, a signal is provided for each format in order to output a signal conforming to several (here, three) formats. In the third embodiment, as in the case of the first embodiment, 1080 / 60i
Timing generator (TG1) 31-1, 1080 /
Timing generator (TG2) 31-2 for 24P and timing generator (TG3) 31 for 525 / 60i
-3 is provided. These timing generators 31-1 to 31-3 are all synchronized by the frame reset signal FRST.
【００５２】リセット信号検出部３２は、入力端子ＴIN
31への入力信号から外部からのフレームリセット信号の
有無を検出し、検出したならば検出信号Ｓ３２をウィン
ドウパルス発生部３３に出力する。The reset signal detecting section 32 has an input terminal TIN
The presence / absence of an external frame reset signal is detected from the input signal to 31, and if detected, the detection signal S 32 is output to the window pulse generator 33.
【００５３】ウィンドウパルス発生部３３は、リセット
信号検出部３２による検出信号Ｓ３２を受けると、ウィ
ンドウパルスＷＮＤＰを発生して、リセットパルス発生
部３４に供給する。Upon receiving the detection signal S32 from the reset signal detector 32, the window pulse generator 33 generates a window pulse WNDP and supplies it to the reset pulse generator 34.
【００５４】リセットパルス発生部３４は、基準信号入
力端子ＴIN32を介してゲンロック信号ＬＫ２を入力し、
ウィンドウパルスのウィンドウの中にゲンロック信号の
フレーム位相があるときフレームリセット信号ＦＲＳＴ
を発生し、各タイミング発生器３１−１，３１−２，３
１−３に供給する。The reset pulse generator 34 inputs the genlock signal LK2 via the reference signal input terminal TIN32,
When the frame phase of the genlock signal is in the window of the window pulse, the frame reset signal FRST
And each of the timing generators 31-1, 31-2, 3
Supply to 1-3.
【００５５】次に、上記構成による動作を説明する。ま
ず、基準ＣＣＵ２０において、基準信号入力端子ＴIN1
を介してゲンロック信号ＬＫ１がウィンドウパルス発生
部１２に入力され、基準信号入力端子ＴIN2を介してゲ
ンロック信号ＬＫ２がリセットパルス発生部１３に入力
される。ウィンドウパルス発生部１２においては、基準
信号入力端子ＴIN1 を介して入力したゲンロック信号Ｌ
Ｋ１に基づいて、ゲンロック信号ＬＫ１のフレーム位相
のタイミング付近にウィンドウパルスＷＮＤＰが発生さ
れる。発生されたウィンドウパルスＷＮＤＰは、リセッ
トパルス発生部１３に供給される。Next, the operation of the above configuration will be described. First, in the reference CCU 20, the reference signal input terminal TIN1
, The genlock signal LK1 is input to the window pulse generator 12 and the genlock signal LK2 is input to the reset pulse generator 13 via the reference signal input terminal TIN2. In the window pulse generator 12, the genlock signal L input through the reference signal input terminal TIN1 is input.
Based on K1, a window pulse WNDP is generated near the timing of the frame phase of the genlock signal LK1. The generated window pulse WNDP is supplied to the reset pulse generator 13.
【００５６】リセットパルス発生部１３においては、外
部からのゲンロック信号ＬＫ２、およびウィンドウパル
ス発生部１２によるウィンドウパルスＷＮＤＰを受け
て、ウィンドウパルスＷＮＤＰの中にゲンロック信号Ｌ
Ｋ２のフレーム位相のタイミングがあれば、フレームリ
セット信号ＦＲＳＴが発生され、各タイミング発生器１
１−１，１１−２，１１−３に供給される。タイミング
発生器１１−１〜１１−３はすべてフレームリセット信
号ＦＲＳＴにより同期がとられる。そして、同期がとら
れたタイミング発生器１１−１〜１１−３の出力タイミ
ング信号に合わせて所望の規格に応じたフォーマットの
切り換えが行われる。これにより、１つの基準ＣＣＵ２
０で複数のフォーマットで映像信号が出力することが可
能となる。The reset pulse generator 13 receives the genlock signal LK2 from the outside and the window pulse WNDP from the window pulse generator 12, and generates the genlock signal L in the window pulse WNDP.
If there is a frame phase timing of K2, a frame reset signal FRST is generated, and each timing generator 1
1-1, 11-2, and 11-3. The timing generators 11-1 to 11-3 are all synchronized by the frame reset signal FRST. Then, the format is switched according to a desired standard in accordance with the output timing signals of the synchronized timing generators 11-1 to 11-3. Thereby, one reference CCU2
When 0, video signals can be output in a plurality of formats.
【００５７】また、リセットパルス発生部１３によるフ
レームリセット信号ＦＲＳＴは、出力端子ＴOT21から出
力され、サブＣＣＵ３０の入力端子ＴIN31に供給され
る。入力端子ＴIN31に供給された基準ＣＣＵ２０による
（外部からの）フレームリセット信号ＦＲＳＴは、リセ
ット信号検出部３２に入力される。リセット信号検出部
３２においては、入力端子ＴIN31への入力信号から外部
からのフレームリセット信号の有無を検出動作が行わ
れ、検出したならば検出信号Ｓ３２が生成されて、ウィ
ンドウパルス発生部３３に出力される。ウィンドウパル
ス発生部３３では、リセット信号検出部３２による検出
信号Ｓ３２を受けると、ウィンドウパルスＷＮＤＰが発
生されて、リセットパルス発生部３４に供給される。そ
して、リセットパルス発生部３４においては、基準信号
入力端子ＴIN32を介してゲンロック信号ＬＫ２が入力さ
れ、ウィンドウパルスのウィンドウの中にゲンロック信
号のフレーム位相があるときフレームリセット信号ＦＲ
ＳＴが発生されて、各タイミング発生器３１−１，３１
−２，３１−３に供給される。タイミング発生器３１−
１〜３１−３はすべてフレームリセット信号ＦＲＳＴに
より同期がとられる。そして、同期がとられたタイミン
グ発生器３１−１〜３１−３の出力タイミング信号に合
わせて所望の規格に応じたフォーマットの切り換えが行
われる。The frame reset signal FRST from the reset pulse generator 13 is output from the output terminal TOT21 and supplied to the input terminal TIN31 of the sub CCU 30. The frame reset signal FRST (from the outside) by the reference CCU 20 supplied to the input terminal TIN31 is input to the reset signal detection unit 32. The reset signal detector 32 detects the presence or absence of an external frame reset signal from the input signal to the input terminal TIN31. If detected, a detection signal S32 is generated and output to the window pulse generator 33. Is done. In the window pulse generator 33, upon receiving the detection signal S32 from the reset signal detector 32, a window pulse WNDP is generated and supplied to the reset pulse generator. The genlock signal LK2 is input to the reset pulse generator 34 via the reference signal input terminal TIN32, and when the frame phase of the genlock signal is in the window of the window pulse, the frame reset signal FR
ST is generated and each of the timing generators 31-1 and 31
-2, 31-3. Timing generator 31-
1 to 31-3 are all synchronized by the frame reset signal FRST. Then, the format is switched according to a desired standard in accordance with the output timing signals of the synchronized timing generators 31-1 to 31-3.
【００５８】以上のように、外部からのフレームリセッ
ト信号が入力されたならば、そのフレームリセット信号
は前のＣＣＵ２０ですべてのゲンロック信号のフレーム
位相が一致したときの信号であるから、通常はサブＣＣ
Ｕ３０においては、外部からのフレームリセット信号と
同じ信号がリセットパルス発生部３４から出力され、そ
のサブＣＣＵ３０内の全タイミング発生器３１−１〜３
１−３がリセットされる。このようにサブＣＣＵ３０も
基準ＣＣＵ２０と同期がとられ、出力映像信号の同期関
係が一致する。As described above, if a frame reset signal is input from the outside, the frame reset signal is a signal when all the genlock signals in the previous CCU 20 have the same frame phase. CC
In U30, the same signal as an external frame reset signal is output from reset pulse generating section 34, and all timing generators 31-1 to 31-3 in sub CCU 30 are output.
1-3 are reset. In this way, the sub-CCU 30 is also synchronized with the reference CCU 20, and the synchronization relationship of the output video signals matches.
【００５９】本第３の実施形態によれば、複数のフォー
マット、複数のＣＣＵというシステムで、全ＣＣＵの出
力信号が全て同期させることができる。したがって、フ
ォーマットが異なる信号を同時運用することが可能とな
る利点がある。According to the third embodiment, in a system having a plurality of formats and a plurality of CCUs, all output signals of all CCUs can be synchronized. Therefore, there is an advantage that signals of different formats can be operated simultaneously.
【００６０】第４実施形態 図７は、本発明の第４の実施形態を示す構成図である。 Fourth Embodiment FIG. 7 is a block diagram showing a fourth embodiment of the present invention.
【００６１】本第４の実施形態が上述した第３の実施形
態と異なる点は、ＣＣＵの数を２ではなく３以上にし
て、３個以上のＣＣＵを同時並列的に使用するようにし
たことにある。The difference between the fourth embodiment and the third embodiment is that the number of CCUs is not two but three or more, and three or more CCUs are used in parallel. It is in.
【００６２】図７の構成において、基準ＣＣＵ２０、お
よびサブＣＣＵ３０−１，３０−２，…は図６の構成と
同様である。したがって、図７ではその詳細な構成は省
略している。In the configuration of FIG. 7, reference CCU 20 and sub-CCUs 30-1, 30-2,... Are the same as those in FIG. Therefore, the detailed configuration is omitted in FIG.
【００６３】ところで、基準ＣＣＵ２０から他の全ての
サブＣＣＵに１対１で配信すると、基準ＣＣＵ２０の出
力コネクタ数が多くなる。そこで、本第４の実施形態で
は、図７に示すように、いわゆるループスルー形式を採
用している。このループスルー形式を採用することによ
り、基準ＣＣＵ２０のフレームリセット出力端子ＴOT31
は１つで済む。また、他のサブＣＣＵ３０−１，３０−
２、…はフレームリセット入力端子ＴIN31と、そのまま
出力するフレームリセット出力端子ＴOT31があればよ
い。また、フレームリセット信号は、基準ＣＣＵ２０で
はなく、専用の発生装置から分配してもよい。By the way, when the reference CCU 20 is distributed to all other sub-CCUs on a one-to-one basis, the number of output connectors of the reference CCU 20 increases. Therefore, in the fourth embodiment, a so-called loop-through format is employed as shown in FIG. By adopting this loop-through format, the frame reset output terminal TOT31 of the reference CCU 20
Need only one. In addition, the other sub-CCUs 30-1 and 30-
2,... Need only have a frame reset input terminal TIN31 and a frame reset output terminal TOT31 that outputs the frame reset as it is. The frame reset signal may be distributed from a dedicated generator instead of the reference CCU 20.
【００６４】以上のように、ＣＣＵを複数使用するビデ
オカメラシステムで、すべてのＣＣＵ出力信号の同期が
保証される。その後スイッチャによりどのＣＣＵ出力を
選択されても同期の乱れがない画像が得られる。As described above, in a video camera system using a plurality of CCUs, synchronization of all CCU output signals is guaranteed. After that, no matter which CCU output is selected by the switcher, an image without disturbance in synchronization is obtained.
【００６５】本第４の実施形態によれば、基準ＣＣＵ２
０にだけゲンロック信号を配線すればよい。他のサブＣ
ＣＵはフレームリセット入力端子ＴIN31と出力端子ＴOT
31を１つずつ装着すればよいので配線が簡易になるとう
利点がある。According to the fourth embodiment, the reference CCU2
A genlock signal only needs to be wired to 0. Other sub C
The CU has a frame reset input terminal TIN31 and an output terminal TOT.
There is an advantage in that wiring can be simplified since it is only necessary to mount 31 one by one.
【００６６】[0066]
【発明の効果】以上説明したように、本発明によればＣ
ＣＵから出力されるすべての信号の同期をとることがで
きる。また、本発明によれば、複数のフォーマット、複
数のＣＣＵというシステムで、全ＣＣＵの出力信号が全
て同期される。したがって、フォーマットが異なる信号
を同時運用することが可能となる。さらに、基準ＣＣＵ
にだけ基準信号（ゲンロック信号）を配線すればよい。
したがって、他のＣＣＵはフレームリセット入力端子と
出力端子を１つずつ装着すればよいので配線が簡易にな
る利点がある。As described above, according to the present invention, C
All signals output from the CU can be synchronized. Further, according to the present invention, in a system having a plurality of formats and a plurality of CCUs, all output signals of all the CCUs are synchronized. Therefore, it is possible to simultaneously operate signals having different formats. In addition, the reference CCU
The reference signal (genlock signal) may be wired only to the.
Therefore, the other CCUs have the advantage that wiring can be simplified because the frame reset input terminal and the output terminal only have to be mounted one by one.
【図１】本発明に係るＣＣＵ（カメラコントロールユニ
ット）の第１の実施形態を示すブロック構成図である。FIG. 1 is a block diagram showing a first embodiment of a CCU (camera control unit) according to the present invention.
【図２】図１の各部のタイミングチャートである。FIG. 2 is a timing chart of each unit in FIG.
【図３】フレームリセット信号の発生周期について説明
するための図である。FIG. 3 is a diagram for describing a generation cycle of a frame reset signal.
【図４】本発明に係るＣＣＵの基準信号系の第２の実施
形態を示すブロック構成図である。FIG. 4 is a block diagram showing a second embodiment of the reference signal system of the CCU according to the present invention.
【図５】１０フィールドＢＢ信号を説明するための図で
ある。FIG. 5 is a diagram for explaining a 10-field BB signal.
【図６】本発明の第３の実施形態を示す構成図である。FIG. 6 is a configuration diagram showing a third embodiment of the present invention.
【図７】本発明の第４の実施形態を示す構成図である。FIG. 7 is a configuration diagram showing a fourth embodiment of the present invention.
１０、１０Ａ…ＣＣＵ、１１−１〜１１−３…タイミン
グ発生器、１２，１５…ウィンドウパルス発生部、１
３，１６…リセットパルス発生部、１４…フレーム番号
検出部、２０…基準ＣＣＵ、３０…サブＣＣＵ、３１−
１〜３１−３…タイミング発生器、３２…リセット信号
検出部、３３…ウィンドウパルス発生部、３４…リセッ
トパルス発生部。10, 10A: CCU, 11-1 to 11-3: timing generator, 12, 15: window pulse generator, 1
3, 16: reset pulse generator, 14: frame number detector, 20: reference CCU, 30: sub-CCU, 31-
1-31-3 timing generator, 32 reset signal detector, 33 window pulse generator, 34 reset pulse generator.
Claims (10)
ために各映像信号のタイミング発生器を有するカメラコ
ントロールユニットであって、 各規格の映像信号の基準信号をそれぞれ入力し、それら
の基準信号のフレーム位相の共通するタイミングでフレ
ームリセット信号を生成し、そのフレームリセット信号
によって全てのタイミング発生器の同期をとる基準信号
系を有するカメラコントロールユニット。1. A camera control unit having a timing generator for each video signal for outputting video signals according to two or more standards, wherein a reference signal of a video signal of each standard is input, and the reference signal A camera control unit having a reference signal system for generating a frame reset signal at a timing common to the frame phases of the above and synchronizing all timing generators with the frame reset signal.
映像信号の基準信号が入力されたならば、そのフレーム
番号に基づいてフレームリセット信号を生成する請求項
１記載のカメラコントロールユニット。2. The camera control unit according to claim 1, wherein said reference signal system generates a frame reset signal based on the frame number when a reference signal of a video signal including a frame number is input.
記フレームリセット信号出力端子から出力する請求項１
記載のカメラコントロールユニット。3. A frame reset signal output terminal, wherein the reference signal system outputs the generated frame reset signal from the frame reset signal output terminal.
Camera control unit as described.
記フレームリセット信号出力端子から出力する請求項２
記載のカメラコントロールユニット。4. A frame reset signal output terminal, wherein the reference signal system outputs the generated frame reset signal from the frame reset signal output terminal.
Camera control unit as described.
フレームリセット信号が入力されたならば、当該入力フ
レームリセット信号で内部にある全てのタイミング発生
器の同期をとる請求項１記載のカメラコントロールユニ
ット。5. A timing signal generator having a frame reset signal input terminal, wherein, when a frame reset signal is input from the frame reset signal input terminal, all of the timing generators internally provided by the input frame reset signal are provided. 2. The camera control unit according to claim 1, wherein the camera control unit is synchronized with the camera control unit.
フレームリセット信号が入力されたならば、当該入力フ
レームリセット信号で内部にある全てのタイミング発生
器の同期をとる請求項２記載のカメラコントロールユニ
ット。6. A timing signal generator having a frame reset signal input terminal, wherein, when a frame reset signal is input from the frame reset signal input terminal, all of the timing generators internally provided by the input frame reset signal are provided. 3. The camera control unit according to claim 2, wherein the camera control unit is synchronized.
ムリセット信号出力端子を有し、 上記基準信号系は、上記フレームリセット信号入力端子
に外部からのフレームリセット信号が入力されたならば
フレームリセット信号出力端子から上記外部からのフレ
ームリセット信号を出力し、上記フレームリセット信号
入力端子に外部からのフレームリセット信号が入力され
ない場合には、内部で生成されたフレームリセット信号
を上記フレームリセット信号出力端子から外部に出力す
る請求項１記載のカメラコントロールユニット。7. A frame reset signal input terminal and a frame reset signal output terminal, wherein the reference signal system is a frame reset signal output terminal when an external frame reset signal is input to the frame reset signal input terminal. Output the frame reset signal from the outside, and when the frame reset signal from the outside is not input to the frame reset signal input terminal, the internally generated frame reset signal is output from the frame reset signal output terminal to the outside. 2. The camera control unit according to claim 1, wherein the output is performed.
ムリセット信号出力端子を有し、 上記基準信号系は、上記フレームリセット信号入力端子
に外部からのフレームリセット信号が入力されたならば
フレームリセット信号出力端子から上記外部からのフレ
ームリセット信号を出力し、上記フレームリセット信号
入力端子に外部からのフレームリセット信号が入力され
ない場合には、内部で生成されたフレームリセット信号
を上記フレームリセット信号出力端子から外部に出力す
る請求項２記載のカメラコントロールユニット。8. A frame reset signal input terminal and a frame reset signal output terminal, wherein the reference signal system is a frame reset signal output terminal if an external frame reset signal is input to the frame reset signal input terminal. Output the frame reset signal from the outside, and when the frame reset signal from the outside is not input to the frame reset signal input terminal, the internally generated frame reset signal is output from the frame reset signal output terminal to the outside. 3. The camera control unit according to claim 2, which outputs.
ために各映像信号のタイミング発生器を有し、各規格の
映像信号の基準信号をそれぞれ入力し、それらの基準信
号のフレーム位相の共通するタイミングでフレームリセ
ット信号を生成し、そのフレームリセット信号によって
全てのタイミング発生器の同期をとる基準信号系と、生
成したフレームリセット信号を外部に出力するフレーム
リセット信号出力端子と含む基準カメラコントロールユ
ニットと、 上記基準カメラコントロールユニットによるフレームリ
セット信号が入力されるフレームリセット信号入力端子
と、フレームリセット信号入力端子からフレームリセッ
ト信号が入力されたならば、当該入力フレームリセット
信号で内部にある全てのタイミング発生器の同期をとる
上記基準信号系とを含むサブカメラコントロールユニッ
トとを有するカメラシステム。9. A timing generator for each video signal for outputting a video signal according to two or more standards, a reference signal for a video signal of each standard being input, and a common frame phase of the reference signals. A reference camera control unit that includes a reference signal system that generates a frame reset signal at the timing of synchronization and synchronizes all timing generators with the frame reset signal, and a frame reset signal output terminal that outputs the generated frame reset signal to the outside And a frame reset signal input terminal to which a frame reset signal is input by the reference camera control unit, and, when a frame reset signal is input from the frame reset signal input terminal, all timings inside the input frame reset signal. Synchronizing generator Camera system and a sub-camera control unit and a signal system.
るために各映像信号のタイミング発生器を有し、各規格
の映像信号の基準信号をそれぞれ入力し、それらの基準
信号のフレーム位相の共通するタイミングでフレームリ
セット信号を生成し、そのフレームリセット信号によっ
て全てのタイミング発生器の同期をとる基準信号系と、
フレームリセット信号入力端子と、フレームリセット信
号出力端子と含む複数のカメラコントロールユニットを
有し、 上記各カメラコントロールユニットの上記基準信号系
は、上記フレームリセット信号入力端子に外部からのフ
レームリセット信号が入力されたならばフレームリセッ
ト信号出力端子から上記外部からのフレームリセット信
号を出力し、上記フレームリセット信号入力端子に外部
からのフレームリセット信号が入力されない場合には、
内部で生成されたフレームリセット信号を上記フレーム
リセット信号出力端子から外部に出力するカメラシステ
ム。10. A timing generator for each video signal for outputting a video signal according to two or more standards, a reference signal for a video signal of each standard is input, and a common frame phase of the reference signals is used. A reference signal system that generates a frame reset signal at the timing of the synchronization, and synchronizes all the timing generators with the frame reset signal;
A plurality of camera control units including a frame reset signal input terminal and a frame reset signal output terminal, wherein the reference signal system of each of the camera control units receives an external frame reset signal at the frame reset signal input terminal If the frame reset signal is output from the frame reset signal output terminal, the frame reset signal is input from the outside, and if the external frame reset signal is not input to the frame reset signal input terminal,
A camera system for outputting an internally generated frame reset signal from the frame reset signal output terminal to the outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111925A JP4631125B2 (en) | 2000-04-07 | 2000-04-07 | Camera control unit, video signal synchronization method, and camera system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111925A JP4631125B2 (en) | 2000-04-07 | 2000-04-07 | Camera control unit, video signal synchronization method, and camera system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001292336A true JP2001292336A (en) | 2001-10-19 |
| JP4631125B2 JP4631125B2 (en) | 2011-02-16 |
Family
ID=18624181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111925A Expired - Lifetime JP4631125B2 (en) | 2000-04-07 | 2000-04-07 | Camera control unit, video signal synchronization method, and camera system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4631125B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426840C (en) * | 2005-04-15 | 2008-10-15 | 索尼株式会社 | Multicamera system, image pickup apparatus, image pickup control method, controller and control method thereof |
| JP2011071833A (en) * | 2009-09-28 | 2011-04-07 | Brother Industries Ltd | Communication terminal device, terminal control method, and terminal control program |
| WO2023100680A1 (en) * | 2021-12-03 | 2023-06-08 | ソニーグループ株式会社 | Information processing system and information processing method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114657A (en) * | 1984-11-09 | 1986-06-02 | Victor Co Of Japan Ltd | Device for generating time code synchronously with television signal |
| JPH02143688A (en) * | 1988-09-19 | 1990-06-01 | Grass Valley Group Inc:The | Hetero-video-format discriminator |
| JPH08125922A (en) * | 1994-10-27 | 1996-05-17 | Toshiba Corp | Television camera device |
| JPH08275022A (en) * | 1995-03-31 | 1996-10-18 | Sony Corp | Video camera equipment |
| JPH08280042A (en) * | 1995-04-06 | 1996-10-22 | Sony Corp | Timing generation circuit |
| JPH09284789A (en) * | 1996-04-18 | 1997-10-31 | Victor Co Of Japan Ltd | Synchronization system for image signal processing system |
| JPH1147087A (en) * | 1997-08-01 | 1999-02-23 | Olympus Optical Co Ltd | Endoscope imaging device |
-
2000
- 2000-04-07 JP JP2000111925A patent/JP4631125B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114657A (en) * | 1984-11-09 | 1986-06-02 | Victor Co Of Japan Ltd | Device for generating time code synchronously with television signal |
| JPH02143688A (en) * | 1988-09-19 | 1990-06-01 | Grass Valley Group Inc:The | Hetero-video-format discriminator |
| JPH08125922A (en) * | 1994-10-27 | 1996-05-17 | Toshiba Corp | Television camera device |
| JPH08275022A (en) * | 1995-03-31 | 1996-10-18 | Sony Corp | Video camera equipment |
| JPH08280042A (en) * | 1995-04-06 | 1996-10-22 | Sony Corp | Timing generation circuit |
| JPH09284789A (en) * | 1996-04-18 | 1997-10-31 | Victor Co Of Japan Ltd | Synchronization system for image signal processing system |
| JPH1147087A (en) * | 1997-08-01 | 1999-02-23 | Olympus Optical Co Ltd | Endoscope imaging device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426840C (en) * | 2005-04-15 | 2008-10-15 | 索尼株式会社 | Multicamera system, image pickup apparatus, image pickup control method, controller and control method thereof |
| JP2011071833A (en) * | 2009-09-28 | 2011-04-07 | Brother Industries Ltd | Communication terminal device, terminal control method, and terminal control program |
| WO2023100680A1 (en) * | 2021-12-03 | 2023-06-08 | ソニーグループ株式会社 | Information processing system and information processing method |
| JP7522326B2 (en) | 2021-12-03 | 2024-07-24 | ソニーグループ株式会社 | Information processing system and information processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4631125B2 (en) | 2011-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005009031A1 (en) | Image pickup apparatus and synchronization signal generating apparatus | |
| US8306128B2 (en) | Clocked output of multiple data streams from a common data port | |
| JPH04137886A (en) | 4-screen split display device | |
| KR100633965B1 (en) | Image switching device and image outputting devices | |
| US20180376181A1 (en) | Networked video communication applicable to gigabit ethernet | |
| JP2005514816A (en) | Multiplexed analog to digital converter | |
| JP4631125B2 (en) | Camera control unit, video signal synchronization method, and camera system | |
| JP2000232630A (en) | Transmission method, reception method, transmitter and receiver | |
| JP2645906B2 (en) | Solid-state imaging device | |
| JP2010278983A (en) | Apparatus and method of transmitting images | |
| JPH04175075A (en) | Video camera apparatus | |
| JP2577975B2 (en) | Monitoring system | |
| JP3515172B2 (en) | TV camera device | |
| JPH04348676A (en) | Synchronizing method for video device | |
| JPH08186753A (en) | Image pickup device | |
| US7463306B1 (en) | Processing interlaced and pseudo interlaced signals | |
| JPH07312710A (en) | Head separate type ccd camera head | |
| JPH08275022A (en) | Video camera equipment | |
| JP2840429B2 (en) | Video signal communication method | |
| JP2774286B2 (en) | Multiplexing method of synchronization signal in digital image signal processing | |
| JP3244474B2 (en) | Image-pickup device | |
| JPH06276424A (en) | Drive system for ccd camera | |
| JPH11317908A (en) | Video changeover device | |
| JPH06189900A (en) | Electronic endoscopic device | |
| JPH10233954A (en) | Image pickup device and image processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4631125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |