JP2001290700A - 出力ｆｉｆｏデータ転送制御装置 - Google Patents

出力ｆｉｆｏデータ転送制御装置

Info

Publication number
JP2001290700A
JP2001290700A JP2000106780A JP2000106780A JP2001290700A JP 2001290700 A JP2001290700 A JP 2001290700A JP 2000106780 A JP2000106780 A JP 2000106780A JP 2000106780 A JP2000106780 A JP 2000106780A JP 2001290700 A JP2001290700 A JP 2001290700A
Authority
JP
Japan
Prior art keywords
data
output fifo
output
instruction
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000106780A
Other languages
English (en)
Inventor
Junko Obara
淳子 小原
Hiroyuki Kawai
浩行 河合
Yoshitsugu Inoue
喜嗣 井上
Robert Streitenberger
ロバート・ストライテンベルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000106780A priority Critical patent/JP2001290700A/ja
Priority to US09/778,778 priority patent/US6697889B2/en
Publication of JP2001290700A publication Critical patent/JP2001290700A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 プログラムによるＦＩＦＯの空き領域の確認
を不要とし、効率良くＦＩＦＯ領域を利用することによ
ってデータ転送処理速度を向上させることが可能な出力
ＦＩＦＯデータ転送制御装置を提供すること。 【解決手段】 出力ＦＩＦＯデータ転送制御装置４２
は、複数個のバンクを含む出力ＦＩＦＯ記憶装置４４へ
のデータ転送命令を解析し、転送されるデータ量を算出
する命令解析部５０と、命令解析部５０により算出され
たデータ量から出力中のバンクに書込まれたデータ量を
算出し、出力中のバンクの空き容量が所定の条件を充足
するか否かを示す判定フラグを出力するデータカウント
部５２、５４と、データカウント部５２、５４からの判
定フラグまたは出力ＦＩＦＯ記憶装置４４から出力され
るフルフラグがリセットされるまで次の命令の処理を禁
止するフルチェック部５６とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数個の演算器
を持つプロセッサにおいて、１つの命令により任意の数
のデータを先入先出記憶装置（以下単に「ＦＩＦＯ」と
呼ぶ。）を介して出力装置に転送する際の転送を制御す
るための出力ＦＩＦＯデータ転送制御装置に関し、特
に、ＦＩＦＯのオーバーフローを防止することが可能な
出力ＦＩＦＯデータ転送制御装置に関する。
【０００２】
【従来の技術】複数個の演算器を有するプロセッサなど
において、出力装置との処理タイミングの相違を吸収し
たりするために、ＦＩＦＯが使用される。図２２を参照
して、従来の技術にかかるプロセッサ１４０は、複数個
の演算器４０と、演算器４０の出力を受ける出力ＦＩＦ
Ｏデータ転送制御装置１４２と、出力ＦＩＦＯデータ転
送制御装置１４２の出力を一時保持し、出力装置４６に
出力するための出力ＦＩＦＯ４４とを含む。
【０００３】出力ＦＩＦＯデータ転送制御装置１４２
は、出力ＦＩＦＯ４４への書込み命令を解析するための
命令解析部１５０と、出力ＦＩＦＯ４４に書込まれたデ
ータの数をカウントするためのデータカウント部１５２
と、出力ＦＩＦＯ４４がＦｕｌｌか否かを調べるための
フラグを生成するためのチェックフラグ生成部１５４
と、チェックフラグ生成部１５４が生成したＦｕｌｌフ
ラグに基づいて出力ＦＩＦＯ４４がＦｕｌｌ状態か否か
を判定するためのＦｕｌｌチェック部１５６とを含む。
【０００４】図２３を参照して、この出力ＦＩＦＯデー
タ転送制御装置１４２は以下のように動作する。まず命
令解析部１５０が、演算器４０からの出力ＦＩＦＯ４４
への書込命令を解析し、出力ＦＩＦＯ４４にデータを書
込む（ステップ１。なお以下の説明では「ステップ」を
単に「Ｓ」と記載する。）。データカウント部１５２
は、命令解析部１５０によって出力ＦＩＦＯ４４にデー
タが書込まれるたびにカウントをインクリメントする
（Ｓ２）ことにより出力ＦＩＦＯ４４に書込まれたデー
タ数をカウントする。チェックフラグ生成部１５４は、
データカウント部１５２のカウントの値が出力ＦＩＦＯ
４４のサイズ以上の場合にはチェックフラグ（fullchec
k）をセットする。
【０００５】一方出力ＦＩＦＯ４４においては、現在書
込中のバンクの次のバンクへの書込ができないときに
は、フラグOFIFO_full_flagをセットすることによりそ
れを示す。Ｆｕｌｌチェック部１５６は、OFIFO_full_f
lagとfullcheckとの論理積をとり、その結果が１の場合
には出力ＦＩＦＯ４４への書込が不可であると判定して
フラグfullcheckの値を１に設定する（Ｓ３）。したが
ってこの場合、Ｆｕｌｌチェック部１５６は、出力ＦＩ
ＦＯ４４の次のバンクのデータが全て読み出され次のバ
ンクが空となるまで（すなわちOFIFO_full_flagが０に
なるまで）、次の命令による出力ＦＩＦＯ４４への書込
を止める（Ｓ５）。
【０００６】
【発明が解決しようとする課題】この従来の方法では、
たとえば出力ＦＩＦＯ４４のあるバンクの最後にデータ
が書込まれてバンクの最後に達したことが検出された後
に、次のバンクにデータを書込むことができるか否かを
判定している。すなわち、バンクの終わりにデータが書
込まれた後で、次のバンクへのデータの書込が可能か否
かが判定される。
【０００７】そのため、従来の方法では、１命令で複数
のバンクにまたがって格納しなければならないデータ転
送が生じると、Ｆｕｌｌチェック部１５６によって次の
バンクへの書込が不可能であるという判定がなされてい
る場合にも、その書込を止めることができないという問
題があった。
【０００８】こうした問題を解決するために従来は、プ
ロセッサが実行するプログラム側で、出力ＦＩＦＯ４４
にデータを書込む処理を行なう前に、必ず出力ＦＩＦＯ
４４のＦｕｌｌ状態をチェックする必要があった。この
チェック処理のため、従来の出力ＦＩＦＯデータ転送制
御装置を用いた場合にはデータ処理転送速度の低下が引
き起こされている。
【０００９】たとえば、図２４を参照して、出力ＦＩＦ
Ｏ４４が４バンク構成であると想定する。図示されるよ
うに、バンク２の最後にデータ１個分の空きがあるが、
バンク３は全て書込み済みであるものとする。このと
き、従来の方法では、バンク２の最後のデータが書込ま
れた時点でＦＵＬＬチェックを行なっている。そのため
たとえばバンク２の最後のデータを書込む命令が２個以
上のデータ（たとえば３個のデータ）を転送するような
命令であった場合には、バンク３の２個分のデータが、
まだ読み出されていないにもかかわらず上書きされてし
まうことになる。
【００１０】こうした問題が生じないようにするために
は、前述したとおりプログラム側で転送の前に出力ＦＩ
ＦＯ４４がＦｕｌｌか否かをチェックする必要がある。
場合によっては、命令発行のたびに毎回このチェックを
行なう必要が生じることもある。
【００１１】こうした問題を解決するための一つの提案
が特開平１１−１６１４６７号公報に開示されている。
この公報に開示の技術では、メモリをある境界で二つの
ブロックに分け、それぞれを別のＦＩＦＯとして使用し
ている。そしてそれぞれのＦＩＦＯの次の書込み位置の
算出（次アドレスの決定）方法を工夫して書込み／読出
制御回路の回路構成が複雑になるのを防止しているとと
もに、各ＦＩＦＯごとに、次に書込まれるデータの大き
さと空き領域とを比較して、それぞれ空き領域が不足し
ているか否か、書込が可能か否かを判定している。
【００１２】しかしこの技術では、ＦＩＦＯの数が２つ
に限定されているために、大容量のデータを扱うことが
できない。また、二つのブロックが別々のＦＩＦＯとし
て使用されているため、メモリ領域の使用効率が悪いと
いう問題がある。
【００１３】また、特開昭６３−１６７９４９号公報
は、直列に接続された複数個のＦＩＦＯで構成される効
率のよいデータ転送システムを開示している。この技術
では、ＦＩＦＯ毎に、ＦＩＦＯバッファがエンプティか
否かを示す情報を持ち、それによってＦＩＦＯ全体とし
てどの程度の空き領域があるかを把握している。そし
て、こうして得られた空き領域の大きさと転送データの
大きさとを比較して空き領域の方が大きい場合にのみデ
ータをＦＩＦＯバッファに書込んでいる。
【００１４】しかしこの技術では、ＦＩＦＯ毎に、エン
プティか否かを示す情報を持ち、かつ一つのＦＩＦＯに
一つでもデータが書込まれるとそのＦＩＦＯはエンプテ
ィでないとされる。そのため、実際にはまだ空き領域を
もつＦＩＦＯでもその領域を使用することができない場
合が生ずる。そのためにやはりＦＩＦＯの領域全体を効
率良く使用できずその結果転送効率も低下するという問
題がある。
【００１５】それゆえに本発明の目的は、プログラムに
よるＦＩＦＯの空き領域不要とし、効率良くＦＩＦＯ領
域を利用することによってデータ転送処理速度を向上さ
せることが可能な出力ＦＩＦＯデータ転送制御装置を提
供することである。
【００１６】
【課題を解決するための手段】この発明にかかる出力Ｆ
ＩＦＯデータ転送制御装置は、複数個のバンクからなる
出力ＦＩＦＯ記憶装置への演算器によるデータ転送命令
を解析して、転送されるデータ量を算出するとともに当
該データを出力ＦＩＦＯ記憶装置に書込む命令解析回路
を含む。出力ＦＩＦＯ記憶装置は、書込中のバンクの次
のバンクがフル状態のときにはフルフラグを出力する機
能を有する。この出力ＦＩＦＯデータ転送制御装置はさ
らに、命令解析回路により算出されたデータ量から、出
力中のバンクに書込まれたデータ量を算出し、出力中の
バンクの空き容量が所定の条件を充足するか否かを判定
して判定フラグを出力するデータカウント回路と、デー
タカウント回路からの判定フラグまたは出力ＦＩＦＯ記
憶装置から出力されるフルフラグがリセットされるまで
次の命令の処理を禁止するフルチェック回路とを含む。
【００１７】命令処理後、出力ＦＩＦＯ記憶装置の出力
中のバンクの空き容量を計算し、その空き容量がある条
件を充足しておらず、かつ次のバンクがフル状態である
場合には、次の命令の処理が禁止される。バンクの最後
まで到達する前に、次のデータを書込んでも不都合がな
いか否かが判定されるため、データの上書きが生ずるお
それはない。このとき、複数個のバンクの各々について
フルか否かを判定する必要はない。またプログラムでデ
ータの上書きを防止する処理を行なう必要もない。
【００１８】好ましくは、データカウント回路は、命令
解析回路により算出されたデータ量から、出力中のバン
クに書込まれたデータ量を算出し、出力中のバンクの空
き容量が一回に転送可能な最大データ量以上であるとい
う条件が充足されるか否かを判定して判定フラグを出力
する。
【００１９】一回に転送可能な最大データ量以上の空き
容量が確保されたとき、または次のバンクがフルでなく
なったときに次の命令の処理が開始されるので、次の命
令で最大量のデータが出力ＦＩＦＯ記憶装置に転送され
ても上書きされたりするおそれはない。
【００２０】この発明の他の局面によれば、出力ＦＩＦ
Ｏデータ転送制御装置は、出力ＦＩＦＯ記憶装置への演
算器によるデータ転送命令を解析して、転送されるデー
タ量を算出するとともに当該データを出力ＦＩＦＯ記憶
装置に書込む命令解析回路を含む。出力ＦＩＦＯ記憶装
置は、出力ＦＩＦＯ記憶装置からデータが読み出される
と読み出されたデータの個数を示す読出信号を出力す
る。この出力ＦＩＦＯデータ転送制御装置はさらに、命
令解析回路により算出されたデータ量と、読出信号とか
ら、出力ＦＩＦＯ記憶装置の空き容量を算出し、出力Ｆ
ＩＦＯ記憶装置の空き容量が所定の条件を充足するか否
かを判定して判定フラグを出力するデータカウント回路
と、データカウント回路からの判定フラグがリセットさ
れるまで次の命令の処理を禁止するフルチェック回路と
を含む。
【００２１】命令処理後、出力ＦＩＦＯ記憶装置の空き
容量を計算し、その空き容量がある条件を充足していな
い場合には、次の命令の処理が禁止される。必ず十分な
空き容量があることが確認されてから次の命令が処理さ
れるため、データの上書きが生ずるおそれはない。また
プログラムでデータの上書きを防止する処理を行なう必
要もなく、処理の高速化を図ることができる。
【００２２】出力ＦＩＦＯ記憶装置は複数個のバンクを
含んでもよいし、単一のバンクのみ含んでもよい。いず
れの場合にも、データの転送処理を高速化することがで
きる。
【００２３】好ましくは、データカウント回路は、命令
解析回路により算出されたデータ量と、読出信号とか
ら、出力ＦＩＦＯ記憶装置の空き容量を算出し、出力Ｆ
ＩＦＯ記憶装置の空き容量が１回に転送可能な最大デー
タ量以上であるという条件が充足されるか否かを判定し
て判定フラグを出力する。
【００２４】出力ＦＩＦＯ記憶装置の空き容量が１回に
転送可能な最大データ量以上のときのみ次の命令が処理
される。したがって、次の命令で転送されるデータ量が
最大データ量であったとしてもデータの上書きが生ずる
おそれはない。そのためプログラムにおいてデータの上
書きを回避するための処理を行なうことが不要で、処理
を高速化することができる。
【００２５】
【発明の実施の形態】実施の形態１ 図１を参照して、本発明の実施の形態１にかかる出力Ｆ
ＩＦＯデータ転送制御装置を含むプロセッサ３０は、複
数個の演算器４０と、この演算器４０の出力されるデー
タを受ける出力ＦＩＦＯデータ転送制御装置４２と、出
力ＦＩＦＯデータ転送制御装置４２によって制御され、
演算器４０からのデータを一時保持して出力装置４６に
転送するための、複数個のバンクからなる出力ＦＩＦＯ
４４とを含む。
【００２６】出力ＦＩＦＯデータ転送制御装置４２は、
出力ＦＩＦＯ４４への書込命令を解析し、当該命令によ
って出力ＦＩＦＯ４４に出力されるデータ数（ｍ）を算
出する命令解析部５０と、出力ＦＩＦＯ４４の各バンク
に書込まれているデータをカウントするためのデータカ
ウント部５２と、出力ＦＩＦＯ４４のバンクがＦｕｌｌ
状態か否かを調べるためのフラグを生成するチェックフ
ラグ生成部５４と、出力ＦＩＦＯ４４の空き領域の大き
さが所定の条件を充足しているか否かを調べ、その結果
に応じて命令解析部５０による次の命令に対する処理を
禁止するためのＦｕｌｌチェック部５６とを含む。
【００２７】図２を参照して、この出力ＦＩＦＯデータ
転送制御装置４２は以下のように動作する。まず命令解
析部５０は、命令を解析して次に出力ＦＩＦＯ４４に書
込まれるべきデータの数（ｍ）を算出し（Ｓ１１）、こ
のデータを出力ＦＩＦＯ４４に書込む。データカウント
部５２は、出力ＦＩＦＯ４４の各バンクに書込まれてい
るデータの数を示すカウンタの値にｍの値を加算する。
すなわち、以下の式によってカウンタの値Counterを計
算する（Ｓ２１）。
【００２８】Counter = Counter + m …(1) チェックフラグ生成部５４は、カウンタの値Counter
と、出力ＦＩＦＯ４４のサイズ（Ｎ）から１命令で書込
めるデータの最大数（Ｍ）を減算した数（ＮＮ＝Ｎ−
Ｍ）とを比較する。チェックフラグ生成部５４は、カウ
ンタの値CounterがＮＮ以上の場合には、チェックフラ
グfullcheckをセットし、他の場合にはリセットする
（Ｓ１３）。これをＣ言語の記法にしたがって書けば以
下のとおりとなる。
【００２９】 fullcheck = (NN=(N-M))<=counter) ? 1:0 …(2) Ｆｕｌｌチェック部５６は、出力ＦＩＦＯ４４の次のバ
ンクへの書込みができるか否かを示すフラグOFIFO_full
_flag（できないとき１、それ以外のとき０となるもの
とする。）とチェックフラグ生成部５４が生成したチェ
ックフラグfullcheckとの論理積をとる（Ｓ１４）。そ
してこの結果OFIFO_fullが１か否かを判定する（Ｓ１
５）。結果OFIFO_fullが１のときには、処理はＳ１４に
戻る（Ｓ１５にて「ＹＥＳ」）。その結果、出力ＦＩＦ
Ｏ４４のデータが読出されてOFIFO_full_flagがリセッ
トされるまでＳ１４およびＳ１５の処理が繰返され、出
力ＦＩＦＯ４４への次のデータの書込みをする命令の処
理が止められる。なおOFIFO_full_flagは、Ｎ個のＦＩ
ＦＯのバンクのうち、Ｎ−１個まではデータが書込まれ
ており、全てのデータがまだ読出されていない状態で、
Ｎ番目のバンクにデータが初めて書込まれたときにセッ
トされるものとする。
【００３０】Ｓ１５の判定の結果が「ＮＯ」となると処
理はＳ１１に戻り、次の命令に対する処理が行なわれ
る。
【００３１】このような構成とすることにより、出力Ｆ
ＩＦＯ４４に書込まれるデータの数が、データを出力Ｆ
ＩＦＯ４４に書込む前にカウントされ、バンクの終わり
には必ず出力ＦＩＦＯ４４の空き領域の大きさが所定の
条件を充足しているか否かが調べられる。その結果、バ
ンクの境界をまたがるようなデータ転送があった場合
に、、ハードウェアにより高速にバンクがＦｕｌｌとな
るおそれがあるか否かを判定することができプログラム
側でバンクがＦｕｌｌか否かを判定する必要がなくな
る。処理速度の遅いソフトウェア処理が避けられ、デー
タ転送速度を向上させることができる。
【００３２】この実施の形態１の出力ＦＩＦＯデータ転
送制御装置の動作を具体的な例をあげて説明する。
【００３３】図３に示すように出力ＦＩＦＯ４４が４つ
のバンクBank１〜４を含み、各バンクのサイズが３２で
あるものとする。この時、式（２）に示すＮＮ＝Ｎ−Ｍ
の値はＮＮ＝３２−４＝２８である。したがってCounte
r>=28となるとfullcheckがセットされる。
【００３４】図３において斜線で示した部分にはデータ
が書込済み（未読出）であるものとする。すなわち、バ
ンク１、３、４は全て書込み済みであり、バンク２のみ
が２５個分だけ書込み済みであり未読出であるものとす
る。演算器の数は４つで、１命令で最大４個のデータが
同時に転送される可能性があるものとする。書込中のバ
ンクはバンク２である。このとき、次のバンク（バンク
３）への書込はできないので、OFIFO_full_flagはセッ
トされている。
【００３５】この状態で以下のような命令が順に発行さ
れるものとし、そのときの出力ＦＩＦＯ４４の状態につ
いて説明する。
【００３６】 命令Ａ：１個のデータ転送 命令Ｂ：３個のデータ転送 命令Ｃ：４個のデータ転送 （１）（Ｓ１１：図２） Ｆｕｌｌチェック部５６が命令Ａを解析し、ｍ＝１を求
める。出力ＦＩＦＯ４４にデータを１個書込む（図
４）。
【００３７】（２）（Ｓ１２） データカウント部５２においてCounter=Counter+1が計
算される。したがってCounter=25+1=26が求められる。
【００３８】（３）（Ｓ１３） チェックフラグ生成部５４において、Countet>=28が成
り立たないので、fullcheckはセットされない。
【００３９】（４）（Ｓ１４、１５） fullcheckが０であるので、チェックフラグ生成部５４
における判定の結果、処理はＳ１１に戻る。
【００４０】（５）（Ｓ１１） 命令解析部５０において、次の命令（命令Ｂ）を解析
し、ｍ＝３を求める。さらに出力ＦＩＦＯ４４に対して
データを３個書込む（図５）。
【００４１】（６）（Ｓ１２） データカウント部５２においてCounter=26+3=29を求め
る。
【００４２】（７）（Ｓ１３） チェックフラグ生成部５４において、Counter>=28が成
り立つのでfullcheckがセットされる。
【００４３】（８）（Ｓ１４） Ｆｕｌｌチェック部５６において、fullcheckが１、OFI
FO_full_flagも１であるのでOFIFO_fullは１となる。
【００４４】（９）（Ｓ１５） OFIFO_fullが１であるので、OFIFO_full_flagがリセッ
トされるまで（すなわち出力ＦＩＦＯ４４のバンク３の
データが読み出されるまで）、Ｆｕｌｌチェック部５６
の処理（Ｓ１４およびＳ１５）を繰返す。バンク３のデ
ータが読み出され、OFIFO_full_flagがリセットされる
とＦｕｌｌチェック部５６での判定の結果処理はＳ１１
に戻る。このときの出力ＦＩＦＯ４４の状態を図６に示
す。
【００４５】（１０）（Ｓ１１） 命令解析部５０が次の命令Ｃを解析し、ｍ＝４を求め、
出力ＦＩＦＯ４４に対して４個のデータを書込む。
【００４６】（１１）（Ｓ１２） データカウント部５２においてCounter=29+4=33が求め
られる。
【００４７】（１２）（Ｓ１３） チェックフラグ生成部５４は、Counter>=28が成り立つ
のでfullcheckをセットする。
【００４８】（１３）（Ｓ１４） OFIFO_full_flagは０である。したがってＦｕｌｌチェ
ック部５６の判定結果であるOFIFO_fullも０となる。
【００４９】（１４）（Ｓ１５） OFIFO_fullが０であるためＳ１１に戻る（図７）。この
後の命令でデータ転送が行なわれる場合には、バンク３
のデータは既に読出済みである。したがってデータの上
書きが生ずるおそれはない。
【００５０】以上のようにこの実施の形態の出力ＦＩＦ
Ｏデータ転送制御装置４２によれば、出力ＦＩＦＯ４４
にデータを書込む際に、そのデータ数を求め、バンクの
終わりでそのバンクの空き領域の大きさを調べるように
した。そして、バンクをまたがってデータを書込む可能
性がある場合には、出力ＦＩＦＯ４４に対するデータ転
送が確実に行える状態となるまで次の命令を受付けな
い。そのため、バンクをまたがるデータの書込みが発生
してもオーバーフローを回避でき、読み出されていない
データに上書きされるおそれはない。したがって、プロ
グラム側でそうしたデータの上書きを防止するための方
策をとる必要はない。その結果、データ転送処理速度の
向上を図ることができる。
【００５１】実施の形態２ 上に説明した実施の形態１では、出力ＦＩＦＯ４４が複
数個のバンクからなっており、そのために上記した構成
でうまく転送を行なうことができる。ところが、出力Ｆ
ＩＦＯがバンクを１個しか持たないときに実施の形態１
と同様の方法を適用しようとすると、このバンクに実際
には空き領域がある場合であっても一部でもデータが書
込まれているとOFIFO_full_flagはリセットされない。
その間、データの書込はストップされる。そのためにデ
ータの転送処理速度が低下してしまうおそれがある。
【００５２】この実施の形態２において説明する出力Ｆ
ＩＦＯデータ転送制御装置は、出力ＦＩＦＯのバンクが
１つの場合でも高速にデータ転送を行なうよう改良した
ものである。そのためにこの実施の形態２では、単にＦ
ＩＦＯが全く空かそうでないかを示すフラグのみでな
く、ＦＩＦＯにどの程度の空き領域があるかを調べ、空
き領域がある場合にはOFIFO_full_flagをリセットし、
ない場合にはセットする。以下この実施の形態２にかか
る出力ＦＩＦＯデータ転送制御装置について詳細に説明
する。
【００５３】図８を参照して、この実施の形態２にかか
る出力ＦＩＦＯデータ転送制御装置７２を含むプロセッ
サ７０は、演算器４０と、出力ＦＩＦＯデータ転送制御
装置７２と、一つのバンクからなり、出力ＦＩＦＯデー
タ転送制御装置７２からのデータを出力装置４６に出力
するための出力ＦＩＦＯ７４とを含む。
【００５４】出力ＦＩＦＯデータ転送制御装置７２は、
出力ＦＩＦＯ７４への書込み命令を解析するための命令
解析部８０と、出力ＦＩＦＯ７４に空き領域があるか否
かを調べるためのデータカウント部８２と、出力ＦＩＦ
Ｏ７４がＦｕｌｌ状態か否かを調べるためのＦｕｌｌチ
ェック部８６とを含む。
【００５５】図９を参照して、出力ＦＩＦＯデータ転送
制御装置７２は以下のように動作する。命令解析部８０
は、演算器４０から出力ＦＩＦＯ７４へのデータの書込
み命令を受けると、書込まれるデータ数（ｍ）を求め、
出力ＦＩＦＯ７４にデータを書込む（Ｓ２１）。データ
カウント部８２は、自分が維持している出力ＦＩＦＯ７
４内に格納されているデータ数を表わすカウンタの値ｎ
ｕｍに、命令解析部８０が求めた値ｍを加算する。すな
わち以下の計算が行なわれる（Ｓ２２）。
【００５６】ｎｕｍ＝ｎｕｍ＋ｍ …(4) データカウント部８２はさらに、出力ＦＩＦＯ７４から
データが読み出された場合には、読み出された数（ｒと
する。）だけ、カウンタの値ｎｕｍから減算する。すな
わち以下の計算が行なわれる（Ｓ２３）。
【００５７】ｎｕｍ＝ｎｕｍ-r …(5) データカウント部８２はこうして計算して得られたカウ
ンタの値ｎｕｍの値が出力ＦＩＦＯ７４のサイズ（Ｎ）
から１命令で転送できるデータの最大数（Ｍ）を減算し
た値（Ｎ−Ｍ）以上か否かを判定する（Ｓ２４）。ｎｕ
ｍ＞N-MであればフラグOFIFO_full_flag_mをセットし、
それ以外であればOFIFO_full_flag_mをリセットする
（Ｓ２４）。これをＣ言語の記法にしたがって表現する
と以下のとおりとなる。
【００５８】 OFIFO_full_flag_m=(num>=N-M) ? 1:0 …(6) そしてＦｕｌｌチェック部８６は、OFIFO_full_flag_m
が１であればＳ２３に戻り（Ｓ２５）、OFIFO_full_fla
g_mがリセットされるまでＳ２３〜Ｓ２５の処理を繰返
す。すなわち出力ＦＩＦＯデータ転送制御装置７２は、
出力ＦＩＦＯ７４からデータが読み出されて式（６）内
の条件式が成立しなくなるまで、次の命令を受付けな
い。式（６）内の条件式が成立すると制御はＳ２１に戻
り、次の命令の処理を行なう。
【００５９】この出力ＦＩＦＯデータ転送制御装置７２
の動作を具体的な例で説明する。図１０に示すように、
出力ＦＩＦＯ７４はサイズが３２で１個のバンクを持つ
ものとする。演算器４０の数は４つ、したがって最大４
個のデータが同時に転送される可能性があるものとす
る。このとき、式（６）のNN＝N-MはNN＝32-4＝8とな
る。すなわち出力ＦＩＦＯデータ転送制御装置７２は、
ｎｕｍ＞＝28のときにOFIFO_full_flag_mをセットす
る。
【００６０】たとえば、図１０に示すように出力ＦＩＦ
Ｏ７４に２５個のデータが書込まれており、１個も読み
出されていない場合を想定する（ｎｕｍ＝25）。このと
き、以下のような命令が発行され、かつ命令Ａと命令Ｂ
との間に２個のデータが読み出されるものとする。
【００６１】 命令Ａ：１個転送（２個読出） 命令Ｂ：３個転送 命令Ｃ：４個転送 このとき、具体的な動作にしたがって出力ＦＩＦＯ７４
の状態は以下のように変化する。
【００６２】（１） （Ｓ２１） 命令解析部８０において命令Ａが解析され、ｍ＝１が求
められる。また出力ＦＩＦＯ７４にデータが１個書込ま
れる。
【００６３】（２）（Ｓ２２） データカウント部８２においてｎｕｍ＝25＋1＝26を求
める（図１１）。
【００６４】（３）（Ｓ２３） データが２個読み出されたことに応答して、データカウ
ント部８２においてｎｕｍ＝26-2＝24が計算される（図
１２）。
【００６５】（４）（Ｓ２４） ｎｕｍ＞＝28が満足されないので、Ｆｕｌｌチェック部
８６はOFIFO_full_flag_mをリセットする。
【００６６】（５）（Ｓ２５） OFIFO_full_flag_mが０であるので、制御はＳ２１に戻
り次の命令（命令Ｂ）の処理が開始される。
【００６７】（６）（Ｓ２１） 命令解析部８０が命令Ｂを解析しｍ＝３を求める。出力
ＦＩＦＯ７４にデータが３個書込まれる。
【００６８】（７）（Ｓ２２、Ｓ２３） データカウント部８２においてｎｕｍ＝24＋3＝27が求
められる。データの読出はなく、r＝0である。したがっ
てｎｕｍ＝27である（図１３）。
【００６９】（８）（Ｓ２４） ｎｕｍ＞＝28を満足しないので、Ｆｕｌｌチェック部８
６はOFIFO_full_flag_mをリセットする。
【００７０】（９）（Ｓ２５） OFIFO_full_flag_mが０であるので、制御はＳ２１に戻
り、次の命令（命令Ｃ）の処理が開始される。
【００７１】（１０）（Ｓ２１） 命令解析部８０が命令Ｃを解析しｍ＝４を求める。出力
ＦＩＦＯ７４にデータが４個書込まれる。
【００７２】（１１）（Ｓ２２、Ｓ２３） データカウント部８２においてｎｕｍ＝ｎｕｍ＋ｍ＝27
＋4＝31が求められる（図１４）。
【００７３】（１２）（Ｓ２４） ｎｕｍ＞＝28が成り立つので、Ｆｕｌｌチェック部８６
はOFIFO_full_flag_mをセットする。
【００７４】（１３）（Ｓ２５） OFIFO_full_flag_mが１であるので、Ｆｕｌｌチェック
部８６はOFIFO_full_flag_mが１になるまでＳ２３〜Ｓ
２５の処理を繰返す。出力ＦＩＦＯ７４からデータが４
個以上読み出されてOFIFO_full_flag_mがリセットされ
０になれば（図１５）、制御はＳ２１に戻りさらに次の
命令の処理が開始される。
【００７５】以上のようにこの実施の形態の装置では、
出力ＦＩＦＯ７４に空き領域があるか否かを調べ、十分
な空き領域さえあれば全てのデータが読み出される前に
データを出力ＦＩＦＯ７４に書込むことができる。その
結果、出力ＦＩＦＯ７４への書込みが停止するおそれが
少なくなり、出力ＦＩＦＯ７４を効率良く使用してデー
タ転送処理速度を向上させることができる。
【００７６】実施の形態３ 上に説明した実施の形態２では、出力ＦＩＦＯのバンク
数が１であり、それ故に上記したように十分な空き領域
があるか否かを調べることによってデータ転送処理速度
の向上を図っている。しかし、出力ＦＩＦＯに十分な空
き領域があるか否かを調べる手法は、出力ＦＩＦＯのバ
ンク数が１のときだけに適用可能なわけではなく、バン
ク数が複数のときにも適用できる。以下に説明する実施
の形態３は、そうした例である。
【００７７】図１６を参照して、この実施の形態３にか
かる出力ＦＩＦＯデータ転送制御装置１１２を有するプ
ロセッサ１００は、演算器４０と、出力ＦＩＦＯデータ
転送制御装置１１２と、出力ＦＩＦＯデータ転送制御装
置１１２から受けるデータを出力装置４６に出力する、
複数個のバンクを含む出力ＦＩＦＯ４４とを含む。
【００７８】出力ＦＩＦＯデータ転送制御装置１１２
は、演算器４０から受ける命令を解析するための命令解
析部１２０と、出力ＦＩＦＯ４４に空き領域があるか否
かを調べるためのデータカウント部１２２と、出力ＦＩ
ＦＯ４４がＦｕｌｌ状態か否かを調べるためのＦｕｌｌ
チェック部１２６とを含む。
【００７９】図１７を参照して、この出力ＦＩＦＯデー
タ転送制御装置１１２は以下のように動作する。命令解
析部１２０は、演算器４０から出力ＦＩＦＯ４４へのデ
ータの書込み命令を受けると、書込まれるデータ数
（ｍ）を求め、出力ＦＩＦＯ４４にデータを書込む（Ｓ
２１）。データカウント部１２２は、自分が維持してい
る出力ＦＩＦＯ４４内に格納されているデータ数を表わ
すカウンタの値ｎｕｍに、命令解析部１２０が求めた値
ｍを加算する。すなわち以下の計算が行なわれる（Ｓ２
２）。
【００８０】ｎｕｍ＝ｎｕｍ＋ｍ …(4) データカウント部１２２はさらに、出力ＦＩＦＯ４４か
らデータが読み出された場合には、読み出された数
（ｒ）だけ、カウンタの値ｎｕｍから減算する。すなわ
ち以下の計算が行なわれる（Ｓ２３）。
【００８１】ｎｕｍ＝ｎｕｍ−ｒ …(5) データカウント部１２２はこうして計算して得られたカ
ウンタの値ｎｕｍの値が出力ＦＩＦＯ４４の各バンクの
トータルサイズ（Ｎ＊Ｂ、ただしＢはバンク数）から１
命令で転送できるデータの最大数（Ｍ）を減算した値
（ＮＮ＝Ｎ＊Ｂ−Ｍ）以上か否かを判定する（Ｓ２
４）。ｎｕｍ＞N*B-MであればフラグOFIFO_full_flag_m
をセットし、それ以外であればOFIFO_full_flag_mをリ
セットする（Ｓ３４）。これをＣ言語の記法にしたがっ
て表現すると以下のとおりとなる。
【００８２】 OFIFO_full_flag_m=(num>=N*B-M) ? 1:0 …(7) そしてＦｕｌｌチェック部１２６は、OFIFO_full_flag_
mが１であればＳ２３に戻り（Ｓ２５）、OFIFO_full_fl
ag_mがリセットされるまでＳ２３〜Ｓ２５の処理を繰返
す。すなわち出力ＦＩＦＯデータ転送制御装置１１２
は、出力ＦＩＦＯ４４からデータが読み出されて式
（６）内の条件式が成立しなくなるまで、次の命令を受
付けない。式（６）内の条件式が成立すると制御はＳ２
１に戻り、次の命令の処理を行なう。
【００８３】このときの出力ＦＩＦＯ４４の状態を具体
的に説明する。図１８に示すように、出力ＦＩＦＯ４４
が、各々サイズが３２の４つのバンクを有するものとす
る（Ｂ＝４）。演算器４０の数は４つで、したがって同
時に４個のデータが出力ＦＩＦＯ４４に転送される可能
性があるものとする（Ｍ＝４）。このとき、式（７）の
ＮＮ＝Ｎ＊Ｂ−Ｍ＝３２＊４−４＝１２４である。した
がってｎｕｍ＞＝124のときにOFIFO_full_flag_mがセッ
トされる。
【００８４】たとえば図１８に示すように出力ＦＩＦＯ
４４に１２１個のデータが書込まれており、１個も読み
出されていないものとする（ｎｕｍ＝121）。そして、
以下のような命令が発行されるものとし、かつ命令Ａと
命令Ｂとの間には出力ＦＩＦＯ４４から２個のデータが
読み出されるものと仮定する。
【００８５】 命令Ａ：１個転送（２個読出） 命令Ｂ：３個転送 命令Ｃ：４個転送 このとき、具体的な動作にしたがって出力ＦＩＦＯ７４
の状態は以下のように変化する。
【００８６】（１） （Ｓ２１） 命令解析部１２０において命令Ａが解析され、ｍ＝１が
求められる。また出力ＦＩＦＯ４４にデータが１個書込
まれる。
【００８７】（２）（Ｓ２２） データカウント部１２２においてｎｕｍ＝121＋1＝122
を求める。
【００８８】（３）（Ｓ２３） データが２個読み出されたことに応答して、データカウ
ント部１２２においてｎｕｍ＝122-2＝120が計算され
る。
【００８９】（４）（Ｓ３４） ｎｕｍ＞＝124が満足されないので、Ｆｕｌｌチェック
部１２６はOFIFO_full_flag_mをリセットする。
【００９０】（５）（Ｓ２５） OFIFO_full_flag_mが０であるので、制御はＳ２１に戻
り次の命令（命令Ｂ）の処理が開始される。
【００９１】（６）（Ｓ２１） 命令解析部１２０が命令Ｂを解析しｍ＝３を求める。出
力ＦＩＦＯ４４にデータが３個書込まれる。
【００９２】（７）（Ｓ２２、Ｓ２３） データカウント部１２２においてｎｕｍ＝120＋3＝123
が求められる。データの読出はなく、r＝0である。した
がってｎｕｍ＝123である。
【００９３】（８）（Ｓ２４） ｎｕｍ＞＝124を満足しないので、Ｆｕｌｌチェック部
１２６はOFIFO_full_flag_mをリセットする。
【００９４】（９）（Ｓ２５） OFIFO_full_flag_mが０であるので、制御はＳ２１に戻
り、次の命令（命令Ｃ）の処理が開始される。
【００９５】（１０）（Ｓ２１） 命令解析部１２０が命令Ｃを解析しｍ＝４を求める。出
力ＦＩＦＯ４４にデータが４個書込まれる。
【００９６】（１１）（Ｓ２２、Ｓ２３） データカウント部１２２においてｎｕｍ＝ｎｕｍ＋ｍ＝
123＋4＝127が求められる。
【００９７】（１２）（Ｓ２４） ｎｕｍ＞＝124が成り立つので、Ｆｕｌｌチェック部１
２６はOFIFO_full_flag_mをセットする。
【００９８】（１３）（Ｓ２５） OFIFO_full_flag_mが１であるので、Ｆｕｌｌチェック
部１２６はOFIFO_full_flag_mが０になるまでＳ２３〜
Ｓ２５の処理を繰返す。出力ＦＩＦＯ４４からデータが
４個以上読み出されてOFIFO_full_flag_mがリセットさ
れ０になれば、制御はＳ２１に戻りさらに次の命令の処
理が開始される。
【００９９】以上のようにしてこの実施の形態の装置に
おいても、出力ＦＩＦＯ４４が複数個のバンクを有して
いる場合にも、出力ＦＩＦＯ４４の空き領域をカウント
することにより出力ＦＩＦＯ４４にデータ転送のために
十分な領域があるか否かを判定し、十分な領域があるの
であれば、出力ＦＩＦＯ４４のデータが全て読み出され
るのを待たずにデータを出力ＦＩＦＯ４４に書込むこと
ができる。その結果、データ転送処理速度向上させるこ
とができる。
【０１００】実施の形態４ 実施の形態１〜３においては、出力ＦＩＦＯの各バンク
に書込まれたデータの数をカウントして、出力ＦＩＦＯ
の空き領域の大きさが所定の条件を充足しているか否か
を調べる。この空き領域を調べるための手段としては以
下の方法もある。
【０１０１】図１９を参照して、この第４の実施の形態
にかかるプロセッサ１３０は、図１に示す第１の実施の
形態の出力ＦＩＦＯデータ転送制御装置４２に替えて、
以下に述べる点で出力ＦＩＦＯデータ転送制御装置４２
と異なる出力ＦＩＦＯデータ転送制御装置１３２を含
む。出力ＦＩＦＯデータ転送制御装置１３２は、出力Ｆ
ＩＦＯデータ転送制御装置４２のデータカウント部５２
に替えて、以下に述べるような方法にしたがって出力Ｆ
ＩＦＯ４４の空き領域の大きさを調べる空き領域算出部
１４４を有する点のみで異なる。図１９において、図１
と同じ部品には同じ参照符号を付してある。それらの機
能および名称も同一である。したがってここではそれら
についての詳細な説明は繰返さない。
【０１０２】図２０を参照して、空き領域算出部１４４
の機能も含めて出力ＦＩＦＯデータ転送制御装置１３２
の動作について説明する。まず命令解析部５０は、命令
を解析して次に出力ＦＩＦＯ４４に書込まれるべきデー
タの数（ｍ）を算出し、このデータを出力ＦＩＦＯ４４
に書込む（Ｓ１１）。空き領域算出部は、出力ＦＩＦＯ
４４の各バンクに書込むことができるデータの数を示す
カウンタの値Counter（初期値はCounter=N）からｍの値
を減算する。すなわち、以下の式によってカウンタの値
Counterを計算する（Ｓ４２）。
【０１０３】Counter = Counter - m チェックフラグ生成部５４は、カウンタの値Counter
と、出力ＦＩＦＯ４４に１命令で書込めるデータの最大
数（Ｍ）とを比較する。チェックフラグ生成部５４は、
カウンタの値CounterがＭ未満の場合には、チェックフ
ラグfullcheckをセットし、他の場合にはリセットする
（Ｓ１３）。これをＣ言語の記法にしたがって書けば以
下のとおりとなる。
【０１０４】fullcheck = (Counter < M) ? 1:0 Ｆｕｌｌチェック部５６は、出力ＦＩＦＯ４４の次のバ
ンクへの書込みができるか否かを示すフラグOFIFO_full
_flag（できないとき１、それ以外のとき０となるもの
とする。）とチェックフラグ生成部５４が生成したチェ
ックフラグfullcheckとの論理積をとる（Ｓ１４）。そ
してこの結果OFIFO_fullが１か否かを判定する（Ｓ１
５）。
【０１０５】以後の処理は実施の形態１の場合と同様で
ある。またこの実施の形態４によっても実施の形態１と
同様の効果を得ることができる。
【０１０６】実施の形態５ 実施の形態２についても、同様な変形を行なうことがで
きる。すなわち、図８に示す実施の形態２では、出力Ｆ
ＩＦＯに書込まれているデータ数をカウントするための
データカウント部８２を設け、その計算結果に基づいて
出力ＦＩＦＯ７４がフルか否かをｆｕｌｌチェック部８
６で判定している。これに替えて、書込まれたデータ数
と読出されたデータ数とから、出力ＦＩＦＯ７４におい
てさらに書込が可能な領域の大きさを直接算出して維持
するための手段を設け、その書込が可能な大きさと出力
ＦＩＦＯ７４に１度に書込むことができる最大のデータ
数とを比較するような構成にすることができる。図２１
に示す実施の形態５の装置はそのような装置である。な
おハードウェア的構成は図８に示したものとほぼ同様で
あるので、ここでは制御の流れを図２１のフローチャー
トにしたがって説明する。なお以下の説明では、各部の
参照符号として図８に示したものを用いる。また、図８
のデータカウント部８２にかえて空き領域算出部を持つ
ものとする（図示せず）。
【０１０７】図２１を参照して、この出力ＦＩＦＯデー
タ転送制御装置は、以下のように動作する。命令解析部
８０は、演算器４０から出力ＦＩＦＯ７４へのデータの
書込み命令を受けると、書込まれるデータ数（ｍ）を求
め、出力ＦＩＦＯ７４にデータを書込む（Ｓ２１）。空
き領域算出部は、自分が維持している出力ＦＩＦＯ７４
内に書込めるデータ数を表わすカウンタの値ｎｕｍか
ら、命令解析部８０が求めた値ｍを減算する。すなわち
以下の計算が行なわれる（Ｓ５２）。
【０１０８】ｎｕｍ＝ｎｕｍ - ｍ 空き領域算出部はさらに、出力ＦＩＦＯ７４からデータ
が読み出された場合には、読み出された数（ｒとす
る。）を、カウンタの値ｎｕｍに加算する。すなわち以
下の計算が行なわれる（Ｓ５３）。
【０１０９】ｎｕｍ＝ｎｕｍ + r …(5) 空き領域算出部はこうして計算して得られたカウンタの
値ｎｕｍの値が、出力ＦＩＦＯ７４に１命令で転送でき
るデータの最大数（Ｍ）未満か否かを判定する（Ｓ２
４）。ｎｕｍ＜ＭであればフラグOFIFO_full_flag_mを
セットし、それ以外であればOFIFO_full_flag_mをリセ
ットする（Ｓ５４）。これをＣ言語の記法にしたがって
表現すると以下のとおりとなる。
【０１１０】 OFIFO_full_flag_m=(num<M) ? 1:0 …(6) そしてＦｕｌｌチェック部８６は、OFIFO_full_flag_m
が１であればＳ２３に戻り（Ｓ２５）、OFIFO_full_fla
g_mがリセットされるまでＳ２３〜Ｓ２５の処理を繰返
す。
【０１１１】以後の処理は実施の形態２の場合と同様で
あり、同様の効果を得ることができる。
【０１１２】同様の考えを実施の形態３についても適用
することができる。ただしこの場合、ｎｕｍの初期値は
Ｎ＊Ｂである。
【０１１３】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１１４】
【発明の効果】以上のようにこの発明によれば、バンク
の最後まで到達する前に、次のデータを書込んでも不都
合がないか否かが必ず判定されるため、データの上書き
が生ずるおそれはない。プログラムでデータの上書きを
防止する処理を行なう必要もなく、データ転送処理速度
の向上を図ることができる。
【０１１５】一回に転送可能な最大データ量以上の空き
容量が確保されたとき、または次のバンクがフルでなく
なったときに次の命令の処理が開始されるようにした場
合には、次の命令で最大量のデータが出力ＦＩＦＯ記憶
装置に転送されても上書きされたりするおそれはないの
で、プログラムでデータの上書きを防止する処理を行な
う必要もなく、データ転送処理速度の向上を図ることが
できる。
【０１１６】この発明の他の局面によれば、必ず十分な
空き容量があることが確認されてから次の命令が処理さ
れるため、データの上書きが生ずるおそれはない。また
プログラムでデータの上書きを防止する処理を行なう必
要もなく、データ転送処理速度の高速化を図ることがで
きる。
【０１１７】出力ＦＩＦＯ記憶装置が複数個のバンクを
含んでいる場合でも、単一のバンクのみ含んでいる場合
でも、データ転送処理速度を高速化することができる。
【０１１８】出力ＦＩＦＯ記憶装置の空き容量が１回に
転送可能な最大データ量以上のときのみ次の命令が処理
されるようにすると、次の命令で転送されるデータ量が
最大データ量であったとしてもデータの上書きが生ずる
おそれはない。そのためプログラムにおいてデータの上
書きを回避するための処理を行なうことが不要で、デー
タ転送処理速度の高速化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置を含むプロセッサのブロック図であ
る。
【図２】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の制御プログラムのフローチャート
である。
【図３】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の動作を示すためのＦＩＦＯの模式
図である。
【図４】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の動作を示すためのＦＩＦＯのバン
ク２の模式図である。
【図５】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の動作を示すためのＦＩＦＯのバン
ク２の模式図である。
【図６】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の動作を示すためのＦＩＦＯのバン
ク２の模式図である。
【図７】 本発明の実施の形態１にかかる出力ＦＩＦＯ
データ転送制御装置の動作を示すためのＦＩＦＯのバン
ク２の模式図である。
【図８】 本発明の実施の形態２にかかる出力ＦＩＦＯ
データ転送制御装置を含むプロセッサのブロック図であ
る。
【図９】 本発明の実施の形態２にかかる出力ＦＩＦＯ
データ転送制御装置の制御プログラムのフローチャート
である。
【図１０】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１１】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１２】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１３】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１４】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１５】 本発明の実施の形態２にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯのバ
ンク２の模式図である。
【図１６】 本発明の実施の形態３にかかる出力ＦＩＦ
Ｏデータ転送制御装置を含むプロセッサのブロック図で
ある。
【図１７】 本発明の実施の形態３にかかる出力ＦＩＦ
Ｏデータ転送制御装置の制御プログラムのフローチャー
トである。
【図１８】 本発明の実施の形態３にかかる出力ＦＩＦ
Ｏデータ転送制御装置の動作を示すためのＦＩＦＯの模
式図である。
【図１９】 本発明の実施の形態４にかかる出力ＦＩＦ
Ｏデータ転送制御装置を含むプロセッサのブロック図で
ある。
【図２０】 本発明の実施の形態４にかかる出力ＦＩＦ
Ｏデータ転送制御装置の制御プログラムのフローチャー
トである。
【図２１】 本発明の実施の形態５にかかる出力ＦＩＦ
Ｏデータ転送制御装置の制御プログラムのフローチャー
トである。
【図２２】 従来の技術にかかる出力ＦＩＦＯデータ転
送制御装置を含むプロセッサのブロック図である。
【図２３】 従来の技術にかかる出力ＦＩＦＯデータ転
送制御装置の制御プログラムのフローチャートである。
【図２４】 従来の技術にかかる出力ＦＩＦＯデータ転
送制御装置の動作を示すためのＦＩＦＯの模式図であ
る。
【符号の説明】
３０，７０，１００，１３０，１４０ プロセッサ、４
０ 演算器、４２，７２，１１２，１３２，１４２ 出
力ＦＩＦＯデータ転送制御装置、５０，８０，１２０，
１５０ 命令解析部、５２，８２，１２２，１５２ デ
ータカウント部、５４，１５４ チェックフラグ生成
部、５６，８６，１２６，１５６ Ｆｕｌｌチェック
部、１３４ 空き領域算出部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/38 ３１０ Ｇ０６Ｆ 13/38 ３１０Ｄ (72)発明者 井上 喜嗣 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 ロバート・ストライテンベルガー 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B060 AA14 AC11 CA17 5B077 AA15 AA45 BA02 DD01 DD12 DD17 DD22 MM03

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数個のバンクからなり、書込中のバン
    クの次のバンクがフル状態のときにはフルフラグを出力
    する機能を有する出力ＦＩＦＯ記憶装置への演算器によ
    るデータ転送命令を解析して、転送されるデータ量を算
    出するとともに当該データを前記出力ＦＩＦＯ記憶装置
    に書込む命令解析回路と前記命令解析回路により算出さ
    れたデータ量から、出力中のバンクに書込まれたデータ
    量を算出し、前記出力中のバンクの空き容量が所定の条
    件を充足するか否かを判定して判定フラグを出力するデ
    ータカウント回路と、 前記データカウント回路からの判定フラグまたは前記出
    力ＦＩＦＯ記憶装置から出力される前記フルフラグがリ
    セットされるまで次の命令の処理を禁止するフルチェッ
    ク回路とを含む、出力ＦＩＦＯデータ転送制御装置。
  2. 【請求項２】 前記データカウント回路は、前記命令解
    析回路により算出されたデータ量から、出力中のバンク
    に書込まれたデータ量を算出し、前記出力中のバンクの
    空き容量が一回に転送可能な最大データ量以上であると
    いう条件が充足されるか否かを判定して判定フラグを出
    力する、請求項１に記載の出力ＦＩＦＯデータ転送制御
    装置。
  3. 【請求項３】 データが読み出されると読み出されたデ
    ータの個数を示す読出信号を出力する出力ＦＩＦＯ記憶
    装置への演算器によるデータ転送命令を解析して、転送
    されるデータ量を算出するとともに当該データを前記出
    力ＦＩＦＯ記憶装置に書込む命令解析回路と、 前記命令解析回路により算出されたデータ量と、前記読
    出信号とから、前記出力ＦＩＦＯ記憶装置の空き容量を
    算出し、前記出力ＦＩＦＯ記憶装置の空き容量が所定の
    条件を充足するか否かを判定して判定フラグを出力する
    データカウント回路と、 前記データカウント回路からの判定フラグがリセットさ
    れるまで次の命令の処理を禁止するフルチェック回路と
    を含む、出力ＦＩＦＯデータ転送制御装置。
  4. 【請求項４】 前記出力ＦＩＦＯ記憶装置は複数個のバ
    ンクを含む、請求項３に記載の出力ＦＩＦＯデータ転送
    制御装置。
  5. 【請求項５】 前記出力ＦＩＦＯ記憶装置は単一のバン
    クを含む、請求項３に記載の出力ＦＩＦＯデータ転送制
    御装置。
  6. 【請求項６】 前記データカウント回路は、前記命令解
    析回路により算出されたデータ量と、前記読出信号とか
    ら、前記出力ＦＩＦＯ記憶装置の空き容量を算出し、前
    記出力ＦＩＦＯ記憶装置の空き容量が１回に転送可能な
    最大データ量以上であるという条件が充足されるか否か
    を判定して判定フラグを出力する、請求項３〜請求項５
    のいずれかに記載の出力ＦＩＦＯデータ転送制御装置。
JP2000106780A 2000-04-07 2000-04-07 出力ｆｉｆｏデータ転送制御装置 Withdrawn JP2001290700A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000106780A JP2001290700A (ja) 2000-04-07 2000-04-07 出力ｆｉｆｏデータ転送制御装置
US09/778,778 US6697889B2 (en) 2000-04-07 2001-02-08 First-in first-out data transfer control device having a plurality of banks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106780A JP2001290700A (ja) 2000-04-07 2000-04-07 出力ｆｉｆｏデータ転送制御装置

Publications (1)

Publication Number Publication Date
JP2001290700A true JP2001290700A (ja) 2001-10-19

Family

ID=18619894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106780A Withdrawn JP2001290700A (ja) 2000-04-07 2000-04-07 出力ｆｉｆｏデータ転送制御装置

Country Status (2)

Country Link
US (1) US6697889B2 (ja)
JP (1) JP2001290700A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512311B2 (en) 2002-05-20 2009-03-31 Sanyo Electric Co., Ltd. Data output apparatus and method with managed buffer
KR101381775B1 (ko) * 2012-08-30 2014-04-07 한국기술교육대학교 산학협력단 반도체 소자의 유효 사용기간 제어 시스템과 그 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795360B2 (en) 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7822891B2 (en) * 2006-06-13 2010-10-26 Broadcom Corporation System and method for transferring a multidimensional array of data to a non-contiguous buffer
US9501407B1 (en) * 2011-09-16 2016-11-22 Altera Corporation First-in-first-out memory with dual memory banks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8528891D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Data transmission system
JPS63167949A (ja) 1986-12-30 1988-07-12 Fanuc Ltd デ−タ転送システム
US4995056A (en) * 1989-01-13 1991-02-19 International Business Machines Corporation System and method for data communications
JPH0546547A (ja) 1991-08-12 1993-02-26 Ricoh Co Ltd データ処理装置
US6101329A (en) * 1997-02-18 2000-08-08 Lsi Logic Corporation System for comparing counter blocks and flag registers to determine whether FIFO buffer can send or receive data
US6172927B1 (en) * 1997-04-01 2001-01-09 Ramtron International Corporation First-in, first-out integrated circuit memory device incorporating a retransmit function
JPH11161467A (ja) 1997-12-01 1999-06-18 Ricoh Co Ltd データ転送制御装置
US6188699B1 (en) * 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6463485B1 (en) * 1998-06-03 2002-10-08 Cisco Technology, Inc. System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512311B2 (en) 2002-05-20 2009-03-31 Sanyo Electric Co., Ltd. Data output apparatus and method with managed buffer
KR101381775B1 (ko) * 2012-08-30 2014-04-07 한국기술교육대학교 산학협력단 반도체 소자의 유효 사용기간 제어 시스템과 그 방법

Also Published As

Publication number Publication date
US20010029558A1 (en) 2001-10-11
US6697889B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
US20070220361A1 (en) Method and apparatus for guaranteeing memory bandwidth for trace data
JP3810449B2 (ja) キュー装置
US6738896B1 (en) Method and apparatus for determining availability of a queue which allows random insertion
US6654837B1 (en) Dynamic priority external transaction system
JP2000330859A (ja) 読取／書込コヒーレンシを有するバス利用度最適化
US7490219B2 (en) Counter counts valid requests based on a judgment in a system having a plurality of pipeline processors
US7631132B1 (en) Method and apparatus for prioritized transaction queuing
JP2001290700A (ja) 出力ｆｉｆｏデータ転送制御装置
JP3317873B2 (ja) データ転送制御装置
US6697882B1 (en) Memory controller and method control method, and rendering device and printing device using the same
EP0220990A2 (en) Buffer storage control system
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
JP3008895B2 (ja) マルチプロセッサの負荷の均一化装置
EP2124148A1 (en) Detection device, program, and detection method
JP3467188B2 (ja) 多重化バスの順序保証システム
JP3145545B2 (ja) メモリアクセス装置
JP2000003332A (ja) 双方向バスサイズ変換回路
JP3961473B2 (ja) ベクトル型コンピュータおよびその構成要素であるメモリアクセスリクエスト生成回路
JPH0833869B2 (ja) データ処理装置
JPS6034147B2 (ja) デ−タ転送における多段先行制御方式
JPH0546547A (ja) データ処理装置
JPS6024976B2 (ja) メモリ・アクセス制御方式
JP2625396B2 (ja) 受信データ処理装置
JP3760933B2 (ja) 計算機システム
JPH04369756A (ja) データ転送方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070703