JP2001285252A

JP2001285252A - 変調装置および変調方法

Info

Publication number: JP2001285252A
Application number: JP2000099474A
Authority: JP
Inventors: Kazuto Niwano; 和人庭野; Mitsuru Mochizuki; 満望月; Shinjiro Fukuyama; 進二郎福山; Koichi Shimizu; 浩一清水; Yuji Kakehi; 勇次掛樋; Hiroaki Nagano; 弘明永野; Yoshiaki Matsunami; 由哲松波
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】チャネルの情報速度に応じて時間的に変化す
る係数を設定する変調装置において、設定の複雑化を防
ぎ、変調波形の劣化を抑える。【解決手段】スペクトル拡散部１，２で拡散されたチ
ャネルの情報を複数の出力に振り分ける分配器３，４
と、情報に帯域制限を施すナイキストフィルタ５，６
と、情報に係数を乗算する係数乗算部１３，１４と、２
つの係数乗算部からの出力を加算する加算器９，１０
と、２つの加算器からの出力を直交変調する直交変調回
路１１と、直交変調回路からの出力を増幅する可変ゲイ
ン増幅器１２とを設け、係数乗算部において係数と補正
係数との積を乗算し、情報速度の変化時点において分配
器の出力分岐を切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、チャネル多重通
信方式においてチャネルの情報伝送速度が時間的に変化
するのに応じて、各チャネルにかかる係数を変えてチャ
ネル毎の電力を変更可能な変調装置および変調方法に関
し、特に、スペクトル拡散技術を用いたＷ−ＣＤＭＡ
（広帯域符号分割多重接続）方式に用いられる変調装置
および変調方法に関するものである。

【０００２】

【従来の技術】図７は、一般的な直交変調回路を用い、
スペクトル拡散したデータチャネル信号と制御チャネル
信号とをＩ／Ｑ多重で変調する従来の変調装置の構成例
を示すブロック図である。図において、５１はデータチ
ャネル信号（シンボル）を入力するスペクトル拡散部
（ＳＳ）、５２は制御チャネル信号を入力するスペクト
ル拡散部（ＳＳ）、５３および５４はそれぞれスペクト
ル拡散部５１，５２に接続された帯域制限フィルタであ
る（ルート）ナイキストフィルタ（ＮＹＱ）、５５はナ
イキストフィルタ５３および５４に接続された直交変調
回路（ＱＭＯＤ）、５６は直交変調回路５５に接続され
た可変ゲイン増幅器である。

【０００３】次に動作について説明する。スペクトル拡
散部５１において、入力されるデータチャネル信号（シ
ンボル）は、そのデータチャネル信号より速度の速いス
ペクトル拡散符号（ＰＮｄ）によりスペクトルが拡散さ
れる。また、スペクトル拡散部５２において、入力され
る制御チャネル信号（シンボル）は、その制御チャネル
信号より速度の速いスペクトル拡散符号（ＰＮｃ）によ
りスペクトルが拡散される。拡散後の単位時間はシンボ
ルの単位時間ではなく、拡散符号の速度で決まるチップ
（ｃｈｉｐ）という単位時間となり、１チップあたりの
時間は１シンボルあたりの時間より短くなり、このとき
チップの速度とシンボルの速度との比は拡散率と呼ばれ
る。

【０００４】拡散された各チャネル信号は、各々帯域制
限フィルタである（ルート）ナイキストフィルタ５３，
５４で帯域制限（波形整形）される。因みに、このナイ
キストフィルタ５３，５４には、一般的に広くはナイキ
スト特性の平方根特性を持つルート・ナイキストフィル
タが用いられ、変調装置及び復調装置の両方に実装して
用いられることが多い。ナイキストフィルタ５３，５４
の出力信号は各々Ｉ／Ｑ入力信号として直交変調回路
（ＱＭＯＤ）５５において直交変調されることにより、
データチャネル信号と制御チャネル信号とがＩ／Ｑ多重
された変調波形となる。

【０００５】直交変調回路５５で直交変調された信号
は、可変ゲイン増幅器５６において所望の電力レベルま
で増幅される。可変ゲイン増幅器５６においては、例え
ばその出力レベルを検出してフィードバック制御するこ
とによりゲインを変更することで所望の出力電力レベル
が得られる。

【０００６】

【発明が解決しようとする課題】例えば、現在普及して
いるＣＤＭＡ方式の変調装置（「ＣＤＭＡｏｎｅ」と呼
ばれる）では、データチャネル信号の情報（シンボル）
速度は一定であり、直交変調回路５５におけるＩ／Ｑ入
力レベルも一定であることから、その出力レベルも一定
になるので、変調装置の出力電力を制御する必要のある
場合には、可変ゲイン増幅器５６のゲインのみを、例え
ばその出力電力レベル検出情報のみによって制御するこ
とが可能である。

【０００７】一方、現在その規格仕様が標準化団体３Ｇ
ＰＰ（３ｒｄ．ＧｅｎｅｒａｔｉｏｎＰａｒｔｎｅｒ
ｓｈｉｐＰｒｏｊｅｃｔ）において検討されている広
帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）方式においては、データ
信号の情報（シンボル）速度を可変にすることが可能と
なっている。情報（シンボル）速度が変化した場合には
その１情報（シンボル）あたりの必要な「エネルギー対
雑音比（Ｅｓ／Ｎｏ）」を保つためにはチャネルの速度
に応じてそのチャネルの電力を可変する必要がある。こ
のため、データチャネル信号と制御チャネル信号の各電
力及びチャネル間の電力比を変化させる必要から、各チ
ャネルの振幅すなわち電力を可変とする係数としてゲイ
ンファクタ（β）が導入されている。さらにＷ−ＣＤＭ
Ａでは、チャネルの情報速度は時間的に変化可能となっ
ており、従って上記ゲインファクタ（β）も時間的に変
動することになる。

【０００８】図８は、ゲインファクタ（β）を導入した
場合の、３ＧＰＰ規格文書ＴＳ２５．２１３に示される
ゲインファクタの挿入位置を元に変調装置を構成した場
合の従来例のブロック図を示す。図において、５７およ
び５８は係数乗算器である。なお、この係数乗算器５７
および５８以外のブロックについては、上記図７に示し
たものと同じであるので、ここでは説明を省略する。図
８に示すように、係数乗算器５７はスペクトル拡散部５
１とナイキストフィルタ５３との間に設けられ、係数乗
算器５８はスペクトル拡散部５２とナイキストフィルタ
５４との間に設けられている。次に動作について説明す
る。係数乗算器５７においては、データチャネル信号に
乗算される係数すなわちゲインファクタをβｄとし、係
数乗算器５８においては、制御チャネル信号に乗算され
る係数すなわちゲインファクタをβｃとする。さらに各
々の時間変化の前後関係を示すためにβｄおよびβｃ各
々に添字をつけβｄ１、βｄ２、βｃ１、βｃ２とす
る。但し、ここでは図７と比較して説明するため、装置
を識別するために用いられるスクランブル符号による拡
散部分は省略している。

【０００９】以上のように構成された変調装置では、ま
ず、スペクトル拡散部５１および５２において、データ
チャネル信号（シンボル）がそのチャネル情報（シンボ
ル）速度より速度の速いスペクトル拡散符号（ＰＮｄ）
によりスペクトルが拡散され、制御チャネル信号（シン
ボル）がそのチャネル情報（シンボル）速度より速度の
速いスペクトル拡散符号（ＰＮｃ）によりスペクトルが
拡散される。

【００１０】拡散されたデータチャネル信号は、ゲイン
ファクタβｄ（時間経過によりβｄ１からβｄ２に変
化）を係数乗算部５７において掛けた後、帯域制限フィ
ルタであるナイキストフィルタ５３で帯域制限される。
同様に、拡散された制御チャネル信号はゲインファクタ
βｃ（時間経過によりβｃ１からβｃ２に変化）を係数
乗算部５８において掛けた後、帯域制限フィルタである
ナイキストフィルタ５４で帯域制限される。ナイキスト
フィルタ５３および５４からの出力信号は各々Ｉ／Ｑ入
力信号として直交変調回路（ＱＭＯＤ）５５において直
交変調されることにより、データチャネル信号と制御チ
ャネル信号とがＩ／Ｑ多重された直交変調信号となる。
直交変調された信号は、可変ゲイン増幅器５６において
所望の電力レベルまで増幅される。

【００１１】ここで、係数であるゲインファクタは、情
報シンボルの速度よりも高速なスペクトル拡散符号（Ｐ
Ｎｄ、ＰＮｃ）でスペクトル拡散された後のブロックで
係数を係数乗算部５７および５８において設定する必要
があるので、ゲインファクタは、本来その変更速度の変
化の精度であるシンボル時間に比べて高精度な、チップ
時間単位の時間精度で設定される。

【００１２】直交変調回路５５の入力レベルはゲインフ
ァクタβｄ、βｃの値に応じて変化するため直交変調回
路出力レベル自体が変化することになる。このため、可
変ゲイン増幅器５６としては入力レベル及び出力レベル
共に変化することになるため、変調装置として設定され
るあるレベルの電力（例えば最大出力電力値）に制御し
ようとすると、入力レベル及び出力レベルに応じた制御
が必要となり、例えば入力レベルと出力レベルの両方を
検出してその組み合わせに応じてゲインを制御するなど
複雑な制御が行なわれることになる。

【００１３】従来の変調装置は図８に示したように構成
されるので、直交変調回路５５の出力レベル（即ち可変
ゲイン増幅器５６の入力レベル）がゲインファクタの値
により変動する。このため可変ゲイン増幅器５６の入力
レベル及び出力レベルを検出して制御し、ある変調出力
を得るためには、ゲインファクタのステップの数だけ変
化する入力レベルと出力レベルの組み合わせに応じた増
幅器のゲイン制御（場合分けや制御テーブル）が必要に
なる。また、可変ゲイン増幅器５６自体の遅延時間によ
り入力と出力で検出時間に差が出るため、その制御遅延
差に起因する過渡的なゲインの急激な変動から変調出力
波形に大きな歪みが発生するなどの問題がある。さら
に、ゲインファクタの変更タイミング精度は、スペクト
ル拡散部５１、５２よりも後段にあるために、本来情報
速度の変更精度であるシンボル単位に比べ、高精度なチ
ップ単位で設定しなければならないという問題がある。

【００１４】図８に示した構成に代えて、係数乗算部５
７、５８をスペクトル拡散部５１，５２の前段に配置す
る構成も考えられるが、デジタル回路で構成すればもと
もとシンボル入力である１ｂｉｔと拡散符号入力に必要
な１ｂｉｔの掛け算回路でしかないスペクトル拡散部５
１，５２を、１／１５といった少数を表す多ｂｉｔ演算
が必要になり回路が複雑になってしまう。あるいは、
図８に示した構成に代えて、係数乗算部５７，５８をナ
イキストフィルタ５３，５４の後段に配置する構成も考
えられるが、フィルタ後の信号は１シンボルに対応する
時間よりも広がり隣同士のシンボルに対応する波形が重
なっているため、ゲインファクタを時間的に変更した時
点の前後において波形が大きく歪むことになるため採用
できない。

【００１５】この発明は上記のような問題点を解消する
ためになされたもので、係数であるゲインファクタをチ
ャネル毎に情報信号に掛けるような変調装置において、
出力電力制御の複雑化を回避し、また、時間的に変更さ
れる係数の設定において高精度な時間設定精度を必要と
せず、さらに、係数の時間的な変更に対して変調波形歪
みの少ない変調装置および変調方法を得ることを目的と
する。

【００１６】

【課題を解決するための手段】この発明に係る変調装置
は、伝送チャネルの情報信号を複数の出力に択一的に振
り分ける選択手段と、上記選択手段の各出力に対応して
設けられその出力から入力される情報信号に帯域制限処
理を施す複数のフィルタ手段と、各フィルタ手段に対応
して設けられその出力から入力される情報信号に係数を
乗算して出力する複数の係数乗算手段と、上記複数の係
数乗算手段からの情報信号を加算して出力する加算手段
と、上記加算手段から出力される情報信号を直交変調し
て出力する直交変調手段と、上記直交変調手段から出力
される情報信号を増幅する可変増幅手段とを備えたもの
である。

【００１７】この発明に係る変調装置は、伝送チャネル
の情報信号を複数の出力に択一的に振り分ける選択手段
と、上記選択手段の各出力に対応して設けられその出力
から入力される情報信号に帯域制限を施す複数のフィル
タ手段と、各フィルタ手段に対応して設けられその出力
から入力される情報信号に係数を乗算する複数の係数乗
算手段と、各係数乗算手段に対応して設けられその出力
から入力される情報信号を直交変調する複数の直交変調
手段と、各直交変調部に対応して設けられその出力から
入力される情報信号を増幅する複数の可変増幅手段と、
上記複数の可変増幅手段から出力される情報信号を加算
して出力する加算手段とを備えたものである。

【００１８】この発明に係る変調装置は、選択手段が伝
送チャネルの伝送速度に対応して出力を振り分ける機能
を有するようにしたものである。

【００１９】この発明に係る変調装置は、選択手段から
係数乗算手段までがデジタル回路で構成するようにした
ものである。

【００２０】この発明に係る変調装置は、係数乗算手段
が伝送速度に応じた係数と係数の関数とを情報信号に乗
算するようにしたものである。

【００２１】この発明に係る変調装置は、直交変調手段
が複数の変換係数を持つ差動回路を含む入力回路を有
し、その変換係数が係数の関数に比例するようにしたも
のである。

【００２２】この発明に係る変調方法は、伝送チャネル
の情報信号を複数の出力に択一的に振り分けるステップ
と、振り分けられた情報信号毎に帯域制限処理を施すス
テップと、上記帯域制限がなされた情報信号毎に係数を
乗算するステップと、上記係数が乗算された複数の情報
信号を加算するステップと、加算された情報信号を直交
変調するステップと、直交変調された情報信号を可変的
に増幅するステップとを実行するようにしたものであ
る。

【００２３】この発明に係る変調方法は、伝送チャネル
の情報信号を複数の出力に択一的に振り分けるステップ
と、振り分けられた情報信号毎に帯域制限処理を施すス
テップと、上記帯域制限がなされた情報信号毎に係数を
乗算するステップと、上記係数が乗算された情報信号毎
に直交変調を行うステップと、上記直交変調がなされた
情報信号毎に可変的な増幅を行うステップと、上記可変
的な増幅がなされた複数の情報信号を加算するステップ
とを実行するようにしたものである。

【００２４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１はこの発明の実施の形態１による変
調装置の構成を示すブロック図であり、図において、１
はデータチャネル信号（シンボル）を入力するスペクト
ル拡散部（ＳＳ）、２は制御チャネル信号（シンボル）
を入力するスペクトル拡散部（ＳＳ）、３，４はスペク
トル拡散部１および２にそれぞれ接続された分配器（選
択手段）、５（５ａおよび５ｂ）は分配器３の一方の出
力および他方の出力にそれぞれ接続された（ルート）ナ
イキストフィルタ（ＮＹＱ）（フィルタ手段）、６（６
ａおよび６ｂ）は分配器４の一方の出力および他方の出
力にそれぞれ接続された（ルート）ナイキストフィルタ
（ＮＹＱ）（フィルタ手段）、７（７ａ，７ｂ），８
（８ａ，８ｂ）は（ルート）ナイキストフィルタ５ａ，
５ｂ，６ａ、および６ｂにそれぞれ接続された２段構成
の係数乗算部（係数乗算手段）、９は係数乗算部７ａお
よび７ｂに接続された加算器（加算手段）、１０は係数
乗算部８ａおよび８ｂに接続された加算器（加算手
段）、１１は加算器９および１０に接続された直交変調
回路（ＱＭＯＤ）（直交変調手段）、１２は直交変調回
路１１に接続された可変ゲイン増幅器（可変増幅手段）
である。

【００２５】次に動作について説明する。以上のように
構成された変調装置では、スペクトル拡散部１におい
て、入力されるデータチャネル信号（シンボル）が、そ
のデータチャネル信号の情報（シンボル）速度より速度
の速い拡散符号（ＰＮｄ）によりスペクトルが拡散され
る。また、スペクトル拡散部２において、入力される制
御チャネル信号（シンボル）速度が、その制御チャネル
信号の情報（シンボル）より速度の速い拡散符号（ＰＮ
ｃ）によりスペクトルが拡散される。

【００２６】スペクトル拡散部１において拡散されたデ
ータチャネル信号は、そのチャネルの情報速度の変化時
点において分配器３によって出力が変更される。時間的
な変更前のゲインファクタであるβｄ１に対応する情報
速度のときには、分配器３から出力されたデータチャネ
ル信号は、ナイキストフィルタ５ａに入力されるように
切り替えられ、帯域制限フィルタであるナイキストフィ
ルタ５ａで波形整形され、係数乗算部７ａの１段目（係
数乗算器）においてゲインファクタβｄ１が乗算された
後、さらに２段目（補正係数乗算器）において時間的な
変更前のゲインファクタβｄ１に対応した係数の関数で
ある補正係数Ａ１が乗算される。

【００２７】一方、時間的な変更後のゲインファクタで
あるβｄ２に対応する情報速度のときには分配器３から
出力されたデータチャネル信号は、ナイキストフィルタ
７ｂに入力されるように切り替えられ、帯域制限フィル
タであるナイキストフィルタ７ｂで波形整形され、係数
乗算部７ｂの１段目（係数乗算器）においてゲインファ
クタβｄ２が乗算された後、さらに２段目（補正係数乗
算器）において時間的な変更後のゲインファクタβｄ２
に対応した係数の関数である補正係数Ａ２が乗算され
る。その後、係数乗算器７ａ，７ｂからの出力信号は加
算器９により加算されて合成される。

【００２８】同様にして、スペクトル拡散部２において
拡散された制御チャネル信号は、そのチャネルの情報速
度の変化時点において分配器４によって出力が変更され
る。時間的な変更前のゲインファクタであるβｃ１に対
応する情報速度のときには分配器４から出力された制御
チャネル信号は、ナイキストフィルタ６ａに入力される
ように切り替えられ、帯域制限フィルタであるナイキス
トフィルタ６ａで波形整形され、係数乗算部８ａの１段
目においてゲインファクタβｃ１が乗算された後、さら
に２段目において時間的な変更前のゲインファクタβｃ
１に対応した係数の関数である補正係数Ａ１が乗算され
る。

【００２９】一方、時間的な変更後のゲインファクタで
あるβｃ２に対応する情報速度のときには分配器４から
出力されたデータチャネル信号は、ナイキストフィルタ
６ｂに入力されるように切り替えられ、帯域制限フィル
タであるナイキストフィルタ６ｂで波形整形され、係数
乗算部８ｂの１段目（係数乗算器）においてゲインファ
クタβｃ２が乗算された後、さらに２段目（補正係数乗
算器）において時間的な変更後のゲインファクタβｃ２
に対応した係数の関数である補正係数Ａ２が乗算され
る。その後、係数乗算器８ａ，８ｂからの出力信号は加
算器１０により加算されて合成される。

【００３０】加算器９，１０からの出力信号は、各々Ｉ
／Ｑ入力として直交変調回路（ＱＭＯＤ）１１において
直交変調されることにより、データチャネル信号と制御
チャネル信号とがＩ／Ｑ多重された変調波形となる。直
交変調された信号は、可変ゲイン増幅器１２において所
望の電力レベルまで増幅される。

【００３１】また、ゲインファクタの設定は、ゲインフ
ァクタの設定タイミングにおいて信号を分岐しているの
で、各々の係数乗算部７ａ，７ｂにおいて本来そのチャ
ネルの情報速度の時間精度である情報（シンボル）時間
精度で設定される。ゲインファクタβｄ２，βｃ２、補
正係数Ａ２に続いてさらに時間的に変更がある場合（こ
のときのゲインファクタをβｄ３，βｃ３、補正係数を
Ａ３とする）には、分配器３，４の出力をβｄ１，βｃ
１，Ａ１の分岐に切り替え、各々値をβｄ３，βｃ３，
Ａ３に設定することにより対応し、その後も上記同様に
分岐を切り替えることで情報速度の変更（及び係数変
更）に対応する。

【００３２】ここで、βｄ１＝βｃ１＝１を基準とし
て、その時の補正係数をＡ１＝１とおき、そのときの直
交変調回路１１の出力電力を基準として考え、直交変調
回路１１の出力電力を基準レベルと同じレベルで一定に
する場合を考える。出力電力一定の関係から、時間的な
変更後の補正係数であるＡの値は次の式から求められ
る。なおこの式の代わりに制御テーブルを作成しておい
てもよい。Ａ＝ＳＱＲＴ｛２／（βｄ２² ＋βｃ２² ）｝このように、補正係数Ａを設定することにより、直交変
調回路１１の出力電力はβの設定値に関わらず一定にな
るので、可変ゲイン増幅器１２においては出力電力レベ
ルと設定したゲインの間に一対一の関係が成り立つよう
になり、入力レベルと出力レベルの両方を検出して制御
するような複雑な変調出力制御を用いなくて済むと同時
に、入出力レベルの検出遅延（時間差）に起因する急激
なゲイン変動を避けることができ波形劣化を防止するこ
とができる。

【００３３】また、一般に可変ゲイン増幅器１２は通常
アナログ回路で構成することが多いが、その場合はアナ
ログ増幅回路のゲイン変化はチップ単位やシンボル単位
時間に比べ大きな時定数を持つので、時間的なゲイン変
化による変調出力の変化に起因する波形の歪みを少なく
することができる。例えば、Ｗ−ＣＤＭＡ規格では、シ
ンボル速度（１／シンボル単位時間）として９６０ｋｓ
ｐｓ（ｓｐｓ：ｓｉｎｂｏｌｐｅｒｓｅｃｏｎ
ｄ）、チップ速度として３．８４Ｍｃｐｓ（ｃｈｉｐ
ｐｅｒｓｅｃｏｎｄ）、出力変化に伴う過渡応答時間
として５０ｕｓが定義されており、個々のシンボルに対
する歪みは小さい。

【００３４】さらに、情報速度の変更に伴いゲインファ
クタ設定を変更する必要があるが、設定の変更に伴い信
号の通過するフィルタ、係数乗算器、補正係数乗算器を
分けているので、設定したゲインファクタに対する信号
（シンボルのナイキストフィルタ応答波形）が一方に流
れている間に、他方に次に変更するゲインファクタを設
定することができるので、設定タイミングの時間的な余
裕が大きくなり、設定時間精度も小さくできシンボル単
位でよい。例えば、Ｗ−ＣＤＭＡ規格では、ゲインファ
クタの変更間隔の単位として１０ｍｓが定義されてお
り、その時間内に他方（時間的な変更後の値）の設定を
行なえばいいので時間精度は低くてもよい。同様に、補
正係数Ａも１０ｍｓ内に他方の計算及び設定を行なえば
よい。

【００３５】ところで、直交変調回路１１は、一般にギ
ルバート・セル（Ｇｉｌｂｅｒｔｃｅｌｌ）と呼ばれて
いる回路を応用したアナログ回路を用いることが多い
が、その場合原理的には搬送波は直交変調回路１１の出
力には現れない構成であるが、実際の回路特性として、
直交変調に用いる搬送波がＩ／Ｑ（変調信号）の入力レ
ベルに関わらず直交変調回路１１の出力に漏れてしま
う。そのため、Ｉ／Ｑ入力レベルがゲインファクタの設
定によって小さくなると変調出力レベルも小さくなり、
変調信号に対して搬送波リークの比が大きくなり変調精
度が劣化することになる。しかしこの実施の形態１によ
れば、入力レベルの低下に起因する変調出力の低下を避
けることができるので、変調信号に対して搬送波リーク
の比を小さくでき、変調精度が劣化することがない。

【００３６】また、ナイキストフィルタ応答波形はその
性質から１つのシンボル（チップ）の時間の前後に応答
信号が広がっているため、１系統のナイキストフィルタ
とその後段の係数乗算器によって行なおうとすると、ゲ
インファクタの変更点（時刻）の前後において、対応す
る前後のシンボルのナイキスト応答波形の広がり部分に
対し、本来必要なゲインファクタがかからず波形が歪む
ことになる。しかしこの実施の形態１によれば、ゲイン
ファクタ変更に対応して信号経路を分岐し係数を掛けた
後に合成しているので波形が歪むことはない。

【００３７】さらにまた、この実施の形態１のように、
係数乗算部をナイキストフィルタの後に接続しているの
で、以下に示す副次的な効果も得ることができる。例え
ば、Ｗ−ＣＤＭＡ方式の場合、ゲインファクタは１／１
５というステップで変化するが、この値は０．０６６６
６６…という無限小数となるため、係数乗算部をアナロ
グ回路で構成した場合には、素子のばらつきなどに起因
してそのフィルタ応答波形の振幅レベルが装置によって
ばらつくことになる。また、ナイキストフィルタはアナ
ログ入力なのでこれもアナログ回路で構成することにな
り、精度の高いフィルタ特性を得るのが難しくなる。

【００３８】そこで、係数乗算部およびナイキストフィ
ルタをデジタル回路で構成した場合を考えると、無限小
数を十分近似するためには多くのｂｉｔ数が必要とな
る。ナイキストフィルタをデジタル回路で構成する場
合、一般的にＦＩＲフィルタと呼ばれる多数の係数乗算
部と加算器とをその精度に応じた数だけ用いた回路構成
となる。フィルタ内部で用いるフィルタ係数は必要な精
度に対応して多ｂｉｔ構成が必要であるが、一方フィル
タの入力もゲインファクタ係数乗算器の出力に対応する
ため多ｂｉｔ構成となるため、内部の乗算器は多ビット
×多ビットの演算を行なう必要があり回路規模が非常に
大きくなってしまう。しかし、この実施の形態１のよう
に、係数乗算部をナイキストフィルタの後段にすること
により、ナイキストフィルタは１ビット（例えばシンボ
ルまたはチップを表す１または−１）×多ビット構成で
よいので、非常に小さい回路規模で構成することが可能
となるという副次的な効果が得られるのである。

【００３９】実施の形態２．図２はこの発明の実施の形
態２による変調装置の構成を示すブロック図であり、図
において上記実施の形態１の構成と異なるのは、図１に
おける２段構成の係数乗算部を１つにまとめて１段構成
にした点である。図２において、１３（１３ａ，１３
ｂ）および１４（１４ａ，１４ｂ）は１段構成の係数乗
算部であり、他の構成ブロックについては図１の構成ブ
ロックと同一であり、同じ符号によって表しその説明は
省略する。すなわち、図２に示すように、ナイキストフ
ィルタ５ａ，５ｂと加算器９との間に１段構成の係数乗
算部１３ａ，１３ｂが配置され、ナイキストフィルタ６
ａ，６ｂと加算器１０との間に１段構成の係数乗算部１
４ａ，１４ｂが配置されている。このような１段構成の
係数乗算部は、ナイキストフィルタの後に接続すること
により、２段構成の係数乗算部を１つにまとめることが
可能となる。

【００４０】次に、動作について説明するが、データチ
ャネル信号および制御チャネル信号のそれぞれが、スペ
クトル拡散部１，２を経て、分配器３，４で分岐され
て、ナイキストフィルタ５，６から出力されるまでは、
図１の構成の動作と同じであるのでその説明は省略す
る。

【００４１】ナイキストフィルタ５ａから出力されたデ
ータチャネル信号は、係数乗算部１３ａに入力されてゲ
インファクタβｄ１と補正係数Ａ１との積が乗算され
る。また、ナイキストフィルタ５ｂから出力されたデー
タチャネル信号は、係数乗算部１３ｂに入力されてゲイ
ンファクタβｄ２と補正係数Ａ２との積が乗算される。
一方、ナイキストフィルタ６ａから出力された制御チャ
ネル信号は、係数乗算部１４ａに入力されてゲインファ
クタβｃ１と補正係数Ａ１との積が乗算される。また、
ナイキストフィルタ６ｂから出力された制御チャネル信
号は、係数乗算部１４ｂに入力されてゲインファクタβ
ｃ２と補正係数Ａ２との積が乗算される。各係数乗算部
から出力された信号は、図１における実施の形態１の場
合と同様に、対応する加算器で加算され、Ｉ／Ｑ入力信
号として直交変調回路１１において直交変調されて、可
変ゲイン増幅器１２において所望の電力レベルまで増幅
される。

【００４２】したがってこの実施の形態２によれば、実
施の形態１と同様の効果が得られる。さらに、この実施
の形態２においては、２段構成の係数乗算部を１つにま
とめて１段構成にしたので、回路規模がさらに簡略化で
きるという効果がある。

【００４３】実施の形態３．図３はこの発明の実施の形
態３による変調装置の構成を示すブロック図であり、図
において上記実施の形態２の構成と異なるのは、図２に
おける係数乗算部から後の構成である。図３において、
１５は係数乗算部１３ａおよび１４ａに接続された直交
変調回路、１６は係数乗算部１３ｂおよび１４ｂに接続
された直交変調回路、１７，１８はそれぞれ直交変調回
路１５，１６に接続された可変ゲイン増幅器、１９は可
変ゲイン増幅器１７および１８に接続された加算器であ
る。

【００４４】次に、動作について説明する。以上のよう
に構成された変調装置では、スペクトル拡散部１におい
て、入力されるデータチャネル信号（シンボル）が、そ
のデータチャネル信号の情報（シンボル）速度より速度
の速い拡散符号（ＰＮｄ）によりスペクトルが拡散され
る。また、スペクトル拡散部２において、入力される制
御チャネル信号（シンボル）が、その制御チャネル信号
の情報（シンボル）速度より速度の速い拡散符号（ＰＮ
ｃ）によりスペクトルが拡散される。

【００４５】スペクトル拡散部１において拡散されたデ
ータチャネル信号は、そのチャネルの情報速度の変化時
点において分配器３によって出力が変更される。時間的
な変更前のゲインファクタであるβｄ１に対応する情報
速度のときには、分配器３から出力されたデータチャネ
ル信号はナイキストフィルタ５ａに入力されるように切
り替えられ、帯域制限フィルタであるナイキストフィル
タ５ａで波形整形され、係数乗算部１３ａにおいてゲイ
ンファクタと補正係数との積であるβｄ１×Ａ１が乗算
される。

【００４６】一方、時間的な変更後のゲインファクタで
あるβｄ２に対応する情報速度のときには、分配器３か
ら出力されたデータチャネル信号はナイキストフィルタ
５ｂに入力されるように切り替えられ、帯域制限フィル
タであるナイキストフィルタ５ｂで波形整形され、係数
乗算部１３ｂにおいてゲインファクタと補正係数との積
であるβｄ２×Ａ２が乗算される。

【００４７】同様にして、スペクトル拡散部２において
拡散された制御チャネル信号は、そのチャネルの情報速
度の変化時点において分配器４によって出力が変更され
る。時間的な変更前のゲインファクタであるβｃ１に対
応する情報速度のときには、分配器４から出力された制
御チャネル信号はナイキストフィルタ６ａに入力される
ように切り替えられ、帯域制限フィルタであるナイキス
トフィルタ６ａで波形整形され、係数乗算部１４ａにお
いてゲインファクタと補正係数との積であるβｃ１×Ａ
１が乗算される。

【００４８】一方、時間的な変更後のゲインファクタで
あるβｃ２に対応する情報速度のときには、分配器４か
ら出力されたデータチャネル信号はナイキストフィルタ
６ｂに入力されるように切り替えられ、帯域制限フィル
タであるナイキストフィルタ６ｂで波形整形され、係数
乗算部１４ｂにおいてゲインファクタと補正係数との積
であるβｃ２×Ａ２が乗算される。

【００４９】その後、係数乗算部１３ａから出力された
データチャネル信号と、係数乗算部１４ａから出力され
た制御チャネル信号は、各々Ｉ／Ｑ入力信号として直交
変調回路（ＱＭＯＤ）１５において直交変調されること
により、情報速度が時間的に変更される前のデータチャ
ネル信号と制御チャネル信号とがＩ／Ｑ多重された変調
波形となり、さらに可変ゲイン増幅器１７において所望
の電力レベルまで増幅される。

【００５０】同様に、係数乗算部１３ｂから出力された
データチャネル信号と、係数乗算部１４ｂから出力され
た制御チャネル信号は、各々Ｉ／Ｑ入力信号として直交
変調回路（ＱＭＯＤ）１６において直交変調されること
により、情報速度が時間的に変更された後のデータチャ
ネル信号と制御チャネル信号とがＩ／Ｑ多重された変調
波形となり、さらに可変ゲイン増幅器１８において所望
の電力レベルまで増幅される。最後に、可変ゲイン増幅
器１７から出力された情報速度変更前の多重変調信号
と、可変ゲイン増幅器１８から出力された情報速度変更
後の多重変調信号とは、加算器１９において加算され
る。

【００５１】ここで、ゲインファクタの設定は、ゲイン
ファクタの設定タイミングにおいて信号を分岐している
ので、各々の係数乗算部１３ａ，１３ｂにおいて本来そ
のチャネルの情報速度の変更時間精度である情報（シン
ボル）単位時間精度で設定される。βｄ２，βｃ２，Ａ
２に続いて時間的な変更がある場合には、時間的な変更
前である分配器３，４をβｄ１，βｃ１，Ａ１の分岐に
切り替え、係数をおきかえることにより対応し、その後
も上記同様に切り替えることで情報速度の変更（及び係
数変更）に対応する。

【００５２】この実施の形態３においては、ナイキスト
フィルタから可変ゲイン増幅器までを時間的に分岐して
いるので、情報（シンボル）速度の時間的な変更後に対
応する可変ゲイン増幅器の設定も変更時間単位（例え
ば、Ｗ−ＣＤＭＡの場合は１０ｍｓ）といった時間内で
可能であり、時間精度を必要としないという効果があ
る。また、そのとき使用していない他方の系統において
設定を行なうので、使用中の可変ゲイン増幅器の設定に
は影響が無いため波形歪みは起こらないという効果があ
る。

【００５３】実施の形態４．図４はこの発明の実施の形
態４による変調装置の構成を示すブロック図であり、図
において２２，２３は補正係数が入力可能な直交変調回
路である。他の構成ブロックは上記実施の形態３の構成
と同一であり、同じ符号で表しその説明は省略する。た
だし、係数乗算部１３ａ，１３ｂ，１４ａ，１４ｂに入
力される係数がそれぞれβｄ１，βｄ２，βｃ１，βｃ
２である点は、上記実施の形態３とは異なっている。

【００５４】次に、動作について説明する。時間的な変
更前のゲインファクタであるβｄ１に対応する情報速度
のときには、データチャネル信号は帯域制限フィルタで
あるナイキストフィルタ５ａで波形整形され、係数乗算
部１３ａにおいてゲインファクタβｄ１が乗算される。
一方、時間的な変更後のゲインファクタであるβｄ２に
対応する情報速度のときには、データチャネル信号は帯
域制限フィルタであるナイキストフィルタ５ｂで波形整
形され、係数乗算部１３ｂにおいてゲインファクタβｄ
２が乗算される。

【００５５】また、時間的な変更前のゲインファクタで
あるβｃ１に対応する情報速度のときには、制御チャネ
ル信号は帯域制限フィルタであるナイキストフィルタ６
ａで波形整形され、係数乗算部１４ａにおいてゲインフ
ァクタβｃ１が乗算される。一方、時間的な変更後のゲ
インファクタであるβｃ２に対応する情報速度のときに
は、制御チャネル信号は帯域制限フィルタであるナイキ
ストフィルタ６ｂで波形整形され、係数乗算部１４ｂに
おいてゲインファクタβｃ２が乗算される。

【００５６】その後、係数乗算部１３ａから出力された
データチャネル信号と、係数乗算部１４ａから出力され
た制御チャネル信号は、各々Ｉ／Ｑ入力信号として直交
変調回路（ＱＭＯＤ）２２に入力されて補正係数Ａ１が
乗算された後、直交変調されることにより、情報速度が
時間的に変更される前のデータチャネル信号と制御チャ
ネル信号とがＩ／Ｑ多重された変調波形となる。

【００５７】同様に、係数乗算部１３ｂから出力された
データチャネル信号と、係数乗算部１４ｂから出力され
た制御チャネル信号は、各々Ｉ／Ｑ入力信号として直交
変調回路（ＱＭＯＤ）２３に入力されて補正係数Ａ２が
乗算された後、直交変調されることにより、情報速度が
時間的に変更された後のデータチャネル信号と制御チャ
ネル信号とがＩ／Ｑ多重された変調波形となる。

【００５８】図５は図４における直交変調回路２２、２
３のさらに具体的な回路構成であり、上記実施の形態１
において説明したアナログ的なギルバート・セル回路を
直交変調回路に適用した場合の、Ｉ信号入力回路部分付
近の詳細な回路を取り出したものである。図において、
３１（３１ａ，３１ｂ）はエミッタ同士が接続された差
動回路構成のバイポーラ型トランジスタ、３２（３２
ａ，３２ｂ）はエミッタ同士が接続された差動回路構成
のバイポーラ型トランジスタ、３３（３３ａ，３３ｂ）
は上記２つの差動回路構成のそれぞれの共通エミッタに
コレクタが接続されたバイポーラ型トランジスタ、３４
はトランジスタ３３ａおよび３３ｂのエミッタ間に接続
された抵抗、３５ａ（３５ａ１，３５ａ２，…，３５ａ
ｎ）および３５ｂ（３５ｂ１，３５ｂ２，…，３５ｂ
ｎ）はそれぞれ複数構成の定電流源、３６ａ（３６ａ
１，３６ａ２，…，３６ａｎ）および３６ｂ（３６ｂ
１，３６ｂ２，…，３６ｂｎ）はそれぞれ複数構成のス
イッチ、３７ａ，３７ｂは回路接地（グラウンド）であ
る。

【００５９】各定電流源と各スイッチとは直列接続され
て定電流スイッチ回路を構成している。さらに定電流源
３５ａおよびスイッチ３６ａからなる複数の定電流スイ
ッチ回路が並列接続され、この並列回路がトランジスタ
３３ａのエミッタと回路接地３７ａとの間に接続されて
いる。同様に、定電流源３５ｂおよびスイッチ３６ｂか
らなる複数の定電流スイッチ回路が並列接続され、この
並列回路がトランジスタ３３ｂのエミッタと回路接地３
７ｂとの間に接続されている。

【００６０】図５の回路において、トランジスタ３１
ａ，３２ｂのベースには搬送波信号ＬＯが入力され、ト
ランジスタ３１ｂ，３２ａのベースには位相が反転した
搬送波ｂａｒＬＯが与えられる。また、トランジスタ３
３ａ，３３ｂのベースには、互いに位相が反転したＩ入
力信号が与えられる。そして、各スイッチの制御入力に
はデジタル多ｂｉｔ設定信号が係数の関数である補正係
数Ａとして供給される。

【００６１】次に、動作を説明する。ギルバート・セル
回路では、Ｉ／Ｑ入力信号及び搬送波信号の各々の入力
回路は差動回路構成になっているため、搬送波信号及び
Ｉ入力信号は各々正極ＬＯ、Ｉ及び負極ｂａｒＬＯ、ｂ
ａｒＩの対で構成される。Ｉ入力信号の差動入力に対し
ては、バイポーラ型トランジスタ３３ａ，３３ｂが差動
増幅器回路を構成し、抵抗３４はその差動回路の変換利
得である出力電流対入力電圧特性の係数を決定してお
り、その値が大きいほど係数が小さく、従って変換利得
が小さくなる。また、定電流源３５ａ，３５ｂは、Ｉ入
力信号用の差動回路の電流源となっている。

【００６２】一方、搬送波信号に対しては、トランジス
タ３１ａ，３１ｂのエミッタと、トランジスタ３２ａ，
３２ｂのエミッタとが各々Ｉ入力信号用の差動回路にお
ける出力（コレクタ）の各々に接続され、搬送波信号用
の差動入力回路を構成している。搬送波信号用の差動回
路から見た場合に、Ｉ入力信号用の差動回路出力である
トランジスタ３３ａ，３３ｂのコレクタ電流が、搬送波
信号用の差動回路の電流源となっている。Ｉ入力信号用
の差動回路と搬送波信号用の差動回路の組み合わせによ
り搬送波信号がＩ入力信号により変調される。同様に、
図示しないＱ信号側についても同様な構成になってお
り、両者を組み合わせることで直交変調回路２２，２３
が構成される。

【００６３】このような構成において、Ｉ入力信号用の
差動回路の定電流源として、補正係数Ａのとり得る値の
比に比例した電流を設定できるように電流源を複数に分
割しておき、補正係数Ａに対応した電流を流せるように
デジタル信号（多ｂｉｔ信号）によってスイッチ３６
ａ，３６ｂのスイッチ群を組み合わせて切り替えるよう
にする。図示しないＱ入力信号回路部分においても、同
様な構成とする。Ｉ入力信号用の差動回路の出力は、上
記の定電流源の組み合わせにより合成された電流に比例
するので、結果的に直交変調回路２２，２３の出力も定
電流源電流に比例することとなり、補正係数Ａの設定を
直交変調回路２２，２３にとり込むことができ、変調装
置が簡略化できるという効果がある。また、定電流源の
電流をデジタル的に合成することができるので電流を正
確に設定できるという効果がある。なお、上記構成では
補正係数Ａに比例するように定電流源の分割を行なった
が、「ゲインファクタ×補正係数」を実現するように分
割することも可能である。その場合は変調装置の係数乗
算部が不要であるのでさらに変調装置の簡略化が可能で
ある。

【００６４】図６は上記実施の形態４の直交変調回路２
２，２３の別の具体的な回路構成を示している。この回
路もアナログ的なギルバート・セル回路で構成した直交
変調回路におけるＩ入力回路部分付近を取り出したもの
である。図において、３１（３１ａ，３１ｂ）はエミッ
タ同士が接続された差動回路構成のバイポーラ型トラン
ジスタ、３２（３２ａ，３２ｂ）はエミッタ同士が接続
された差動回路構成のバイポーラ型トランジスタ、３３
（３３ａ，３３ｂ）は上記２つの差動回路構成のそれぞ
れの共通エミッタにコレクタが接続されたバイポーラ型
トランジスタであり、以上の構成は図５における構成と
同じである。３４（３４ａ，３４ｂ，…，３４ｎ）はト
ランジスタ３３ａおよび３３ｂのエミッタ間に接続され
た直列接続の複数の抵抗、３８（３８ａ，３８ｂ，…，
３８ｎ）は各抵抗３４ａ，３４ｂ，…，３４ｎにソース
およびドレインが並列接続された複数のＦＥＴ型トラン
ジスタ、３９（３９ａ，３９ｂ，…，３９ｎ）は各ＦＥ
Ｔ３８ａ，３８ｂ，…，３８ｎのゲートに一方の端部が
接続されたスイッチ、４０（４０ａ，４０ｂ）はそれぞ
れトランジスタ３３ａ，３３ｂのエミッタに接続された
定電流源、４１（４１ａ，４１ｂ，４１ｃ）は回路接地
（グラウンド）である。

【００６５】複数のスイッチ３９ａ，３９ｂ，…，３９
ｎの他方の端部は回路接地４１ｃに接続されている。ま
た、定電流源４０ａ，４０ｂはそれぞれ回路接地４１
ａ，４１ｂに接続されている。図６の回路において、図
５の場合と同様に、トランジスタ３１ａ，３２ｂのベー
スには搬送波信号ＬＯが入力され、トランジスタ３１
ｂ，３２ａのベースには位相が反転した搬送波ｂａｒＬ
Ｏが与えられる。また、トランジスタ３３ａ，３３ｂの
ベースには、互いに位相が反転したＩ入力信号が与えら
れる。そして、各スイッチの制御入力には、デジタル多
ｂｉｔ設定信号が係数の関数である補正係数Ａとして供
給される。

【００６６】次に、図６の回路の動作を説明する。な
お、差動回路構成についての動作は図５と同じであるの
で省略し、図５の場合と異なる部分について主に説明す
る。各ＦＥＴ型トランジスタ３８ａ，３８ｂ，…，３８
ｎはそれぞれのゲートに接続されている各スイッチ３９
ａ，３９ｂ，…，３９ｎの状態によりＯＮ／ＯＦＦ動作
する回路スイッチとして働く。このような構成におい
て、Ｉ入力信号用の差動回路の変換係数を決める抵抗３
４を、補正係数Ａのとり得る値の比に比例した変換係数
を設定できるように複数に分割（直列接続）して構成し
ているので、補正係数Ａに対応した変換係数を設定でき
るように、デジタル多ｂｉｔ信号によってスイッチ３９
ａ〜３９ｎを組み合わせて切り替えるようにしている。
Ｑ入力信号回路部分においても同様の構成とする。

【００６７】ＦＥＴ型トランジスタは、この場合単なる
スイッチとして動作するので、ＯＮしたトランジスタに
並列接続された抵抗はＩ信号差動回路の変換係数を決め
る抵抗として含まれなくなるので、変換係数が変化す
る。従って、直交変調回路２２，２３の出力も補正係数
Ａに比例することとなり、補正係数Ａの設定を直交変調
回路２２，２３にとり込むことができ、変調装置の構成
が簡略化できるという効果がある。なお、上記構成では
補正係数Ａに比例するように抵抗の分割を行なったが、
「ゲインファクタ×補正係数」を実現するように分割す
ることも可能である。その場合はさらに変調装置の簡
略化が可能である。

【００６８】また、この実施の形態４においてはＦＥＴ
型トランジスタを用いたが、スイッチ動作可能であれば
他の素子や回路でもよい。但し、差動回路に適用するた
め、対称的な動作が可能なことが必要である。ＦＥＴ型
トランジスタでは、その構造上ソースとドレインを入れ
替えても動作は変わらないので、この要件を満たすスイ
ッチ素子として適している。

【００６９】なお、上記各実施の形態においては、ハー
ドウェア構成による変調装置について説明したが、ソフ
トウェア構成によって変調処理を実現することも可能で
ある。すなわち、上記各実施の形態における変調処理ア
ルゴリズムの制御プログラムをＲＯＭ等のメモリに格納
し、その制御プログラムを読み出して、ＣＰＵ等の演算
処理装置によってその変調処理アルゴリズムを実行させ
ることも可能である。この場合には、変調方法の発明を
構成する。

【００７０】

【発明の効果】以上のように、この発明によれば、伝送
チャネルの情報信号を複数の出力に択一的に振り分け、
その各出力からの情報信号に帯域制限を施し、帯域制限
された各情報信号にそれぞれ係数を乗算し、乗算された
各変調信号同士を加算し、加算された変調信号を直交変
調し、直交変調された変調信号を増幅して出力する構成
にしたので、ゲインファクタの変更に対応して信号経路
を分岐し、係数を乗算した後に合成し、この後に直交変
調しているので、ゲインファクタの時間的な変更に対応
しても波形歪みが少ない変調装置を得られる効果があ
る。

【００７１】この発明によれば、伝送チャネルの情報信
号を複数の出力に択一的に振り分け、その各出力からの
情報信号に帯域制限を施し、帯域制限された各情報信号
にそれぞれ係数を乗算し、係数が乗算された各情報信号
を直交変調し、直交変調された各情報信号を増幅し、増
幅された各情報信号同士を加算して出力する構成にした
ので、ゲインファクタの変更に対応して信号経路を分岐
し、係数を乗算した後に直交変調し、この後に合成して
いるので、ゲインファクタの時間的な変更に対応しても
波形歪みが少ない変調装置を得られる効果がある。

【００７２】この発明によれば、伝送チャネルの伝送速
度に対応して出力を振り分ける構成にしたので、伝送速
度の変更に伴うゲインファクタの設定を変更する場合
に、設定タイミングの余裕が大きく、設定時間精度もシ
ンボル単位でよいという効果がある。

【００７３】この発明によれば、選択手段から係数乗算
手段までをデジタル回路で構成したので、回路規模がさ
らに簡単になるという効果がある。

【００７４】この発明によれば、伝送速度に応じた係数
と係数の関数とを情報信号に乗算する構成にしたので、
直交変調後の出力電力がゲインファクタの設定値にかか
わらず一定になり、出力電力レベルと設定したゲインと
の間に一対一の関係が成り立つので、入力レベルと出力
レベルの両方を検出して制御する必要がなく、ゲインフ
ァクタの導入による制御の複雑化を回避できる効果があ
る。さらに、入力レベルの検出遅延すなわち時間差に起
因する急激なゲイン変動を避けることができ、波形劣化
を防止できるという効果がある。

【００７５】この発明によれば、直交変調手段が複数の
変換係数を持つ差動回路を含む入力回路を有し、その変
換係数が係数の関数に比例する構成にしたので、係数の
関数である補正係数を直交変調手段に取り込むことがで
き、変調装置が簡略化できるという効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１による変調装置を示
すブロック図である。

【図２】この発明の実施の形態２による変調装置を示
すブロック図である。

【図３】この発明の実施の形態３による変調装置を示
すブロック図である。

【図４】この発明の実施の形態４による変調装置を示
すブロック図である。

【図５】図４における直交変調回路の入力部分の具体
的な回路図である。

【図６】図４における直交変調回路の入力部の別の具
体的な回路図である。

【図７】従来の変調装置を示すブロック図である。

【図８】ゲインファクタを導入した従来の変調装置の
ブロック図である。

【符号の説明】

１，２スペクトル拡散部、３，４分配器（選択手
段）、５，６ナイキストフィルタ（フィルタ手段）、
７，８，１３，１４係数乗算部（係数乗算手段）、
９，１０，１９加算器（加算手段）、１１，１５，１
６，２２，２３直交変調回路（直交変調手段）、１
２，１７，１８可変ゲイン増幅器（可変増幅手段）、
３１，３２，３３バイポーラ型トランジスタ、３４
抵抗、３５，４０定電流源、３６スイッチ、３７，
４１回路接地、３８ＦＥＴ型トランジスタ。

フロントページの続き (72)発明者福山進二郎東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者清水浩一東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者掛樋勇次東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者永野弘明東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者松波由哲東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5K004 AA05 AA08 FE10 FE11 JE03 JE04 5K022 EE02 EE24

Claims

【特許請求の範囲】

【請求項１】伝送チャネルの情報信号を複数の出力に
択一的に振り分ける選択手段と、上記選択手段の各出力
に対応して設けられその出力から入力される情報信号に
帯域制限処理を施す複数のフィルタ手段と、各フィルタ
手段に対応して設けられその出力から入力される情報信
号に係数を乗算して出力する複数の係数乗算手段と、上
記複数の係数乗算手段からの情報信号を加算して出力す
る加算手段と、上記加算手段から出力される情報信号を
直交変調して出力する直交変調手段と、上記直交変調手
段から出力される情報信号を増幅する可変増幅手段とを
備えた変調装置。
【請求項２】伝送チャネルの情報信号を複数の出力に
択一的に振り分ける選択手段と、上記選択手段の各出力
に対応して設けられその出力から入力される情報信号に
帯域制限を施す複数のフィルタ手段と、各フィルタ手段
に対応して設けられその出力から入力される情報信号に
係数を乗算する複数の係数乗算手段と、各係数乗算手段
に対応して設けられその出力から入力される情報信号を
直交変調する複数の直交変調手段と、各直交変調部に対
応して設けられその出力から入力される情報信号を増幅
する複数の可変増幅手段と、上記複数の可変増幅手段か
ら出力される情報信号を加算して出力する加算手段とを
備えた変調装置。
【請求項３】選択手段は、伝送チャネルの伝送速度に
対応して出力を振り分ける機能を有することを特徴とす
る請求項１または請求項２記載の変調装置。
【請求項４】選択手段から乗算手段までがデジタル回
路で構成されていることを特徴とする請求項１または請
求項２記載の変調装置。
【請求項５】係数乗算手段は、伝送速度に応じた係数
と係数の関数とを情報信号に乗算することを特徴とする
請求項１または請求項２記載の変調装置。
【請求項６】直交変調手段は、複数の変換係数を持つ
差動回路を含む入力回路を有し、その変換係数が前記係
数の関数に比例することを特徴とする請求項２に記載の
変調装置。
【請求項７】伝送チャネルの情報信号を複数の出力に
択一的に振り分けるステップと、振り分けられた情報信
号毎に帯域制限処理を施すステップと、上記帯域制限が
なされた情報信号毎に係数を乗算するステップと、上記
係数が乗算された複数の情報信号を加算するステップ
と、加算された情報信号を直交変調するステップと、直
交変調された情報信号を可変的に増幅するステップとを
を実行する変調方法。
【請求項８】伝送チャネルの情報信号を複数の出力に
択一的に振り分けるステップと、振り分けられた情報信
号毎に帯域制限処理を施すステップと、上記帯域制限が
なされた情報信号毎に係数を乗算するステップと、上記
係数が乗算された情報信号毎に直交変調を行うステップ
と、上記直交変調がなされた情報信号毎に可変的な増幅
を行うステップと、上記可変的な増幅がなされた複数の
情報信号を加算するステップとを実行する変調方法。